[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006287117A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006287117A
JP2006287117A JP2005107716A JP2005107716A JP2006287117A JP 2006287117 A JP2006287117 A JP 2006287117A JP 2005107716 A JP2005107716 A JP 2005107716A JP 2005107716 A JP2005107716 A JP 2005107716A JP 2006287117 A JP2006287117 A JP 2006287117A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
conductivity type
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005107716A
Other languages
English (en)
Inventor
Yoshiyuki Hayashi
良之 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005107716A priority Critical patent/JP2006287117A/ja
Publication of JP2006287117A publication Critical patent/JP2006287117A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Abstract

【課題】 トレンチ側壁近傍に均一な拡散層を形成してリーク電流の発生を抑制する。
【解決手段】 素子分離領域に対応する領域が開口されたシリコン窒化膜112をマスクとしてシリコン酸化膜111および半導体シリコン基板110の一部を順次エッチングにより除去してトレンチ14を形成する。シリコン酸化膜111およびシリコン窒化膜112からなる絶縁膜をマスクにして、選択エピタキシャル成長により、トレンチ114を形成した部分に、ボロンをドープしたエピタキシャル層115を形成すると同時に、エピタキシャル層115を通じてボロンを拡散させてボロン拡散層116を得る。
【選択図】図1

Description

本発明は、半導体装置や光電変換装置に関する。さらには、本発明は、そのような光電変換装置を用いた増幅型固体撮像装置やシステム、特に、ディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの撮像装置およびシステムに関する。
ディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの電子機器では、光電変換素子を含む固体撮像素子を1次元あるいは2次元に配列したイメージセンサが搭載されている。固体撮像素子には、例えばCCD撮像素子や増幅型MOS型撮像素子がある。
近年、イメージセンサは、多画素化のために、画素面積の縮小化が図られており、それに伴い、固体撮像素子を構成するフォトダイオードの面積も縮小せざるを得なくなっている。しかし、フォトダイオード面積を縮小すると、受光面積が小さくなるため、画質低下を招くおそれがある。このため、フォトダイオード面積は可能な限り大きくすることが望ましい。
そこで、最近では、フォトダイオード面積を大きくするために、素子分離形成方法として、これまで用いられてきたLOCOS(Local Oxidation of Silicon)技術に代えて、浅い溝に絶縁膜を埋め込んで平坦化を行うSTI(Shallow Trench Isolation)技術が用いられるようになってきた。STIによる素子分離形成によれば、LOCOSにより素子分離を形成する場合に比べて、素子分離領域の幅を小さくすることができるので、その分、フォトダイオード面積を大きくすることが可能である。特許文献1には、STI技術により素子分離領域を形成することが記載されている。
増幅型MOS型撮像素子では、p型半導体領域およびn型半導体領域のpn接合からなるフォトダイオードにて、入射した光が光電変換される。この光電変換により得られた電荷は、フローティングディフュージョン領域(FD領域)と呼ばれる領域に転送され、そこに蓄積される。このFD領域は、転送用MOSトランジスタのソース領域も兼ねている。転送MOSトランジスタがオンすることで、FD領域に蓄積された信号電荷が、転送用MOSトランジスタを介して不図示の電荷電圧変換用のソースフォロワ入力MOSトランジスタ(増幅用MOSトランジスタ)に供給される。そして、このソースフォロワ入力MOSトランジスタで電荷電圧変換された信号が画素からの信号として読み出される。
特開2003−142674号公報
素子分離領域のトレンチは、ドライエッチングにより形成するために、素子分離領域壁近傍に欠陥やダメージ等(以下、単に結晶欠陥と称す)が生じることがある。素子分離領域壁近傍に結晶欠陥があると、フォトダイオードの電荷読み出し時に、フォトダイオードを構成するn型半導体領域103から発生した空乏層が、その素子分離領域側壁近傍の結晶欠陥等の再結合発生中心にまで達してしまい、その結果、リーク電流が発生する。このリーク電流は、暗電流と呼ばれ、画質低下を及ぼす大きな原因となる。
なお、上記のリーク電流を低減することを目的に、素子分離領域の底面および側面を覆う拡散層をイオン注入により形成した構造が提案されている。この構造によれば、フォトダイオードから広がる空乏層がトレンチ側壁近傍の結晶欠陥に達しないようになっている。これと同様な構造として、特許文献1には、素子分離領域の底面および側面を覆う素子分離領域拡散層が開示されている。
しかし、上記の拡散層(素子分離領域拡散層)は、通常、トレンチの内壁からボロンをイオン注入して形成するため、素子分離領域側壁に拡散層を均一に形成することは困難である。例えば、トレンチの内壁に対して、底面に垂直な方向からイオンを打ち込む場合は、トレンチ側壁へのイオン注入が不十分となる。また、角度を付けてイオンを打ち込むようにしても、影となる部分が存在し、その部分においては、イオン注入が不十分となる。このようにイオン注入が不十分な領域が存在すると、その領域において、フォトダイオードから発生した空乏層がトレンチ側壁近傍の結晶欠陥に達してリーク電流が発生する。また、不均一な拡散層が形成されることは、デバイス特性上、あまり好ましくない。
本発明の目的は、上記問題を解決し、トレンチ側壁近傍に均一な拡散層を形成してリーク電流の発生を抑制することができる半導体装置およびその製造方法を提供することにある。
上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板の一主面にトレンチを形成する第1の工程と、前記トレンチの内壁に、第1の導電型の第1の半導体領域を選択的にエピタキシャル成長させて形成する第2の工程と、前記エピタキシャル層が形成された前記トレンチの内部に絶縁材料を埋め込んで素子分離領域を形成する第3の工程とを含むことを特徴とする。
上記の半導体装置の製造方法によれば、イオン注入法を用いずに、選択エピタキシャル成長法を用いて、第1の導電型化が可能な不純物(ボロン)がドープされたエピタキシャル層を形成する。このエピタキシャル層の形成過程において、エピタキシャル層を通じて、不純物(ボロン)が半導体基板のエピタキシャル層と接触する領域全体にほぼ均一に拡散される。したがって、トレンチ側壁近傍の結晶欠陥が生じた領域に、均一な不純物(ボロン)拡散層を形成することができる。
本発明によれば、トレンチ側壁近傍の結晶欠陥が生じた領域に均一な不純物(ボロン)拡散層を形成することができるので、従来のような、フォトダイオードから発生した空乏層が部分的にトレンチ側壁近傍の結晶欠陥に達する、といった問題が低減され、その分、リーク電流の発生を抑制することができる。
まず、本発明の理解のために、図7にSTIによる素子分離構造を有するMOS型撮像装置の断面図の一例を示す。図7に示されるように、n型半導体基板101上にp型半導体領域102が形成されるとともに、このp型半導体領域102とともにフォトダイオードを構成するn型半導体領域103が素子分離領域104に対して自己整合的に形成されている。STIにより素子分離領域104を形成することで、フォトダイオードのn型半導体領域103の面積(受光面積)を限界まで大きくした構造を実現している。
単位画素内には、フォトダイオードの他に、このフォトダイオードにて光電変換されて蓄積された信号を増幅して読み出すためのMOSトランジスタも形成されている。また、素子分離領域104の下には、チャネルストップ領域106が形成されている。このチャネルストップ領域106は、フォトダイオードとこれに隣接するMOSトランジスタのソースドレイン領域107とのパンチスルー耐圧を向上するためのものである。素子分離領域104の上には、トランジスタの配線層105が形成されている。
上記の増幅型MOSセンサでは、フォトダイオードにて、n型半導体領域103に入射した光が光電変換されて蓄積される。そして、MOSトランジスタのゲート電極に電圧を印加することで、光電変換されて蓄積された信号が読み出され、その読み出された信号が増幅回路へ供給される。このような構造において、本発明の特徴とする製造方法を説明する。
次に、本発明の実施形態について図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態である半導体装置の製造方法の一手順を示す工程図である。図1において、(a)〜(e)は素子分離領域を形成するための一連の工程を示す。
本実施形態の製造方法は、図7に示した増幅型MOSセンサのような、STI技術により素子分離領域が形成される半導体装置に適用される方法であって、拡散層の形成工程に特徴がある。拡散層の形成工程以外は、基本的には、既存の半導体装置における製造工程と同じものが適用可能であるので、以下の説明では、トレンチ内壁に形成される拡散層の形成工程を中心に説明する。
まず、シリコン基板110上にシリコン酸化膜111およびシリコン窒化膜112を順次形成する(図1(a)参照)。次に、素子分離領域104を形成する領域のみが開口したフォトレジスト113を形成し、このフォトレジスト113をマスクとしてシリコン窒化膜112をエッチングする(図1(b)参照)。そして、フォトレジスト113を除去した後、シリコン窒化膜112をマスクとして、シリコン酸化膜111および半導体シリコン基板110をエッチングしてトレンチ114を形成する(図1(c)参照)。ここまでの工程は、既存の製造方法と同じである。エッチングにより形成されるトレンチ114の深さは、250nm〜350nm程度である。
トレンチ114を形成した後、シリコン窒化膜112およびシリコン酸化膜111からなる絶縁膜をマスクとして用いて、選択エピタキシャル成長法により、トレンチ114の内壁の面(底面および側面)全体を覆うように、ボロンがドープされたシリコンエピタキシャル層115を形成する(図1(d)参照)。具体的には、4×10-4Pa程度に減圧されたチャンバ内に、トレンチ114を形成した半導体基板(ウェハ)を投入し、半導体基板(ウェハ)を650℃程度に加熱する。そして、ジシラン(Si26)、塩素(CL2)およびジボラン(B26)を含むガスをチャンバ内に充填して、エピタキシャル層115を形成する。主にエピタキシャル層115の形成に寄与するガスはジシランである。塩素ガスは、エピタキシャル層115のシリコン面での成長速度に対して、絶縁膜(シリコン窒化膜112およびシリコン酸化膜111)上の成長速度を非常に小さくする効果がある。また、ジボランは、エピタキシャル層115をp型半導体にするためのドーパントであり、1.0×1013〜5.0×1013atom/cm2程度、エピタキシャル層の中にドープされるようにする。
上記のエピタキシャル層115の形成過程において、エピタキシャル層115を通じてボロンが、シリコン基板110側の、エピタキシャル層115と接する領域に拡散する。このようにしてボロンが拡散されることで、半導体シリコン基板110のエピタキシャル層115と接する領域にボロン拡散層116が形成される(図1(e)参照)。
以上の製造工程では、イオン注入法を用いずに、選択エピタキシャル成長法により、ボロンがドープされたエピタキシャル層115を形成することで、ボロン拡散層116を形成している。図1(d)の選択エピタキシャル成長工程によれば、ボロンが均一にドープされたエピタキシャル層115を通じて、ボロンが半導体シリコン基板110のエピタキシャル層115と接触する領域全体にほぼ均一に拡散することになる。これにより、均一なボロン拡散層116を得る。
イオン注入により拡散層を形成する場合は、トレンチ内壁面に均一にボロンを注入することが困難であるため、トレンチ側壁に均一な拡散層を形成することはできない。本実施形態では、トレンチ側壁近傍に均一なボロン拡散層116を形成することができるので、フォトダイオードから発生した空乏層がトレンチ側壁近傍の結晶欠陥等の再結合発生中心に達しない構造を実現するとともに、デバイス特性上好ましい構造を実現している。
上述の図1の(a)〜(e)に示した製造手順は、本発明の一例であって、エピタキシャル層115およびボロン拡散層116の形成工程の前後の工程は適宜変更可能である。例えば、エピタキシャル層115を形成する前段階の表面処理として、トレンチ114の形成時に生じたエッチングダメージを除去する処理を行ってもよい。エッチングダメージを除去することで、リーク電流の発生が抑制される。エッチングダメージを除去する具体的な処理としては、850℃以上の熱処理を行うことで、エッチングダメージを受けたシリコン層の回復を行う処理の他、四塩化炭素(CF4)と酸素(O2)を用いたケミカルドライエッチングによりダメージ層を物理的に除去する処理がある。
また、エピタキシャル層115の形成工程において、ジシラン、塩素およびボロンの各ガスを同時にチャンバ内に混入してもよい。また、ジシランとボロンの混合ガスをチャンバ内に一定時間充填し、その後、チャンバ内を塩素雰囲気に置換する、といった手順を繰り返す方法を用いてもよい。
また、図1に示した製造工程は、図7に示したようなn型半導体基板上に素子が形成される増幅型MOSセンサへの適用例であるが、p型半導体基板を使用する場合にも適用することができる。この場合は、p型とn型の領域の関係を逆にした構造になることから、ボロンに代えてn型化が可能な不純物、例えば、リン(P)や砒素(As)を使用し、エピタキシャル層115および拡散層116をn型化する。
次に、本実施形態の製造方法を適用して作製した半導体装置の具体例として光電変換装置を説明する。
図2に、本実施形態の製造方法を適用して作製した、増幅型MOSセンサの単位画素におけるフォトダイオード近傍の断面構造を示す。この構造は、エピタキシャル層115およびボロン拡散層116を有する以外は、図7に示した構造と基本的には同じものであって、以下の手順で作製される。
図1の(a)〜(c)の工程により形成したトレンチに、図1の(d)および(e)の工程によりエピタキシャル層115およびボロン拡散層116を形成した後、そのトレンチ内に絶縁材料を埋め込むことで、n型半導体基板101上に形成されたp型半導体領域102の表面に、隣接する素子を分離するための素子分離領域104を形成する。その後、既存のプロセスにより、ゲート酸化膜108、転送ゲート109および配線層105を形成する。そして、基板の所望の位置にソースドレインとなる不純物領域を形成することによって、MOSトランジスタを得る。さらに、光電変換部となるフォトダイオード(n型半導体領域103等を含む)を周知のプロセスにて形成する。この他、イメージセンサを構成する他の部分も、既存のプロセスで形成する。こうして、図2に示したようなフォトダイオードの構造を得る。
図2に示した構造において、トレンチを形成する際に、基板表面(トレンチ内部の面)近傍に結晶欠陥が生じる場合がある。この結晶欠陥を含む領域は、エピタキシャル層115からのボロンが拡散して形成されたボロン拡散層(p型)116とされている。このため、フォトダイオードを構成するn型半導体領域103から広がった空乏層が、トレンチ側壁近傍の結晶欠陥等の再結合中心に達する確率を低減することができる。よって、リーク電流(暗電流)の発生が抑制される。
また、トレンチ内に、直接、素子分離領域となる埋め込み酸化膜を形成する場合は、トレンチ上部のコーナー部において、埋め込み酸化膜の落ち込みが生じることが知られている。図2に示した構造では、トレンチ上部のコーナー部において、エピタキシャル層115の表面がトレンチの開口面から張り出した形状になっており、これにより、埋め込み酸化膜の落ち込みの発生を抑制している。このように埋め込み酸化膜の落ち込みを抑制することで、トランジスタのハンプ特性を低減することができる。
図3に、図2に示した構造が適用される増幅型MOSセンサの回路図を示し、図4に、その単位画素の等価回路図を示す。以下、図3および図4を参照して増幅型MOSセンサの構成を簡単に説明する。
増幅型MOSセンサの主要部は、画素が二次元状に配置された画素領域1と、その周辺に配置された、水平走査回路2a、2b、垂直走査回路3、CTメモリ4a、4bおよびアンプ6a、6bとからなる。
画素領域1には、列方向に延びる信号出力線504よりなる列方向配線が複数配置され、それぞれが行方向に延びるリセットスイッチ線502、選択スイッチ線503および転送スイッチ線506からなる行方向配線が複数配置されており、これら配線の交差部に画素(単位画素)が形成されている。
単位画素は、フォトダイオード11と、能動素子である、転送MOSトランジスタ12、リセットMOSトランジスタ13およびソースフォロワ入力MOSトランジスタ14、セレクトMOSトランジスタ15とからなる。転送MOSトランジスタ12は、ゲートが転送スイッチ線506に接続され、ソースがフォトダイオード11の出力に接続され、ドレインがリセットMOSトランジスタ13のソースおよびソースフォロワ入力MOSトランジスタ14のゲートに接続されている。リセットMOSトランジスタ13は、ゲートがリセットスイッチ線502に接続され、ドレインが基準電圧を供給する電源501に接続されている。ソースフォロワ入力MOSトランジスタ14は、ソースがセレクトMOSトランジスタ15を介して信号出力線504に接続され、ドレインが電源501に接続されている。セレクトMOSトランジスタ15は、読み出したい選択行の画素のソースフォロワ入力MOSのソース14を信号出力線504へと接続するスイッチの役割をする。
垂直走査回路3は、画素領域1の画素を行単位に選択する垂直シフトレジスタより構成されるものであって、単位画素における転送MOSトランジスタ12、リセットMOSトランジスタ13およびセレクトMOSトランジスタ15のオン・オフ制御を行う。
CTメモリ4a、4bは、垂直走査回路3により選択された行の各画素から転送される信号電荷を記憶するアナログメモリである。CTメモリ4aは、奇数列の画素が接続された信号出力線504ごとにメモリ部を有し、CTメモリ4bは、偶数列の画素が接続された信号出力線504ごとにメモリ部を有する。これらCTメモリ5a、4bの各メモリ部は基本的に同じ構成であり、保持部(容量)CTN、CTSと複数のMOSトランジスタからなる。保持部CTNは、転送MOSトランジスタ12によりフォトダイオードの信号をソースフォロワ入力MOS14のゲートに入力する前に読み出す基準電圧を保持する部分である。ここで基準電圧は、画素リセット解除直後の、リセットMOSトランジスタ13に接続されている電源501に応じた電位のことである。保持部CTSは、単位画素から転送された信号電荷に応じた電圧を保持する部分である。
水平走査回路2aは、CTメモリ4aに記憶した各画素の信号電荷を順次読み出す水平シフトレジスタより構成されている。水平走査回路2bは、CTメモリ4bに記憶した各画素の信号電荷を順次読み出す水平シフトレジスタより構成されている。
アンプ6aは、水平走査回路2aによってCTメモリ4aから読み出された信号(電圧)を増幅するものである。アンプ6bは、水平走査回路2bによってCTメモリ4bから読み出された信号電荷を増幅するものである。
上記の増幅型MOSセンサでは、まず、ブランキング期間中に、垂直走査回路3により選択された行の各画素の信号電荷がCTメモリ4a、4bに転送されて記憶される。その後、水平走査期間において、水平走査回路2a、2bによりCTメモリ4a、4bに記憶された信号電荷が順次読み出される。CTメモリ4a、4bから読み出された信号電荷はそれぞれアンプ6a、6bにて増幅され、一連の映像信号信号として外部へ出力される。
図4に示した単位画素の構成において、フォトダイオード11を含む部分の断面構造が、図2に示した断面構造とされる。すなわち、図4に示したフォトダイオード11は、図2におけるp型半導体領域102およびn型半導体領域103のpn接合からなるフォトダイオードである。以下、図2および図4を参照して、この単位画素における動作を簡単に説明する。
p型半導体領域102およびn型半導体領域103のpn接合からなるフォトダイオード11にて、n型半導体領域103に入射した光が光電変換される。この光電変換により得られた電荷は、ゲート酸化膜108下のフローティングディフュージョン領域(FD領域)に転送され、そこに蓄積される。このFD領域は、転送MOSトランジスタ12のソース領域も兼ねている。ゲート酸化膜108上に形成された転送ゲート109に読み出し用の信号(電圧)が加えられることで、FD領域に蓄積された信号電荷は、転送MOSトランジスタ12を介して電荷電圧変換用のソースフォロワ入力MOSトランジスタ14に供給される。セレクトMOSトランジスタ15がオンされることで、ソースフォロワ入力MOSトランジスタ14で電荷電圧変換された信号が信号出力線504上に出力される(信号電荷の読み出し)。
信号電荷の読み出し後、リセットMOSトランジスタ13をオンすることで、電源501からの基準電圧がFD領域に印加され、これによりFD領域はある一定の閾値にリセットされる。
(第2の実施形態)
第1の実施形態の製造方法によれば、素子分離領域近傍から発生する暗電流を低減することが可能である。しかし、不純物注入やドライエッチングが行われた際に、フォトダイオードを構成するn型半導体領域103上の基板表面近傍もダメージを受けることから、暗電流の発生源である結晶欠陥が存在する場合がある。このように基板表面近傍に結晶欠陥があると、フォトダイオードの電荷読み出し時に、フォトダイオードを構成するn型半導体領域103から発生した空乏層が基板表面近傍の結晶欠陥等の再結合発生中心にまで達し、その結果、リーク電流(暗電流)が発生する。このように、n型半導体領域103上部の基板表面近傍も、暗電流を発生する領域である。したがって、暗電流を低減するためには、n型半導体領域103上部の基板表面近傍の結晶欠陥を含む領域にもp型半導体よりなる拡散層を形成する必要がある。ここでは、n型半導体領域103上部の基板表面近傍にも、p型半導体よりなる拡散層を均一に形成することが可能な製造方法について説明する。
図5は、本発明の第2の実施形態である半導体装置の製造方法の一手順を示す工程図である。図5において、(a)および(b)は、n型半導体領域103上部の基板表面近傍にp型半導体よりなる拡散層を形成するための一連の工程を示す。
まず、図1の(a)〜(e)の手順でトレンチ114、エピタキシャル層115およびボロン拡散層116を形成した後、トレンチ内に絶縁材料を埋め込んで素子分離領域104を形成する。その後、既存のプロセスにより、ゲート絶縁膜108、転送ゲート109および配線層105を形成して、基板の所望の位置にソースドレインとなる不純物領域を形成することによって、MOSトランジスタを得る。さらに、光電変換部となるフォトダイオード(n型半導体領域103等を含む)を周知のプロセスにて形成する。ここまでの工程は、第1の実施形態で説明したとおりである。
次に、図5(a)に示すように、フォトリソグラフィプロセスを利用して、ソースドレインを形成するための転送ゲート109および配線層105の側壁に、シリコン酸化膜及び/またはシリコン窒化膜よりなるゲート電極側壁スペーサ117を形成する。その後、選択エピタキシャル成長により、ボロンをドープしたエピタキシャル層118をフォトダイオード上に形成する。エピタキシャル層118の形成は、第1の実施形態で説明したエピタキシャル層115の形成手法と同じである。
上記のエピタキシャル層118の形成過程において、エピタキシャル層118に含まれているボロンが、n型半導体領域103の、エピタキシャル層118と接する領域に拡散する。このようにしてボロンが拡散されることで、n型半導体領域103のエピタキシャル層115と接する領域にボロンの拡散層(p型半導体領域)119が形成される(図5(b)参照)。
以上のように形成された構造によれば、フォトダイオードを構成するn型半導体領域103から広がる空乏層が、基板表面近傍の結晶欠陥等の再結合中心に達することがない。よって、リーク電流(暗電流)の発生が抑制される。
また、エピタキシャル層118は、トレンチ114の側壁に設けられたエピタキシャル層115と電気的に接続されているので、エピタキシャル層115とn型半導体領域103の界面で生じた微小電流は、エピタキシャル層115からエピタキシャル層118へ流れることになる。エピタキシャル層115とエピタキシャル層118が電気的に接続されていない場合は、エピタキシャル層115とn型半導体領域103の界面で生じた微小電流の逃げ場がなくなり、その結果、リーク電流が発生することになる。エピタキシャル層115とエピタキシャル層118の電気的な接続により、このリーク電流の発生が抑制される。
なお、特開2001−345439号公報には、フォトダイオード上にノンドープのエピタキシャル層を形成した後、n型半導体領域103上部の基板表面近傍の結晶欠陥を含む領域をイオン注入によりp型化する手法が開示されている。しかし、この場合は、図6に示すように、フォトダイオード上に形成されたノンドープのエピタキシャル層120は、その形成過程において、ゲート電極側壁スペーサ117側の端部に切れ込みを生じ、ファセット領域121が発生する。このようなファセット領域121を有するエピタキシャル層120の上方からイオン注入を行うと、n型半導体領域103上部に形成されるイオン注入プロファイル122に、ファセット領域121の形状に起因する不均一な部分が生じる。このため、イオン注入により形成されるp型半導体領域も不均一なものとなる。このような不均一なp型半導体領域は、デバイス特性上、あまり好ましくない。
加えて、エピタキシャル層120とp型半導体領域102との導通を得るために、イオン注入によりn型半導体領域103を形成する工程において、n型半導体領域103の形成領域を素子分離分離領域端から一定の量だけオフセットする必要がある。このようなオフセットは、製造工程の煩雑化を招くおそれがある。
一方、上述した第2の実施形態の製造方法によれば、イオン注入によらず、ボロンをドープしたエピタキシャル層118を形成し、このエピタキシャル層118に含まれているボロンがn型半導体領域103上部の領域(結晶欠陥領域)に拡散するようになっている。このため、結晶欠陥領域の全体にわたって均一な拡散層119を形成することができる。したがって、上記のようなイオン注入プロファイルの不均一化の問題は低減される。また、エピタキシャル層(p型)118は、トレンチ114の側壁に形成されたエピタキシャル層(p型)115と電気的に接続されることから、n型半導体領域103の形成に際して、上述したようなオフセットを取る必要はない。
上述した第2の実施形態の製造方法は、本発明の一例であって、その製造工程は適宜変更可能である。例えば、エピタキシャル層118は、エピタキシャル層115と同時に形成してもよい。
また、図5の製造工程は、n型半導体基板上に素子が形成される増幅型MOSセンサへの適用例であるが、p型半導体基板を使用する場合にも適用することができる。この場合は、p型とn型の領域の関係を逆にした構造になることから、ボロンに代えてn型化が可能な不純物、例えば、リン(P)や砒素(As)を使用して、エピタキシャル層115、118および拡散層116、119をn型化する。
本発明の第1の実施形態である半導体装置の製造方法の一手順を示す工程図である。 本発明の第1の実施形態である半導体装置の製造方法を適用して作製した、増幅型MOSセンサの単位画素におけるフォトダイオード近傍の断面構造を示す断面図である。 図2に示す構造を有する増幅型MOSセンサの回路図である。 図3に示す増幅型MOSセンサの単位画素の等価回路図である。 本発明の第2の実施形態である半導体装置の製造方法の一手順を示す工程図である。 フォトダイオード上に形成されたエピタキシャル層を介してイオン注入により拡散層を形成する従来の手法を説明するための断面図である。 STI技術により素子分離領域を形成した従来の増幅型MOSセンサにおける単位画素の断面図である。
符号の説明
110 半導体シリコン基板
111 シリコン酸化膜
112 シリコン窒化膜
113 フォトレジスト
114 トレンチ
115 エピタキシャル層
116 ボロン拡散層

Claims (13)

  1. 半導体基板の一主面にトレンチを形成する第1の工程と、
    前記トレンチの内壁に、第1の導電型の第1の半導体領域を選択的にエピタキシャル成長させて形成する第2の工程と、
    前記エピタキシャル層が形成された前記トレンチの内部に絶縁材料を埋め込んで素子分離領域を形成する第3の工程とを含む、半導体装置の製造方法。
  2. 前記第2の工程中に、前記半導体基板の前記第1の半導体領域と接する領域に、該第1の半導体領域を通じて、第1の導電型の不純物イオンを拡散させる、請求項1に記載の半導体装置の製造方法。
  3. 前記第2の工程の前に、前記トレンチが形成された半導体基板の表面を加熱する工程をさらに含む、請求項1に記載の半導体装置の製造方法。
  4. 前記第2の工程の前に、前記トレンチが形成された半導体基板の表面をケミカルドライエッチングする工程をさらに含む、請求項1に記載の半導体装置の製造方法。
  5. 前記素子分離領域によって分離される領域に、フォトダイオードを構成するための、前記第1の導電型とは異なる第2の導電型の第2の半導体領域を形成する工程とをさらに含む、請求項1から4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記第1の半導体領域及び第2の半導体領域を含む領域上に、第1の導電型の第3の半導体領域を選択的にエピタキシャル成長して形成する工程と、
    前記第2の半導体領域の前記第3の半導体領域と接する領域に、該第3の半導体領域を通じて第1の導電型の不純物イオンを拡散させる工程をさらに含む、請求項5に記載の半導体装置の製造方法。
  7. 半導体基板の主面に形成された、隣接する素子を電気的に分離する素子分離領域を形成するためのトレンチと、
    前記トレンチの内部の面全体を覆うように選択的にエピタキシャル成長により形成された、第1の導電型の第1の半導体領域と、
    前記半導体基板の前記第1の半導体領域と接する領域に形成された、前記第1の半導体領域よりも不純物濃度の高い第2の半導体領域とを有する半導体装置。
  8. 前記素子分離領域によって分離される領域に前記第1の導電型とは異なる第2の導電型の第3の半導体領域をさらに有する、請求項7に記載の半導体装置。
  9. 前記第1の半導体領域及び前記第2の半導体領域を含む領域上に選択的にエピタキシャル成長で形成された、第1の導電型の第4の半導体領域と、
    前記第3の半導体領域の、前記第4の半導体領域と接する領域に形成された第1の導電型の第5の半導体領域とをさらに有する、請求項8に記載の半導体装置。
  10. 前記第1の半導体領域と前記第4の半導体領域とが電気的に接続されている、請求項9に記載の半導体装置。
  11. 一主面側に第1の導電型の第1の半導体領域を有する半導体基板の前記主面に形成された、隣接する素子を電気的に分離する素子分離領域を形成するためのトレンチと、
    前記トレンチの内壁を覆うように選択的にエピタキシャル成長で形成された、第1の導電型の第2の半導体領域と、
    前記半導体基板の前記第2の半導体領域と接する領域に形成された、第1の導電型の第3の半導体領域と、
    前記第1の半導体領域の、前記素子分離領域によって分離される領域に、前記第1の導電型とは異なる第2の導電型の第4の半導体領域とを有し、
    前記第1の半導体領域と前記第4の半導体領域とによりフォトダイオードが形成されている光電変換装置。
  12. 前記第2の半導体領域及び第4の半導体領域を含む領域上に選択的にエピタキシャル成長で形成された、第1の導電型の第5の半導体領域と、
    前記第4の半導体領域の、前記第5の半導体領域と接する領域に形成された第1の導電型の第6の半導体領域とをさらに有する、請求項11に記載の光電変換装置。
  13. 前記第2の半導体領域と前記第5の半導体領域とが電気的に接続されている、請求項12に記載の光電変換装置。
JP2005107716A 2005-04-04 2005-04-04 半導体装置およびその製造方法 Pending JP2006287117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005107716A JP2006287117A (ja) 2005-04-04 2005-04-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005107716A JP2006287117A (ja) 2005-04-04 2005-04-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006287117A true JP2006287117A (ja) 2006-10-19

Family

ID=37408653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005107716A Pending JP2006287117A (ja) 2005-04-04 2005-04-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006287117A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067401A (ja) * 2005-08-26 2007-03-15 Magnachip Semiconductor Ltd イメージセンサ及びその製造方法
JP2007081358A (ja) * 2005-09-14 2007-03-29 Magnachip Semiconductor Ltd Cmosイメージセンサ及びその製造方法
JP2011086840A (ja) * 2009-10-16 2011-04-28 Canon Inc 半導体素子及び半導体素子の形成方法
JP2012038981A (ja) * 2010-08-09 2012-02-23 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
US8963066B2 (en) 2011-07-05 2015-02-24 Sony Corporation Solid-state imaging device, manufacturing method thereof, and electronic device having a pixel separating section configured to separate charge accumulating regions of adjacent pixels
US9553119B2 (en) 2014-09-12 2017-01-24 Samsung Electronics Co., Ltd. Methods of forming an image sensor
US9831285B2 (en) 2015-12-08 2017-11-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and method of manufacturing the same
JP2023514047A (ja) * 2020-02-21 2023-04-05 アプライド マテリアルズ インコーポレイテッド 光電子デバイスの信号対雑音比向上のための構造及び材料エンジニアリング方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067401A (ja) * 2005-08-26 2007-03-15 Magnachip Semiconductor Ltd イメージセンサ及びその製造方法
US8476685B2 (en) 2005-08-26 2013-07-02 Intellectual Ventures Ii Llc Image sensor and method for fabricating the same
US8815628B2 (en) 2005-09-14 2014-08-26 Intellectual Ventures Ii Llc Complementary metal oxide semiconductor image sensor and method for fabricating the same
JP2007081358A (ja) * 2005-09-14 2007-03-29 Magnachip Semiconductor Ltd Cmosイメージセンサ及びその製造方法
US8120062B2 (en) 2005-09-14 2012-02-21 Intellectual Ventures Ii Llc Complementary metal oxide semiconductor image sensor and method for fabricating the same
JP2011086840A (ja) * 2009-10-16 2011-04-28 Canon Inc 半導体素子及び半導体素子の形成方法
US11581356B2 (en) 2010-08-09 2023-02-14 Sony Group Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US8749679B2 (en) 2010-08-09 2014-06-10 Sony Corporation Solid-state imaging device having an improved charge leakage, manufacturing method thereof, and electronic apparatus
US9337230B2 (en) 2010-08-09 2016-05-10 Sony Corporation Solid-state imaging device with suppression of color mixture, manufacturing method thereof, and electronic apparatus
JP2012038981A (ja) * 2010-08-09 2012-02-23 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
US11764247B2 (en) 2010-08-09 2023-09-19 Sony Group Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US8963066B2 (en) 2011-07-05 2015-02-24 Sony Corporation Solid-state imaging device, manufacturing method thereof, and electronic device having a pixel separating section configured to separate charge accumulating regions of adjacent pixels
US9553119B2 (en) 2014-09-12 2017-01-24 Samsung Electronics Co., Ltd. Methods of forming an image sensor
US9831285B2 (en) 2015-12-08 2017-11-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and method of manufacturing the same
JP2023514047A (ja) * 2020-02-21 2023-04-05 アプライド マテリアルズ インコーポレイテッド 光電子デバイスの信号対雑音比向上のための構造及び材料エンジニアリング方法
US12015042B2 (en) 2020-02-21 2024-06-18 Applied Materials, Inc. Structure and material engineering methods for optoelectronic devices signal to noise ratio enhancement

Similar Documents

Publication Publication Date Title
JP6179865B2 (ja) 固体撮像装置及びその製造方法
US8426287B2 (en) Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
US8670059B2 (en) Photoelectric conversion device having an n-type buried layer, and camera
JP5538922B2 (ja) 固体撮像装置の製造方法
JP4486985B2 (ja) 固体撮像装置および電子情報機器
US8723285B2 (en) Photoelectric conversion device manufacturing method thereof, and camera
EP1684349A2 (en) Image sensor and pixel having an lightly doped floating diffusion
JP5629450B2 (ja) 半導体素子及び半導体素子の形成方法
JP2013045879A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置、固体撮像装置の製造方法、電子機器
JP2016063216A (ja) 撮像装置
TW201310628A (zh) 固態成像裝置,製造固態成像裝置之方法,及電子裝置
JP5100988B2 (ja) イメージセンサー及びその製造方法
JP4703163B2 (ja) 固体撮像装置
TWI536553B (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP2016092203A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2006287117A (ja) 半導体装置およびその製造方法
US7432543B2 (en) Image sensor pixel having photodiode with indium pinning layer
JP2005347759A (ja) 暗電流を減少させるためのイメージセンサー及びその製造方法
JP5478871B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2005268814A (ja) 固体撮像装置及び固体撮像装置を用いたカメラシステム
CN115053348A (zh) 固态摄像元件和电子装置
JP2007134639A (ja) 光電変換装置及びそれを用いた撮像素子
JP4115446B2 (ja) Cmosイメージセンサの製造方法
JP4779781B2 (ja) 固体撮像装置とその製造方法
JP2007141937A (ja) 固体撮像素子、半導体装置及び半導体装置の製造方法