JP2006276119A - データ信号供給回路、供給方法、電気光学装置および電子機器 - Google Patents

Abstract

【課題】 縦方向に現れる表示ムラの発生を抑える。
【解決手段】 記憶回路３３０４は、チャネルに対応する係数を奇数ブロックに対応して
記憶し、補間回路３３０６は、奇数ブロックが選択される場合には、選択ブロックに対応
する係数をそのまま読み出す一方、偶数ブロックが選択される場合には、選択ブロックに
対応する係数を、当該偶数ブロックに隣接する奇数ブロックの係数から補間して算出して
出力する。各チャネルに応じて設けられる乗算器３３１２および加算器３３１４は、画像
データＶｄ１ｄ〜Ｖｄ６ｄを、指定された階調値および係数に応じて補正する。
【選択図】 図４

Description

本発明は、いわゆる縦方向に現れる表示品位の低下を防止する技術に関する。

近年では、液晶などを用いた表示パネルにより小型画像を形成するとともに、この小型
画像を光学系によって拡大投射するプロジェクタが普及しつつある。プロジェクタは、そ
れ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から映像
データ（または映像信号）の供給を受ける。この映像データは、画素の階調（明るさ）を
指定するものであって、マトリクス状に配列する画素を垂直走査および水平走査した形式
で供給されるので、プロジェクタに用いられる表示パネルについても、この形式に準じて
駆動するのが適切である。このため、プロジェクタに用いられる表示パネルでは、走査線
を順番に選択するとともに、１本の走査線が選択される期間（１水平走査期間）において
１本ずつデータ線を順番に選択して、映像データを液晶の駆動に適するように変換したデ
ータ信号（画像信号）を、選択したデータ線に供給する、という点順次方式で駆動するの
が一般的であった。

一方、最近ではハイビジョンなどのように表示画像の高精細化が進行している。高精細
化は、走査線の本数およびデータ線の本数を増加させることによって達成することができ
るが、走査線本数の増加によって１水平走査期間が短縮し、さらに、点順次方式では、デ
ータ線本数の増加によって、データ線の選択期間も短縮する。このため、点順次方式では
、高精細化が進行するにつれてデータ線にデータ信号を供給する時間を充分に確保できな
くなって、画素への書き込みが不十分となり始めた。
そこで、書き込みが不十分となる点を解消する目的で、相展開駆動という方式が考え出
された（特許文献１参照）。この相展開駆動は、１水平走査期間において、データ線を予
め定められた本数、例えば６本毎に同時に選択するとともに、選択走査線と選択データ線
とに対応する画素へのデータ信号を時間軸に対し６倍に伸長して、選択した６本のデータ
線の各々に供給する、という方式である。この相展開駆動方式では、データ線にデータ信
号を供給する時間を、点順次方式と比較して、この例では６倍確保することができるので
、高精細化に適している、と考えられている。
特開２０００−１１２４３７号公報

しかしながら、相展開駆動方式を用いると、図９に示されるように、すべての画素を同
一階調値とする表示をしようとする場合であっても、縦方向のスジ状のムラが発生して、
表示品位が低下する、という不具合が発生した。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、縦方向に
現れる表示ムラの発生を抑えて、高品位な表示を可能とする電気光学装置にデータ信号を
供給するデータ信号供給回路、供給方法、電気光学装置および電子機器等を提供すること
にある。

上記目的を達成するために、本発明にあっては、複数の走査線と複数のデータ線とに対
応して設けられるとともに、走査線が選択されたときに、データ線の電圧に応じた階調と
なる画素と、走査線を予め定められた順番で選択する走査線駆動回路と、走査線が選択さ
れた期間にわたって、複数のデータ線からなるブロックを順次選択するブロック選択回路
と、前記ブロックを構成するデータ線数の系列に対応して設けられ、選択された走査線及
びブロックに属するデータ線とに対応する画素の階調に応じた電圧のデータ信号が、それ
ぞれ供給される複数の画像信号線と、前記データ線の各々に設けられ、前記画像信号線に
供給されたデータ信号を、選択されたブロックに属するデータ線にサンプリングするサン
プリングスイッチとを有する表示パネルに、データ信号を供給するデータ信号供給回路で
あって、ブロックと系列に対応して係数を記憶する記憶回路と、前記ブロック選択回路に
より選択されるブロックに応じた係数を系列毎に前記記憶回路から読み出す読出回路と、
所定の順序で各系列に分配されたデータ信号の電圧を、読み出された係数のうち、対応す
る系列の係数で規定される補正量でそれぞれ補正する補正回路とを有することを特徴とす
る。本発明によれば、系列の相違により発生する階調差がブロックの位置に応じて異なっ
ていても、当該階調差をなくすようにデータ信号を補正することが可能となる。

本発明において、前記記憶回路は、系列に対応する係数を、前記電気光学装置のブロッ
クよりも、少ない数のブロックに対応して記憶し、前記ブロック選択回路により選択され
るブロックに応じた係数が前記記憶回路に記憶されていない場合には、当該選択ブロック
に応じた係数を、当該選択ブロックに隣接するブロックに対応した係数から補間して求め
る補間回路を有する構成が好ましい。
また、本発明において、前記補正回路は、補正前のデータ信号の電圧で指定される階調
値と係数とを引数とする関数を用いて補正量を算出する構成も好ましい。
なお、本発明は、データ信号供給回路のみならず、データ信号供給方法としても、また
、電気光学装置、さらには、当該電気光学装置を有する電子機器としても概念することが
可能である。

以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る
電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０と表示パネル１００とに
大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであ
り、表示パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続さ
れている。

処理回路５０は、さらに、データ信号供給回路３００や、走査制御回路５２を含み、こ
のうち、データ信号供給回路３００は、Ｓ／Ｐ変換回路３２０、画像補正回路３３０、Ｄ
／Ａ変換回路群３４０および増幅・反転回路３５０を有する。
Ｓ／Ｐ変換回路３２０は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック
信号Ｄｃｌｋに同期して図示しない上位装置から供給される画像データＶｉｄを、６チャ
ネル（系列の意。なお、以下では「系列」を意味する用語として「チャネル」を用いる）
に分配するとともに、それぞれ時間軸に６倍に伸長して（相展開またはシリアル−パラレ
ル変換ともいう）、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。ここで、
画像データＶｉｄは、画素の階調（明るさ）を指定するディジタルデータであり、水平帰
線期間では、最低階調（黒色）に指定する。
なお、水平帰線期間において最低階調に指定する理由は、主に、タイミングズレなどに
より画素に供給されたとしても、当該画素を表示に寄与させないためである。また、説明
の便宜上、画像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれチャネル１〜６と称している。

画像補正回路３３０は、画像データＶｄ１ｄ〜Ｖｄ６ｄをチャネル毎に補正して、それ
ぞれ補正済みの画像データＶｄ１ａ〜Ｖｄ６ａとして出力するものである。なお、画像補
正回路３３０の詳細については後述する。
Ｄ／Ａ変換回路群３４０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、
補正済みの画像データＶｄ１ａ〜Ｖｄ６ａを、それぞれ階調値に応じた電圧のアナログ信
号に変換するものである。
増幅・反転回路３５０は、アナログ変換された信号を、後述する電圧Ｖcを基準にして
正転または極性反転して、データ信号Ｖｉｄ１〜Ｖｉｄ６として表示パネル１００に供給
するものである。

極性反転については、（ａ）走査線毎、（ｂ）データ信毎、（ｃ）画素毎、（ｄ）面（
フレーム）毎など様々な態様があるが、本実施形態にあっては（ａ）走査線毎の極性反転
であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Ｖcは、後述する図５に示されるように画像信号の振幅中心電圧である。ま
た、本実施形態では、便宜上、データ信号Ｖｉｄ１〜Ｖｉｄ６について、振幅中心電圧Ｖ
cよりも高位側を正極性と、低位側を負極性と、それぞれ称している。
本実施形態では、画像データＶｉｄをシリアル−パラレル変換した後にアナログ変換す
る構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんであ
る。

便宜上、表示パネル１００の構成について説明する。この表示パネル１００は、電気光
学変化によって所定の画像を形成するものである。図２は、表示パネル１００の電気的な
構成を示すブロック図であり、図３は、表示パネル１００の画素の詳細な構成を示す図で
ある。この表示パネル１００は、素子基板と共通電極が形成された対向基板とを一定の間
隙をもってシール材によって貼り合わせるとともに、この間隙に液晶を封止した構成とな
っている。
図２に示されるように、表示パネル１００では、８６４行の走査線１１２が図において
Ｘ（水平）方向に延在する一方、１１５２（＝１９２×６）列のデータ線１１４が図にお
いてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４と
の交差部分に対応するように画素１１０が設けられている。したがって、画素１１０は、
表示領域１００ａにおいて縦８６４行×横１１５２列のマトリクス状に配列することにな
るが、本発明をこれに限定する趣旨ではない。
なお、本実施形態において、１１５２列のデータ線１１４は、６列毎にブロック化され
ている。説明の便宜上、左から数えて１、２、３、…、１９２番目のブロックを、それぞ
れＢ１、Ｂ２、Ｂ３、…、Ｂ１９２と表記する。

画素１１０の詳細な構成については、図３に示されるように、ｎチャネル型のＴＦＴ（
薄膜トランジスタ）１１６のソースがデータ線１１４に接続されるとともに、ドレインが
画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、素子基板に形成された画素電極１１８に対向するように共通電極１０８が全画素
に対して共通に設けられる。そして、これらの画素電極１１８と共通電極１０８との間に
液晶１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８お
よび液晶１０５からなる画素容量が構成されることになる。
なお、共通電極１０８には、電圧ＬＣcomが印加されているが、その電位は、後述する
理由により、振幅中心電圧Ｖcよりも若干低位側に設定されている。

特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば
約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両
基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、画素容量に印加される電圧実
効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が
大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため
、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交
する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最
大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少し
て、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。

また、オフ時におけるＴＦＴ１１６を介した画素容量からの電荷リークの影響を少なく
するために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、
画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわ
たって容量線１０７に共通接続されている。この容量線１０７は、図２では図示省略され
ているが、時間的に一定の電位、例えば電源の低位側電圧Ｖssに保たれている。
なお、画素１１０におけるＴＦＴ１１６は、次に説明する走査線駆動回路１３０や、ブ
ロック選択回路１４０、サンプリングスイッチ１５１などと共通の製造プロセスで形成さ
れて、装置全体の小型化や低コスト化に寄与している。

ここで、共通電極１０８に印加される電圧ＬＣcomは、理想的には電位Ｖ_Ｃであるが、
サンプリングスイッチ１５１が画素電極１１８をスイッチングするＴＦＴ１１６と同等の
薄膜トランジスタであるので、サンプリングスイッチ１５１を構成するＴＦＴのゲート・
ドレイン間の寄生容量に起因して、オンからオフ時にドレイン（画素電極１１８）の電位
が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生
する。液晶の劣化を防止するために、画素容量では交流駆動が原則であるので、共通電極
１０８に対して高位側（正極性）と低位側（負極性）とで同一階調の交互書き込みをする
が、電圧ＬＣcomを電圧Ｖ_Ｃに一致させた状態で、交互書き込みをすると、プッシュダウ
ンのために、画素容量の電圧実効値は、負極性書込の方が正極性書込よりも大きくなって
しまう。このため、同一階調で正極性・負極性書込をしても画素容量の電圧実効値が互い
に等しくなるように、共通電極１０８の電圧ＬＣcomは、データ信号の振幅基準である電
圧Ｖ_Ｃよりも若干低めに設定されているのである。

続いて、画素１１０が配列する表示領域１００ａの周辺には、走査線駆動回路１３０や
、ブロック選択回路１４０などの周辺回路が設けられている。
このうち、走査線駆動回路１３０は、図６に示されるように、順次排他的に１水平走査
期間にわたってＨレベルになる走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４を、それぞれ１
行目、２行目、３行目、…、８６４行目の走査線１１２に供給するものである。
なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略する
が、１垂直走査期間（１Ｆ）の最初に供給されるとともに、クロック信号ＣＬＹの半周期
程度のパルス幅（Ｈレベル）を有する転送開始パルスＤＹを、当該クロック信号ＣＬＹの
レベルが遷移する（立ち上がる、または、立ち下がる）毎に順次シフトした形で走査信号
Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４として出力して、表示パネル１００を垂直走査する構成
となっている。

次に、ブロック選択回路１４０は、図６に示されるように、１水平走査期間の開始時に
供給されるとともに、クロック信号ＣＬＸの１周期程度のパルス幅（Ｈレベル）を有する
転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトするとと
もに、そのパルス幅を狭めて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２として
出力して、表示パネル１００を水平走査するものである。
なお、走査信号やサンプリング信号のＨレベルに相当する電圧は電源の高位側電圧Ｖdd
であり、Ｌレベルに相当する電圧は電源の低位側電圧Ｖssであって、この電圧Ｖssが接地
電位Ｇnd（電圧ゼロ）となっている（図７参照）。

サンプリング回路１５０は、データ線１１４の各々に対応して設けられたサンプリング
スイッチ１５１の集合体である。各サンプリングスイッチ１５１は、例えばｎチャネル型
のＴＦＴであり、そのドレインはデータ線１１４に接続されている。
ここで、同一ブロックに属するデータ線１１４に対応する６個のサンプリングスイッチ
１５１のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば
、ブロックＢ４に属する１９〜２４列目のデータ線１１４に対応する６個のサンプリング
スイッチ１５１のゲートには、当該ブロックＢ４に対応するサンプリング信号Ｓ４が共通
に供給される。

サンプリングスイッチ１５１のソースは、次のような関係でデータ信号Ｖｉｄ１〜Ｖｉ
ｄ６が供給される６本の画像信号線１７１のいずれかに接続されている。
すなわち、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続
されたサンプリングスイッチ１５１は、ｊを６で割った余りが「１」であるならば、その
ソースが、データ信号Ｖｉｄ１が供給される画像信号線１７１に接続され、同様に、ｊを
６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレ
インが接続されたサンプリングスイッチ１５１は、そのソースが、データ信号Ｖｉｄ２〜
Ｖｉｄ６が供給される画像信号線１７１にそれぞれ接続されている。例えば、図２におい
て２３列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５１のソー
スは、「２３」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される
画像信号線１７１に接続される。
なお、ｊは、データ線１１４の列を説明するための符号であり、本実施形態では１以上
１１５２以下の整数である。

ここで、あるサンプリング信号がＨレベルになると、当該サンプリング信号に対応する
ブロックの６個のサンプリングスイッチ１５１がオンして、画像信号線１７１に供給され
ているデータ信号Ｖｉｄ１〜Ｖｉｄ６を、当該ブロックに属する６列のデータ線１１４に
サンプリングする。

再び説明を図１に戻すと、走査制御回路５２は、上位装置から供給されるドットクロッ
ク信号Ｄｃｌｋ、垂直走査信号Ｖｓおよび水平走査信号Ｈｓから、転送開始パルスＤＸお
よびクロック信号ＣＬＸを生成してブロック選択回路１４０による水平走査を制御すると
ともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、走査線駆動回路１３
０による垂直走査を制御するものである。また、走査制御回路５２は、上述したＳ／Ｐ変
換回路３２０に対して水平走査に同期するように相展開を制御するほか、増幅・反転回路
３５０に対して書込極性を、信号Ｐｏｌによって指定する。

次に、電気光学装置１０の書込動作について説明する。
本実施形態は画像補正回路３３０に特徴があるが、その画像補正回路３３０を説明する
前に、当該画像補正回路３３０が存在しない場合の動作、および、その動作に伴う不具合
について説明して、その後に、画像補正回路３３０が存在する場合に、その不具合がどの
ようにして解消されるのか、という流れで説明することにする。

図６は、本実施形態に係る電気光学装置１０の垂直および水平走査を示すタイミングチ
ャートであり、図７は、連続する水平走査期間にわたって供給されるデータ信号の電圧波
形の例を示す図である。
上述したように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４が、図６に示されるように
、走査線駆動回路１３０によって１水平走査期間毎に順次排他的にＨレベルになる。
各水平走査期間では、水平走査に同期して供給される画像データＶｉｄが、第１に、Ｓ
／Ｐ変換回路３２０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸
長され、第２に、Ｄ／Ａ変換回路群３４０によってそれぞれアナログ信号に変換され、第
３に、当該アナログ信号が、増幅・反転回路３５０によって正極性書込であれば電圧Ｖc
を基準に正転出力され、負極性書込であれば電圧Ｖcを基準にして反転出力される。

ここで、走査信号Ｇ１がＨレベルになる水平走査期間では、正極性で書き込みが行われ
るものとすると、当該水平走査期間において、増幅・反転回路３５０によるデータ信号Ｖ
ｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも高位となる（図７参
照）。
一方、走査信号Ｇ１がＨレベルになる水平走査期間では、転送開始パルスＤＸがブロッ
ク選択回路１４０によって順次シフトされるとともに、そのパルス幅が狭められて、サン
プリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が出力される。

走査信号Ｇ１がＨレベルになる水平走査期間では、１行目の走査線１１２に位置する画
素１１０のＴＦＴ１１６において、ソース・ドレイン間が導通（オン）状態となる。一方
、サンプリング信号Ｓ１がＨレベルになると、ブロックＢ１に属する１〜６列目のデータ
線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされる。このため
、サンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ６は、図２において上から数えて１行
目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画
素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、ブロックＢ２に属する７
〜１２列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリン
グされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該７〜
１２列目のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることに
なる。

以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓ１９２が順次排他的にＨレベ
ルになると、ブロックＢ３、Ｂ４、…、Ｂ１９２に属する６列のデータ線１１４にデータ
信号Ｖｉｄ１〜Ｖｉｄ６の対応するものがそれぞれサンプリングされ、これらのデータ信
号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６列のデータ線１１４と交差する
画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素の
すべてに対する書き込みが完了することになる。その後、走査信号Ｇ１がＬレベルになっ
てＴＦＴ１１６がオフしても、書き込まれた電圧は、画素容量や蓄積容量１０９によって
保持される。

続いて、走査信号Ｇ２がＨレベルになる期間について説明する。本実施形態では、上述
したように、走査線単位の極性反転が行われるので、この水平走査期間においては、負極
性書込が行われることになる。
一方、水平帰線期間において画像データＶｉｄは画素の黒色化を指定するが、直前の水
平有効表示期間では正極性書込であったので、データ信号Ｖｉｄ１〜Ｖｉｄ６は、図６に
示されるように、この水平帰線期間の略中心タイミングにおいて、画素電極１１８に印加
された場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階
調の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
なお、図７における電圧の関係について言及すると、電圧Ｖw(-)、Ｖg(-)は、画素電極
１１８に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色と
させる負極性電圧である。一方、Ｖw(+)、Ｖg(+)は、画素電極１１８に印加された場合に
、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、
電圧Ｖcを基準にしたときにＶw(-)、Ｖg(-)と対称関係にある。

走査信号Ｇ２がＨレベルになる水平走査期間の動作は、走査信号Ｇ１がＨレベルになる
水平走査期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が順次排
他的にＨレベルになり、これにより、第２行目の画素のすべてに対する書き込みが完了す
ることになる。ただし、走査信号Ｇ２がＨレベルとなる水平走査期間は負極性書込である
ので、増幅・反転回路３５０は、６チャネルに分配伸長された信号を、負極性書込に対応
して、電圧Ｖcを基準に反転して出力する。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の
電圧は、画素を暗くさせるほど、電圧Ｖcよりも低位となる（図７参照）。

以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇ８６４がＨレベルになって、第３行目、
第４行目、…、第８６４行目の画素に対して書き込みが行われることになる。これにより
、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極
性書込が行われて、この１垂直走査期間では、第１行目〜第８６４行目の画素のすべてに
わたって書き込みが完了することになる。
なお、データ信号Ｖｉｄ１〜Ｖｉｄ６は、水平帰線期間の略中心タイミングにおいて、
正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電
圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表
示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の
画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数
行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込
が行われることになる。
このように、１垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶１
０５に直流成分が印加されることがなくなり、液晶１０５の劣化が防止される。

ところで、このように書込動作が実行される電気光学装置１０において、表示領域１０
０ａのすべての画素１１０を同一階調値の、例えば灰色に統一した表示をさせようとした
ときに、図９に示されるように縦スジ状のムラが表示されるのは、背景の技術で述べた通
りである。
この縦スジ状のムラの特徴について検討すると、相展開の周期である６列を単位として
発生しているが、画面の左右方向（水平走査方向）に依存して発生していることが認めら
れる。例えば、図９に示される例では、画面の左部分において、チャネル３に相当する画
素列は他の画素列とは階調と異なっているが、画面の中央部分では差が消失している。反
面、画面の中央側では、チャネル５に相当する画素列が、他の画素列と階調と異なり始め
、さらに、中央寄りとなると、別のチャネル２に相当する画素列が、他の画素列と階調と
異なり始めるが、画面の右側では、チャネル２、５における階調差が消失している。なお
、図９に示される表示ムラは、あくまでも一例である。

ここで、ムラが縦方向に発生する、ということは、各データ線１１４に対し、均等にサ
ンプリングされるべきデータ信号の電圧が、特定のデータ線１１４についてのみ、他のデ
ータ線１１４とは異なる、ということを示している。
ムラの発生するデータ線１１４に規則性がなければ、１〜１１５２列のすべてのデータ
線１１４に対応するように係数（補正係数）を予め記憶するとともに、当該係数でデータ
信号の電圧を補正する構成が考えられるが、この構成では、係数を記憶するための記憶回
路に要する容量が大きくなる。
そこで、本実施形態では、上記ムラの発生する特徴について着目して、データ信号の電
圧を、画像補正回路３３０によって補正する構成とした。この画像補正回路３３０は、概
略すると、すべてのデータ線１１４ではなく、奇数ブロックに属するデータ線１１４に対
応した係数だけを記憶するとともに、奇数ブロックが選択された場合には、選択された奇
数ブロックの係数を読み出して、当該係数を用いてデータ信号を補正する一方、偶数ブロ
ックが選択された場合には、選択された偶数ブロックの係数を、隣接する奇数ブロック属
の係数から補間して算出して、算出した係数でデータ信号を補正する、という内容となっ
ている。

画像補正回路３３０の詳細の構成について説明する。図４は、画像補正回路３３０の構
成を示すブロック図である。
この図に示されるように、画像補正回路３３０は、読出回路３３０２と記憶回路３３０
４と補間回路３３０６とを含む。このうち、記憶回路３３０４の記憶内容は、図５に示さ
れる通りであり、奇数ブロックＢ１、Ｂ３、Ｂ５、…、Ｂ１９１においてチャネル１〜６
毎に正極性書込用と負極性書込用との係数がそれぞれ記憶されている。これらの係数は、
工場出荷時の検査時において、無補正で表示ムラを意図的に発生させた後、当該ムラをな
くすように設定されたものである。

読出回路３３０２は、水平走査信号Ｈｓと、ドットクロックＤｃｌｋと、信号Ｐｏｌと
によって、選択されるブロックであって書込極性に応じた係数を、記憶回路３３０４から
読み出すためのアドレスを指定するものである。
ここで、ドットクロックＤｃｌｋの６周期分がブロックの選択周期に相当するので、読
出回路３３０２は、例えば水平走査信号Ｈｓによってカウント結果をリセットするととも
に、ドットクロックＤｃｌｋの６周期カウントする毎にカウント結果を１ずつアップカウ
ントして、当該カウント結果により現時点において選択されるブロックを知る構成となっ
ている。

読出回路３３０２は、原則的に、選択されるブロックが奇数ブロックであることが上記
カウント結果によって示される場合、当該奇数ブロックであって、信号Ｐｏｌによって指
定された書込極性に対応した係数を６チャネル分読み出す。例えばブロックＢ３が選択さ
れる場合であって、負極性書込である場合、読出回路３３０２は、図５に示されるように
、記憶回路３３０４から、チャネル（ｃｈ）１〜６の係数ｋ１−３ｂ〜ｋ６−３ｂを読み
出す。一方、読出回路３３０２は、選択されるブロックが偶数ブロックである場合、当該
偶数ブロックに隣接する２つの奇数ブロックであって、信号Ｐｏｌによって指定された書
込極性に対応した係数を１２チャネル分読み出す。
なお、例外的に、読出回路３３０２は、最終のブロックＢ１９２が選択される場合、ブ
ロックＢ１８９、Ｂ１９１であって、信号Ｐｏｌによって指定された書込極性に対応した
係数を１２チャネル分読み出す。
さらに、読出回路３３０２は、選択されるブロック番号を補間回路３３０６に通知する
。

補間回路３３０６は、原則的に、選択されるブロックが奇数ブロックであることが通知
された場合には、なんら処理することなく、記憶回路３３０４から読み出されたチャネル
１〜６の係数を、ｋ１〜ｋ６として出力する一方、選択されるブロックが偶数ブロックで
あることが通知された場合には、記憶回路３３０４から読み出された係数のうち、同一チ
ャネル同士の平均値をチャネル１〜６毎に算出して、係数ｋ１〜ｋ６として出力する。こ
れにより、偶数ブロックの係数については、当該偶数ブロックに隣接する２つの奇数ブロ
ックから内分補間によって算出される。
ただし、最終のブロックＢ１９２については、隣接するブロックが１つのみ（ブロック
Ｂ１９１のみ）であるので、選択されるブロックが最終のブロックＢ１９２であることが
通知された場合、例外的に、補間回路３３０６は、ブロックＢ１８９、Ｂ１９１における
同一チャネルの係数をチャネル１〜６毎に外分補間して、ブロックＢ１９２に相当する係
数を算出して、係数ｋ１〜ｋ６として出力する。

画像補正回路３３０は、また、チャネル毎に乗算器３３１２および加算器３３１４を有
する。
ここで、チャネル１に対応する乗算器３３１２は、相展開された画像データＶｄ１ｄと
チャネル１に対応する係数ｋ１との乗算値とを補正値ａ１として出力し、チャネル１に対
応する加算器３３１４は、画像データＶｄ１ｄを補正値ａ１で補正して、補正済みの画像
データＶｄ１ａとして出力する。
したがって、補正済みの画像データＶｄ１ａは、オリジナルの画像データＶｄ１ｄで指
定される階調値と係数ｋ１とを引数とする関数（乗算）によって得られた補正値ａ１で補
正されることになる。さらに、係数ｋ１は、選択されるブロックが奇数である場合も偶数
である場合も、書込極性に応じたものが出力されるので、補正済みの画像データＶｄ１ａ
は、書込極性も反映されて補正されることなる。
他のチャネルについても同様であり、補正済みの画像データＶｄ２ａ〜Ｖｄ６ａは、オ
リジナルの画像データＶｄ２ｄ〜Ｖｄ６ｄで指定される階調値と、係数ｋ２〜ｋ６を引数
とする関数（乗算）によって得られた補正値ａ２〜ａ６で補正されることになる。

補正済みの画像データＶｄ１ａ〜Ｖｄ６ａで指定された階調値は、オリジナルの画像デ
ータＶｄ１ｄ〜Ｖｄ６ｄの表示ムラをなくす方向に補正したものであるので、当該補正済
みの画像データＶｄ１ａ〜Ｖｄ６ａをアナログに変換するとともに書込極性に応じて正転
・反転して、選択されるブロックのデータ線１１４にサンプリングして画素１１０に書き
込むと、図９に示されるような表示ムラが解消されることになる。
すなわち、本実施形態では、各チャネルの乗算器３３１２、加算器３３１４、Ｄ／Ａ変
換回路群３４０および増幅・反転回路３５０によって、各チャネルに分配されたデータ信
号Ｖｉｄ１〜Ｖｉｄ６の電圧がそれぞれ補正される。
したがって、本実施形態によれば、図９に示されるような、相展開の周期である６列を
単位として、画面の水平走査方向に依存して発生する縦スジ状のムラを、記憶回路３３０
４の記憶容量を少なく抑えた上で解消することができる。

なお、上述した実施形態では、奇数ブロックの係数を記憶回路３３０４に記憶させたが
、偶数ブロックの係数を記憶するとともに、奇数ブロックの係数については、隣接する偶
数ブロックの係数から補間することにより求めても良い。
また、実施形態では、奇数ブロックの係数を記憶する構成として、記憶するブロックの
間隔を「２」としたが、「２」以上としても良い。例えば、ブロックＢ１、Ｂ５、Ｂ９、
Ｂ１３、…、のように記憶するブロックの間隔を「４」としても良いし、間隔を一定でな
くても良い。

実施形態では、垂直走査方向がＧ１→Ｇ８６４の下方向であり、水平走査方向がＳ１→
Ｓ１９２の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合に
対処するために、走査方向を切替可能な構成としても良い。
また、実施形態にあっては、６列のデータ線１１４をブロック化して、画像データＶｄ
１ｄ〜Ｖｄ６ｄの６チャネルに変換する相展開駆動方式としたが、チャネル数および同時
に印加するデータ線数（すなわち、１ブロックに属するデータ線数）は、「６」に限られ
るものではない。
さらに、データ信号供給回路３００は、ディジタルの画像データＶｉｄを処理するもの
としたが、アナログの画像信号を処理する構成としても良い。また、実施形態にあっては
、共通電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマ
リーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとして
も良い。

上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Ne
matic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分
子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子
配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲスト
ホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加
時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピッ
ク配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平
行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液
晶や配向方式として、種々のものに適用することが可能である。

次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した
表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。図８は、
このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２
１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けら
れている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚
のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑
）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ
および１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、
光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３お
よび出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態
における表示パネル１００と同様であり、処理回路（図８では省略）から供給されるＲ、
Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロ
ジェクタ２１００では、表示パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対
応して３組設けられた構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４
によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設
ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミ
ラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像は
そのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライ
トバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構
成となっている。

電子機器としては、図８を参照して説明した他にも、テレビジョンや、ビューファイン
ダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子
手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジ
タルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして
、これらの各種の電子機器に対して上述した電気光学装置が適用可能なのは言うまでもな
い。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における表示パネルの構成を示す図である。 同表示パネルにおける画素の構成を示す図である。 同電気光学装置におけるデータ信号補正回路の構成を示す図である。 同データ信号補正回路におけるメモリの記憶内容を示す図である。 同電気光学装置の垂直・水平走査を説明するための図である。 同電気光学装置におけるサンプリングを説明するための図である。 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す図である。 縦方向に現れる表示ムラを示す図である。

符号の説明

１００…表示パネル、１０５…液晶、１１０…画素、１１２…走査線、１１４…データ
線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…ブロック選
択回路、１５０…サンプリング回路、１５１…サンプリングスイッチ、３００…データ信
号供給回路、３３０…画像補正回路、２１００…プロジェクタ、３３０２…読出回路、３
３０４…記憶回路、３３０６…補間回路、３３１２…乗算器、３３１４…加算器

Claims (6)

1. 複数の走査線と複数のデータ線とに対応して設けられるとともに、走査線が選択された
   ときに、データ線の電圧に応じた階調となる画素と、
   走査線を予め定められた順番で選択する走査線駆動回路と、
   走査線が選択された期間にわたって、複数のデータ線からなるブロックを順次選択する
   ブロック選択回路と、
   前記ブロックを構成するデータ線数の系列に対応して設けられ、選択された走査線及び
   ブロックに属するデータ線とに対応する画素の階調に応じた電圧のデータ信号が、それぞ
   れ供給される複数の画像信号線と、
   前記データ線の各々に設けられ、前記画像信号線に供給されたデータ信号を、選択され
   たブロックに属するデータ線にサンプリングするサンプリングスイッチと
   を有する表示パネルに、データ信号を供給するデータ信号供給回路であって、
   ブロックと系列に対応して係数を記憶する記憶回路と、
   前記ブロック選択回路により選択されるブロックに応じた係数を系列毎に前記記憶回路
   から読み出す読出回路と、
   所定の順序で各系列に分配されたデータ信号の電圧を、読み出された係数のうち、対応
   する系列の係数で規定される補正量でそれぞれ補正する補正回路と
   を有することを特徴とするデータ信号供給回路。
2. 前記記憶回路は、系列に対応する係数を、前記電気光学装置のブロックよりも、少ない
   数のブロックに対応して記憶し、
   前記ブロック選択回路により選択されるブロックに応じた係数が前記記憶回路に記憶さ
   れていない場合には、当該選択ブロックに応じた係数を、当該選択ブロックに隣接するブ
   ロックに対応した係数から補間して求める補間回路を
   有することを特徴とする請求項１に記載のデータ信号供給回路。
3. 前記補正回路は、補正前のデータ信号で指定される階調値と係数とを引数とする関数で
   補正量を算出する
   ことを特徴とする請求項１に記載のデータ信号供給回路。
4. 複数の走査線と複数のデータ線とに対応して設けられるとともに、走査線が選択された
   ときに、データ線の電圧に応じた階調となる画素と、
   走査線を予め定められた順番で選択する走査線駆動回路と、
   走査線が選択された期間にわたって、複数のデータ線からなるブロックを順次選択する
   ブロック選択回路と、
   前記ブロックを構成するデータ線の各々に対応して設けられ、選択された走査線及びブ
   ロックに属するデータ線とに対応する画素の階調に応じた電圧のデータ信号を、それぞれ
   供給する複数の画像信号線と、
   前記データ線の各々に設けられ、前記画像信号線に供給されたデータ信号を、選択され
   たブロックに属するデータ線にサンプリングするサンプリングスイッチと
   を有する表示パネルに、データ信号を供給するデータ信号供給方法であって、
   ブロックと系列に対応して係数を予め記憶し、
   選択されるブロックに応じた係数を系列毎に読み出すとともに、所定の順序で各系列に
   分配されたデータ信号の電圧を、対応する系列の係数で規定される補正量でそれぞれ補正
   して、対応する系列の画像信号線に供給する
   ことを特徴とする電気光学装置のデータ信号供給方法。
5. 表示パネルと、前記表示パネルにデータ信号を供給するデータ信号供給回路とを有する
   電気光学装置であって、
   前記表示パネルは、
   複数の走査線と複数のデータ線とに対応して設けられるとともに、走査線が選択された
   ときに、データ線の電圧に応じた階調となる画素と、
   走査線を予め定められた順番で選択する走査線駆動回路と、
   走査線が選択された期間にわたって、複数のデータ線からなるブロックを順次選択する
   ブロック選択回路と、
   前記ブロックを構成するデータ線数の系列に対応して設けられ、選択された走査線及び
   ブロックに属するデータ線とに対応する画素の階調に応じた電圧のデータ信号が、それぞ
   れ供給される複数の画像信号線と、
   前記データ線の各々に設けられ、前記画像信号線に供給されたデータ信号を、選択され
   たブロックに属するデータ線にサンプリングするサンプリングスイッチと、
   を有し、
   前記データ信号供給回路は、
   ブロックと系列に対応して係数を記憶する記憶回路と、
   前記ブロック選択回路により選択されるブロックに応じた係数を系列毎に前記記憶回路
   から読み出す読出回路と、
   所定の順序で各系列に分配されたデータ信号の電圧を、読み出された係数のうち、対応
   する系列の係数で規定される補正量でそれぞれ補正する補正回路と
   を有することを特徴とする電気光学装置。
6. 請求項５に記載の電気光学装置を有することを特徴とする電子機器。

Images