JP2006254434A - データスイッチとデータ伝送方法 - Google Patents
データスイッチとデータ伝送方法 Download PDFInfo
- Publication number
- JP2006254434A JP2006254434A JP2006049931A JP2006049931A JP2006254434A JP 2006254434 A JP2006254434 A JP 2006254434A JP 2006049931 A JP2006049931 A JP 2006049931A JP 2006049931 A JP2006049931 A JP 2006049931A JP 2006254434 A JP2006254434 A JP 2006254434A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- lamp
- lamps
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 23
- 238000004590 computer program Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 208000033748 Device issues Diseases 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
【解決手段】リングを基礎とするクロスバーデータスイッチが提供される。4個のリング102、104、106、108を設ける。これらのリングには複数のランプ0〜11が接続される。各ランプは対応するバスユニット0〜11にそれぞれ接続される。リングのうちふたつは時計回り、残りふたつは反時計回りにデータを伝送する。データ伝送元のバスユニットから目的のバスユニットへのデータ伝送のリクエストは中央アービタ112によって調停される。データ転送元から目的のユニットまで、途中に存在するランプはデータが単に通過する。
【選択図】図1
Description
Claims (20)
- 複数のバスユニット間のデータの伝送を実行するデータスイッチであって、
1以上の通信チャネルとインタフェイスする1以上のバスユニットと、
1以上の通信チャネルを介して1以上のバスユニットとインタフェイスする1以上のデータランプと、
各データランプを隣接するふたつのデータランプと接続し、前記1以上のデータランプ間におけるデータの接続を実現する1以上のデータリングと、
前記1以上のデータランプとインタフェイスし、制御信号を送出することによって前記1以上のデータリング上のデータ伝送を管理する1以上の中央アービタと、
を備えることを特徴とするデータスイッチ。 - 請求項1に記載のデータスイッチであって、前記1以上のバスユニットはそれぞれ、前記1以上のデータランプのうちのひとつとインタフェイスすることを特徴とするデータスイッチ。
- 請求項1または2に記載のデータスイッチにおいて、前記1以上のデータランプのそれぞれは、制御装置と、1以上のマルチプレクサと、1以上のランプラッチとを備えることを特徴とするデータスイッチ。
- 請求項3に記載のデータスイッチにおいて、前記制御装置は、前記1以上の中央アービタとインタフェイスし、当該中央アービタから制御信号を受けることを特徴とするデータスイッチ。
- 請求項4に記載のデータスイッチにおいて、前記制御装置は、前記制御信号へ応じ、少なくとも、データリング上のデータ伝送と、自身に対応するバスユニットに関連する通信チャネル上のデータ伝送とを管理するよう構成されたことを特徴とするデータスイッチ。
- 請求項1から5のいずれかに記載のデータスイッチにおいて、前記1以上のデータリングは前記1以上のデータランプ間において、一方向でデータを移動せしめることを特徴とするデータスイッチ。
- 請求項6に記載のデータスイッチにおいて、前記データリングの数は偶数であることを特徴とするデータスイッチ。
- 請求項7に記載のデータスイッチにおいて、複数のデータリングの半数はデータランプ間でデータを一方向に伝送し、残り半数のデータリングはデータランプ間でデータを前記一方向とは反対の方向へ伝送することを特徴とするデータスイッチ。
- データスイッチを用いて複数のバスユニット間でデータを伝送する方法であって、
それぞれが複数のバスユニットのうち自身に対応するバスユニットにインタフェイスする複数のデータランプをバスユニットへ接続するステップと、
各データランプが隣接するふたつのデータランプと接続される形で、前記複数のデータランプ間をデータリングで接続するステップと、
制御信号を発行することによってデータリング上のデータ伝送を管理する1以上の中央アービタを動作せしめるステップと、
を実行することを特徴とするデータ伝送方法。 - 請求項9に記載の方法において、前記接続するステップはさらに、複数の制御装置によって各データランプとそれに対応するバスユニット間のデータ伝送、および各データランプとそれに隣接するデータランプ間のデータ伝送を制御せしめることを特徴とするデータ伝送方法。
- 請求項9または10に記載の方法において、前記複数のデータランプ間をデータリングで接続するステップはさらに、複数のデータリングによって前記複数のデータランプ間のデータ伝送を実行せしめるステップを含むことを特徴とするデータ伝送方法。
- 請求項11に記載の方法において、前記複数のデータランプ間のデータ伝送を実行せしめるステップは、前記複数のデータリングの半数においてデータを一方向へ伝送せしめ、残り半数においてデータを前記一方向とは反対の方向へ伝送せしめることを特徴とするデータ伝送方法。
- 請求項10に記載の方法において、前記1以上の中央アービタを動作せしめるステップはさらに、当該中央アービタから前記複数の制御装置に制御信号を発行せしめることを特徴とするデータ伝送方法。
- データスイッチを用いて複数のバスユニット間でデータを伝送する方法をコンピュータに実行せしめるプログラムであって、
それぞれが複数のバスユニットのうち自身に対応するバスユニットにインタフェイスする複数のデータランプをバスユニットへ接続するステップと、
各データランプが隣接するふたつのデータランプと接続される形で、前記複数のデータランプ間をデータリングで接続するステップと、
制御信号を発行することによってデータリング上のデータ伝送を管理する1以上の中央アービタを動作せしめるステップと、
をコンピュータに実行せしめることを特徴とするコンピュータプログラム。 - 請求項14に記載のプログラムにおいて、前記接続するステップはさらに、複数の制御装置によって各データランプとそれに対応するバスユニット間のデータ伝送、および各データランプとそれに隣接するデータランプ間のデータ伝送を制御せしめることを特徴とするコンピュータプログラム。
- 請求項14または15に記載のプログラムにおいて、前記複数のデータランプ間をデータリングで接続するステップはさらに、複数のデータリングによって前記複数のデータランプ間のデータ伝送を実行せしめるステップを含むことを特徴とするコンピュータプログラム。
- 請求項16に記載のプログラムにおいて、前記複数のデータランプ間のデータ伝送を実行せしめるステップは、前記複数のデータリングの半数においてデータを一方向へ伝送せしめ、残り半数においてデータを前記一方向とは反対の方向へ伝送せしめることを特徴とするコンピュータプログラム。
- 請求項15に記載のプログラムにおいて、前記1以上の中央アービタを動作せしめるステップはさらに、当該中央アービタから前記複数の制御装置に制御信号を発行せしめることを特徴とするコンピュータプログラム。
- 請求項14から18のいずれかに記載のコンピュータプログラムをコンピュータから読み取り可能に記録したことを特徴とする記録媒体。
- 複数のバスユニットのそれぞれにデータ入出力部としてデータランプを設け、
それら複数のデータランプのうち任意の2個の間に生じる全経路のうち一部の経路のみを直接データバスで接続し、
直接データバスで接続されたデータランプ間のデータ伝送は、当該データバスにて直接的に実行する一方、直接データバスで接続されていないデータランプ間のデータ伝送は、それらのデータランプが直接データバスで接続された別のデータランプを経由して実行することを特徴とするデータ伝送方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/077,330 US20060206657A1 (en) | 2005-03-10 | 2005-03-10 | Single port/multiple ring implementation of a hybrid crossbar partially non-blocking data switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006254434A true JP2006254434A (ja) | 2006-09-21 |
JP4346614B2 JP4346614B2 (ja) | 2009-10-21 |
Family
ID=36939111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006049931A Expired - Fee Related JP4346614B2 (ja) | 2005-03-10 | 2006-02-27 | データスイッチとデータ伝送方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060206657A1 (ja) |
EP (2) | EP2816485B1 (ja) |
JP (1) | JP4346614B2 (ja) |
TW (1) | TWI319531B (ja) |
WO (1) | WO2006095838A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101830685B1 (ko) * | 2013-06-29 | 2018-02-21 | 인텔 코포레이션 | 온칩 메시 상호접속부 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917730B2 (en) * | 2008-04-01 | 2011-03-29 | International Business Machines Corporation | Processor chip with multiple computing elements and external i/o interfaces connected to perpendicular interconnection trunks communicating coherency signals via intersection bus controller |
US7865650B2 (en) * | 2008-04-01 | 2011-01-04 | International Business Machines Corporation | Processor with coherent bus controller at perpendicularly intersecting axial bus layout for communication among SMP compute elements and off-chip I/O elements |
US8429382B2 (en) | 2008-04-30 | 2013-04-23 | International Business Machines Corporation | Information handling system including a multiple compute element processor with distributed data on-ramp data-off ramp topology |
CN104348889B (zh) * | 2013-08-09 | 2019-04-16 | 鸿富锦精密工业(深圳)有限公司 | 切换开关及电子装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3628299A1 (de) * | 1986-08-21 | 1988-02-25 | Licentia Gmbh | Verfahren und anordnung zum signaltechnisch sicheren uebertragen von seriellen daten zwischen vorzugsweise zweikanaligen sicheren rechnern unter verwendung eines doppelringbussystems |
US5041963A (en) * | 1988-12-29 | 1991-08-20 | Intel Corporation | Local area network with an active star topology comprising ring controllers having ring monitor logic function |
JPH04156741A (ja) * | 1990-10-19 | 1992-05-29 | Nec Corp | ループ・バス転送方式 |
DE4041235C1 (en) * | 1990-12-19 | 1992-02-20 | Aeg Westinghouse Transport-Systeme Gmbh, 1000 Berlin, De | Double ring bus system - has two buses which normally operate in parallel or are cross-coupled for testing to identify failure |
DE19922171B4 (de) * | 1999-05-12 | 2009-08-27 | Infineon Technologies Ag | Kommunikationssystem mit einem Kommunikationsbus |
US6496938B1 (en) * | 2000-02-11 | 2002-12-17 | Compaq Information Technologies Group Lp | Enhanced PCI clock control architecture |
US20040105453A1 (en) * | 2001-08-14 | 2004-06-03 | Shpak Dale John | Capacity re-use in data communication networks |
KR100477641B1 (ko) * | 2002-01-15 | 2005-03-23 | 삼성전자주식회사 | 버스 시스템 및 그 데이터 전송경로 결정방법 |
US6981082B2 (en) * | 2003-05-16 | 2005-12-27 | Agere Systems Inc. | On chip streaming multiple bus protocol with dedicated arbiter |
-
2005
- 2005-03-10 US US11/077,330 patent/US20060206657A1/en not_active Abandoned
-
2006
- 2006-02-27 JP JP2006049931A patent/JP4346614B2/ja not_active Expired - Fee Related
- 2006-03-02 EP EP14181199.2A patent/EP2816485B1/en active Active
- 2006-03-02 WO PCT/JP2006/304659 patent/WO2006095838A2/en active Application Filing
- 2006-03-02 EP EP06715480.7A patent/EP1856618B1/en active Active
- 2006-03-07 TW TW095107682A patent/TWI319531B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101830685B1 (ko) * | 2013-06-29 | 2018-02-21 | 인텔 코포레이션 | 온칩 메시 상호접속부 |
Also Published As
Publication number | Publication date |
---|---|
EP2816485A1 (en) | 2014-12-24 |
JP4346614B2 (ja) | 2009-10-21 |
WO2006095838A2 (en) | 2006-09-14 |
WO2006095838B1 (en) | 2007-03-15 |
EP1856618A2 (en) | 2007-11-21 |
WO2006095838A3 (en) | 2007-02-15 |
EP2816485B1 (en) | 2016-08-03 |
US20060206657A1 (en) | 2006-09-14 |
EP1856618B1 (en) | 2014-10-22 |
TWI319531B (en) | 2010-01-11 |
TW200641626A (en) | 2006-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7289341B2 (ja) | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム | |
US9652425B2 (en) | Method, apparatus and system for a source-synchronous circuit-switched network on a chip (NOC) | |
KR101567371B1 (ko) | 프로세서 내로의 지적 재산(ip) 블록들의 통합 | |
CA2050129C (en) | Dynamic bus arbitration with grant sharing each cycle | |
US7305510B2 (en) | Multiple master buses and slave buses transmitting simultaneously | |
TWI399650B (zh) | 於每一週期中藉由較高頻率仲裁器之複數匯流排仲裁之系統及在一以一匯流排頻率操作之匯流排中仲裁多個匯流排處理請求的方法 | |
US20060288143A1 (en) | Early detection and grant, an arbitration scheme for single transfers on amba advanced high-performance bus | |
CN104583944B (zh) | 在退出低功率部分宽度高速链路状态时的快速抗扭斜 | |
KR20000053380A (ko) | 다양한 기능 모듈 접속용 포트 매니저 제어기 | |
US8285903B2 (en) | Requests and data handling in a bus architecture | |
KR20050043426A (ko) | 파이프라인 버스 시스템에서 커맨드 전송 방법 및 장치 | |
JP4182801B2 (ja) | マルチプロセサシステム | |
CN105068951A (zh) | 一种具有非等时传输结构的片上系统总线 | |
JP4346614B2 (ja) | データスイッチとデータ伝送方法 | |
JP2013106166A (ja) | クロックゲーティング回路およびバスシステム | |
US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
US6763415B1 (en) | Speculative bus arbitrator and method of operation | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
KR20080030330A (ko) | 온칩 네트워크의 병렬성을 높이기 위한 슬레이브 네트워크인터페이스 회로 및 그 시스템 | |
WO2012012961A1 (zh) | 总线调度方法及装置 | |
KR20120097831A (ko) | 시스템 온 칩의 버스 시스템 | |
JP2010165175A (ja) | バスの使用権を制御する装置および方法 | |
KR100633773B1 (ko) | 버스 시스템 및 버스 중재 방법 | |
US7979615B1 (en) | Apparatus for masked arbitration between masters and requestors and method for operating the same | |
US20080270668A1 (en) | Method to Hide or Reduce Access Latency of a Slow Peripheral in a Pipelined Direct Memory Access System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090611 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4346614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |