[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006245230A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP2006245230A
JP2006245230A JP2005057873A JP2005057873A JP2006245230A JP 2006245230 A JP2006245230 A JP 2006245230A JP 2005057873 A JP2005057873 A JP 2005057873A JP 2005057873 A JP2005057873 A JP 2005057873A JP 2006245230 A JP2006245230 A JP 2006245230A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
electrode
nitride semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005057873A
Other languages
Japanese (ja)
Other versions
JP4951865B2 (en
JP2006245230A5 (en
Inventor
Masahiko Sano
雅彦 佐野
Ryoji Tani
良司 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2005057873A priority Critical patent/JP4951865B2/en
Publication of JP2006245230A publication Critical patent/JP2006245230A/en
Publication of JP2006245230A5 publication Critical patent/JP2006245230A5/ja
Application granted granted Critical
Publication of JP4951865B2 publication Critical patent/JP4951865B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device which is provided with a transparent conductive oxide film on its semiconductor layer, which can keep transparency and reduce a Schottky barrier between the semiconductor layer and the conductive oxide film while improving light extraction efficiency, and which is provided with en electrode that is low in contact resistance and can realize appropriate ohmic connection. <P>SOLUTION: The semiconductor device is provided with a nitride semiconductor layer and an electrode connected to the nitride semiconductor layer. In this case, the electrode includes a metallic film made of silver or silver alloy being in contact with the nitride semiconductor layer, and the nitride semiconductor layer is provided with (1) an area of which layer is thicker than that in an electrode connection area at least in a part of an area apart from the electrode connection area on its surface, or (2) an area of which layer is different in thickness from the nitride semiconductor layer in the electrode connection area toward a direction being away from the electrode connection area on its surface, and an area of which layer has a nearly similar thickness, in this order. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、窒化物半導体からなる半導体発光素子に関し、より詳細には、半導体発光素子における電極の改良に関する。   The present invention relates to a semiconductor light emitting device made of a nitride semiconductor, and more particularly to improvement of an electrode in the semiconductor light emitting device.

従来から、フリップチップタイプの窒化物半導体発光素子において、p電極として、銀又は銀合金からなる電極が形成された構成が利用されている。銀は、発光素子における発光層で生じた光を高効率に反射させることから、高輝度の発光素子を実現することができる。
しかし、p側の電極材料として銀を用いた場合には、外部等との接続のために銀電極表面の一部を露出させることが必要であり、これが一因となってマイグレーションが発生、促進され、発光強度及び寿命の低下等を招くという問題があった。
2. Description of the Related Art Conventionally, in a flip chip type nitride semiconductor light emitting device, a configuration in which an electrode made of silver or a silver alloy is formed as a p electrode has been used. Since silver reflects light generated in the light emitting layer of the light emitting element with high efficiency, a light emitting element with high luminance can be realized.
However, when silver is used as the p-side electrode material, it is necessary to expose a part of the surface of the silver electrode for connection to the outside, etc., which causes migration and promotes. As a result, there is a problem that the emission intensity and the lifetime are reduced.

そこで、銀電極表面の露出を防止するために、銀を含まない電極材料によって銀電極を完全に被覆し、その上に保護膜を形成するという対策が採られている。しかし、電極形成後の熱処理により又はその熱処理条件等により、銀が、銀を含まない電極材料に拡散することを十分に抑えることはできず、銀のマイグレーションを防止することができないという問題がある。
これに対して、銀電極と銀を含まない電極材料との間に、複数の貫通孔を有するSiO2膜を配置し、この貫通孔を通じて銀電極と銀を含まない電極材料との電気的接続を行い、銀のマイグレーションを防止する方法が提案されている(例えば、特許文献1)。
Therefore, in order to prevent the surface of the silver electrode from being exposed, a measure is taken in which the silver electrode is completely covered with an electrode material not containing silver and a protective film is formed thereon. However, there is a problem that silver cannot be sufficiently prevented from diffusing into an electrode material not containing silver by heat treatment after electrode formation or due to the heat treatment conditions, and silver migration cannot be prevented. .
In contrast, an SiO 2 film having a plurality of through holes is arranged between the silver electrode and the electrode material not containing silver, and the silver electrode and the electrode material not containing silver are electrically connected through the through hole. And a method for preventing silver migration has been proposed (for example, Patent Document 1).

特開2003−168823号公報JP 2003-168823 A

しかし、銀電極と銀を含まない電極材料との間にSiO2膜を配置するため、貫通孔により電気的な接続を確保しているとはいえ、両者の接触抵抗が上昇するという問題を招く。
また、SiO2膜による物理的な遮断によって、銀を含まない電極材料への銀のマイグレーションが抑えられるとしても、窒化物半導体層への銀のマイグレーションを有効に防止するまでには至っておらず、依然として銀のマイグレーションに起因する発光強度の低下、発光素子の寿命の低下を抑制することができないのが現状である。
本発明は上記課題に鑑みなされたものであり、窒化物半導体層上に高反射効率を有する銀又は銀を主体とする電極が接触して形成されている場合において、銀の窒化物半導体へのマイグレーションを有効に防止するとともに、電極の剥がれ等に起因する物理的な損傷を防止し、より信頼性の高い、高品質の半導体発光素子を得ることを目的とする。
However, since the SiO 2 film is disposed between the silver electrode and the electrode material not containing silver, although the electrical connection is ensured by the through hole, the contact resistance between the two increases. .
In addition, even if silver migration to the electrode material not containing silver is suppressed by physical blocking by the SiO 2 film, it has not yet been effective in effectively preventing silver migration to the nitride semiconductor layer, At present, it is still impossible to suppress a decrease in emission intensity and a decrease in lifetime of the light emitting element due to silver migration.
The present invention has been made in view of the above problems, and in the case where a silver having a high reflection efficiency or an electrode mainly composed of silver is formed on a nitride semiconductor layer in contact with the nitride semiconductor layer, An object of the present invention is to obtain a highly reliable and high-quality semiconductor light-emitting device by effectively preventing migration and preventing physical damage due to peeling of electrodes and the like.

本発明の発明者は、銀又は銀合金からなる電極の銀のマイグレーションについて鋭意研究を行った結果、銀又は銀合金からなる電極における銀のマイグレーションが、窒化物半導体層からなる半導体発光素子において、通電した際の水平方向の電界によって発生することを突き止め、さらに、水平方向の電界を遮断するように、深さ方向に凹んだ溝を配置することにより、劇的に銀のマイグレーションを回避することができることを見出した。また、銀のマイグレーションを防止するために被覆する電極材料膜の密着性を向上させることにより、十分な光閉じ込めを実現することができることを見出し、本発明の完成に至った。   The inventors of the present invention, as a result of earnest research on silver migration of an electrode made of silver or a silver alloy, as a result of the migration of silver in an electrode made of silver or a silver alloy, in a semiconductor light emitting device made of a nitride semiconductor layer, Find out what is caused by the horizontal electric field when energized, and dramatically avoid silver migration by placing a recessed groove in the depth direction to cut off the horizontal electric field I found out that I can. Further, the inventors have found that sufficient light confinement can be realized by improving the adhesion of the electrode material film to be coated to prevent silver migration, and the present invention has been completed.

すなわち、本発明の半導体発光素子は、窒化物半導体層と、該窒化物半導体層に接続された電極とを含んで構成される半導体素子であって、前記電極は、前記窒化物半導体層に接触する銀又は銀合金を含む金属膜を含んでなり、かつ(1)この窒化物半導体層は、その表面において、前記電極が接続された領域から離れた領域の少なくとも一部に、前記電極接続領域における窒化物半導体層よりも層が厚い領域を有するか、あるいは(2)この窒化物半導体層は、その表面において、前記電極が接続された領域から離れる方向に向かって、前記電極接続領域における窒化物半導体層と層の厚さが異なる領域と、該厚さがほぼ同一の領域とをこの順に有することを特徴とする。   That is, the semiconductor light emitting device of the present invention is a semiconductor device including a nitride semiconductor layer and an electrode connected to the nitride semiconductor layer, and the electrode is in contact with the nitride semiconductor layer. (1) The nitride semiconductor layer has, on the surface thereof, at least part of a region away from the region to which the electrode is connected, and the electrode connection region. (2) The nitride semiconductor layer is nitrided in the electrode connection region in a direction away from the region to which the electrode is connected on the surface thereof. It has a feature that a physical semiconductor layer and a region having different layer thicknesses and a region having substantially the same thickness are provided in this order.

このような半導体素子では、層の厚さが異なる領域は、電極接続領域における窒化物半導体層より層の厚さが薄いことが好ましい。
また、窒化物半導体層は、厚さが異なる領域及び同一の領域に連続する側面と、該同一の領域の表面とが鋭角をなすことが好ましい。
さらに、電極は、銀又は銀合金からなる第1金属膜と、該第1金属膜とは異なる材料からなり、かつ該第1金属膜を被覆する第2金属膜とを有することが好ましい。
また、第2金属膜は、窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域にまで連続した膜である及び/又は窒化物半導体層にショットキー接続されてなることが好ましい。
In such a semiconductor element, it is preferable that the region having a different layer thickness is thinner than the nitride semiconductor layer in the electrode connection region.
Further, in the nitride semiconductor layer, it is preferable that a region having a different thickness and a side surface continuous to the same region form an acute angle with the surface of the same region.
Furthermore, the electrode preferably has a first metal film made of silver or a silver alloy, and a second metal film made of a material different from the first metal film and covering the first metal film.
Further, the second metal film is a film continuous to a region where the layer is thicker than the nitride semiconductor layer or a region where the layer thickness is different from that of the nitride semiconductor layer and / or is Schottky connected to the nitride semiconductor layer. It is preferable that

さらに、第1金属膜と窒化物半導体層との接続は、第2金属膜と窒化物半導体層との接続よりもオーミックに接触してなることが好ましい。
また、電極の一部を被覆する絶縁膜を有し、特に、絶縁膜が窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域の上方にまで連続した膜であり、絶縁膜が、窒化シリコンまたは窒化酸化シリコンからなる群から選択される少なくとも1種であることが好ましい。
さらに、第1金属膜は、少なくとも、銀又は銀合金からなる膜と、該膜上に配置された銀と実質的に反応しない金属膜との積層膜により形成されてなることが好ましい。
また、窒化物半導体層は、第1導電型の窒化物半導体層上に有する第2導電型の窒化物半導体層であり、特に、窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域がp型窒化物半導体層にあることが好ましい。
Furthermore, the connection between the first metal film and the nitride semiconductor layer is preferably in ohmic contact with the connection between the second metal film and the nitride semiconductor layer.
In addition, an insulating film covering a part of the electrode is provided, and in particular, the insulating film is a continuous film over a region where the layer is thicker than the nitride semiconductor layer or a region where the nitride semiconductor layer and the layer are different in thickness. The insulating film is preferably at least one selected from the group consisting of silicon nitride or silicon nitride oxide.
Furthermore, the first metal film is preferably formed of a laminated film of at least a film made of silver or a silver alloy and a metal film that does not substantially react with silver disposed on the film.
The nitride semiconductor layer is a second conductivity type nitride semiconductor layer on the first conductivity type nitride semiconductor layer, and in particular, a region thicker than the nitride semiconductor layer or the nitride semiconductor layer It is preferable that the p-type nitride semiconductor layer has regions having different layer thicknesses.

本発明の半導体発光素子によれば、電極が銀又は銀合金からなる金属膜により形成され、かつ窒化物半導体層は、その表面において、電極が接続された領域から離れた領域の少なくとも一部に、前記電極接続領域における窒化物半導体層よりも層が厚い領域を有するか、あるいは、前記電極が接続された領域から離れる方向に向かって、前記電極接続領域における窒化物半導体層と層の厚さが異なる領域と、該厚さがほぼ同一の領域とをこの順に有するために、水平方向の電界を有効に遮断することができ、これに起因して、銀のマイグレーションを有効に防止することができる。その結果、発光強度の向上及び寿命の増大を図り、信頼性の高い、高品質の半導体発光素子を得ることが可能となる。   According to the semiconductor light emitting device of the present invention, the electrode is formed of a metal film made of silver or a silver alloy, and the nitride semiconductor layer is formed on at least a part of the region away from the region where the electrode is connected on the surface. A thickness of a layer thicker than the nitride semiconductor layer in the electrode connection region, or a thickness of the nitride semiconductor layer and the layer in the electrode connection region in a direction away from the region to which the electrode is connected Since the regions having different thicknesses and the regions having the same thickness in this order are provided in this order, the horizontal electric field can be effectively cut off, and as a result, silver migration can be effectively prevented. it can. As a result, it is possible to improve the emission intensity and increase the lifetime, and to obtain a highly reliable and high quality semiconductor light emitting element.

特に、厚さが異なる領域及び同一の領域に連続する側面と、該同一の領域の表面とが鋭角をなす場合には、より確実に銀のマイグレーションを防止することができる。
銀又は銀合金からなる第1金属膜の上に、さらに、第1金属膜を被覆する第2金属膜が形成されている場合には、第1金属膜が露出されないために、第1金属膜と水分との接触を阻止することができ、より一層、銀のマイグレーションを防止することが可能になる。
さらに、第2金属膜は、少なくとも金属膜と接触する領域において銀と実質的に反応しない金属、例えば、ニッケルによって形成されている場合には、窒化物半導体との界面近傍において、銀の存在率を減少させることがない。つまり、金属膜中の銀が、第2金属膜との反応によって第2金属膜側に拡散、移動等をすることを防止することができ、発光層から照射された光を、窒化物半導体の表面付近において、高効率で反射させることができ、より発光効率を高めることが可能となる。
In particular, silver migration can be more reliably prevented when the regions having different thicknesses and the side surfaces continuing to the same region and the surface of the same region form an acute angle.
When a second metal film that covers the first metal film is further formed on the first metal film made of silver or a silver alloy, the first metal film is not exposed. It is possible to prevent contact between water and moisture, and to further prevent silver migration.
Further, when the second metal film is formed of a metal that does not substantially react with silver at least in a region in contact with the metal film, for example, nickel, the abundance ratio of silver in the vicinity of the interface with the nitride semiconductor Will not decrease. That is, silver in the metal film can be prevented from diffusing, moving, and the like to the second metal film side due to the reaction with the second metal film, and the light irradiated from the light emitting layer can be transmitted to the nitride semiconductor. In the vicinity of the surface, the light can be reflected with high efficiency, and the light emission efficiency can be further increased.

また、電極の少なくとも一部を被覆する窒化物からなる絶縁膜が形成されてなる場合には、半導体発光素子の電極において、電極に作用し得る水分又は湿気を、その近傍に配置する絶縁膜における窒素原子が確実に捕らえると考えられる。これにより、銀又は銀合金からなる金属膜を含む電極を熱処理及び通電しても、銀のマイグレーションを有効に防止することができ、発光強度の向上及び寿命の増大を図り、信頼性の高い、高品質の半導体発光素子を得ることができる。   In the case where an insulating film made of a nitride covering at least a part of the electrode is formed, in the electrode of the semiconductor light emitting device, moisture or moisture that can act on the electrode is disposed in the vicinity of the insulating film. It is thought that the nitrogen atom is surely captured. Thereby, even if the electrode including the metal film made of silver or silver alloy is heat-treated and energized, silver migration can be effectively prevented, and the emission intensity is improved and the lifetime is increased, and the reliability is high. A high quality semiconductor light emitting device can be obtained.

特に、絶縁膜として特定の窒化物を用いることにより、通常の製造プロセスを行うのみで、簡便に絶縁膜を形成することができることに加えて、銀電極のAgのマイグレーションに作用する水分又は湿気を回避して、上記効果をより顕著に実現することができる。
また、電極がp型窒化物半導体層に接続されている場合には、上述した効果に加え、電子の拡散が起こりにくいp型窒化物半導体層において、良好なオーミックコンタクトを確保して、電流拡散をより向上させながら、発光層からの光の反射効率を最大限に発揮させることができる。したがって、光の取り出し効率を向上させることができ、高品質、高性能の発光素子を得ることができる。
In particular, by using a specific nitride as the insulating film, it is possible to easily form the insulating film only by performing a normal manufacturing process, and in addition, moisture or moisture that acts on Ag migration of the silver electrode. By avoiding this, the above effect can be realized more remarkably.
Further, when the electrode is connected to the p-type nitride semiconductor layer, in addition to the above-described effect, in the p-type nitride semiconductor layer in which the diffusion of electrons hardly occurs, a good ohmic contact is ensured, and the current diffusion The reflection efficiency of light from the light emitting layer can be maximized while further improving the above. Therefore, the light extraction efficiency can be improved, and a high-quality and high-performance light-emitting element can be obtained.

特に、第1電極が半導体層にオーミック接続され及び/又は第2金属膜が半導体層にショットキー接続されていることにより、第1金属膜の直下において、十分に光の閉じ込めを行うことができ、優れた発光効率を確保することができ、さらに第1金属膜を構成する銀によって反射効率を向上させることができる。しかも、第1金属膜の密着性を向上させることができる。したがって、発光強度の向上及び寿命の増大を図り、信頼性の高い、高品質の半導体発光素子を得ることができる。   In particular, since the first electrode is ohmically connected to the semiconductor layer and / or the second metal film is Schottky connected to the semiconductor layer, light can be sufficiently confined immediately below the first metal film. Excellent luminous efficiency can be ensured, and the reflection efficiency can be improved by the silver constituting the first metal film. In addition, the adhesion of the first metal film can be improved. Therefore, the emission intensity can be improved and the lifetime can be increased, and a highly reliable and high quality semiconductor light emitting device can be obtained.

本発明の半導体発光素子は、上述したように、窒化物半導体層と、この窒化物半導体上に形成された電極とを含んで構成される。
窒化物半導体層上に形成される電極は、窒化物半導体層に接続されており、少なくとも銀又は銀合金からなる金属膜(以下「第1金属膜」と記す)を含んで形成される。また、第1金属膜を被覆するように、第1金属膜とは異なる材料からなる第2金属膜を有していることが好ましい。この電極、特に第1金属膜は、オーミック接続されていることが好ましい。第1金属膜の半導体層に対するオーミック性は、第2金属膜の半導体層に対するオーミック性よりも良好であることがより好ましい。ここでオーミック接続とは、当該分野で通常用いられている意味であり、例えば、その電流−電圧特性が直線又は略直線となる接合を指す。また、デバイス動作時の接合部での電圧降下及び電力損失が無視できるほど小さいことを意味する。よって、オーミックに接触するとは、その電流―電圧特性がより直線に近づいていることを意味する。第1金属膜は、半導体層にオーミック接続されて効率的な電流の投入を図るとともに、発光層からの光を効率よく反射させることを意図するものであるため、半導体層上の略全面に、広い面積で形成されることが好ましい。
As described above, the semiconductor light emitting device of the present invention includes a nitride semiconductor layer and an electrode formed on the nitride semiconductor.
The electrode formed on the nitride semiconductor layer is connected to the nitride semiconductor layer and is formed to include at least a metal film made of silver or a silver alloy (hereinafter referred to as “first metal film”). Moreover, it is preferable to have the 2nd metal film which consists of a material different from a 1st metal film so that a 1st metal film may be coat | covered. This electrode, particularly the first metal film, is preferably ohmic-connected. The ohmic property of the first metal film with respect to the semiconductor layer is more preferably better than the ohmic property of the second metal film with respect to the semiconductor layer. Here, the ohmic connection has a meaning normally used in the field, and refers to, for example, a junction whose current-voltage characteristic is a straight line or a substantially straight line. It also means that the voltage drop and power loss at the junction during device operation are negligibly small. Therefore, contacting ohmic means that the current-voltage characteristic is closer to a straight line. Since the first metal film is ohmic-connected to the semiconductor layer and aims to efficiently input current, and is intended to efficiently reflect the light from the light emitting layer, substantially the entire surface of the semiconductor layer is It is preferable to form with a wide area.

第1金属膜は、銀の単層膜であってもよいし、銀合金の単層膜であってもよいし、銀又は銀合金を最下層に含む積層膜であってもよい。
銀合金としては、銀と、Pt、Co、Au、Pd、Ti、Mn、V、Cr、Zr、Rh、Cu、Al、Mg、Bi、Sn、Ir、Ga、Nd及びReからなる群から選択される1種又は2種以上の電極材料との合金が挙げられる。なお、Niは銀とは合金化されにくいが、銀膜中にNi元素を含むものであってもよい。
The first metal film may be a silver single layer film, a silver alloy single layer film, or a laminated film containing silver or a silver alloy in the lowermost layer.
The silver alloy is selected from the group consisting of silver and Pt, Co, Au, Pd, Ti, Mn, V, Cr, Zr, Rh, Cu, Al, Mg, Bi, Sn, Ir, Ga, Nd and Re. And an alloy with one or more electrode materials. Ni is difficult to be alloyed with silver, but the silver film may contain Ni element.

第1金属膜は、半導体層側から第2金属膜側にかけて、その組成に傾斜があってもよい。例えば、半導体側においては銀膜又は銀と1%程度までの銀以外の元素とを含む合金等であってもよく、第2金属膜側においては銀と5%程度までの銀以外の元素とを含む合金等であってもよい。
最下層以外の膜は、銀又は銀合金であってもよいし、銀又は銀合金を含まない電極材料により形成されていてもよい。また、最下層以外の膜は、これら電極材料及びNiを含む群から選択される1種又は2種以上の金属又は合金の単層膜又は2層以上の積層膜、銀と実質的に反応しない金属膜等であることが好ましい。
The composition of the first metal film may be inclined from the semiconductor layer side to the second metal film side. For example, it may be a silver film or an alloy containing silver and an element other than silver up to about 1% on the semiconductor side, and silver and an element other than silver up to about 5% on the second metal film side. An alloy containing
The film other than the lowermost layer may be silver or a silver alloy, or may be formed of an electrode material that does not contain silver or a silver alloy. Further, the films other than the lowermost layer substantially do not react with silver, a single layer film of two or more kinds of metal or alloy selected from the group including these electrode materials and Ni, or a laminated film of two or more layers. A metal film or the like is preferable.

第1金属膜の好ましい例としては、銀の単層膜であり、さらに、銀と実質的に反応しない金属(上)/銀又は銀合金(下)の2層構造、貴金属(上)/銀又は銀合金(下)の2層構造、貴金属(上)/銀と実質的に反応しない金属(中)/銀又は銀合金(下)の3層構造、貴金属2層(上)/銀と実質的に反応しない金属(中)/銀又は銀合金(下)の4層構造等がより好ましい。ここでの貴金属は白金族系金属又は金等が挙げられ、なかでもPt及び金が好ましい。   A preferred example of the first metal film is a single layer film of silver, and further has a two-layer structure of metal (upper) / silver or silver alloy (lower) that does not substantially react with silver, noble metal (upper) / silver Or a two-layer structure of silver alloy (lower), a three-layer structure of a metal (medium) / silver or silver alloy (lower) that does not substantially react with noble metal (upper) / silver, a noble metal two-layer (upper) / substantially silver and A 4-layer structure of metal (medium) / silver or silver alloy (bottom) that does not react automatically is more preferable. Examples of the noble metal include platinum group metals and gold. Among them, Pt and gold are preferable.

銀と実質的に反応しない金属としては、1000℃以下の温度で銀と実質的に反応しない金属、具体的には、ニッケル(Ni)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、クロム(Cr)、タングステン(W)等が挙げられる。なかでも、Niが好ましい。   As a metal that does not substantially react with silver, a metal that does not substantially react with silver at a temperature of 1000 ° C. or less, specifically, nickel (Ni), ruthenium (Ru), osmium (Os), iridium (Ir) , Titanium (Ti), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), chromium (Cr), tungsten (W), and the like. Of these, Ni is preferable.

第1金属膜の膜厚は特に限定されないが、例えば、銀又は銀合金単層の場合は発光層からの光を有効に反射させることができる膜厚、具体的には、200Å〜1μm程度、500Å〜3000Å程度、好ましくは1000Å程度が挙げられる。積層構造の場合は、総膜厚が、500Å〜5μm程度、500Å〜1μm程度が挙げられ、この程度の範囲内で、それに含まれる銀又は銀合金膜を適宜調整することができる。また、積層構造の場合は、銀又は銀合金膜とその上に積層される膜とは、同一工程でパターニングすることによって同一の形状であってもよいが、最下層の銀又は銀合金膜をその上に積層される膜(好ましくは、銀と反応しない金属膜)で被覆することが好ましい。これにより、銀と反応しない金属膜の上に、第1金属膜の一部としてどのような電極材料が形成されても、銀又は銀合金膜とは直接接触しないために、銀との反応を阻止することができる。   The film thickness of the first metal film is not particularly limited. For example, in the case of a silver or silver alloy single layer, the film thickness that can effectively reflect light from the light emitting layer, specifically, about 200 to 1 μm, About 500 to 3000 mm, preferably about 1000 mm. In the case of a laminated structure, the total film thickness is about 500 to 5 μm and about 500 to 1 μm, and the silver or silver alloy film contained therein can be appropriately adjusted within this range. In the case of a laminated structure, the silver or silver alloy film and the film laminated thereon may have the same shape by patterning in the same process, but the lowermost silver or silver alloy film It is preferable to coat with a film laminated thereon (preferably a metal film that does not react with silver). As a result, no matter what electrode material is formed as a part of the first metal film on the metal film that does not react with silver, it does not come into direct contact with the silver or silver alloy film. Can be blocked.

第1金属膜は、第1金属膜の積層状態によって、例えば、銀の単層膜の直上にニッケル膜が配置する場合などにおいて、少なくとも半導体層との界面において結晶化されていてもよい。第1金属膜の結晶化によって、半導体層とのより良好なオーミック性を確保することができる。ここで、結晶化とは、例えば、断面を透過電子顕微鏡法(TEM)により観察する方法、走査型電子顕微鏡法(SEM)により観察する方法、電子回折パターンを測定する方法、超薄膜評価装置で観察する方法等によって、結晶粒の界面が視認できることを意味する。この場合の結晶粒は、例えば、10〜100nm程度の径(長さ、高さ又は幅)を有しているものとして視認し得ることが好ましい。   Depending on the stacked state of the first metal film, the first metal film may be crystallized at least at the interface with the semiconductor layer, for example, when a nickel film is disposed immediately above the silver single layer film. By crystallization of the first metal film, better ohmic properties with the semiconductor layer can be ensured. Here, crystallization is, for example, a method of observing a cross section by transmission electron microscopy (TEM), a method of observing by scanning electron microscopy (SEM), a method of measuring an electron diffraction pattern, or an ultra-thin film evaluation apparatus. It means that the interface of crystal grains can be visually recognized by an observation method or the like. It is preferable that the crystal grains in this case can be visually recognized as having a diameter (length, height, or width) of about 10 to 100 nm, for example.

第1金属膜を、半導体層との界面において結晶化する方法は、公知の方法、例えば、蒸着法、スパッタ法、イオンビームアシスト蒸着法等の方法により第1金属膜を形成した後、大気雰囲気下又は窒素雰囲気下で、10〜30分間程度、300〜600℃程度の温度範囲で熱処理する方法が挙げられる。   The first metal film is crystallized at the interface with the semiconductor layer by a known method such as vapor deposition, sputtering, ion beam assisted vapor deposition, etc. The method of heat-processing in the temperature range of about 300-600 degreeC for about 10 to 30 minutes under a nitrogen atmosphere is mentioned.

第2金属膜は、第1金属膜を完全に又は略完全に被覆していてもよいし、通常のパッド電極等のように、第1金属膜の表面及び/又は側面の一部を被覆するように形成されていてもよい。ここで、完全に又は略完全に被覆するとは、第1金属膜の上面のすべて及び側面の全面が実質的に被覆されていることを意味する。また、第1金属膜を完全又は略完全に被覆する第2金属膜を、いわゆるカバー電極として形成し、さらにこの上にパッド電極等を形成してもよい。   The second metal film may completely or substantially completely cover the first metal film, or covers a part of the surface and / or side surface of the first metal film like a normal pad electrode or the like. It may be formed as follows. Here, “completely or substantially completely covered” means that the entire upper surface and the entire side surface of the first metal film are substantially covered. Alternatively, the second metal film that completely or substantially completely covers the first metal film may be formed as a so-called cover electrode, and a pad electrode or the like may be further formed thereon.

また、第2金属膜は、第1金属膜上のみならず、後述するように、半導体層の表面にまで連続して配置していてもよい。この場合、後述するように、例えば、第1金属膜が形成されている領域の半導体層よりも層が厚い領域又はその半導体層と層の厚さが異なる領域にまでに及ぶ連続した膜であることが好ましい。   Further, the second metal film may be continuously disposed not only on the first metal film but also on the surface of the semiconductor layer as described later. In this case, as will be described later, for example, it is a continuous film extending to a region where the layer is thicker than the semiconductor layer in the region where the first metal film is formed or a region where the thickness of the semiconductor layer and the layer is different. It is preferable.

なお、第2金属膜が半導体層に接触する場合には、ショットキー接続されてなることが好ましい。ここでショットキー接続とは、当該分野で通常用いられている意味であり、例えば、その電流−電圧特性が直線又は略直線とならない接合を指す。また、デバイス動作時の接合部での電位障壁が0.1V程度以上、好ましくは1〜2V程度のものが挙げられる。   When the second metal film is in contact with the semiconductor layer, Schottky connection is preferable. Here, the Schottky connection has a meaning normally used in this field, and refers to a junction whose current-voltage characteristics are not a straight line or a substantially straight line, for example. Moreover, the potential barrier at the junction during device operation is about 0.1 V or more, preferably about 1 to 2 V.

第2金属膜を半導体層にショットキー接続する方法は、特に限定されるものではなく、公知の方法を利用することができる。例えば、リフトオフ法等の公知の方法により半導体層上に所望形状の第1金属膜を形成した後、その第1金属膜よりも大きな窓を有するレジストパターンを、半導体層上に形成し、このレジストパターンと第1金属膜とをマスクとして用いてドライエッチング又はウェットエッチングによってエッチングする方法、スパッタリング又はアッシング(例えば、プラズマアッシング)などの表面処理をする方法等が挙げられる。なお、第2金属膜が接続される半導体層表面は、後述するように、通常の表面処理等が施されているか、あるいは、半導体層の厚さを増減するためのエッチングが施されているために、半導体層の特性に影響を与えない程度で、部分的な凹凸又は凹部が形成されていてもよい。これにより、第2金属膜の半導体層への密着性をより良好にすることができる。   The method for Schottky connection of the second metal film to the semiconductor layer is not particularly limited, and a known method can be used. For example, after a first metal film having a desired shape is formed on a semiconductor layer by a known method such as a lift-off method, a resist pattern having a window larger than the first metal film is formed on the semiconductor layer. Examples include a method of etching by dry etching or wet etching using the pattern and the first metal film as a mask, a method of surface treatment such as sputtering or ashing (for example, plasma ashing), and the like. As will be described later, the surface of the semiconductor layer to which the second metal film is connected is subjected to normal surface treatment or the like, or is etched to increase or decrease the thickness of the semiconductor layer. In addition, partial irregularities or recesses may be formed to such an extent that the characteristics of the semiconductor layer are not affected. Thereby, the adhesiveness of the second metal film to the semiconductor layer can be improved.

また、変形例として、少なくとも第1金属膜と窒化物半導体層との接合部における電位障壁よりも、第2金属膜と窒化物半導体層との接合部における電位障壁を大きくすることにより、銀または銀合金からなる第1金属膜によるマイグレーションの問題を低減することができる。このような電位障壁の関係を有する電極を用いることでも、窒化物半導体層の表面において、膜厚が異なる領域を設けた構成によるマイグレーション防止の効果がさらに向上する。   Further, as a modification, by increasing the potential barrier at the junction between the second metal film and the nitride semiconductor layer at least at the junction between the first metal film and the nitride semiconductor layer, silver or The problem of migration due to the first metal film made of a silver alloy can be reduced. By using an electrode having such a potential barrier relationship, the effect of preventing migration due to the structure in which regions having different film thicknesses are provided on the surface of the nitride semiconductor layer is further improved.

第2金属膜の材料は、例えば、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、銀(Ag)、イットリウム(Y)、金(Au)、アルミニウム(Al)等の金属、合金、ITO、ZnO2、SnO等の導電性酸化物膜の単層膜又は積層膜等が挙げられる。なかでも、Pt単層膜、Au(上)/Pt(下)の2層構造膜、Pt(上)/Au(中)/Pt(下)の3層構造膜等が好ましい。 The material of the second metal film is, for example, zinc (Zn), nickel (Ni), platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium (Ir), Titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), Metals such as chromium (Cr), tungsten (W), lanthanum (La), copper (Cu), silver (Ag), yttrium (Y), gold (Au), aluminum (Al), alloys, ITO, ZnO 2 , Examples thereof include a single layer film or a laminated film of a conductive oxide film such as SnO. Among these, a Pt monolayer film, a two-layer structure film of Au (upper) / Pt (lower), a three-layer structure film of Pt (upper) / Au (middle) / Pt (lower), and the like are preferable.

特に、第1金属膜が銀又は銀合金の単層膜の場合には、上述したように、銀と実質的に反応しない金属を、第2金属膜の少なくとも第1金属膜と接触する領域に配置することが好ましい。また、これら電極の上にワイヤボンディングなど、他の端子との接続のために通常用いられる導電性材料、例えば、金、白金等を第2金属膜の上面(接続領域)に配置させることが好ましい。さらに、後述する絶縁膜との密着性の良好な材料を第2金属膜の上面に配置させることが好ましい。   In particular, when the first metal film is a single layer film of silver or a silver alloy, as described above, the metal that does not substantially react with silver is placed in at least the region of the second metal film in contact with the first metal film. It is preferable to arrange. Moreover, it is preferable to arrange a conductive material usually used for connection with other terminals such as wire bonding, such as gold or platinum, on the upper surface (connection region) of the second metal film on these electrodes. . Furthermore, it is preferable to dispose a material having good adhesion to the insulating film described later on the upper surface of the second metal film.

第2金属膜の膜厚は、特に限定されるものではなく、例えば、その上にAuバンプを形成する場合には第2金属膜を比較的厚めに、共晶(Au−Sn等)バンプを形成する場合には第2金属膜を比較的薄めに設定するなど、具体的には、総膜厚が100〜1000nm程度となる範囲で適宜調整することが好ましい。   The film thickness of the second metal film is not particularly limited. For example, when an Au bump is formed on the second metal film, the second metal film is made relatively thick and an eutectic (Au—Sn, etc.) bump is formed. Specifically, it is preferable to adjust the thickness of the second metal film so that the total film thickness is about 100 to 1000 nm.

本発明の半導体発光素子において、窒化物半導体層は、例えば、基板上に第1導電型窒化物半導体層、発光層、第2導電型窒化物半導体層がこの順に積層されて構成されたものが挙げられる。第1導電型とは、p型又はn型を指し、第2導電型とは、第1導電型とは異なる導電型、つまりn型又はp型を示す。好ましくは、第1導電型半導体層がn型半導体層であり、第2導電型半導体層がp型半導体層である。
基板としては、例えば、サファイア、スピネル、SiC、GaN、GaAs等の公知の絶縁性基板及び導電性基板を用いることができる。なかでも、サファイア基板が好ましい。
絶縁性基板は、最終的に取り除いてもよいし、取り除かなくてもよい。絶縁性基板を取り除く場合、p電極及びn電極は、同一面側に形成されていてもよいし、異なる面に形成されていてもよい。絶縁性基板を取り除かない場合、通常、p電極およびn電極はいずれも窒化物半導体層上の同一面側に形成されることになる。
In the semiconductor light emitting device of the present invention, the nitride semiconductor layer is configured, for example, by laminating a first conductivity type nitride semiconductor layer, a light emitting layer, and a second conductivity type nitride semiconductor layer in this order on a substrate. Can be mentioned. The first conductivity type indicates p-type or n-type, and the second conductivity type indicates a conductivity type different from the first conductivity type, that is, n-type or p-type. Preferably, the first conductive semiconductor layer is an n-type semiconductor layer, and the second conductive semiconductor layer is a p-type semiconductor layer.
As the substrate, for example, a known insulating substrate and conductive substrate such as sapphire, spinel, SiC, GaN, GaAs or the like can be used. Of these, a sapphire substrate is preferable.
The insulating substrate may be finally removed or may not be removed. When removing the insulating substrate, the p electrode and the n electrode may be formed on the same surface side or may be formed on different surfaces. When the insulating substrate is not removed, both the p electrode and the n electrode are normally formed on the same surface side on the nitride semiconductor layer.

窒化物半導体層は、特に限定されるものではないが、例えば、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化ガリウム系化合物半導体が好適に用いられる。窒化物半導体層は、単層構造でもよいが、MIS接合、PIN接合又はPN接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等の積層構造であってもよく、超格子構造や、量子効果が生ずる薄膜を積層した単一量子井戸構造又は多重量子井戸構造であってもよい。また、n型、p型のいずれかの不純物がドーピングされていてもよい。この窒化物半導体層は、例えば、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等の公知の技術により形成することができる。窒化物半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。 Although the nitride semiconductor layer is not particularly limited, for example, a gallium nitride-based compound semiconductor such as In X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) is preferably used. It is done. The nitride semiconductor layer may have a single layer structure, but may have a laminated structure such as a homo structure, a hetero structure, or a double hetero structure having a MIS junction, a PIN junction, or a PN junction. It may be a single quantum well structure or a multiple quantum well structure in which thin films that produce effects are stacked. Further, either n-type or p-type impurities may be doped. This nitride semiconductor layer can be formed by a known technique such as metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), molecular beam epitaxy (MBE), or the like. The film thickness of the nitride semiconductor layer is not particularly limited, and various film thicknesses can be applied.

窒化物半導体層の積層構造としては、例えば、次の(1)〜(5)に示すものが挙げられる。
(1)GaNよりなるバッファ層(膜厚:200Å)、Siドープn型GaNよりなるn側コンタクト層(4μm)、アンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の発光層(30Å)、Mgドープp型Al0.1Ga0.9Nよりなるp型クラッド層(0.2μm)、Mgドープp型GaNよりなるp側コンタクト層(0.5μm)。
Examples of the laminated structure of the nitride semiconductor layer include those shown in the following (1) to (5).
(1) A buffer layer (thickness: 200 mm) made of GaN, an n-side contact layer (4 μm) made of Si-doped n-type GaN, a light emitting layer (30 mm) having a single quantum well structure made of undoped In 0.2 Ga 0.8 N, A p-type cladding layer (0.2 μm) made of Mg-doped p-type Al 0.1 Ga 0.9 N, and a p-side contact layer (0.5 μm) made of Mg-doped p-type GaN.

(2)AlGaNからなるバッファ層(膜厚:約100Å)、アンドープGaN層(1μm)、Siを4.5×1018/cm3含むGaNからなるn側コンタクト層(5μm)、アンドープGaNからなる下層(3000Å)と、Siを4.5×1018/cm3含むGaNからなる中間層(300Å)と、アンドープGaNからなる上層(50Å)との3層からなるn側第1多層膜層(総膜厚:3350Å)、アンドープGaN(40Å)とアンドープIn0.1Ga0.9N(20Å)とが繰り返し交互に10層ずつ積層されてさらにアンドープGaN(40Å)が積層された超格子構造のn側第2多層膜層(総膜厚:640Å)、アンドープGaNからなる障壁層(250Å)とIn0.3Ga0.7Nからなる井戸層(30Å)とが繰り返し交互に6層ずつ積層されてさらにアンドープGaNからなる障壁層(250Å)が積層された多重量子井戸構造の発光層(総膜厚:1930Å)、Mgを5×1019/cm3含むAl0.15Ga0.85N(40Å)とMgを5×1019/cm3含むIn0.03Ga0.97N(25Å)とが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm3含むAl0.15Ga0.85N(40Å)が積層された超格子構造のp側多層膜層(総膜厚:365Å)、Mgを1×1020/cm3含むGaNからなるp側コンタクト層(1200Å)。 (2) A buffer layer (thickness: about 100 mm) made of AlGaN, an undoped GaN layer (1 μm), an n-side contact layer (5 μm) made of GaN containing Si of 4.5 × 10 18 / cm 3 , and made of undoped GaN An n-side first multilayer film layer composed of three layers: a lower layer (3000 Å), an intermediate layer (300 Å) made of GaN containing Si of 4.5 × 10 18 / cm 3 , and an upper layer (50 Å) made of undoped GaN ( Total thickness: 3350 mm), undoped GaN (40 mm) and undoped In 0.1 Ga 0.9 N (20 mm) are repeatedly stacked alternately in 10 layers, and further, undoped GaN (40 mm) is stacked on the n-side first layer 2 multilayer layers (total film thickness: 640 mm), barrier layers (250 mm) made of undoped GaN and well layers (30 mm) made of In 0.3 Ga 0.7 N are alternately repeated 6 Light emitting layer (total film thickness: 1930Å) having a multilayered structure in which barrier layers (250Å) made of undoped GaN are further laminated, Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 Mg ( 40 Å) and a Mg containing 5 × 10 19 / cm 3 in 0.03 Ga 0.97 N (25Å) Al 0.15 includes a repeating five layers each 5 × 10 19 / cm 3 further Mg are laminated alternately Ga 0.85 N (40 Å P-side multilayer film layer (total film thickness: 365 mm) having a superlattice structure, and p-side contact layer (1200 mm) made of GaN containing 1 × 10 20 / cm 3 of Mg.

(3)AlGaNからなるバッファ層(膜厚:約100Å)アンドープGaN層(1μm)、Siを4.5×1018/cm3含むGaNからなるn側コンタクト層(5μm)、アンドープGaNからなる下層(3000Å)と、Siを4.5×1018/cm3含むGaNからなる中間層(300Å)と、アンドープGaNからなる上層(50Å)との3層からなるn側第1多層膜層(総膜厚:3350Å)、アンドープGaN(40Å)とアンドープIn0.1Ga0.9N(20Å)とが繰り返し交互に10層ずつ積層されてさらにアンドープGaN(40Å)が積層された超格子構造のn側第2多層膜層(総膜厚:640Å)、アンドープGaNからなる障壁層(250Å)とIn0.3Ga0.7Nからなる井戸層(30Å)とIn0.02Ga0.98Nからなる第1の障壁層(100Å)とアンドープGaNからなる第2の障壁層(150Å)が繰り返し交互に6層ずつ積層されて形成された多重量子井戸構造の発光層(総膜厚:1930Å)(繰り返し交互に積層する層は3層〜6層の範囲が好ましい)、Mgを5×1019/cm3含むAl0.15Ga0.85N(40Å)とMgを5×1019/cm3含むIn0.03Ga0.97N(25Å)とが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm3含むAl0.15Ga0.85N(40Å)が積層された超格子構造のp側多層膜層(総膜厚:365Å)、Mgを1×1020/cm3含むGaNからなるp側コンタクト層(1200Å)。 (3) AlGaN buffer layer (film thickness: about 100 mm) undoped GaN layer (1 μm), n-side contact layer (5 μm) made of GaN containing 4.5 × 10 18 / cm 3 Si, lower layer made of undoped GaN (3000 Å), an n-side first multilayer film layer (total of 3 layers of an intermediate layer (300 Å) made of GaN containing Si of 4.5 × 10 18 / cm 3 and an upper layer (50 Å) made of undoped GaN (total) Film thickness: 3350Å), undoped GaN (40Å) and undoped In 0.1 Ga 0.9 N (20Å) are alternately and repeatedly stacked 10 layers each, and the n-side second of the superlattice structure in which undoped GaN (40Å) is further stacked Multilayer (total thickness: 640 mm), barrier layer (250 mm) made of undoped GaN, well layer (30 mm) made of In 0.3 Ga 0.7 N, and In 0.02 Ga 0.98 N A light emitting layer having a multiple quantum well structure (total film thickness: 1930 Å) formed by repeatedly stacking six layers of first barrier layers (100 Å) and second barrier layers (150 Å) made of undoped GaN repeatedly and alternately. (a layer to be laminated to the repeated alternately is preferably from 3 layers to 6 layers), an in 0.03 comprising Al 0.15 Ga 0.85 N (40Å) and a Mg 5 × 10 19 / cm 3 containing Mg 5 × 10 19 / cm 3 A p-side multilayer layer having a superlattice structure in which five layers of Ga 0.97 N (25 繰 り 返 し) are alternately laminated and Al 0.15 Ga 0.85 N (40Å) containing 5 × 10 19 / cm 3 of Mg is further laminated ( Total film thickness: 365 mm), p-side contact layer (1200 mm) made of GaN containing 1 × 10 20 / cm 3 of Mg.

なお、このうち、n側に設けるアンドープGaNからなる下層(3000Å)を、下からアンドープGaNからなる第1の層(1500Å)、Siを5×1017/cm3含むGaNからなる第2の層(100Å)及びアンドープGaNからなる第3の層(1500Å)からなる3層構造の下層とすることで、発光素子の駆動時間経過に伴うVfの変動を抑えることが可能となる。
さらに、p側多層膜層とp側コンタクト層との間に、GaN又はAlGaN(2000Å)で形成してもよい。この層は、アンドープで形成され、隣接する層からのMgの拡散により、p型を示す。この層を設けることで、発光素子の静電耐圧が向上する。この層は、静電保護機能を別途設けた発光装置に用いる場合にはなくてもよいが、発光素子外部に静電保護素子など、静電保護手段を設けない場合には、静電耐圧を向上させることができるので設けることが好ましい。
Of these, the lower layer (3000 Å) made of undoped GaN provided on the n side is the first layer (1500 Å) made of undoped GaN from the bottom, and the second layer made of GaN containing 5 × 10 17 / cm 3 of Si. By making the lower layer of a three-layer structure consisting of (100Å) and a third layer (1500Å) made of undoped GaN, it becomes possible to suppress the variation in Vf with the lapse of the driving time of the light emitting element.
Further, GaN or AlGaN (2000 mm) may be formed between the p-side multilayer film layer and the p-side contact layer. This layer is undoped and exhibits p-type due to diffusion of Mg from adjacent layers. By providing this layer, the electrostatic withstand voltage of the light emitting element is improved. This layer may be omitted when used in a light emitting device provided with an electrostatic protection function separately, but when an electrostatic protection means such as an electrostatic protection element is not provided outside the light emitting element, an electrostatic withstand voltage is not required. Since it can improve, providing is preferable.

(4)バッファ層、アンドープGaN層、Siを6.0×1018/cm3含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを2.0×1018/cm3含むGaN障壁層とInGaN井戸層とを繰り返し5層ずつ交互に積層された多重量子井戸の発光層(総膜厚:1000Å)、Mgを5.0×1018/cm3含むGaNからなるp型窒化物半導体層(膜厚:1300Å)。
さらに、p型窒化物半導体層の上にInGaN層(30〜100Å、好ましくは50Å)を有してもよい。これにより、このInGaN層が電極と接するp側コンタクト層となる。このようにMgがドープされていない層であっても、隣接するp型半導体層よりも相対的に膜厚が薄ければ、p電極を形成するp型窒化物半導体層として機能する。
(4) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 6.0 × 10 18 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer with a total film thickness of 6 nm), Si 5 × 10 18 / cm 3 of GaN barrier layers and InGaN well layers are repeatedly stacked in a multiple quantum well light emitting layer (total film thickness: 1000 Å), Mg is 5.0 × 10 5 A p-type nitride semiconductor layer (film thickness: 1300 mm) made of GaN containing 18 / cm 3 .
Furthermore, an InGaN layer (30 to 100 mm, preferably 50 mm) may be provided on the p-type nitride semiconductor layer. Thereby, this InGaN layer becomes a p-side contact layer in contact with the electrode. Thus, even a layer not doped with Mg functions as a p-type nitride semiconductor layer for forming a p-electrode if the film thickness is relatively smaller than that of an adjacent p-type semiconductor layer.

(5)バッファ層、アンドープGaN層、Siを1.3×1019/cm3含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを3.0×1018/cm3含むGaN障壁層とInGaN井戸層とを繰り返し7層ずつ交互に積層された多重量子井戸の発光層(総膜厚:800Å)、Mgを2.5×1020/cm3含むGaNからなるp型窒化物半導体層。このp型窒化物半導体層の上には、p側コンタクト層として、InGaN層(30〜100Å、好ましくは50Å)を形成してもよい。 (5) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 1.3 × 10 19 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer having a total film thickness of 6 nm), Si Is a multiple quantum well light emitting layer (total film thickness: 800 mm) in which 7 layers of GaN barrier layers and InGaN well layers containing 3.0 × 10 18 / cm 3 are alternately stacked, and Mg is 2.5 × 10 A p-type nitride semiconductor layer made of GaN containing 20 / cm 3 . On this p-type nitride semiconductor layer, an InGaN layer (30 to 100 mm, preferably 50 mm) may be formed as a p-side contact layer.

窒化物半導体層の表面には、電極が接続された領域から離れた領域の少なくとも一部に、電極接続領域における窒化物半導体層よりも層が厚い領域を有することが好ましい。例えば、図4に示したように、p型半導体層5の表面において、第1金属膜が形成された領域から、距離A離れて、第1金属膜形成領域よりも、p型半導体層5が厚い領域tを有している。いいかえると、p型半導体層5の表面であって、電極形成領域の外周の一部において、溝410が形成されている。   It is preferable that the surface of the nitride semiconductor layer has a region where the layer is thicker than the nitride semiconductor layer in the electrode connection region in at least a part of the region away from the region where the electrode is connected. For example, as shown in FIG. 4, on the surface of the p-type semiconductor layer 5, the p-type semiconductor layer 5 is separated from the region where the first metal film is formed by a distance A away from the first metal film formation region. It has a thick region t. In other words, the groove 410 is formed on the surface of the p-type semiconductor layer 5 and at a part of the outer periphery of the electrode formation region.

また、窒化物半導体層の表面には、電極が接続された領域から離れる方向に向かって、電極接続領域における窒化物半導体層と層の厚さが異なる領域(好ましくは、薄い領域)と、厚さがほぼ同一の領域とをこの順に有していてもよい。例えば、図1に示したように、p型半導体層5の表面において、第1金属膜が形成された領域から離れる方向(Bの方向)に向かって、まず、第1金属膜形成領域におけるp型半導体層5の厚さと異なる領域(例えば、薄い領域)sを有しており、次いで、第1金属膜形成領域におけるp型半導体層5の厚さとほぼ同一の領域yを有している。いいかえると、p型半導体層5の表面であって、電極形成領域の外周にむかって、溝110が形成されている。   In addition, on the surface of the nitride semiconductor layer, a region (preferably, a thin region) in which the thickness of the nitride semiconductor layer and the layer in the electrode connection region are different from each other in a direction away from the region to which the electrode is connected, May have substantially the same area in this order. For example, as shown in FIG. 1, on the surface of the p-type semiconductor layer 5, first, in the direction away from the region where the first metal film is formed (direction B), first, p in the first metal film formation region. It has a region (for example, a thin region) s different from the thickness of the p-type semiconductor layer 5, and then has a region y substantially the same as the thickness of the p-type semiconductor layer 5 in the first metal film formation region. In other words, the groove 110 is formed on the surface of the p-type semiconductor layer 5 toward the outer periphery of the electrode formation region.

あるいは、図5に示したように、第1金属膜が形成された領域から離れる方向に向かって、まず、第1金属膜形成領域におけるp型半導体層5の厚さと異なる領域(例えば、厚い領域)xを有しており、次いで、第1金属膜形成領域におけるp型半導体層5の厚さとほぼ同一の領域zを有していてもよい。いいかえると、p型半導体層5の表面であって、電極形成領域の外周に、溝510が形成されている。   Alternatively, as shown in FIG. 5, in a direction away from the region where the first metal film is formed, first, a region (for example, a thick region) different from the thickness of the p-type semiconductor layer 5 in the first metal film formation region. X), and then a region z substantially the same as the thickness of the p-type semiconductor layer 5 in the first metal film formation region. In other words, a groove 510 is formed on the surface of the p-type semiconductor layer 5 and on the outer periphery of the electrode formation region.

このように、電極から離れた領域又は離れる方向への窒化物半導体層の膜厚が増減する領域は、電極の外周の少なくとも一部領域において、窒化物半導体層の表面から凹んだ溝が形成されるように配置していることが好ましい。この溝に対応する領域は、電極の外周の全周に渡って形成されていることが好ましいが、例えば、この電極と、他の電極との間において、電子の流れに交差する領域に少なくとも配置していればよい。この溝に対応する領域は、幅が、例えば、1〜10μm程度、深さが5Å程度以上、半導体層の膜厚未満、好ましくは半導体層表面にコンタクト層が形成されている場合にはそのコンタクト層の膜厚未満、例えば、200Å程度以下とすることが好ましい。ただし、この溝に対応する領域の幅及び深さは、必ずしも一定でなくてもよい。この溝に対応する領域は、電子の流れに交差するように、複数個並列に形成してもよい(図2参照)。   As described above, in the region away from the electrode or the region in which the thickness of the nitride semiconductor layer increases or decreases in the direction away from the electrode, a groove recessed from the surface of the nitride semiconductor layer is formed in at least a partial region of the outer periphery of the electrode. It is preferable to arrange so that. The region corresponding to the groove is preferably formed over the entire outer periphery of the electrode. For example, the region between the electrode and another electrode is disposed at least in a region that intersects the flow of electrons. If you do. The region corresponding to the groove has a width of, for example, about 1 to 10 μm, a depth of about 5 mm or more, less than the thickness of the semiconductor layer, and preferably a contact layer when a contact layer is formed on the surface of the semiconductor layer. The thickness is preferably less than the thickness of the layer, for example, about 200 mm or less. However, the width and depth of the region corresponding to the groove are not necessarily constant. A plurality of regions corresponding to the grooves may be formed in parallel so as to intersect the flow of electrons (see FIG. 2).

また、この溝に対応する領域は、必ずしも、電極の端部と、その端部が一致するように設けることは必要ではなく、例えば、溝に対応する領域の端部と電極の端部との間に、フォトリソグラフィ工程におけるマスク合わせの際のマージン程度のズレ(隙間)があってもよい。さらに、溝に対応する領域は、垂直な側面を有する形状であってもよいし、その底面側の幅が広く上面に近づくにつれて幅が小さくなる順メサ形状(つまり、厚さが異なる領域及び同一の領域に連続する側面と、その同一の領域の表面とが鋭角をなす形状あるいは、深さ方向に幅広となる形状)、逆に底面に近づくにつれて幅が小さくなる逆メサ形状、これらが組み合わされた形状でもよい。さらに、その形成方法に起因して、金属膜の下方において掘れ込んだ、いわゆるオーバーハング形状であってもよい。これらの形状が組み合わせられた形状でもよい。   Further, the region corresponding to the groove is not necessarily provided so that the end portion of the electrode and the end portion thereof coincide with each other. For example, the end portion of the region corresponding to the groove and the end portion of the electrode There may be a gap (gap) about the margin in the mask alignment in the photolithography process. Further, the region corresponding to the groove may have a shape having a vertical side surface, or a forward mesa shape whose width on the bottom surface side is wide and decreases as it approaches the top surface (that is, regions having different thicknesses and the same The side surface that continues to the region of the same and the surface of the same region form an acute angle or a shape that becomes wider in the depth direction), conversely, the reverse mesa shape that decreases in width as it approaches the bottom surface, and these are combined The shape may be different. Furthermore, due to the formation method, a so-called overhang shape dug below the metal film may be used. A shape in which these shapes are combined may be used.

このように半導体層の厚さに増減を加える方法は、特に限定されるものではなく、公知の方法を利用することができる。例えば、リフトオフ法等の公知の方法により窒化物半導体層上に所望形状の金属膜を形成した後、その金属膜よりも大きな窓を有するレジストパターンを、窒化物半導体層上に形成し、このレジストパターンと金属膜とをマスクとして用いてドライエッチング又はウェットエッチングによってエッチングする方法が挙げられる。また、金属膜を形成する前に、溝の形状に対応する窓を有するレジストパターンを形成し、このレジストパターンをマスクとして、エッチングしてもよい。   Thus, the method of adding or decreasing the thickness of the semiconductor layer is not particularly limited, and a known method can be used. For example, after a metal film having a desired shape is formed on a nitride semiconductor layer by a known method such as a lift-off method, a resist pattern having a window larger than the metal film is formed on the nitride semiconductor layer. A method of etching by dry etching or wet etching using a pattern and a metal film as a mask can be mentioned. Further, before forming the metal film, a resist pattern having a window corresponding to the shape of the groove may be formed, and etching may be performed using this resist pattern as a mask.

溝に対応する領域は、その底面及び側面の一部又は全部が露出した状態でもよいが、例えば、第2金属膜及び/又は後述する絶縁膜により、その一部又は全部が埋め込まれていることが好ましい。特に、第2金属膜により完全に埋め込まれている場合には、発光層から発生する光が、第2金属膜に反射して、光の取り出し効率を向上させることができるため、好ましい。   The region corresponding to the groove may be in a state in which a part or the whole of the bottom surface and the side surface is exposed. For example, a part or the whole of the region corresponding to the groove is filled with a second metal film and / or an insulating film described later. Is preferred. In particular, it is preferable that the second metal film is completely embedded, because light generated from the light emitting layer is reflected by the second metal film and the light extraction efficiency can be improved.

また、本発明の半導体発光素子においては、電極の少なくとも一部を被覆する絶縁膜が形成されていることが好ましい。絶縁膜は、酸化物膜(Al23等)、窒化物膜等を用いることが好ましく、窒化物膜であることがより好ましい。窒化物膜として、代表的には、SiN、TiN、SiOxy等の単層膜又は積層膜が挙げられる。なかでも、SiNの単層膜等が好ましい。このように、電極を被覆する絶縁膜に、SiO2のような比較的水分の多い膜を用いず、Nを含有する膜を用いることにより、窒素原子が水分又は湿気を捉え、銀及び銀合金からなる電極への水分又は湿気を有効に防止すると考えられ、銀のマイグレーションを防止することができる。
なお、絶縁膜は、電極を完全に被覆している必要はなく、電極が他の端子との接続のために必要な領域を除いて被覆されていることが好ましい。絶縁膜の膜厚は、例えば、400〜1000nm程度が適当である。
In the semiconductor light emitting device of the present invention, an insulating film that covers at least a part of the electrode is preferably formed. As the insulating film, an oxide film (Al 2 O 3 or the like), a nitride film, or the like is preferably used, and a nitride film is more preferable. A typical example of the nitride film is a single-layer film or a laminated film such as SiN, TiN, or SiO x N y . Among these, a single layer film of SiN or the like is preferable. In this way, by using a film containing N instead of a film with relatively high water content such as SiO 2 as the insulating film covering the electrode, nitrogen atoms capture water or moisture, and silver and silver alloys It is considered that moisture or moisture to the electrode made of is effectively prevented, and migration of silver can be prevented.
The insulating film does not need to completely cover the electrode, and the electrode is preferably covered except for a region necessary for connection with another terminal. The film thickness of the insulating film is suitably about 400 to 1000 nm, for example.

本発明の半導体発光素子は、平面視において、通常、四角形又は略これに近い形状であり、第1半導体層は、1つの半導体発光素子の一部の領域において、第2半導体層及び発光層、任意に第1半導体層の深さ方向の一部が除去されて、その表面が露出する露出領域を有している。そして、この露出した第1半導体層の表面には、第1電極が形成されている。
本発明の半導体発光素子は、少なくとも、上述した露出領域であって第1電極が形成されていない領域(半導体発光素子の外縁部も含む)に、複数の凹凸が形成されていることが好ましい。つまり、後述するように、発光層が存在しているとしても、正孔及び電子が供給されないために、発光層として機能せず、それ自体発光しない領域に、複数の凹凸が形成されていることが好ましい。
The semiconductor light emitting device of the present invention is generally quadrangular or substantially similar in shape in plan view, and the first semiconductor layer includes a second semiconductor layer and a light emitting layer in a partial region of one semiconductor light emitting device, A part of the first semiconductor layer in the depth direction is optionally removed to have an exposed region where the surface is exposed. A first electrode is formed on the exposed surface of the first semiconductor layer.
In the semiconductor light emitting device of the present invention, it is preferable that a plurality of irregularities be formed at least in the above-described exposed region where the first electrode is not formed (including the outer edge portion of the semiconductor light emitting device). In other words, as will be described later, even if a light emitting layer is present, holes and electrons are not supplied, so that it does not function as a light emitting layer and a plurality of irregularities are formed in a region that does not emit light itself. Is preferred.

このように、凹凸が形成されていることにより、(1)第1半導体層内を導波する光が、凸部内部に取り込まれ、凸部の頂部又はその途中部分から取り出され、(2)第1半導体層内を導波する光が、凸部の根本にて乱反射し、取り出され、(3)発光層端面から側方に出射した光が、複数の凸部により反射散乱され、取り出されると考えられ、つまり、横方向(半導体発光素子の側面方向)に出射する光を凹凸によって第2半導体層側に選択的に出射させることができ、これにより、光取り出し効率を、例えば、10〜20%程度向上させることができるとともに、光指向性の制御を行うことができる。特に、発光層をそれよりも屈折率の低い層で挟んだ構造(所謂、ダブルヘテロ構造)の半導体発光素子においては、これら屈折率の低い層間で光が閉じ込められてしまうために、側面方向への光が主となってしまうが、このような構造の発光素子に対して、特に効果的である。さらに、凹凸を複数設けることにより、第2半導体層側の全領域に渡って均一な光取り出しが可能となる。   Thus, by forming the unevenness, (1) the light guided in the first semiconductor layer is taken into the convex portion, and is extracted from the top of the convex portion or the middle portion thereof. (2) The light guided in the first semiconductor layer is irregularly reflected and extracted at the root of the convex portion, and (3) the light emitted laterally from the end surface of the light emitting layer is reflected and scattered by the plurality of convex portions and extracted. In other words, the light emitted in the lateral direction (side surface direction of the semiconductor light emitting element) can be selectively emitted to the second semiconductor layer side by the unevenness, whereby the light extraction efficiency is, for example, 10 to 10%. It can be improved by about 20%, and the light directivity can be controlled. In particular, in a semiconductor light emitting device having a structure in which a light emitting layer is sandwiched between layers having a lower refractive index (so-called double heterostructure), light is confined between the layers having a lower refractive index, so that the lateral direction is increased. This is particularly effective for a light emitting device having such a structure. Furthermore, by providing a plurality of projections and depressions, uniform light extraction can be performed over the entire region on the second semiconductor layer side.

凹凸は、露出した第1半導体層上に、半導体層を成長させるなどして、凸部を形成するための特別な工程を行ってもよいが、第1半導体層を露出させる際又は各チップに分割するために所定の領域を薄膜化する際などに、同時に形成することが好ましい。これにより、製造工程の増加を抑えることができる。このように、凹凸は、半導体発光素子の半導体積層構造と同じ積層構造、つまり、異なる材料の複数層から構成されているために、各層の屈折率の差異により、凸部に取り込まれた光が、各層の界面で反射し易くなり、結果として、第2半導体層側への光取り出し向上に寄与しているものと考えられる。   Concavities and convexities may be formed on the exposed first semiconductor layer by, for example, growing a semiconductor layer to perform a special process for forming a convex portion. However, when the first semiconductor layer is exposed or on each chip It is preferable that the predetermined regions are formed at the same time, for example, when a predetermined region is thinned for division. Thereby, the increase in a manufacturing process can be suppressed. As described above, the unevenness is composed of the same stacked structure as the semiconductor stacked structure of the semiconductor light-emitting element, that is, a plurality of layers made of different materials. Therefore, the light taken into the convex portion is caused by the difference in the refractive index of each layer. It is considered that the light is easily reflected at the interface between the layers, and as a result, the light extraction toward the second semiconductor layer is improved.

凹凸における凸部は、半導体発光素子断面において、少なくとも発光層とそれに隣接する第1半導体層との界面より高ければよいが、発光層よりも第2半導体層側にその頂部が位置することが好ましく、さらに、第2半導体層と実質的に同じ高さであることがより好ましい。つまり、凸部の頂部が発光層よりも高くなるように形成されていることが好ましい。凸部を、第2半導体層を含むように構成することにより、それらの頂部が略同じ高さとなるので、後述する第2電極などに遮られることなく、凸部の頂部から第2半導体層側に効果的に光を取り出すことができる。凸部を第2半導体層、好ましくは第2電極よりも高くなるように構成することにより、より効果的に光を取り出すことができる。また、凸部間の凹部は、少なくとも発光層とそれに隣接する第2半導体層との界面より低ければよく、発光層よりも低くなるように形成されていることが好ましい。   The convex portion in the unevenness may be higher than at least the interface between the light emitting layer and the first semiconductor layer adjacent thereto in the cross section of the semiconductor light emitting device, but the top portion is preferably located on the second semiconductor layer side of the light emitting layer. Furthermore, it is more preferable that the height is substantially the same as that of the second semiconductor layer. That is, it is preferable that the top of the convex portion is formed so as to be higher than the light emitting layer. By configuring the protrusions so as to include the second semiconductor layer, the tops thereof are substantially the same height, so that the second semiconductor layer side from the top of the protrusions is not obstructed by the second electrode or the like described later. Can effectively extract light. By configuring the convex portion to be higher than the second semiconductor layer, preferably the second electrode, light can be extracted more effectively. In addition, the concave portion between the convex portions may be at least lower than the interface between the light emitting layer and the second semiconductor layer adjacent thereto, and is preferably formed to be lower than the light emitting layer.

凹凸の密度は特に限定されるものではなく、1つの半導体発光素子において、少なくとも100個以上、好ましくは200個以上、さらに好ましくは300個以上、より好ましくは500個以上とすることができる。これにより、上記効果をより向上させることができる。なお、電極形成面側から見て、凹凸が形成される領域が占める面積の割合は、20パーセント以上、好ましくは30パーセント以上、さらに好ましくは40パーセント以上とすることができる。上限は特に限定されないが、80パーセント以下とすることが好ましい。また、1つの凸部の面積は、凸部の根本で、3〜300μm2、好ましくは6〜80μm2、さらに好ましくは12〜50μm2とすることができる。 The density of the unevenness is not particularly limited, and in one semiconductor light emitting device, it can be at least 100, preferably 200, more preferably 300, more preferably 500. Thereby, the said effect can be improved more. Note that the ratio of the area occupied by the region where unevenness is formed as viewed from the electrode forming surface side can be 20% or more, preferably 30% or more, and more preferably 40% or more. The upper limit is not particularly limited, but is preferably 80% or less. The area of one of the projections, at the root of the protrusion, 3~300Myuemu 2, preferably 6~80Myuemu 2, more preferably be a 12~50μm 2.

凸部は、その縦断面形状が、四角形、台形、半円等どのような形状であってもよいが、台形、つまり、凸部自体が徐々に細くなる円錐台形状であることが好ましい。この場合の凸部の傾斜角は、例えば、30°〜80°が挙げられ、40°〜70°が好ましい。つまり、凸部が先端に向かって徐々に細くなるように傾斜させることにより、発光層からの光を凸部表面にて全反射させて、あるいは、第1半導体層を導波した光を散乱させ、結果として第2半導体層側への光取り出しを効果的に行うことができる。加えて、光の指向性制御がより容易になるとともに、全体としてより均一な光取り出しが可能となる。   The convex portion may have any shape such as a quadrangular shape, a trapezoidal shape, or a semicircular shape, but is preferably a trapezoidal shape, that is, a frustoconical shape in which the convex portion itself gradually narrows. In this case, the inclination angle of the convex portion is, for example, 30 ° to 80 °, and preferably 40 ° to 70 °. That is, by inclining the convex portion so that it gradually becomes thinner toward the tip, the light from the light emitting layer is totally reflected on the surface of the convex portion, or the light guided through the first semiconductor layer is scattered. As a result, light extraction toward the second semiconductor layer can be effectively performed. In addition, the directivity control of light becomes easier and more uniform light extraction is possible as a whole.

なお、凸部は、円錐台形状である場合、台形の上辺(第2半導体層側)において、さらに凹部が形成されていてもよい。これにより、第1半導体層内を導波してきた光が凸部内部に侵入した際に、凸部の頂部に形成された凹部により、第2半導体層側に光が出射されやすくなる。
さらに、凸部は、半導体積層構造の出射端面とほぼ垂直をなす方向において、2以上、好ましくは3以上、少なくとも部分的に重複して配置されていることが好ましい。これにより、発光層からの光が、高確率で凸部に作用させることとなるので、上記効果をより容易に得ることができる。
In addition, when a convex part is truncated cone shape, the recessed part may be further formed in the upper side (2nd semiconductor layer side) of trapezoid. Thereby, when the light guided in the first semiconductor layer enters the inside of the convex portion, the concave portion formed at the top of the convex portion facilitates light to be emitted toward the second semiconductor layer side.
Furthermore, it is preferable that the convex portions are arranged to be at least partially overlapped by 2 or more, preferably 3 or more, in a direction substantially perpendicular to the emission end face of the semiconductor multilayer structure. Thereby, the light from the light emitting layer is allowed to act on the convex portion with a high probability, so that the above effect can be obtained more easily.

本発明の半導体発光素子は、通常、フリップチップ実装(フェイスダウン実装)により、支持基板に実装され、半導体発光装置を構成する。
支持基板は、少なくとも発光素子の電極に対向する面に配線が施され、任意に保護素子等が形成されていてもよく、フリップチップ実装された発光素子を固定・支持する。支持基板は、発光素子と熱膨張係数がほぼ等しい材料、例えば、窒化物半導体発光素子に対して窒化アルミニウムが好ましい。これにより、支持基板と発光素子との間に発生する熱応力の影響を緩和することができる。また、静電保護素子等の機能を付加することができ、安価であるシリコンを用いてもよい。配線のパターンは、特に限定されるものではないが、例えば、正負一対の配線パターンが絶縁分離されて互いに一方を包囲するように形成されることが好ましい。
支持基板をリード電極に接続する際には、発光素子に対向する面からリード電極に対向する面にかけて導電部材により配線が施されていてもよい。
The semiconductor light-emitting device of the present invention is usually mounted on a support substrate by flip chip mounting (face-down mounting) to constitute a semiconductor light-emitting device.
The support substrate may be provided with wiring on at least a surface facing the electrode of the light emitting element, and a protective element or the like may be arbitrarily formed, and fixes and supports the light emitting element mounted in flip chip. The support substrate is preferably made of a material having substantially the same thermal expansion coefficient as that of the light emitting element, for example, aluminum nitride for the nitride semiconductor light emitting element. Thereby, the influence of the thermal stress which generate | occur | produces between a support substrate and a light emitting element can be relieve | moderated. Further, silicon that can be added with a function such as an electrostatic protection element and is inexpensive may be used. The wiring pattern is not particularly limited. For example, it is preferable that a pair of positive and negative wiring patterns be insulated and separated so as to surround one another.
When the support substrate is connected to the lead electrode, wiring may be provided by a conductive member from the surface facing the light emitting element to the surface facing the lead electrode.

保護素子の機能を備える支持基板としては、例えば、Siダイオード素子のn型シリコン基板を利用することができる。このn型シリコン基板内に選択的に不純物イオンの注入を行うことにより1以上のp型半導体領域を形成し、逆方向ブレークダウン電圧を所定の電圧に設定する。そして、このシリコン基板のp型半導体領域及びn型半導体領域(n型シリコン基板自体)の上に、p電極及びn電極を形成する。これらのp電極及びn電極の一部は、それぞれボンディングパッドとすることができる。あるいは、n型シリコン基板の下面にAu等からなるn電極を形成し、ボンディングパッドとしてもよい。なお、半導体領域には、p電極及び/又はn電極として、銀白色の金属材料(例えば、Al、Ag)からなる反射膜の機能を備える電極が形成されていてもよい。   As the support substrate having the function of the protection element, for example, an n-type silicon substrate of an Si diode element can be used. By selectively implanting impurity ions into the n-type silicon substrate, one or more p-type semiconductor regions are formed, and the reverse breakdown voltage is set to a predetermined voltage. Then, a p electrode and an n electrode are formed on the p type semiconductor region and the n type semiconductor region (n type silicon substrate itself) of the silicon substrate. Some of these p-electrode and n-electrode can be used as bonding pads. Alternatively, an n electrode made of Au or the like may be formed on the lower surface of the n-type silicon substrate to form a bonding pad. In the semiconductor region, an electrode having a function of a reflective film made of a silver-white metal material (for example, Al or Ag) may be formed as a p electrode and / or an n electrode.

半導体発光素子を支持基板に実装する場合には、例えば、支持基板にAu等からなるバンプを載置するか、上述した保護素子におけるp電極及び/又はn電極をバンプとして用いて、半導体発光素子のp電極及びn電極を、支持基板に形成されたバンプ又は電極に対向させ、電気的および機械的に接続する。接続は、例えば、Au、共晶材(Au−Sn、Ag−Sn)、ハンダ(Pb−Sn)、鉛フリーハンダ等の接合部材によって、超音波接合及び/又は熱処理によって行うことができる。配線とリード電極とを直接接続する構成とするときは、例えば、Auペースト、Agペースト等の接合部材によって行うことができる。Auをバンプとして用いる場合には、超音波と熱とをかけて接続を得るため、発光素子における半導体層にダメージを与える恐れがあるため、半導体発光素子の第2金属膜として、最上層に、Au(上)/Pt(下)膜を形成することが好ましい。また、共晶材をバンプとして用いる場合には、熱をかけるのみであるため、第2金属膜としてAu膜を形成するのみでもよいし、第1金属膜はAgの単層膜としてもよい。バンプを用いる場合には、バンプの面積が大きく、数が多いことが好ましい。これにより、発光素子からの放熱性を向上させることができるとともに、発光素子の支持基板への接合強度を高めることができる。   When mounting a semiconductor light emitting element on a support substrate, for example, a bump made of Au or the like is placed on the support substrate, or the p electrode and / or the n electrode in the protection element described above is used as a bump, thereby providing the semiconductor light emitting element. The p-electrode and n-electrode are opposed to the bumps or electrodes formed on the support substrate, and are electrically and mechanically connected. The connection can be performed by ultrasonic bonding and / or heat treatment with a bonding member such as Au, eutectic material (Au—Sn, Ag—Sn), solder (Pb—Sn), lead-free solder, or the like. When the wiring and the lead electrode are configured to be directly connected, for example, a bonding member such as Au paste or Ag paste can be used. In the case of using Au as a bump, since connection is obtained by applying ultrasonic waves and heat, there is a risk of damaging the semiconductor layer in the light emitting element. Therefore, as the second metal film of the semiconductor light emitting element, An Au (upper) / Pt (lower) film is preferably formed. Further, when the eutectic material is used as a bump, since only heat is applied, an Au film may be formed as the second metal film, or the first metal film may be a single layer film of Ag. When bumps are used, it is preferable that the area of the bumps is large and the number is large. Accordingly, heat dissipation from the light emitting element can be improved, and the bonding strength of the light emitting element to the support substrate can be increased.

なお、保護素子(例えば、ダイオード)が支持基板に形成されている場合には、半導体発光素子と保護素子とは、2つのダイオードの直列接続による双方向ダイオードと、半導体発光素子との並列接続とすることが好ましい。これにより、半導体発光素子は、順方向・逆方向の過電圧から保護され、信頼性の高い半導体装置とすることができる。   In the case where a protective element (for example, a diode) is formed on the support substrate, the semiconductor light emitting element and the protective element include a bidirectional diode formed by connecting two diodes in series and a parallel connection of the semiconductor light emitting element. It is preferable to do. As a result, the semiconductor light emitting element can be protected from overvoltage in the forward direction and the reverse direction, and can be a highly reliable semiconductor device.

本発明の発光素子は、発光素子から光の一部をそれとは異なる波長の光に変換する光変換部材を有していることが好ましい。光変換部材は、少なくとも、発光素子からの発光波長によって励起され蛍光光を発する蛍光物質によって、あるいは蛍光物質と結着材と、任意に無機部材(ガラス、フィラー等)等とを含んで構成される。これにより、発光素子の光を変換させ、発光素子からの光と変換光及び蛍光光とを混色させ、例えば、色度が色度図における黒体放射の軌跡上に位置する白色系の光、色温度Tcp=4600K付近において特殊演色評価数R9が40付近の光などの白色系、電球色など所望の光を発する発光装置を得ることができる。   The light-emitting element of the present invention preferably has a light conversion member that converts part of light from the light-emitting element into light having a different wavelength. The light conversion member is configured to include at least a fluorescent material that is excited by a light emission wavelength from the light emitting element and emits fluorescent light, or includes a fluorescent material and a binder, and optionally an inorganic member (glass, filler, etc.). The Thereby, the light of the light emitting element is converted, the light from the light emitting element is mixed with the converted light and the fluorescent light, for example, white light whose chromaticity is located on the locus of black body radiation in the chromaticity diagram, It is possible to obtain a light emitting device that emits desired light such as a white color or a light bulb color such as light having a special color rendering index R9 of around 40 at a color temperature of Tcp = 4600K.

光変換部材は、通常、光取出面し側に配置することが好ましい。例えば、光変換部材は、蛍光物質を、後述する発光素子を被覆する封止部材、発光素子がフリップチップ実装されたサブマウントを他の支持体に固着させるダイボンド材、発光素子と支持基板の周囲に設けられる樹脂層、サブマウントおよびパッケージのような支持基体などの各構成部材中および/または各構成部材の周辺に配置させることにより形成することができる。複数の発光素子を1つの支持基板に搭載する場合には、素子間の隙間に配置してもよい。特に、蛍光物質を封止部材と組み合わさる場合には、封止部材の発光観測面側表面を被覆するシート状としてもよいし、その表面および発光素子から離間させた位置に、蛍光体を含む層、シート、キャップあるいはフィルターとして封止部材の内部に設けてもよい。また、フリップチップ実装された発光素子を被覆する場合には、メタルマスク、スクリーン印刷、孔版印刷等により形成してもよい。これにより、均一な膜厚で容易に形成することができる。   In general, the light conversion member is preferably disposed on the light extraction surface side. For example, the light conversion member includes a fluorescent material, a sealing member that covers a light emitting element to be described later, a die bond material that fixes the submount on which the light emitting element is flip-chip mounted to another support, and the periphery of the light emitting element and the supporting substrate. It can be formed by arranging in and / or around each constituent member such as a support layer such as a resin layer, a submount and a package provided on the substrate. When a plurality of light emitting elements are mounted on one support substrate, they may be arranged in a gap between the elements. In particular, when a fluorescent material is combined with a sealing member, it may be in the form of a sheet that covers the light emission observation surface side surface of the sealing member, and includes a phosphor at a position spaced from the surface and the light emitting element. A layer, a sheet, a cap, or a filter may be provided inside the sealing member. Further, when the light emitting element mounted on the flip chip is covered, it may be formed by a metal mask, screen printing, stencil printing or the like. Thereby, it can form easily with a uniform film thickness.

光変換部材は、1種の蛍光物質等の単層、2種以上の蛍光物質等が均一に混合された単層、1種又は2種以上の蛍光物質等を含有する単層の2層以上の積層構造として形成することができる。なお、単層を2層以上積層させる場合には、各層に含有される蛍光物質等は、同程度の波長の光を同程度の波長の出射光に波長変換するものであってもよいし、同程度の波長の入射光を異なる波長の出射光に変換するものであってもよい。
色ムラを減少させるためには、各蛍光体の平均粒径及び形状は同程度であることが好ましい。蛍光体の粒径は、例えば、特開2004−207688号に記載の体積基準粒度分布曲線により測定することができる。
The light conversion member is a single layer of one kind of fluorescent substance, a single layer in which two or more kinds of fluorescent substances are uniformly mixed, and two or more layers of a single layer containing one kind or two or more kinds of fluorescent substances It can be formed as a laminated structure. In addition, when laminating two or more single layers, the fluorescent substance or the like contained in each layer may be one that converts the wavelength of light having the same wavelength into emitted light having the same wavelength, The incident light having the same wavelength may be converted into the outgoing light having a different wavelength.
In order to reduce color unevenness, it is preferable that the average particle diameter and the shape of each phosphor are comparable. The particle size of the phosphor can be measured by, for example, a volume reference particle size distribution curve described in JP-A No. 2004-207688.

発光装置の発光色は、蛍光体と結着材と任意に無機部材との比率、蛍光体の比重、蛍光体量および形状、発光素子の発光波長等を適宜選択することにより、混色光の色温度を変化させ、電球色領域の光など任意の白色系の色調とすることができる。発光装置の外部には、発光素子からの光と蛍光体からの光がモールド部材を効率よく透過することが好ましい。   The light emission color of the light emitting device is selected by appropriately selecting the ratio of the phosphor, the binder, and optionally the inorganic member, the specific gravity of the phosphor, the amount and shape of the phosphor, the emission wavelength of the light emitting element, and the like. The temperature can be changed to obtain an arbitrary white color tone such as light in a light bulb color region. It is preferable that the light from the light emitting element and the light from the phosphor efficiently pass through the mold member outside the light emitting device.

蛍光物質としては、例えば、
(i)希土類アルミン酸塩、
(ii)窒化物又は酸窒化物、
(iii)アルカリ土類ケイ酸塩、アルカリ土類窒化ケイ素、
(iv)アルカリ土類金属ハロゲンアパタイト、
(v)アルカリ土類金属ホウ酸ハロゲン、
(vi)アルカリ土類金属アルミン酸塩、
(vii)硫化物、
(viii)アルカリ土類チオガレート、
(ix)ゲルマン酸塩、
(x)希土類ケイ酸塩、
(xi)Eu等のランタノイド系元素で主に賦活された有機及び有機錯体等の種々の蛍光物質が挙げられる。これらの蛍光物質は公知のもののいずれをも用いることができる。
Examples of fluorescent materials include:
(i) rare earth aluminate,
(ii) nitrides or oxynitrides,
(iii) alkaline earth silicate, alkaline earth silicon nitride,
(iv) alkaline earth metal halogen apatite,
(v) alkaline earth metal halogen borate,
(vi) alkaline earth metal aluminate,
(vii) sulfides,
(viii) alkaline earth thiogallate,
(ix) germanate,
(x) rare earth silicates,
(xi) Various fluorescent materials such as organic and organic complexes mainly activated with a lanthanoid element such as Eu. Any of these fluorescent substances can be used.

特に、(i)希土類アルミン酸塩としては、Ce等の希土類元素、特にランタノイド系元素で主に賦活されたものが好ましく、代表的には、アルミニウム・ガーネット系(特に、セリウムで付活されたイットリウム・アルミニウム・ガーネット系蛍光体(YAG)、ルテチウム・アルミニウム・ガーネット系蛍光体(LAG)が挙げられる。   In particular, (i) as the rare earth aluminate, those mainly activated by rare earth elements such as Ce, particularly lanthanoid elements, are preferable, and typically aluminum garnet series (particularly activated by cerium). Examples thereof include yttrium / aluminum / garnet phosphors (YAG) and lutetium / aluminum / garnet phosphors (LAG).

YAG蛍光物質としては、例えば、特開2004−207688号に記載のものが好ましい。具体的には、高輝度かつ長時間の使用を考慮すると、(Re1-xSmx3(Al1-yGay512:Ce(0≦x<1、0≦y≦1、但し、Reは、Y、Gd、Laからなる群より選択される少なくとも1種の元素)等が好ましい。つまり、この蛍光物質は、励起スペクトルのピークを470nm付近等にすることができ、530nm付近にあり720nmまで裾を引くブロードな発光スペクトルをもたせることができる。特にこの蛍光物質は、Al、Ga、Y、La及びGd、Smの含有量が異なるものを組み合わせて用いることによりRGBの波長成分を増やすことができる。YAG系蛍光体を使用すると、放射照度として(Ee)=0.1W・cm-2以上1000W・cm-2以下の発光素子とともに用いられた場合にも高効率に十分な耐光性を有する発光装置を得ることができる。 As the YAG fluorescent material, for example, those described in JP-A No. 2004-207688 are preferable. Specifically, considering the high brightness and the long-term use, (Re 1-x Sm x ) 3 (Al 1-y Ga y) 5 O 12: Ce (0 ≦ x <1,0 ≦ y ≦ 1 However, Re is preferably at least one element selected from the group consisting of Y, Gd, and La). That is, this fluorescent substance can have an excitation spectrum peak near 470 nm or the like, and can have a broad emission spectrum near 530 nm and extending to 720 nm. In particular, this fluorescent material can increase RGB wavelength components by using a combination of materials having different contents of Al, Ga, Y, La and Gd, Sm. When a YAG phosphor is used, a light emitting device having sufficient light resistance with high efficiency even when used with a light emitting element having an irradiance of (Ee) = 0.1 W · cm −2 or more and 1000 W · cm −2 or less Can be obtained.

LAG蛍光物質は、一般式(Lu1-a-bab3(Al1-cGac512(但し、RはCeを必須とし、Ce、La、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lrの少なくとも1種の希土類元素である。MはSc、Y、La、Gdから選択される少なくとも1種の元素であり、0.0001≦a≦0.5、0≦b≦0.5、0.0001≦a+b<1、0≦c≦0.8である。)で表される蛍光物質でえあり、例えば、(Lu0.99Ce0.013Al512、(Lu0.90Ce0.103Al512、(Lu0.99Ce0.013(Al0.5Ga0.5512等が挙げられる。 LAG phosphor is represented by the general formula (Lu 1-ab R a M b) 3 (Al 1-c Ga c) 5 O 12 ( where, R represents an essential Ce, Ce, La, Pr, Nd, Sm, Eu , Gd, Tb, Dy, Ho, Er, Tm, Yb, Lr, and M is at least one element selected from Sc, Y, La, Gd, 0.0001 ≦ a ≦ 0.5, 0 ≦ b ≦ 0.5, 0.0001 ≦ a + b <1, 0 ≦ c ≦ 0.8.), For example, (Lu 0.99 Ce 0.01) 3 Al 5 O 12, (Lu 0.90 Ce 0.10) 3 Al 5 O 12, include (Lu 0.99 Ce 0.01) 3 ( Al 0.5 Ga 0.5) 5 O 12 and the like.

ルテチウム・アルミニウム・ガーネット系蛍光体は300nm〜550nmの波長域の紫外線又は可視光により効率よく励起され発光することから、光変換部材に含有される蛍光体として有効に利用することができる。また、温度特性に優れるため、劣化、色ずれの少ない発光装置を得ることができる。   Since the lutetium / aluminum / garnet phosphor is efficiently excited and emitted by ultraviolet rays or visible light in the wavelength region of 300 nm to 550 nm, it can be effectively used as a phosphor contained in the light conversion member. In addition, since the temperature characteristics are excellent, a light-emitting device with little deterioration and color shift can be obtained.

また、(ii)窒化物又は酸窒化物は、Nを含み、かつBe、Mg、Ca、Sr、Ba、及びZnから選択された少なくとも一つの元素と、C、Si、Ge、Sn、Ti、Zr、及びHfから選択された少なくとも一つの元素とを含む蛍光物質であることが好ましい。また、希土類元素から選択された少なくとも一つの元素で賦活されたものが好ましい。例えば、
xy((2/3)x+(4/3)y):R
xyz((2/3)x+(4/3)y-(2/3)z):R
xytz((2/3)x+(4/3)y+t-(2/3)z):R
(Lは、Be、Mg、Ca、Sr、Ba、Znからなる群から選ばれる少なくとも1種の第II族元素である。Jは、C、Si、Ge、Sn、Ti、Zr、Hfからなる群から選ばれる少なくとも1種の第IV族元素である。Qは、B、Al、Ga、Inからなる群から選ばれる少なくとも1種の第III族元素である。Rは、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Lu、Sc、Yb、Tmからなる群から選ばれる少なくとも1種の希土類元素であり、L、J及びRは、上記と同義である。x、y、zは、0.5≦x≦3、1.1.5<y≦8、0<t<0.5、0<z≦3である。)
が挙げられる。
(Ii) The nitride or oxynitride contains N and at least one element selected from Be, Mg, Ca, Sr, Ba, and Zn, and C, Si, Ge, Sn, Ti, A fluorescent material containing at least one element selected from Zr and Hf is preferable. Moreover, what was activated with the at least 1 element selected from the rare earth elements is preferable. For example,
L x J y N ((2/3) x + (4/3) y) : R
L x J y O z N ((2/3) x + (4/3) y- (2/3) z) : R
L x J y Q t O z N ((2/3) x + (4/3) y + t- (2/3) z): R
(L is at least one group II element selected from the group consisting of Be, Mg, Ca, Sr, Ba, and Zn. J consists of C, Si, Ge, Sn, Ti, Zr, and Hf. At least one Group IV element selected from the group, Q is at least one Group III element selected from the group consisting of B, Al, Ga, and In, and R is Y, La, Ce Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Lu, Sc, Yb, Tm is at least one rare earth element, and L, J, and R are (X, y, and z are 0.5 ≦ x ≦ 3, 1.1.5 <y ≦ 8, 0 <t <0.5, and 0 <z ≦ 3.)
Is mentioned.

さらに、(iii)アルカリ土類ケイ酸塩及びアルカリ土類窒化ケイ素は、例えば、ユウロピウムで賦活されたものが好ましい。例えば、
(2−x−y)SrO・x(Ba,Ca)O・(1−a−b−c−d)SiO2・aP25bAl23cB23dGeO2:yEu2+
(式中、0<x<1.6、0.005<y<0.5、0<a、b、c、d<0.5である。)
(2−x−y)BaO・x(Sr,Ca)O・(1−a−b−c−d)SiO2・aP25bAl23cB23dGeO2:yEu2+
(式中、0.01<x<1.6、0.005<y<0.5、0<a、b、c、d<0.5である。)
等が挙げられる。
Furthermore, (iii) the alkaline earth silicate and the alkaline earth silicon nitride are preferably activated with europium, for example. For example,
(2-x-y) SrO · x (Ba, Ca) O · (1-a-b-c-d) SiO 2 · aP 2 O 5 bAl 2 O 3 cB 2 O 3 dGeO 2: yEu 2+
(Where 0 <x <1.6, 0.005 <y <0.5, 0 <a, b, c, d <0.5).
(2-x-y) BaO · x (Sr, Ca) O · (1-a-b-c-d) SiO 2 · aP 2 O 5 bAl 2 O 3 cB 2 O 3 dGeO 2: yEu 2+
(In the formula, 0.01 <x <1.6, 0.005 <y <0.5, 0 <a, b, c, d <0.5.)
Etc.

アルカリ土類金属ハロゲンアパタイト蛍光物質としては、好ましくは、Eu等のランタノイド系及び/又はMn等の遷移金属系の元素により主に賦活されたものであり、例えば、M5(PO43X:RE (Mは、Sr、Ca、Ba、Mg、Znから選ばれる少なくとも1種以上;Xは、F、Cl、Br、Iから選ばれる少なくとも1種以上;REは、Eu及び/又はMnである。)等が挙げられる。例えば、カルシウムクロルアパタイト(CCA)、バリウムクロルアパタイト(BCA)、あるいはCa10(PO46FCl:Sb,Mn等が例示される。 The alkaline earth metal halogen apatite fluorescent material is preferably mainly activated by a lanthanoid-based element such as Eu and / or a transition metal-based element such as Mn. For example, M 5 (PO 4 ) 3 X : R E (M is at least one selected from Sr, Ca, Ba, Mg, Zn; X is at least one selected from F, Cl, Br, I; R E is Eu and / or Mn.) And the like. For example, calcium chlorapatite (CCA), barium chloroapatite (BCA), Ca 10 (PO 4 ) 6 FCl: Sb, Mn, etc. are exemplified.

アルカリ土類金属ホウ酸ハロゲン蛍光物質としては、M259X:RE(M、X及びREは、上記と同義である)等が挙げられる。例えば、カルシウムクロルボレート(CCB)等が例示される。
アルカリ土類金属アルミン酸塩蛍光物質としては、ユウロピウムおよび/またはマンガンで賦活されたが好ましく、例えば、ユーロピウム賦活ストロンチウムアルミネート(SAE)、バリウムマグネシウムアルミネート(BAM)、あるいは、SrAl24:RE、Sr4Al1425:RE、CaAl24:RE、BaMg2Al1627:RE、BaMgAl1017:RE、CaAl24:Eu、BaMgAl1017:Eu,Mn(REは、Eu及び/又はMnである。)等が挙げられる。
Examples of the alkaline earth metal borate fluorescent substance include M 2 B 5 O 9 X: R E (M, X and R E are as defined above). For example, calcium chlorborate (CCB) is exemplified.
The alkaline earth metal aluminate fluorescent material is preferably activated with europium and / or manganese. For example, europium activated strontium aluminate (SAE), barium magnesium aluminate (BAM), or SrAl 2 O 4 : R E, Sr 4 Al 14 O 25: R E, CaAl 2 O 4: R E, BaMg 2 Al 16 O 27: R E, BaMgAl 10 O 17: R E, CaAl 2 O 4: Eu, BaMgAl 10 O 17 : Eu, Mn (R E is Eu and / or Mn) and the like.

アルカリ土類ケイ酸塩、アルカリ土類窒化ケイ素としては、
Me(3−x−y)MgSi23:xEu,yMn
(式中、0.005<x<0.5、0.005<y<0.5、Meは、Baおよび/またはSrおよび/またはCaを示す。)
が挙げられ、具体的には、M2Si58:Eu、MSi710:Eu、M1.8Si50.28:Eu、M0.9Si70.110:Eu
(Mは、Sr、Ca、Ba、Mg、Znから選ばれる少なくとも1種以上である。)等が挙げられる。
As alkaline earth silicate and alkaline earth silicon nitride,
Me (3-xy) MgSi 2 O 3 : xEu, yMn
(In the formula, 0.005 <x <0.5, 0.005 <y <0.5, Me represents Ba and / or Sr and / or Ca.)
Specifically, M 2 Si 5 N 8 : Eu, MSi 7 N 10 : Eu, M 1.8 Si 5 O 0.2 N 8 : Eu, M 0.9 Si 7 O 0.1 N 10 : Eu
(M is at least one selected from Sr, Ca, Ba, Mg, Zn).

硫化物としては、CaS:Eu、SrS:Eu等のアルカリ土類硫化物の他、La22S:Eu、Y22S:Eu、Gd22S:Eu、ZnS:Eu、ZnS:Mn、ZnCdS:Cu、ZnCdS:Ag,Al、ZnCdS:Cu,Al、(Mg、Ca、Sr、Ba)Ga24:Eu等が挙げられる。
(vii)アルカリ土類チオガレートとしては、MGa24:Eu(Mは、上記と同義である。)等が挙げられる。
ゲルマン酸塩としては、3.5MgO・0.5MgF2・GeO2:Mn、Zn2GeO4:Mn等が挙げられる。
Examples of sulfides include alkaline earth sulfides such as CaS: Eu and SrS: Eu, La 2 O 2 S: Eu, Y 2 O 2 S: Eu, Gd 2 O 2 S: Eu, ZnS: Eu, ZnS: Mn, ZnCdS: Cu, ZnCdS: Ag, Al, ZnCdS: Cu, Al, (Mg, Ca, Sr, Ba) Ga 2 S 4 : Eu and the like.
(vii) Examples of the alkaline earth thiogallate include MGa 2 S 4 : Eu (M is as defined above).
Examples of the germanate include 3.5MgO · 0.5MgF 2 · GeO 2 : Mn, Zn 2 GeO 4 : Mn, and the like.

希土類ケイ酸塩としては、Y2SiO5:Ce、Y2SiO5:Tb等が挙げられる。
有機及び有機錯体としては、特に限定されず、いずれの公知のものを用いてもよい。例えば、Mg6As211:Mn等が挙げれる。好ましくはEu等のランタノイド系元素で主に賦活されたものであるが、任意に、Euに代えて又は加えて、上述した希土類元素ならびにCu、Ag、Au、Cr、Co、Ni、Ti及びMnからなる群から選択される少なくとも1種を用いてもよい。
Examples of the rare earth silicate include Y 2 SiO 5 : Ce, Y 2 SiO 5 : Tb, and the like.
It does not specifically limit as an organic and an organic complex, You may use any well-known thing. For example, Mg 6 As 2 O 11: Mn , etc. are exemplified. Preferably, it is mainly activated with a lanthanoid element such as Eu, but optionally, instead of or in addition to Eu, the above-mentioned rare earth elements and Cu, Ag, Au, Cr, Co, Ni, Ti and Mn You may use at least 1 sort (s) selected from the group which consists of.

蛍光体は、例えば、以下の表に示されるように単独で又は組み合わせて用いることにより、所望の色温度を有する発光色および高い色再現性を得ることができる。   For example, as shown in the following table, the phosphors can be used alone or in combination to obtain an emission color having a desired color temperature and high color reproducibility.

Figure 2006245230
Figure 2006245230

結着材としては、例えば、無機ガラス、イットリアゾル、アルミナゾル、シリカゾル等の無機物質;ポリオレフィン系樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、エポキシ樹脂、アクリル樹脂、アクリレート樹脂、メタクリル樹脂(PMMA等)、ポリイミド樹脂、フッ素樹脂、シリコーン樹脂(例えばジメチルシロキサン系、メチルポリシロキサン系等)、変性シリコーン樹脂、変性エポキシ樹脂等の1種又は2種以上等の樹脂;金属アルコキシド、金属ジケトナート、金属ジケトナート錯体、カルボン酸金属塩等の有機金属化合物を出発原料としてゾルゲル法により形成した透光性材料;液晶ポリマー等の有機物質が挙げられる。光変換部材を、蛍光物質等と結着材とで構成する場合には、蛍光物質等と結着材とは、0.1〜10:1程度の重量比の範囲で用いることが好ましい。   Examples of the binder include inorganic substances such as inorganic glass, yttria sol, alumina sol, and silica sol; polyolefin resin, polycarbonate resin, polystyrene resin, epoxy resin, acrylic resin, acrylate resin, methacrylic resin (PMMA, etc.), polyimide resin , Fluororesin, silicone resin (eg dimethylsiloxane, methylpolysiloxane, etc.), modified silicone resin, one or more resins such as modified epoxy resin; metal alkoxide, metal diketonate, metal diketonate complex, carboxylic acid Examples thereof include a translucent material formed by a sol-gel method using an organometallic compound such as a metal salt as a starting material; and an organic substance such as a liquid crystal polymer. When the light conversion member is composed of a fluorescent substance or the like and a binder, the fluorescent substance or the like and the binder are preferably used in a weight ratio range of about 0.1 to 10: 1.

無機部材としては、例えば、シリカ、石英、酸化チタン、酸化錫、酸化亜鉛、一酸化錫、酸化カルシウム、酸化マグネシウム、酸化ベリリウム、酸化アルミニウム、窒化ケイ素、窒化アルミニウム、SiC、炭酸カルシウム、炭酸カリウム、炭酸バリウム、水酸化アルミニウム、水酸化マグネシウム、ほう酸アルミニウム、チタン酸バリウム、リン酸カルシウム、珪酸カルシウム、クレー、硫酸バリウム、白土、無機バルーン、タルク、ゼオライト、ハロイサイト、金属片(銀粉等)等が挙げられる。無機部材は、例えば、光変換部材全体量の0.1〜80重量%で含有させることができる。   Examples of inorganic members include silica, quartz, titanium oxide, tin oxide, zinc oxide, tin monoxide, calcium oxide, magnesium oxide, beryllium oxide, aluminum oxide, silicon nitride, aluminum nitride, SiC, calcium carbonate, potassium carbonate, Examples thereof include barium carbonate, aluminum hydroxide, magnesium hydroxide, aluminum borate, barium titanate, calcium phosphate, calcium silicate, clay, barium sulfate, clay, inorganic balloon, talc, zeolite, halloysite, and metal pieces (silver powder, etc.). The inorganic member can be contained, for example, at 0.1 to 80% by weight of the total amount of the light conversion member.

光変換部材は、例えば、上述した蛍光物質等を、任意に無機部材とともに、結着材中に混合し、必要があれば適当な溶媒を用いて、ポッティング法、スプレー法、スクリーン印刷法、注型法、圧縮法、トランスファー法、射出法、押し出し法、積層法、カレンダー法、真空被覆法、粉末噴霧被覆法、静電堆積法等により所望の形状に形成することができる。また、蛍光物質等と、任意に無機部材及び適当な溶媒とともに混合し、任意に加熱しながら、加圧により成型する方法、電着等を利用してもよい。   The light conversion member may be, for example, the above-described fluorescent material or the like, optionally mixed with an inorganic member in a binder, and if necessary, using a suitable solvent, potting method, spray method, screen printing method, injection It can be formed into a desired shape by a mold method, a compression method, a transfer method, an injection method, an extrusion method, a lamination method, a calendar method, a vacuum coating method, a powder spray coating method, an electrostatic deposition method, or the like. Moreover, you may utilize the method, electrodeposition, etc. which mix with a fluorescent substance etc. with an inorganic member and a suitable solvent arbitrarily, and shape | mold by pressurizing, heating arbitrarily.

本発明の半導体発光素子は、封止部材により封止されていることが好ましい。これにより、半導体素子などを外部環境からの外力、塵芥や水分などから保護することができる。また、その形状を適宜調整することによって、発光素子から放出される光の指向特性、例えば、レンズ効果を付与し、制御することができる。封止部材の形状は、例えば、凸レンズ形状又はドーム型、凹レンズ形状など、発光観測面側から見て楕円状、立方体、三角柱など種々の形状とすることができる。封止部材としては、上述の結着材、無機部材と同様の材料を用いることができる。また、外来光や発光素子からの不要な波長をカットするフィルター効果を得るために各種着色剤、蛍光物質等を添加させてもよい。   The semiconductor light emitting device of the present invention is preferably sealed with a sealing member. Thereby, a semiconductor element etc. can be protected from the external force, dust, moisture, etc. from an external environment. Further, by appropriately adjusting the shape, it is possible to impart and control the directivity characteristics of light emitted from the light emitting element, for example, the lens effect. The shape of the sealing member may be various shapes such as an elliptical shape, a cube, and a triangular prism as seen from the light emission observation surface side, such as a convex lens shape, a dome shape, or a concave lens shape. As the sealing member, the same material as the above-described binder and inorganic member can be used. In addition, various colorants, fluorescent substances, and the like may be added in order to obtain a filter effect that cuts unnecessary wavelengths from extraneous light and light emitting elements.

なお、窒化物半導体層にオーミック接続された電極とは、第2導電型半導体層に接続された第2電極及び/又は第1導電型半導体層に接続された第1電極を指す。なかでも、半導体発光素子の全面又は全面に近い面積で形成されるp電極であることが好ましい。これにより、発光層で発生した光を、上述した銀を含む電極によってより効率よく反射することができ、反射光を有効に利用することができる。   In addition, the electrode ohmic-connected to the nitride semiconductor layer refers to the second electrode connected to the second conductivity type semiconductor layer and / or the first electrode connected to the first conductivity type semiconductor layer. Especially, it is preferable that it is a p electrode formed in the whole surface of a semiconductor light-emitting device or an area close | similar to the whole surface. Thereby, the light generated in the light emitting layer can be more efficiently reflected by the above-described electrode containing silver, and the reflected light can be used effectively.

ただし、窒化物半導体層にオーミック接続された電極は、必ずしもいずれか一方の電極のみならず、p電極及びn電極の双方において、上述した材料を適宜選択して、あるいは、全く同じ積層構造で形成してもよい。このように、双方の電極において、銀又は銀合金を第1金属膜として形成することにより、n電極が形成された領域下においても、つまり、半導体発光素子の略全面で、光を反射させることができ、光取り出し効率をより向上させることができる。また、n電極において、第1金属膜上に第2金属膜を形成することにより、熱処理を行った後においても、ショットキー接続となることを防止し、信頼性の高いn電極を得ることが可能となる。   However, the electrode that is ohmic-connected to the nitride semiconductor layer is not necessarily formed by any one of the electrodes, but may be formed by selecting the above-described materials as appropriate for both the p-electrode and the n-electrode, or by using the same stacked structure. May be. Thus, by forming silver or a silver alloy as the first metal film in both electrodes, light is reflected even under the region where the n-electrode is formed, that is, substantially over the entire surface of the semiconductor light emitting device. And the light extraction efficiency can be further improved. In addition, by forming the second metal film over the first metal film in the n-electrode, it is possible to prevent a Schottky connection even after heat treatment and obtain a highly reliable n-electrode. It becomes possible.

以下に、本発明の半導体発光素子を図面に基づいて詳細に説明する。
実施例1
この実施例の半導体発光素子を図1に示す。
この半導体発光素子1は、サファイア基板2の上に、Al0.1Ga0.9Nよりなるバッファ層(図示せず)、ノンドープGaN層(図示せず)が積層され、その上に、n型半導体層3として、SiドープGaNよりなるn側コンタクト層、GaN層(40Å)とInGaN層(20Å)とを交互に10回積層させた超格子のn型クラッド層が積層され、さらにその上に、GaN層(250Å)とInGaN層(30Å)とが交互に3〜6回積層された多重量子井戸構造の発光層4、p型半導体層5として、MgドープAl0.1Ga0.9N層(40Å)とMgドープInGaN層(20Å)とが交互に10回積層された超格子のp型クラッド層、MgドープGaNよりなるp側コンタクト層がこの順に積層されて構成される。
Hereinafter, a semiconductor light emitting device of the present invention will be described in detail with reference to the drawings.
Example 1
The semiconductor light emitting device of this example is shown in FIG.
In this semiconductor light emitting device 1, a buffer layer (not shown) made of Al 0.1 Ga 0.9 N and a non-doped GaN layer (not shown) are stacked on a sapphire substrate 2, and an n-type semiconductor layer 3 is formed thereon. A n-side contact layer made of Si-doped GaN, a superlattice n-type cladding layer in which a GaN layer (40Å) and an InGaN layer (20 積 層) are alternately stacked 10 times, and further, a GaN layer As the light-emitting layer 4 and the p-type semiconductor layer 5 having a multiple quantum well structure in which (250Å) and InGaN layers (30Å) are alternately stacked three to six times, an Mg-doped Al 0.1 Ga 0.9 N layer (40Å) and an Mg-doped layer A superlattice p-type cladding layer in which InGaN layers (20Å) are alternately stacked 10 times and a p-side contact layer made of Mg-doped GaN are stacked in this order.

n型半導体層3の一部の領域においては、その上に積層された発光層4及びp型半導体層5が除去され、さらにn型半導体層3自体の厚さ方向の一部が除去されて露出しており、その露出したn型半導体層3上にn側電極9として、n側オーミック電極(Al)及びパッド電極(Pt/Au)が形成されている。
p型半導体層5上には、膜厚1000ÅのAg膜からなる金属膜6が形成されており、この金属膜6の全外周に溝110が形成されている。この溝110は、その端部が金属膜6の端部と略一致しており、幅が5μm程度、深さが10Å程度である。
金属膜6の上には、金属膜6を完全に被覆するとともに、溝110内を完全に埋設するように、膜厚1000ÅのPt膜からなるパッド電極7が形成されている。また、電極が形成されていない半導体層の上面及び側面から、パッド電極7及びn側電極9の一部上にわたって、膜厚6000ÅのSiN膜からなる絶縁膜10が形成されている。
In a partial region of the n-type semiconductor layer 3, the light emitting layer 4 and the p-type semiconductor layer 5 stacked thereon are removed, and further, a part of the n-type semiconductor layer 3 itself in the thickness direction is removed. An n-side ohmic electrode (Al) and a pad electrode (Pt / Au) are formed as the n-side electrode 9 on the exposed n-type semiconductor layer 3.
A metal film 6 made of an Ag film having a thickness of 1000 mm is formed on the p-type semiconductor layer 5, and a groove 110 is formed on the entire outer periphery of the metal film 6. The end of the groove 110 substantially coincides with the end of the metal film 6, has a width of about 5 μm, and a depth of about 10 mm.
A pad electrode 7 made of a Pt film having a thickness of 1000 mm is formed on the metal film 6 so as to completely cover the metal film 6 and to completely fill the groove 110. Further, an insulating film 10 made of a SiN film having a thickness of 6000 mm is formed from the upper surface and side surface of the semiconductor layer on which the electrode is not formed to a part of the pad electrode 7 and the n-side electrode 9.

このような半導体発光素子は、以下の製造方法により形成することができる。
<半導体層の形成>
2インチφのサファイア基板2の上に、MOVPE反応装置を用い、Al0.1Ga0.9Nよりなるバッファ層を100Å、ノンドープGaN層を1.5μm、n型半導体層3として、SiドープGaNよりなるn側コンタクト層を2.165μm、GaN層(40Å)とInGaN層(20Å)とを交互に10回積層させた超格子のn型クラッド層を640Å、GaN層(250Å)とInGaN層(30Å)とを交互に3〜6回積層させた多重量子井戸構造の発光層4、p型半導体層5として、MgドープAl0.1Ga0.9N層(40Å)とMgドープInGaN層(20Å)とを交互に10回積層させた超格子のp型クラッド層を0.2μm、MgドープGaNよりなるp側コンタクト層を0.5μmの膜厚でこの順に成長させ、ウェハを作製した。
Such a semiconductor light emitting device can be formed by the following manufacturing method.
<Formation of semiconductor layer>
On a sapphire substrate 2 having a diameter of 2 inches, using a MOVPE reactor, a buffer layer made of Al 0.1 Ga 0.9 N is made 100 μm, a non-doped GaN layer is 1.5 μm, and an n-type semiconductor layer 3 is made of n doped Si-doped GaN. A side contact layer of 2.165 μm, a superlattice n-type cladding layer in which a GaN layer (40 cm) and an InGaN layer (20 cm) are alternately stacked 10 times, a 640 mm, a GaN layer (250 mm) and an InGaN layer (30 mm) As the light emitting layer 4 and the p-type semiconductor layer 5 having a multiple quantum well structure in which 3 to 6 layers are alternately stacked, an Mg-doped Al 0.1 Ga 0.9 N layer (40Å) and an Mg-doped InGaN layer (20Å) are alternately 10 A superlattice p-type cladding layer of 0.2 μm and a p-side contact layer made of Mg-doped GaN are grown in this order to a thickness of 0.5 μm to produce a wafer. It was.

<エッチング>
得られたウェハを反応容器内で、窒素雰囲気中、600℃にてアニールし、p型クラッド層及びp側コンタクト層をさらに低抵抗化した。
アニール後、ウェハを反応容器から取り出し、最上層のp側コンタクト層の表面に所定の形状のマスクを形成し、エッチング装置でマスクの上からエッチングし、n側コンタクト層の一部を露出させた。
<Etching>
The obtained wafer was annealed in a reaction vessel at 600 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type cladding layer and the p-side contact layer.
After annealing, the wafer was taken out from the reaction vessel, a mask having a predetermined shape was formed on the surface of the uppermost p-side contact layer, and etching was performed from above the mask with an etching apparatus to expose a part of the n-side contact layer. .

<電極の形成>
マスクを除去した後、スパッタ装置にウェハを設置し、Agターゲットをスパッタ装置内に設置した。スパッタ装置によって、スパッタガスとしてアルゴンガスを用い、ウェハのp側コンタクト層のほぼ全面に、Ag膜を1000Åの膜厚で形成した。
得られたAg膜を、レジストパターンを用いて所定の形状にパターニングした。続いて、Ag膜より大きな窓を有する所定形状のレジストパターンを形成し、Ag膜及びレジストパターンをマスクとして用いて、エッチングし、幅が5μm程度、深さが10Å程度の溝を形成する。
その後、レジストパターンを残したまま、p側コンタクト層の全面にPt膜を膜厚1000Åで形成し、リフトオフ法によりPt膜を、Ag膜の全面を覆うパッド電極7とした。
次いで、アニール装置にて、p側コンタクト層等の半導体層の素子特性に影響を与えず、AgとPtとが混ざらない温度以下の温度で熱処理を施した。また、露出したn側コンタクト層上に、Al/Pt/Auからなるn側電極9を7000Åの膜厚で形成した。
<Formation of electrode>
After removing the mask, the wafer was placed in the sputtering apparatus, and the Ag target was placed in the sputtering apparatus. Using a sputtering apparatus, an argon gas was used as a sputtering gas, and an Ag film having a thickness of 1000 mm was formed on almost the entire surface of the p-side contact layer of the wafer.
The obtained Ag film was patterned into a predetermined shape using a resist pattern. Subsequently, a resist pattern having a predetermined shape having a window larger than the Ag film is formed, and etching is performed using the Ag film and the resist pattern as a mask to form a groove having a width of about 5 μm and a depth of about 10 mm.
Thereafter, with the resist pattern left, a Pt film having a thickness of 1000 mm was formed on the entire surface of the p-side contact layer, and the Pt film was used as a pad electrode 7 covering the entire surface of the Ag film by a lift-off method.
Next, heat treatment was performed at a temperature not higher than the temperature at which Ag and Pt were not mixed without affecting the element characteristics of the semiconductor layer such as the p-side contact layer by an annealing apparatus. On the exposed n-side contact layer, an n-side electrode 9 made of Al / Pt / Au was formed to a thickness of 7000 mm.

<絶縁膜の形成>
n側電極9及びパッド電極7を含むp側コンタクト層及びn側コンタクト層上に、レジストにより所定のパターンを有するマスクを形成し、その上にSiN膜を6000Åで形成し、リフトオフ法により、n電極9及びパッド電極7の一部を被覆する絶縁膜10を形成した。
得られたウェハを所定の箇所で分割することにより、半導体発光素子1を得た。
<Formation of insulating film>
A mask having a predetermined pattern is formed on the p-side contact layer and the n-side contact layer including the n-side electrode 9 and the pad electrode 7 with a resist, and a SiN film is formed thereon with a thickness of 6000 mm. An insulating film 10 covering a part of the electrode 9 and the pad electrode 7 was formed.
A semiconductor light emitting device 1 was obtained by dividing the obtained wafer at predetermined locations.

以上のようにして形成した半導体発光素子について、温度85℃、湿度85%の雰囲気中、If=20mAの条件で通電したところ、10000時間連続通電した後においても、その断面におけるSEM観察ではAgのマイクレーションが認められず、かつリーク電流の発生は認められなかった。
また、上層金属膜は半導体層と強固に密着しており、剥がれは認められなかった。これに伴い、電極に電流を投入した際、下層金属膜であるAg膜直下において、上層金属膜が接触した領域の直下においてよりも発光が強く、十分な光閉じ込めが行われていることが確認された。
The semiconductor light-emitting device formed as described above was energized in an atmosphere of temperature 85 ° C. and humidity 85% under the condition of If = 20 mA. After continuous energization for 10,000 hours, SEM observation on the cross section showed that Ag No microphone was observed and no leakage current was observed.
Further, the upper metal film was firmly adhered to the semiconductor layer, and no peeling was observed. Along with this, when current is supplied to the electrode, it is confirmed that light emission is stronger under the Ag film, which is the lower metal film, than under the area in contact with the upper metal film, and sufficient light confinement is performed. It was done.

比較のために、溝110を形成しない以外は、上述した半導体発光素子と同様の発光素子を形成した。
この半導体発光素子では、温度85℃、湿度85%の雰囲気中、If=20mAの条件で通電したところ、リーク電流が断続的に発生し、素子の寿命は、1000時間以下であった。
また、その断面におけるSEM観察ではAgがn側コンタクト層側に析出されていることが確認された。
For comparison, a light-emitting element similar to the semiconductor light-emitting element described above was formed except that the groove 110 was not formed.
In this semiconductor light emitting device, when current was passed in an atmosphere of temperature 85 ° C. and humidity 85% under the condition of If = 20 mA, a leak current was intermittently generated, and the lifetime of the device was 1000 hours or less.
Further, SEM observation in the cross section confirmed that Ag was precipitated on the n-side contact layer side.

実施例2
この実施例の半導体発光素子は、実施例1における銀電極に代えて、Pt(上)/Ni(中)/Ag(下)の積層膜を1000Å/1000Å/1000Åで形成し、p電極及びn電極形成後のアニール温度を600℃程度まで上昇させた以外、実施例1の半導体発光素子と同様の構成の半導体発光素子を得た。
得られた半導体発光素子においても、実施例1と同様に通電したところ、10000時間通電した後においても、オーミック性が良好で、マイクレーションが発生せず、高品質で信頼性の高い半導体発光素子を得ることができた。
Example 2
In the semiconductor light emitting device of this example, instead of the silver electrode in Example 1, a laminated film of Pt (top) / Ni (medium) / Ag (bottom) was formed at 1000 Å / 1000 Å / 1000 、, and the p electrode and n A semiconductor light emitting device having the same configuration as the semiconductor light emitting device of Example 1 was obtained except that the annealing temperature after electrode formation was increased to about 600 ° C.
Also in the obtained semiconductor light emitting device, when energized in the same manner as in Example 1, the semiconductor light emitting device had good ohmic properties, no generation of microphone, high quality and high reliability even after energization for 10,000 hours. Could get.

さらに、通電する前後において、Ag電極は、p側コンタクト層との界面付近において、10〜100nm程度の結晶粒が観察され、オーミック特性も変化なく、良好であった。
加えて、Ag電極の上面が、Agと反応しないNiで覆われているため、AgとNiとの合金化を回避することができ、窒化物半導体層の直上にAgを高密度で配置することができるために、反射効率が良好であり、一層、光の取り出し効率が向上した。
Furthermore, before and after energization, the Ag electrode was good in that crystal grains of about 10 to 100 nm were observed near the interface with the p-side contact layer, and the ohmic characteristics did not change.
In addition, since the upper surface of the Ag electrode is covered with Ni that does not react with Ag, alloying of Ag and Ni can be avoided, and Ag is disposed at a high density directly on the nitride semiconductor layer. Therefore, the reflection efficiency is good, and the light extraction efficiency is further improved.

実施例3
この実施例の半導体発光素子は、図2に示したように、実施例1における溝110を、幅3μm、深さ10Åの溝21を複数、例えば、3つとした以外、実施例1と実質的に同様の構成の半導体発光素子を、それぞれ得た。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
Example 3
As shown in FIG. 2, the semiconductor light emitting device of this example is substantially the same as Example 1 except that the groove 110 in Example 1 has a plurality of, for example, three grooves 21 having a width of 3 μm and a depth of 10 mm. A semiconductor light emitting device having the same structure was obtained.
Each of the obtained semiconductor light emitting devices has good ohmic properties, no migration, high reflection efficiency, high quality and high reliability, as in Example 1. It was.

実施例4
この実施例の半導体発光素子は、実施例1における溝を、図3に示したように、p側のAg膜6とn側電極9との間であって、電子の流れが交差する領域にのみ形成した溝31とした以外、実施例1と実質的に同様の構成の半導体発光素子を、それぞれ得た。ただし、図3においては絶縁膜を省略した。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
Example 4
In the semiconductor light emitting device of this example, the groove in Example 1 is located between the p-side Ag film 6 and the n-side electrode 9 in the region where the electron flows intersect as shown in FIG. A semiconductor light emitting device having a configuration substantially similar to that of Example 1 was obtained, except that only the groove 31 was formed. However, the insulating film is omitted in FIG.
Each of the obtained semiconductor light emitting devices has good ohmic properties, no migration, high reflection efficiency, high quality and high reliability, as in Example 1. It was.

実施例5
この実施例の半導体発光素子は、金属膜の上に、Pt膜からなる第2金属膜を形成し、パッド電極を形成せずに、第2金属膜をパッド電極をも兼ねた電極として形成した以外、実施例1と同様の半導体発光素子を得た。
得られた半導体発光素子では、実施例1と同様の条件で通電したところ、実施例1の半導体発光素子とほぼ同様の結果が得られた。
Example 5
In the semiconductor light emitting device of this example, a second metal film made of a Pt film was formed on a metal film, and the second metal film was formed as an electrode that also served as a pad electrode without forming a pad electrode. A semiconductor light emitting device similar to that of Example 1 was obtained.
When the obtained semiconductor light emitting device was energized under the same conditions as in Example 1, almost the same results as in the semiconductor light emitting device of Example 1 were obtained.

実施例6
この実施例の半導体発光素子は、図4に示したように、電極形成領域におけるp型半導体層5の膜厚を、いわゆる溝に対応する領域と同じにし、電極形成領域に隣接して、幅(A)5μm、深さ10Åの溝410を形成する以外は、実施例1と実質的に同様の構成の半導体発光素子を得た。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
Example 6
In the semiconductor light emitting device of this embodiment, as shown in FIG. 4, the thickness of the p-type semiconductor layer 5 in the electrode formation region is the same as that in a region corresponding to a so-called groove, and the width is adjacent to the electrode formation region. (A) A semiconductor light emitting device having a configuration substantially similar to that of Example 1 was obtained except that a groove 410 having a depth of 5 μm and a depth of 10 mm was formed.
Each of the obtained semiconductor light emitting devices has good ohmic properties, no migration, high reflection efficiency, high quality and high reliability, as in Example 1. It was.

実施例7
この実施例の半導体発光素子は、図5に示したように、p型半導体層5の最外周を、電極形成領域におけるp型半導体層5の膜厚と同じにする以外は、実施例1と実質的に同様の構成の半導体発光素子を得た。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
Example 7
As shown in FIG. 5, the semiconductor light emitting device of this example is the same as that of Example 1 except that the outermost periphery of the p-type semiconductor layer 5 is the same as the film thickness of the p-type semiconductor layer 5 in the electrode formation region. A semiconductor light emitting device having substantially the same configuration was obtained.
Each of the obtained semiconductor light emitting devices has good ohmic properties, no migration, high reflection efficiency, high quality and high reliability, as in Example 1. It was.

実施例8
Ag膜及びレジストパターンをマスクとして用いて、100Wで3分間の条件でArスパッタリングを行った以外は、実施例1と実質的に同様の構成の半導体発光素子を得た。
Arスパッタリングは、ウエハを保持する側がマイナスとなるように電圧をかけることで、Ar+がウエハの表面をスパッタする。このスパッタリングにより、幅が5μm程度、深さが10nm程度の溝(図1中、110)が形成された。
得られた半導体発光素子は、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
Example 8
A semiconductor light emitting device having a configuration substantially similar to that of Example 1 was obtained except that Ar sputtering was performed at 100 W for 3 minutes using the Ag film and the resist pattern as a mask.
In Ar sputtering, a voltage is applied so that the side holding the wafer is negative, whereby Ar + sputters the surface of the wafer. By this sputtering, a groove (110 in FIG. 1) having a width of about 5 μm and a depth of about 10 nm was formed.
As in Example 1, the obtained semiconductor light emitting device had good ohmic properties, no migration occurred, high reflection efficiency, high quality and high reliability semiconductor light emitting device.

実施例9
この実施例の半導体発光素子22は、図6(a)及び(b)に示したように、実施例1と同様に、サファイア基板11の上に、バッファ層12、ノンドープGaN層13、n側コンタクト層14、n型クラッド層15、多重量子井戸構造の活性層16、p型クラッド層17、p側コンタクト層18がこの順に積層されて構成されている。p側コンタクト層18上に、ほぼ全面に、Ag膜22が形成され、さらにその上に、第2金属膜21としてPt(上)/Ni(下)膜が積層されてp電極が形成されており、露出領域上には、n電極19が形成されている。また、Ag膜22の外周であって、p側コンタクト層18表面には、溝24が形成されている。
Example 9
As shown in FIGS. 6A and 6B, the semiconductor light emitting device 22 of this example has a buffer layer 12, a non-doped GaN layer 13, and an n side on the sapphire substrate 11 as in Example 1. A contact layer 14, an n-type cladding layer 15, an active layer 16 having a multiple quantum well structure, a p-type cladding layer 17, and a p-side contact layer 18 are stacked in this order. An Ag film 22 is formed on almost the entire surface of the p-side contact layer 18, and a Pt (upper) / Ni (lower) film is stacked thereon as the second metal film 21 to form a p-electrode. An n electrode 19 is formed on the exposed region. A groove 24 is formed in the outer periphery of the Ag film 22 and on the surface of the p-side contact layer 18.

さらにこの半導体発光素子22では、p型半導体層及び活性層16が除去され、n側コンタクト層18が露出した露出領域であって、n電極19形成されていない半導体発光素子22の外縁領域に、活性層16及びp型半導体層とほぼ同じ高さの円錐台形状の凸部20が複数個形成されている。
この凸部20の大きさは、その付け根付近で20μm2程度であり、この凸部の総数は800個程度、1つの発光素子における凸部20の占有面積は約16%である。
このような半導体発光素子では、実施例1の効果に加えて、凸部を形成したことにより、凸部が形成されていない素子に比較して、Φvは約10%程度向上することがわかった。
Further, in this semiconductor light emitting device 22, the p-type semiconductor layer and the active layer 16 are removed, and the n-side contact layer 18 is exposed, in the outer edge region of the semiconductor light emitting device 22 where the n electrode 19 is not formed. A plurality of frustoconical convex portions 20 having substantially the same height as the active layer 16 and the p-type semiconductor layer are formed.
The size of the convex portion 20 is about 20 μm 2 near the base thereof, the total number of the convex portions is about 800, and the area occupied by the convex portion 20 in one light emitting element is about 16%.
In such a semiconductor light emitting device, in addition to the effect of Example 1, it was found that Φv was improved by about 10% by forming the convex portion as compared with the device having no convex portion. .

実施例10
この実施例では、図7に示したように、実施例1に示した半導体発光素子1を、実装基体201に、フリップチップ実装することにより発光装置を形成した。
この発光装置は、リード203が固定された実装基体201を含むパッケージ212の凹部202に、接着層204を介してサブマウント基板205に載置されたLEDチップ1が実装されて構成されている。凹部202の側面は反射部206として機能し、実装基体201は放熱部として機能し、外部放熱器(図示せず)に接続されている。また、実装基体201には、凹部202の外部にテラス部207が形成されており、ここに、保護素子(図示せず)が実装されている。実装基体201の凹部202の上方には、光取り出し部208として開口部が形成されており、この開口部に、透光性の封止部材209が埋設されて封止されている。
このような構成により、p電極のAg膜により高効率で光を反射させることができ、半導体発光素子の基板側からの光の取り出し効率を一層向上させることができる。
Example 10
In this example, as shown in FIG. 7, the light-emitting device was formed by flip-chip mounting the semiconductor light-emitting element 1 shown in Example 1 on the mounting substrate 201.
This light emitting device is configured by mounting the LED chip 1 mounted on the submount substrate 205 via the adhesive layer 204 in the recess 202 of the package 212 including the mounting base 201 to which the leads 203 are fixed. The side surface of the concave portion 202 functions as the reflecting portion 206, and the mounting substrate 201 functions as a heat radiating portion and is connected to an external heat radiator (not shown). In addition, a terrace portion 207 is formed on the mounting base 201 outside the recess 202, and a protective element (not shown) is mounted thereon. An opening is formed as a light extraction portion 208 above the recess 202 of the mounting substrate 201, and a light-transmitting sealing member 209 is embedded and sealed in this opening.
With such a configuration, light can be reflected with high efficiency by the Ag film of the p electrode, and the light extraction efficiency from the substrate side of the semiconductor light emitting element can be further improved.

実施例11
この実施例では、図8に示したように、実施例1に示した半導体発光素子1を、サブマウント部材160を介してステム120の凹部120a内に、フリップチップ実装することにより発光装置を形成した。
Example 11
In this embodiment, as shown in FIG. 8, the light-emitting device is formed by flip-chip mounting the semiconductor light-emitting element 1 shown in Embodiment 1 into the recess 120a of the stem 120 via the submount member 160. did.

ステム120は、第1のリード121と第2のリード122とが樹脂によって一体成型されており、第1のリード121及び第2のリード122の端部の一部が、ステムの凹部120a内で露出している。露出している第2のリード122の上に、サブマウント部材160が載置されている。このサブマウント部材160上であって、凹部120aの略中央に、LEDチップ200が載置されている。サブマウント部材160に設けられた電極161は、ワイアを介して第1のリード121と電気的に接続され、また、電極162は、ワイアを介して第2のリード122と電気的に接続されている。   In the stem 120, the first lead 121 and the second lead 122 are integrally formed of resin, and part of the end portions of the first lead 121 and the second lead 122 are within the recess 120 a of the stem. Exposed. A submount member 160 is placed on the exposed second lead 122. The LED chip 200 is placed on the submount member 160 and in the approximate center of the recess 120a. The electrode 161 provided on the submount member 160 is electrically connected to the first lead 121 via a wire, and the electrode 162 is electrically connected to the second lead 122 via a wire. Yes.

ステムの凹部120a内には、蛍光体150を含む封止部材131が埋設されており、さらにその上に、封止部材141が封止部材131及びステム120の一部を被覆している。
なお、この発光装置においては、サブマウント部材を介さず、半導体発光素子1を直接リードにマウントし、超音波振動装置を用いて鉛フリーの半田バンプを介してボンディングして電気的に接続してもよい。
このような構成により、p電極のAg膜により高効率で光を反射させることができ、半導体発光素子の基板側からの光の取り出し効率を一層向上させることができる。
A sealing member 131 including a phosphor 150 is embedded in the recess 120a of the stem, and further, the sealing member 141 covers a part of the sealing member 131 and the stem 120 thereon.
In this light-emitting device, the semiconductor light-emitting element 1 is directly mounted on a lead without using a submount member, and is bonded and electrically connected through a lead-free solder bump using an ultrasonic vibration device. Also good.
With such a configuration, light can be reflected with high efficiency by the Ag film of the p electrode, and the light extraction efficiency from the substrate side of the semiconductor light emitting element can be further improved.

実施例12
この実施例の半導体発光素子30は、図9(a)に示したように、エッチングにより、n型半導体層は、nパッド電極が形成される端部31から発光素子の中央方向に向かって細くなった括れ部32を有し、互いに対向する一対の括れ部32を結ぶように延伸部33を有した形状で、露出している。また、延伸部33を挟む領域に、p型半導体層が形成されている。
これらの構成以外は、実施例1と実質的に同様の積層構造を有する。
Example 12
In the semiconductor light emitting device 30 of this embodiment, as shown in FIG. 9A, the n-type semiconductor layer is thinned from the end portion 31 where the n pad electrode is formed toward the center of the light emitting device by etching. The constricted portion 32 is exposed, and is exposed in a shape having an extending portion 33 so as to connect a pair of constricted portions 32 facing each other. A p-type semiconductor layer is formed in a region sandwiching the extending portion 33.
Except for these configurations, the laminated structure is substantially the same as that of the first embodiment.

なお、図9(b)に示したように、延伸部33を挟む領域に形成されたp型半導体層の上には、Pt(上)/Ni(中)/Ag(下)の積層膜と、第2金属膜34としてPt(上)/Au(下)膜が形成されており、Pt(上)/Ni(中)/Ag(下)の積層膜の外周であって、p型半導体層の表面には溝(図示せず)が形成されている。さらに、n型半導体層上であって、端部31から括れ部32及び延伸部33の上には、n電極35が形成されている。また、これら第2金属膜34及びn電極35の上には、パッド電極36、37がそれぞれ形成されている。パッド電極36、37は、同じ材料で同時に形成することができ、これにより、電極を形成するための製造工程数を減らすことができる。   As shown in FIG. 9B, a Pt (upper) / Ni (middle) / Ag (lower) laminated film is formed on the p-type semiconductor layer formed in the region sandwiching the extending portion 33. A Pt (upper) / Au (lower) film is formed as the second metal film 34, and is an outer periphery of the laminated film of Pt (upper) / Ni (middle) / Ag (lower), and is a p-type semiconductor layer Grooves (not shown) are formed on the surface. Further, an n-electrode 35 is formed on the n-type semiconductor layer and on the constricted portion 32 and the extending portion 33 from the end portion 31. Also, pad electrodes 36 and 37 are formed on the second metal film 34 and the n-electrode 35, respectively. The pad electrodes 36 and 37 can be formed of the same material at the same time, thereby reducing the number of manufacturing steps for forming the electrodes.

このように構成される半導体発光素子30は、図10(a)及び(b)に示すように、窒化アルミニウム板に、例えば、めっきにより形成されたAuからなる導体配線40、41が形成された支持基板42に、p及びnパッド電極、バンプ電極を介して2つ並列接続でフリップチップ・ボンディングされて、発光装置43を構成する(図10(c))。   As shown in FIGS. 10A and 10B, the semiconductor light emitting device 30 configured as described above has conductor wirings 40 and 41 made of, for example, Au formed by plating on an aluminum nitride plate. Two light-emitting devices 43 are configured by flip-chip bonding to the support substrate 42 through p and n pad electrodes and bump electrodes in parallel connection (FIG. 10C).

導体配線40、41は、正負一対の電極として、互いに絶縁分離され、かつ互いに一部を包囲するように櫛状に形成されている。
支持基板42に配置される正(+)極側の導体配線40、外部電極(図示せず)の正極側に接続される領域から、一方の発光素子のpパッド電極に対向する位置を経由して他方の発光素子のpパッド電極に対向する位置まで延伸している。同様に、支持基板42に配置される負(−)極側の導体配線41は、一方の発光素子及び他方の発光素子の一方のnパッド電極に対向する領域から、外部電極(図示せず)の負極側に接続される領域、および他方の発光素子の他方のnパッド電極に対向する領域を経由して、一方の発光素子の他方のnパッド電極に対向する領域まで延伸している。また、支持基板42に垂直な方向から見て、負極側の導体配線41の外縁は、正極側の導体配線40の方向に凸な多数の円弧状の形状を有し、一方、正極側の導体配線40の外縁部は、負極側の凸状の外縁に対応するような凹形状を有している。なお、半導体発光素子30のpパッド電極36に対向する領域の面積は、nパッド電極37に対向する領域の面積より大きく、pパッド電極36がnパッド電極37の数よりも多く設定されている。
The conductor wirings 40 and 41 are formed in a comb shape so as to be insulated and separated from each other as a pair of positive and negative electrodes.
From the area connected to the positive electrode side of the positive (+) pole side conductor wiring 40 and the external electrode (not shown) arranged on the support substrate 42, the position is opposed to the p pad electrode of one light emitting element. Extending to a position facing the p-pad electrode of the other light emitting element. Similarly, the negative (−) pole side conductor wiring 41 disposed on the support substrate 42 is connected to an external electrode (not shown) from a region facing one n-pad electrode of one light-emitting element and the other light-emitting element. Extending to a region facing the other n pad electrode of one light emitting element via a region connected to the negative electrode side of the light emitting element and a region facing the other n pad electrode of the other light emitting element. In addition, when viewed from the direction perpendicular to the support substrate 42, the outer edge of the negative-side conductor wiring 41 has a number of arcuate shapes protruding in the direction of the positive-side conductor wiring 40, while the positive-side conductor The outer edge portion of the wiring 40 has a concave shape corresponding to the convex outer edge on the negative electrode side. In addition, the area of the region facing the p pad electrode 36 of the semiconductor light emitting element 30 is larger than the area of the region facing the n pad electrode 37, and the number of p pad electrodes 36 is set larger than the number of n pad electrodes 37. .

このような支持基板42に半導体発光素子30を2つ並列接続で実装することにより、直列接続とした場合と比較して、導体配線が簡略化される。しかも、導体配線40、41が櫛状で形成されることと相まって、フリップチップ実装された半導体発光素子30からの放熱性をより向上させることができる。   By mounting two semiconductor light emitting elements 30 on such a support substrate 42 in parallel connection, the conductor wiring is simplified as compared with the case of serial connection. In addition, combined with the formation of the conductor wirings 40 and 41 in a comb shape, it is possible to further improve the heat dissipation from the semiconductor light emitting element 30 that is flip-chip mounted.

また、半導体発光素子30と支持基板42とが、バンプ電極44でボンディングされている領域以外の領域においては、半導体発光素子30と支持基板42との間にシリコーン樹脂によって樹脂層39が配置されている。シリコーン樹脂は、支持基板42表面に対するスクリーン印刷によって形成することができる。そして、シリコーン樹脂による樹脂層39のバンプ電極44形成領域には貫通孔が設けられ、導体配線40、41の表面が露出している。なお、樹脂層39における貫通孔の内壁は、テーパー形状である。このような形状とすることによりバンプ電極44での接続を容易に行うことができる。   Further, in a region other than the region where the semiconductor light emitting element 30 and the support substrate 42 are bonded by the bump electrode 44, a resin layer 39 is disposed between the semiconductor light emitting element 30 and the support substrate 42 with silicone resin. Yes. The silicone resin can be formed by screen printing on the surface of the support substrate 42. And the through-hole is provided in the bump electrode 44 formation area | region of the resin layer 39 by a silicone resin, and the surface of the conductor wiring 40 and 41 is exposed. The inner wall of the through hole in the resin layer 39 has a tapered shape. With such a shape, the connection with the bump electrode 44 can be easily performed.

バンプ電極44は、Auからなり、pパッド電極36を接合するバンプを24個、nパッド電極37を接合するバンプを12個とし、1×2mmの大きさの発光素子に対して最大径が約105μm、最大高さが約40μmの大きさに設定されボンディングされている。
バンプによるボンディングは、発光素子の正負両電極が、バンプの直上にてそれぞれ対向するように、発光素子を、樹脂層の上面に載せて接触させ、発光素子の基板側から加圧しながら超音波を当てることにより、バンプを介して発光素子の正負両電極と導体配線とを接合する。このとき、シリコーン樹脂は、柔らかく弾力性に富むため、圧力によって収縮し、LEDチップの電極面の隙間にもよく入り込む。また、貫通孔内のバンプ数は、ダイボンドにより押し縮められたシリコーン樹脂の弾性力よりも発光素子の電極と、導体配線との接合力のほうが十分大きくなるように、ダイボンド前に予め調節しておく。このようにすると、発光素子が、シリコーン樹脂の弾性力によって支持基板とは逆の方向へ押し戻されることがなく、発光素子の電極と導体配線との接合の強度が一定に保たれ、発光素子の電極と導体配線との導通が断たれることはないため、信頼性の高い発光装置とすることができる。
The bump electrode 44 is made of Au, and includes 24 bumps for bonding the p-pad electrode 36 and 12 bumps for bonding the n-pad electrode 37. The maximum diameter is about 1 × 2 mm for the light-emitting element. Bonding is set to a size of 105 μm and a maximum height of about 40 μm.
Bonding by bumps is performed by applying ultrasonic waves while applying pressure from the substrate side of the light emitting element so that the positive and negative electrodes of the light emitting element face each other directly above the bump. By applying, both the positive and negative electrodes of the light emitting element and the conductor wiring are joined via the bump. At this time, since the silicone resin is soft and rich in elasticity, it shrinks due to pressure, and often enters the gaps on the electrode surface of the LED chip. In addition, the number of bumps in the through hole is adjusted in advance before die bonding so that the bonding force between the electrode of the light emitting element and the conductor wiring is sufficiently larger than the elastic force of the silicone resin compressed by die bonding. deep. In this way, the light emitting element is not pushed back in the direction opposite to the support substrate due to the elastic force of the silicone resin, the strength of bonding between the electrode of the light emitting element and the conductor wiring is kept constant, and Since conduction between the electrode and the conductor wiring is not interrupted, a highly reliable light-emitting device can be obtained.

支持基板は、所望の数、図10においては、2つの発光素子が含まれるように、カットされ、パッケージに搭載され、導電性ワイヤを介して外部電極と接続され、発光装置となる、なお、カット後の支持基板の形状は、矩形の他、どのような形状でもよい。   The support substrate is cut so as to include a desired number, in FIG. 10, two light emitting elements, mounted on a package, connected to an external electrode through a conductive wire, and becomes a light emitting device. The shape of the support substrate after cutting may be any shape other than a rectangle.

このような構成とすることにより、熱が籠もりやすい発光素子において、内側の熱を、載置されるバンプの数が相対的に多く、広い導体配線にて放熱させることができ、発光素子の放熱性が向上し、高輝度発光が可能かつ信頼性の高い発光装置とすることができる。
また、樹脂層の存在により、半導体発光素子と支持基板との間の隙間をほぼなくすことができ、隙間に存在する空気に起因する複雑な光の屈折を防止して光の取り出し効率を向上させることができるとともに、樹脂層により熱伝導を促進することが可能となり、放熱効果の向上を図ることができる。
By adopting such a configuration, in the light-emitting element in which heat is likely to be trapped, the inner heat can be dissipated by a relatively large number of bumps mounted and wide conductor wiring, A light emitting device with improved heat dissipation, high luminance light emission, and high reliability can be obtained.
In addition, the presence of the resin layer can substantially eliminate the gap between the semiconductor light emitting element and the support substrate, and prevents the complicated light refraction caused by the air present in the gap, thereby improving the light extraction efficiency. In addition, the heat conduction can be promoted by the resin layer, and the heat dissipation effect can be improved.

しかも、このような構成により、発光素子からの光がp電極を構成する最下層のAg膜によって、高効率で反射させることができ、フリップチップ実装された発光素子におけるサファイア基板側からの光取り出し効率をより一層向上させることができる。   Moreover, with such a configuration, light from the light emitting element can be reflected with high efficiency by the lowermost Ag film constituting the p-electrode, and light extraction from the sapphire substrate side in the flip chip mounted light emitting element is possible. Efficiency can be further improved.

実施例13
この実施例における発光装置は、フィラーとして酸化アルミニウムを含むシリコーン樹脂を用い、バンプの高さ以上までスキージングし、スクリーン印刷を行って、樹脂層を形成する以外、実質的に実施例8と同様である。
これにより、より放熱効果を高めた、光取り出し効率の高い発光装置を得ることができる。
Example 13
The light-emitting device in this example is substantially the same as Example 8 except that a silicone resin containing aluminum oxide is used as a filler, squeezing to the height of the bump or more, screen printing, and forming a resin layer. It is.
Thereby, the light-emitting device with higher light extraction efficiency and higher heat dissipation effect can be obtained.

実施例14
この実施例の発光装置45は、図11に示したように、フリップチップ実装された半導体発光素子30と半導体発光素子30との間に生じた間隙に、透光性の樹脂層39aが埋め込まれており、さらに、それらの発光素子30の光出射面側および樹脂層39aの上面に、面一に、発光素子30からの光の少なくとも一部を吸収し異なる波長を有する光を発する蛍光体を含有する波長変換部材47が形成されている以外、実質的に実施例11の発光装置と同様である。
なお、蛍光体は、波長変換部材47中のみならず、樹脂層39、39aの双方に含有されていてもよいし、樹脂層39、39aのいずれか一方又は双方にのみ含有されていてもよい。
このように、樹脂層39aが発光素子の少なくとも側面を被覆することにより、波長変換部材47が、その形成工程において半導体発光素子30の側面側に入り込むことを防ぐことができる。
Example 14
In the light emitting device 45 of this embodiment, as shown in FIG. 11, a translucent resin layer 39a is embedded in a gap formed between the semiconductor light emitting element 30 and the semiconductor light emitting element 30 that are flip-chip mounted. Furthermore, phosphors that emit light having different wavelengths by absorbing at least part of the light from the light emitting element 30 are flush with the light emitting surface side of the light emitting element 30 and the upper surface of the resin layer 39a. This is substantially the same as the light emitting device of Example 11 except that the wavelength conversion member 47 to be contained is formed.
The phosphor may be contained not only in the wavelength conversion member 47 but also in both the resin layers 39 and 39a, or may be contained only in one or both of the resin layers 39 and 39a. .
As described above, the resin layer 39a covers at least the side surface of the light emitting element, whereby the wavelength conversion member 47 can be prevented from entering the side surface side of the semiconductor light emitting element 30 in the formation process.

実施例15
この実施例では、図12に示したように、LEDチップ200を、実装基体201に、フェイスアップ実装することにより発光装置を形成する。
この発光装置は、リード203と絶縁分離された実装基体201を含むパッケージ212の凹部202に、LEDチップ200が接着層204を介して固定されている。この凹部202は、その側面が反射部206として機能し、開口方向に向かって広くなる形状(テーパー形状)である。このような形状により、LEDチップ200から出た光が凹部202の側面に反射してパッケージ正面に向かうため、光取り出し効率を向上させることができる。実装基体201は、例えば、ガラスエポキシ樹脂又はセラミック等によって形成されている。また、接着層204は、例えば、エポキシ樹脂等の熱硬化性樹脂である。実装基体201は放熱部として機能し、外部放熱器(図示せず)に接続されている。このように、実装基体201とリード203とを分離するとともに、放熱を確保することができる構成により、熱設計に優れた発光装置を得ることができる。
Example 15
In this embodiment, as shown in FIG. 12, the LED chip 200 is mounted face-up on the mounting base 201 to form a light emitting device.
In this light emitting device, an LED chip 200 is fixed to a recess 202 of a package 212 including a mounting base 201 insulated from a lead 203 via an adhesive layer 204. The concave portion 202 has a shape (tapered shape) whose side surface functions as the reflective portion 206 and becomes wider in the opening direction. With such a shape, light emitted from the LED chip 200 is reflected on the side surface of the recess 202 and travels toward the front of the package, so that light extraction efficiency can be improved. The mounting substrate 201 is made of, for example, glass epoxy resin or ceramic. The adhesive layer 204 is a thermosetting resin such as an epoxy resin, for example. The mounting substrate 201 functions as a heat radiating portion and is connected to an external heat radiator (not shown). In this manner, a light emitting device with excellent thermal design can be obtained with a configuration that separates the mounting base 201 and the leads 203 and can ensure heat dissipation.

また、実装基体201の凹部202内及びその上方は、光透過性の封止部材209が埋設され、さらに光学レンズ形状に成形されている。光学系(レンズ)を設けることにより、所望の指向性の発光を得ることができる。
さらに、LEDチップ200の電極は、それぞれワイヤ210によってリード203と電気的に接続され、パッケージ外部におよんでいる。
Further, a light-transmitting sealing member 209 is embedded in and above the concave portion 202 of the mounting substrate 201, and further formed into an optical lens shape. By providing the optical system (lens), light emission with desired directivity can be obtained.
Further, the electrodes of the LED chip 200 are electrically connected to the leads 203 by wires 210 and extend outside the package.

パッケージ212は、外部電極と一体的に形成していてもよく、さらに、複数の部品に分割され、はめ込みなどにより組み合わせて用いられる。このようなパッケージ212は、インサート成形などにより比較的簡単に形成することができる。パッケージ材料が金属の場合には、紫外線を含む光を発光するLEDチップを用いた発光装置を高出力で使用しても、紫外線によって劣化、黄変等して、発光効率低下、機械的強度の低下を招くことがなく、発光装置の寿命を向上させることができる。
なお、ワイヤ210は、特に限定されるものではないが、例えば、金、銅、白金、アルミニウム等の金属及びそれらの合金を用い、10〜70μm程度の直径である。
The package 212 may be formed integrally with the external electrode, and further divided into a plurality of parts and used in combination by fitting or the like. Such a package 212 can be formed relatively easily by insert molding or the like. When the package material is a metal, even if a light emitting device using an LED chip that emits light including ultraviolet rays is used at a high output, it deteriorates due to ultraviolet rays, yellows, etc. The lifetime of the light emitting device can be improved without causing a decrease.
In addition, although the wire 210 is not specifically limited, For example, metals, such as gold | metal | money, copper, platinum, aluminum, and those alloys are used, and it is a diameter of about 10-70 micrometers.

また、封止部材209は、発光装置の使用用途に応じてLEDチップ200、ワイヤ210、任意に、蛍光体が含有されたコーティング層などを外部から保護するため、あるいは光取り出し効率を向上させるために設けられる。封止部材209は、モールド部材に拡散剤を含有させることによってLEDチップ200からの指向性を緩和させ、視野角を増やすこともできる。
なお、この実施例及び上述のいずれの実施例においても、金属製の基体に凹部を設けて、発光素子を実装し、基体と絶縁分離されたリードに電気的に接続させて気密封止したもの、COBのように金属基板上の凹部に直接LEDチップを実装してもよい。また、1つの実装基体に又は1つの凹部内に、複数の素子を集積実装したもの、発光素子を実装した基体を複数設けたもの等であってもよい。
Further, the sealing member 209 protects the LED chip 200, the wire 210, and optionally the coating layer containing the phosphor from the outside, or improves the light extraction efficiency, depending on the use application of the light emitting device. Is provided. The sealing member 209 can relax the directivity from the LED chip 200 by adding a diffusing agent to the mold member, and can also increase the viewing angle.
In this embodiment and any of the above-described embodiments, a concave portion is provided in a metal base, a light emitting element is mounted, and the lead is insulated and separated from the base and hermetically sealed. The LED chip may be directly mounted on the concave portion on the metal substrate like COB. In addition, a single mounting substrate or a single recess in which a plurality of elements are integrated and mounted, or a plurality of light-emitting elements mounted on a substrate may be provided.

本発明の半導体発光素子は、バックライト光源、ディスプレイ、照明、車両用ランプ等の各種光源を構成する半導体発光素子に好適に利用することができる。   The semiconductor light emitting device of the present invention can be suitably used for a semiconductor light emitting device constituting various light sources such as a backlight light source, a display, illumination, and a vehicle lamp.

本発明における半導体発光素子の実施の形態を示す断面図である。It is sectional drawing which shows embodiment of the semiconductor light-emitting device in this invention. 本発明の半導体発光素子の別の実施の形態を示す断面図である。It is sectional drawing which shows another embodiment of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子のさらに別の実施の形態を示す断面図(a)及び平面図(b)である。It is sectional drawing (a) and top view (b) which show another embodiment of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子のさらに別の実施の形態を示す断面図である。It is sectional drawing which shows another embodiment of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子のさらに別の実施の形態を示す断面図である。It is sectional drawing which shows another embodiment of the semiconductor light-emitting device of this invention. 本発明における半導体発光素子のさらに別の実施の形態を示す上面図(a)及び部分断面図(b)である。It is the top view (a) and partial sectional view (b) which show another embodiment of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子を実装した発光装置を示す断面図である。It is sectional drawing which shows the light-emitting device which mounted the semiconductor light-emitting device in this invention. 本発明における半導体発光素子を実装した別の発光装置を示す断面図である。It is sectional drawing which shows another light-emitting device which mounted the semiconductor light-emitting device in this invention. 本発明における半導体発光素子における電極の配置を示す上面図(a)及びパッド電極の配置を示す上面図(b)である。It is the top view (a) which shows arrangement | positioning of the electrode in the semiconductor light-emitting device in this invention, and the top view (b) which shows arrangement | positioning of a pad electrode. 本発明における半導体発光素子を実装するための支持基板の上面図(a)、実装した発光装置の回路図(b)及び発光装置を示す断面図(c)である。It is the top view (a) of the support substrate for mounting the semiconductor light emitting element in this invention, the circuit diagram (b) of the mounted light-emitting device, and sectional drawing (c) which shows a light-emitting device. 本発明における半導体発光素子を実装した発光装置を示す断面図である。It is sectional drawing which shows the light-emitting device which mounted the semiconductor light-emitting device in this invention. 本発明における半導体発光素子を実装したさらに別の発光装置を示す断面図である。It is sectional drawing which shows another light-emitting device which mounted the semiconductor light-emitting device in this invention.

符号の説明Explanation of symbols

1、30、70 半導体発光素子
2、11 サファイア基板
3 n型半導体層
4 発光層
5 p型半導体層
6 金属膜
7 パッド電極
9、19、35 n電極
10 絶縁膜
12 バッファ層
13 ノンドープGaN層
14 n側コンタクト層
15 n型クラッド層
16 活性層
17 p型クラッド層
18 p側コンタクト層
20 凸部
21 第2金属膜
22 Ag膜
24 溝
31 端部
32 括れ部
33 延伸部
36、37 パッド電極
38 pパッド電極
39、39a 樹脂層
40、41 導体配線
42 支持基板
43 発光装置
47 波長変換部材
110、210、310、410 溝
120 ステム
120a 凹部
121 第1のリード
122 第2のリード
131、141 封止部材
150 蛍光体
160 サブマウント部材
161、162 電極
200 LEDチップ
201 実装基体
202 凹部
203 リード
204 接着層
205 サブマウント基板
206 反射部
207 テラス部
208 光取り出し部
209 封止部材
210 ワイヤ
211 内表面
212 パッケージ

DESCRIPTION OF SYMBOLS 1, 30, 70 Semiconductor light-emitting device 2, 11 Sapphire substrate 3 N-type semiconductor layer 4 Light-emitting layer 5 P-type semiconductor layer 6 Metal film 7 Pad electrode 9, 19, 35 n-electrode 10 Insulating film 12 Buffer layer 13 Non-doped GaN layer 14 n-side contact layer 15 n-type cladding layer 16 active layer 17 p-type cladding layer 18 p-side contact layer 20 convex portion 21 second metal film 22 Ag film 24 groove 31 end portion 32 constricted portion 33 extending portion 36, 37 pad electrode 38 P pad electrode 39, 39a Resin layer 40, 41 Conductor wiring 42 Support substrate 43 Light emitting device 47 Wavelength conversion member 110, 210, 310, 410 Groove 120 Stem 120a Recess 121 First lead 122 Second lead 131, 141 Sealing Member 150 Phosphor 160 Submount member 161, 162 Electrode 200 LED chip 01 the mounting substrate 202 recess 203 lead 204 adhesive layer 205 surface 212 package submount substrate 206 in the reflective portion 207 terrace portion 208 light extraction portion 209 sealing member 210 wire 211

Claims (14)

窒化物半導体層と、該窒化物半導体層に接続された電極とを含んで構成される半導体素子であって、
前記電極は、前記窒化物半導体層に接触する銀又は銀合金を含む金属膜を含んでなり、
前記窒化物半導体層は、その表面において、前記電極が接続された領域から離れた領域の少なくとも一部に、前記電極接続領域における窒化物半導体層よりも層が厚い領域を有することを特徴とする半導体発光素子。
A semiconductor element comprising a nitride semiconductor layer and an electrode connected to the nitride semiconductor layer,
The electrode comprises a metal film containing silver or a silver alloy in contact with the nitride semiconductor layer,
The nitride semiconductor layer has a region having a layer thicker than the nitride semiconductor layer in the electrode connection region in at least a part of a region away from the region to which the electrode is connected on the surface thereof. Semiconductor light emitting device.
窒化物半導体層と、該窒化物半導体層に接続された電極とを含んで構成される半導体素子であって、
前記電極は、前記窒化物半導体層に接触する銀又は銀合金を含む金属膜を含んでなり、
前記窒化物半導体層は、その表面において、前記電極が接続された領域から離れる方向に向かって、前記電極接続領域における窒化物半導体層と層の厚さが異なる領域と、該厚さがほぼ同一の領域とをこの順に有することを特徴とする半導体発光素子。
A semiconductor element comprising a nitride semiconductor layer and an electrode connected to the nitride semiconductor layer,
The electrode comprises a metal film containing silver or a silver alloy in contact with the nitride semiconductor layer,
The nitride semiconductor layer has a thickness substantially the same as a region of the electrode connection region having a layer thickness different from that of the nitride semiconductor layer in a direction away from the region to which the electrode is connected. A semiconductor light emitting element characterized by having the regions in this order.
層の厚さが異なる領域は、電極接続領域における窒化物半導体層より層の厚さが薄い請求項2に記載の素子。   The element according to claim 2, wherein the regions having different layer thicknesses are thinner than the nitride semiconductor layer in the electrode connection region. 前記窒化物半導体層は、厚さが異なる領域及び同一の領域に連続する側面と、該同一の領域の表面とが鋭角をなす請求項2または3に記載の素子。   4. The device according to claim 2, wherein the nitride semiconductor layer has an acute angle between a region having a different thickness and a side surface continuous to the same region, and a surface of the same region. 前記電極は、銀又は銀合金からなる第1金属膜と、該第1金属膜とは異なる材料からなり、かつ該第1金属膜を被覆する第2金属膜とを有する請求項1〜4のいずれか1つに記載の素子。   The said electrode has a 1st metal film which consists of silver or a silver alloy, and a 2nd metal film which consists of a material different from this 1st metal film, and coat | covers this 1st metal film. The device according to any one of the above. 前記第2金属膜は、窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域にまで連続した膜である請求項1〜5のいずれか1つに記載の素子。   The said 2nd metal film is a film | membrane continuous even to the area | region where a layer is thicker than a nitride semiconductor layer, or the area | region where the thickness of a nitride semiconductor layer and a layer differs. element. 第2金属膜は、窒化物半導体層にショットキー接続されてなる請求項6に記載の素子。   The element according to claim 6, wherein the second metal film is Schottky connected to the nitride semiconductor layer. 第1金属膜と窒化物半導体層との接続は、第2金属膜と窒化物半導体層との接続よりもオーミックに接触してなる請求項7に記載の素子。   The element according to claim 7, wherein the connection between the first metal film and the nitride semiconductor layer is in ohmic contact with the connection between the second metal film and the nitride semiconductor layer. 前記電極の一部を被覆する絶縁膜を有する請求項1〜8のいずれか1つに記載の素子。   The device according to claim 1, further comprising an insulating film that covers a part of the electrode. 前記絶縁膜が窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域の上方にまで連続した膜である請求項1〜9のいずれか1つに記載の素子。   The element according to claim 1, wherein the insulating film is a film continuous up to a region where the layer is thicker than the nitride semiconductor layer or a region where the nitride semiconductor layer and the layer have different thicknesses. . 前記絶縁膜が、窒化シリコンまたは窒化酸化シリコンからなる群から選択される少なくとも1種である請求項1〜10のいずれか1つに記載の素子。   The element according to claim 1, wherein the insulating film is at least one selected from the group consisting of silicon nitride or silicon nitride oxide. 前記第1金属膜は、少なくとも、銀又は銀合金からなる膜と、該膜上に配置された銀と実質的に反応しない金属膜との積層膜により形成されてなる請求項1〜11のいずれかに記載の素子。   The said 1st metal film is formed by the laminated film of the film | membrane which consists of silver or a silver alloy at least, and the metal film which does not react substantially with the silver arrange | positioned on this film | membrane. The element of crab. 前記窒化物半導体層は、第1導電型の窒化物半導体層上に有する第2導電型の窒化物半導体層である請求項1〜12のいずれかに記載の素子。   The element according to claim 1, wherein the nitride semiconductor layer is a second conductivity type nitride semiconductor layer provided on the first conductivity type nitride semiconductor layer. 窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域がp型窒化物半導体層にある請求項13に記載の素子。



The device according to claim 13, wherein the p-type nitride semiconductor layer has a region thicker than the nitride semiconductor layer or a region having a layer thickness different from that of the nitride semiconductor layer.



JP2005057873A 2005-03-02 2005-03-02 Semiconductor light emitting device Expired - Fee Related JP4951865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005057873A JP4951865B2 (en) 2005-03-02 2005-03-02 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057873A JP4951865B2 (en) 2005-03-02 2005-03-02 Semiconductor light emitting device

Publications (3)

Publication Number Publication Date
JP2006245230A true JP2006245230A (en) 2006-09-14
JP2006245230A5 JP2006245230A5 (en) 2008-03-27
JP4951865B2 JP4951865B2 (en) 2012-06-13

Family

ID=37051342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057873A Expired - Fee Related JP4951865B2 (en) 2005-03-02 2005-03-02 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4951865B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241348A1 (en) * 2006-04-17 2007-10-18 Nichia Corporation Semiconductor light emitting device
JP2008140841A (en) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd Light-emitting element
JP2008171884A (en) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc Method of forming electrode
US7615794B2 (en) 2007-08-22 2009-11-10 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting apparatus
JP2011521461A (en) * 2008-05-20 2011-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip with a reflective layer
JP2012227560A (en) * 2012-08-24 2012-11-15 Toshiba Corp Semiconductor light-emitting element and semiconductor light-emitting device
WO2014115712A1 (en) 2013-01-23 2014-07-31 三菱マテリアル株式会社 Ag ALLOY FILM-FORMING SPUTTERING TARGET, Ag ALLOY FILM, Ag ALLOY REFLECTIVE FILM, Ag ALLOY ELECTROCONDUCTIVE FILM, Ag ALLOY SEMI-PERMEABLE FILM
JP2014207327A (en) * 2013-04-12 2014-10-30 スタンレー電気株式会社 Semiconductor light-emitting element
US9257608B2 (en) 2013-09-13 2016-02-09 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
KR20160071476A (en) 2014-04-09 2016-06-21 미쓰비시 마테리알 가부시키가이샤 Ag ALLOY FILM, AND SPUTTERING TARGET FOR FORMING Ag ALLOY FILM
KR20170141050A (en) * 2016-06-14 2017-12-22 엘지이노텍 주식회사 Semiconductor device
KR20200121280A (en) 2018-02-20 2020-10-23 미쓰비시 마테리알 가부시키가이샤 Ag alloy sputtering target, and manufacturing method of Ag alloy sputtering target
JP2021008380A (en) * 2019-07-02 2021-01-28 国立研究開発法人物質・材料研究機構 Semiconductor material containing compound composed of magnesium, tin, and nitrogen, and pigment including the same
CN113410346A (en) * 2021-07-30 2021-09-17 山西中科潞安紫外光电科技有限公司 Deep ultraviolet LED chip with flip structure and preparation method thereof
CN113659050A (en) * 2021-08-17 2021-11-16 天津三安光电有限公司 Light emitting diode and preparation method thereof
CN113707628A (en) * 2021-08-30 2021-11-26 乐山无线电股份有限公司 Planar diode chip for preventing silver migration
CN115472720A (en) * 2022-10-31 2022-12-13 江西兆驰半导体有限公司 Light emitting diode epitaxial wafer, preparation method thereof and light emitting diode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242516A (en) * 1997-02-21 1998-09-11 Sharp Corp Gallium nitride compound semiconductor light emitting element and its manufacture
JPH10303502A (en) * 1997-04-24 1998-11-13 Sharp Corp Gallium nitride compound semiconductor light emitting element and its manufacture
JPH11186598A (en) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> Nitride semiconductor light-emitting device having reflecting p-electrode, its manufacture and semiconductor optical electronic device
JPH11191641A (en) * 1997-10-14 1999-07-13 Matsushita Electron Corp Semiconductor light-emitting element, semiconductor light-emitting device using the same and manufacture thereof
JPH11220171A (en) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd Gallium nitride compound semiconductor device
JP2000174339A (en) * 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND GaN- BASED SEMICONDUCTOR PHOTODETECTING ELEMENT
JP2003168823A (en) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii nitride based compound semiconductor light emitting element
JP2003243705A (en) * 2002-02-07 2003-08-29 Lumileds Lighting Us Llc Light emitting semiconductor method and device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242516A (en) * 1997-02-21 1998-09-11 Sharp Corp Gallium nitride compound semiconductor light emitting element and its manufacture
JPH10303502A (en) * 1997-04-24 1998-11-13 Sharp Corp Gallium nitride compound semiconductor light emitting element and its manufacture
JPH11191641A (en) * 1997-10-14 1999-07-13 Matsushita Electron Corp Semiconductor light-emitting element, semiconductor light-emitting device using the same and manufacture thereof
JPH11186598A (en) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> Nitride semiconductor light-emitting device having reflecting p-electrode, its manufacture and semiconductor optical electronic device
JPH11220171A (en) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd Gallium nitride compound semiconductor device
JP2000174339A (en) * 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND GaN- BASED SEMICONDUCTOR PHOTODETECTING ELEMENT
JP2003168823A (en) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii nitride based compound semiconductor light emitting element
JP2003243705A (en) * 2002-02-07 2003-08-29 Lumileds Lighting Us Llc Light emitting semiconductor method and device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241348A1 (en) * 2006-04-17 2007-10-18 Nichia Corporation Semiconductor light emitting device
US8168996B2 (en) * 2006-04-17 2012-05-01 Nichia Corporation Semiconductor light emitting device
US8362516B2 (en) 2006-04-17 2013-01-29 Nichia Corporation Semiconductor light emitting device
JP2008140841A (en) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd Light-emitting element
JP2008171884A (en) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc Method of forming electrode
US7615794B2 (en) 2007-08-22 2009-11-10 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting apparatus
EP2028699A3 (en) * 2007-08-22 2014-08-06 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2011521461A (en) * 2008-05-20 2011-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip with a reflective layer
US8710512B2 (en) 2008-05-20 2014-04-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip comprising a reflective layer
JP2012227560A (en) * 2012-08-24 2012-11-15 Toshiba Corp Semiconductor light-emitting element and semiconductor light-emitting device
WO2014115712A1 (en) 2013-01-23 2014-07-31 三菱マテリアル株式会社 Ag ALLOY FILM-FORMING SPUTTERING TARGET, Ag ALLOY FILM, Ag ALLOY REFLECTIVE FILM, Ag ALLOY ELECTROCONDUCTIVE FILM, Ag ALLOY SEMI-PERMEABLE FILM
JP2014207327A (en) * 2013-04-12 2014-10-30 スタンレー電気株式会社 Semiconductor light-emitting element
US9257608B2 (en) 2013-09-13 2016-02-09 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
KR20160071476A (en) 2014-04-09 2016-06-21 미쓰비시 마테리알 가부시키가이샤 Ag ALLOY FILM, AND SPUTTERING TARGET FOR FORMING Ag ALLOY FILM
EP3428296A1 (en) 2014-04-09 2019-01-16 Mitsubishi Materials Corporation Sputtering target for forming a silver alloy film
KR20170141050A (en) * 2016-06-14 2017-12-22 엘지이노텍 주식회사 Semiconductor device
KR102501181B1 (en) * 2016-06-14 2023-02-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device
KR20200121280A (en) 2018-02-20 2020-10-23 미쓰비시 마테리알 가부시키가이샤 Ag alloy sputtering target, and manufacturing method of Ag alloy sputtering target
JP2021008380A (en) * 2019-07-02 2021-01-28 国立研究開発法人物質・材料研究機構 Semiconductor material containing compound composed of magnesium, tin, and nitrogen, and pigment including the same
JP7333585B2 (en) 2019-07-02 2023-08-25 国立研究開発法人物質・材料研究機構 Semiconductor materials containing compounds consisting of magnesium, tin and nitrogen, and pigments using the same
CN113410346A (en) * 2021-07-30 2021-09-17 山西中科潞安紫外光电科技有限公司 Deep ultraviolet LED chip with flip structure and preparation method thereof
CN113659050A (en) * 2021-08-17 2021-11-16 天津三安光电有限公司 Light emitting diode and preparation method thereof
CN113707628A (en) * 2021-08-30 2021-11-26 乐山无线电股份有限公司 Planar diode chip for preventing silver migration
CN115472720A (en) * 2022-10-31 2022-12-13 江西兆驰半导体有限公司 Light emitting diode epitaxial wafer, preparation method thereof and light emitting diode

Also Published As

Publication number Publication date
JP4951865B2 (en) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5008263B2 (en) Semiconductor light emitting device
JP5008262B2 (en) Semiconductor light emitting device
JP4973189B2 (en) Semiconductor element
JP4765632B2 (en) Semiconductor light emitting device
JP4951865B2 (en) Semiconductor light emitting device
JP4882792B2 (en) Semiconductor light emitting device
JP5040355B2 (en) Semiconductor light emitting device and light emitting device having the same
JP4622253B2 (en) Light emitting device and manufacturing method thereof
US7902565B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5634003B2 (en) Light emitting device
JP5186800B2 (en) Nitride semiconductor light emitting device, light emitting device including the same, and method for manufacturing nitride semiconductor light emitting device
KR100891403B1 (en) Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
JP4053926B2 (en) Nitride semiconductor light emitting device and light emitting device using the same
JPWO2012091008A1 (en) Semiconductor light emitting device
JP2005019646A (en) Semiconductor light emitting element, and light emitting device using the same
JP2007189097A (en) Semiconductor light emitting element
JP4773755B2 (en) Chip-type semiconductor light emitting device
JP2007300134A (en) Nitride semiconductor light emitting element, light emitting element, element laminate, and light emitting device using the same
EP2317574B1 (en) Light emitting device comprising metal oxide semiconductor layer and pattern for light extraction on active layer
EP2405496A2 (en) Light emitting device with an N-face between two n-type semiconductor layers
US8173469B2 (en) Fabrication method of light emitting device
KR101746002B1 (en) Light emitting device
JP2005328080A (en) Nitride semiconductor luminous element, luminous element, element laminated body, and luminous device using those
KR102075132B1 (en) Light emitting device
KR101722623B1 (en) Light-emitting element and Light-emitting element package

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Ref document number: 4951865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees