JP2006135064A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP2006135064A JP2006135064A JP2004322189A JP2004322189A JP2006135064A JP 2006135064 A JP2006135064 A JP 2006135064A JP 2004322189 A JP2004322189 A JP 2004322189A JP 2004322189 A JP2004322189 A JP 2004322189A JP 2006135064 A JP2006135064 A JP 2006135064A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- circuit board
- printed circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 71
- 239000007787 solid Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 30
- 230000001939 inductive effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000005855 radiation Effects 0.000 description 8
- 230000010354 integration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、プリント基板に関し、特に、デバイスの電源デカップリングをコンデンサを用いて行うプリント基板に関する。 The present invention relates to a printed circuit board, and more particularly to a printed circuit board that performs power supply decoupling of a device using a capacitor.
近年、電子機器の高機能化、高性能化に伴って、IC(Integrated Circuit)やASIC(Application Specific Integrated Circuit)等の集積化や、これらを動作させる信号の高周波数化が進められている。 2. Description of the Related Art In recent years, integration of ICs (Integrated Circuits) and ASICs (Application Specific Integrated Circuits) and higher frequencies of signals for operating the electronic devices have been promoted along with higher functionality and higher performance of electronic devices.
しかしながら、IC等の集積化や高周波数化は、回路中の高周波電流の増加を招き、放射ノイズの増大につながっている。このため、バイパスコンデンサにより、電源ライン中のノイズを低減したり、デカップリングを行い、コモンモード放射ノイズを低減させているのはもちろんのこと、この他にも、ノーマルモード放射ノイズを低減させるための様々な対策が施されている。 However, the integration and higher frequency of ICs and the like increase the high-frequency current in the circuit, leading to an increase in radiation noise. For this reason, in addition to reducing noise in the power line and decoupling the bypass capacitor to reduce common mode radiation noise, in addition to reducing normal mode radiation noise Various measures are taken.
例えば、特許文献1や特許文献2に記載の技術では、プリント回路基板の電源層とグランド層のそれぞれをバイパスコンデンサとIC間を接続する第1の電源パターン、第1のグランドパターンに接続せずに、電源層をビアホールと第2の電源パターンを介してバイパスコンデンサの一端に接続し、グランド層をビアホールと第2のグランドパターンを介してバイパスコンデンサの他端に接続するように構成し、バイパスコンデンサとIC間に高周波電流が流れた際に、電源層とグランド層間で高周波電圧リプルが発生することを防止し、その結果としてプリント回路基板から放射する電磁波ノイズを減少することができるようにしている。
しかしながら、特許文献1や特許文献2に記載された構成では、ICとバイパスコンデンサとの距離が長くなるため、比較的低速(外部クロック10MHz程度)で動作するICに対してのノイズ対策とはなるものの、比較的高速(外部クロック40〜50MHz以上)で動作するICを実装した回路では、ノイズの除去効率が低下することが考えられる。
However, in the configurations described in Patent Document 1 and
また、同構成では、電源パターンとグランドパターンにより配線面積が大きくなり、高密度での実装に不向きであるとともに、これらパターンのインダクタンス成分による電圧降下の発生も懸念される。 Further, in this configuration, the wiring area becomes large due to the power supply pattern and the ground pattern, which is not suitable for high-density mounting, and there is a concern about the occurrence of a voltage drop due to the inductance component of these patterns.
そこで、本発明は、比較的高速で動作するIC等のデバイスを実装し、コンデンサの最適配置により電源のデカップリングを行う事により、デバイスへの高周波電流の安定した供給、電源のリップルノイズ低減、更にはコモンモードノイズの発生を抑制することのできるプリント基板を提供することを目的とする。 Therefore, the present invention mounts a device such as an IC that operates at a relatively high speed and performs decoupling of the power supply by optimal arrangement of capacitors, thereby stably supplying a high-frequency current to the device, reducing ripple noise of the power supply, Furthermore, it aims at providing the printed circuit board which can suppress generation | occurrence | production of common mode noise.
上述した目的を達成するため、請求項1の発明は、電源層とグランド層とを有し、デバイスの電源デカップリングをコンデンサを用いて行うプリント基板であって、前記デバイスの電源端子と前記コンデンサの一端との間を、前記デバイスおよび前記コンデンサを実装可能な最小限の距離の第1のプリントパターンで接続するとともに、前記コンデンサの一端と前記電源層との間を前記第1のプリントパターンよりも長い第2のプリントパターンで接続することを特徴とする。 In order to achieve the above-described object, the invention of claim 1 is a printed circuit board having a power supply layer and a ground layer and performing power supply decoupling of a device using a capacitor, wherein the power supply terminal of the device and the capacitor Is connected with a first printed pattern having a minimum distance that allows the device and the capacitor to be mounted, and between the one end of the capacitor and the power supply layer by the first printed pattern. Also, a long second print pattern is used for connection.
また、請求項2の発明は、請求項1の発明において、前記デバイスのグランド端子と前記コンデンサの他端とを前記第1のプリントパターンと同じ長さの第3のプリントパターンで接続するとともに、前記コンデンサの他端と前記グランド層とをビアを介して接続することを特徴とする。
The invention of
また、請求項3の発明は、請求項1の発明において、前記デバイスのグランド端子と前記グランド層とをビアを介して接続するとともに、前記コンデンサの他端と前記グランド層とをビアを介して接続することを特徴とする。 According to a third aspect of the invention, in the first aspect of the invention, the ground terminal of the device and the ground layer are connected via a via, and the other end of the capacitor and the ground layer are connected via a via. It is characterized by connecting.
また、請求項4の発明は、請求項3の発明において、前記コンデンサの他端と前記グランド層とを複数のビアを介して接続することを特徴とする。 According to a fourth aspect of the present invention, in the third aspect of the present invention, the other end of the capacitor and the ground layer are connected through a plurality of vias.
また、請求項5の発明は、請求項3の発明において、前記デバイスのグランド端子と前記グランド層とを接続するビアと、前記コンデンサの他端と前記グランド層を接続するビアとを、ベタグランドとして形成された第4のプリントパターンで接続することを特徴とする。 According to a fifth aspect of the present invention, there is provided a solid ground according to the third aspect, wherein the via connecting the ground terminal of the device and the ground layer, and the via connecting the other end of the capacitor and the ground layer. The connection is made with a fourth print pattern formed as follows.
また、請求項6の発明は、電源層とグランド層とを有し、デバイスの電源デカップリングをコンデンサを用いて行うプリント基板であって、前記デバイスの電源端子と前記電源層とをプリントパターンで接続するとともに、該プリントパターンの前記電源端子側から、前記デバイスと前記コンデンサとを実装可能な最小限の距離に前記コンデンサを配設したことを特徴とする。 According to a sixth aspect of the present invention, there is provided a printed circuit board having a power supply layer and a ground layer, wherein the power supply decoupling of the device is performed using a capacitor. The capacitor is disposed at a minimum distance from which the device and the capacitor can be mounted from the power supply terminal side of the printed pattern.
また、請求項7の発明は、電源層とグランド層とを有し、デバイスの電源デカップリングをコンデンサを用いて行うプリント基板であって、前記デバイスの電源端子と前記コンデンサの一端との間を、前記デバイスおよび前記コンデンサを実装可能な最小限の距離で接続する第1のプリントパターンと、前記コンデンサの一端と前記電源層との間を接続する第2のプリントパターンとを具備し、前記第2のプリントパターンを前記第1のプリントパターンよりも長くしたことを特徴とする。 According to a seventh aspect of the present invention, there is provided a printed circuit board having a power supply layer and a ground layer, and performing power supply decoupling of the device using a capacitor, between the power supply terminal of the device and one end of the capacitor. A first printed pattern for connecting the device and the capacitor at a minimum distance that can be mounted, and a second printed pattern for connecting between one end of the capacitor and the power supply layer, The second print pattern is longer than the first print pattern.
本発明によれば、デバイスの電源端子とコンデンサの一端との間を、両者を実装可能な最小限の距離のプリントパターンで接続するように構成したので、デバイスへの高周波電流の供給が安定し、リップルノイズも低減でき、放射ノイズの発生に関わる高周波ループ面積が最小になり、ノイズの発生を抑制することができる。 According to the present invention, since the power supply terminal of the device and one end of the capacitor are connected with a printed pattern having a minimum distance that can be mounted, the supply of high-frequency current to the device is stable. Ripple noise can also be reduced, the high-frequency loop area related to the generation of radiation noise is minimized, and the generation of noise can be suppressed.
以下、本発明に係るプリント基板の一実施の形態について、添付図面を参照して詳細に説明する。 Hereinafter, an embodiment of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の概念を説明するための図である。本発明では、IC(ASICやLSI(Large Scale Integration)等を含む)1とデカップリング用のコンデンサ2とを接続する配線3の長さ、つまり、IC1に対するコンデンサ2の実装距離を最小とする。この配線3の長さは、実際には、部品実装機(インサートマシン)の制約により決められる最小長とする。また、電源側とコンデンサ2を接続する配線4の長さを、配線3の長さよりも長くする。これにより、図中に矢印Aで示す高周波ループの面積を最小限とし、高周波電流の安定供給と放射ノイズの低減を図っている。
FIG. 1 is a diagram for explaining the concept of the present invention. In the present invention, the length of the wiring 3 that connects the IC (including ASIC, LSI (Large Scale Integration), etc.) 1 and the
IC1とコンデンサコンデンサ2の具体的な実装方法については、以下の各実施例で説明する。
Specific mounting methods of the IC 1 and the
実施例1で説明する構成では、図2に示すように、IC1の電源ピン11とコンデンサ2の一端とをプリント基板上のパターン31で接続し、IC1のグランドピン12とコンデンサ2の他端とをプリント基板上のパターン51で接続している。パターン31とパターン51は、いずれも、部品実装機の制約により決められる最小長である。
In the configuration described in the first embodiment, as shown in FIG. 2, the power pin 11 of the IC 1 and one end of the
また、コンデンサ2の端子のうち、電源ピン11と接続されている側の端子は、プリント基板上のパターン41とビア42を介して、プリント基板の電源層と接続され、コンデンサ2の端子のうち、グランドピン12と接続されている側は、ビア52を介して、プリント基板のグランド層に接続されている。なお、IC1とコンデンサ2のいずれも、プリント基板の表面に形成されたベタグランド61には接続されていない。
Of the terminals of the
図3は、図2に示した構成の等価回路を示した図である。同図に示す等価回路では、符号20で示す要素は、コンデンサ2の等価回路であり、符号L31、L41、L42、L51、L52で示す要素は、それぞれ、パターン31、パターン41、ビア42、パターン51、ビア52のインダクタンス成分を表している。
FIG. 3 is a diagram showing an equivalent circuit of the configuration shown in FIG. In the equivalent circuit shown in the figure, an element indicated by
この構成においては、放射ノイズの発生に関わる高周波ループには、コンデンサ2に加え、インダクタンス成分L31、インダクタンス成分L51が含まれることとなる。
In this configuration, the high frequency loop related to the generation of radiation noise includes an inductance component L31 and an inductance component L51 in addition to the
実施例2で説明する構成では、図4に示すように、IC1の電源ピン11とコンデンサ2の一端とをプリント基板上のパターン32で接続する。このパターン32は、部品実装機の制約により決められる最小長である。また、コンデンサ2の端子のうち、電源ピン11と接続されている側の端子は、プリント基板上のパターン43とビア44を介して、プリント基板の電源層と接続されている。
In the configuration described in the second embodiment, as shown in FIG. 4, the power supply pin 11 of the IC 1 and one end of the
一方、IC1のグランドピン12は、ビア53を介してプリント基板のグランド層と接続され、コンデンサ2の他端は、ビア54とビア55を介してプリント基板のグランド層と接続されている。ただし、コンデンサ2の端子をビア54とビア55の両者を介してプリント基板のグランド層に接続することが困難である場合には、いずれか一方を介しての接続としてもよい。
On the other hand, the
なお、IC1とコンデンサ2のいずれも、プリント基板の表面に形成されたベタグランド62には接続されていない。
Neither IC1 nor
図5は、図4に示した構成の等価回路を示した図である。同図に示す等価回路では、符号20で示す要素は、コンデンサ2の等価回路であり、符号L32、L43、L44、L53、L54、L55で示す要素は、それぞれ、パターン32、パターン43、ビア44、ビア53、ビア54、ビア55のインダクタンス成分を表している。
FIG. 5 is a diagram showing an equivalent circuit of the configuration shown in FIG. In the equivalent circuit shown in the figure, the element indicated by
この構成においては、放射ノイズの発生に関わる高周波ループには、コンデンサ2に加え、インダクタンス成分L32、インダクタンス成分L53、インダクタンス成分L54、インダクタンス成分L55が含まれることとなる。
In this configuration, the high-frequency loop related to the generation of radiation noise includes the inductance component L32, the inductance component L53, the inductance component L54, and the inductance component L55 in addition to the
実施例3で説明する構成では、図6に示すように、IC1の電源ピン11とコンデンサ2の一端とをプリント基板上のパターン33で接続する。このパターン33は、部品実装機の制約により決められる最小長である。また、コンデンサ2の端子のうち、電源ピン11と接続されている側の端子は、プリント基板上のパターン45とビア46を介して、プリント基板の電源層と接続されている。
In the configuration described in the third embodiment, as shown in FIG. 6, the power supply pin 11 of the IC 1 and one end of the
一方、IC1のグランドピン12とコンデンサ2の他端は、プリント基板の表面に形成されたベタグランド63と接続されている。ただし、ベタグランド63は、プリント基板の表面層に形成されていることからノイズ的に不安定であるため、グランドピン12の近傍でビア64を介してベタグランド63とプリント基板のグランド層を接続し、コンデンサ2の近傍で、ビア65およびビア66を介してベタグランド63とプリント基板のグランド層を接続している。なお、ビア65とビア66の両者を形成することが困難である場合には、いずれか一方のみを形成するようにしてもよい。
On the other hand, the
図7は、図6に示した構成の等価回路を示した図である。同図に示す等価回路では、符号20で示す要素は、コンデンサ2の等価回路であり、符号L33、L45、L46、L63、L64、L65、L66で示す要素は、それぞれ、パターン33、パターン45、ビア46、ベタグランド63、ビア64、ビア65、ビア66のインダクタンス成分を表している。また、符号L67は、ベタグランド63とプリント基板のグランド層を接続する他のビアのインダクタンス成分を表している。
FIG. 7 is a diagram showing an equivalent circuit of the configuration shown in FIG. In the equivalent circuit shown in the figure, the element indicated by
この構成においては、放射ノイズの発生に関わる高周波ループには、コンデンサ2に加え、インダクタンス成分L33、インダクタンス成分L64、インダクタンス成分L65、インダクタンス成分L66が含まれることとなる。
In this configuration, in addition to the
1 IC
2 コンデンサ
3 配線
4 配線
11 電源端子
12 グランド端子
20 コンデンサ等価回路
31 パターン
32 パターン
33 パターン
41 パターン
42 ビア
43 パターン
44 ビア
45 パターン
46 ビア
51 パターン
52 ビア
53 ビア
54 ビア
55 ビア
61 ベタグランド
62 ベタグランド
63 ベタグランド
64 ビア
65 ビア
66 ビア
L31 インダクタンス成分
L32 インダクタンス成分
L33 インダクタンス成分
L41 インダクタンス成分
L42 インダクタンス成分
L43 インダクタンス成分
L44 インダクタンス成分
L45 インダクタンス成分
L46 インダクタンス成分
L51 インダクタンス成分
L52 インダクタンス成分
L53 インダクタンス成分
L54 インダクタンス成分
L55 インダクタンス成分
L61 インダクタンス成分
L62 インダクタンス成分
L63 インダクタンス成分
L64 インダクタンス成分
L65 インダクタンス成分
L66 インダクタンス成分
L67 インダクタンス成分
1 IC
2 capacitor 3 wiring 4 wiring 11
Claims (7)
前記デバイスの電源端子と前記コンデンサの一端との間を、前記デバイスおよび前記コンデンサを実装可能な最小限の距離の第1のプリントパターンで接続するとともに、前記コンデンサの一端と前記電源層との間を前記第1のプリントパターンよりも長い第2のプリントパターンで接続することを特徴とするプリント基板。 A printed circuit board having a power supply layer and a ground layer and performing power supply decoupling of a device using a capacitor,
The power terminal of the device and one end of the capacitor are connected by a first printed pattern with a minimum distance that can mount the device and the capacitor, and between the one end of the capacitor and the power layer. Are connected by a second print pattern longer than the first print pattern.
前記デバイスの電源端子と前記電源層とをプリントパターンで接続するとともに、該プリントパターンの前記電源端子側から、前記デバイスと前記コンデンサとを実装可能な最小限の距離に前記コンデンサを配設したことを特徴とするプリント基板。 A printed circuit board having a power supply layer and a ground layer and performing power supply decoupling of a device using a capacitor,
The power supply terminal of the device and the power supply layer are connected by a print pattern, and the capacitor is disposed at a minimum distance at which the device and the capacitor can be mounted from the power supply terminal side of the print pattern. Printed circuit board characterized by
前記デバイスの電源端子と前記コンデンサの一端との間を、前記デバイスおよび前記コンデンサを実装可能な最小限の距離で接続する第1のプリントパターンと、
前記コンデンサの一端と前記電源層との間を接続する第2のプリントパターンと
を具備し、
前記第2のプリントパターンを前記第1のプリントパターンよりも長くした
ことを特徴とするプリント基板。 A printed circuit board having a power supply layer and a ground layer and performing power supply decoupling of a device using a capacitor,
A first printed pattern for connecting the power terminal of the device and one end of the capacitor at a minimum distance at which the device and the capacitor can be mounted;
A second printed pattern connecting between one end of the capacitor and the power supply layer,
The printed circuit board, wherein the second printed pattern is longer than the first printed pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004322189A JP2006135064A (en) | 2004-11-05 | 2004-11-05 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004322189A JP2006135064A (en) | 2004-11-05 | 2004-11-05 | Printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006135064A true JP2006135064A (en) | 2006-05-25 |
Family
ID=36728346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004322189A Pending JP2006135064A (en) | 2004-11-05 | 2004-11-05 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006135064A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251792A (en) * | 2007-03-30 | 2008-10-16 | Nec Corp | Capacitor mounting method, and printed circuit board |
JP2010073746A (en) * | 2008-09-16 | 2010-04-02 | Denso Corp | Electronic apparatus |
WO2017094062A1 (en) * | 2015-11-30 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | Electronic device |
-
2004
- 2004-11-05 JP JP2004322189A patent/JP2006135064A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251792A (en) * | 2007-03-30 | 2008-10-16 | Nec Corp | Capacitor mounting method, and printed circuit board |
JP2010073746A (en) * | 2008-09-16 | 2010-04-02 | Denso Corp | Electronic apparatus |
WO2017094062A1 (en) * | 2015-11-30 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | Electronic device |
US10638600B2 (en) | 2015-11-30 | 2020-04-28 | Renesas Electronics Corporation | Electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354949B2 (en) | Printed circuit board | |
US7466560B2 (en) | Multilayered printed circuit board | |
JP2007250928A (en) | Multilayer printed wiring board | |
EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
JP2008198761A (en) | Semiconductor device | |
JP2006135064A (en) | Printed circuit board | |
CN105917567A (en) | Controller for power converter | |
US7405919B2 (en) | Electronic circuit having transmission line type noise filter | |
WO2011058720A1 (en) | Semiconductor device | |
US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
JP2002374048A (en) | Printed-circuit board, method of designing printed pattern and electronic apparatus with mounted printed- circuit board | |
JP2007048879A (en) | Electronic device | |
JP2010073792A (en) | Semiconductor device and one-chip microcomputer | |
JP2007281004A (en) | Multilayer wiring structural body and multilayer printed board | |
JP2015027041A (en) | Oscillator | |
JP2008010469A (en) | Electronic equipment | |
JP4696628B2 (en) | Electric circuit and noise suppression method | |
JPH11150343A (en) | Noise inhibiting circuit and printed wiring board thereof | |
KR100708378B1 (en) | Grounding and Power Supply Wiring Pattern Design Method of DC / DC Converters | |
JP2009044029A (en) | Circuit device mounted with a plurality of microcomputers | |
JP2012238724A (en) | Printed wiring board | |
JP2006310435A (en) | Multilayer printed board | |
JP2000040637A (en) | Capacitor mounting structure for wiring board for power circuit | |
JP2006261479A (en) | Multilayer printed circuit board and electronic equipment | |
JP2002083920A (en) | Power fluctuation reduction circuit board |