[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006178435A - 液晶表示装置とその駆動方法 - Google Patents

液晶表示装置とその駆動方法 Download PDF

Info

Publication number
JP2006178435A
JP2006178435A JP2005338010A JP2005338010A JP2006178435A JP 2006178435 A JP2006178435 A JP 2006178435A JP 2005338010 A JP2005338010 A JP 2005338010A JP 2005338010 A JP2005338010 A JP 2005338010A JP 2006178435 A JP2006178435 A JP 2006178435A
Authority
JP
Japan
Prior art keywords
period
scanning
liquid crystal
backlight
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005338010A
Other languages
English (en)
Other versions
JP5183871B2 (ja
Inventor
Yoshifumi Sekiguchi
好文 關口
Tsunenori Yamamoto
恒典 山本
Shoichi Hirota
昇一 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2005338010A priority Critical patent/JP5183871B2/ja
Publication of JP2006178435A publication Critical patent/JP2006178435A/ja
Application granted granted Critical
Publication of JP5183871B2 publication Critical patent/JP5183871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】液晶表示装置において、フリッカを抑制して良好な画像を維持しつつ、低消費電力化を可能とする。
【解決手段】走査期間Ｔｓとこの走査期間より長い保持期間Ｔｈとからなるフレーム期間Ｔｆに同期して、バックライトを複数回点滅させる。バックライトの１回の点滅期間を１／６０秒以下のＢＬ期間ＴBLとし、１フレーム期間Ｔｆ内の４つのＢＬ期間において、バックライトは４回点滅する。これによって、フリッカを抑制し、電力を削減することができる。
【選択図】図１

Description

本発明は、携帯電話等のモバイル機器の表示装置に係り、フリッカ(ちらつき)が抑制された高画質で、かつ、低消費電力化可能な液晶表示装置及びその駆動方法に関する。
バックライト制御による透過率不均一を抑制する方法としては、下記特許文献１に開示されるように、液晶表示パネルと、その背面に設置され複数の発光源を有するバックライトと、複数の発光源に対応して輝度を設定する複数の輝度値設定回路とを備え、液晶表示パネルの表示に現れる透過率不均一を相殺するように複数の輝度値設定回路で複数の発光源の輝度を調整することが挙げられる。
また、走査期間と全走査配線を非走査状態とする休止期間の和を１フレーム期間とする駆動方法としては、下記特許文献２及び３に開示されている。
特開２００３−２５５９１４号公報 特開２００１−３１２２５３号公報 特開２００４−２０６０７５号公報
上記特許文献１に記載の技術は、１フレーム内に走査期間と同程度以上の長さの保持期間を設ける駆動方法及びその駆動方法によるフリッカの特性及びその抑制方法を考慮していない。
また、上記特許文献２及び３に記載の技術は、バックライトの制御に関しては考慮されていない。特に、バックライトの制御によるフリッカの抑制に関して考慮されていない。
以下、本発明が解決しようとする課題について、図１２を用いて説明する。同図（ａ）は、液晶表示装置のブロック図である。液晶表示装置１は、液晶パネル２，信号配線駆動回路３，走査配線駆動回路４，電源回路５及びバックライト部６を有する。
これらの回路は、別々のＬＳＩに設けられることもあり、一部共通、全て共通のＬＳＩに設けられることもある。また、一部若しくは全部を液晶パネル２に内蔵することもある。
ここでは、別々のＬＳＩに設けられた場合において、以下の説明を行う。液晶パネル２には、マトリクス状にＮ行Ｍ列（便宜上、Ｎ，Ｍは２以上の偶数とする。）の画素が配置されているものとする。また、表示方式はノーマリーホワイト（電圧無印加時に表示が白となる。）とする。
図１２（ｂ）に、ｎ行ｍ列の画素の等価回路図を示し、同図（ｃ）に、フレーム毎反転駆動の駆動スキームと、１行目，Ｎ／２行目，Ｎ行目の画素の光学応答ＯＰ1，ＯＰN/2，ＯＰN を示す。また、Ｖg1，ＶgN/2，ＶgNは、１行目，Ｎ／２行目，Ｎ行目の走査配線電位であり、その時間変化の略図を示す。
図１２（ｂ）に示される等価回路について説明する。信号配線１０１と走査配線１０２の交差部にスイッチとしてのアクティブ素子が存在し、このアクティブ素子を薄膜トランジスタ（以下「ＴＦＴ」という。）とする。
走査配線１０２は、ＴＦＴのオン／オフを制御し、ｎ行目の走査配線電位Ｖgnが‘ハイ’（電位は概ね８Ｖから１５Ｖ程度の値をとる。）の時は、ＴＦＴはオンの状態で、信号配線１０１と画素電極間は導通し、ｍ列目の信号配線電位Ｖdmが画素電極１０４に印加される。
ｎ行目の走査配線電位Ｖgnが‘ロー’(電位は概ね０Ｖから−１５Ｖ程度の値をとる。)の時は、ＴＦＴはオフの状態で、信号配線１０１と画素電極１０４との間は高抵抗状態となり画素の電荷は保持される。オフ状態のＴＦＴは、回路的には信号配線１０１と画素電極１０４に接続される抵抗Ｒoffで表される。
液晶は、液晶容量Ｃlcと液晶抵抗Ｒlcの並列回路で表され、この並列回路に印加されている電圧（以下「液晶電圧」という。）に応じて液晶分子は動き、所望の輝度を表示する。容量配線１０３と画素電極１０４との間には電荷を保持するための保持容量Ｃstg が配置されている。
ＴＦＴに接続される信号配線１０１と画素電極１０４との間には寄生容量Ｃsd1 が存在し、信号配線１０１の反対側の信号配線と画素電極間には寄生容量Ｃsd2 が存在する。また、画素電極１０４と走査配線１０２との間にも寄生容量Ｃgsが存在する。
寄生容量の存在により、信号配線１０１や走査配線１０２の電位が変動する際には、容量結合により画素電極電位は変動し、光学応答変化を起こす。また、ＴＦＴがオフの状態でも抵抗Ｒoffと抵抗Ｒlcの存在によりリーク電流が流れ画素電極電位が変動する。
図１２（ｃ）に示される駆動スキームについて説明する。連続する２フレーム分の駆動スキームを示しており、１フレーム期間Ｔｆにおいて対向電極１００の電位Ｖcom は、電位ＶcomH又は電位ＶcomLをとる。
対向電極電位Ｖcomが、電位ＶcomLの時のフレームを正フレームとし、対向電極電位
Ｖcomが、電位ＶcomHの時のフレームを負フレームとする。液晶電圧の極性は正フレームの時は、所望のタイミングで正となるように書き込まれ、同様に、負フレームの時は負となるように書き込まれる。フレーム毎に対向電極電位Ｖcom は反転する。信号配線電位
Ｖdmは画像データ電位に応じた電位となる。
図１２では、説明を簡単にするために、液晶パネルの全面に画像データが、黒である表示をしている場合を示している。また、バックライトの輝度を一定としている場合を示している。液晶表示装置の場合、黒データの画像を表示していても、バックライト光が漏れるために、同図（ｃ）に示すような光学応答変化が起こる。
フレーム切り替え時において、対向電極電位Ｖcom 及び信号配線電位Ｖdmが変動するために、容量結合により液晶電圧も変動を起こす。また、フレーム切り替え後は、再び走査されるまでリーク電流により液晶電圧変動が起こる。表示される輝度も液晶電圧の変動に同期して液晶の応答による遅延を伴いながら変動する。
図１２（ｃ）に示すように、１行目の画素は、フレーム切り替え後すぐに走査されるために、フレーム切り替え時の影響が少ない。また、リーク電流による影響は、走査されるフレームと次のフレームの間で対向電極電位Ｖcom と信号配線電位Ｖdmが反転するために、走査されるフレームの次のフレームで画像データを保持している間に大きくなる。
したがって、１行目の画素はフレーム切り替わり後、すぐに走査されるために、リーク電流による影響も少ない。
フレーム内において、走査されるタイミングが遅くなるほど、容量結合及びリーク電流の影響が大きくなる。また、一般的に、正フレームと負フレームでは光学応答波形が非対称となる。正負でＴＦＴのオフ抵抗が異なることが１つの原因である。
光学応答変化はフリッカとして知覚されることがある。特に、フレーム周波数を６０
Ｈｚより低い周波数にした場合には、フリッカの周波数も６０Ｈｚより低くなり、フリッカが知覚され易くなる。
そのために、光学応答変化を十分に小さくする必要がある。ここで、目のフリッカに対する感度について説明すると、概ね６０Ｈｚ以上の周波数のフリッカは検知されない。
ＣＲＴが６０Ｈｚの周期でパルス的な発光をすることで表示をしていることを考えると簡単に理解できる。
概ね６０Ｈｚを境として、６０Ｈｚよりフレーム周波数が低くなると徐々にフリッカに対する目の感度が上がりフレームにおける小さな輝度の変化もフリッカとして知覚されるようになる。
１５Ｈｚのフリッカにおいては、フレームの最初と最後における輝度の変化をフレームの輝度の平均値で割った値が約０.０３から０.０４以上の場合には、フリッカとして知覚されるようになることが実験により分かっている。
上述した１フレーム内に走査期間と同程度以上の長さの保持期間を設けない場合、１フレームの大部分で光学応答変化が起こる。
リーク電流及び容量結合による液晶電圧の変化を考慮した上で、さらに、液晶の応答を考慮して、バックライトの輝度を制御することにより光学応答変化を逐次補償して、人間に光学応答変化が起こっていないように知覚させることは難しい。なぜならば、リーク電流や容量結合による液晶電圧の変化の大きさは階調及び信号配線の振動幅に依存する。
また、液晶の応答も階調に依存する。そのために、複数の階調が存在する画像を表示する液晶パネルにおいて、１フレーム期間全体で変化する輝度を補償するように、バックライトの制御を行わなければならないためである。また、前述したバックライト制御を行うためには大規模な周辺回路が必要となる。
また、駆動方法のみでフリッカを抑制する場合、駆動方法だけで完全にフリッカを抑制することは難しく、画素設計において保持容量を大きくし、フリッカを抑制することがある。保持容量を大きくすると開口率が低下するという課題がある。
本発明の目的は、簡単な駆動方法によりドライバーコストを上げずに、保持容量を大きくするというような制限を画素設計に与えずに、フリッカを抑制することにより高画質で、かつ、消費電力を低減できる液晶表示装置及びその駆動方法を提供することである。
一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、前記走査期間において、前記バックライト部の消灯期間が前記バックライト部の点灯期間より長くすることで、フリッカを抑制することが可能となる。（請求項１に対応する。）
また、一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、走査を開始して、走査を行う全ての走査配線の内、概ね半分の走査配線を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とした場合に、前記走査期間の前半において、前記バックライト部の点灯期間を有し、前記走査期間の後半において、前記バックライト部の消灯期間を有することで、フリッカを抑制することが可能となる。（請求項２に対応する。）
また、一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間は連続的に繰り返され、前記保持期間において、前記バックライト部は少なくとも１回点滅し、前記走査期間において、前記バックライト部の消灯期間が点灯期間より長くすることで、フリッカを抑制することが可能となる。（請求項３に対応する。）
また、一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間は連続的に繰り返され、前記保持期間において、前記バックライト部は少なくとも１回点滅し、走査を開始して、走査を行う全ての走査配線の内、概ね半分の走査配線を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とした場合に、前記走査期間の前半において、前記バックライト部の点灯期間を有し、前記走査期間の後半において、前記バックライト部の消灯期間を有することで、フリッカを抑制することが可能となる。（請求項４に対応する。）
また、一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置において、前記バックライト部の光源が発光ダイオードであり、前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、前記走査期間において、前記バックライト部の消灯期間が前記バックライト部の点灯期間より長くなるようにバックライトのタイミングを制御する制御回路を有することで、フリッカを抑制し電力を低減できる。（請求項１６に対応する。）
また、一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置において、前記バックライト部の光源が発光ダイオードであり、前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、走査を開始して、走査を行う全ての走査配線の内、概ね半分の走査配線を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とした場合に、前記走査期間の前半において、前記バックライト部の点灯期間を有し、前記走査期間の後半において、前記バックライト部の消灯期間を有するようにバックライトのタイミングを制御する制御回路を有することで、フリッカを抑制し電力を低減できる。
（請求項１７に対応する。）
また、一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を照射するバックライト部とを有する液晶表示装置において、
前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、前記信号配線に与える電圧のダイナミックレンジを調整可能とし、任意のフレームにおいて、前記ダイナミックレンジを小さくし、同時に１フレームにおけるバックライトの光量を小さくすることで、フリッカを抑制し電力を低減できる。（請求項２６に対応する。）
また、一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置又はその駆動方法において、前記画素に前記信号配線から画像データを与える走査期間と前記走査期間の直後に前記走査配線の全てを非走査状態とする前記走査期間より長い保持期間とからなるフレーム期間に同期して、前記バックライト部の消灯期間と前記消灯期間に続く点灯期間とからなるＢＬ期間をフレーム期間内に複数設定し、前記複数のＢＬ期間で、前記バックライト部を間欠駆動することで、フリッカを抑制し電力を低減できる。(請求項２７，２８に対応する。)
なお、本発明は、特許請求の範囲に記載された構成および後述する実施の形態に開示される構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。
以上、本発明によると、良好な画質を維持しつつ、フリッカを抑制し電力を低減する効果を奏する。
以下、図面を用いて、本発明の実施例を説明する。
本発明の実施例１について説明する。まず、一般に、液晶表示装置において、走査期間と同程度以上の長さの保持期間を設ける場合と、保持期間を設けない場合とでは、光学応答波形が異なる。保持期間を設けた場合は、走査期間で光学応答変化が起こり、保持期間では時間的に概ね輝度が一定となるか、若しくは、緩やかな光学応答変化が起こることが実験から分かっている。
この実験結果を図２に示す。バックライトの輝度は一定にしている。走査期間Ｔｓは概ね１６.６ｍｓ （≒１／６０秒）とし、保持期間Ｔｈを概ね５０ｍｓとした。フレーム期間Ｔｆは概ね６６.６ｍｓ （≒１／１５秒）である。つまり、フレーム期間は１／６０秒より長く、１秒より短い期間となる。
同図において、最上段にあるグラフは相対輝度１２.５％ の時の光学応答波形を示している。相対輝度とは、液晶パネルが表示できる最大輝度を１００％とし、最低輝度を０％とした場合の相対的な輝度である。中段のグラフは相対輝度５０％、最下段のグラフは相対輝度８２.５％ の時の光学応答波形を示している。
各グラフの横軸は時刻（ｍｓ）を表し、縦軸はフレームの輝度の平均値で各時刻における輝度を規格化した規格化輝度（％）である。表示方式がノーマリーホワイトである液晶パネルの中央部を測定したものである。したがって、概ねＮ／２行目の画素付近の画素を測定している。
測定部の画素はフレーム開始後約８.３ｍｓ の時に走査される。何れのグラフにおいても保持期間Ｔｈにおける光学応答変化は殆ど無く輝度が一定であることが分かる。走査期間Ｔｓにおいては、相対輝度が低くなるに連れて光学応答変化が大きくなることが分かる。
また、走査期間Ｔｓで起こる光学応答変化は何れの輝度においても輝度が一度上昇し、概ね走査される時刻に最大となり、応答が遅くても保持期間Ｔｈの前半までには、走査期間Ｔｓの最初の輝度になる。
前記輝度の上昇はフレーム切り替え時に極性反転したために生じる容量結合による液晶電圧の変化と、信号配線電位と画素電極電位の電位差が、極性反転する前に比べて大きくなることに起因するリーク電流の増大のためである。
保持期間Ｔｈの輝度が一定なのは、各配線の電位が一定であるため容量結合による液晶電圧変動がなく、かつ、信号配線電位と画素電極電位の電位差が、概ね信号配線電位の振幅よりも小さく、リーク電流が小さいためである。
したがって、保持期間を設けた場合には、保持期間における輝度は一定か、若しくは、緩やかな光学応答変化であり、主な光学応答変化は走査期間で起こるため、走査期間の光学応答変化を抑制することに注力すればよい。
ここで、液晶表示装置の電力について説明する。液晶表示装置の電力には、ロジック回路の電力や容量とみなせる液晶パネルの充放電に伴う電力などの動作回数に比例する動作電力と、アナログ回路などで定常的に消費される定常電力と、バックライト部の電力の３種類が存在する。本実施例では、液晶パネルを駆動するのに関わる動作電力と定常電力を低減することを目的とする。
保持期間を設けない場合には、フレーム周波数を低減しても動作電力しか低減されないが、保持期間を設ける場合は、保持期間には画像データの保持動作だけであるので、保持動作に関係ないアナログ回路を停止することが可能となる。
したがって、保持期間を設ける場合は、フレーム周波数の低減を行うことで、動作電力と定常電力の両方を低減することが可能となる。また、現行は低周波数のフリッカを低減することができないために、６０Ｈｚ以上のフレーム周波数で駆動している。
フレーム周波数を６０Ｈｚとし、例えば、走査期間を８.３ｍｓ、保持期間を８.３ｍｓとして駆動した場合は、保持期間にアナログ回路を停止することで定常電力は削減できるが、フレーム周波数が６０Ｈｚであるため、単位時間当りのロジック回路等の動作回数は保持期間を設けない場合と変わらず、動作電力を削減できない。
したがって、定常電力と動作電力の両方を効果的に削減するためには、フレーム周波数を６０Ｈｚよりも低くする必要がある。例えば、走査期間を１６.６ｍｓ 、保持期間を
５０ｍｓとして駆動した場合は、定常電力と動作電力の両方の電力を６０Ｈｚで駆動した場合に比べて、約１／４（≒１６.６／（１６.６＋５０））にすることができる。
図１に、コモン交流フレーム毎反転駆動の連続する２フレーム分の駆動スキームとバックライトの輝度を時間的に一定としている場合のＮ／２行目の画素の光学応答ＯＰN/2 とバックライトを図中ＢＬのタイミングで点灯及び消灯を行っている場合の画素の光学応答ＯＰＢN/2を示す。また、Ｖg1，ＶgN/2，ＶgN は、１行目，Ｎ／２行目，Ｎ行目の走査配線電位であり、その時間変化の略図も示す。
フレーム期間Ｔｆにおいて、走査を行っている期間は走査期間Ｔｓであり、全走査配線が非走査状態の期間は保持期間Ｔｈである。走査期間Ｔｓを概ね１６.６ｍｓ （≒１／
６０秒）とし、保持期間Ｔｈを概ね５０ｍｓとした場合を例として説明する。このとき、フレーム期間Ｔｆは概ね６６.６ｍｓ （≒１／１５秒）である。また、液晶の表示方式は液晶電圧がゼロの時に表示が白となるノーマリーホワイトモードとする。
フレーム期間Ｔｆにおいて対向電極電位は電位ＶcomH又は電位ＶcomLをとる。対向電極電位が電位ＶcomLの時のフレームを正フレームとし、対向電極電位が電位ＶcomHの時のフレームを負フレームとする。
液晶電圧の極性は正フレームの時は、走査期間Ｔｓ内の所望のタイミングで正となるように書き込まれ、同様に、負フレームの時は、負となるように書き込まれる。正及び負フレームは交互に繰り返される。
したがって、静止画又は２フレームより多くのフレームで画像データが変わらない場合は、信号配線及び対向電極の駆動が、２フレーム毎に繰り返されるために、光学応答波形も２フレーム毎に繰り返される。
図１（ａ）に示すＯＰN/2において、正フレームと負フレームにおける光学応答波形は、保持期間Ｔｈでは何れの場合も概ね同じで時間的に一定である。走査期間Ｔｓでは、両フレームにおいて、光学応答波形はパルス的な波形となっているが、一般には、パルスの高さＰＨP,N/2とＰＨm,N/2とは異なることがある。
フレーム周期Ｔｆが概ね１／１５秒であるため、主なフリッカ成分は、１５Ｈｚと7.5Ｈｚとなる。パルスの高さＰＨP,N/2とＰＨm,N/2が余り変わらない場合は、知覚されるフリッカの周期はフレーム周期Ｔｆ（周波数１５Ｈｚのフリッカ）となる。パルスの高さ
ＰＨP,N/2とＰＨm,N/2とが大きく異なる場合は、知覚されるフリッカの周期はフレーム周期Ｔｆの２倍（周波数７.５Ｈｚのフリッカ）となる。
本実施例におけるバックライトの制御に関して説明する。図１に示されるＢＬはバックライトの輝度の時間変化を表している。縦軸は輝度で、横軸が時間である。バックライト部を消灯する期間とその後に続いて点灯する期間とからなる期間をＢＬ期間ＴBLとする。
ＢＬ期間の長さは、走査期間Ｔｓと等しく１６.６ｍｓ で、全てのＢＬ期間は概ね等しい長さであり、フレーム期間を４等分した長さである。したがって、フレーム期間Ｔｆ内にバックライトは４回点灯し、その点灯周波数は、概ね６０Ｈｚである。
また、フレーム期間Ｔｆの最初に位置し、走査期間Ｔｓの大部分を占めるＢＬ期間において、走査期間ＴｓにおけるＯＰN/2において、最もフリッカが大きくなる期間にバックライトが消灯となるよう制御している。これは、バックライトを消灯して、フリッカを目に見えなくするためである。この時、走査期間Ｔｓにおいて、バックライトを消灯する期間は、バックライトを点灯する期間よりも長い。
このようにバックライトを制御した場合における液晶パネルの光学応答波形はOPBN/2に示されるように、光学応答波形がＢＬ期間の長さ１６.６ｍｓ （≒１／６０）で繰り返される。
概ね６０Ｈｚ以上の周波数で繰り返される光学応答波形は、少なくても正面輝度が1000ｃｄ／ｍ2 より低いディスプレイにおいては、目には、繰り返し周期で時間平均した一定の輝度として見えるためにフリッカとはならない。
つまり、バックライトを制御しない場合に１５Ｈｚ以下の周波数で発生していたフリッカを、バックライトを制御することによって６０Ｈｚのフリッカに変換することで知覚することができないようにしている。
走査期間Ｔｓにおいて、バックライトを消灯する期間を、バックライトを点灯する期間より長くして、光学応答変化ＯＰN/2 に示される走査期間Ｔｓにおけるフリッカをなくすことだけではなく、かつ、保持期間Ｔｈにおいても明滅することで光学応答波形を６０
Ｈｚで繰り返される波形にし、フリッカを知覚できないようにしている。また、特に、走査期間においてフリッカが大きくなるタイミングに合わせてバックライトを消灯としなければ、１５Ｈｚのフリッカを抑制することが難しいので、本実施例の場合は、走査期間と重複するＢＬ期間は１つとなっている。実施例２で説明するが、走査期間と重複するＢＬ期間は必ずしも１つではなく、液晶に画像データを転送する駆動タイミングとバックライトとの駆動タイミングの関係で２つから３つになることもある。
また、連続する４個のＢＬ期間を一つのまとまりとし、便宜上、このまとまりをＢＬフレーム期間と定義した場合に、４つのＢＬ期間を足し合わせたＢＬフレーム期間の長さをフレーム周期Ｔｆと等しくすることで、ＢＬフレームをフレームに同期させている。これは、ＢＬフレーム期間とフレーム期間Ｔｆとが同期していない場合は、１５Ｈｚのフリッカを正確に６０Ｈｚのフリッカに変換できず、低周波数のフリッカが発生してしまうことを防いでいる。
本実施例においては、ＢＬ期間の長さを１６.６ｍｓ としたが、ＢＬ期間の長さは１／６０秒以下であればよい。ただし、周波数６０Ｈｚ以上で繰り返される光学応答変化はフリッカとして知覚されないということに基づいて、ＢＬ期間の長さを１／６０秒以下としたが、フリッカとして知覚されなくなる周波数は概ね６０Ｈｚであり、例えば、５９Ｈｚや５８Ｈｚなど、数Ｈｚ周波数が低い場合でも知覚されないこともある。
また、本実施例において、全てのＢＬ期間を等しい長さとしたが、必ずしも等しい長さとする必要はない。例えば、１６.８ｍｓ，１６.７ｍｓ，１６.６ｍｓ，１６.５ｍｓの合計がフレーム期間６６.６ｍｓ と等しくなる４つのＢＬ期間で、ＢＬフレーム期間を構成しても構わない。各々のＢＬ期間の長さは、概ね１／６０秒以下であり、その合計がフレーム期間６６.６ｍｓと等しければよい。
また、一般に、走査期間における光学応答波形のパルスの高さは正フレームと負フレーム、及び、階調に依存するが、本発明の構成に依れば、前記パルスが発生している期間にバックライトを消灯するために、パルスの高さに依存せずにフリッカを抑制することが可能となる。
また、本実施例において、信号配線と対向電極の駆動をコモン交流フレーム毎反転駆動としたが、列毎反転やライン毎反転，ドット反転及び走査期間と保持期間とで駆動方法が異なる場合でも、本実施例で説明したバックライトの制御方法は、フリッカを抑制する効果を奏する。
走査期間と同程度以上の長さの保持期間を設ける駆動方法の場合、保持期間では画像データの保持を行うだけであるので、保持期間の光学応答変化は緩やかな変化か若しくは変化がないかの何れかであり、主に光学応答変化が起こるのは走査期間である。したがって、保持期間を設ける場合は、本実施例で説明したバックライトの制御方法により、フリッカを抑制することが可能となる。
本発明の実施例２について、図３を用いて説明する。同図において、実施例１と等しい符号、記号は実施例１で説明したものと同一である。
連続する２フレーム分の駆動スキームとバックライトの輝度を時間的に一定としている場合のＮ／２行目及びＮ行目の画素の光学応答ＯＰN/2，ＯＰNとバックライトを図中ＢＬのタイミングで点灯及び消灯を行っている場合のＮ／２行目及びＮ行目の画素の光学応答ＯＰＢN/2，ＯＰＢNを示す。
また、Ｖg1，ＶgN/2，ＶgNは、１行目，Ｎ／２行目，Ｎ行目の走査配線電位であり、その時間変化の略図も示す。フレーム期間Ｔｆにおいて走査を行っている期間は走査期間
Ｔｓであり、全走査配線が非走査状態の期間は保持期間Ｔｈである。走査期間Ｔｓを概ね１６.６ｍｓ （≒１／６０秒）とし、保持期間Ｔｈを概ね５０ｍｓとした場合を例として説明する。
このとき、フレーム期間Ｔｆは概ね６６.６ｍｓ （≒１／１５秒）である。また、液晶の表示方式は、液晶電圧がゼロの時に表示が白となるノーマリーホワイトモードとし、液晶パネルの全ての画素に、相対輝度が低い場合に対応した画像データが与えられている場合を示している。
図３に示すＯＰN/2及びＯＰNにおいて、正フレームと負フレームにおける光学応答波形は、保持期間Ｔｈでは何れの場合も概ね同じで時間的に一定である。走査期間Ｔｓでは２つのフレームにおいて、光学応答波形はパルス的な波形となっている。
Ｎ／２行目の画素に比べてＮ行目の画素の方が、走査期間開始から走査されるまでの期間が長いために、走査期間全体に亘って光学応答変化が続く。そのために、パルスの高さＰＨP,NはＰＨP,N/2より、ＰＨm,NはＰＨm,N/2より、それぞれ大きくなる。
ここで、パルスの高さと相対輝度の関係について説明する。図２に示されるように、相対輝度概ね１０％から１００％に含まれる階調においては、液晶電圧が高くなる程（ノーマリーホワイト表示であるため、相対輝度が低くなる程）、走査期間に起こるパルスの高さが大きくなることが分かっている。相対輝度０％から１０％の間では液晶パネルの輝度の非線形な電圧依存性のため前述した関係が逆転することもある。
したがって、相対輝度１０％以上の場合には、画素に与えられる画像データが、高い相対輝度に対応した画像データである場合には、知覚されるフリッカが発生することは余りないが、低い相対輝度に対応した画像データである場合には、知覚されるフリッカが発生し易くなる。
つまり、画素に与えられる画像データが、高い相対輝度に対応した画像データである場合には、画素のフリッカを抑制するバックライト制御を行わずに済むが、画素に与えられる画像データが、低い相対輝度に対応した画像データである場合には、画素のフリッカを抑制するバックライト制御を行う必要がある。
Ｎ行目付近の画素に低い相対輝度に対応した画像データが与えられている場合で、かつ、走査期間を現行のフレーム期間と同じく、１／６０秒とした場合には、人間の目の光学応答変化に対する感度の周波数特性のために、ＢＬ期間は概ね１６.６ｍｓ よりも長くできないため（つまり、ＢＬ期間の取り得る最大の長さは、概ね１／６０秒である。）、図３の光学応答波形ＯＰN に示されるような、走査期間Ｔｓにおける輝度が保持期間Ｔｈの輝度に比べて概ねパルスの高さＰＨp,NやＰＨm,Nだけ大きくなる全ての期間において、バックライトを消灯するように制御することは難しい。
しかしながら、パルス的な光学応答変化を起こす液晶電圧変動は、走査期間開始時に起こるが、液晶の応答のために、走査期間において、フリッカとして問題となる輝度（例えば、保持期間の輝度よりもＰＨp,Nの半分だけ大きくなった輝度）に到達するまでに、数ｍｓの時間を伴う。走査期間開始時からフリッカとして問題となる輝度に到達するまでの期間を遅延期間Ｔretとする。
前記遅延期間Ｔretに着目して、図３にＢＬとして示すように、バックライトを制御することでフリッカを抑制することができる。
図３にＢＬとして示すバックライトの制御について説明する。ＢＬ期間の長さは、走査期間Ｔｓと概ね等しく１６.６ｍｓ で、全てのＢＬ期間は等しい長さであり、フレーム期間Ｔｆを４等分した長さである。したがって、フレーム期間Ｔｆ内にバックライトは４回点灯し、その点灯周波数は、概ね６０Ｈｚである。
また、点灯から消灯に切り替わった時をＢＬ期間が開始する時と定義した場合に、走査期間Ｔｓが開始する時とＢＬ期間が開始する時を異ならせ、走査期間Ｔｓが開始する時よりも遅延期間Ｔret だけ遅延して、ＢＬ期間を開始する。なお、走査期間開始後、最初に開始されるＢＬ期間を第１ＢＬ期間ＴBL1 と呼ぶことにする。本実施例では、遅延期間
Ｔretだけ遅延して開始されるＢＬ期間が、第１ＢＬ期間ＴBL1である。
さらに、前記第１ＢＬ期間において、輝度がフリッカとして問題となる期間に、バックライトが消灯となるよう制御している。この時、走査期間Ｔｓにおいて、バックライトを消灯する期間はバックライトを点灯する期間よりも長い。また、この場合、走査期間と重複するＢＬ期間は２つである。さらに、前記第１ＢＬ期間の開始のタイミングと、ＢＬ期間の長さによっては走査期間と重複するＢＬ期間は３つとなることもある。走査期間と重複するＢＬ期間を４つ以上とし、ＢＬ期間の長さを等しくすると、走査期間においてフリッカが大きくなっているタイミングで点灯せざるおえなくなるので、走査期間と重複するＢＬ期間は３つ以下が望ましい。
このようにバックライトを制御することで、図３のＯＰＢN/2及びＯＰＢNに示されるように、走査期間Ｔｓにおけるパルス的な光学応答波形の殆どを見えなくして、光学応答波形の繰り返し周期を１／６０秒とすることで、フリッカのない画質を得ることが可能となる。
また、走査期間Ｔｓが開始する時とＢＬ期間が開始する時とを異ならせていて、かつ、遅延期間Ｔretは数ｍｓであるために、走査期間Ｔｓが１６.６ｍｓ程度である時は、図３のＢＬに示されるように、走査期間開始後、初めてバックライト部の光が点灯から消灯に切り替わる時が走査期間Ｔｓの前半に存在する。
ここで、走査期間の前半及び後半は、次の意味で用いている。走査を開始して、走査を行う全ての走査配線（この走査配線数をＮ１とする。Ｎ１は１以上の整数）の内、概ね半分の走査配線（Ｎ１が偶数の時Ｎ１／２本、Ｎ１が奇数の時（Ｎ１−１）／２本）を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とする。
本発明の実施例３について、図４を用いて説明する。同図において、実施例１，２と等しい符号，記号は実施例１，２で説明したものと同一である。
連続する２フレーム分の駆動スキームとバックライトの輝度を時間的に一定としている場合のＮ行目の画素の光学応答ＯＰN とバックライトを図中ＢＬのタイミングで点灯及び消灯を行っている場合のＮ行目の画素の光学応答ＯＰＢN を示す。また、Ｖg1，ＶgN/2，ＶgNは、１行目，Ｎ／２行目，Ｎ行目の走査配線電位であり、その時間変化の略図も示す。
フレーム期間Ｔｆにおいて、走査を行っている期間は走査期間Ｔｓであり、全走査配線が非走査状態の期間は保持期間Ｔｈである。
走査期間Ｔｓを概ね８.３ｍｓ（≒１／１２０秒）とし、保持期間Ｔｈを概ね５８.３
ｍｓとした場合を例として説明する。このとき、フレーム期間Ｔｆは概ね６６.６ｍｓ
（≒１／１５秒）である。
また、液晶の表示方式は、液晶電圧がゼロの時に表示が白となるノーマリーホワイトモードとし、液晶パネルの全ての画素に、相対輝度が低い場合に対応した画像データが与えられている場合を示している。
図４にＢＬとして示すバックライトの制御について説明する。ＢＬ期間の長さは概ね１／６０秒で、全てのＢＬ期間は等しい長さであり、フレーム期間Ｔｆを４等分した長さである。
したがって、フレーム期間Ｔｆ内にバックライトは４回点灯し、その点灯周波数は、概ね６０Ｈｚである。また、第１のＢＬ期間ＴBL1 において、全走査期間に亘ってバックライトを消灯している。
このようにバックライトを制御することで、図４のＯＰＢN に示されるように、走査期間Ｔｓにおけるパルス的な光学応答波形の殆どを見えなくして、光学応答波形の繰り返し周期を１／６０秒とすることで、フリッカのない画質を得ることが可能となる。
前記光学応答波形の繰り返し周期を概ね１／６０秒よりも長くすると、光学応答波形がフリッカとして知覚されてしまうということと、走査期間Ｔｓにおけるパルスのパルス幅は概ね走査期間Ｔｓと等しいか、若しくは、多少走査期間よりも長くなるということに着目し、走査期間を１／６０秒よりも短くし、ＢＬ期間の長さを概ね１／６０秒とすることで、パルス的なフリッカが発生する全走査期間に亘ってバックライトを消灯することを可能としている。
また、１つのＢＬ期間において、点灯している期間の比率(以下「点灯比率」という。)を大きくすることができる。例えば、点灯比率１００％の液晶パネルの明るさに対して、点灯している期間のバックライトの明るさを一定にして、点灯比率を５０％にした場合には、液晶パネルの明るさは半分になる。
点灯比率１００％の液晶パネルの明るさと、点灯比率５０％の液晶パネルの明るさを等しくするためには、点灯比率５０％の時のバックライトの明るさを倍にする必要がある。ただし、バックライトの明るさを倍にしても点灯比率が５０％であるために、点灯比率
１００％の場合と５０％の場合では、電力は変わらない。
しかしながら、点灯比率を１０％程度とした場合には、バックライトの明るさを１０倍にするために、高出力のバックライトを必要とする場合がある。
本実施例のように、走査期間を１／６０秒よりも短くし、ＢＬ期間の長さを１／６０秒とすることで、点灯比率を極端に小さくしないで済む。
ただし、走査期間の間は、バックライトを点灯させることは望ましくないことと、バックライトの点灯期間を少なくても点灯比率を１０％(１.６６ｍｓ) より大きくすることが好ましいことから、走査期間は１５ｍｓ≒（１６.６６ｍｓ−１.６６ｍｓ）程度よりも短くすることが望ましい。例えば、走査期間１２.５ｍｓ(１／８０秒)とした場合、１６.６ｍｓのＢＬ期間の内、消灯期間１２.５ｍｓ，点灯期間４.１ｍｓとし、点灯比率を約２５％とすることができる。
また、走査期間Ｔｓが開始する時とＢＬ期間が開始する時とを異ならせ、走査期間が開始する時よりも遅延期間Ｔret だけ遅延して、ＢＬ期間を開始し、かつ、走査期間を１／６０秒よりも短くすることで、点灯比率をより高くすることができる。例えば、走査期間１２.５ｍｓ（１／８０秒）とし、遅延期間Ｔretを２.５ｍｓとした場合、１６.６ｍｓのＢＬ期間の内、消灯期間１０ｍｓ，点灯期間６.６ｍｓ とし、点灯比率を約４０％とすることができる。
さらに、走査期間１０ｍｓ（１／１００秒）とし、遅延期間Ｔretを２.５ｍｓとした場合、１６.６ｍｓのＢＬ期間の内、消灯期間７.５ｍｓ，点灯期間９.１ｍｓ とし、点灯比率を約５５％とすることができる。
本実施例においては、走査期間Ｔｓを８.３ｍｓ （１／１２０秒）とし、保持期間Ｔｈを走査期間の約７倍の５８.３ｍｓ としている。また、ＢＬ期間は、走査期間の約２倍の１６.６ｍｓ としている。各期間の長さを走査期間Ｔｓの長さを基準とする構成にすることで、簡単に、バックライト制御によるフリッカ抑制を可能としている。
駆動シーケンスを図４（ｃ）に示す。走査期間Ｔｓの長さ毎に発生するパルスＳＣＫをクロックとして、そのパルスの回数を数える２つのカウンターＦ＿ＣＴＲ，ＢＬ＿ＣＴＲを設け、パルスの数を数えることで、ＢＬ期間と保持期間の長さを規定することができる。
カウンターＦ＿ＣＴＲは、０から７までの値を繰り返し、カウンターＢＬ＿ＣＴＲは、０と１を交互に繰り返す。各カウンターはクロックＳＣＫ毎に数が１だけ増加する。
カウンターＦ＿ＣＴＲの値が７から０へ、ＢＬ＿ＣＴＲの値が１から０へ切り替わるときを、それぞれフレーム期間Ｔｆの開始時、ＢＬ期間の開始時とすることで、保持期間
Ｔｈを走査期間Ｔｓの約７倍の５８.３ｍｓ とし、ＢＬ期間を、走査期間Ｔｓの約２倍の１６.６ｍｓとすることができる。
また、本実施例の場合、ＢＬ期間は、走査期間Ｔｓの約２倍であり、フレーム期間Ｔｆは、ＢＬ期間の４倍の長さである。
このようにＢＬ期間を走査期間Ｔｓのｎ倍（ｎは１以上の整数）とし、フレーム期間
ＴｆをＢＬ期間のｍ倍（ｍは１以上の整数）とした場合には、図４（ｄ）に示す駆動シーケンスを行うことで簡単に、バックライト制御によるフリッカ抑制を行うことができる。
走査期間の長さ毎に発生するパルスＳＣＫをクロックとして、そのパルスの回数を数えるカウンターＢＬ＿ＣＴＲとＢＬ＿ＣＴＲが１から０に変化するときにカウンター値が増加するカウンターＦ＿ＣＴＲを設けることで、ＢＬ期間とフレーム期間の長さを規定することができる。
カウンターＢＬ＿ＣＴＲは、クロックＳＣＫ毎に０と１を交互に繰り返す。カウンターＦ＿ＣＴＲは、０から３までの値を繰り返し、ＢＬ＿ＣＴＲカウンターが１から０に変化したときに１だけ増加する。
カウンターＦ＿ＣＴＲの値が３から０へ、ＢＬ＿ＣＴＲの値が１から０へ切り替わるときを、フレーム期間Ｔｆの開始時、ＢＬ期間の開始時とすることで、ＢＬ期間を、走査期間Ｔｓの約２倍の１６.６ｍｓとし、フレーム期間ＴｆをＢＬ期間の約４倍の６６.６ｍｓとすることができる。
ここで、クロックＳＣＫは、液晶表示装置の外部から供給される信号の何れかを用いてもよく、内部で生成してもよい。
本発明の実施例４ついて、図５を用いて説明する。同図において、実施例１ないし３と等しい符号，記号は実施例１ないし３で説明したものと同一である。
連続する２フレーム分の駆動スキームと、バックライトの輝度を時間的に一定としている場合のＮ行目の画素の光学応答ＯＰNとバックライトを図中ＢＬのタイミングで点灯及び消灯を行っている場合のＮ行目の画素の光学応答ＯＰＢNを示す。また、Ｖg1，ＶgN/2，ＶgNは、１行目，Ｎ／２行目，Ｎ行目の走査配線電位であり、その時間変化の略図も示す。フレーム期間Ｔｆにおいて走査を行っている期間は走査期間Ｔｓであり、全走査配線が非走査状態の期間は保持期間Ｔｈである。
走査期間Ｔｓを概ね４.１５ｍｓ(≒１／２４０秒)とし、保持期間Ｔｈを概ね６２.４５ｍｓとした場合を例として説明する。このとき、フレーム期間Ｔｆは概ね６６.６ｍｓ
（≒１／１５秒）である。
また、液晶の表示方式は、液晶電圧がゼロの時に表示が白となるノーマリーホワイトモードとし、液晶パネルの全ての画素に、相対輝度が低い場合に対応した画像データが与えられている場合を示している。
図５にＢＬとして示すバックライトの制御について説明する。ＢＬ期間の長さは、概ね１／６０秒で、全てのＢＬ期間は等しい長さであり、フレーム期間Ｔｆを４等分した長さである。したがって、フレーム期間Ｔｆ内にバックライトは４回点灯し、その点灯周波数は、概ね６０Ｈｚである。
また、走査期間Ｔｓが開始する時とＢＬ期間が開始する時とを異ならせ、走査期間Ｔｓが開始する時よりも遅延期間Ｔret だけ遅延して、ＢＬ期間を開始する。このＢＬ期間を第１のＢＬ期間ＴBL1という。
液晶の応答を考慮すると、遅延期間Ｔret は概ね２から４ｍｓとなる。本実施例においては、走査期間Ｔｓが４.１５ｍｓ（≒１／２４０秒）であるので、第１のＢＬ期間ＴBL1は、走査期間Ｔｓの後半において開始されることがある。本実施例では２.５ｍｓ から第１のＢＬ期間ＴBL1を開始する。
走査期間Ｔｓの開始時から液晶の応答を伴って輝度は変化して、走査期間Ｔｓの後半から保持期間の前半において、フリッカとして問題となる輝度となる。
したがって、走査期間Ｔｓの後半から保持期間Ｔｈの前半に重畳する第１のＢＬ期間
ＴBL1 において、輝度がフリッカとして問題となる期間に、バックライトが消灯となるよう制御している。
この時、走査期間Ｔｓにおいて、バックライトを消灯する期間はバックライトを点灯する期間よりも短くなるが、少なくても走査期間Ｔｓの後半においてバックライトを消灯とする期間を設けている。
このようにバックライトを制御することで、図５のＯＰＢN に示されるように、第１のＢＬ期間ＴBL1 におけるパルス的な光学応答波形の殆どを見えなくして、光学応答波形の繰り返し周期を１／６０秒とすることで、フリッカのない画質を得ることが可能となる。
また、実施例１ないし４において、液晶パネルの表示モードをノーマリーホワイトとしたが、これに限らず、ノーマリーブラックでも、実施例１ないし４で説明したバックライトの制御方法は、フリッカを抑制する効果を奏する。
本発明の実施例５について、図６を用いて説明する。同図において、実施例１ないし４と等しい符号，記号は実施例１ないし４で説明したものと同一である。
連続する２フレーム分の駆動スキームと、バックライトの輝度を時間的に一定としている場合のＮ／２行目の画素の光学応答ＯＰN/2と、バックライトを図中ＢＬ１、ＢＬ２のタイミングで点灯及び消灯を行っている場合の光学応答ＯＰＢ１N/2 （ＢＬ１の場合），ＯＰＢ２N/2（ＢＬ２の場合）を示す。
また、Ｖg1，ＶgN/2，ＶgNは、１行目，Ｎ／２行目，Ｎ行目の走査配線電位であり、その時間変化の略図も示す。フレーム期間Ｔｆにおいて、走査を行っている期間は走査期間Ｔｓであり、全走査配線が非走査状態の期間は保持期間Ｔｈである。
走査期間Ｔｓを概ね１６.６ｍｓ （≒１／６０秒）とし、保持期間Ｔｈを概ね５０ｍｓとした場合を例として説明する。このとき、フレーム期間Ｔｆは概ね６６.６ｍｓ （≒１
／１５秒）である。また、液晶の表示方式は、液晶電圧がゼロの時に表示が白となるノーマリーホワイトモードとする。
図６（ａ）のＯＰN/2 について説明する。走査期間Ｔｓにおいて、パルス的な光学応答変化が発生し、保持期間Ｔｈにおいては、リーク電流によって液晶電圧の大きさが徐々に小さくなり、バックライトの輝度を時間的に一定としている場合には、液晶パネルの輝度が上昇する。
本実施例においては、走査期間Ｔｓにおいて、パルス的な光学応答変化だけでなく、保持期間Ｔｈにおけるリーク電流による光学応答変化も抑制する方法を説明する。
本実施例におけるバックライトの制御に関して説明する。図６に示されるＢＬ１及び
ＢＬ２はバックライトの輝度の時間変化を表している。縦軸は輝度で、横軸が時間である。
ＢＬ１及びＢＬ２のどちらにおいても、ＢＬ期間の長さは、概ね１／６０秒で、全てのＢＬ期間は等しい長さであり、フレーム期間Ｔｆを４等分した長さである。したがって、フレーム期間Ｔｆ内にバックライトは４回点灯し、その点灯周波数は、概ね６０Ｈｚである。
第１のＢＬ期間ＴBL1において、図中ＯＰN/2に示される走査期間Ｔｓにおける最もフリッカが大きくなる期間に、バックライトが消灯となるよう制御している。
ＢＬ１とＢＬ２では、保持期間Ｔｈにおけるリーク電流による光学応答変化の抑制方法が異なる。便宜上、第１のＢＬ期間ＴBL1 の次のＢＬ期間を第２のＢＬ期間とし、その次のＢＬ期間を第３のＢＬ期間とし、その次のＢＬ期間を第４のＢＬ期間とする。
まず、図６（ｂ）に示すバックライトの制御方法を説明する。ＢＬ１では、第１及び第２のＢＬ期間の点灯期間は同じで、第３のＢＬ期間の点灯期間は、第１及び第２ＢＬ期間の点灯期間より短くし、第４ＢＬ期間の点灯期間は、第３ＢＬ期間の点灯期間より短くしている。
このようにすることで、液晶パネルの光学応答変化はＯＰＢ１N/2 に示されるようになり、第３及び第４のＢＬ期間の輝度の大きさは大きくなるが、点灯期間が短くなるために１フレーム期間Ｔｆ内の各ＢＬ期間の輝度の積分値は概ね等しくなり、液晶パネルの光学応答変化ＯＰＢ１N/2はフリッカとして知覚されなくなる。
本実施例では、液晶パネルの表示モードがノーマリーホワイトであるので、保持期間
Ｔｈにおいて時間とともに、ＢＬ期間における点灯期間が徐々に小さくなるように制御すること（本実施例では、第２から第４のＢＬ期間のことを指す。）によりリーク電流による光学応答変化を抑制している。
また、液晶パネルの表示モードがノーマリーブラックの場合には、輝度は徐々に小さくなるので、保持期間Ｔｈにおいて時間とともにＢＬ期間における点灯期間が徐々に大きくなるようにすればよい。
次に、図６（ｃ）に示すバックライトの制御方法を説明する。ＢＬ２では、各点灯期間は等しいが、バックライトの輝度を、第１及び第２のＢＬ期間の点灯期間では等しくし、第３のＢＬ期間のバックライトの輝度は、第１及び第２のＢＬ期間のバックライトの輝度より小さくし、第４のＢＬ期間のバックライトの輝度は、第３のＢＬ期間のバックライトの輝度より小さくしている。
このようにすることで、液晶パネルの光学応答変化はＯＰＢ２N/2 に示されるようになり、液晶の応答による輝度の増分とバックライトの輝度の減分が打ち消しあって、各ＢＬ期間の点灯時の輝度の大きさは概ね等しくなり、液晶パネルの光学応答変化ＯＰＢ２N/2はフリッカとして知覚されなくなる。
本実施例では、液晶パネルの表示モードがノーマリーホワイトであるので、保持期間
Ｔｈにおいて、バックライトの輝度が徐々に小さくなる期間（本実施例では、第２から第４のＢＬ期間のことを指す。）を設けることによりリーク電流による光学応答変化を抑制している。
また、液晶パネルの表示モードがノーマリーブラックの場合には、輝度は徐々に小さくなるので、バックライトの輝度を徐々に大きくする期間を設ければよい。
また、実施例１ないし５において、信号配線と対向電極の駆動をコモン交流フレーム毎反転駆動としたが、列毎反転やライン毎反転，ドット反転及び走査期間と保持期間で駆動方法が異なる駆動を行う場合でも、実施例１ないし５で説明したバックライトの制御方法は、フリッカを抑制する効果を奏する。
実施例１ないし５での消灯の定義について説明する。バックライトを全く点灯していない時、若しくは、バックライトに電力を供給する回路に、バックライトをオフする信号が与えられている時は言うまでもなく消灯であるが、本発明の場合には、点灯しているときに比べて十分に減光していれば上述した効果が得られる。
例えば、液晶パネルの画素に白となる画像データを与えていて、暗室における測定において、点灯時の液晶パネルの輝度が１００ｃｄ／ｍ2 の場合に、減光時の液晶パネルの輝度が１〜５ｃｄ／ｍ2 程度以下であれば消灯している状態であると考えてよい。
つまり、点灯時に比べて、減光したときの輝度の大きさが１／１００〜１／２０程度以下になっていれば、本発明の効果が得られるという意味で、消灯している状態であると考えてよい。
本発明の実施例６について説明する。先に述べた本発明の実施例１ないし５は、画質劣化の抑制及び消費電力を低減する駆動方法に関した。本実施例は、これに加え、液晶表示装置に関する。
図７は、本実施例を説明するためのブロック図である。液晶パネル２は、バックライト部６から光照射され、所望の画像を表示する。液晶パネル２に配置される信号配線１０１は、信号配線駆動回路３によって駆動され、走査配線１０２は、走査配線駆動回路４によって駆動される。
電源回路５は、信号配線駆動回路３及び走査配線駆動回路４に電力を供給する。また、電源回路５は、対向電極を駆動する回路を内蔵する。
タイミング制御回路２１は、信号配線駆動回路３及び走査配線駆動回路４の駆動タイミング及びバックライト部６の点灯消灯を制御する。
バックライト部６を制御するＢＬ制御信号群２２は、タイミング制御回路２１とバックライト部６を接続している。ＢＬ制御信号群２２の信号は、複数存在する場合もあれば、１つの場合もある。
液晶表示装置が設置されている製品に内蔵されていて、液晶表示装置の外部にあるCPU又はグラフィックコントローラなどの外部の制御回路（本実施例ではＣＰＵの場合を示す。）は、画像データや、タイミング制御回路２１の動作を規定するデータ（本実施例では、このデータをインストラクションと呼ぶことにする。）や、表示同期信号をタイミング制御回路２１に送る。
タイミング制御回路２１は、液晶表示装置の外部のＣＰＵであってもよく、液晶表示装置内に設置されてもよい。また、信号配線駆動回路３に内蔵されてもよい。
走査配線駆動回路４及び電源回路５を含むこれらの回路は、別々のＬＳＩに設けられることもあり、一部共通、全て共通のＬＳＩに設けられることもある。また、一部若しくは全部を液晶パネル２又はバックライト部６に内蔵することもある。ここでは別々のＬＳＩに設けられた場合において以下の説明を行う。
バックライト部６の制御を、図８（ａ），（ｂ）を用いて説明する。図８（ａ）は、バックライト部６のブロック図を表している。バックライト部６の主な構成は導光板２４，拡散板２５，発光ダイオードＬＥＤ１〜３，発光ダイオードを駆動するＬＥＤドライバー２３である。
本実施例では、発光ダイオードを白色ＬＥＤとする。発光ダイオードＬＥＤ１〜３は直列に接続され、ＬＥＤドライバー２３は、タイミング制御回路２１から供給されるＢＬ制御信号群２２の内の１つである制御信号ＳＥＬに基づいて、発光ダイオードＬＥＤ１〜３に電力を供給する。
ＬＥＤ１のアノードは、ＬＥＤドライバーの端子Ａに接続され、ＬＥＤ１のカソードはＬＥＤ２のアノードに、ＬＥＤ２のカソードはＬＥＤ３のアノードに、ＬＥＤ３のカソードはＬＥＤドライバーの端子Ｋに接続される。
ＬＥＤドライバーの端子Ａは、端子Ｋよりも高い電圧、若しくは、同電圧の何れかに、制御信号ＳＥＬに基づいてなる。ＬＥＤドライバー２３への電力は、液晶表示装置の外部より供給してもよいし、電源回路５から供給してもよい。ここで、発光ダイオードを直列に接続した例を説明したが、並列に接続して一括、若しくは、各々を制御してもよく、直列接続と並列接続を組み合わせてもよい。また、発光ダイオードを白色ＬＥＤとしたが、ＲＧＢなどの単色のＬＥＤを用いた構成とし、各色毎に発光ダイオードを制御しても構わない。
制御信号ＳＥＬは、２つの状態をとり、ＬＥＤドライバー２３は、制御信号ＳＥＬが第１の状態の時は、発光ダイオードＬＥＤ１〜３に電圧を印加して、発光ダイオードに電流を流し発光させる。制御信号ＳＥＬが第２の状態の時は、発光ダイオードＬＥＤ１〜３を電圧無印加の状態として、発光ダイオードを消灯させる。
以下の説明においては、便宜上、制御信号ＳＥＬの第１の状態を、制御信号ＳＥＬの電位が“ハイ”である場合をとし、第２の状態を、制御信号ＳＥＬの電位が“ロー”である場合とする。
図８（ｂ）を用いて、タイミング制御回路２１の制御シーケンスを説明する。表示同期信号は、垂直同期信号(以下「Ｖｓｙｎｃ」という。)、水平同期信号（以下「Ｈｓｙｎｃ」という。），データイネーブル信号（以下「ＤＥ」という。），ドットクロック（以下「ＣＬＫ」という。）であり、図８（ｂ）に示すとおりに動作する。ＣＬＫは図示していない。
通常の場合、フレーム期間を１／６０秒程度とし、保持期間を走査期間より十分に短くしている。走査期間を１６ｍｓ程度とし、フレーム期間の残りを保持期間としている。
(この様な場合の保持期間を、一般に垂直帰線期間と呼んでいる。)この場合、Ｖｓｙｎｃは、フレーム期間を規定する信号でＶｓｙｎｃの周期がフレーム期間となる。
本実施例においては、Ｖｓｙｎｃの周波数Ｆｖを６０Ｈｚとする。Ｈｓｙｎｃは、１行を走査する期間を規定する信号で、Ｖｓｙｎｃの１周期内に全走査配線数Ｎを走査できる周波数Ｆｈで動作している。周波数ＦｖとＦｈの関係は、Ｆｖ＜Ｆｈ／Ｎである。
ＤＥは、データイネーブル信号であり、この信号が“ハイ”の時、画像データは有効となる。画像データＧＤＡＴＡ１〜３は、それぞれ１フレーム分の画像データを表している
。
図中ＤＥにおいて、Ｈｓｙｎｃの数パルスの間、ＤＥが常に“ロー”である期間がある。この期間が垂直帰線期間である。垂直帰線期間は、数十μｓから１ｍｓ程度の長さであ
る。
フレーム期間をＶｓｙｎｃの１周期と等しくする場合は、Ｈｓｙｎｃ及びＤＥに従って、Ｖｓｙｎｃ毎に画像データＧＤＡＴＡ１〜３を表示するように、タイミング制御回路
２１は、信号配線駆動回路３及び走査配線駆動回路４を制御する。
バックライト部６は、常に“ハイ”若しくは６０Ｈｚより十分に早い周波数（概ね200Ｈｚくらいで）で“ハイ”と“ロー”を繰り返すように制御される。
フレーム期間をＶｓｙｎｃの３周期分（フレーム周波数は２０Ｈｚ）とする場合で、走査期間を１／６０秒程度（Ｖｓｙｎｃの１周期内に存在する垂直帰線期間を除く１５ｍｓから１６.５ｍｓ 程度を指す。）とし、保持期間を約２／６０秒とする場合において、以下の説明では、便宜上、あるＶｓｙｎｃの１周期をＶｓｙｎｃ１とし、順次、Ｖｓｙｎｃ２、Ｖｓｙｎｃ３と呼ぶことにする。
Ｖｓｙｎｃ１においては、上述したように、外部より供給されるＨｓｙｎｃ及びＤＥに従って、画像データＧＤＡＴＡ１を表示するように、タイミング制御回路２１は、信号配線駆動回路３及び走査配線駆動回路４を制御する。
そして、Ｖｓｙｎｃ２，Ｖｓｙｎｃ３の２周期においては、タイミング制御回路２１は、走査を停止するように走査配線駆動回路４を制御し、信号配線駆動回路３の動作を一部若しくは全部を停止する。
このとき、全走査配線はＴＦＴがオフするレベルの電位にある。信号配線は、ハイインピーダンス状態とするか、若しくは、あるレベルの電位を印加するか、対向電極と全信号配線を短絡するか、その時に応じてして制御する。
ただし、信号配線駆動回路３は、電流増幅を行って信号配線を充放電するオペアンプ部の電力を停止できるような構成とする必要がある。なぜならば、信号配線駆動回路において、最も電力を消費する部位であるため、Ｖｓｙｎｃ２，Ｖｓｙｎｃ３において、前記オペアンプ部の電力を停止することで、大幅に電力を削減できるためである。
また、信号配線駆動回路３及び走査配線駆動回路４は、表示を行うためにロジック回路を動作させる必要がないので、ロジック回路の電力も低減することができる。
この場合、フレーム期間をＶｓｙｎｃの１周期と等しくする場合に比べて、停止している箇所で要する電力を概ね１／３にすることができる。また、保持期間は走査期間の略２倍で、フレーム期間は略３倍である。
Ｖｓｙｎｃを、ＢＬ期間を規定する信号として用い、ＢＬ期間をＶｓｙｎｃの１周期と等しい１／６０秒とする。カウンターＨＣＴＲは、Ｈｓｙｎｃを数えるカウンターであり、Ｖｓｙｎｃの立下りエッジでゼロとなる。このカウンターＨＣＴＲを用いて、制御信号ＳＥＬを制御することで、簡単にバックライトの点灯及び消灯のタイミングを制御できる。
例えば、図８（ｂ）のＳＥＬｅｘ１に示されるように、カウンターＨＣＴＲが０のときに、制御信号ＳＥＬを“ロー”から“ハイ”に切り替え、カウンターＨＣＴＲが３のときに、制御信号ＳＥＬを“ハイ”から“ロー”に切り替えることで、ＢＬ期間を簡単に規定
することができ、ｍ個（本実施例では３個）のＢＬ期間の長さを足し合わせた長さを、フレーム期間と等しくし、走査期間において、バックライトを消灯する期間がバックライトを点灯する期間より長くなるように制御することが容易にできる。
また、ＢＬ期間の開始時と走査期間の開始時（本実施例ではＶｓｙｎｃ１内における信号ＤＥが１Ｈ期間毎に“ハイ”と“ロー”の繰り返しが開始される時（図中カウンター
ＨＣＴＲが３の時））を異ならせることも容易に可能である。
例えば、図８（ｂ）のＳＥＬｅｘ２に示されるように、カウンターＨＣＴＲが１のときに、制御信号ＳＥＬを“ロー”から“ハイ”に切り替え、カウンターＨＣＴＲが４のときに、制御信号ＳＥＬを“ハイ”から“ロー”に切り替えればよい。
より具体的には、ライン数３２０行の液晶パネルの場合、カウンターＨＣＴＲは、０から、垂直帰線期間(０.９８ｍｓ とする。)分を含め概ね３４０までの値をとる。この時、Ｈｓｙｎｃは４９μｓの周期で動く。カウンターＨＣＴＲが、２０の時に走査が開始され、遅延期間Ｔretを約２.５ｍｓとし、点灯率を約５０％とする場合、カウンターＨＣＴＲが２４１のときに、制御信号ＳＥＬを“ロー”から“ハイ”に切り替え、カウンターHCTRが７１のときに、制御信号ＳＥＬを“ハイ”から“ロー”に切り替えればよい。
以上より、Ｖｓｙｎｃを、ＢＬ期間を規定する信号とし、Ｖｓｙｎｃの立下りエッジでカウンターの値がゼロとなり（カウンターの初期値となると言う意味で、カウンターの初期値は０でも１でも構わず、任意である。）、Ｈｓｙｎｃを数えるカウンターを設け、このカウンターを用いることで、バックライトの制御を容易に行うことができる。
また、このようなカウンターを用いることで、ＢＬ期間の長さ及び点灯比率を任意の整数値により指定できる。指定の方法としては、インストラクションを用いることで簡単に指定することができる。
また、図８（ｂ）に示されるカウンターＨＣＴＲ１を用いてもよい。このカウンター
ＨＣＴＲ１は、フレーム期間の最初に位置するＶｓｙｎｃ１におけるＶｓｙｎｃの立下りエッジでカウンターの値がゼロとなり、ＨｓｙｎｃをＶｓｙｎｃ３の最後のＨｓｙｎｃまで数えるように動作する。このカウンターＨＣＴＲ１を用いた場合、各ＢＬ期間の長さを任意に調整することができ、かつ、ＢＬ期間において、点灯比率を任意に制御することが可能となる。
例えば、図８（ｂ）のＳＥＬｅｘ３に示されるように、カウンターＨＣＴＲ１がＮ＋２，２Ｎ＋４，３Ｎ＋７のときに、制御信号ＳＥＬを“ロー”から“ハイ”に切り替え、カウンターＨＣＴＲが０、Ｎ＋７，２Ｎ＋７のときに、制御信号ＳＥＬ“ハイ”をから“ロ
ー”に切り替えればよい。このようなカウンターを用いることで、ＢＬ期間の長さ及び点灯比率を任意の整数値により指定できる。指定の方法としては、インストラクションを用いることで簡単に指定することができる。
また、Ｈｓｙｎｃを数えるカウンターに限らず、ＣＬＫやＤＥを数えるカウンターや、ＣＬＫを基に、タイミング制御回路２１で生成した信号を数えるカウンターを用いて制御信号ＳＥＬを制御してもよい。
タイミング制御回路２１は、信号配線駆動回路３及び走査配線駆動回路４の駆動タイミングを制御するとともに、制御信号ＳＥＬの状態を制御することにより、フレームと同期して、所望のタイミングでバックライト部の点灯及び消灯を容易に制御することができる。
フレーム期間の長さを変更する方法としては、ＣＰＵから発行されるインタラクションに従って行ってもよく、タイミング制御回路２１に画像データを保持するメモリを設け、ＣＰＵから送られてくる画像データが、Ｖｓｙｎｃの２周期以上変わらない場合は、フレーム期間をＶｓｙｎｃの数周期分の長さに設定するというようにしてもよい。
また、メモリが内蔵される場合には、Ｖｓｙｎｃの１周期よりも、走査期間の長さを短くすることが可能となる。走査期間の直前に位置する保持期間にメモリに蓄えられたデータを用いることで、Ｖｓｙｎｃの１周期全体に亘って、Ｈｓｙｎｃに同期して走査を行うようにする必要がなく、走査期間の長さを短くすることができる。
また、外部の制御回路で、Ｖｓｙｎｃの１周期を１／６０秒より長くし、ＣＬＫ，
Ｈｓｙｎｃ，ＤＥを走査期間が１／６０秒以下となるように制御し、制御信号ＳＥＬの制御は液晶表示装置内で行い、タイミング制御回路２１に入力される何れかの信号を、カウンターで数えることにより、制御信号ＳＥＬを制御してもよい。
本発明の実施例７ついて説明する。図９は、本発明を携帯電話機に適用した場合のブロック図である。図９において、１００４はホスト局を表し、１０００は携帯電話機を表している。
携帯電話機の主な構成要素は、入力手段１００１,主メモリ１００２,送受信部１００３，ＣＰＵと、液晶表示装置１である。また、液晶表示装置の主な構成要素は、液晶パネル２，信号配線駆動回路３，走査配線駆動回路４，電源回路５，バックライト部６である。
さらに、信号配線駆動回路３の構成要素は、タイミング制御回路３００，メモリ３０１，階調電圧セレクタ３０２，インターフェイス３０３，制御レジスタ３０４，階調電圧生成部３０５である。
携帯電話機１０００のＣＰＵは、携帯電話機の各種動作制御を行う。液晶表示装置１の制御に関しては、ホスト局１００４から受信した情報や、主メモリ１００２内に記録されていたデータを表示できるように、表示同期信号及び画像データ３０６をタイミング制御回路３００に出力する。また、動作を規定するデータ３０７（本実施例では、このデータをインストラクションと呼ぶことにする。）を発行する。
インターフェイス３０３は、ＣＰＵとインストラクションを含むデータの送受信を行い、また、制御レジスタ３０４ともデータの送受信を行う。インストラクションは制御レジスタ３０４に格納される。
信号配線駆動回路３は、信号配線１０１を、走査配線駆動回路４は、走査配線１０２を駆動する。電源回路５は、携帯電話機から供給される電圧を基に、信号配線駆動回路３，走査配線駆動回路４に電源電圧を供給する。また、電源回路５は対向電極を駆動する回路を内蔵する。
バックライト部６を制御するＢＬ制御信号群２２は、信号配線駆動回路３内部のタイミング制御回路３００とバックライト部を接続している。タイミング制御回路３００は、信号配線１０１及び走査配線駆動回路４の走査配線１０２の駆動タイミング及びバックライト部６の点灯消灯のタイミングを制御する。
ここで、少なくても１フレームに亘ってバックライトを常時点灯するモード（常時点灯モードと呼ぶことにする。）と、所定のタイミング（実施例１ないし５に記載されているようなフリッカを抑制するタイミング）で点灯及び消灯を行うモード（フリッカ抑制点灯モードと呼ぶことにする。）を切り替える方法について説明する。
第１の方法としては、携帯電話機の周囲の環境をＣＰＵが判断して、常時点灯モードとフリッカ抑制点灯モードを切り替える方法である。常時点灯モードに対してフリッカ抑制点灯モードは、走査期間において、光学応答変化を抑制するために、消灯するので、点灯期間の輝度を常時点灯モード時の輝度と等しくした場合は、常時点灯モードに比べて液晶パネルの輝度は低くなる。
現行の携帯電話の液晶パネルの最大輝度は(大抵は常時点灯モードにある場合である。)
、１５０ｃｄ／ｍ2から２００ｃｄ／ｍ2程度であり、５００Ｌｘ程度のオフィスや家庭の居間などの環境下や、それ以下の暗い環境下においては、十分過ぎる明るさである。明るくない環境下ではバックライトの輝度を低減し、バックライト部の電力低減と共に液晶パネルの輝度を見易い明るさにすることが望ましい。
そこで、例えば、周囲の明るさを判定するセンサーを携帯電話機内に設け、そのセンサーの値を基にＣＰＵが判断して、常時点灯モードとフリッカ抑制点灯モードを切り替えるインストラクションを発行し、そのデータに基づいてタイミング制御回路３００は、常時点灯モードとフリッカ抑制点灯モードを切り替える。
インストラクションＬＭを、その値が“０”の時には、液晶表示装置は、常時点灯モードになり、ＬＭが“１”の時には、液晶表示装置は、フリッカ抑制点灯モードになるよう
なインストラクションとし、ＣＰＵは、センサーの値がある値より大きい場合はＬＭを
“０”とし、低い場合はＬＭを“１”とする。
また、ＬＭの取り得る値を複数の値とし（例えば、“０”から“４”の値）、ＬＭは明るさの度合いを表すようにして、ＬＭの値を基にして、タイミング制御回路３００は、点
灯比率や点灯及び消灯のタイミングを制御することも可能である。
第２の方法としては、入力手段１００１に、何らかの入力があった場合、若しくは、着信やメールが届いた場合には、常時点灯モードを行い、常時点灯モード以降後、数十秒若しくは、数分たったらフリッカ抑制点灯モードに切り替わるようにしてもよい。
また、常時点灯モードからフリッカ抑制点灯モードに切り替えるまでの時間は、工場などで製品を出荷する前に、携帯電話機内のメモリに格納しておいてもよいし、携帯電話機の使用者が任意に設定できるようにしてもよい。
第３の方法としては、使用者が携帯電話機の設定を行うためのメニューにおいて、低電力で携帯電話を使用できる項目などを加えておき、この項目を使用者が選んだ時はフリッカ抑制点灯モードになるようにしてもよい。
また、ＣＰＵは、１／６０秒以上画像データに変更ない場合で、かつ、上述したような場合には、フリッカ抑制点灯モードのインストラクションを発行するようにしてもよい。
また、タイミング制御回路３００は、１／６０秒以上画像データに変更ないことと、かつ、インストラクションのデータがフリッカ抑制点灯モードであるということを判定して、フリッカ抑制点灯モードの制御を行ってもよい。さらに、タイミング制御回路３００が、センサーの値や１／６０秒以上画像データに変更ないことを判断して、フリッカ抑制点灯モードを行ってもよい。
以上は、常時点灯モードとフリッカ抑制点灯モードを切り替える方法について説明したが、これに限らず、フリッカ抑制点灯モードと、その他のモード（例えば、走査期間と同程度以上の保持期間を有さない時の点灯消灯モード）間の切り替え方法としても使用できることは言うまでもない。
次に、液晶表示装置がフリッカ抑制点灯モードにある場合のタイミング制御に関して説明する。タイミング制御回路３００に、ＣＰＵから表示同期信号及び画像データ３０６が入力され、タイミング制御回路３００は、メモリ３０１を制御し、メモリの所定のアドレスに画像データを書き込む。
また、タイミング制御回路３００は、画像データをメモリ３０１から読み出し、１行分の画像データを、階調電圧セレクタ３０２に順次一斉に出力する。階調電圧セレクタ302は、画像データに従って、階調電圧生成部３０５で生成される階調電圧の何れかの電圧を選択して各信号配線１０１に電圧を印加する。階調電圧生成部３０５は、全階調数分の階調電圧を生成する。（６４階調表示の場合、６４個の電圧を生成する。）
これらのタイミング図を図１０（ａ）に示す。表示同期信号及び画像データ３０６の内訳は、実施例６で説明したものと同一のものとする。
フレーム期間をＶｓｙｎｃの３周期分（フレーム周波数は２０Ｈｚ）とする場合で、走査期間を約１／６０秒、保持期間を約２／６０秒とする場合のタイミング図である。走査期間はＶｓｙｎｃ１に含まれる。ＭＤＡＴＡはメモリ３０１内のデータを表す。
メモリ３０１には、信号ＤＥが“ハイ”の期間のドットクロックＣＬＫ（図示せず。）に同期して、Ｈｓｙｎｃ毎に１行分の画像データが順次書き込まれる。信号ＦＬＭはフレ
ーム開始を指示する。
また、信号ＨＯＬＤは、保持期間を規定する信号で、この信号は信号ＦＬＭの立ち上りエッジで、“ロー”になる。信号ＨＯＬＤは、再びＶｓｙｎｃ２の周期のＶｓｙｎｃの立ち下がりエッジ、または、書き込み動作を終えた後で“ハイ”になる。
信号ＲＣＬＫは、１行分の画像データをメモリから読み出し、階調電圧セレクタ３０２に順次一斉に出力するタイミングを指示する。ＴＤＡＴＡは、階調電圧セレクタ３０２に与えられているデータである。
信号ＨＯＬＤが“ハイ”の期間には、階調電圧生成部３０５の出力をハイインピーダンスとして、階調電圧生成部３０５に流れる電流を停止若しくは低減する。また、信号RCLKは停止し、メモリ読み出し動作は停止される。さらに、走査が終了すると、走査配線にはＴＦＴがオフとなる電圧が与えられる。これらにより、駆動に関する電力を削減することができる。
制御信号ＳＥＬの制御は、実施例６で説明したように、カウンターＨＣＴＲやＨＣＴＲ１などを用いて行えばよい。これにより、任意の数のＢＬ期間の長さの和をフレーム期間と等しくして、所望のタイミングでバックライト部の点灯及び消灯を容易に制御することができる。
ここで、ＣＰＵは、Ｖｓｙｎｃ毎に１フレーム分の画像データを転送する例を示したが、Ｖｓｙｎｃ２及びＶｓｙｎｃ３においては、画像データの転送を行わなくてもよい。このようにすることで、データ転送に要する電力を低減できる。
さらに、ＣＰＵは、信号ＤＥのＶｓｙｎｃ２及びＶｓｙｎｃ３にける値を常に“ロー”とすることで、メモリ書き込み動作も停止できる。このとき、メモリ書き込み及び、信号
ＤＥの転送に要する電力を削減できる。
また、走査期間をＶｓｙｎｃの周期より、短くする場合（例えば、半分の１／１２０秒にする場合）は、メモリ読み出しは、上述したように、Ｖｓｙｎｃ１のタイミングで行い、画像データのメモリ書き込みを、Ｖｓｙｎｃ３のタイミングで行い、Ｖｓｙｎｃ１及びＶｓｙｎｃ２においては、メモリ書き込みを行わない様にすることで、液晶パネルへの画像データの表示の遅延をＶｓｙｎｃの１周期分で済むようにすることができる。
また、ＣＰＵが、各信号ＣＬＫ、Ｈｓｙｎｃ、ＤＥを速い周期で制御することで、走査期間を短くしてもよい。
次に、発振回路を信号配線駆動回路３に内蔵した場合に関して図１０（ｂ）のタイミング図を用いて説明する。この場合、発振回路で内部クロック（図示していない。）を生成するので、ＣＰＵは、ＣＬＫ、Ｈｓｙｎｃ、ＤＥを信号配線駆動回路３に転送しなくてもよい。
内部クロックは、１行を走査する期間よりも短く、Ｖｓｙｎｃに同期するクロックである。内部クロックを用いて信号ＨｓｙｎｃＩＮが作成される。この信号ＨｓｙｎｃＩＮを数えることによって、制御信号ＳＥＬを制御する。
内部クロックの周波数や、内部で作成する信号は自由に設定することが可能である。したがって、内部クロックの周波数を高くし、走査期間をＶｓｙｎｃの周期より短くする
（例えば半分の１／１２０秒にする）ことができる。
このとき、ＣＰＵからの画像データの転送は、Ｖｓｙｎｃ１において、Ｖｓｙｎｃ１の立下りエッジを起点として、メモリへ画像データの書き込みを開始する。ＲＣＬＫによる画像データの読み出しは、Ｖｓｙｎｃ１よりも後に立ち上がるＦＬＭを基準として開始する。画像データの読み出しと書き込みのタイミングをずらし、各画像データは同じVsync１内で、ＣＰＵから転送され、書き込まれた後で読み出される。
内部クロックの周波数を高くし、画像データの読み出しと書き込みをずらすことで、走査期間をＶｓｙｎｃ１の周期よりも短くする場合でも、液晶パネルへの画像データの表示の遅延を概ね信号Ｖｓｙｎｃの立下りと信号ＦＬＭの立ち下がりの時間差程度とすることができる。
また、メモリの容量も、フレームメモリよも小さなメモリとすることができる。つまり、メモリの容量をＶｓｙｎｃの立下りから信号ＦＬＭの立ち下がりまでの時間に転送される画像データを保持できる容量とすればよい。
さらに、携帯電話機に内蔵されるデジタルカメラや、デジタルスチルカメラ、インターネット、モバイル放送などから送られてくる画像データのリフレッシュレートは６０Ｈｚよりも遅く、３０Ｈｚ若しくは１５Ｈｚであることから、画像データのリフレッシュのタイミングにＶｓｙｎｃ１を合わせて、上述した方法で画像データの転送及び読み出しを行えば、液晶パネルへの画像データの表示の遅延を小さくすることができる。
この場合、ＣＰＵは、Ｖｓｙｎｃ１に画像データの転送を行い。Ｖｓｙｎｃ２及びＶｓｙｎｃ３では、画像データの転送を行わなくてもよい。また、画像データが変わるときのみ、画像データの転送を行ってもよい。また、静止画の場合は、Ｖｓｙｎｃの転送も停止してよい。
また、Ｖｓｙｎｃの周期を１／６０秒とせず、フレーム期間と等しくし（本実施例では１／２０秒）、信号配線及び走査配線の駆動に関しては、内部クロックを基準にした駆動を行ってもよい。
この場合、主に異なる点は、ＢＬ期間の制御である。実施例６に示すカウンターHCTR1のようなフレーム期間に亘って、内部信号の何れかを数えるカウンターか、若しくは、フレーム期間をｎ等分（ｎは２以上の整数）した期間毎に初期値に戻るカウンターを用いて、ＢＬ期間の制御を容易に行うことが可能である。
本発明の実施例８について説明する。まず、本発明の実施例１で説明したように、保持期間Ｔｈにおける光学応答変化は殆どなく輝度が一定であり、走査期間Ｔｓにおいては、相対輝度が低くなるに連れて光学応答変化が大きくなる。
図２によれば、概ね相対輝度が５０％以上の場合に、殆どフリッカがなくなっていることが分かる。これは、５０％よりも高い相対輝度の場合、液晶に印加される電圧が低くなるために、信号配線の振幅も小さくなり、信号配線と画素電極間の容量結合による液晶電圧の変動が小さくなることが主な理由である。
このとき、相対輝度０％に対応する電圧は約４Ｖで、相対輝度１２.５％ に対応する電圧は約２.５５Ｖ で、相対輝度５０％に対応する電圧は約１.９２Ｖで、相対輝度８２.５％に対応する電圧は約１.５２Ｖで、相対輝度１００％に対応する電圧は約０.５Ｖである。したがって、画素の液晶層に与える電圧の取りうる値の範囲であるダイナミックレンジは３.５Ｖである。つまり、信号配線に与える電圧のダイナミックレンジも略３.５Ｖ〜４Ｖ程度である。
あるフレームにおいて、相対輝度が５０％よりも低い場合に対応した画像データの表示を行う場合には、バックライトの光量を下げると同時に、前記画像データよりも相対輝度が高い場合の画像データに対応する電圧を液晶に与えることでフリッカを抑制できる。
この場合、液晶に印加する電圧を小さくし、信号配線の振幅を小さくすることができるので、フレーム周波数を６０Ｈｚより小さくした場合に課題となる走査期間で発生するフリッカを抑制することができる。
なお、バックライトの光量を下げるが、液晶に印加する電圧を小さくして液晶層を透過する光の割合を多くするので、液晶パネルは、バックライトの光量を下げる前とで殆ど変わらない画像を表示する。バックライトの光量の低減方法としては、ＰＷＭ制御で行ってよい。この場合は、本発明の実施例１ないし５で説明した制御方法を用いてもよい。また、バックライトから発光する輝度の大きさを小さくすることで、バックライトの光量を低減してもよい。
画素の液晶層に与える電圧の取りうる値の範囲であるダイナミックレンジを小さくし、液晶に印加する電圧を小さくする方法としては、１つは画像データを変換する方法が考えられる。これを、図１１を用いて説明する。
液晶表示装置１は、２５６（２５５から０の値を取る）階調表示が可能な場合である。
図１１（ａ）の数字は、外部のＣＰＵにより送られてくる各画素に与える画像データを表す。この場合、画像データの最大値は１００である。液晶表示装置内１の回路は、最大値をＣＰＵより送られてくる画像データより判定し、それに基づいて画像データを変換する。
例えば、図１１（ｂ）のように、階調１００を２５５に変換し、それから順次、階調
９９は２５４、階調９８は２５３，・・・、階調０は１５５に変換するというようにすればよい。ここで、順次、階調を１階調づつ低くしたが、特に、順次変換する必要はない
２２６から１２６の範囲に変換してもよい。すなわち、低い階調のセットを高い諧調のセットとすればよい。これにより、液晶パネルの表示モードがノーマリーホワイトの場合、液晶に印加する電圧を低くすることができる。この際には、バックライトの光量を小さくする。
次に、階調電圧生成部を制御してダイナミックレンジを小さくする方法を説明する。図１１（ｃ）及び（ｄ）は、階調電圧を生成する回路を示している。各階調電圧は、電圧
ＶｄＨとＶｄＬ（ＶｄＨ＞ＶｄＬ）間を抵抗分割することにより得る。同図（ｃ）は、
Ｖ０からＶ２５５の２５６個の電圧を生成する回路を示している。
電圧ＶｄＨを供給する配線と、電圧Ｖ０を出力するオペアンプ３０５１に入力する配線との間の抵抗をＲ０ａとし、電圧ＶｄＬを供給する配線と、電圧Ｖ２５５を出力するオペアンプ３０５２に入力する配線との間の抵抗Ｒ２５５ａとする。
前記液晶に印加する電圧のダイナミックレンジを小さくする方法としては、電圧ＶｄＨとＶｄＬ間の電圧を小さくすればよい。例えば、コモン交流フレーム毎反転駆動の場合、正フレームの時は、電圧ＶｄＬを一定としてＶｄＨの電圧を小さくすればよく、負フレームの時は、電圧ＶｄＨを一定として、ＶｄＬの電圧を大きくすればよい。また、抵抗R0a及びＲ２５５ａの値を大きくすることでも、液晶に印加する電圧のダイナミックレンジを小さくすることができる。この際には、バックライトの光量を小さくする。
図１１（ｄ）では、正極及び負極用の階調電圧Ｖ０からＶ２５５をそれぞれ作成している。生成する電圧の数は５１１個である。同図（ｃ）の場合と主に異なる箇所は、正極用の階調電圧を電圧ＶｄＨとＶｄＣ間で作成し、負極用の階調電圧を電圧ＶｄＣとＶｄＬ間で作成している点である。この場合、同図（ｃ）における回路の制御と同様にして、液晶に印加する電圧のダイナミックレンジを小さくすることができる。電圧ＶｄＣを一定として、ＶｄＨの電圧を小さくし、ＶｄＬの電圧を大きくしてもよいし、同図（ｄ）中の抵抗Ｒ０ａ及びＲ０ｂを、それぞれ大きくしてもよい。この際には、バックライトの光量を小さくする。
以上の構成及び制御により、液晶に印加する電圧のダイナミックレンジを小さし、かつ、液晶層に印加される電圧を簡単に低くすることができる。
また、フレーム周波数低減による電力低減だけでなく、液晶に印加する電圧を小さくするために、信号配線電位の振幅が小さくなることによる電力低減効果も得られる。さらに、バックライトの光量を低減するために、バックライトの電力も低減できる。
本発明に係る実施例１の駆動方法を説明するためのタイミング図。 実施例１を説明するために用いるフリッカの光学応答波形図。 本発明に係る実施例２の駆動方法を説明するためのタイミング図。 本発明に係る実施例３の駆動方法を説明するためのタイミング図。 本発明に係る実施例４の駆動方法を説明するためのタイミング図。 本発明に係る実施例５の駆動方法を説明するためのタイミング図。 本発明に係わる液晶表示装置を説明するための図。 本発明に係わる液晶表示装置を説明するための図。 本発明に係わる液晶表示装置を説明するための図。 本発明に係わる液晶表示装置の制御を説明するための図。 本発明に係わる液晶表示装置の制御を説明するための図。 本発明により解決される課題を説明するための図。
符号の説明
１…液晶表示装置、２…液晶パネル、３…信号配線駆動回路、４…走査配線駆動回路、５…電源回路、６…バックライト部、２１…タイミング制御回路、１００…対向電極、
１０１…信号配線、１０２…走査配線、１０３…容量配線、１０４…画素電極、３００…タイミング制御回路、３０１…メモリ、３０２…階調電圧セレクタ、３０３…インターフェイス、３０４…制御レジスタ、３０５…階調電圧生成部、１０００…携帯電話機、1001…入力手段、１００２…主メモリ、１００３…送受信部、１００４…ホスト局。

Claims (30)

  1. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、
    前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、
    前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、
    前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、
    前記走査期間において、前記バックライト部の消灯期間が前記バックライト部の点灯期間より長いことを特徴とする液晶表示装置の駆動方法。
  2. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、
    前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、
    前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、
    前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、
    走査を開始して、走査を行う全ての走査配線の内、概ね半分の走査配線を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とした場合に、
    前記走査期間の前半において、前記バックライト部の点灯期間を有し、前記走査期間の後半において、前記バックライト部の消灯期間を有することを特徴とする液晶表示装置の駆動方法。
  3. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、
    前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、
    前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、
    前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間は連続的に繰り返され、
    前記保持期間において、前記バックライト部は少なくとも１回点滅し、
    前記走査期間において、前記バックライト部の消灯期間が点灯期間より長いことを特徴とする液晶表示装置の駆動方法。
  4. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、
    前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、
    前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、
    前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間は連続的に繰り返され、
    前記保持期間において、前記バックライト部は少なくとも１回点滅し、
    走査を開始して、走査を行う全ての走査配線の内、概ね半分の走査配線を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とした場合に、
    前記走査期間の前半において、前記バックライト部の点灯期間を有し、前記走査期間の後半において、前記バックライト部の消灯期間を有することを特徴とする液晶表示装置の駆動方法。
  5. 前記ＢＬ期間は、1フレーム期間を略ｎ(ｎは２以上の整数)等分した長さであり、その長さが概ね１／６０秒以下であることを特徴とする請求項１から４に記載の駆動方法。
  6. 前記ＢＬ期間の長さが複数個存在する場合において、ｎ個(ｎは２以上の整数)のＢＬ期間の長さを足し合わせた長さを、前記フレーム期間と等しくし、各ＢＬ期間の長さが、それぞれ概ね１／６０秒以下であることを特徴とする請求項１から４に記載の駆動方法。
  7. 前記ＢＬ期間において、点灯から消灯に切り替わった時をＢＬ期間が開始する時とした場合に、前記走査期間が始まる時と前記ＢＬ期間が開始する時を異ならせることを特徴とする請求項１から４に記載の駆動方法。
  8. 走査を開始して、走査を行う全ての走査配線（該走査配線数をＮとし、Ｎは１以上の整数とする。）の内、概ね半分の走査配線（Ｎが偶数の時Ｎ／２本、Ｎが奇数の時(Ｎ−１)／２本）を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とした場合に、前記走査期間において、初めてバックライト部の光が点灯から消灯に切り替わる時が前記走査期間の前半に存在することを特徴とする請求項１から４に記載の駆動方法。
  9. 前記ＢＬ期間の長さが概ね１／６０秒であることを特徴とする請求項１から４に記載の駆動方法。
  10. 走査期間の長さが１／６０秒よりも短いことを特徴とする請求項１から４に記載の駆動方法。
  11. 走査期間の長さを１／６０秒よりも短くし、走査期間の全てにおいて、消灯となることを特徴とする請求項１又は３に記載の駆動方法。
  12. 前記保持期間を前記走査期間の略ｎ（ｎは１以上の整数）倍の長さとし、かつ、前記
    ＢＬ期間を前記走査期間の略ｍ（ｍは１以上の整数）倍の長さとすることを特徴とする請求項１０に記載の駆動方法。
  13. 前記ＢＬ期間を走査期間の略ｎ（ｎは１以上の整数）倍の長さとし、かつ、フレーム期間を前記ＢＬ期間の略ｍ（ｍは１以上の整数）倍の長さとする請求項１０に記載の駆動方法。
  14. 前記ＢＬ期間における点灯期間の比率である点灯比率が、前記保持期間において液晶パネルの表示モードがノーマリーブラックの場合には、徐々に大きくなり、液晶パネルの表示モードがノーマリーホワイトの場合には、徐々に小さくなる期間を有することを特徴とする請求項１に記載の駆動方法。
  15. 前記保持期間において、液晶パネルの表示モードがノーマリーブラックの場合には、バックライトの輝度が徐々に大きくなり、液晶パネルの表示モードがノーマリーホワイトの場合には、バックライトの輝度が徐々に小さくなる期間を有することを特徴とする請求項１に記載の駆動方法。
  16. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置において、
    前記バックライト部の光源が発光ダイオードであり、
    前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、
    前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、
    前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、
    前記走査期間において、前記バックライト部の消灯期間が前記バックライト部の点灯期間より長くなるようにバックライトのタイミングを制御する制御回路を有することを特徴とする液晶表示装置。
  17. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置において、
    前記バックライト部の光源が発光ダイオードであり、
    前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、
    前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、
    前記バックライト部の消灯期間と、前記消灯期間に続く点灯期間とからなるＢＬ期間を複数設け、前記複数のＢＬ期間の長さの和を、前記フレーム期間の長さと等しくし、
    走査を開始して、走査を行う全ての走査配線の内、概ね半分の走査配線を走査するまでの期間を走査期間の前半とし、残りの走査配線を走査する期間を走査期間の後半とした場合に、
    前記走査期間の前半において、前記バックライト部の点灯期間を有し、前記走査期間の後半において、前記バックライト部の消灯期間を有するようにバックライトのタイミングを制御する制御回路を有することを特徴とする液晶表示装置。
  18. 前記バックライトのタイミングを制御する制御回路は、画像データを画素に転送する信号配線を制御する信号配線駆動回路に内蔵されることを特徴とする請求項１６又は１７に記載の液晶表示装置。
  19. 前記信号配線駆動回路には、画像データを記録するメモリを有することを特徴とする請求項１８に記載の液晶表示装置。
  20. 前記バックライトのタイミングを制御する制御回路は、任意の整数値を用いて、バックライトが消灯から点灯に切り替わる時、及び、点灯から消灯に切り替わる時を調整するカウンターを有することを特徴とする請求項１６又は１７に記載の液晶表示装置。
  21. 前記保持期間を前記走査期間の略ｎ（ｎは１以上の整数）倍の長さとし、かつ、前記
    ＢＬ期間を前記走査期間の略ｍ（ｍは１以上の整数）倍の長さとする制御回路を有することを特徴とする請求項１６から１８に記載の液晶表示装置。
  22. 前記ＢＬ期間を前記走査期間の略ｎ（ｎは１以上の整数）倍の長さとし、かつ、前記フレーム期間を前記ＢＬ期間の略ｍ（ｍは１以上の整数）倍の長さとする制御回路を有することを特徴とする請求項１６から１８に記載の液晶表示装置。
  23. 前記ＢＬ期間の長さが、液晶表示装置の外部から供給される信号周期の整数倍であることを特徴とする求項１６又は１７に記載の液晶表示装置。
  24. 前記ＢＬ期間の長さが、液晶表示装置の外部から供給される垂直同期信号を略ｎ（ｎは１以上の整数）等分した長さになることを特徴とする請求項１６又は１７に記載の液晶表示装置。
  25. 前記バックライトのタイミングを制御する回路は、１フレーム期間に亘ってバックライトを常時点灯するモードと、１フレーム期間において所定のタイミングで点灯及び消灯を行うモードを切り替え可能であることを特徴とする請求項１６又は１７に記載の液晶表示装置。
  26. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を照射するバックライト部とを有する液晶表示装置において、
    前記画素に前記信号配線から画像データを与える走査期間と、前記走査期間の直後に前記走査配線の全てを非走査状態とする保持期間とを設け、前記保持期間は前記走査期間と同程度以上の長さであって、
    前記走査期間と前記保持期間の和をフレーム期間とし、前記フレーム期間は連続的に繰り返され、前記フレーム期間を１／６０秒よりも長くし、
    前記信号配線に与える電圧のダイナミックレンジを調整可能とし、任意のフレームにおいて、前記ダイナミックレンジを小さくし、同時に１フレームにおけるバックライトの光量を小さくすることを特徴とする液晶表示装置。
  27. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置の駆動方法において、
    前記画素に前記信号配線から画像データを与える走査期間と前記走査期間の直後に前記走査配線の全てを非走査状態とする前記走査期間より長い保持期間とからなるフレーム期間に同期して、前記バックライト部の消灯期間と前記消灯期間に続く点灯期間とからなるＢＬ期間をフレーム期間内に複数設定し、
    前記複数のＢＬ期間で、前記バックライト部を間欠駆動することを特徴とする液晶表示装置の駆動方法。
  28. 一対の基板と、前記一対の基板間に挟持された液晶層と、前記液晶層に電界を印加するための信号配線及び走査配線と、前記信号配線と走査配線との交差部に接続された複数のアクティブ素子と、前記アクティブ素子により駆動される画素と、を有する液晶パネルと、前記液晶パネルに光を間欠的に照射するために、点灯と消灯を繰り返す間欠点灯を行うバックライト部とを有する液晶表示装置において、
    前記画素に前記信号配線から画像データを与える走査期間と前記走査期間の直後に前記走査配線の全てを非走査状態とする前記走査期間より長い保持期間とからなるフレーム期間に同期して、前記バックライト部の消灯期間と前記消灯期間に続く点灯期間とからなるＢＬ期間をフレーム期間内に複数設定し、
    前記複数のＢＬ期間で、前記バックライト部を間欠駆動するタイミング制御回路を有することを特徴とする液晶表示装置。
  29. 前記走査期間と重複するＢＬ期間は３つ以下であることを特徴とする請求項１から４に記載の駆動方法。
  30. 前記走査期間と重複するＢＬ期間は３つ以下であることを特徴とする請求項１６及び
    １７に記載の液晶表示装置。

JP2005338010A 2004-11-26 2005-11-24 液晶表示装置とその駆動方法 Active JP5183871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005338010A JP5183871B2 (ja) 2004-11-26 2005-11-24 液晶表示装置とその駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004342611 2004-11-26
JP2004342611 2004-11-26
JP2005338010A JP5183871B2 (ja) 2004-11-26 2005-11-24 液晶表示装置とその駆動方法

Publications (2)

Publication Number Publication Date
JP2006178435A true JP2006178435A (ja) 2006-07-06
JP5183871B2 JP5183871B2 (ja) 2013-04-17

Family

ID=36583195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005338010A Active JP5183871B2 (ja) 2004-11-26 2005-11-24 液晶表示装置とその駆動方法

Country Status (5)

Country Link
US (1) US20060125742A1 (ja)
JP (1) JP5183871B2 (ja)
KR (1) KR100750305B1 (ja)
CN (1) CN100416647C (ja)
TW (1) TW200629210A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533885A (ja) * 2007-07-18 2010-10-28 オーストリアマイクロシステムス アーゲー 回路装置及びセグメントｌｅｄバックライトの駆動方法
WO2011121860A1 (ja) * 2010-03-30 2011-10-06 シャープ株式会社 液晶表示装置、液晶表示方法
JP2011209671A (ja) * 2010-03-29 2011-10-20 Samsung Mobile Display Co Ltd 液晶表示装置及びその駆動方法
JP2011227490A (ja) * 2010-03-31 2011-11-10 Sharp Corp 液晶表示装置及びテレビジョン受信装置
KR101515468B1 (ko) * 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
WO2015064741A1 (ja) * 2013-11-01 2015-05-07 シャープ株式会社 表示装置および制御デバイス
US9305500B2 (en) 2006-07-07 2016-04-05 Seiko Epson Corporation Projector
US9390659B2 (en) 2007-07-18 2016-07-12 Ams Ag Circuit configuration and method for controlling particularly segmented LED background illumination
US9520097B2 (en) 2011-11-07 2016-12-13 Sharp Kabushiki Kaisha Display device with compensating backlight drive circuit and method for driving same
WO2017183125A1 (ja) * 2016-04-20 2017-10-26 シャープ株式会社 表示装置およびその制御方法
JP2018087960A (ja) * 2016-08-17 2018-06-07 株式会社半導体エネルギー研究所 表示方法、表示装置、表示モジュールおよび電子機器
JP2019168594A (ja) * 2018-03-23 2019-10-03 キヤノン株式会社 表示装置、表示装置の制御方法、プログラムおよび記憶媒体
JP2021135309A (ja) * 2020-02-21 2021-09-13 シャープ株式会社 表示制御装置、表示制御方法及び表示制御プログラム

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101265333B1 (ko) * 2006-07-26 2013-05-20 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
EP2071431A4 (en) * 2006-09-28 2011-08-31 Panasonic Corp PUSH BUTTON CONTROL, PORTABLE TERMINAL, PUSH BUTTON CONTROL PROCEDURE AND KEY RETURN CONTROL PROGRAM
KR100933111B1 (ko) * 2006-11-21 2009-12-21 원 랩탑 퍼 차일드 어소시에이션 인코포레이티드 듀얼 모드 디스플레이
JP5510859B2 (ja) * 2007-03-30 2014-06-04 Ｎｌｔテクノロジー株式会社 バックライト装置および液晶表示装置
KR101452972B1 (ko) * 2008-02-13 2014-10-22 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 구비한 표시 장치 및 이의신호처리방법
TW200943271A (en) * 2008-04-02 2009-10-16 Novatek Microelectronics Corp Memory-saving display device
US20110267383A1 (en) * 2009-05-19 2011-11-03 Sharp Kabushiki Kaisha Liquid crystal display device and driving method thereof
TWI415096B (zh) * 2009-06-23 2013-11-11 Ili Technology Corp 背光控制之方法及其裝置
JP5370021B2 (ja) * 2009-09-07 2013-12-18 セイコーエプソン株式会社 液晶表示装置、駆動方法および電子機器
CN103280187B (zh) * 2013-06-09 2015-12-23 上海和辉光电有限公司 像素排列显示方法、装置及oled显示器
JP6334114B2 (ja) * 2013-09-05 2018-05-30 株式会社ジャパンディスプレイ 表示装置
US9984608B2 (en) * 2014-06-25 2018-05-29 Apple Inc. Inversion balancing compensation
KR102264655B1 (ko) * 2014-10-14 2021-06-15 삼성디스플레이 주식회사 표시 장치
CN106297633B (zh) * 2016-08-31 2019-12-17 上海中航光电子有限公司 显示面板的驱动方法、显示面板及显示装置
CN108074516A (zh) * 2016-11-16 2018-05-25 浙江正泰电器股份有限公司 一种led显示扫描方法和变频器
JP2019184725A (ja) * 2018-04-05 2019-10-24 シャープ株式会社 表示装置
CN112735343B (zh) * 2021-01-04 2022-03-15 成都中电熊猫显示科技有限公司 发光元器件调光控制方法、装置及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293142A (ja) * 1999-04-09 2000-10-20 Casio Comput Co Ltd 液晶表示装置
JP2000322029A (ja) * 1999-05-13 2000-11-24 Nec Corp 液晶表示装置
JP2001312253A (ja) * 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2002014662A (ja) * 2000-06-30 2002-01-18 Casio Comput Co Ltd バックライト制御装置およびそのプログラム記録媒体
JP2002091400A (ja) * 2000-09-19 2002-03-27 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002287700A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 画像表示装置および方法
JP2003177719A (ja) * 2001-12-10 2003-06-27 Matsushita Electric Ind Co Ltd 画像表示装置
JP2004206075A (ja) * 2002-12-10 2004-07-22 Hitachi Ltd 液晶表示装置の駆動方法および液晶表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199886A (ja) * 1998-10-30 2000-07-18 Semiconductor Energy Lab Co Ltd フィ―ルドシ―ケンシャル液晶表示装置およびその駆動方法ならびにヘッドマウントディスプレイ
JP2000241796A (ja) * 1998-12-24 2000-09-08 Sharp Corp 液晶表示装置及び液晶表示装置の制御信号を出力する電子機器
JP3618066B2 (ja) * 1999-10-25 2005-02-09 株式会社日立製作所 液晶表示装置
JP3747768B2 (ja) * 2000-03-17 2006-02-22 株式会社日立製作所 液晶表示装置
CN1220098C (zh) * 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP3900805B2 (ja) * 2000-08-03 2007-04-04 株式会社日立製作所 照明装置及びそれを用いた液晶表示装置
JP2002207463A (ja) * 2000-11-13 2002-07-26 Mitsubishi Electric Corp 液晶表示装置
KR100365501B1 (ko) * 2000-12-22 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR100381963B1 (ko) * 2000-12-26 2003-04-26 삼성전자주식회사 감소된 플리커를 갖는 액정 표시 장치 및 그것의 플리커저감 방법
WO2002063383A1 (fr) * 2001-02-05 2002-08-15 International Business Machines Corporation Dispositif d'affichage a cristaux liquides
US7030848B2 (en) * 2001-03-30 2006-04-18 Matsushita Electric Industrial Co., Ltd. Liquid crystal display
JP2004093717A (ja) * 2002-08-30 2004-03-25 Hitachi Ltd 液晶表示装置
JP4087681B2 (ja) * 2002-10-29 2008-05-21 株式会社日立製作所 照明装置及びそれを用いた表示装置
TWI252350B (en) * 2002-12-06 2006-04-01 Sharp Kk LCD device
KR100925469B1 (ko) * 2003-03-03 2009-11-06 삼성전자주식회사 액정 표시 장치의 구동 장치
JP4082689B2 (ja) * 2004-01-23 2008-04-30 株式会社 日立ディスプレイズ 液晶表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293142A (ja) * 1999-04-09 2000-10-20 Casio Comput Co Ltd 液晶表示装置
JP2000322029A (ja) * 1999-05-13 2000-11-24 Nec Corp 液晶表示装置
JP2001312253A (ja) * 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2002014662A (ja) * 2000-06-30 2002-01-18 Casio Comput Co Ltd バックライト制御装置およびそのプログラム記録媒体
JP2002091400A (ja) * 2000-09-19 2002-03-27 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002287700A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 画像表示装置および方法
JP2003177719A (ja) * 2001-12-10 2003-06-27 Matsushita Electric Ind Co Ltd 画像表示装置
JP2004206075A (ja) * 2002-12-10 2004-07-22 Hitachi Ltd 液晶表示装置の駆動方法および液晶表示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305500B2 (en) 2006-07-07 2016-04-05 Seiko Epson Corporation Projector
US9390659B2 (en) 2007-07-18 2016-07-12 Ams Ag Circuit configuration and method for controlling particularly segmented LED background illumination
US8786540B2 (en) 2007-07-18 2014-07-22 Ams Ag Circuit arrangement and method for driving segmented LED backlights in particular
JP2010533885A (ja) * 2007-07-18 2010-10-28 オーストリアマイクロシステムス アーゲー 回路装置及びセグメントｌｅｄバックライトの駆動方法
KR101515468B1 (ko) * 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
US9323124B2 (en) 2008-12-12 2016-04-26 Samsung Electronics Co., Ltd. Display apparatuses and methods of operating the same
JP2011209671A (ja) * 2010-03-29 2011-10-20 Samsung Mobile Display Co Ltd 液晶表示装置及びその駆動方法
US9035937B2 (en) 2010-03-29 2015-05-19 Samsung Display Co., Ltd. Liquid crystal display and method of operating the same
WO2011121860A1 (ja) * 2010-03-30 2011-10-06 シャープ株式会社 液晶表示装置、液晶表示方法
JPWO2011121860A1 (ja) * 2010-03-30 2013-07-04 シャープ株式会社 液晶表示装置、液晶表示方法
JP2015148826A (ja) * 2010-03-30 2015-08-20 シャープ株式会社 液晶表示装置
US9142166B2 (en) 2010-03-31 2015-09-22 Sharp Kabushiki Kaisha Liquid crystal display device and TV receiver
JP2011227490A (ja) * 2010-03-31 2011-11-10 Sharp Corp 液晶表示装置及びテレビジョン受信装置
US9520097B2 (en) 2011-11-07 2016-12-13 Sharp Kabushiki Kaisha Display device with compensating backlight drive circuit and method for driving same
WO2015064741A1 (ja) * 2013-11-01 2015-05-07 シャープ株式会社 表示装置および制御デバイス
WO2017183125A1 (ja) * 2016-04-20 2017-10-26 シャープ株式会社 表示装置およびその制御方法
JP2018087960A (ja) * 2016-08-17 2018-06-07 株式会社半導体エネルギー研究所 表示方法、表示装置、表示モジュールおよび電子機器
JP6993137B2 (ja) 2016-08-17 2022-02-04 株式会社半導体エネルギー研究所 表示方法、表示装置、表示モジュールおよび電子機器
JP2022037073A (ja) * 2016-08-17 2022-03-08 株式会社半導体エネルギー研究所 表示方法
JP2019168594A (ja) * 2018-03-23 2019-10-03 キヤノン株式会社 表示装置、表示装置の制御方法、プログラムおよび記憶媒体
JP2021135309A (ja) * 2020-02-21 2021-09-13 シャープ株式会社 表示制御装置、表示制御方法及び表示制御プログラム

Also Published As

Publication number Publication date
KR100750305B1 (ko) 2007-08-20
CN100416647C (zh) 2008-09-03
TWI308313B (ja) 2009-04-01
KR20060059188A (ko) 2006-06-01
CN1783197A (zh) 2006-06-07
TW200629210A (en) 2006-08-16
JP5183871B2 (ja) 2013-04-17
US20060125742A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP5183871B2 (ja) 液晶表示装置とその駆動方法
JP6596192B2 (ja) 表示装置及びその駆動方法
US7864152B2 (en) Liquid crystal display of field sequential color type and method for driving the same
KR100791841B1 (ko) 프레임 신호에 동기된 백라이트 신호를 발생하기 위한장치와 방법
CN111833802B (zh) 显示装置
JP2010152337A (ja) 表示装置、およびその表示装置の駆動方法
WO2004070697A1 (ja) 液晶表示装置
JP2008304896A (ja) 表示装置及びその駆動方法
JP5662960B2 (ja) 液晶表示装置及びその駆動方法
WO2008029536A1 (fr) Dispositif d'affichage à cristaux liquides et son procédé de commande
JP2008152234A (ja) 液晶表示装置及びその駆動方法
JP4068947B2 (ja) 液晶表示装置
JP2005134724A (ja) 液晶表示装置
KR20020088859A (ko) 액정표시장치 및 그 구동방법
KR101231840B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20100133185A (ko) 액정 표시 장치 및 이의 구동방법
KR101389232B1 (ko) 액정 표시 장치
US9082356B2 (en) Liquid crystal display apparatus and method of driving the same
JP4812710B2 (ja) 液晶表示装置
KR102115463B1 (ko) 액정표시장치 및 이의 구동방법
KR101635220B1 (ko) 액정표시장치 및 그 구동방법
JP2005148362A (ja) Ｔｆｔ液晶パネルの駆動方法及びｔｆｔ液晶パネル駆動モジュール
CN112489602B (zh) 显示面板的驱动电路、显示面板的驱动方法与显示模块
KR20090088775A (ko) 액정표시장치와 그의 구동방법
KR20070042337A (ko) 액정 표시장치의 구동장치 및 구동방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Ref document number: 5183871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250