[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006156477A - 記憶素子、メモリ - Google Patents

記憶素子、メモリ Download PDF

Info

Publication number
JP2006156477A
JP2006156477A JP2004340902A JP2004340902A JP2006156477A JP 2006156477 A JP2006156477 A JP 2006156477A JP 2004340902 A JP2004340902 A JP 2004340902A JP 2004340902 A JP2004340902 A JP 2004340902A JP 2006156477 A JP2006156477 A JP 2006156477A
Authority
JP
Japan
Prior art keywords
layer
magnetization
spin injection
storage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004340902A
Other languages
English (en)
Other versions
JP4670326B2 (ja
Inventor
Yutaka Higo
豊 肥後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004340902A priority Critical patent/JP4670326B2/ja
Publication of JP2006156477A publication Critical patent/JP2006156477A/ja
Application granted granted Critical
Publication of JP4670326B2 publication Critical patent/JP4670326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】 静電破壊を発生することなく情報の記録を行うことができると共に、情報の読み出しの際の出力を充分な大きさで得ることを可能にする記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層13と、磁化固定層11と、その間の非磁性層12とを有し、記憶層13の磁化固定層11とは反対側に、中間層14を介して、それぞれ独立したパターンで形成された、2つのスピン注入層21,22が設けられ、2つのスピン注入層21,22の磁化M21,M22の向きが互いに反対の向きであり、一方のスピン注入層から他方のスピン注入層へ、記憶層13を通じて電流を流すことにより、記憶層13の磁化の向きが変化して、情報の記録が行われる記憶素子10を構成する。
【選択図】 図1

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とを有し、電流を流すことにより記憶層の磁化の向きを変化させる、いわゆるスピントランスファー方式により情報を記録する記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発性メモリに適用して好適なものである。
情報通信機器、特に携帯端末等の個人用小型情報機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子には、高集積化、高速化、低消費電力化等、さらなる高性能化が要請されている。
そして、特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、システムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、使用していない回路ブロックをスタンバイ状態にして、できるだけ消費電力を抑えるよう設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
その他、高速で大容量の不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる「インスタント・オン」機能も可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM、強磁性体を利用したMRAM(Magnetic Random Access Memory)等が挙げられる。
MRAMでは、トンネル磁気抵抗効果素子(TMR素子)から成る記憶素子をマトリクス状に配列するとともに、その素子配列のうちの特定素子に情報を記録するために素子配列を縦横に横切るワード書き込み線とビット書き込み線を有しており、ワード書き込み線と及びビット書き込み線の交差領域に位置する記憶素子のみに、選択的に情報の書き込みを行うように構成されている。
MRAMにおいて、記憶素子に記録されている情報を書き換えるための方法としては、アステロイド特性を利用したアステロイド方式(例えば、特許文献1参照)とスイッチング特性を利用したトグル方式(特許文献2参照)がある。
アステロイド方式は、選択度が素子毎の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、トグル方式は、素子選択に使える磁界範囲が広いので、素子毎の特性のばらつきが多少あっても、大規模なメモリを実現しやすい利点がある。
しかしながら、アステロイド方式及びトグル方式においては、いずれも、情報を書き込む際に、数mA〜数十mAの書き込み電流を記憶素子に流す必要があり、書き込み電流ドライバの巨大化に伴うセル占有率の低下や、消費電力が増加する等の問題があった。
アステロイド方式及びトグル方式以外には、スピン偏極した電流を記憶素子に注入した際に生じるスピントランスファー効果により磁化の向きのスイッチングが起こる現象を利用した、いわゆるスピントランスファー方式(例えば、非特許文献1参照)がある。
このスピントランスファー方式においては、アステロイド方式及びトグル方式と比較して、書き込み電流を減少させることができる点、書き込み時にいわゆる半選択状態が生じないために誤書き込みが起こらない点、等の利点により、新たな書き込み方式として注目を集めている。
特開平10−116490号公報 米国特許公開第2003/0072174明細書 J.Slonczewski,J.Magn.Magn.Mater.,159,1996年,L1
ここで、従来のスピントランスファー方式により書き込みを行う記憶素子の概略構成図を、図7に示す。
この記憶素子100は、下層から、磁化固定層101、スペーサ層(非磁性層)102、記憶層103の各層が積層されて構成されている。なお、図示した各層以外にも、必要に応じて下地層や反強磁性層、キャップ層等が設けられる。
記憶層103は、一軸磁気異方性を有する強磁性体から成り、この記憶層103の磁化状態、即ち記憶層103の磁化M112の向きによって、記憶素子100に情報を記憶させることができる。
また、記憶層103に対して、スペーサ層(非磁性層)102を介して、強磁性体から成り磁化M111の向きが固定されている磁化固定層101が設けられている。
磁化固定層101及び記憶層103には、それぞれ下部配線104及び上部配線105が接続され、両配線104,105間に電圧を印加することにより、記憶素子100に電流が注入される。
磁化固定層101及び記憶層103は、単層の磁性層又は複数の磁性層を積層して構成される。特に、磁化固定層101では、反強磁性体との交換結合や非磁性層を介したシンセティック反強磁性結合により、磁化の固定特性を向上させる手段がとられる。
また、スペーサ層102には、Cu等の非磁性金属層を用いても、酸化アルミニウム等のトンネル絶縁層を用いてもよい。前者の場合は、記憶素子100がGMR素子(巨大磁気抵抗効果素子)となり、後者の場合は、記憶素子100がTMR素子(トンネル磁気抵抗効果素子)となる。
磁化固定層101の磁化M111の向きと記憶層103の磁化M112の向きとが反平行状態(以下この状態を情報「0」とする)であるとき、電流を記憶層103側から磁化固定層101側に注入する、即ち電子を磁化固定層101側から記憶層103側に注入すると、いわゆるスピントランスファー効果が生じることにより、記憶層103の磁化M112が反転して、磁化固定層101の磁化M111の向きと記憶層103の磁化M112の向きとが平行状態(以下この状態を情報「1」とする)に変化する。この変化は、情報「1」の書き込みに相当する。
一方、情報「1」から情報「0」に変化させる、情報「0」の書き込みは、電流を磁化固定層101側から記憶層103側に注入する、即ち電子を記憶層103側から磁化固定層101側に注入する、即ち電子を磁化固定層101側から記憶層103側に注入することによって行われる。
このように、情報「0」の書き込みと情報「1」の書き込みにおいて、注入する電流の向きが反対になる。
TMR素子は、GMR素子と比較して、大きい磁気抵抗効果が得られる。このため、通常、MRAMでは、TMR素子によって記憶素子100を構成している。
ところが、TMR素子は、スペーサ層102にトンネル絶縁層を用いるために、静電破壊電圧以上の電圧を印加すると、トンネル絶縁層が破壊されてしまい、トンネル磁気抵抗効果が得られなくなる。なお、静電破壊電圧の大きさは、トンネル絶縁層の材料に依存する。
従って、記憶素子100に印加することのできる電圧にも限界があり、記憶素子100の層構成によっては、記憶層103の磁化M112の向きを反転させるために必要となる量の電流を流すことができなくなる、という問題がある。
記憶素子100に流すことが可能な電流量を増大させるためには、例えば、トンネル絶縁層の抵抗値を下げて、多くの電流を流してもトンネル絶縁層にかかる電圧が静電破壊電圧に達しないようにすることが考えられる。
しかしながら、トンネル絶縁層の抵抗値を低減させると、磁気抵抗効果も減少してしまい読み出し出力が低下すること、絶縁性が低下することにより静電破壊しやすくなって静電破壊電圧自体も減少すること、トンネル絶縁層内の欠陥いわゆるピンホールが増加すること、等の理由により、トンネル絶縁層の抵抗値をむやみに下げることは好ましくない。
上述した問題の解決のために、本発明においては、静電破壊を発生することなく情報の記録を行うことができると共に、情報の読み出しの際の出力を充分な大きさで得ることを可能にする記憶素子及び記憶素子を用いたメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、磁化の向きが固定された磁化固定層と、記憶層及び磁化固定層との間に挟まれた非磁性層とを有し、記憶層の磁化固定層とは反対側に、中間層を介して、それぞれ独立したパターンで形成され、記憶層にスピンを注入するための2つのスピン注入層が設けられ、これら2つのスピン注入層の磁化の向きが互いに反対の向きであり、一方のスピン注入層から他方のスピン注入層へ、記憶層を通じて電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層と、磁化の向きが固定された磁化固定層と、記憶層及び磁化固定層との間に挟まれた非磁性層とを有し、記憶層の磁化固定層とは反対側に、中間層を介して、それぞれ独立したパターンで形成され、記憶層にスピンを注入するための2つのスピン注入層が設けられ、これら2つのスピン注入層の磁化の向きが互いに反対の向きであり、一方のスピン注入層から他方のスピン注入層へ、記憶層を通じて電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子に対して電流を流す電流供給手段とを備え、記憶素子によりメモリセルが構成され、複数のメモリセルが配置されて成るものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層と、磁化の向きが固定された磁化固定層と、記憶層及び磁化固定層との間に挟まれた非磁性層とを有し、記憶層の磁化固定層とは反対側に、中間層を介して、それぞれ独立したパターンで形成され、記憶層にスピンを注入するための2つのスピン注入層が設けられ、これら2つのスピン注入層の磁化の向きが互いに反対の向きであることから、2つのスピン注入層のうち、一方のスピン注入層から他方のスピン注入層へ、記憶層を通じて電流を流せば、記憶層にスピン(スピンを有する電子)を注入して、記憶層の磁化に対してトルクを働かせることができる。このとき、電流の向きによりトルクも反対向きになるため、電流の向きを制御すれば、記憶層の磁化の向きを反転させることができる。
そして、一方のスピン注入層から他方のスピン注入層へ、記憶層を通じて電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われることにより、スピントランスファー方式による情報の記録を行うことができる。これにより、情報を記録する際の電流経路と記録された情報を読み出す際の電流経路とが異なり、磁化固定層や非磁性層には、記録用の電流を流す必要がないため、非磁性層の静電破壊が発生しなくなる。これにより、例えば、非磁性層を大きい磁気抵抗効果が得られるような構成として、記録された情報を読み出す際の出力を大きくすることが可能になる。
さらに、情報の記録の際に、他方のスピン注入層から注入されて記憶層を通過した電子により記憶層の磁化に働くトルクと、一方のスピン注入層の界面で反射されて記憶層側に戻された電子により記憶層の磁化に働くトルクとが同じ向きであるため、2つのスピン注入層の両方から、記憶層の磁化の向きを反転させるトルクが働くため、スピン注入層が1つの場合と比較して、2倍の書き込み効率を有する。
これにより、情報の記録の際の電流(書き込み電流)を低減することができる。
上述の本発明のメモリの構成によれば、上記本発明の記憶素子と、この記憶素子に対して電流を流す電流供給手段とを備え、記憶素子によりメモリセルが構成され、複数のメモリセルが配置されて成ることにより、電流供給手段を通じて記憶素子の2つのスピン注入層間に電流を流して、スピントランスファー方式による情報の記録を行うことができる。
また、上記本発明の記憶素子において、2つのスピン注入層が、それぞれ独立した中間層を介して記憶層に接続され、2つの中間層が電気的に絶縁されている構成とすることも可能である。
このような構成としたときには、2つの中間層が電気的に絶縁されているため、一方のスピン注入層から他方のスピン注入層に流れる書き込み電流は、必ず記憶層を経由して流れることになる。これにより、書き込み電流を全て記憶層への書き込みに寄与させることができ、書き込みの効率をさらに向上させることができる。
また、上記本発明のメモリにおいて、中間層が、隣接する複数のメモリセルの記憶素子で共有されている構成とすることも可能である。
このような構成としたときには、複数のメモリセルで共有されていることから、中間層のパターンが大きくなるため、中間層のパターニング工程が容易になる。
上述の本発明によれば、情報の記録の際の電流を低減することができるため、メモリの消費電力を低減することが可能になる。
また、記憶素子において、情報を記録する際の電流経路と記録された情報を読み出す際の電流経路とが異なるため、静電破壊を生じることなく情報の記録を行うことができる。そして、情報の記録と読み出しを独立して行うことができ、非磁性層と中間層をそれぞれ情報の記録と情報の読み出しに適した構成とすることが可能になる。
本発明の一実施の形態として、記憶素子の概略構成図(断面図)を図1に示す。
この記憶素子10は、下層から、磁化固定層11、スペーサ層(非磁性層)12、記憶層13の各層が積層されて構成されている。なお、図示した各層以外にも、必要に応じて下地層や反強磁性層、キャップ層等が設けられる。
記憶層13は、一軸磁気異方性を有する強磁性体から成り、この記憶層13の磁化状態、即ち記憶層13の磁化M2の向きによって、記憶素子10に情報を記憶させることができる。
また、記憶層13に対して、スペーサ層(非磁性層)12を介して、強磁性体から成り磁化M1の向きが固定されている磁化固定層11が設けられている。図1の記憶素子10では、磁化固定層11の磁化M1の向きが右向きに固定されている。この磁化固定層11には、下部配線15が接続されている。
本実施の形態の記憶素子10においては、特に、記憶層13に対して、磁化固定層11とは反対側即ち上層側に、中間層14を介して、2つのスピン注入層、即ち図中左の第1のスピン注入層21及び右の第2のスピン注入層22が設けられている。
第1のスピン注入層21及び第2のスピン注入層22は、いずれも磁性層により構成され、互いに独立してパターン形成され、かつ磁化M21,M22の向きが互いに逆向き(反平行)となっている。左の第1のスピン注入層21の磁化M21は左向きであり、右の第2のスピン注入層22の磁化M22は右向きであり、矢印が互いに離れる方を向いている。
そして、左の第1のスピン注入層21には、上部配線23が接続され、右の第2のスピン注入層22には、上部配線24が接続されている。
また、図1の記憶素子10の平面図を図2に示す。
図1及び図2に示すように、磁化固定層11、スペーサ層12、記憶層13、中間層14の各層は、同一平面パターンにパターニングされ、楕円柱状の積層膜20となっている。また、第1のスピン注入層21及び第2のスピン注入層22は、この積層膜20に一部重なるように形成され、重なった部分で積層膜20と接続されている。
スピン注入層21,22は、記憶層13よりも磁気的に重くして、磁化M21,M22の向きが反転しないようにする。
例えば、記憶層13よりも膜厚を厚くすることや、保磁力が比較的大きい磁性材料を用いることが考えられる。
これにより、小さい電流では、スピン注入層21,22の磁化M21,M22は反転せず、記憶層13の磁化M2だけが反転する。
記憶層13、磁化固定層11、スピン注入層21,22は、複数層の強磁性層から構成されていてもよく、いずれも少なくとも1層の強磁性層からなる構成とする。
特に、磁化固定層11及びスピン注入層21,22は、反強磁性体との交換結合や非磁性層を介した反強磁性結合により、磁化の固定特性を向上させてもよい。
また、スペーサ層12は、Cu等の非磁性金属層を用いても、酸化アルミニウム等のトンネル絶縁層を用いてもよい。トンネル絶縁層の方が非磁性金属層よりも大きい磁気抵抗効果が得られる。
また、中間層14は、スペーサ層12と同様の各種非磁性材料を用いることができる。特に、非磁性金属層を用いることにより、書き込み電流に対する抵抗が小さくなるため、ロスが少なく、効率良く記憶層13へ電子を注入することができる。
記憶素子10が上述した構成となっているため、電流を一方のスピン注入層から他方のスピン注入層に流すことにより、電流の向きに応じて、記憶層13の磁化M2の向きを制御して、記憶層13に情報の記録(書き込み)を行うことができる。
次に、本実施の形態の記憶素子10における、スピントランスファー方式により情報を書き込む動作について、図3A及び図3Bを参照して説明する。
ここでも、図7の従来の記憶素子100の説明と同様に、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1の向きに対して、反平行である状態を情報「0」として、平行である状態を情報「1」とする。
図3Aでは、図1と同様に、磁化固定層11の磁化M1は右向き、左の第1のスピン注入層21の磁化M21は左向き、右の第2のスピン注入層22の磁化M22は右向きになっている。また、図3Aでは、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1と同じ右向きになっており、記憶層13に情報「1」が記憶されている状態とみなすことができる。
この図3Aの状態において、上部配線23,24を通じて、電流を右の第2のスピン注入層22から左の第1のスピン注入層21に流す、即ち電子eを第1のスピン注入層21から第2のスピン注入層22に流すと、第1のスピン注入層21を通過した電子eが、第1のスピン注入層21の磁化M21の向きと同じ左方向のスピンを持つようになる。
第2のスピン注入層22に達する前に、電子eの一部は記憶層13を通過するが、このときに、左方向のスピンが記憶層13の磁化M2に伝達され、磁化M2を左方向に向けようとするトルクが働く。
一方、第2のスピン注入層22を通過しようとする電子eのうち、第2のスピン注入層22の磁化M22の向きと反対の左向きのスピンをもつ電子eは、その界面で反射され、記憶層13側に戻される。この界面で反射された電子eによっても、記憶層13の磁化M2を左向きに向けようとするトルクが働く。
これらのトルクにより、記憶層13の磁化M2が反転して左向き(図3B参照)になり、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1とは反平行の向きになり、記憶層13に情報「0」が記録されたことになる。
このとき、両方のスピン注入層21,22から、記憶層13の磁化M2を左向きに反転させようとするトルクが働くため、2倍の書き込み効率が得られる。
次に、図3Bでは、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1と反平行の左向きになっており、記憶層13に情報「0」が記憶されている状態とみなすことができる。
この図3Bの状態において、上部配線23,24を通じて、電流を左の第1のスピン注入層21から右の第1のスピン注入層22に流す、即ち電子eを第2のスピン注入層22から第1のスピン注入層21に流すと、第2のスピン注入層22を通過した電子eが、第2のスピン注入層22の磁化M22の向きと同じ右方向のスピンを持つようになる。
第1のスピン注入層21に達する前に、電子eの一部は記憶層13を通過するが、このときに、右方向のスピンが記憶層13の磁化M2に伝達され、磁化M2を右方向に向けようとするトルクが働く。
一方、第1のスピン注入層21を通過しようとする電子eのうち、第1のスピン注入層21の磁化M21の向きと反対の右向きのスピンをもつ電子eは、その界面で反射され、記憶層13側に戻される。この界面で反射された電子eによっても、記憶層13の磁化M2を右向きに向けようとするトルクが働く。
これらのトルクにより、記憶層13の磁化M2が反転して右向き(図3A参照)になり、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1と同じ向きになり、記憶層13に情報「1」が記録されたことになる。
このとき、両方のスピン注入層21,22から、記憶層13の磁化M2を右向きに反転させようとするトルクが働くため、2倍の書き込み効率が得られる。
なお、第1のスピン注入層21の磁化及び第2のスピン注入層22の磁化の向きをそれぞれ図1〜図3とは逆の向き(矢印が向かい合う向き)にした場合も、上部配線23,24に流す電流の向き及び電子eが流れる向きが、それぞれ図3A及び図3Bとは逆になるだけであり、図3A及び図3Bに示したと同様の動作により情報の記録(書き込み)を行うことができる。
そして、図3A及び図3Bに示した情報の書き込み動作においては、磁化固定層11に接続された下部配線15には電流を流す必要がないため、スペーサ層12にはほとんど電流が流れない。
従って、書き込み電流によるスペーサ層12の静電破壊が発生しない。
記憶層13に記録されている情報が、「0」と「1」のどちらであるかを読み出す方法は、図3A及び図3Bを用いて、以下のように説明される。
即ち、2つの上部配線23及び24のうち、片方もしくは両方の配線に接続された電極と、下部配線15に接続された電極との間の、抵抗値により、記憶層13の磁化M2の向きを検知することができる。
なぜなら、記憶層13の磁化M2と磁化固定層11の磁化M1との相対角度によって抵抗値が変化する、磁気抵抗効果を生じるためである。即ち、図3Aに示したように、記憶層13の磁化M2の向きと磁化固定層11の磁化M1の向きとが平行である状態では第1の抵抗状態(抵抗値が低い状態)にあり、図3Bに示したように、記憶層13の磁化M2の向きと磁化固定層11の磁化M1の向きとが反平行である状態では第2の抵抗状態(抵抗値が高い状態)にあるから、この抵抗値の違いによって、記憶層13の磁化M2の向き、即ち記憶層13に情報「0」と情報「1」のどちらが記憶されているかを読み出すことができる。
上述した記憶層13に記録された情報の読み出しは、2つのスピン注入層21,22のどちら側を用いても可能である。
なお、2つのスピン注入層21,22の磁化M21,M22の向きが互いに逆向きになるように設定する方法は、特に限定されるものではない。
ここで、その1つの方法を、図4A及び図4Bを参照して説明する。
まず、図4Aの斜視図及び図4Bの断面図に示すように、それぞれのスピン注入層21,22の上方にそれぞれ配線25,26を設ける。この配線25,26は、スピン注入層21,22の主面に略平行であり、かつスピン注入層21,22の磁化困難軸方向に沿って延びるように形成するとよい。
そして、例えばメモリの製造時において、それぞれの配線25,26に電流I1,I2を流して、電流磁界H1,H2によりスピン注入層21,22の磁化M21,M22の向きを設定する。即ち、第1のスピン注入層21に対しては、配線25に奥へ向かう電流I1を流して右回りの電流磁界H1を発生させることにより、第1のスピン注入層21の磁化M21の向きを左向きに設定することができる。また、第2のスピン注入層22に対しては、配線26に手前に向かう電流I2を流して左回りの電流磁界H2を発生させることにより、第2のスピン注入層22の磁化M22の向きを右向きに設定することができる。
なお、図4A及び図4Bに示した電流磁界H1,H2を印加するための配線25,26は、各記憶素子10の上部配線23,24とは独立して設けることも可能であるが、配線25,26を上部配線23,24に接続して形成して、上部配線23,24に電流を供給するための配線を兼ねるようにすれば、メモリの構成を簡略化することができる。
また、この他にも、2つのスピン注入層21,22のうち、少なくとも1つのスピン注入層について、中間層14とは反対の側で反強磁性層に隣接させることによって、そのスピン注入層の磁化の向きが固定されるように構成してもよい。
上述の本実施の形態の記憶素子10の構成によれば、記憶層13に対して、磁化固定層11とは反対側に、中間層14を介して、2つのスピン注入層21,22が設けられ、これら2つのスピン注入層21,22の磁化M21,M22の向きが互いに逆向きであることにより、一方のスピン注入層から他方のスピン注入層へ電流を流す、即ち他方のスピン注入層から一方のスピン注入層へ電子を注入することにより、スピントランスファー効果により、記憶層13の磁化M2の磁化の向きを反転させて、情報の記録(書き込み)を行うことができる。
そして、この情報の記録(書き込み)において、他方のスピン注入層から注入されて記憶層13を通過した電子eにより記憶層13の磁化M2に働くトルクと、一方のスピン注入層の界面で反射されて記憶層13側に戻された電子eにより記憶層13の磁化M2に働くトルクとが同じ向きであるため、書き込み効率を向上させることができる。
これにより、図7に示した従来の記憶素子100と比較して、より小さい電流でも記憶層13に情報を記録することが可能になる。
さらに、情報の書き込みの際の電流経路は、スピン注入層−中間層14及び記憶層13−スピン注入層であり、情報の読み出しの際の電流経路は、スピン注入層−記憶層13−スペーサ層12−磁化固定層11である。これらの電流経路が異なっているため、それぞれの動作特性に適したように、記憶素子10の各層を設計することができる。
とりわけ、情報の書き込みの際に、スペーサ層12が電流経路とならないため、書き込み電流によってスペーサ層12が静電破壊することがない。
従って、スペーサ層12を抵抗値が高くなる構成とすることが可能になり、これにより大きな磁気抵抗効果が得られることから、情報の読み出しの際の出力を大きくすることができる。
図1に示した本実施の形態の記憶素子10を用いてメモリセルを構成し、このメモリセルを多数配置する(例えばマトリクス状にメモリセルを配置する)ことにより、メモリ(記憶装置)を構成することができる。
そして、メモリセルを構成する記憶素子10が、スピントランスファー方式により情報の記録を行う構成なので、記憶素子10が微細化されても、電流を増やさずに情報の記録を行うことができる利点を有している。これにより、メモリセルを高密度に集積してメモリを構成することが可能になる。即ち、メモリを小型化したり、高密度化して記憶容量を大きくしたりすることが容易に可能になる。
また、小さい電流で記憶素子10に情報の記録を行うことができるため、メモリの消費電力を低減することができる。
次に、本発明の他の実施の形態として、記憶素子の概略構成図(断面図)を図5に示す。
本実施の形態の記憶素子30では、特に、記憶層13と2つのスピン注入層21,22との間に、隣接する複数のメモリセルの記憶素子30で共通に形成された中間層31が設けられている。
その他の構成は、図1に示した記憶素子10と同様であるので、重複説明を省略する。
本実施の形態の記憶素子30によれば、図1に示した先の実施の形態の記憶素子10と同様に、書き込み効率を向上させて、より小さい電流でも記憶層13に情報を記録することが可能になり、また記憶素子30の各層を情報の記録と情報の読み出しにそれぞれ適した構成に設計することができる。
また、本実施の形態の記憶素子30では、特に、中間層31を複数のメモリセルで共通に形成していることにより、中間層31のパターンが大きくなり、中間層31のパターニング工程が容易になる利点を有する。
なお、中間層31を共通に形成する範囲は特に限定されない。
例えば、隣接する2つのメモリセル、同一行や同一列のメモリセル、隣接する複数行又は複数列のメモリセル、メモリの全てのメモリセル等、様々な範囲が可能である。
次に、本発明のさらに他の実施の形態として、記憶素子の概略構成図(断面図)を図6に示す。
本実施の形態の記憶素子40では、特に、左の第1のスピン注入層21の下の中間層41と、右の第2のスピン注入層22の下の中間層42とが、それぞれ上層のスピン注入層21,22と同一の平面パターンで、かつ互いに独立して形成されている。即ち、これら中間層41と中間層42は、互いに絶縁されている。
その他の構成は、図1に示した記憶素子10と同様であるので、重複説明を省略する。
本実施の形態の記憶素子40によれば、図1に示した先の実施の形態の記憶素子10と同様に、書き込み効率を向上させて、より小さい電流でも記憶層13に情報を記録することが可能になり、また記憶素子40の各層を情報の記録と情報の読み出しにそれぞれ適した構成に設計することができる。
図1に示した記憶素子10では、一方のスピン注入層から中間層14に注入された書き込み電流の一部が、記憶層13には達しないで直接他方のスピン注入層に流れることがある。このとき、電流の一部は記憶層13への書き込みに寄与しないことになる。
これに対して、本実施の形態の記憶素子40では、左の第1のスピン注入層21の下の中間層41と、右の第2のスピン注入層22の下の中間層42とが互いに絶縁されているため、一方のスピン注入層から他方のスピン注入層に流れる書き込み電流は、必ず記憶層13を経由して流れることになる。これにより、書き込み電流を全て記憶層13への書き込みに寄与させることができ、書き込みの効率を向上させることができる。
上述の各実施の形態の記憶素子10,30,40では、磁性層11,13,21,22の磁化M1,M2,M21,M22が各磁性層11,13,21,22の面内方向(主面に略平行な方向)になっているが、本発明の記憶素子においては、磁化の向きは面内方向に限定されるものではなく、例えば、積層方向(主面に垂直な方向)であってもよい。
このように磁化の向きが面内方向ではない場合にも、図3A及び図3Bに示した情報の書き込みの動作を、スピンの向きを適宜読み替えることにより、適用することができる。
なお、本発明において、記憶層、磁化固定層、スペーサ層、中間層、スピン注入層は、それぞれ単層として構成してもよく、また、複数の層を積層した構成としてもよい。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態の記憶素子の概略構成図(断面図)である。 図1の記憶素子の平面図である。 A、B 図1の記憶素子に情報を記録する方法を説明する図である。 A、B スピン注入層の磁化の向きを設定する1つの方法を説明する図である。 本発明の他の実施の形態の記憶素子の概略構成図(断面図)である。 本発明のさらに他の実施の形態の記憶素子の概略構成図(断面図)である。 従来のスピントランスファー方式を用いた記憶素子の概略構成図(断面図)である。
符号の説明
10,30,40 記憶素子、11 磁化固定層、12 スペーサ層(非磁性層)、13 記憶層、14,31,41,42 中間層、15 下部配線、21,22 スピン注入層、23,24 上部配線

Claims (6)

  1. 情報を磁性体の磁化状態により保持する記憶層と、
    磁化の向きが固定された磁化固定層と、
    前記記憶層及び前記磁化固定層との間に挟まれた非磁性層とを有し、
    前記記憶層の前記磁化固定層とは反対側に、中間層を介して、それぞれ独立したパターンで形成され、前記記憶層にスピンを注入するための2つのスピン注入層が設けられ、
    2つの前記スピン注入層の磁化の向きが互いに反対の向きであり、
    一方の前記スピン注入層から他方の前記スピン注入層へ、前記記憶層を通じて電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
    ことを特徴とする記憶素子。
  2. 2つの前記スピン注入層は、それぞれ独立した前記中間層を介して前記記憶層に接続され、2つの前記中間層が電気的に絶縁されていることを特徴とする請求項1に記載の記憶素子。
  3. 前記磁化固定層は、前記非磁性層とは反対の側で反強磁性層に隣接することによって、その磁化の向きが固定されていることを特徴とする請求項1に記載の記憶素子。
  4. 2つの前記スピン注入層のうち、少なくとも1つの前記スピン注入層は、前記中間層とは反対の側で反強磁性層に隣接することによって、その磁化の向きが固定されていることを特徴とする請求項1に記載の記憶素子。
  5. 情報を磁性体の磁化状態により保持する記憶層と、
    磁化の向きが固定された磁化固定層と、
    前記記憶層及び前記磁化固定層との間に挟まれた非磁性層とを有し、
    前記記憶層の前記磁化固定層とは反対側に、中間層を介して、それぞれ独立したパターンで形成され、前記記憶層にスピンを注入するための2つのスピン注入層が設けられ、
    2つの前記スピン注入層の磁化の向きが互いに反対の向きであり、
    一方の前記スピン注入層から他方の前記スピン注入層へ、前記記憶層を通じて電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
    前記記憶素子に対して電流を流す電流供給手段とを備え、
    前記記憶素子によりメモリセルが構成され、
    複数の前記メモリセルが配置されて成る
    ことを特徴とするメモリ。
  6. 前記中間層が、隣接する複数のメモリセルの前記記憶素子で共有されていることを特徴とする請求項5に記載のメモリ。
JP2004340902A 2004-11-25 2004-11-25 メモリ Expired - Fee Related JP4670326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004340902A JP4670326B2 (ja) 2004-11-25 2004-11-25 メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004340902A JP4670326B2 (ja) 2004-11-25 2004-11-25 メモリ

Publications (2)

Publication Number Publication Date
JP2006156477A true JP2006156477A (ja) 2006-06-15
JP4670326B2 JP4670326B2 (ja) 2011-04-13

Family

ID=36634402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340902A Expired - Fee Related JP4670326B2 (ja) 2004-11-25 2004-11-25 メモリ

Country Status (1)

Country Link
JP (1) JP4670326B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317798A (ja) * 2006-05-24 2007-12-06 Tdk Corp 磁気メモリ
JP2008091794A (ja) * 2006-10-04 2008-04-17 Hitachi Ltd 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2009266861A (ja) * 2008-04-22 2009-11-12 Renesas Technology Corp 磁気記憶素子及び磁気記憶装置
US7688623B2 (en) 2007-01-10 2010-03-30 Hitachi, Ltd. Magnetic memory cell and magnetic memory device
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
JP2012039015A (ja) * 2010-08-10 2012-02-23 Nec Corp 磁気ランダムアクセスメモリ及びその初期化方法
WO2012177502A1 (en) * 2011-06-24 2012-12-27 Micron Technology, Inc. Spin-torque transfer magnetic memory cell structures with symmetric switching and single direction current programming
JP2013168667A (ja) * 2013-04-12 2013-08-29 Nec Corp 磁気抵抗効果素子及びmram
JP2016046409A (ja) * 2014-08-25 2016-04-04 株式会社東芝 磁気メモリ、磁気メモリ装置、磁気メモリの動作方法、及び磁気メモリの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017782A (ja) * 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
WO2004029973A2 (en) * 2002-09-27 2004-04-08 Grandis, Inc. Thermally stable magnetic element utilizing spin transfer and an mram device using the magnetic element
JP2006032915A (ja) * 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017782A (ja) * 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
WO2004029973A2 (en) * 2002-09-27 2004-04-08 Grandis, Inc. Thermally stable magnetic element utilizing spin transfer and an mram device using the magnetic element
JP2006032915A (ja) * 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317798A (ja) * 2006-05-24 2007-12-06 Tdk Corp 磁気メモリ
JP2008091794A (ja) * 2006-10-04 2008-04-17 Hitachi Ltd 磁気メモリセル及び磁気ランダムアクセスメモリ
US7688623B2 (en) 2007-01-10 2010-03-30 Hitachi, Ltd. Magnetic memory cell and magnetic memory device
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
JP2009266861A (ja) * 2008-04-22 2009-11-12 Renesas Technology Corp 磁気記憶素子及び磁気記憶装置
JP2012039015A (ja) * 2010-08-10 2012-02-23 Nec Corp 磁気ランダムアクセスメモリ及びその初期化方法
WO2012177502A1 (en) * 2011-06-24 2012-12-27 Micron Technology, Inc. Spin-torque transfer magnetic memory cell structures with symmetric switching and single direction current programming
CN103650053A (zh) * 2011-06-24 2014-03-19 美光科技公司 具有对称切换及单方向电流编程的自旋力矩转移磁性存储器单元结构
JP2014520402A (ja) * 2011-06-24 2014-08-21 マイクロン テクノロジー, インク. 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造
TWI503819B (zh) * 2011-06-24 2015-10-11 Micron Technology Inc 具有對稱切換及單一方向程式化之自旋轉矩轉移記憶體單元結構
JP2013168667A (ja) * 2013-04-12 2013-08-29 Nec Corp 磁気抵抗効果素子及びmram
JP2016046409A (ja) * 2014-08-25 2016-04-04 株式会社東芝 磁気メモリ、磁気メモリ装置、磁気メモリの動作方法、及び磁気メモリの製造方法

Also Published As

Publication number Publication date
JP4670326B2 (ja) 2011-04-13

Similar Documents

Publication Publication Date Title
JP6717735B2 (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
JP4380707B2 (ja) 記憶素子
JP4682585B2 (ja) 記憶素子及びメモリ
JP5447596B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP5062538B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP2012014787A (ja) 記憶装置
CN100550458C (zh) 存储元件和存储器
EP1653475B1 (en) Multi-bit magnetic random access memory device and method for writing the same
JP2013232497A (ja) 磁性体装置及びその製造方法
JP2006073956A (ja) メモリ
WO2009157101A1 (ja) 磁気メモリ素子とその駆動方法及び不揮発記憶装置
JP4765248B2 (ja) 磁気メモリ
JP4670326B2 (ja) メモリ
JP4438806B2 (ja) メモリ
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP2006156685A (ja) 記憶素子及びメモリ
JP4581394B2 (ja) 磁気メモリ
WO2005020327A1 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP4626149B2 (ja) 磁気メモリの初期化方法
JP4631267B2 (ja) 磁気記憶素子及び磁気メモリ
JP4533701B2 (ja) 磁気メモリ
JP4720081B2 (ja) 磁気メモリ
JP2008084950A (ja) 記憶素子、メモリ
JP2008211059A (ja) 記憶素子、メモリ
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees