JP2006156477A - 記憶素子、メモリ - Google Patents
記憶素子、メモリ Download PDFInfo
- Publication number
- JP2006156477A JP2006156477A JP2004340902A JP2004340902A JP2006156477A JP 2006156477 A JP2006156477 A JP 2006156477A JP 2004340902 A JP2004340902 A JP 2004340902A JP 2004340902 A JP2004340902 A JP 2004340902A JP 2006156477 A JP2006156477 A JP 2006156477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- spin injection
- storage
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 128
- 230000005415 magnetization Effects 0.000 claims abstract description 157
- 238000002347 injection Methods 0.000 claims description 109
- 239000007924 injection Substances 0.000 claims description 109
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 7
- 239000000696 magnetic material Substances 0.000 claims description 6
- 230000005291 magnetic effect Effects 0.000 abstract description 17
- 238000002513 implantation Methods 0.000 abstract 4
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 349
- 238000000034 method Methods 0.000 description 27
- 125000006850 spacer group Chemical group 0.000 description 16
- 230000000694 effects Effects 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 239000003302 ferromagnetic material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000002885 antiferromagnetic material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】 情報を磁性体の磁化状態により保持する記憶層13と、磁化固定層11と、その間の非磁性層12とを有し、記憶層13の磁化固定層11とは反対側に、中間層14を介して、それぞれ独立したパターンで形成された、2つのスピン注入層21,22が設けられ、2つのスピン注入層21,22の磁化M21,M22の向きが互いに反対の向きであり、一方のスピン注入層から他方のスピン注入層へ、記憶層13を通じて電流を流すことにより、記憶層13の磁化の向きが変化して、情報の記録が行われる記憶素子10を構成する。
【選択図】 図1
Description
電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、システムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、使用していない回路ブロックをスタンバイ状態にして、できるだけ消費電力を抑えるよう設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
その他、高速で大容量の不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる「インスタント・オン」機能も可能になってくる。
これに対して、トグル方式は、素子選択に使える磁界範囲が広いので、素子毎の特性のばらつきが多少あっても、大規模なメモリを実現しやすい利点がある。
このスピントランスファー方式においては、アステロイド方式及びトグル方式と比較して、書き込み電流を減少させることができる点、書き込み時にいわゆる半選択状態が生じないために誤書き込みが起こらない点、等の利点により、新たな書き込み方式として注目を集めている。
この記憶素子100は、下層から、磁化固定層101、スペーサ層(非磁性層)102、記憶層103の各層が積層されて構成されている。なお、図示した各層以外にも、必要に応じて下地層や反強磁性層、キャップ層等が設けられる。
記憶層103は、一軸磁気異方性を有する強磁性体から成り、この記憶層103の磁化状態、即ち記憶層103の磁化M112の向きによって、記憶素子100に情報を記憶させることができる。
また、記憶層103に対して、スペーサ層(非磁性層)102を介して、強磁性体から成り磁化M111の向きが固定されている磁化固定層101が設けられている。
磁化固定層101及び記憶層103には、それぞれ下部配線104及び上部配線105が接続され、両配線104,105間に電圧を印加することにより、記憶素子100に電流が注入される。
また、スペーサ層102には、Cu等の非磁性金属層を用いても、酸化アルミニウム等のトンネル絶縁層を用いてもよい。前者の場合は、記憶素子100がGMR素子(巨大磁気抵抗効果素子)となり、後者の場合は、記憶素子100がTMR素子(トンネル磁気抵抗効果素子)となる。
一方、情報「1」から情報「0」に変化させる、情報「0」の書き込みは、電流を磁化固定層101側から記憶層103側に注入する、即ち電子を記憶層103側から磁化固定層101側に注入する、即ち電子を磁化固定層101側から記憶層103側に注入することによって行われる。
このように、情報「0」の書き込みと情報「1」の書き込みにおいて、注入する電流の向きが反対になる。
ところが、TMR素子は、スペーサ層102にトンネル絶縁層を用いるために、静電破壊電圧以上の電圧を印加すると、トンネル絶縁層が破壊されてしまい、トンネル磁気抵抗効果が得られなくなる。なお、静電破壊電圧の大きさは、トンネル絶縁層の材料に依存する。
従って、記憶素子100に印加することのできる電圧にも限界があり、記憶素子100の層構成によっては、記憶層103の磁化M112の向きを反転させるために必要となる量の電流を流すことができなくなる、という問題がある。
しかしながら、トンネル絶縁層の抵抗値を低減させると、磁気抵抗効果も減少してしまい読み出し出力が低下すること、絶縁性が低下することにより静電破壊しやすくなって静電破壊電圧自体も減少すること、トンネル絶縁層内の欠陥いわゆるピンホールが増加すること、等の理由により、トンネル絶縁層の抵抗値をむやみに下げることは好ましくない。
そして、一方のスピン注入層から他方のスピン注入層へ、記憶層を通じて電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われることにより、スピントランスファー方式による情報の記録を行うことができる。これにより、情報を記録する際の電流経路と記録された情報を読み出す際の電流経路とが異なり、磁化固定層や非磁性層には、記録用の電流を流す必要がないため、非磁性層の静電破壊が発生しなくなる。これにより、例えば、非磁性層を大きい磁気抵抗効果が得られるような構成として、記録された情報を読み出す際の出力を大きくすることが可能になる。
これにより、情報の記録の際の電流(書き込み電流)を低減することができる。
このような構成としたときには、2つの中間層が電気的に絶縁されているため、一方のスピン注入層から他方のスピン注入層に流れる書き込み電流は、必ず記憶層を経由して流れることになる。これにより、書き込み電流を全て記憶層への書き込みに寄与させることができ、書き込みの効率をさらに向上させることができる。
このような構成としたときには、複数のメモリセルで共有されていることから、中間層のパターンが大きくなるため、中間層のパターニング工程が容易になる。
この記憶素子10は、下層から、磁化固定層11、スペーサ層(非磁性層)12、記憶層13の各層が積層されて構成されている。なお、図示した各層以外にも、必要に応じて下地層や反強磁性層、キャップ層等が設けられる。
記憶層13は、一軸磁気異方性を有する強磁性体から成り、この記憶層13の磁化状態、即ち記憶層13の磁化M2の向きによって、記憶素子10に情報を記憶させることができる。
また、記憶層13に対して、スペーサ層(非磁性層)12を介して、強磁性体から成り磁化M1の向きが固定されている磁化固定層11が設けられている。図1の記憶素子10では、磁化固定層11の磁化M1の向きが右向きに固定されている。この磁化固定層11には、下部配線15が接続されている。
第1のスピン注入層21及び第2のスピン注入層22は、いずれも磁性層により構成され、互いに独立してパターン形成され、かつ磁化M21,M22の向きが互いに逆向き(反平行)となっている。左の第1のスピン注入層21の磁化M21は左向きであり、右の第2のスピン注入層22の磁化M22は右向きであり、矢印が互いに離れる方を向いている。
そして、左の第1のスピン注入層21には、上部配線23が接続され、右の第2のスピン注入層22には、上部配線24が接続されている。
図1及び図2に示すように、磁化固定層11、スペーサ層12、記憶層13、中間層14の各層は、同一平面パターンにパターニングされ、楕円柱状の積層膜20となっている。また、第1のスピン注入層21及び第2のスピン注入層22は、この積層膜20に一部重なるように形成され、重なった部分で積層膜20と接続されている。
例えば、記憶層13よりも膜厚を厚くすることや、保磁力が比較的大きい磁性材料を用いることが考えられる。
これにより、小さい電流では、スピン注入層21,22の磁化M21,M22は反転せず、記憶層13の磁化M2だけが反転する。
特に、磁化固定層11及びスピン注入層21,22は、反強磁性体との交換結合や非磁性層を介した反強磁性結合により、磁化の固定特性を向上させてもよい。
また、スペーサ層12は、Cu等の非磁性金属層を用いても、酸化アルミニウム等のトンネル絶縁層を用いてもよい。トンネル絶縁層の方が非磁性金属層よりも大きい磁気抵抗効果が得られる。
また、中間層14は、スペーサ層12と同様の各種非磁性材料を用いることができる。特に、非磁性金属層を用いることにより、書き込み電流に対する抵抗が小さくなるため、ロスが少なく、効率良く記憶層13へ電子を注入することができる。
ここでも、図7の従来の記憶素子100の説明と同様に、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1の向きに対して、反平行である状態を情報「0」として、平行である状態を情報「1」とする。
第2のスピン注入層22に達する前に、電子eの一部は記憶層13を通過するが、このときに、左方向のスピンが記憶層13の磁化M2に伝達され、磁化M2を左方向に向けようとするトルクが働く。
一方、第2のスピン注入層22を通過しようとする電子eのうち、第2のスピン注入層22の磁化M22の向きと反対の左向きのスピンをもつ電子eは、その界面で反射され、記憶層13側に戻される。この界面で反射された電子eによっても、記憶層13の磁化M2を左向きに向けようとするトルクが働く。
これらのトルクにより、記憶層13の磁化M2が反転して左向き(図3B参照)になり、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1とは反平行の向きになり、記憶層13に情報「0」が記録されたことになる。
このとき、両方のスピン注入層21,22から、記憶層13の磁化M2を左向きに反転させようとするトルクが働くため、2倍の書き込み効率が得られる。
この図3Bの状態において、上部配線23,24を通じて、電流を左の第1のスピン注入層21から右の第1のスピン注入層22に流す、即ち電子eを第2のスピン注入層22から第1のスピン注入層21に流すと、第2のスピン注入層22を通過した電子eが、第2のスピン注入層22の磁化M22の向きと同じ右方向のスピンを持つようになる。
第1のスピン注入層21に達する前に、電子eの一部は記憶層13を通過するが、このときに、右方向のスピンが記憶層13の磁化M2に伝達され、磁化M2を右方向に向けようとするトルクが働く。
一方、第1のスピン注入層21を通過しようとする電子eのうち、第1のスピン注入層21の磁化M21の向きと反対の右向きのスピンをもつ電子eは、その界面で反射され、記憶層13側に戻される。この界面で反射された電子eによっても、記憶層13の磁化M2を右向きに向けようとするトルクが働く。
これらのトルクにより、記憶層13の磁化M2が反転して右向き(図3A参照)になり、記憶層13の磁化M2の向きが、磁化固定層11の磁化M1と同じ向きになり、記憶層13に情報「1」が記録されたことになる。
このとき、両方のスピン注入層21,22から、記憶層13の磁化M2を右向きに反転させようとするトルクが働くため、2倍の書き込み効率が得られる。
従って、書き込み電流によるスペーサ層12の静電破壊が発生しない。
即ち、2つの上部配線23及び24のうち、片方もしくは両方の配線に接続された電極と、下部配線15に接続された電極との間の、抵抗値により、記憶層13の磁化M2の向きを検知することができる。
なぜなら、記憶層13の磁化M2と磁化固定層11の磁化M1との相対角度によって抵抗値が変化する、磁気抵抗効果を生じるためである。即ち、図3Aに示したように、記憶層13の磁化M2の向きと磁化固定層11の磁化M1の向きとが平行である状態では第1の抵抗状態(抵抗値が低い状態)にあり、図3Bに示したように、記憶層13の磁化M2の向きと磁化固定層11の磁化M1の向きとが反平行である状態では第2の抵抗状態(抵抗値が高い状態)にあるから、この抵抗値の違いによって、記憶層13の磁化M2の向き、即ち記憶層13に情報「0」と情報「1」のどちらが記憶されているかを読み出すことができる。
上述した記憶層13に記録された情報の読み出しは、2つのスピン注入層21,22のどちら側を用いても可能である。
ここで、その1つの方法を、図4A及び図4Bを参照して説明する。
そして、例えばメモリの製造時において、それぞれの配線25,26に電流I1,I2を流して、電流磁界H1,H2によりスピン注入層21,22の磁化M21,M22の向きを設定する。即ち、第1のスピン注入層21に対しては、配線25に奥へ向かう電流I1を流して右回りの電流磁界H1を発生させることにより、第1のスピン注入層21の磁化M21の向きを左向きに設定することができる。また、第2のスピン注入層22に対しては、配線26に手前に向かう電流I2を流して左回りの電流磁界H2を発生させることにより、第2のスピン注入層22の磁化M22の向きを右向きに設定することができる。
これにより、図7に示した従来の記憶素子100と比較して、より小さい電流でも記憶層13に情報を記録することが可能になる。
とりわけ、情報の書き込みの際に、スペーサ層12が電流経路とならないため、書き込み電流によってスペーサ層12が静電破壊することがない。
従って、スペーサ層12を抵抗値が高くなる構成とすることが可能になり、これにより大きな磁気抵抗効果が得られることから、情報の読み出しの際の出力を大きくすることができる。
また、小さい電流で記憶素子10に情報の記録を行うことができるため、メモリの消費電力を低減することができる。
本実施の形態の記憶素子30では、特に、記憶層13と2つのスピン注入層21,22との間に、隣接する複数のメモリセルの記憶素子30で共通に形成された中間層31が設けられている。
その他の構成は、図1に示した記憶素子10と同様であるので、重複説明を省略する。
例えば、隣接する2つのメモリセル、同一行や同一列のメモリセル、隣接する複数行又は複数列のメモリセル、メモリの全てのメモリセル等、様々な範囲が可能である。
本実施の形態の記憶素子40では、特に、左の第1のスピン注入層21の下の中間層41と、右の第2のスピン注入層22の下の中間層42とが、それぞれ上層のスピン注入層21,22と同一の平面パターンで、かつ互いに独立して形成されている。即ち、これら中間層41と中間層42は、互いに絶縁されている。
その他の構成は、図1に示した記憶素子10と同様であるので、重複説明を省略する。
これに対して、本実施の形態の記憶素子40では、左の第1のスピン注入層21の下の中間層41と、右の第2のスピン注入層22の下の中間層42とが互いに絶縁されているため、一方のスピン注入層から他方のスピン注入層に流れる書き込み電流は、必ず記憶層13を経由して流れることになる。これにより、書き込み電流を全て記憶層13への書き込みに寄与させることができ、書き込みの効率を向上させることができる。
このように磁化の向きが面内方向ではない場合にも、図3A及び図3Bに示した情報の書き込みの動作を、スピンの向きを適宜読み替えることにより、適用することができる。
Claims (6)
- 情報を磁性体の磁化状態により保持する記憶層と、
磁化の向きが固定された磁化固定層と、
前記記憶層及び前記磁化固定層との間に挟まれた非磁性層とを有し、
前記記憶層の前記磁化固定層とは反対側に、中間層を介して、それぞれ独立したパターンで形成され、前記記憶層にスピンを注入するための2つのスピン注入層が設けられ、
2つの前記スピン注入層の磁化の向きが互いに反対の向きであり、
一方の前記スピン注入層から他方の前記スピン注入層へ、前記記憶層を通じて電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
ことを特徴とする記憶素子。 - 2つの前記スピン注入層は、それぞれ独立した前記中間層を介して前記記憶層に接続され、2つの前記中間層が電気的に絶縁されていることを特徴とする請求項1に記載の記憶素子。
- 前記磁化固定層は、前記非磁性層とは反対の側で反強磁性層に隣接することによって、その磁化の向きが固定されていることを特徴とする請求項1に記載の記憶素子。
- 2つの前記スピン注入層のうち、少なくとも1つの前記スピン注入層は、前記中間層とは反対の側で反強磁性層に隣接することによって、その磁化の向きが固定されていることを特徴とする請求項1に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層と、
磁化の向きが固定された磁化固定層と、
前記記憶層及び前記磁化固定層との間に挟まれた非磁性層とを有し、
前記記憶層の前記磁化固定層とは反対側に、中間層を介して、それぞれ独立したパターンで形成され、前記記憶層にスピンを注入するための2つのスピン注入層が設けられ、
2つの前記スピン注入層の磁化の向きが互いに反対の向きであり、
一方の前記スピン注入層から他方の前記スピン注入層へ、前記記憶層を通じて電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
前記記憶素子に対して電流を流す電流供給手段とを備え、
前記記憶素子によりメモリセルが構成され、
複数の前記メモリセルが配置されて成る
ことを特徴とするメモリ。 - 前記中間層が、隣接する複数のメモリセルの前記記憶素子で共有されていることを特徴とする請求項5に記載のメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340902A JP4670326B2 (ja) | 2004-11-25 | 2004-11-25 | メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340902A JP4670326B2 (ja) | 2004-11-25 | 2004-11-25 | メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156477A true JP2006156477A (ja) | 2006-06-15 |
JP4670326B2 JP4670326B2 (ja) | 2011-04-13 |
Family
ID=36634402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340902A Expired - Fee Related JP4670326B2 (ja) | 2004-11-25 | 2004-11-25 | メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4670326B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317798A (ja) * | 2006-05-24 | 2007-12-06 | Tdk Corp | 磁気メモリ |
JP2008091794A (ja) * | 2006-10-04 | 2008-04-17 | Hitachi Ltd | 磁気メモリセル及び磁気ランダムアクセスメモリ |
JP2009266861A (ja) * | 2008-04-22 | 2009-11-12 | Renesas Technology Corp | 磁気記憶素子及び磁気記憶装置 |
US7688623B2 (en) | 2007-01-10 | 2010-03-30 | Hitachi, Ltd. | Magnetic memory cell and magnetic memory device |
JP2011508971A (ja) * | 2007-12-19 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置 |
JP2012039015A (ja) * | 2010-08-10 | 2012-02-23 | Nec Corp | 磁気ランダムアクセスメモリ及びその初期化方法 |
WO2012177502A1 (en) * | 2011-06-24 | 2012-12-27 | Micron Technology, Inc. | Spin-torque transfer magnetic memory cell structures with symmetric switching and single direction current programming |
JP2013168667A (ja) * | 2013-04-12 | 2013-08-29 | Nec Corp | 磁気抵抗効果素子及びmram |
JP2016046409A (ja) * | 2014-08-25 | 2016-04-04 | 株式会社東芝 | 磁気メモリ、磁気メモリ装置、磁気メモリの動作方法、及び磁気メモリの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017782A (ja) * | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
WO2004029973A2 (en) * | 2002-09-27 | 2004-04-08 | Grandis, Inc. | Thermally stable magnetic element utilizing spin transfer and an mram device using the magnetic element |
JP2006032915A (ja) * | 2004-06-16 | 2006-02-02 | Toshiba Corp | スピントランジスタ、プログラマブル論理回路および磁気メモリ |
-
2004
- 2004-11-25 JP JP2004340902A patent/JP4670326B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017782A (ja) * | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
WO2004029973A2 (en) * | 2002-09-27 | 2004-04-08 | Grandis, Inc. | Thermally stable magnetic element utilizing spin transfer and an mram device using the magnetic element |
JP2006032915A (ja) * | 2004-06-16 | 2006-02-02 | Toshiba Corp | スピントランジスタ、プログラマブル論理回路および磁気メモリ |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317798A (ja) * | 2006-05-24 | 2007-12-06 | Tdk Corp | 磁気メモリ |
JP2008091794A (ja) * | 2006-10-04 | 2008-04-17 | Hitachi Ltd | 磁気メモリセル及び磁気ランダムアクセスメモリ |
US7688623B2 (en) | 2007-01-10 | 2010-03-30 | Hitachi, Ltd. | Magnetic memory cell and magnetic memory device |
JP2011508971A (ja) * | 2007-12-19 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置 |
JP2009266861A (ja) * | 2008-04-22 | 2009-11-12 | Renesas Technology Corp | 磁気記憶素子及び磁気記憶装置 |
JP2012039015A (ja) * | 2010-08-10 | 2012-02-23 | Nec Corp | 磁気ランダムアクセスメモリ及びその初期化方法 |
WO2012177502A1 (en) * | 2011-06-24 | 2012-12-27 | Micron Technology, Inc. | Spin-torque transfer magnetic memory cell structures with symmetric switching and single direction current programming |
CN103650053A (zh) * | 2011-06-24 | 2014-03-19 | 美光科技公司 | 具有对称切换及单方向电流编程的自旋力矩转移磁性存储器单元结构 |
JP2014520402A (ja) * | 2011-06-24 | 2014-08-21 | マイクロン テクノロジー, インク. | 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造 |
TWI503819B (zh) * | 2011-06-24 | 2015-10-11 | Micron Technology Inc | 具有對稱切換及單一方向程式化之自旋轉矩轉移記憶體單元結構 |
JP2013168667A (ja) * | 2013-04-12 | 2013-08-29 | Nec Corp | 磁気抵抗効果素子及びmram |
JP2016046409A (ja) * | 2014-08-25 | 2016-04-04 | 株式会社東芝 | 磁気メモリ、磁気メモリ装置、磁気メモリの動作方法、及び磁気メモリの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4670326B2 (ja) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6717735B2 (ja) | 改善された切り換え効率のためのスピン軌道トルクビット設計 | |
JP4380707B2 (ja) | 記憶素子 | |
JP4682585B2 (ja) | 記憶素子及びメモリ | |
JP5447596B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
JP5062538B2 (ja) | 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 | |
JP2012014787A (ja) | 記憶装置 | |
CN100550458C (zh) | 存储元件和存储器 | |
EP1653475B1 (en) | Multi-bit magnetic random access memory device and method for writing the same | |
JP2013232497A (ja) | 磁性体装置及びその製造方法 | |
JP2006073956A (ja) | メモリ | |
WO2009157101A1 (ja) | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 | |
JP4765248B2 (ja) | 磁気メモリ | |
JP4670326B2 (ja) | メモリ | |
JP4438806B2 (ja) | メモリ | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP2006156685A (ja) | 記憶素子及びメモリ | |
JP4581394B2 (ja) | 磁気メモリ | |
WO2005020327A1 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
JP4631267B2 (ja) | 磁気記憶素子及び磁気メモリ | |
JP4533701B2 (ja) | 磁気メモリ | |
JP4720081B2 (ja) | 磁気メモリ | |
JP2008084950A (ja) | 記憶素子、メモリ | |
JP2008211059A (ja) | 記憶素子、メモリ | |
JP2005129801A (ja) | 磁気記憶素子及び磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110103 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |