JP2006039390A - Photoelectronic apparatus and its manufacturing method - Google Patents
Photoelectronic apparatus and its manufacturing method Download PDFInfo
- Publication number
- JP2006039390A JP2006039390A JP2004221983A JP2004221983A JP2006039390A JP 2006039390 A JP2006039390 A JP 2006039390A JP 2004221983 A JP2004221983 A JP 2004221983A JP 2004221983 A JP2004221983 A JP 2004221983A JP 2006039390 A JP2006039390 A JP 2006039390A
- Authority
- JP
- Japan
- Prior art keywords
- light
- optical waveguide
- waveguide sheet
- core
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は光電子装置およびその製造方法に関し、特にクロック信号となる光を出射する発光素子と受光部を含む電子回路を有する半導体チップとを光導波シートで光学的に接続した構成である光電子装置とその製造方法に関する。 The present invention relates to an optoelectronic device and a method for manufacturing the same, and more particularly, to an optoelectronic device having a configuration in which a light emitting element that emits light serving as a clock signal and a semiconductor chip having an electronic circuit including a light receiving portion are optically connected by an optical waveguide sheet. It relates to the manufacturing method.
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のVLSIなどの半導体装置においては3年で7割の縮小化を実現してきた。
この一方で、半導体装置のパッケージ形態としても、DIP(Dual Inline Package)などのリード挿入型から表面実装型やフリップチップ実装へと進展し、さらには能動素子を設けた半導体チップと受動素子とをパッケージ化したシステムインパッケージ(SiP)と呼ばれる複雑な形態へと進展している。
The demand for downsizing, thinning, and weight reduction of portable electronic devices such as digital video cameras, digital mobile phones, and notebook personal computers is increasing. A reduction of 70% has been achieved in the year.
On the other hand, as a package form of a semiconductor device, it progresses from a lead insertion type such as DIP (Dual Inline Package) to a surface mounting type or flip chip mounting, and further, a semiconductor chip provided with an active element and a passive element. It has evolved into a complex form called packaged system-in-package (SiP).
上記のように、近年の半導体技術の進展は目覚しく、特にCPUや高速ロジックのLSI世界ではクロック周波数が既にGHzオーダーを超えるに至っている。
GHzを超える信号の配線には、LSIの内部、外部を問わず従来問題とならなかった数多くの課題があり、これらを解決することが近々の半導体の更なる集積化、高速化において非常に重要な要素となっている。
それらの課題とは、信号の歪み(Signal Integrity)、電気的配線の周波数限界、配線のロス、配線の遅延、配線からの輻射、信号のスキュー(Skew)、配線駆動に関わる消費電力の増大などである。
As described above, the progress of semiconductor technology in recent years is remarkable, and the clock frequency has already exceeded the GHz order in the LSI world of CPU and high-speed logic.
The wiring of signals exceeding GHz has many problems that have not been a problem in the past, whether inside or outside the LSI. Solving these problems is very important for the further integration and speeding up of semiconductors in the near future. It has become an element.
These issues include signal distortion (Signal Integrity), frequency limits of electrical wiring, wiring loss, wiring delay, radiation from wiring, signal skew (skew), increased power consumption related to wiring driving, etc. It is.
特に、近年LSIチップ中あるいは異なるLSIに供給するクロックのスキュー(タイミング差)が問題とされ、例えば1GHzクロックのIdigitの時間は500psであり、立ち上がり、立ち下りの時間は数10psから〜200ps程度以下であり、これに対し一般のε=4程度の誘電体上の配線では、概略の電気信号の伝播速度は67ps/cmであり、立ち上がり時間に対して無視できない領域に到達している。 In particular, the skew (timing difference) of clocks supplied to LSI chips or different LSIs in recent years has been a problem. For example, the 1 GHz clock Idigit time is 500 ps, and the rise and fall times are about several tens ps to about 200 ps or less. On the other hand, in a general wiring on a dielectric of about ε = 4, the propagation speed of an approximate electric signal is 67 ps / cm, and reaches a region that cannot be ignored with respect to the rise time.
そこで、実装基板上やLSI上の配線においても完全等長配線を用い、Hバ−と称されるHの文字の形状を有する配線にクロックを分配して配線スキューを抑える試みが数多くなされている。
これら、従来の電気配線でクロック分配を行なった場合は、配線の負荷を常にクロック周波数で駆動しつづけ、さらに各分配点において波形整形も行うため、消費電力が大きくなってしまうということなどの欠点があった。
Therefore, many attempts have been made to suppress wiring skew by using completely equal length wiring on the mounting substrate or LSI, and distributing the clock to the wiring having the shape of the letter H called H-bar. .
When clock distribution is performed using these conventional electrical wirings, the wiring load is always driven at the clock frequency, and waveform shaping is also performed at each distribution point, resulting in increased power consumption. was there.
そこで、上記の課題を克服するため、アルミニウムや銅などの金属を用いた電気配線の変わりに、光を配線に用いて、クロックを分配することが提案されている。
例えば、非特許文献1では、シリコン基板上に光導波路を形成、それらをマスクを用いて、一つのLSI毎に半導体プロセスで加工する事で光クロックツリーを有する配線板を得る技術が記載されている。
Therefore, in order to overcome the above problems, it has been proposed to distribute the clock using light for the wiring instead of the electric wiring using a metal such as aluminum or copper.
For example, Non-Patent Document 1 describes a technique for obtaining a wiring board having an optical clock tree by forming optical waveguides on a silicon substrate and processing them by a semiconductor process for each LSI using a mask. Yes.
しかし、前記のようなシリコンまたはセラミックや有機基板などの基板上に半導体プロセスによって順次クロック配線層を形成して行く方法では、特定のLSIに対応した設計やマスクを作製し、その度ごとに加工を行うという煩わしさが存在する。
また、全ての作製プロセスがシーケンシャルに行なわれるため、全体のTATが長期化し、小さな変更に対応しにくいという欠点が存在する。
In addition, since all manufacturing processes are performed sequentially, the entire TAT is prolonged and there is a drawback that it is difficult to cope with small changes.
解決しようとする問題点は、上記のような方法では、設計変更に対応できるような設計の自由度を保つことが困難であり、少量多品種の生産に対応することが困難であるという点である。 The problem to be solved is that it is difficult to maintain the degree of freedom of design so that it can cope with design changes, and it is difficult to cope with the production of a small variety of products. is there.
本発明の光電子装置は、クロック信号となる光を出射する発光素子と、前記光を受光する受光部を備えた半導体チップと、コアの外周をクラッドが被覆してシート状に成形され、前記半導体チップに貼り合わされた光導波シートとを有し、前記光導波シートは、前記コアの光入射部に前記発光素子から前記光が入射され、前記コアに設けられた1つ以上のY字型分岐において前記光を複数に分割して導波し、分割された前記光のそれぞれを前記受光部に結合させる位置において、前記コアの光導波方向に対して傾きを有する内壁面を有する開口部が設けられ、前記内壁面がミラー面として前記光を前記光導波シートの面外方向に反射して前記受光部に結合させる。 The optoelectronic device according to the present invention includes a light emitting element that emits light serving as a clock signal, a semiconductor chip that includes a light receiving portion that receives the light, and a core that is coated with a clad and formed into a sheet shape. An optical waveguide sheet bonded to a chip, and the optical waveguide sheet is provided with one or more Y-shaped branches provided in the core when the light is incident on the light incident portion of the core from the light emitting element. An opening having an inner wall surface that is inclined with respect to the optical waveguide direction of the core is provided at a position where each of the divided light is guided to the light receiving unit. The inner wall surface is used as a mirror surface to reflect the light in an out-of-plane direction of the optical waveguide sheet and couple the light to the light receiving unit.
上記の本発明の光電子装置は、クロック信号となる光を出射する発光素子と、光を受光する受光部を備えた半導体チップと、コアの外周をクラッドが被覆してシート状に成形され、半導体チップに貼り合わされた光導波シートとを有する。
ここで、光導波シートは、コアの光入射部に発光素子から光が入射され、コアに設けられた1つ以上のY字型分岐において光を複数に分割して導波し、分割された光のそれぞれを受光部に結合させる位置において、コアの光導波方向に対して傾きを有する内壁面を有する開口部が設けられ、内壁面がミラー面として光を光導波シートの面外方向に反射して受光部に結合させる構成となっている。
The above-described optoelectronic device according to the present invention includes a light emitting element that emits light serving as a clock signal, a semiconductor chip that includes a light receiving portion that receives light, a cladding that covers the outer periphery of the core, and is formed into a sheet shape. And an optical waveguide sheet bonded to the chip.
Here, the light waveguide sheet is divided into light that is incident on the light incident portion of the core from the light emitting element, and is divided into a plurality of light beams in one or more Y-shaped branches provided in the core. An opening having an inner wall surface that is inclined with respect to the optical waveguide direction of the core is provided at a position where each of the lights is coupled to the light receiving unit, and the inner wall surface serves as a mirror surface to reflect light in the out-of-plane direction of the optical waveguide sheet. Thus, it is configured to be coupled to the light receiving unit.
本発明の光電子装置の製造方法は、クロック信号となる光を出射する発光素子と、前記光を受光する受光部を備えた半導体チップと、前記光を複数に分割して導波し、前記受光部に結合させる位置において前記受光部に結合させる光導波シートを有する光電子装置の製造方法であって、ダミー基板上に第1クラッドを形成し、1つ以上のY字型分岐を有して光を複数に分割して導波するパターンで前記第1クラッド上にコアを形成し、前記コアを被覆するように第2クラッドを形成して、コアの外周をクラッドが被覆してシート状に成形された光導波シートを形成する工程と、前記光導波シートに対して、前記光を前記受光部に結合させる位置において、前記コアの光導波方向に対して傾きを有し、前記光を前記光導波シートの面外方向に反射して前記受光部に結合させるミラー面となる内壁面を有する開口部を形成する工程と、前記光導波シートを前記ダミー基板から剥離する工程と、前記光導波シートを前記受光部に対して位置合わせして前記半導体チップと貼り合わせる工程と、前記発光素子からの光が前記コアの光入射部に入射するように前記発光素子を配置して搭載する工程とを有する。 The method of manufacturing an optoelectronic device according to the present invention includes: a light emitting element that emits light serving as a clock signal; a semiconductor chip that includes a light receiving portion that receives the light; A method of manufacturing an optoelectronic device having an optical waveguide sheet coupled to the light receiving unit at a position coupled to a light receiving unit, wherein a first cladding is formed on a dummy substrate, and one or more Y-shaped branches are provided. A core is formed on the first clad in a pattern in which the core is divided and guided, a second clad is formed so as to cover the core, and the outer periphery of the core is coated with the clad and formed into a sheet shape Forming an optical waveguide sheet, and at a position where the light is coupled to the light receiving portion with respect to the optical waveguide sheet, the optical waveguide sheet is inclined with respect to the optical waveguide direction of the core, and the light is guided to the optical waveguide sheet. Anti-plane direction of wave sheet Forming an opening having an inner wall surface serving as a mirror surface to be coupled to the light receiving portion, peeling the optical waveguide sheet from the dummy substrate, and positioning the optical waveguide sheet with respect to the light receiving portion. And a step of arranging and mounting the light emitting element so that light from the light emitting element is incident on a light incident portion of the core.
上記の本発明の光電子装置の製造方法は、クロック信号となる光を出射する発光素子と、光を受光する受光部を備えた半導体チップと、光を複数に分割して導波し、受光部に結合させる位置において受光部に結合させる光導波シートを有する光電子装置の製造方法である。
まず、ダミー基板上に第1クラッドを形成し、1つ以上のY字型分岐を有して光を複数に分割して導波するパターンで第1クラッド上にコアを形成し、コアを被覆するように第2クラッドを形成して、コアの外周をクラッドが被覆してシート状に成形された光導波シートを形成する。
次に、光導波シートに対して、光を受光部に結合させる位置において、コアの光導波方向に対して傾きを有し、光を光導波シートの面外方向に反射して受光部に結合させるミラー面となる内壁面を有する開口部を形成する。
次に、光導波シートをダミー基板から剥離し、光導波シートを受光部に対して位置合わせして半導体チップと貼り合わせる。
次に、発光素子からの光がコアの光入射部に入射するように所定の位置に発光素子を配置して搭載する。
The method of manufacturing the optoelectronic device according to the present invention includes a light emitting element that emits light serving as a clock signal, a semiconductor chip that includes a light receiving unit that receives light, a light divided into a plurality of waveguides, and a light receiving unit. A method of manufacturing an optoelectronic device having an optical waveguide sheet coupled to a light receiving portion at a position coupled to a light receiving portion.
First, a first clad is formed on a dummy substrate, and a core is formed on the first clad with a pattern in which one or more Y-shaped branches are provided and light is divided into a plurality of waves, and the core is covered. Thus, the second clad is formed, and the optical waveguide sheet formed into a sheet shape is formed by covering the outer periphery of the core with the clad.
Next, at the position where the light is coupled to the light receiving portion with respect to the optical waveguide sheet, the optical waveguide sheet is inclined with respect to the optical waveguide direction of the core, and the light is reflected in the out-of-plane direction of the optical waveguide sheet and coupled to the light receiving portion An opening having an inner wall surface serving as a mirror surface is formed.
Next, the optical waveguide sheet is peeled from the dummy substrate, and the optical waveguide sheet is aligned with the light receiving portion and bonded to the semiconductor chip.
Next, the light emitting element is arranged and mounted at a predetermined position so that light from the light emitting element enters the light incident portion of the core.
本発明の光電子装置は、クロックを分配する光導波シートと半導体チップとが貼り合わされて構成されており、設計変更に対応できるような設計の自由度を保つことが容易に可能であり、少量多品種の生産に対応することができる。 The optoelectronic device of the present invention is configured by laminating an optical waveguide sheet that distributes a clock and a semiconductor chip, and can easily maintain a degree of design flexibility that can cope with a design change. It can correspond to the production of varieties.
本発明の光電子装置の製造方法は、クロックを分配する光導波シートを半導体チップと貼り合わせて形成しており、設計変更に対応できるような設計の自由度を保つことが容易に可能であり、少量多品種の生産に対応して製造することができる。 The manufacturing method of the optoelectronic device of the present invention is formed by bonding an optical waveguide sheet that distributes a clock to a semiconductor chip, and can easily maintain a degree of freedom of design that can cope with a design change, It can be manufactured in response to the production of a small variety of products.
以下に、本発明に係るクロック信号となる光を出射する発光素子と受光部を含む電子回路を有する半導体チップとを光導波シートで光学的に接続した構成である光電子装置とその製造方法の実施の形態について、図面を参照して説明する。 Hereinafter, an optoelectronic device having a structure in which a light emitting element that emits light serving as a clock signal according to the present invention and a semiconductor chip having an electronic circuit including a light receiving portion are optically connected by an optical waveguide sheet, and a method for manufacturing the same are implemented. Will be described with reference to the drawings.
第1実施形態
図1(a)は本実施形態に係る光電子装置の模式断面図であり、図1(b)は平面図である。
半導体チップ10の表面に、半導体レーザダイオードなどのクロック信号となる光を出射する発光素子20が搭載され、さらにこの半導体チップ10の表面上に、光導波方向にストライプ状に延伸するコア30bの外周をクラッド30aが被覆してシート状に成形された光導波シート30が接着層31によって半導体チップ10に貼り合わされている。
半導体チップ10は、フォトダイオードなどの受光部11を含む電子回路が形成されている。
発光素子20は、バンプ21を介して半導体チップ10のパッドに接続するように、半導体チップ10上に搭載されている。
First Embodiment FIG. 1A is a schematic sectional view of an optoelectronic device according to this embodiment, and FIG. 1B is a plan view.
A
The
The
光導波シート30は、光導波シート30の側面からコア30bの光入射部に発光素子20から光が入射され、コアに設けられた1つ以上(図面上は7つ)のY字型分岐Sにおいて光を複数(図面上は8つ)に分割して導波する。
上記のY字型分岐Sとは、1つの導波路が2つに分岐され、分岐後の2つの導波方向のなす角が180°以下であるようにコアがパターン形成された分岐点である。
分岐前および分岐後の導波方向は、曲げ損失をある程度に抑制可能な範囲内の曲率で曲げられていてもよい。
半導体チップ10には、受光部11が複数個設けられており、各受光部11に、光導波シート30において分割された光をそれぞれ結合させるように、分割された光のそれぞれを受光部11に結合させる位置において、コア30bの光導波方向に対して傾きを有する内壁面を有する開口部Pが設けられ、内壁面がミラー面(MRa,MRb)として光を光導波シート30の面外方向に反射して受光部11に結合させる構成となっている。
開口部Pの内壁面の傾きは、例えば、コア30bの光導波方向に対して約45°である。コアの延伸方向の違いにより、ミラー面(MRa,MRb)の傾く方向が異なっている。
光導波シートは、用いる光の波長に対して透明であり、例えば、ポリイミド樹脂、ポリオレフィン樹脂、ポリノルボルネン樹脂、アクリル樹脂、エポキシ樹脂など、またはこれらのフッ化物などの有機系材料を用いることができる。
The
The Y-shaped branch S is a branch point where the core is patterned so that one waveguide is branched into two and the angle formed by the two waveguide directions after the branch is 180 ° or less. .
The waveguide directions before and after branching may be bent with a curvature within a range in which bending loss can be suppressed to some extent.
The
The inclination of the inner wall surface of the opening P is, for example, about 45 ° with respect to the optical waveguide direction of the core 30b. The direction in which the mirror surfaces (MRa, MRb) are inclined differs depending on the difference in the extending direction of the core.
The optical waveguide sheet is transparent to the wavelength of light to be used, and for example, an organic material such as polyimide resin, polyolefin resin, polynorbornene resin, acrylic resin, epoxy resin, or fluoride thereof can be used. .
半導体チップ10の受光部11は、フォトダイオードなどから構成され、さらに例えばこの近傍の半導体チップ10上にアンプが設けられており、入射される光のクロック信号を電気のクロック信号に復調する。
The
また、半導体チップ10のパッドを開口するように、光導波シート30と接着層31を貫通するパッド用開口部30pが形成されている。光導波シート30を貫通するパッド用開口部30pは、光を導波しない領域にのみ形成されている。
Further, a
上記の光電子装置の光導波シート30において、コア30bの光入射部の位置から光のそれぞれを受光部11に結合させる位置までの光を導波する距離は、複数に分割して導波するいずれの経路においても等しい距離となっていることが好ましい。
このように、クロック供給を行う光配線について完全等長配線とすることで、クロック信号を複数の受光部11に分配するときのスキューをほぼ抑制することができる。
In the
As described above, by making the optical wiring for supplying the clock a completely equal length wiring, it is possible to substantially suppress the skew when the clock signal is distributed to the plurality of
上記の本実施形態に係る光電子装置によれば、クロックを分配する光導波シートと半導体チップとが貼り合わされて構成されており、設計変更に対応できるような設計の自由度を保つことが容易に可能であり、少量多品種の生産に対応することができる。特にクロック供給を行う光配線について完全等長配線とすることで、クロック信号を複数の受光部に分配するときのスキューをほぼ抑制することができる。 According to the optoelectronic device according to the above-described embodiment, the optical waveguide sheet for distributing the clock and the semiconductor chip are bonded to each other, and it is easy to maintain a degree of freedom of design that can cope with a design change. It is possible and can cope with the production of a small variety of products. In particular, by using a completely equal length wiring for the optical wiring for supplying the clock, it is possible to substantially suppress the skew when the clock signal is distributed to the plurality of light receiving portions.
次に、本実施形態に係る光電子装置の製造方法について説明する。
半導体チップと発光素子については、従来より知られているプロセスを用いて製造することができる。
光導波シートの形成方法としては、まず、図2(a)に示すように、シリコンあるいはガラスなどからなるダミー基板40の表面に、例えば、電子ビーム蒸着法あるいはスパッタリング法などにより、チタン層と銅層の積層体を形成し、剥離層41とする。あるいは、CVD(Chemical Vapor Deposition)法あるいはスパッタリング法により、酸化シリコン層を形成し、剥離層41とすることもできる。この場合には、ダミー基板40はシリコンなどを用いる。
Next, a method for manufacturing the optoelectronic device according to this embodiment will be described.
About a semiconductor chip and a light emitting element, it can manufacture using a conventionally known process.
As a method for forming the optical waveguide sheet, first, as shown in FIG. 2A, a titanium layer and a copper layer are formed on the surface of a
次に、図2(b)に示すように、例えばスピンコートや印刷法によりポリイミド樹脂などの第1の屈折率の樹脂層を形成し、キュア処理を行って硬化させ、第1クラッド30aとする。
Next, as shown in FIG. 2B, for example, a resin layer having a first refractive index such as polyimide resin is formed by spin coating or printing, and is cured by curing to form the
次に、図2(c)に示すように、例えば感光性ポリイミドなどの第1の屈折率よりも高い第2の屈折率を有する感光性樹脂層を形成し、パターニング用マスクを用いて露光を行い、さらに現像およびキュア処理を行って、コア30bを形成する。
実装を簡便にするため、マルチモードの伝播を仮定すると、コア30bの厚み、幅はおよそ5〜50μm、クラッド30aの厚みとしてはコア30bの1/4〜1/2くらいが適当である。
Next, as shown in FIG. 2C, a photosensitive resin layer having a second refractive index higher than the first refractive index, such as photosensitive polyimide, is formed, and exposure is performed using a patterning mask. Then, development and curing are further performed to form the
In order to simplify the mounting, assuming multimode propagation, the thickness and width of the core 30b are about 5 to 50 μm, and the thickness of the clad 30a is about 1/4 to 1/2 of the core 30b.
次に、図3(a)に示すように、上記と同様に、例えばスピンコートや印刷法によりポリイミド樹脂などの第1の屈折率の樹脂層を形成し、必要に応じて加熱リフローを行い、キュア処理を行って硬化させ、第1クラッド30aを形成する。
このようにして、コア30bの外周をクラッド30aが被覆してシート状に成形された光導波シート30を形成する。
図3(b)は図3(a)の状態においてコアの延伸方向に平行な断面を示し、これは図3(a)とは直交する方向の断面であり、以降の工程はこの方向の断面に沿って行う。
Next, as shown in FIG. 3A, in the same manner as described above, a resin layer having a first refractive index such as polyimide resin is formed by, for example, spin coating or printing, and heat reflow is performed as necessary. Curing is performed and cured to form the
In this way, the
FIG. 3B shows a cross section parallel to the extending direction of the core in the state of FIG. 3A, which is a cross section in a direction orthogonal to FIG. 3A, and the subsequent steps are cross sections in this direction. Follow along.
次に、図4(a)に示すように、光導波シート30上に光を受光部に結合させる位置を開口するパターンのレジスト膜R1をフォトリソグラフィー工程によってパターン形成し、レジスト膜R1をマスクとして、光導波シート30に対して斜め(例えば約45°)に傾けて、RIE(反応性イオンエッチング)などの異方性エッチングを行う。これによって、コア30bの光導波方向に対して傾き(例えば約45°)を有し、導波している光を光導波シート30の面外方向に反射して受光部に結合させるミラー面MRaとなる内壁面を有する開口部Pを形成する。
この工程の後、レジスト膜R1を剥離する。
Next, as shown in FIG. 4A, a resist film R1 having a pattern opening at a position where light is coupled to the light receiving portion is formed on the
After this step, the resist film R1 is peeled off.
次に、図4(b)に示すように、上記のミラー面MRaとなる内壁面を有する開口部Pとはコアの延伸方向が異なる部分において、光を受光部に結合させる位置を開口するパターンのレジスト膜R2をフォトリソグラフィー工程によってパターン形成し、レジスト膜R2をマスクとして、光導波シート30に対して斜め(例えば約45°)に傾けて、RIE(反応性イオンエッチング)などの異方性エッチングを行う。これによって、上記のミラー面MRaとなる内壁面を有する開口部Pとは異なる方向に、コア30bの光導波方向に対して傾き(例えば約45°)を有するミラー面MRbとなる内壁面を有する開口部Pを形成する。
この工程の後、レジスト膜R2を剥離する。
Next, as shown in FIG. 4B, a pattern that opens the position where the light is coupled to the light receiving portion in a portion where the core extending direction is different from the opening portion P having the inner wall surface serving as the mirror surface MRa. The resist film R2 is patterned by a photolithography process, and the resist film R2 is used as a mask to incline obliquely (for example, about 45 °) with respect to the
After this step, the resist film R2 is peeled off.
次に、図4(c)に示すように、光導波シート30の表面に、接着性があり、ある特定の温度で剥離が可能な熱剥離シート50を貼り合わせる。
この熱剥離シートは、例えば、PETフィルム上に発泡カプセルを接着剤中に分散させて構成されたものであり、例えば、日東電工社製のリバーアルファなどを用いることができる。例えば、PETフィルムを70℃〜150℃に加熱することで間単に取り去ることができるものである。
Next, as shown in FIG.4 (c), the
For example, this thermal release sheet is configured by dispersing foamed capsules in an adhesive on a PET film. For example, River Alpha manufactured by Nitto Denko Corporation can be used. For example, the PET film can be easily removed by heating to 70 ° C. to 150 ° C.
次に、図5(a)に示すように、例えば剥離層41としてチタン層と銅層の積層体を用いている場合、塩酸などの酸中に上記熱剥離シート50でサポートされている光導波シート30を浸漬し、剥離層41と光導波シート30のクラッド30aの界面において剥離する。
あるいは、剥離層41として酸化シリコン層を用いている場合には、フッ酸あるいはバッファードフッ酸などの酸中に上記熱剥離シート50でサポートされている光導波シート30を浸漬し、剥離層41を溶解して、光導波シート30を剥離する。
Next, as shown in FIG. 5A, for example, when a laminate of a titanium layer and a copper layer is used as the
Alternatively, when a silicon oxide layer is used as the
次に、図5(b)に示すように、表面に予め受光部11を形成した半導体チップ10上に、用いる光の波長に対して透明な接着剤シート(接着層)31を介して、開口部Pのミラー面(MRa,MRb)の位置と受光部11の位置を位置合わせしながら、光導波シート30を貼り合わせる。
Next, as shown in FIG. 5B, an opening is formed on the
次に、図5(c)に示すように、熱剥離シート50を剥離して光導波シート30を半導体チップ10上に転写する。
この後、必要に応じて、半導体チップ10のパッドを開口するように、光導波シート30と接着層31を貫通するパッド用開口部(不図示)を形成する。これには、半導体チップ10側に予めパッドを形成しておき、例えばCO2レーザやエキシマレーザなどのレーザ光を照射することで開口することができる。このとき、パッドはレーザ光のストッパとなる。
Next, as shown in FIG. 5C, the
Thereafter, pad openings (not shown) penetrating the
次に、図6(a)および図6(b)に示すように、例えばワイヤボンディングなどによって予めレーザダイオードなどの発光素子20に金バンプなどのバンプ21を形成しておき、これを半導体チップ10の光導波シート30の貼り合わせ面上に搭載する。図面上は、ミラー面となる内壁面を有する開口部の表示を省略している。
ここでは、半導体チップ10の搭載部分にはハンダ22を印刷法などによりプリコートして、発光素子20の光出射部とコアの光入射部とを位置合わせしながら、搭載する。このとき、ヒーターを有するヘッドを用い、加熱しながらハンダを溶融し、ヒーターのスイッチをオフにした後冷却するまでの時間保持してから、ヒーターを開放することで、搭載精度を高めることができる。
Next, as shown in FIG. 6A and FIG. 6B, bumps 21 such as gold bumps are formed in advance on the
Here,
金のバンプ21の高さ、ハンダ22のプリコート厚は、位置合わせを行う光導波シートのコアの位置によって決定される。
金のバンプ21は溶解しないので、バンプ21がスペーサとして機能し、バンプ21の高さによって発光素子20の高さを決定することができ、一定に高い精度を確保することができる。
The height of the
Since the gold bumps 21 are not melted, the
この他、発光素子20を搭載する方法としては、発光素子側に銅コアをハンダでコートしたバンプを形成し、半導体チップ側にハンダのプリコートを形成し、プリップチップで実装する方法や、発光素子や半導体チップのいずれかにニッケルメッキなどでスペーサを形成しておき、ハンダバンプあるいはハンダプリコートでプリップチップで実装する方法を用いることができる。
In addition, as a method of mounting the
上記の本実施形態に係る光電子装置の製造方法によれば、クロックを分配する光導波シートと半導体チップとが貼り合わされて構成されており、設計変更に対応できるような設計の自由度を保つことが容易に可能であり、少量多品種の生産に対応して製造することができる。特にクロック供給を行う光配線について完全等長配線とすることで、クロック信号を複数の受光部に分配するときのスキューをほぼ抑制することができる。 According to the manufacturing method of the optoelectronic device according to the above-described embodiment, the optical waveguide sheet that distributes the clock and the semiconductor chip are bonded to each other, and the degree of design flexibility that can cope with the design change is maintained. Is easily possible, and can be manufactured in correspondence with the production of a small variety of products. In particular, by using a completely equal length wiring for the optical wiring for supplying the clock, it is possible to substantially suppress the skew when the clock signal is distributed to the plurality of light receiving portions.
さらに、上記のようにして形成されたクロック信号となる光を分配する光導波シートは、ベースとなるフィルムを常に大量に作製しておくことができ、又任意の場所に、後加工でミラー面となる内壁面を有する開口部を形成することが可能であるため、LSI自身のデザインが変更されても、また、幾種類もの異なる仕様のLSIにもその都度対応が可能である。
結果として、製造コストを抑制して、かつ開発期間やTATを短くして、スキューを抑制したLSIの開発が可能となる。
Furthermore, the optical waveguide sheet that distributes the light to be the clock signal formed as described above can always produce a large amount of the base film, and can be mirrored by post-processing at any place. Since an opening having an inner wall surface can be formed, even if the design of the LSI itself is changed, it is possible to deal with various types of LSIs each time.
As a result, it is possible to develop an LSI that suppresses the skew by suppressing the manufacturing cost and shortening the development period and TAT.
上記の本実施形態に係る光電子装置の製造方法においては、ベースとなる光導波シートをシリコンなどのダミー基板上に逐次プロセスで作製して行く例を示したが、もちろんベースのポリイミドフィルムをロールで用意し、コア材を例えばRoll to Rollプロセスにて塗布、パターンニングして一括作製する方法もあり、この様にすることでさらに大幅なコストの削減が実現できる。 In the above-described method for manufacturing an optoelectronic device according to the present embodiment, an example in which an optical waveguide sheet as a base is manufactured on a dummy substrate such as silicon by a sequential process has been shown. There is also a method of preparing and preparing the core material by batch coating and patterning, for example, using a Roll to Roll process. By doing so, a significant cost reduction can be realized.
第2実施形態
図7は本発明の第2実施形態に係る光電子装置の模式断面図である。
光導波シート30が貼り合わされた半導体チップ10と、発光素子20が、中間基板60上に搭載されており、発光素子20からの光が光導波シート30の側面からコアに入射される構成であり、これ以外については、実質的に第1実施形態と同様である。
Second Embodiment FIG. 7 is a schematic sectional view of an optoelectronic device according to a second embodiment of the present invention.
The
即ち、半導体チップ10の表面に、半導体レーザダイオードなどのクロック信号となる光を出射する発光素子20が搭載され、この表面上に、光導波方向にストライプ状に延伸するコア30bの外周をクラッド30aが被覆してシート状に成形された光導波シート30が接着層31によって半導体チップ10に貼り合わされている。
半導体チップ10は、フォトダイオードなどの受光部11を含む電子回路が形成されている。
また、半導体チップ10のパッドを開口するように、光導波シート30と接着層31を貫通するパッド用開口部が形成されており、パッドに接続するようにバンプ12が形成されている。
That is, a
The
In addition, a pad opening that penetrates the
第1樹脂層61、第2樹脂層62、第3樹脂層63が積層され、それらの界面およびこれらを貫通するように配線パターン64が形成されてなる中間基板60に、光導波シート30が貼り合わされた半導体チップ10がバンプ12を介して搭載されている。
また、中間基板60の半導体チップ10搭載面と同じ面に、発光素子20が搭載されている。
中間基板60の半導体チップ10搭載面と逆の面には、バンプ65が形成されており、さらなる実装基板に実装されて用いられる。
The
In addition, the
中間基板60としては、いわゆるFR−4基板、FR−5基板やBT−レジン基板、ポリイミド基板などあらゆるタイプの有機配線基板や、アルミナ、ガラスセラミックなどのセラミック配線基板を用いることができる。
As the
一方で、光クロックの光源となるレーザダイオードは、例えば、光導波シートの端部に光導波路のコアに効率良く、光が入射出来る様近接して実装され、レーザダイオードをドライブするレーザドライバはその近傍において中間基板60上に実装される。
On the other hand, a laser diode that serves as a light source for an optical clock, for example, is mounted close to the end of an optical waveguide sheet so that light can be efficiently incident on the core of the optical waveguide. It is mounted on the
上記の本実施形態に係る光電子装置によれば、クロックを分配する光導波シートと半導体チップとが貼り合わされて構成されており、設計変更に対応できるような設計の自由度を保つことが容易に可能であり、少量多品種の生産に対応することができる。特にクロック供給を行う光配線について完全等長配線とすることで、クロック信号を複数の受光部に分配するときのスキューをほぼ抑制することができる。 According to the optoelectronic device according to the above-described embodiment, the optical waveguide sheet for distributing the clock and the semiconductor chip are bonded to each other, and it is easy to maintain a degree of freedom of design that can cope with a design change. It is possible and can cope with the production of a small variety of products. In particular, by using a completely equal length wiring for the optical wiring for supplying the clock, it is possible to substantially suppress the skew when the clock signal is distributed to the plurality of light receiving portions.
第3実施形態
図8は本発明の第2実施形態に係る光電子装置の模式断面図である。
複数個の半導体チップ(10a,10b)が光導波シート30に貼り合わされて、中間基板60上に搭載されている。また、発光素子20も中間基板60上に搭載され、発光素子20からの光が光導波シート30の側面からコアに入射される構成であり、これ以外については、実質的に第1実施形態と同様である。
Third Embodiment FIG. 8 is a schematic sectional view of an optoelectronic device according to a second embodiment of the present invention.
A plurality of semiconductor chips (10a, 10b) are bonded to the
本実施形態の光電子装置において、複数個の半導体チップにはそれぞれ受光部が設けられており、各受光部に、光導波シートにおいて分割された光をそれぞれ結合させる構成とすることができる。
さらに、複数個の半導体チップの一部または全部に複数個の受光部が設けられており、各受光部に、光導波シートにおいて分割された光をそれぞれ結合させる構成としてもよい。
例えば、第1の半導体チップ10aには、複数個の受光部11aが形成されており、光導波シートに設けられたミラー面(MRa,MRb)によって光結合する。
一方、第2の半導体チップ10bには、複数個の受光部11bが形成されており、光導波シートに設けられたミラー面(MRc,MRd)によって光結合する。
In the optoelectronic device of this embodiment, each of the plurality of semiconductor chips is provided with a light receiving portion, and the light divided in the optical waveguide sheet can be coupled to each light receiving portion.
Further, a plurality of light receiving portions may be provided in part or all of the plurality of semiconductor chips, and the light divided in the optical waveguide sheet may be coupled to each light receiving portion.
For example, a plurality of
On the other hand, a plurality of light receiving
また、例えば、発光素子20には放熱器23が接続し、さらに中間基板中を貫通するサーマルビアTVが設けられている構造とすることで、光電子装置の信頼性を高めることができる。
Further, for example, the reliability of the optoelectronic device can be improved by providing the
光導波シートを光の出射側を上面として保持し、順次半導体チップを出射部と半導体チップ上の受光部の位置を合わせながら接着シートを介して実装していき、さらに半導体チップのパッドに至るパッド用開口部を設け、バンプを介して中間基板に実装することで製造することができる。 The optical waveguide sheet is held with the light emitting side as the upper surface, and the semiconductor chips are sequentially mounted through the adhesive sheet while aligning the positions of the emitting part and the light receiving part on the semiconductor chip, and further to the pads of the semiconductor chip It can manufacture by providing the opening part for mounting and mounting in an intermediate board via a bump.
上記の本実施形態に係る光電子装置によれば、クロックを分配する光導波シートと半導体チップとが貼り合わされて構成されており、設計変更に対応できるような設計の自由度を保つことが容易に可能であり、少量多品種の生産に対応することができる。特にクロック供給を行う光配線について完全等長配線とすることで、クロック信号を複数の受光部に分配するときのスキューをほぼ抑制することができる。 According to the optoelectronic device according to the above-described embodiment, the optical waveguide sheet for distributing the clock and the semiconductor chip are bonded to each other, and it is easy to maintain a degree of freedom of design that can cope with a design change. It is possible and can cope with the production of a small variety of products. In particular, by using a completely equal length wiring for the optical wiring for supplying the clock, it is possible to substantially suppress the skew when the clock signal is distributed to the plurality of light receiving portions.
上記の各実施形態の光電子装置によれば、従来、半導体チップが高速化したときのクロックスキューの問題が解決され、誤動作を防止することが可能になるほか、従来の設計手法ではかなりの時間を労していたクロックのタイミング解析が不要となり、設計開発期間の大幅な短縮が可能になる。
また、各実施形態の光電子装置の製造方法のように、別途光導波シートを作製することで、従来の様に半導体チップ上に光導波路を毎回形成する場合に比べて、著しく、早く、安価なクロック供給の仕組みを実現することができる。
半導体チップの設計変更などにもフレキシブルに対応する事が可能であり、少量多品種の特に開発試作段階における利便性、再利用性は非常に高いものである。
According to the optoelectronic device of each of the above embodiments, the problem of clock skew when a semiconductor chip is increased in speed is solved, and malfunction can be prevented. In addition, the conventional design method requires a considerable amount of time. This eliminates the need for hard-working clock timing analysis and significantly shortens the design and development period.
Further, as in the manufacturing method of the optoelectronic device of each embodiment, by separately producing an optical waveguide sheet, it is significantly faster and cheaper than the case where the optical waveguide is formed on the semiconductor chip each time as in the conventional case. A clock supply mechanism can be realized.
It is possible to respond flexibly to changes in the design of semiconductor chips, etc., and the convenience and reusability in the development and prototyping stage of a small quantity and a wide variety are very high.
本実施形態の光電子装置は、コンピュータ機器の特に、ゲーム用コンピュータ、ネットワークサーバ、ホームサーバ、ロボットの頭脳など、大容量、高速信号処置が求められる、MPUもしくは画像処理プロセサ、高速キャッシュメモリなど超高速信号処理LSIに用いることが可能である。 The optoelectronic device of this embodiment is a computer device, particularly a game computer, a network server, a home server, a brain of a robot, etc., which requires a large capacity and high-speed signal processing, such as an MPU or an image processing processor, a high-speed cache memory, etc. It can be used for a signal processing LSI.
本発明は上記の説明に限定されない。
例えば、光導波シートと貼り合わされる半導体チップとしては、SiP(システムジンパッケージ形態の半導体装置)を用いることができ、例えば、トランジスタなどの能動素子を有する半導体チップと、インダクタンス、キャパシタあるいは電気抵抗素子などの受動素子とを組み合わせたパッケージを用いることができる。
SiPに内蔵される光デバイスは、レーザダイオードの他、発光ダイオードなどを用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
The present invention is not limited to the above description.
For example, as a semiconductor chip bonded to the optical waveguide sheet, SiP (system gin package type semiconductor device) can be used. For example, a semiconductor chip having an active element such as a transistor, an inductance, a capacitor, or an electric resistance element A package in combination with a passive element such as can be used.
As the optical device incorporated in the SiP, a light emitting diode or the like can be used in addition to a laser diode.
In addition, various modifications can be made without departing from the scope of the present invention.
本発明の光電子装置は、クロック信号となる光を出射する発光素子と受光部を含む電子回路を有する半導体チップとを光導波シートで光学的に接続した構成である光電子装置に適用できる。 The optoelectronic device of the present invention can be applied to an optoelectronic device having a configuration in which a light emitting element that emits light serving as a clock signal and a semiconductor chip having an electronic circuit including a light receiving portion are optically connected by an optical waveguide sheet.
本発明の光電子装置の製造方法は、クロック信号となる光を出射する発光素子と受光部を含む電子回路を有する半導体チップとを光導波シートで光学的に接続した構成である光電子装置を製造するのに適用できる。 The method of manufacturing an optoelectronic device according to the present invention manufactures an optoelectronic device having a configuration in which a light emitting element that emits light serving as a clock signal and a semiconductor chip having an electronic circuit including a light receiving portion are optically connected by an optical waveguide sheet. Applicable to.
10…半導体チップ、11,11a,11b…受光部、12…バンプ、20…発光素子、21…バンプ、22…ハンダ、23…放熱器、30…光導波シート、30a…クラッド、30b…コア、30p…パッド用開口部、31…接着層、40…ダミー基板、41…剥離層、50…熱剥離シート、60…中間基板、61…第1樹脂層、62…第2樹脂層、63…第3樹脂層、64…配線64、65…バンプ、R1,R2…レジスト膜、L…光、P…開口部、MRa,MRb,MRc,MRd…ミラー面、S…Y字型分岐、TV…サーマルビア
DESCRIPTION OF
Claims (16)
前記光を受光する受光部を備えた半導体チップと、
コアの外周をクラッドが被覆してシート状に成形され、前記半導体チップに貼り合わされた光導波シートと
を有し、
前記光導波シートは、
前記コアの光入射部に前記発光素子から前記光が入射され、
前記コアに設けられた1つ以上のY字型分岐において前記光を複数に分割して導波し、
分割された前記光のそれぞれを前記受光部に結合させる位置において、前記コアの光導波方向に対して傾きを有する内壁面を有する開口部が設けられ、前記内壁面がミラー面として前記光を前記光導波シートの面外方向に反射して前記受光部に結合させる
光電子装置。 A light emitting element that emits light as a clock signal;
A semiconductor chip including a light receiving portion for receiving the light;
The outer periphery of the core is coated with a clad, formed into a sheet shape, and an optical waveguide sheet bonded to the semiconductor chip,
The optical waveguide sheet is
The light is incident from the light emitting element on the light incident portion of the core,
In one or more Y-shaped branches provided in the core, the light is divided into a plurality of waveguides,
An opening having an inner wall surface that is inclined with respect to the optical waveguide direction of the core is provided at a position where each of the divided lights is coupled to the light receiving unit, and the inner wall surface serves as a mirror surface to transmit the light. An optoelectronic device that reflects in the out-of-plane direction of the optical waveguide sheet and is coupled to the light receiving unit.
請求項1に記載の光電子装置。 In the optical waveguide sheet, the distance for guiding the light from the position of the light incident portion of the core to the position where each of the lights is coupled to the light receiving portion is divided into a plurality of paths to be guided. The optoelectronic device according to claim 1, wherein the distances are equal.
請求項1に記載の光電子装置。 The optoelectronic device according to claim 1, wherein the inner wall surface of the opening is inclined by about 45 ° with respect to the optical waveguide direction of the core.
前記各受光部に、前記光導波シートにおいて分割された前記光をそれぞれ結合させる
請求項1に記載の光電子装置。 A plurality of the light receiving portions are provided in the semiconductor chip;
The optoelectronic device according to claim 1, wherein the light divided in the optical waveguide sheet is coupled to each light receiving unit.
前記複数個の半導体チップにそれぞれ設けられた各受光部に、前記光導波シートにおいて分割された前記光をそれぞれ結合させる
請求項1に記載の光電子装置。 A plurality of semiconductor chips as the semiconductor chip;
The optoelectronic device according to claim 1, wherein the light divided in the optical waveguide sheet is coupled to each light receiving portion provided in each of the plurality of semiconductor chips.
前記各受光部に、前記光導波シートにおいて分割された前記光をそれぞれ結合させる
請求項5に記載の光電子装置。 A plurality of light receiving portions are provided in part or all of the plurality of semiconductor chips,
The optoelectronic device according to claim 5, wherein the light divided in the optical waveguide sheet is coupled to each light receiving unit.
前記発光素子からの光が前記光導波シートの側面から前記コアに入射される
請求項1に記載の光電子装置。 The light emitting element is mounted on the surface of the semiconductor chip on the side where the optical waveguide sheet is bonded,
The optoelectronic device according to claim 1, wherein light from the light emitting element is incident on the core from a side surface of the optical waveguide sheet.
前記発光素子からの光が前記光導波シートの側面から前記コアに入射される
請求項1に記載の光電子装置。 The semiconductor chip to which the optical waveguide sheet is bonded, and the light emitting element are mounted on an intermediate substrate,
The optoelectronic device according to claim 1, wherein light from the light emitting element is incident on the core from a side surface of the optical waveguide sheet.
請求項8に記載の光電子装置。 The optoelectronic device according to claim 8, wherein a plurality of the semiconductor chips are bonded to the optical waveguide sheet and mounted on the intermediate substrate.
ダミー基板上に第1クラッドを形成し、1つ以上のY字型分岐を有して光を複数に分割して導波するパターンで前記第1クラッド上にコアを形成し、前記コアを被覆するように第2クラッドを形成して、コアの外周をクラッドが被覆してシート状に成形された光導波シートを形成する工程と、
前記光導波シートに対して、前記光を前記受光部に結合させる位置において、前記コアの光導波方向に対して傾きを有し、前記光を前記光導波シートの面外方向に反射して前記受光部に結合させるミラー面となる内壁面を有する開口部を形成する工程と、
前記光導波シートを前記ダミー基板から剥離する工程と、
前記光導波シートを前記受光部に対して位置合わせして前記半導体チップと貼り合わせる工程と、
前記発光素子からの光が前記コアの光入射部に入射するように前記発光素子を配置して搭載する工程と
を有する光電子装置の製造方法。 A light emitting element that emits light serving as a clock signal, a semiconductor chip that includes a light receiving unit that receives the light, and a waveguide that divides the light into a plurality of parts and is coupled to the light receiving unit. A method of manufacturing an optoelectronic device having an optical waveguide sheet to be coupled,
A first clad is formed on a dummy substrate, a core is formed on the first clad in a pattern in which one or more Y-shaped branches are provided and light is divided into a plurality of waveguides, and the core is covered Forming a second clad so that the outer periphery of the core is covered with the clad and forming a sheet-shaped optical waveguide sheet;
The optical waveguide sheet has an inclination with respect to the optical waveguide direction of the core at a position where the light is coupled to the light receiving unit, and reflects the light in an out-of-plane direction of the optical waveguide sheet. Forming an opening having an inner wall surface serving as a mirror surface to be coupled to the light receiving portion;
Peeling the optical waveguide sheet from the dummy substrate;
Aligning the optical waveguide sheet with the light receiving portion and bonding the semiconductor waveguide to the semiconductor chip;
Arranging and mounting the light emitting element so that light from the light emitting element is incident on a light incident portion of the core.
請求項10に記載の光電子装置の製造方法。 In the step of forming the optical waveguide sheet, a distance for guiding the light from a position of the light incident portion of the core to a position where each of the lights is coupled to the light receiving portion is divided into a plurality of waveguides. The method of manufacturing an optoelectronic device according to claim 10, wherein the distances are equal to each other.
前記光導波シートを形成する工程においては前記剥離層の上層に形成し、
前記光導波シートを前記ダミー基板から剥離する工程においては、前記光導波シートと前記剥離層の界面において剥離する
請求項10に記載の光電子装置の製造方法。 Before the step of forming the optical waveguide sheet on the dummy substrate, further comprising the step of forming a release layer on the surface of the dummy substrate,
In the step of forming the optical waveguide sheet, it is formed on the release layer,
The method of manufacturing an optoelectronic device according to claim 10, wherein in the step of peeling the optical waveguide sheet from the dummy substrate, peeling is performed at an interface between the optical waveguide sheet and the peeling layer.
請求項12に記載の光電子装置の製造方法。 The method for manufacturing an optoelectronic device according to claim 12, wherein the release layer is a laminate of a titanium layer and a copper layer or a silicon oxide layer.
請求項10に記載の光電子装置の製造方法。 The method of manufacturing an optoelectronic device according to claim 10, wherein in the step of forming the opening, the inner wall surface of the opening is formed to be inclined by about 45 ° with respect to the optical waveguide direction of the core.
請求項10に記載の光電子装置の製造方法。 In the step of mounting the light emitting element, on the surface of the semiconductor chip on the side where the optical waveguide sheet is bonded, so that light from the light emitting element is incident on the core from the side surface of the optical waveguide sheet, The method for manufacturing an optoelectronic device according to claim 10, wherein the light emitting element is mounted.
前記発光素子を搭載する工程において、前記発光素子からの光が前記光導波シートの側面から前記コアに入射されるように、前記中間基板上に前記発光素子を搭載する
請求項10に記載の光電子装置の製造方法。 Further comprising the step of mounting the semiconductor chip on which the optical waveguide sheet is bonded to an intermediate substrate;
The photoelectron according to claim 10, wherein in the step of mounting the light emitting element, the light emitting element is mounted on the intermediate substrate so that light from the light emitting element is incident on the core from a side surface of the optical waveguide sheet. Device manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221983A JP2006039390A (en) | 2004-07-29 | 2004-07-29 | Photoelectronic apparatus and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221983A JP2006039390A (en) | 2004-07-29 | 2004-07-29 | Photoelectronic apparatus and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006039390A true JP2006039390A (en) | 2006-02-09 |
Family
ID=35904427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221983A Pending JP2006039390A (en) | 2004-07-29 | 2004-07-29 | Photoelectronic apparatus and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006039390A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008136285A1 (en) * | 2007-04-27 | 2008-11-13 | Hitachi Chemical Company, Ltd. | Method for producing photoelectric composite substrate, photoelectric composite substrate produced by the method, and photoelectric composite module using the substrate |
JP2009058923A (en) * | 2007-04-27 | 2009-03-19 | Hitachi Chem Co Ltd | Method for producing photoelectric composite substrate, photoelectric composite substrate produced by the method, and photoelectric composite module using the same |
JP2012007949A (en) * | 2010-06-23 | 2012-01-12 | Canon Inc | Radiation imaging apparatus, radiation imaging system and method for manufacturing radiation imaging apparatus |
-
2004
- 2004-07-29 JP JP2004221983A patent/JP2006039390A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008136285A1 (en) * | 2007-04-27 | 2008-11-13 | Hitachi Chemical Company, Ltd. | Method for producing photoelectric composite substrate, photoelectric composite substrate produced by the method, and photoelectric composite module using the substrate |
JP2009058923A (en) * | 2007-04-27 | 2009-03-19 | Hitachi Chem Co Ltd | Method for producing photoelectric composite substrate, photoelectric composite substrate produced by the method, and photoelectric composite module using the same |
US8244080B2 (en) | 2007-04-27 | 2012-08-14 | Hitachi Chemical Company, Ltd. | Method for producing photoelectric composite substrate, photoelectric composite substrate produced by the method, and photoelectric composite module using the substrate |
JP2012007949A (en) * | 2010-06-23 | 2012-01-12 | Canon Inc | Radiation imaging apparatus, radiation imaging system and method for manufacturing radiation imaging apparatus |
US8779372B2 (en) | 2010-06-23 | 2014-07-15 | Canon Kabushiki Kaisha | Radiation image pickup apparatus, radiation image pickup system, and method for manufacturing radiation image pickup apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7352925B2 (en) | Photoelectronic device and production method of the same | |
JP3882738B2 (en) | Composite chip module and manufacturing method thereof, and composite chip unit and manufacturing method thereof | |
JP4457545B2 (en) | OPTICAL / ELECTRIC WIRING BOARD, MOUNTING BOARD, AND OPTOELECTRIC WIRING BOARD MANUFACTURING METHOD | |
US7915076B2 (en) | Hybrid module and method of manufacturing the same | |
US9081159B2 (en) | Optical waveguide and method of manufacturing the same, and optical waveguide device | |
US9201203B2 (en) | Photoelectric composite substrate and method of manufacturing the same | |
US8737781B2 (en) | Optical waveguide and method of manufacturing the same, and optical waveguide device | |
JP6084027B2 (en) | Optical waveguide device and manufacturing method thereof | |
JP4690870B2 (en) | Opto-electric integrated wiring board and opto-electric integrated wiring system | |
JP2001166167A (en) | Optical wiring layer and method for manufacturing the same as well as opto-electric wiring board and method for manufacturing the same as well as packaging substrate | |
US20060133764A1 (en) | Processing head for formation of mirror plane of optical waveguide sheet, processing apparatus, and method of forming mirror plane of optical waveguide | |
JP2004198579A (en) | Optical waveguide array and optical element surface mounted device | |
JP2006039390A (en) | Photoelectronic apparatus and its manufacturing method | |
JP6958063B2 (en) | Manufacturing method of optical waveguide | |
JP5409441B2 (en) | Optical transmission board and optical module | |
JP2007156026A (en) | Optical wiring module | |
JP2012088634A (en) | Optical waveguide device and method for manufacturing the same | |
JP2005338704A (en) | Wiring board with optical coupling function, its manufacturing method and optical coupling system | |
JP4655674B2 (en) | PHOTOELECTRIC CONVERSION DEVICE AND ITS MANUFACTURING METHOD, OPTICAL WAVEGUIDE MODULE, AND OPTICAL INFORMATION PROCESSING DEVICE | |
JP2015072497A (en) | Optical waveguide and optical waveguide device | |
JP4698728B2 (en) | Opto-electric integrated wiring board and opto-electric integrated wiring system | |
JP2006171642A (en) | Optical waveguide sheet, optoelectronic apparatus and their manufacturing method | |
JP2006310417A (en) | Photoelectric converter, its manufacturing method and optical information processor | |
JP2019028116A (en) | Optical waveguide, optical waveguide connection body, and electronic apparatus | |
JP4691196B2 (en) | Opto-electric integrated wiring board and opto-electric integrated wiring system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |