[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005513777A - 多官能性カルボシランを用いる誘電性層の製造方法 - Google Patents

多官能性カルボシランを用いる誘電性層の製造方法 Download PDF

Info

Publication number
JP2005513777A
JP2005513777A JP2003553609A JP2003553609A JP2005513777A JP 2005513777 A JP2005513777 A JP 2005513777A JP 2003553609 A JP2003553609 A JP 2003553609A JP 2003553609 A JP2003553609 A JP 2003553609A JP 2005513777 A JP2005513777 A JP 2005513777A
Authority
JP
Japan
Prior art keywords
dielectric layer
producing
aryl
alkyl
layer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003553609A
Other languages
English (en)
Other versions
JP2005513777A5 (ja
Inventor
キルヒマイヤー シュテファン
ガイザー デトレフ
クラウス ハラルト
メルカー ウド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bayer AG
Original Assignee
Bayer AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bayer AG filed Critical Bayer AG
Publication of JP2005513777A publication Critical patent/JP2005513777A/ja
Publication of JP2005513777A5 publication Critical patent/JP2005513777A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Laminated Bodies (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

多官能性カルボシランのゾル−ゲル−生成物の熱処理による低い誘電率を有する誘電性層の製造方法、相応する層及び電子部品の製造の際のその使用が記載される。

Description

本発明は、多官能性カルボシランの使用下での誘電性層の製造方法、該誘電性層及びその使用に関する。
高集積された超小形電子回路は、単結晶のケイ素の意図的なドーピング及び構造化により製造される、多数の半導体素子からなっている。これらの個々の半導体素子は、導体配線(Leiterbahn)及び絶縁に必要な中間層、いわゆる相互接続からなる層構成により、機能しているユニットに結合される。
漸進的な小型化は、使用される材料に極端な要求が出される。半導体トランジスタに加えて、相互接続の性質は、これらの高集積された超小形電子回路の性能特性を決定する。これらの要求は、常により高いクロック周波数及びこのために必要不可欠のより短い信号伝送時間により決定される。
この際、導体配線材料の高い伝導率及び絶縁体材料の低い誘電率が望ましい。半導体素子及び相互接続の小型化により、部品の性質は負の影響を受ける。導体配線の断面積の縮小により、導体配線の抵抗が高められる。絶縁体材料で充てんされた、導体配線間のより僅かな間隔は、多様な導体配線間の電気的相互作用、ひいては望ましくない信号遅延をまねく。導体配線間の相互作用は、絶縁体材料の相対誘電率ε（ｋ−値）に大いに依存する。
これらの技術的な困難は、より高い比伝導率を有する導体材料及びより低い誘電率を有する絶縁体材料の使用により対抗することが試みられている。例えば、これまで導体配線材料として使用されてきたアルミニウムは、より高い比伝導率を有する銅により逐次置き換えられている。
これまで、二酸化ケイ素は高集積された回路の製造における絶縁体材料として、その電気的性質並びにその処理−特性において有効であることがわかっている。二酸化ケイ素の誘電率は約４．０である。しかしながら、最新の要求のためには、この値は高すぎる。新しいチップ−世代のためには、明らかに３．０未満、好ましくは２．５未満のｋ−値を有する誘電性材料が必要とされる。
相対誘電率（ｋ−値）の値は、この値が測定される温度に強く依存する。本明細書に記載された値は、２２℃及び１barの圧力での測定でもたらされる値であると理解される。
誘電率（ｋ−値）に加えて、二酸化ケイ素を置き換える際に、半導体−プロセスにおける新しい材料の集積化のためにさらに多数の別の性質が考慮されるべきである。例えば、誘電性材料は、その後のメタライゼーション−及び熱処理−工程で到達される４００℃までの高い処理温度に耐えることができなければならない。さらにまた、層材料もしくはその前駆物質が十分な純度で入手できることが必要不可欠である、それというのも、不純物、特に金属は、層材料の電気的性質に負の影響を及ぼしうるからである。
誘電性材料は、できるだけ単純に加工されうるべきであり、かつ工業的に常用の方法、例えばスピンコーティング法において、薄膜として塗布されうるべきである。
３．０未満の誘電率を有する誘電体として、有機ポリマーに加えてシルセスキオキサン及び炭素ドープされた二酸化ケイ素（ＳｉＯＣ）が記載されてきた。
低い誘電率を有する誘電体としての有機ポリマーは、技術的製造において採用されている。しかしながら、これらのポリマーの性質は、プロセス集積化の際にかなりの問題をまねく。例えば、高められた温度でのその限定された化学的及び機械的な安定度は、その後の処理工程を制限する。必要不可欠のポリシング工程は、例えば二酸化ケイ素に類似する層に最適化されており、かつ有機ポリマー層にはしばしば最適ではない結果をまねく。
シルセスキオキサンは、オリゴマー溶液としてスピンコーティング法において塗布され、引き続いて熱架橋される有機ケイ素ポリマーである。WO 98/47944 A1は、２．７未満のｋ−値を有する層の製造のためのオルガノシルセスキオキサンの使用を教示する。しかしながら、これらの化合物は、トリアルコキシシランから費用のかかる合成経路を経てのみ入手可能である。US-A-5,906,859は、ポリマーへと熱架橋されるオリゴマーのヒドリドシルセスキオキサンの塗布を教示する。US-A-5,906,859に記載された化合物を用いて、２．７−２．９の誘電率が達成される。
炭素ドープされた二酸化ケイ素は、オルガノシランから、反応性酸素プラズマを用いるＰＥ−ＣＶＤ法(Plasma Enhanced Chemical Vapor Deposition)において塗布される。
炭素ドープされた二酸化ケイ素は、その二酸化ケイ素−マトリックスに基づき、二酸化ケイ素に類似の処理特性を有し、故に製造方法において明らかにより簡単に集積化されうる。これらの層の誘電率は、炭素含量により二酸化ケイ素に対して低下している。US-A-6,054,206は、ガス状オルガノシランからのそのような層の塗布を教示する。しかしながら、高真空−プラズマ−ＣＶＤ法は費用がかかり、かつ高い費用に取りつかれている。炭素ドープされた二酸化ケイ素−層を用いて、同様に２．７−２．９の誘電率が達成される。
WO 99/55526 A1にも、ＣＶＤ法、好ましくはプラズマ−ＣＶＤ法を用いる誘電性層の製造が記載されている。オルガノケイ素−前駆体から出発して、Ｓｉ−Ｏ−Ｓｉ結合からなるバックボーン−構造を有する層が得られ、その際、この構造に有機の側基が結合されている。好ましくは、ＣＶＤ法は、バックボーンが環形の構造を有するように行われる。前駆体として、特に環状オルガノシロキサンが適している。実施例により製造された層は、２．６〜３．３の誘電率を有する。
WO 00/75975 A2は、溶液から塗布され、かつ離散した工程における温度処理により２．５未満のｋ−値を有するポリオルガノ−ケイ素−層へ変換されるポリカルボシランの使用を教示する。使用されるポリカルボシランは、ケイ素に結合した少なくとも１つの水素原子並びに好ましくはアリル置換基を有するヒドリドポリカルボシランである。しかしながら、Ｓｉ−Ｈ−結合は、水分感受性であり、故に相応して取り扱われなければならない。不飽和基を有するＳｉ−Ｈ−化合物の架橋に使用される白金化合物は、金属不純物として望ましくない。低いｋ−値を有する層に到達するために、温度処理は、正確に制御された条件下で行われなければならず、その際、多様な規定された温度工程が遵守されなければならない。
誘電率、すなわち誘電性材料のｋ−値をさらに低下させるための一般的な手始めは、細孔の導入である。細孔中に含まれている空気は、ほぼ１のｋ−値を有する。緻密な材料中へ空気充填された細孔が導入される場合には、材料の平均のｋ−値は、緻密な材料のｋ−値から及び割合に応じて空気のｋ−値から構成される。こうして、有効なｋ−値の低下が達成される。純粋な二酸化ケイ素のｋ−値は、４．０から２．０未満まで低下されうるけれども、そのために多孔性＞９０％が必要とされる(L. Hrubesch, Mat. Res. Soc. Symp. Proc., 381, (1995), 267)。そのように高い多孔性は、機械的安定度を低下させ、かつこれらの層の加工性をかなり阻害する。
前記原則は、一般的に緻密な誘電性層に適用されうる。より低い出発−ｋ−値を有する層の場合に、もう本質的により僅かな多孔性で２．０未満のｋ−値が達成されることができ、このことはそしてまた層の機械的安定度に役立つ。
しかしながら、さらに、単純な熱的方法における誘電性層の製造に適している、好適で簡単に入手可能な出発物質が不足している。
ドイツ連邦共和国特許第DE 196 03 241 C1号明細書には、架橋剤として、シリカゾルベースの無機塗料において使用される多官能性のオルガノシロキサンの製造が記載されている。これらの材料は、乾燥後に、誘電性層材料としてあまり適しておらず、かつ明らかに３を上回るｋ−値を有する軟質の膜を形成する。
ところで、意外なことに、多官能性カルボシランのゾル−ゲル−生成物、例えばDE 196 03 241 C1から公知である化合物から、熱処理により低いｋ−値を有する誘電性層が製造されうることが見出された。その際、特に、Ｓｉ−Ｈ−結合を有しないカルボシランが使用されることができる。このことは、特に、相応する誘電性層の製造に、ケイ素に結合した少なくとも１つの水素原子を有するポリカルボシランが専ら適していることが第8頁、最後の段落に述べられているWO 00/75975 A2からの教示の背景からは意外である。
熱処理後に、本発明による誘電性層は、その組成において炭素ドープされた二酸化ケイ素に類似しており、かつ単純な温度処理の利点と低いｋ−値を結びつける。
本発明の対象は、故に、多官能性カルボシランのゾル−ゲル−生成物が熱処理されることに特徴付けられる誘電性層の製造方法である。
本発明の対象は、さらに、この方法により製造可能な誘電性層である。
本発明の対象は、最後に、超小形電子回路の製造において、チップ−パッケージングの際に、マルチチップ−モジュールを組み立てるため、並びに積層プリント基板及びディスプレイの製造のための、絶縁層としての誘電性層の使用である。
本発明による方法において使用可能なゾル−ゲル−生成物は、触媒の存在での多官能性カルボシランと水との反応により得られることができる。
カルボシランとして、その都度１〜３個のアルコキシ−又はヒドロキシ基を有している少なくとも２個、好ましくは少なくとも３個のケイ素原子を有する多官能性カルボシランが適しており、その際、ケイ素原子はその都度少なくとも１つのＳｉ−Ｃ−結合で、ケイ素原子を結合させる構成単位に結合されている。
本発明の範囲内で結合する構成単位として、例示的に線状又は分枝鎖状のＣ１−〜Ｃ１０−アルキレン鎖、Ｃ５−〜Ｃ１０−シクロアルキレン基、芳香族基、例えばフェニル、ナフチル又はビフェニル、又は芳香族及び脂肪族の基の組合せも挙げられうる。脂肪族及び芳香族の基は、へテロ原子、例えばＳｉ、Ｎ、Ｏ又はＦを有していてもよい。
好ましくは、Ｓｉ−Ｈ−結合を有しない多官能性カルボシランが使用される。
適している多官能性カルボシランの例は、一般式（Ｉ）
Ｒ１ ４−ｉＳｉ［（ＣＨ２）ｎＳｉ（ＯＲ２）ａＲ３ ３−ａ］ｉ （Ｉ）
［式中、
Ｒ１＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、
ｉ＝２〜４、好ましくはｉ＝４、
ｎ＝１〜１０、好ましくはｎ＝２〜４、特に好ましくはｎ＝２、
Ｒ２＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、特に好ましくはメチル、エチル、イソプロピル
ａ＝１〜３
Ｒ３＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、特に好ましくはメチル］で示される化合物である。
ａ＝１である場合に、Ｒ２は水素を表してもよい。
別の例は、一般式（ＩＩ）
Figure 2005513777
 ［式中、
ｍ＝３〜６、好ましくはｍ＝３又は４
ｎ＝２〜１０、好ましくはｎ＝２、
Ｒ４＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、特に好ましくはメチル、エチル、イソプロピル；
ｂ＝１である場合には、Ｒ４は水素を表してもよく、
ｂ＝１〜３、
Ｒ５＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、特に好ましくはメチル、
Ｒ６＝Ｃ１〜Ｃ６ アルキル又はＣ６〜Ｃ１４ アリール、好ましくはメチル、エチル、特に好ましくはメチル］で示される環状の化合物である。
多官能性カルボシランの別の例は、一般式（ＩＩＩ）
Ｓｉ［ＯＳｉＲ７ ２（ＣＨ２）ｐＳｉ（ＯＲ８）ｄＲ９ ３−ｄ］４ （ＩＩＩ）
［式中、
Ｒ７＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、特に好ましくはメチル、
ｐ＝１〜１０、好ましくはｐ＝２〜４、特に好ましくはｐ＝２、
Ｒ８＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、特に好ましくはメチル、エチル、イソプロピル；
ｄ＝１である場合には、Ｒ８は水素であってもよく、
ｄ＝１〜３、
Ｒ９＝アルキル、アリール、好ましくはＣ１〜Ｃ１０−アルキル、Ｃ６〜Ｃ１０−アリール、特に好ましくはメチル］で示される化合物である。
式（Ｉ）−（ＩＩＩ）の化合物のオリゴマー又は混合されたオリゴマーも、多官能性カルボシランとして使用されることができる。
特に適している化合物の例は、１，３，５，７−テトラメチル−１，３，５，７−テトラ（２−（ジエトキシメチルシリル）エチレン）シクロテトラシロキサン、１，３，５，７−テトラメチル−１，３，５，７−テトラ（２−（ヒドロキシ−ジメチルシリル）エチレン）シクロテトラシロキサン又はそのオリゴマーである。
ゾル−ゲル−生成物の製造のためには、例えば、多官能性カルボシランは、有機溶剤と混合され、引き続いて、場合により触媒の存在で、水と反応されることができる。そのようなゾル−ゲル法の実施は、当業者に原則的に公知である。例えば多官能性のオルガノシラン及びオルガノシロキサンの合成、並びに相応するゾル−ゲル−コーティング溶液の製造方法は、EP 743 313 A2、EP 787 734 A1及びWO 98/52992 A1に記載されている。
適している有機溶剤は、例えばケトン、アルコール、ジオール、エーテル並びにその混合物である。溶剤の添加は、溶液に所望の粘度を付与するのに利用される。好ましい溶剤は、ｎ−ブタノール、エタノール及びイソプロパノールである。
可能な希釈は、溶剤中の多官能性カルボシラン１０−９０質量％、好ましくは２０−５０質量％である。
水及び場合により触媒の添加により、加水分解−及び／又は縮合反応は開始される。
触媒、すなわち、官能基間の反応を促進する化合物が添加されることができる。適している触媒の例は、有機及び無機の酸、例えば炭素原子１〜１０個を有する脂肪族モノカルボン酸、例えばギ酸又は酢酸、炭素原子７〜１４個を有する芳香族カルボン酸、例えば安息香酸、ジカルボン酸、例えばシュウ酸、脂肪族及び芳香族のスルホン酸、例えばｐ−トルエンスルホン酸、無機の揮発性の酸、例えば塩酸又は硝酸である。ｐ−トルエンスルホン酸の使用が特に好ましい。
触媒は、水性又はアルコール性の溶液として、０．０５−５Ｎ、好ましくは０．１−１Ｎの濃度で使用されることができる。カルボシラン−溶液に、例えば触媒−溶液１−５０質量％、好ましくは５−２０質量％が添加されることができる。
特に好ましくは、次の組成：
カルボシラン ２０〜３０質量％、
１Ｎ縮合−触媒−溶液 ０〜１０質量％及び
溶剤 ６０〜８０質量％
を有する多官能性カルボシランの配合物が使用される。
配合物は、室温と使用される溶剤の沸点との間の温度で１−６ｈ撹拌されることができる。この措置は、多官能性カルボシランの縮合過程を開始するのに利用される。
誘電性層の製造のために、ゾル−ゲル−生成物は通例、基板上に塗布される。層を塗布するためには、原則的に全ての常法が利用可能である。これは、例えばスピンコーティング、ディップコーティング、ナイフ塗布及び噴霧である。
多官能性カルボシランもしくはその配合物のゾル−ゲル−生成物は、基板上への塗布後に熱処理される。熱処理は、例えば１００〜８００℃、好ましくは２００〜６００℃、特に好ましくは２００〜４００℃の温度で行われる。この熱処理は、多官能性カルボシランの架橋を完全なものにするため及び溶剤を除去するために利用され、さらに、温度処理は細孔を生じさせるのに利用される。温度処理は、極めて単純な方法で、１工程において規定された温度で行われることができる。しかしながら、処理を、複数の工程において適している温度−及び時間−プロフィールに従って実施することも可能である。適している温度−及び時間−プロフィールは、多官能性カルボシラン、触媒及び溶剤含分に依存しており、かつ予備試験により算出されることができる。
好ましくは、熱処理の前に、層の架橋は、１００−１５０℃の温度で５−１２０minの期間に亘り実施される。
細孔の発生は、カルボシランの一部が分解し、かつガス状成分として放出する温度を上回る温度処理により行われる。これは、使用される多官能性カルボシランに応じて、約２２０℃を上回る温度から行われる。
ゾル−ゲル−生成物に、塗布する前に、細孔を形成する物質、例えば高沸点溶剤又は起泡剤を添加することも可能である。これらは、架橋の間に層中に残留し、引き続いて温度処理の際に初めて蒸発される及び／又はガス状生成物へ分解される。
温度処理は、常用の炉、ＲＴＰ(Rapid Thermal Processing)−炉、ホットプレート等を用いて実施されることができる。しかしまた、架橋及び細孔形成に必要なエネルギーをマイクロ波、赤外線、レーザー又は他の高エネルギー電磁放射線を用いて供給することも可能である。好ましくは、温度処理は、炉中でか又はホットプレート上で実施される。
温度処理は、空気又は他のガス中で実施されることができる。好ましくは、温度処理は、空気又は窒素中で実施される。
この際、層の熱的に不安定な成分は熱分解的に分解するので、ガス充填された細孔があとに残る。
本発明の別の実施態様において、層は、塗布及び温度処理後に、細孔表面を疎水化するのに利用されるさらなる加工工程にかけられる。有機ケイ素材料のｋ−値は、Ｓｉ−ＯＨ基のＳｉ−Ｏ−ＳｉＲ３−原子団への化学変換によりさらに低下されることができる。このためには、表面は、適している化合物、例えばトリクロロメチルシラン又はヘキサメチレンジシラザンで処理される。手順及び別の例のためのより詳細な記載は、例えばWO 99/36953 A1に記載されている。
本発明の対象は、本発明による方法により得られることができる誘電性層でもある。
本発明による層は、２．８未満、好ましくは２．５未満、特に好ましくは２．０未満のｋ−値に傑出しており、その際、ｋ−値は、特に、多官能性カルボシランの選択及びゾル−ゲル−生成物の熱処理の条件に依存する。
好ましくは、層は、０．０１〜１００μｍの層厚を有する。
本発明による層は、例えば誘電性絶縁層として、超小形電子回路の製造において、チップ−パッケージングの際に、マルチチップ−モジュールを組み立てるため、並びに積層プリント基板及びディスプレイの製造のために使用されることができる。
本発明による誘電性層が塗布される、使用すべき基板は、適用に依存している。前記の技術、例えばスピン−及びディップコーティング、ナイフ塗布又は噴霧を用いて被覆されることができ、かつ温度処理の際に生じる温度に耐えることができる、全ての基板、例えば構造化された及び構造化されていないケイ素ウェーハ、他の半導体、例えばヒ化ガリウム又はゲルマニウム化ケイ素の構造化された及び構造化されていないウェーハ、導電性層が設けられている、構造化された又は構造化されていないガラスプレート又は適している構造化された及び構造化されていない熱安定なプラスチック基板が可能である。
例に記載された化合物は、EP 743 313 A2、EP 787 734 A1又はWO 98/52992 A1に従って製造されることができる。
塗布された膜の層厚は、表面プロファイラー(Alpha-Step 500、KLA-Tencor)を用いて測定した。
誘電率ｋは、モデル−平板キャパシタのキャパシタンスＣの測定により決定した。次のことが当てはまる：
Figure 2005513777
 ［ここで、Ａはキャパシタ平板の面積であり、ｄは平板間隔であり、かつε０＝８．８５４２×１０−１２Ａｓ／Ｖｍは真空の誘電率である］。各試料について、キャパシタを製作した。そのためには、例に記載された組成の０．５−１μｍの厚さの膜を、スピン−コーティング法において２５ｍｍ×２５ｍｍの大きさの電気的に伝導性のＩＴＯ−ガラス−小板（ＩＴＯ＝インジウム−スズ−酸化物）上に塗布し、その際、狭いストリップが接着結合され、これにより後のボンディングが可能である。層上への対応するボンディングは、スパッタされた金電極（直径約５ｍｍ）により行った。
キャパシタンスの測定は、インピーダンススペクトロメータ(EG&G 398)を用いて行った。そのためには、バイアス電圧なしで１０−１０００００Ｈｚの範囲内で、モデル−平板キャパシタのインピーダンスＺを決定した。モデルキャパシタのキャパシタンスＣは、インピーダンスＺから以下に従って得られる：
Figure 2005513777
 ［ここで、ωは印加された交流電圧の角振動数であり、かつＲは、キャパシタンスＣに対する高オームの並列抵抗を表す］。
例１
イソプロパノール１２．２ｇ中に溶解させた１，３，５，７−テトラメチル−１，３，５，７−テトラ（２−（ジエトキシメチルシリル）エチレン）シクロテトラシロキサン４．４ｇを、０．１Ｎ ｐ−トルエンスルホン酸−水溶液１．０ｇと混合した。混合物を、室温で１ｈ撹拌した。混合物２００μｌを、市販のスピンコータを用いて、ガラス基板上に２０００rpmでスピニングし、１３０℃に２ｈ加熱した。膜の層厚は、引き続いて０．６１μｍであり、ｋ−値は２．７であった。
例２
イソプロパノール８．７ｇ中に溶解させた１，３，５，７−テトラメチル−１，３，５，７−テトラ（２−（ヒドロキシジメチルシリル）エチレン）シクロテトラシロキサン３．２４ｇを、０．１Ｎ ｐ−トルエンスルホン酸−水溶液１．０ｇと混合した。混合物を室温で１ｈ撹拌した。混合物２００μｌを、２０００rpmでガラス基板上にスピニングし、１３０℃に１ｈ加熱し、引き続いて窒素下に２００℃で１ｈ熱処理した。熱処理した膜の層厚は、１．４４μｍであり、ｋ−値は１．８であった。
例３
例２からの混合物２００μｌを、２０００rpmでガラス基板上にスピニングし、１３０℃に２ｈ加熱し、引き続いて窒素下に４００℃で１ｈ熱処理した。熱処理した膜の層厚は、０．５７μｍであり、ｋ−値は２．５であった。

Claims (17)

  1. 誘電性層の製造方法において、多官能性カルボシランのゾル−ゲル−生成物を熱処理することを特徴とする、誘電性層の製造方法。
  2. 多官能性カルボシランがＳｉ−Ｈ−結合を有しない、請求項１記載の方法。
  3. 多官能性カルボシランとして、一般式（Ｉ）：
    Ｒ１ ４−ｉＳｉ［（ＣＨ２）ｎＳｉ（ＯＲ２）ａＲ３ ３−ａ］ｉ （Ｉ）
    ［式中、
    Ｒ１＝アルキル、アリール、
    ｉ＝２〜４、
    ｎ＝１〜１０、
    Ｒ２＝アルキル、アリール、
    ａ＝１〜３及び
    Ｒ３＝アルキル、アリール、
    その際、ａ＝１を表す場合には、Ｒ２は水素を表してもよい］で示される１つもしくはそれ以上の化合物又はそのオリゴマーを使用する、請求項１記載の誘電性層の製造方法。
  4. 多官能性カルボシランとして、一般式（ＩＩ）：
    Figure 2005513777
     ［式中、ｍ＝３〜６、
    ｎ＝２〜１０、
    Ｒ４＝アルキル、アリール、
    その際、ｂ＝１である場合には、Ｒ４は水素を表してもよく、
    ｂ＝１〜３、
    Ｒ５＝アルキル、アリール、
    Ｒ６＝Ｃ１〜Ｃ６−アルキル又はＣ６〜Ｃ１４−アリール］で示される１つ又はそれ以上の化合物又はそのオリゴマーを使用する、請求項１記載の誘電性層の製造方法。
  5. 多官能性カルボシランとして、一般式（ＩＩＩ）：
    Ｓｉ［ＯＳｉＲ７ ２（ＣＨ２）ｐＳｉ（ＯＲ８）ｄＲ９ ３−ｄ］４ （ＩＩＩ）
    ［式中、
    Ｒ７＝アルキル、アリール、
    ｐ＝１〜１０、
    Ｒ８＝アルキル、アリール、
    その際、ｄ＝１である場合には、Ｒ８＝水素であってもよく、
    ｄ＝１〜３、
    Ｒ９＝アルキル、アリール］で示される１つ又はそれ以上の化合物又はそのオリゴマーを使用する、請求項１記載の誘電性層の製造方法。
  6. 誘電性層が２．８未満、好ましくは２．５未満の誘電率を有する、請求項１記載の誘電性層の製造方法。
  7. ゾル−ゲル−生成物の製造の際に、多官能性カルボシランに、アルコール、ジオール、エーテル又はその混合物を添加する、請求項１記載の誘電性層の製造方法。
  8. ゾル−ゲル−生成物の製造の際に、多官能性カルボシランに、触媒として揮発性の有機又は無機の酸を添加する、請求項１記載の誘電性層の製造方法。
  9. ゾル−ゲル−生成物を、ナイフ塗布、スピンコーティング、ディップコーティング又は噴霧により基板上に塗布する、請求項１記載の誘電性層の製造方法。
  10. 熱処理を、工業に常用の炉中でか、ホットプレート上でか又はマイクロ波、赤外線、レーザー又は他の高エネルギー電磁放射線での照射により実施する、請求項１記載の誘電性の層の製造方法。
  11. 熱処理を、空気又は窒素中で２００〜６００℃で実施する、請求項１記載の誘電性層の製造方法。
  12. 誘電性層が、熱処理後に多孔性を有する、請求項１記載の誘電性層の製造方法。
  13. 多孔性を生じさせるために、ゾル−ゲル−生成物に、適している高沸点の溶剤、起泡剤又は熱的に不安定な成分を添加する、請求項１記載の誘電性層の製造方法。
  14. 誘電性層を、熱処理後にさらに処理し、その際に、表面上のヒドロキシル基の数が減少する、請求項１記載の誘電性層の製造方法。
  15. 請求項１から１４までのいずれか１項記載の方法により製造可能である、誘電性層。
  16. 層が０．０１−１００μｍの層厚を有している、請求項１５記載の誘電性層。
  17. 高集積された超小形電子回路の製造において、チップ−パッケージングの際に、マルチチップ−モジュールを組み立てるため、並びに積層プリント基板及びディスプレイの製造のための絶縁層としての、請求項１５記載の誘電性層の使用。
JP2003553609A 2001-12-19 2002-12-06 多官能性カルボシランを用いる誘電性層の製造方法 Pending JP2005513777A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10162443A DE10162443A1 (de) 2001-12-19 2001-12-19 Verfahren zur Herstellung von dielektrischen Schichten unter Verwendung multifunktioneller Carbosilane
PCT/EP2002/013834 WO2003052809A1 (de) 2001-12-19 2002-12-06 Verfahren zur herstellung von dielektrischen schichten unter verwendung multifunktioneller carbosilane

Publications (2)

Publication Number Publication Date
JP2005513777A true JP2005513777A (ja) 2005-05-12
JP2005513777A5 JP2005513777A5 (ja) 2006-01-05

Family

ID=7709842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003553609A Pending JP2005513777A (ja) 2001-12-19 2002-12-06 多官能性カルボシランを用いる誘電性層の製造方法

Country Status (10)

Country Link
US (1) US7090896B2 (ja)
EP (1) EP1468446A1 (ja)
JP (1) JP2005513777A (ja)
KR (1) KR20040068274A (ja)
CN (1) CN100336183C (ja)
AU (1) AU2002366351A1 (ja)
DE (1) DE10162443A1 (ja)
HK (1) HK1076918A1 (ja)
TW (1) TWI265964B (ja)
WO (1) WO2003052809A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470975B2 (en) 2006-02-22 2008-12-30 Fujitsu Limited Composition for forming insulation film, insulation film for semiconductor device, and fabrication method and semiconductor device thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038048A1 (en) * 2000-02-02 2004-02-26 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
DE102004027857A1 (de) * 2004-06-08 2006-01-05 Siemens Ag Verfahren zum Herstellen eines keramischen Werkstoffs, keramischer Werkstoff und Keramikkörper mit dem keramischen Werkstoff
US7575979B2 (en) * 2004-06-22 2009-08-18 Hewlett-Packard Development Company, L.P. Method to form a film
JP5324734B2 (ja) * 2005-01-21 2013-10-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 誘電体材料とその製造方法
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US20080012074A1 (en) * 2006-07-14 2008-01-17 Air Products And Chemicals, Inc. Low Temperature Sol-Gel Silicates As Dielectrics or Planarization Layers For Thin Film Transistors
US20110076416A1 (en) * 2008-05-26 2011-03-31 Basf Se Method of making porous materials and porous materials prepared thereof
US10361137B2 (en) * 2017-07-31 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677410A (en) * 1995-05-16 1997-10-14 Bayer Ag Carbosilane-dendrimers, carbosilane-hybrid materials, methods for manufacturing them and a method for manufacturing coatings from the carbosilane-dendrimers
JPH09143420A (ja) * 1995-09-21 1997-06-03 Asahi Glass Co Ltd 低誘電率樹脂組成物
US6005131A (en) 1996-01-30 1999-12-21 Bayer Aktiengesellschaft Multi-functional, cyclic organosiloxanes, process for the production thereof and use thereof
DE19603241C1 (de) * 1996-01-30 1997-07-10 Bayer Ag Multifunktionelle, cyclische Organosiloxane, Verfahren zu deren Herstellung und deren Verwendung
US6043330A (en) 1997-04-21 2000-03-28 Alliedsignal Inc. Synthesis of siloxane resins
US6143855A (en) 1997-04-21 2000-11-07 Alliedsignal Inc. Organohydridosiloxane resins with high organic content
JP2002502447A (ja) 1997-05-23 2002-01-22 アグフア−ゲヴエルト・アクチエンゲゼルシヤフト 被覆粒子
US6042994A (en) 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6054206A (en) 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
US5906859A (en) 1998-07-10 1999-05-25 Dow Corning Corporation Method for producing low dielectric coatings from hydrogen silsequioxane resin
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
TWI291728B (en) * 2000-04-28 2007-12-21 Lg Chem Investment Ltd A process for preparing insulating material having low dielectric constant
US6514091B2 (en) * 2000-11-28 2003-02-04 Sumitomo Wiring Systems, Ltd. Electrical junction box for a vehicle
US7270941B2 (en) * 2002-03-04 2007-09-18 Tokyo Electron Limited Method of passivating of low dielectric materials in wafer processing
JP4139710B2 (ja) * 2003-03-10 2008-08-27 信越化学工業株式会社 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
KR100507967B1 (ko) * 2003-07-01 2005-08-10 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470975B2 (en) 2006-02-22 2008-12-30 Fujitsu Limited Composition for forming insulation film, insulation film for semiconductor device, and fabrication method and semiconductor device thereof

Also Published As

Publication number Publication date
TW200305618A (en) 2003-11-01
US7090896B2 (en) 2006-08-15
HK1076918A1 (en) 2006-01-27
DE10162443A1 (de) 2003-07-03
AU2002366351A1 (en) 2003-06-30
EP1468446A1 (de) 2004-10-20
WO2003052809A1 (de) 2003-06-26
US20030181537A1 (en) 2003-09-25
CN100336183C (zh) 2007-09-05
TWI265964B (en) 2006-11-11
CN1605118A (zh) 2005-04-06
KR20040068274A (ko) 2004-07-30

Similar Documents

Publication Publication Date Title
KR100334150B1 (ko) 절연 박막 제조용 알콕시실란/유기 중합체 조성물 및 이의용도
JP3571004B2 (ja) 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子
JP2003501518A (ja) ポリカルボシランから生じた低誘電率ポリオルガノシリコンコーティング
EP1537183B1 (en) Coating composition for insulating film production, preparation method of insulation film by using the same, insulation film for semi-conductor device prepared therefrom, and semi-conductor device comprising the same
EP0677872A1 (en) Method of forming Si-O containing coatings
JP2006500769A (ja) 低ｋ材料用の中間層接着促進剤
JP4142643B2 (ja) 有機シリケート重合体およびこれを含む絶縁膜
KR100515583B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
JP2005513777A (ja) 多官能性カルボシランを用いる誘電性層の製造方法
KR100451044B1 (ko) 유기실리케이트 중합체의 제조방법, 및 이를 이용한절연막의 제조방법
JP3919862B2 (ja) 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JP3485425B2 (ja) 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JP2002201415A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造方法及び半導体装置
KR20010094928A (ko) 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법
JP2001262062A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造法、シリカ系被膜、これを用いた半導体素子及び多層配線板
KR100508901B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JPH11111712A (ja) 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置
KR100422916B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 저유전 절연막
JPH0950993A (ja) 絶縁膜形成方法と半導体装置
JP3881420B2 (ja) 低誘電率材料、層間絶縁膜及びｉｃ基板
KR100508900B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
KR100515584B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
KR100508902B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JPH05267479A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090409