JP2005323384A

JP2005323384A - 線形フィルタ等化器

Info

Publication number: JP2005323384A
Application number: JP2005136832A
Authority: JP
Inventors: Christopher P Larosa; ピー．ラローザクリストファー; Michael J Carney; ジェイ．カーニーマイケル; Chris T Quanbeck; ティ．クアンベッククリス
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 2004-05-10
Filing date: 2005-05-10
Publication date: 2005-11-17
Also published as: GB2414147A; GB2414147B; TW200618468A; US20050249274A1; CN1697332A; GB0508309D0

Abstract

【課題】受け取られた入力信号を等化して、入力信号中に存在するマルチパス歪み効果を通信装置において緩和することによる、通信装置で使用するのに適した装置（１００）および方法（４００）が提供される。
【解決手段】第１のフィルタ（１０２）は、入力信号（１０４）をサンプリングし、サンプリングされた入力信号とフィルタ係数配列（１０８）に基づいて第１のフィルタ出力（１０６）を生成する。その後、第１のフィルタ出力（１０６）と所望の信号（１１４）の間の差に基づいて誤差信号（１１２）が生成され、フィルタ係数配列（１０８）が誤差信号（１１２）と適応定数（１１８）の積に基づいて更新される。第２のフィルタ（１２６）は、遅延入力信号（１２４）をサンプリングし、サンプリングされた遅延入力信号とフィルタ係数配列（１０８）に基づいて第２のフィルタ出力（１２８）を生成する。
【選択図】図１

Description

本発明は、一般に等化器に関し、より詳細には通信システムに有効な最小二乗平均等化器に関する。

通常のセルラ通信方式では、セルラ基地局の送信機から受信用無線移動通信装置までの伝送信号すなわち伝送波形は、多数の別々のフェーディング経路により特徴付けられ得る。多重伝搬（multi-path propagation）と称される多重フェーディング経路は、受信波形に歪みを引き起こすことがある。マルチパス伝搬によって引き起こされる歪みを緩和するために、いくつかの受信機アーキテクチャが設計されている。符号分割多重接続（「ＣＤＭＡ」）システムでは、無線移動通信装置の受信機は、マルチパス・コンポーネントの各コンポーネントを個別に処理するために、通常ＲＡＫＥアーキテクチャ（これはいくつかのベースバンド相関器を使用する）またはＲＡＫＥフィンガーを使用する。その後、相関器からの出力は、送信波形の回復の際に改善された性能を達成するよう、組み合わされる。また、ＲＡＫＥアーキテクチャは、受信機が多数のセルラ基地局からの波形を組み合わせた場合に起こるソフト・ハンドオーバーをサポートすることもできる。

線形等化器を始めとする別の受信機装置では、マルチパス環境での性能を最適化するために、フィルタリング技術を使用している。これらの等化器は、グローバル移動体通信システム（「ＧＳＭ」）を含む多くのセルラ通信システムで一般的であるが、２つの主な理由から、ＣＤＭＡのセルラ・ネットワークでは一般的でない。第１に、線形等化器は本質的にソフト・ハンドオーバー技術をサポートしていない。無線移動通信装置の受信範囲内にある各基地局に対しては別個の等化器が必要であり、これは無線移動通信装置のコストを増加させる。第２に、等化器の性能は、伝送チャネルの特性が急速に変化する環境では、あまり有効ではない。

次世代すなわち第三世代（「３Ｇ」）のセルラ・システムは、高いデータ・レートを提供し、消費者がリアルタイム映像のような更なる恩恵を受けることを可能にすると期待されている。高速ダウンリンクパケットアクセス（「ＨＳＤＰＡ」）システムでは、高いデータ・レートの送信により、等化器を従来のＲＡＫＥ受信機にとって好ましいものにする特性が示されると期待され、そのような特性には、１）信号が１つの基地局により送信され、それによりソフト・ハンドオーバーをサポートする必要性をなくすこと、２）シンボル・レートの高い高次変調方式が使用され得ること、３）所望の信号対干渉比が、通常、通常の音声チャネルの比に比べて高いこと、が含まれる。これらの条件は等化にとって好ましいが、急速にチャネルが変化する環境は、依然として従来の等化器の品質低下の原因のままである。

反復係数の更新を使用する等化器は、最小二乗平均（「ＬＭＳ」）、ブロックＬＭＳおよび逐次最小二乗法（「ＲＬＳ」）のアルゴリズムを含む。再帰的アプローチの利用により、それらの等化器は自身の環境を適合し、比較的ゆっくり変化する伝達チャネルで満足のいく性能を達成する。ＬＭＳ等化器は、例えば、所望のまたは「目標の」信号に適合しようとして、そのフィルタ係数を反復的に修正する。セルラ通信の用途に使用される通常のＬＭＳ等化器では、受信ベースバンド波形から成る入力信号ｕ（ｎ）（ｎは反復数を示す）は、Ｎ個のタップを有するタップ付き遅延線を通過する。各タップで入力信号がサンプリングされ、サンプリングされた信号に、その対応するフィルタ係数ｗ_ｉ（ｎ）（ｉはタップの位置インデックスである）が掛けられる。これらのサンプル係数の積の合計を使用して、フィルタ出力ｙ（ｎ）が生成され、このフィルタ出力ｙ（ｎ）は所望の信号ｄ（
ｎ）と比較される。フィルタ出力ｙ（ｎ）と所望の信号ｄ（ｎ）との間の差は誤差信号ｅ（ｎ）を生成し、この誤差信号ｅ（ｎ）を使用して、フィルタ係数が更新される。

係数のセットｗ（ｎ＋１）を生成するために使用されるアルゴリズムは、以下のように表わすことができる。
ｗ（ｎ＋１）＝ｗ（ｎ）＋μｕ（ｎ）ｅ^＊（ｎ）（１）
ここで、
ｕ（ｎ）＝現在の入力サンプルの列ベクトル
＝［ｕ（ｎ），ｕ（ｎ−１）（ｎ），…，ｕ（ｎ−Ｎ）］^Ｔ、
ｗ（ｎ）＝現在のフィルタ係数の列ベクトル
＝［ｗ_０（ｎ），ｗ_１（ｎ），…，ｗ_Ｎ−１（ｎ）］^Ｔ、および
ｅ（ｎ）＝誤差信号
＝ｄ（ｎ）−ｙ（ｎ）
であり、
μ＝適応定数、および
ｎ＝反復数
である。

ＬＭＳ等化器がマルチパス環境で適切に動作する場合、伝送チャネルによって与えられた歪みはフィルタ出力ｙ（ｎ）から除去される。この結果、その出力は所望の信号に近似し、改善された受信機の性能が得られる。この従来のアプローチを実施するＣＤＭＡハンドセットでは、その後、フィルタ出力が受信機バックエンドに送られるだろう。受信機バックエンドは、送信データシーケンスを回復するのに必要なフィルタ出力を逆拡散、相関付け、および復号する。方程式（１）で表わされた係数適応は、フィルタ出力と目標信号との間の平均二乗誤差を最小限にすることを試みるアルゴリズムに基づいている。理想的には、この誤差は、最適であるウィナー（Wiener）解法により生成された結果に近づく。入力信号の統計値は時間的に変化するため、ＬＭＳフィルタからの平均二乗誤差は、一般に、その理想解には収束しない。最適解からの平均二乗誤差の偏差の測定値である誤調整（misadjustment）は、２つの成分、すなわち、勾配または雑音誤差成分と、遅延誤差成
分とに分解され得る。適応係数すなわちステップ・サイズμは、これらの２つの成分に反対に影響を及ぼす。すなわち、適応係数μを増加させると、遅延誤差が減少するが、フィルタの雑音に対する感度はより高くなる。反対に、適応係数μを減少させると、雑音環境における性能は改善されるが、遅延成分の誤差は増大する。

移動性の高い環境では、雑音誤差成分を低減させるために小さな適応係数を使用するＬＭＳフィルタは、経時的に変化する伝送チャネルを追跡する傾向がある。しかしながら、このような小さな適応係数は、遅延誤差を増加させるという望ましくない効果があり、これは車両速度を始めとする移動性の増大と共に、より顕著になる。

本発明の目的は、受信信号中に存在するマルチパス歪み効果を緩和する装置および方法を提供することにある。

本発明は、受信信号を等化して、受信信号中に存在するマルチパス歪み効果を通信装置において緩和することによる、通信装置で使用するのに適した装置および方法を提供する。

通信装置は、通常、セルラ電話を始めとする無線通信装置であってよい。無線通信装置
に向けられた送信信号は、多数の独立したパスすなわちフェーディング・パスを通過して移動した後で、無線通信装置により受け取られ得る。その結果、受信信号は、マルチパス歪み効果を有するいくつかのフェージングされた送信信号の合成物となっている。マルチパス歪み効果を緩和するために、本発明は、タップ付き遅延線を始めとする２つの線形フィルタを利用する。第１のフィルタは、受信信号を受け取り、従来の最小二乗平均（「ＬＭＳ」）フィルタと同様なやり方で平均二乗誤差を最小限にすることを含むがそれに限定されない様々な技術の利用により、その受信信号の追跡を試みる。従来の無線通信装置のように送信波形を回復するために第１のフィルタからの出力を受信機のバックエンドに直接転送する代わりに、第１のフィルタからの出力は、単にフィルタ係数を生成するために使用される。第１のフィルタからの出力と所望の信号の間の差は、誤差信号を生成するために使用される。次に、誤差信号は、フィルタ係数を生成するために、適応定数により基準化される。第２のフィルタは、遅延受信信号を受け取る。遅延受信信号は、受信信号に遅延を加えることにより生成される。この追加の遅延は、従来のＬＭＳ解の遅延誤差を有効に補償し、第２のフィルタの入力データサンプルがフィルタ係数によって一層良好に整列されることを可能にする。２つのパラメータ、すなわち適応定数および遅延は、受信信号の雑音成分と遅延誤差成分とをそれぞれ補償するために調整される。パラメータ対の値は受信信号の変化率に基づいて選択することができ、受信信号の変化率は、ドップラーおよび速度評価を含むがこれに限定されない様々な技術に基づいていてよい。

上記問題点を解決するために、請求項１に記載の発明は、線形フィルタ等化器であって、入力信号を受け取るように構成された第１のフィルタであって、フィルタ係数配列によって重み付けされた複数のサンプリングされた入力信号に基づいて第１のフィルタ出力を生成するようにさらに構成された第１のフィルタ；第１のフィルタに結合され、第１のフィルタ出力と所望の信号に基づいて誤差信号を生成するように構成された誤差信号生成器；誤差信号生成器に結合され、誤差信号と適応定数に基づいてフィルタ係数配列を生成するように構成されたフィルタ係数生成器；入力信号に遅延時間を加えて遅延入力信号を生成するように構成された遅延生成器；およびフィルタ係数生成器および遅延生成器に結合され、フィルタ係数配列によって重み付けされた複数のサンプリングされた遅延入力信号に基づいて第２のフィルタ出力を生成するように構成された第２のフィルタ；を備えた線形フィルタ等化器を要旨とする。

請求項２に記載の発明は、請求項１に記載の線形フィルタ等化器において、第１のフィルタ出力と所望の信号に基づく前記誤差信号は、第１のフィルタ出力と所望の信号との間の差に基づいて生成された誤差信号を含むことを要旨とする。

請求項３に記載の発明は、請求項１に記載の線形フィルタ等化器において、前記生成されるフィルタ係数配列は、入力信号と以前のフィルタ係数配列のうちの少なくとも１つにさらに基づいていることを要旨とする。

請求項４に記載の発明は、請求項１に記載の線形フィルタ等化器において、前記適応定数は入力信号の変化率に基づいて変化することを要旨とする。
請求項５に記載の発明は、請求項１に記載の線形フィルタ等化器において、前記遅延時間は入力信号の変化率に基づいて変化することを要旨とする。

請求項６に記載の発明は、請求項１に記載の線形フィルタ等化器において、第１のフィルタおよび第２のフィルタの少なくとも１つは、複数の遅延素子を有するタップ付き遅延線であることを要旨とする。

請求項７に記載の発明は、請求項６に記載の線形フィルタ等化器において、前記フィルタ係数配列は複数の遅延素子に対応する複数の配列要素を有していることを要旨とする。
請求項８に記載の発明は、請求項１に記載の線形フィルタ等化器において、前記第１のフィルタは複数の第１のフィルタ遅延素子を含むタップ付き遅延線であり；前記第２のフィルタは複数の第２のフィルタ遅延素子を含むタップ付き遅延線であり、該複数の第２のフィルタ遅延素子の数は複数の第１のフィルタ遅延素子と同じであり；前記フィルタ係数配列は、複数の第１のフィルタ遅延素子および複数の第２のフィルタ遅延素子に対応する複数の配列要素を有する；ことを要旨とする。

請求項９に記載の発明は、請求項８に記載の線形フィルタ等化器において、前記複数の第１のフィルタ遅延素子に対応する複数の配列要素は、前記複数の第２のフィルタ遅延素子にも対応することを要旨とする。

請求項１０に記載の発明は、線形フィルタ等化器において入力信号を等化する方法であって、入力信号を受け取る工程；入力信号をサンプリングする工程；サンプリングされた入力信号とフィルタ係数配列に基づいて第１の出力を生成する工程；第１の出力と所望の信号に基づいて誤差信号を生成する工程；誤差信号と適応定数に基づいてフィルタ係数配列を更新する工程；遅延時間により入力信号を遅延させる工程；遅延された入力信号をサンプリングする工程；およびサンプリングされた遅延入力信号と更新されたフィルタ係数配列に基づいて第２の出力を生成する工程；から成る方法を要旨とする。

図１は、本発明による線形フィルタ等化器１００の実施形態を示す例証的なブロック図である。線形フィルタ等化器１００は第１のフィルタ１０２を含む。第１のフィルタ１０２は、Ｎ個のタップを有するタップ付き遅延線を始めとする線形フィルタである。第１のフィルタ１０２は、マルチパス・フェージングのために歪みを有している受信信号のような入力信号１０４を受け取る。第１のフィルタ１０２は従来のタップ付き遅延線として機能するように構成され、各タップで入力信号１０４をサンプリングし、複数のサンプリングされた入力信号すなわち第１のタップ信号（図示しない）を生成する。次に、第１のフィルタ出力１０６が、複数の第１のタップ信号およびフィルタ係数配列１０８に基づいて生成される。フィルタ係数配列１０８は、最初はデフォルト値が割り当てられ、後に更新されてもよい。第１のフィルタ１０２には誤差信号生成器１１０が結合され、この誤差信号生成器１１０は第１のフィルタ出力１０６と所望の信号１１４に基づいて、例えば第１のフィルタ出力１０６と所望の信号１１４の間の差に基づいて、誤差信号１１２を生成するように構成される。誤差信号１１２を使用して、フィルタ係数配列１０８が更新される。誤差信号生成器１１０にはフィルタ係数生成器１１６が結合され、このフィルタ係数生成器１１６は、誤差信号１１２および適応定数１１８に基づいてフィルタ係数を生成し更新するように構成される。適応定数１１８は誤差信号１１２を基準化するために使用され得る。更新されるフィルタ係数配列は、入力信号１０４、以前に生成されたフィルタ係数配列、および基準化された誤差信号にさらに基づいてもよい。線形フィルタ等化器１００は、入力信号１０４を受け取り、入力信号１０４に遅延時間１２２を加えて遅延入力信号１２４を生成するように構成された遅延生成器１２０をさらに備えている。第２のフィルタ１２６はＭ個のタップを有するタップ付き遅延線のような別の線形フィルタであり、フィルタ係数生成器１１６および遅延生成器１２０に結合されている。第１のフィルタ１０２のタップ数と第２のフィルタ１２６のタップ数は同一であってもよい。第２のフィルタ１２６は各タップで遅延入力信号１２４をサンプリングし、複数のサンプリングされた遅延入力信号すなわち第２のタップ信号（図示しない）を生成する。入力信号１０４に遅延時間１２２を加えることによって、遅延入力信号１２４は遅延誤差についてより良好に補償され、第２のフィルタ１２６の複数の第２のタップ信号はフィルタ係数配列１０８により一層良好に整列される。第２のフィルタ１２６は、複数の第２のタップ信号とフィルタ係数配列１０８に基づいて第２のフィルタ出力１２８を生成するようにさらに構成される。フィルタ係数配列１０８は、第１のフィルタ１０２と第２のフィルタ１２６のタップ数
に基づく様々な数の配列要素を有する様々なサイズを取り得る。適応定数１１８と遅延時間１２２はいずれも、入力信号１０４の変化率に基づいて変化され得る。

図２は、本発明による線形等化器１００における受信信号１０４を処理するように構成された第１のフィルタ１０２の実施形態を示す例証的なブロック図である。タップ付き遅延線として示された第１のフィルタ１０２は、複数の遅延素子（３つの遅延素子２０２，２０４，２０６のみを図示）を有している。複数の遅延素子２０２、２０４および２０６の各々は、半チップ速度や全チップ速度のような所定の速度で入力信号１０４をサンプリングするように構成され、対応する第１のタップ信号（３つの第１のタップ２０８，２１０，２１２のみを図示）を生成する。第１のフィルタ１０２はさらに、複数の遅延素子２０２、２０４および２０６に対応する複数の第１のフィルタタップ乗算器（３つの第１のフィルタタップ乗算器２１４、２１６および２１８のみを図示）を有する。複数の第１のフィルタタップ乗算器２１４、２１６および２１８の各々は、対応する遅延素子２０２、２０４、または２０６およびフィルタ係数生成器１１６に結合されている。複数の第１のフィルタタップ乗算器２１４、２１６および２１８の各々は、対応する第１のタップ信号２０８、２１０および２１２を、第１のフィルタ係数配列１０８の対応する第１のタップ係数２２６、２２８および２３０と乗算し、要素の積２２０、２２２および２２４を生成するように構成されている。例えば、第１のフィルタタップ乗算器２１４は、遅延素子２０２からの第１のタップ信号２０８を、対応する第１のタップ係数２２６と乗算して、要素の積２２０を生成するように構成されている。第１のフィルタ出力１０６を生成するために、要素の積２２０、２２２および２２４はすべて、複数の加算器（２つの加算器２３２および２３４のみを図示）によって合計され、その後、第１のフィルタ出力１０６を使用して、フィルタ係数配列１０８が更新される。

図３は、本発明による線形等化器１００における遅延入力信号１２４を処理するように構成された第２のフィルタ１２６の実施形態を示す例証的なブロック図である。第２のフィルタ１２６は、第２のフィルタ１２６が遅延入力信号１２４およびその出力を受け取り、第２のフィルタ出力１２８はフィルタ係数を生成または更新するためには使用されず、受信機バックエンドへ転送されるという点を除いて、第２のフィルタ１２６は第１のフィルタ１０２に類似している。先に説明したように、遅延入力信号１２４は、遅延生成器１２０によって入力信号１０４に遅延時間１２２を加えることにより生成される。タップ付き遅延線として示された第２のフィルタ１２６は、複数の遅延素子（３つの遅延素子３０２，３０４，３０６のみを図示）を有している。複数の遅延素子３０２、３０４および３０６の各々は、半チップ速度や全チップ速度のような所定の速度で遅延入力信号１２４をサンプリングするように構成され、対応する第２のタップ信号（３つの第２のタップ信号３０８，３１０，３１２のみを図示）を生成する。第２のフィルタ１２６はさらに、複数の遅延素子３０２、３０４および３０６に対応する複数の第２のフィルタタップ乗算器（３つの第２のフィルタタップ乗算器３１４、３１６および３１８のみを図示）を有する。複数の第２のフィルタタップ乗算器３１４、３１６および３１８の各々は、対応する遅延素子３０２、３０４、あるいは３０６およびフィルタ係数生成器１１６に結合されている。複数の第２のフィルタタップ乗算器３１４、３１６および３１８の各々は、対応する第２のタップ信号３０８、３１０および３１２を、フィルタ係数配列１０８の対応する第２のタップ係数３２６、３２８および３３０と乗算し、要素の積３２０、３２２、または３２４を生成するように構成されている。例えば、第２のフィルタタップ乗算器３１４は、遅延素子３０２からの第２のタップ信号３０８を、対応する第２のタップ係数３２６と乗算して、要素の積３２０を生成するように構成されている。第２のフィルタ出力１２８を生成するために、要素の積３２０、３２２および３２４はすべて、複数の加算器（２つの加算器３３２および３３４のみを図示）によって合計される。

図４は、本発明による、通信装置において入力信号を等化する方法を例証する例証的な
フローチャート４００である。プロセスは、ブロック４０２から開始し、ブロック４０４で入力信号が受け取られる。その後、ブロック４０６で入力信号はサンプリングされる。ブロック４０８で、第１の出力が、サンプリングされた入力信号およびフィルタ係数配列に基づいて生成される。第１の出力は、タップ付き遅延線の使用により生成されてよい。ブロック４１０で、第１の出力と所望の信号との間の差に基づいて、誤差信号が生成される。次に、ブロック４１２で、誤差信号を使用して、フィルタ係数配列を更新する。フィルタ係数配列は、誤差信号と適応定数との積に基づいている。ブロック４１４で、入力信号に遅延時間が加えられ、ブロック４１６で、遅延入力信号がサンプリングされる。次に、ブロック４１８で、サンプリングされた遅延入力信号および更新されたフィルタ係数配列に基づいて、第２の出力が生成される。第２の出力も別のタップ付き遅延線の使用により生成されてよい。その後、プロセスはブロック４２０で終了する。プロセスは、ブロック４１２で入力信号の変化率と適応定数を評価することをさらに含んでもよく、ブロック４１４の遅延時間は入力信号の変化率に基づいて変化してもよい。

本発明の好ましい実施形態を図に例証し説明したが、本発明がそれらの実施形態に制限されないことは勿論である。本発明の精神および範囲から逸脱することなく、特許請求の範囲により定義されるように、多数の修正物、変更物、変形物、置換物および均等物が当業者には思い浮かぶだろう。

本発明による線形フィルタ等化器の実施形態を示す例証的なブロック図。本発明による線形等化器における受信信号を処理するように構成された第１のフィルタの実施形態を示す例証的なブロック図。本発明による線形等化器における遅延受信信号を処理するように構成された第２のフィルタの実施形態を示す例証的なブロック図。本発明による、通信装置において受信信号を等化する方法を例証する例証的なフローチャートである。

符号の説明

１００…線形フィルタ等化器、１０２…第１のフィルタ、１０４…入力信号、１０６…第１のフィルタ出力、１０８…フィルタ係数配列、１１０…誤差信号生成器、１１２…誤差信号、１１４…所望の信号、１１６…フィルタ係数生成器、１１８…適応定数、１２０…遅延生成器、１２２…遅延時間、１２４…遅延入力信号、１２６…第２のフィルタ、１２８…第２のフィルタ出力、２０２，２０４，２０６，３０２，３０４，３０６…遅延素子。

Claims

線形フィルタ等化器であって、
入力信号を受け取るように構成された第１のフィルタであって、フィルタ係数配列によって重み付けされた複数のサンプリングされた入力信号に基づいて第１のフィルタ出力を生成するようにさらに構成された第１のフィルタ；
第１のフィルタに結合され、第１のフィルタ出力と所望の信号に基づいて誤差信号を生成するように構成された誤差信号生成器；
誤差信号生成器に結合され、誤差信号と適応定数に基づいてフィルタ係数配列を生成するように構成されたフィルタ係数生成器；
入力信号に遅延時間を加えて遅延入力信号を生成するように構成された遅延生成器；および
フィルタ係数生成器および遅延生成器に結合され、フィルタ係数配列によって重み付けされた複数のサンプリングされた遅延入力信号に基づいて第２のフィルタ出力を生成するように構成された第２のフィルタ；
を備えた線形フィルタ等化器。
第１のフィルタ出力と所望の信号に基づく前記誤差信号は、第１のフィルタ出力と所望の信号との間の差に基づいて生成された誤差信号を含む、請求項１に記載の線形フィルタ等化器。
前記生成されるフィルタ係数配列は、入力信号と以前のフィルタ係数配列のうちの少なくとも１つにさらに基づいている、請求項１に記載の線形フィルタ等化器。
前記適応定数は入力信号の変化率に基づいて変化する、請求項１に記載の線形フィルタ等化器。
前記遅延時間は入力信号の変化率に基づいて変化する、請求項１に記載の線形フィルタ等化器。
第１のフィルタおよび第２のフィルタの少なくとも１つは、複数の遅延素子を有するタップ付き遅延線である、請求項１に記載の線形フィルタ等化器。
前記フィルタ係数配列は複数の遅延素子に対応する複数の配列要素を有している、請求項６に記載の線形フィルタ等化器。
前記第１のフィルタは複数の第１のフィルタ遅延素子を含むタップ付き遅延線であり；
前記第２のフィルタは複数の第２のフィルタ遅延素子を含むタップ付き遅延線であり、該複数の第２のフィルタ遅延素子の数は複数の第１のフィルタ遅延素子と同じであり；
前記フィルタ係数配列は、複数の第１のフィルタ遅延素子および複数の第２のフィルタ遅延素子に対応する複数の配列要素を有する；
請求項１に記載の線形フィルタ等化器。
前記複数の第１のフィルタ遅延素子に対応する複数の配列要素は、前記複数の第２のフィルタ遅延素子にも対応する、請求項８に記載の線形フィルタ等化器。
線形フィルタ等化器において入力信号を等化する方法であって、
入力信号を受け取る工程；
入力信号をサンプリングする工程；
サンプリングされた入力信号とフィルタ係数配列に基づいて第１の出力を生成する工程
；
第１の出力と所望の信号に基づいて誤差信号を生成する工程；
誤差信号と適応定数に基づいてフィルタ係数配列を更新する工程；
遅延時間により入力信号を遅延させる工程；
遅延された入力信号をサンプリングする工程；および
サンプリングされた遅延入力信号と更新されたフィルタ係数配列に基づいて第２の出力を生成する工程；
から成る方法。