[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005303107A - リードフレームおよび半導体装置並びにそれらの製造方法 - Google Patents

リードフレームおよび半導体装置並びにそれらの製造方法 Download PDF

Info

Publication number
JP2005303107A
JP2005303107A JP2004118641A JP2004118641A JP2005303107A JP 2005303107 A JP2005303107 A JP 2005303107A JP 2004118641 A JP2004118641 A JP 2004118641A JP 2004118641 A JP2004118641 A JP 2004118641A JP 2005303107 A JP2005303107 A JP 2005303107A
Authority
JP
Japan
Prior art keywords
lead frame
lead
protrusion
recess
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004118641A
Other languages
English (en)
Inventor
Takashi Nagate
隆 長手
Kenichi Takeuchi
謙一 武内
Daisuke Harada
大介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HAMADA TECHNOS KK
New Japan Radio Co Ltd
Original Assignee
HAMADA TECHNOS KK
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HAMADA TECHNOS KK, New Japan Radio Co Ltd filed Critical HAMADA TECHNOS KK
Priority to JP2004118641A priority Critical patent/JP2005303107A/ja
Publication of JP2005303107A publication Critical patent/JP2005303107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 実装基板からの浮き上がりによる位置ズレの防止、実装基板とのハンダ付け性の改善、目視検査のし易さの改善を図った半導体装置を提供する。
【解決手段】 裏面に突起部12a,13aおよび凹部12c、13cが形成されたリードフレーム10上に半導体素子40を搭載して配線材料50で接続し、全体を封止樹脂60でパッケージして半導体装置を形成する。リードフレーム10は、ダイアイランド部11、延長部12、リード部13を区画する間隙に第1の連結絶縁材料20が配設され、突起部12a,13aおよび凹部12c、13cを除く部分の裏面全面に第2の連結絶縁材料30が配設されている。突起部12a,13aの切断面が封止樹脂60の切断面と略同一面となり側面に露出している。
【選択図】 図1

Description

本発明は、リードフレームおよびそのリードフレームを使用した半導体装置並びにそれらの製造方法に関するものである。
従来の技術
従来のチップキャリアタイプの小型半導体装置は、外部接続用のリード端子が封止樹脂本体の裏面部から露出する形状であるが、そのリード端子の実装基板との接合面が樹脂本体の裏面と一様な平面、つまり樹脂本体裏面部と同一高さになっている(例えば、特許文献1の図1参照)。
特開平9−082741号公報
このようにリード端子が封止樹脂本体裏面部に平面的に面一で露出し、封止樹脂本体裏面とリード端子の間にスタンドオフ(段差)がないため、ハンダ付け作業時に、溶融したハンダの表面張力によって半導体装置全体が実装基板から浮き上がり、リード端子のハンダ付け位置が実装基板の所定の電極部(パッド)から外れて位置ズレが発生するという問題があった。
また、ダイアイランド部を実装基板にハンダ付けしてダイアイランド部から実装基板への放熱性を向上させたい場合にも、ダイアイランド部全面をハンダ付けすると、半導体装置全体が実装基板から更に浮き上がり、リード端子やダイアイランド部のハンダ付け位置が所定のパッドから外れて位置ズレが発生するという問題もあった。
さらに、ハンダ量が均一に各ハンダ接合部に行き渡らず、ハンダ付けにバラツキが生じ易くなり、実装基板との間のハンダ付着が全体的に不均一或いは不十分になり、十分な接合強度が得られないという問題もあった。
さらに、ハンダ付け後の目視検査において、実装基板表面と半導体装置裏面との間隔が少ないため、ハンダ付け部の良否のチェックがし難いという問題もあった。
本発明の目的は、上記課題を解決し、半導体装置の実装時の実装基板に対する位置ズレの防止、実装基板とのハンダ付け性の改善による接合強度の向上、実装後の目視検査のし易さの改善等を図ったリードフレームおよび半導体装置並びにそれらの製造方法を提供することである。
請求項1にかかる発明のリードフレームは、延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位として複数単位が連続形成されたリードフレームであって、前記各リード部の裏面側に突出するように形成され且つ略中央部にくぼむ第1の凹部を有する第1の突起部と、前記間隙部を埋めると共に前記第1の突起部および前記第1の凹部を除く裏面全面に配設された絶縁材料とを具備し、且つ、前記複数のリード部の前記第1の突起部は、前記複数のリード部の並びの方向と直交する方向が長い長方形に形成されていることを特徴とする。
請求項2にかかる発明は、請求項1に記載のリードフレームにおいて、前記ダイアイランド部の裏面側に突出するように形成され且つ略中央部にくぼむ第2の凹部を有する第2の突起部を具備し、前記絶縁材料は前記間隙部を埋めると共に前記第1および第2の突起部並びに前記第1および第2の凹部を除く裏面全面に配設されていることを特徴とする。
請求項3にかかる発明は、請求項2に記載のリードフレームにおいて、
前記第2の突起部と前記第2凹部とで、前記ダイアイランド部の裏面で連続し又は一部切り欠き部を有するリング枠部が形成されていることを特徴とする。
請求項4にかかる発明は、請求項2又は3に記載のリードフレームにおいて、前記第1の突起部の高さと前記第2の突起部の高さを略同一とし、前記第2の凹部が実装基板との間でスタンドオフ部の一部を構成するようにしたことを特徴とする。
請求項5にかかる発明は、請求項1乃至4のいずれか1つに記載のリードフレームにおいて、前記リード部における前記第1の突起部の反対面に第3の凹部又は第3の突起部が形成されていることを特徴とする。
請求項6にかかる発明の半導体装置は、請求項1乃至5のいずれか1つに記載のリードフレームの1単位と、該1単位のリードフレームの前記ダイアイランド部に搭載された半導体素子と、該半導体素子の電極と前記1単位のリードフレームの前記リード部との間を接続する配線材料と、前記半導体素子および前記配線材料を覆うように前記リードフレームの上面側にモールドされた樹脂とを具備し、前記第1の突起部および前記第1の凹部の切断端面が前記樹脂の切断端面と略同一面となって前記樹脂の側面から露出していることを特徴とする。
請求項7にかかる発明は、請求項6に記載の半導体装置において、前記第1の突起部および前記第1の凹部およびそれらの切断端面の少なくとも一部は、メッキ部によって覆われていることを特徴とする。
請求項8にかかる発明のリードフレームの製造方法は、延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、該各リード部の裏面に突出する第1の突起部と、該第1の突起部の略中央部にくぼむ第1の凹部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位とし複数単位が連続する形状にリードフレームを加工する第1の工程、前記間隙部を埋めるように第1の連結絶縁材料を配設する第2の工程、前記第1の突起部および前記第1の凹部を除く前記リードフレームの裏面全面に第2の連結絶縁材料を配設する第3の工程、の内の第1と第2と第3の工程又は第1と第3の工程を具備することを特徴とする。
請求項9にかかる発明は、請求項8に記載のリードフレームの製造方法において、前記ダイアイランド部の裏面側に第2の突起部と該第2の突起部の略中央部にくぼむ第2の凹部を形成する第4の工程を具備し、前記第3の工程を前記第1および第2の突起部ならびに前記第1および第2の凹部を除く前記リードフレームの裏面全面に前記第2の連結絶縁材料を配設する工程に置き換えたことを特徴とする。
請求項10にかかる発明の半導体装置の製造方法は、請求項8又は9の製造方法にてリードフレームを製造する工程と、前記リードフレームの前記ダイアイランド部に半導体素子を搭載し該半導体素子の電極と前記リード部とを配線材料により接続する工程と、前記リードフレームの前記半導体素子側を樹脂で封止する工程と、前記樹脂および前記リードフレームを前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるようにダイシングにより切断して前記単位毎に分離する工程と、を具備することを特徴とする。
請求項11にかかる発明は、請求項10に記載の半導体装置の製造方法において、前記分離する工程を、前記リードフレームの裏面側から少なくとも前記リードフレームまでハーフカットする工程と、前記リードフレームの裏面側を前記リードフレームの切断面も含めてメッキする工程と、前記樹脂の上面側から前記ハーフカット部分までを切断して前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるように前記単位毎に分離する工程に置き換えたことを特徴とする。
本発明のリードフレームを使用した本発明の半導体装置によれば、リードフレームの第1の突起部(又は第1および第2の突起部)並びに第1の凹部(又は第1および第2の凹部)が半導体装置の裏面から突出し、それら以外の裏面は絶縁材料で覆われるので、ハンダの表面張力による浮き上がりが回避されて実装基板への実装時の位置ズレを防止できる。また、第1の凹部(又は第1および第2の凹部)により実装基板と突起部の接合面積が大きくなってハンダ付け時の接合強度が大きくなることはもとよりスタンドオフ機能が発揮されてハンダ付け性が改善される。さらに第2の突起部により実装基板への放熱性が向上し、特にその第2の突起部を切り欠き部を有するリング枠部のリブの形状にすることによりハンダ付け時のフラックス等を逃がし易くなり、洗浄効果を発揮できる。さらに第1の突起部および第1の凹部の切断面が樹脂の切断面と略同一面として側面に露出するので、ハンダ付け良否の目視検査がし易くなる等の利点がある。なお、スタンドオフ機能とは、半導体装置のリード端子と実装基板の端子部とのハンダ自動位置合わせやハンダ付け性を向上させるために、半導体装置本体部底面(裏面)と実装基板表面間に間隙(スタンドオフ)を設け、ハンダ部加熱溶融による半導体装置のリード端子と実装基板の端子部とのセルフアライン効果の助長や半導体装置本体の浮き上がり防止およびフラックス洗浄液の流路を形成して汚れ防止を助長する機能をいう。
以下、本発明の実施例について説明する。
図1は実施例1の半導体装置を示す図で、(a)は透視正面図、(b)は正面図、(c)は右側面図、(d)は裏面図である。10は導電性板材にカット、プレス、エッチング等の加工を施して形成したリードフレーム、20は該リードフレーム10の間隙部に配設された第1の連結絶縁材料、30はリードフレーム10の裏面に配設された第2の連結絶縁材料、40は所定回路が内部に構成された半導体素子(LSIチップ)、50は金線等の配線材料、60はパッケージのための封止樹脂である。
リードフレーム10は、図3の裏面図に詳細に示すように、半導体素子40を搭載するダイアイランド部11と、そのダイアイランド部11に連続する延長部12と、ダイアイランド部11の両側の複数のリード部13と、延長部12およびリード部13と連続する枠部14と、ダイアイランド部11、延長部12、リードフレーム部13、および枠部14を区画する間隙部15の一部とを1つの単位Aとして、複数の単位Aが縦方向および横方向に連続反復して形成されている。
そして、延長部12、リード部13には、裏面側に突出する長方形の突起部12aと突起部13a(第1の突起部)がそれぞれ略同一高さで形成されている。なお、この突起部13aに対応するように、表面側には凹部(くぼみ)13bが形成されている。突起部12aに対応する凹部12bも図示しないが形成されている。さらに、突起部12aにはその略中央部にくぼむ凹部12cが、突起部13aにもその略中央部にくぼむ凹部13c(第1の凹部)が、それぞれ形成されている。このまた、この裏面の突起部12a,13aと凹部12c,13cの表面には後記するメッキ部170が形成されているが、図1では省略した。
第1の連結絶縁材料20は間隙部15に充填配設されている。また、第2の連結絶縁材料30はリードフレーム10の裏面の突起部12a、13aおよび凹部12c,13cの部分を除く全面(間隙部15も含む)に、その突起部12a,13aの高さより低く(薄い厚み)で配設されている。
以下、半導体装置の製造方法について説明する。まず、リードフレーム10は導電性の所定厚みの板材を、カット、プレス、エッチング等で加工することにより、前記した図3に示した形状に形成し、その後に第1の連結部材20、第2の連結部材30を絶縁材料の塗布、印刷、モールド、貼付等により配設する。
図4は、リードフレーム10の間隙部15に第1の連結絶縁材料20を印刷法により配設する工程を示す図である。ここでは、予め前記した形状に形成されたリードフレーム10を、リードフレーム固定台70上にセットし固定する。次に、そのリードフレーム10の間隙部15と同じ形状の間隙部81が形成された印刷用スクリーン80をリードフレーム10の上面に、間隙部15と間隙部81が合致するように位置決めする。そして、その印刷用スクリーン80の上面から、第1の連結絶縁材料20となるレジスト等のペースト状の絶縁材料90をスキージ100により間隙部15,81内に充填させる。最後に、リードフレーム10から印刷用スクリーン80を取り外し、リードフレーム固定台70からリードフレーム10を取り外して、絶縁材料90を乾燥させると、最終的に第1の連結絶縁材料20が間隙部15に充填配設される。
第1の連結絶縁材料20の充填厚さは、ペースト状の絶縁材料90の粘度、スキージ100の圧力、間隙部15の大きさ等を調整することにより行う。また、リードフレーム固定台70はこれをテフロン製にすると、そこからリードフレーム10を取り外し易くなる。
図5は、リードフレーム10の間隙部15に第1の連結絶縁材料20を樹脂充填法により配設する工程を示す図である。ここでは、前記した形状のリードフレーム10を、そのリードフレーム10の厚み分のモールド空間をもつモールド金型110,120の間にセットしてから、樹脂注入口111より樹脂を注入する。このとき、樹脂は間隙部15内を伝わって注入されて行きそこに充満する。リードフレーム10には複数の単位Aが形成されるので、例えばその単位Aの並ぶ列毎に樹脂注入口111を設けたモード金型を使用することにより、複雑な金型にすることなく、量産性高く第1の連結部材20を配設することができる。
図6は、リードフレーム10の裏面に第2の連結絶縁材料30を配設する工程を示す図である。ここでは、リードフレーム10の裏面の突起部12a,13aの外形に対応する孔131が予め形成された絶縁テープ130を弾力性をもった加圧ローラ140によりリードフレーム10の裏面に押し当てて貼着することにより、第2の連結部材30を配設する。このとき必要に応じて接着剤を使用したり加熱圧着する。
図7はリードフレーム10の裏面に第2の連結絶縁材料30を配設するときに同時に第1の連結絶縁材料20も配設する工程を示す図である。ここでは、図6において使用した絶縁テープ130を、より肉厚でより柔軟性の高い絶縁テープ150に代え、さらに図6において使用した加圧ローラ140よりも柔軟な材料がローラ面に使用されている加圧ローラ160を使用する。151は突起部12a,13aの外形に対応する孔である。以上により、絶縁テープ150はリードフレーム10のダイアイランド部11、延長部12、リード部13、枠部14の裏面に配設されるのみならず、間隙部15内に凹形状に入り込み、絶縁テープ150が第1の連結絶縁材料20および第2の連結絶縁材料30を兼ねるようになる。このときも必要に応じて接着剤を使用したり加熱圧着する。
なお、リードフレーム10の裏面に第2の連結絶縁材料30を配設する工程においては、突起部12a,13aの外形に対応した孔が形成されていない絶縁テープ130,150をリードフレーム10の裏面の全面に貼り付け、その突起部12a,13aの外形に対応した部分を事後的に除去して、突起部12a,13aおよび凹部12c,13cを裏面に露出させるようにしてもよい。また、リードフレーム10の12aは必ずしも必要ない。このように突起部12aが不要なときは、第2の連結絶縁材料30は突起部13a以外の部分を全て覆うことになる。
以上のようにして第1の連結絶縁材料20および第2の連結絶縁材料30が配設されたリードフレーム10が完成すると、次にこのリードフレーム10の各単位Aのダイアイランド部11に半導体素子40をAgペースト等の導電接着剤によりボンディングし、続けて半導体素子40の上面の電極とリードフレーム10のリード部13との間に金線等の配線材料50をボンディングする。
次に、半導体素子40が単位A毎に搭載されたリードフレーム10をトランスファ金型にセットして、通常の手法により樹脂を注入して封止樹脂60によるパッケージングを行う。このとき、リードフレーム10の裏面方向への樹脂の流れは、第1の連結絶縁材料20の部分で停止されるので、その裏面に樹脂のバリが生じるようなことはない。また、この樹脂はリードフレーム10の突起部12a,13aに対応する凹部12b,13bに入り込むので、リードフレーム10との接合面積が大きくなり、十分な剥離強度を得ることができる。この後、封止樹脂60の裏面から外部に露出するリードフレーム10の突起部12a,13aおよび凹部12c、13cの部分をSn等によりメッキすることにより腐蝕防止処理を施す。
以上によりリードフレーム10の上面には、図8に示すように半導体素子40と配線材料50を1組とするものが横方向および縦方向に複数個並ぶので、次に、部分Bをレーザやダイシングブレード等を使用したダイシングによりカットし、各単位A毎に分離する。そして最後に、個片化された半導体装置をテストし、マーキングする。
リードフレーム10の突起部12a,13aおよび凹部12c、13cの部分にメッキ部170を形成した後に図8に示した方法により半導体装置を単位A毎に分離する場合は、メッキ部170は図9(a),(b)に示すように、裏面に露出する突起部12a,13aおよび凹部12c,13cのみに形成されるが、図10に示すように、裏面からリードフレーム10の厚み分だけ部分Cをハーフカットしてから、裏面にメッキ部170を施し、その後に封止樹脂60の上側から部分Dをフルカットして単位A毎に分離すると、図11(a),(b)に示すように、メッキ部170が突起部12a,13aおよびその凹部12c、13cのみならず突起部12a,13aおよびその凹部12c、13cの切断面端面にも形成されるので、突起部12a,13aおよびその凹部12c、13cの外部に露出する部分の全部が腐食防止処理される。
以上のようにして形成される実施例1の半導体装置は、これを実装基板(図示せず)に実装するとき、リードフレーム10の裏面に形成した突起部12a,13aおよびその凹部12c、13cがハンダにより実装基板の配線パターンに接着されるが、実装基板との間にスタンドオフができるので、半導体装置がハンダにより浮き上がることはなくその位置ズレが防止でき、またハンダ量を調整することにより、ハンダ接合部に均一にハンダが行き渡るようになり、ハンダ接合のバラツキも防止することができる。
このとき、リードフレーム10の延長部12の切断された突起部12aやリード部13の切断された突起部13aは方形や丸形ではなく長方形状となり、しかも凹部12c,13cを有するので、配線パターンへの接着面積が大きくなりハンダ接合強度が大きくなる。また、前記した単位Aへの分離の際に突起部12a,13aおよび凹部12c,13cの切断面が樹脂60の切断面と略同一面となり側面に露出しそこにもハンダが付着するので、ハンダの接合状態を容易に目視チェックすることもできる。さらに、突起部12a,13aの切断端面の断面形状を当該突起部12a,13aの反対面側に凹部12b,13b(但し、12bは図示せず)を有する形状としているので、切断端面でのハンダの過剰な盛り上がりを抑制することができる。さらに、実装基板において、突起部12a,13aがハンダ付けされる部分の間にグランド配線や信号配線が配設されている場合には、それを突起部12a,13aによって跨ぐことができる。
さらに、リードフレーム10の突起部12a,13aの反対面側に凹部12b,13b等(但し、12bは図示せず)が形成されるので、封止樹脂60とリードフレーム10との接合面積が増大し、剥離強度が増加し信頼性を向上することができる。この凹部12b,13b等に代えて、リード部13の上面に突起部(第3の突起部、図示せず)を形成することもでき、この場合でも同様な作用効果があるが、さらにこの突起部に配線材料50の一端を接続するようにすればその突起部分が段高となるので、配線材料50と半導体素子40の肩部とが接触し難くなり、ショート不良を防止することができる。リードフレーム10にこの突起部を形成するには、ハーフエッチング処理によりリードフレーム両面から加工して裏面の突起部12a,13a、凹部12c、13c、間隙部15等と共に簡単に形成できる。このようにリードフレーム10をエッチングにより形成するときは、エッチング表面に粗さが生じるので、封止樹脂60との密着性が向上し、剥離強度がより強くなる。
また、実施例1では第1の連結絶縁材料20や第2の連結絶縁材料30を使用しているので、封止樹脂60が間隙部15からリードフレーム10の裏面側に流れ出すことはなく、裏面側に樹脂バリが生じることはない。第1の連結絶縁材料20と第2の連結絶縁材料30は少なくともその一方を配設すれば、樹脂ストッパとして働く。第1の連結絶縁材料20は間隙部15内に絶縁材料をモールド(図5)、塗布、印刷(図4)等をすることにより簡単に充填配設することができる。塗布方法によるときは、間隙部15以外に付着した絶縁材料は後で除去するようにしても良い。モールドにより充填配設するときは、封止樹脂60と同じ樹脂を使用すると、樹脂の温度膨張係数の違いによる不都合を防止できる。第2の連結絶縁材料30は絶縁テープをリードフレーム10の裏面に貼付することで(図6)簡単に配設できる。また、第2の連結絶縁材料30を間隙部15内に埋め込み第1の連結絶縁材料20を兼ねるようにリードフレーム10の裏面に配設する(図7)ときは、間隙部15の上側開口部に段部が生じ、そこに封止樹脂60が充填されるので、封止樹脂60の剥離強度がさらに強くなる。
図2は実施例2の半導体装置を示す図で、(a)は透視正面図、(b)は裏面図、(c)は変形例の裏面図である。実施例1ではリードフレーム10のダイアイランド部11の裏面には突起部を形成しなかったが、この実施例2ではそのダイアイランド部11の裏面の略中央に突出するように前記した突起部12a,13aと略同一高さの突起部11a(第2の突起部)を形成する。11bはこの突起部11aの反対面側に形成される凹部である。11cはこの突起部11aの略中央部にくぼむように形成された凹部(第2の凹部)である。これらはプレスやエッチングにより形成することができる。この結果、突起部11aは連続するリング枠形状のリブとなる。この突起部11aおよび凹部11cにも、最終的にSn等によるメッキで腐食防止処理を施す。
このようなリードフレーム10をもつ半導体装置では、ダイアイランド部11の裏面が突起部11aおよび凹部11cにより実装基板に対して半田付けされるので、放熱性の向上を図ることができると共に、スタンドオフ機能が発揮され安定なハンダ付着性を得ることができる。
なお、図2(c)に示すように、一部に切り欠き部を有するリング枠形状のリブとなるように突起部11a’と凹部11c’を形成したときは、上記と同様な作用効果に加えて、突起部11a’の切り欠き部によって、ハンダ付着時に凹部11c’のフラックス等を外部に逃がす洗浄効果を発揮させることができる。
実施例1の半導体装置を示す図で、(a)は透視正面図、(b)は正面図、(c)は側面図、(d)は裏面図である。 実施例2の半導体装置を示す図で、(a)は透視正面図、(b)は裏面図、(c)は変形例の裏面図である 実施例1のリードフレームの部分裏面図である。 実施例1のリードフレームの間隙部に第1の連結絶縁材料を印刷法により配設する説明図である。 実施例1のリードフレームの間隙部に第1の連結絶縁材料をモールド法により配設する説明図である。 実施例1のリードフレームの裏面に第2の連結絶縁材料を配設する説明図である。 実施例1のリードフレームの裏面に第2の連結絶縁材料を配設する別の説明図である。 実施例1のリードフレームの上面の半導体素子を樹脂封止しメッキしてダイシングする説明図である。 (a)は図8の手法によりダイシングした半導体装置の正面図、(b)は側面図である。 (a)は実施例1のリードフレームの上面の半導体素子を樹脂封止してリードフレーム部分をハーフカットしてメッキする説明図、(b)はハーフカットした後フルカットしてダイシングする説明図である。 (a)は図10の手法によりダイシングした半導体装置の正面図、(b)は側面図である。
符号の説明
10:リードフレーム、11:ダイアイランド部、12:延長部、13:リード部、11a,12a,13a:突起部、11b,13b:凹部、11c,11c’,12c,13c:凹部
20:第1の連結絶縁材料
30:第2の連結絶縁材料
40:半導体素子
50:配線材料
60:封止樹脂
70:リードフレーム固定台
80:印刷用スクリーン
90:ペースト状の絶縁材料
100:スキージ
110,120:モールド金型、111:樹脂注入口
130:絶縁テープ
140:加圧ローラ
150:絶縁テープ
160:加圧ローラ

Claims (11)

  1. 延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位として複数単位が連続形成されたリードフレームであって、
    前記各リード部の裏面側に突出するように形成され且つ略中央部にくぼむ第1の凹部を有する第1の突起部と、
    前記間隙部を埋めると共に前記第1の突起部および前記第1の凹部を除く裏面全面に配設された絶縁材料とを具備し、
    且つ、前記複数のリード部の前記第1の突起部は、前記複数のリード部の並びの方向と直交する方向が長い長方形に形成されていることを特徴とするリードフレーム。
  2. 請求項1に記載のリードフレームにおいて、
    前記ダイアイランド部の裏面側に突出するように形成され且つ略中央部にくぼむ第2の凹部を有する第2の突起部を具備し、前記絶縁材料は前記間隙部を埋めると共に前記第1および第2の突起部並びに前記第1および第2の凹部を除く裏面全面に配設されていることを特徴とするリードフレーム。
  3. 請求項2に記載のリードフレームにおいて、
    前記第2の突起部と前記第2凹部とで、前記ダイアイランド部の裏面で連続し又は一部切り欠き部を有するリング枠部が形成されていることを特徴とするリードフレーム。
  4. 請求項2又は3に記載のリードフレームにおいて、
    前記第1の突起部の高さと前記第2の突起部の高さを略同一とし、前記第2の凹部が実装基板との間でスタンドオフ部の一部を構成するようにしたことを特徴とするリードフレーム。
  5. 請求項1乃至4のいずれか1つに記載のリードフレームにおいて、
    前記リード部における前記第1の突起部の反対面に第3の凹部又は第3の突起部が形成されていることを特徴とするリードフレーム。
  6. 請求項1乃至5のいずれか1つに記載のリードフレームの1単位と、該1単位のリードフレームの前記ダイアイランド部に搭載された半導体素子と、該半導体素子の電極と前記1単位のリードフレームの前記リード部との間を接続する配線材料と、前記半導体素子および前記配線材料を覆うように前記リードフレームの上面側にモールドされた樹脂とを具備し、前記第1の突起部および前記第1の凹部の切断端面が前記樹脂の切断端面と略同一面となって前記樹脂の側面から露出していることを特徴とする半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記第1の突起部および前記第1の凹部およびそれらの切断端面の少なくとも一部は、メッキ部によって覆われていることを特徴とする半導体装置。
  8. 延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、該各リード部の裏面に突出する第1の突起部と、該第1の突起部の略中央部にくぼむ第1の凹部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位とし複数単位が連続する形状にリードフレームを加工する第1の工程、
    前記間隙部を埋めるように第1の連結絶縁材料を配設する第2の工程、
    前記第1の突起部および前記第1の凹部を除く前記リードフレームの裏面全面に第2の連結絶縁材料を配設する第3の工程、
    の内の第1と第2と第3の工程又は第1と第3の工程を具備することを特徴とするリードフレームの製造方法。
  9. 請求項8に記載のリードフレームの製造方法において、
    前記ダイアイランド部の裏面側に第2の突起部と該第2の突起部の略中央部にくぼむ第2の凹部を形成する第4の工程を具備し、
    前記第3の工程を前記第1および第2の突起部ならびに前記第1および第2の凹部を除く前記リードフレームの裏面全面に前記第2の連結絶縁材料を配設する工程に置き換えたことを特徴とするリードフレームの製造方法。
  10. 請求項8又は9の製造方法にてリードフレームを製造する工程と、
    前記リードフレームの前記ダイアイランド部に半導体素子を搭載し該半導体素子の電極と前記リード部とを配線材料により接続する工程と、
    前記リードフレームの前記半導体素子側を樹脂で封止する工程と、
    前記樹脂および前記リードフレームを前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるようにダイシングにより切断して前記単位毎に分離する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記分離する工程を、前記リードフレームの裏面側から少なくとも前記リードフレームまでハーフカットする工程と、前記リードフレームの裏面側を前記リードフレームの切断面も含めてメッキする工程と、前記樹脂の上面側から前記ハーフカット部分までを切断して前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるように前記単位毎に分離する工程に置き換えたことを特徴とする半導体装置の製造方法。
JP2004118641A 2004-04-14 2004-04-14 リードフレームおよび半導体装置並びにそれらの製造方法 Pending JP2005303107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004118641A JP2005303107A (ja) 2004-04-14 2004-04-14 リードフレームおよび半導体装置並びにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118641A JP2005303107A (ja) 2004-04-14 2004-04-14 リードフレームおよび半導体装置並びにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2005303107A true JP2005303107A (ja) 2005-10-27

Family

ID=35334226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118641A Pending JP2005303107A (ja) 2004-04-14 2004-04-14 リードフレームおよび半導体装置並びにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2005303107A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266385A (ja) * 2006-03-29 2007-10-11 Denso Corp 電子装置の実装構造
JP2008244043A (ja) * 2007-03-27 2008-10-09 Denso Corp モールドパッケージの実装構造
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
JPWO2009110376A1 (ja) * 2008-03-06 2011-07-14 三菱電機株式会社 リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP2018129375A (ja) * 2017-02-07 2018-08-16 大日本印刷株式会社 リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH10313082A (ja) * 1997-03-10 1998-11-24 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001024133A (ja) * 1999-07-09 2001-01-26 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002026222A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd 樹脂封止型半導体装置用リードフレーム
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003273309A (ja) * 2002-03-15 2003-09-26 New Japan Radio Co Ltd リードフレーム及び半導体装置並びにそれらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH10313082A (ja) * 1997-03-10 1998-11-24 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001024133A (ja) * 1999-07-09 2001-01-26 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002026222A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd 樹脂封止型半導体装置用リードフレーム
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003273309A (ja) * 2002-03-15 2003-09-26 New Japan Radio Co Ltd リードフレーム及び半導体装置並びにそれらの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266385A (ja) * 2006-03-29 2007-10-11 Denso Corp 電子装置の実装構造
JP4561670B2 (ja) * 2006-03-29 2010-10-13 株式会社デンソー 電子装置の実装構造および電子装置の実装方法
JP2008244043A (ja) * 2007-03-27 2008-10-09 Denso Corp モールドパッケージの実装構造
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
JPWO2009110376A1 (ja) * 2008-03-06 2011-07-14 三菱電機株式会社 リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP2018129375A (ja) * 2017-02-07 2018-08-16 大日本印刷株式会社 リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3793628B2 (ja) 樹脂封止型半導体装置
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR100836303B1 (ko) 반도체 소자 및 패키지와 그 제조방법
US9859197B2 (en) Integrated circuit package fabrication
TWI409926B (zh) 導線架
JP2008306128A (ja) 半導体装置およびその製造方法
JP2002223004A (ja) パッケージ成形体と発光装置
JPH1145958A (ja) 表面実装部品及びその製造方法
JP2001077232A (ja) 半導体装置およびその製造方法
JPH1050883A (ja) 半導体装置およびその製造方法
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US6608372B2 (en) Surface mountable chip type semiconductor device and manufacturing method
JP2004273882A (ja) モールド金型及びそれを用いた半導体装置の製造方法
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JP4189161B2 (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JP4050200B2 (ja) 半導体装置の製造方法および半導体装置
JP2007311518A (ja) 半導体装置の製造方法及び半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
JP5271982B2 (ja) 半導体装置
JP5121807B2 (ja) 半導体装置の製造方法
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置
JP2002223003A (ja) パッケージ成形体とその製造方法及び発光装置
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH11297880A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090708