[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005340839A - チップ分離用剥離装置 - Google Patents

チップ分離用剥離装置 Download PDF

Info

Publication number
JP2005340839A
JP2005340839A JP2005157963A JP2005157963A JP2005340839A JP 2005340839 A JP2005340839 A JP 2005340839A JP 2005157963 A JP2005157963 A JP 2005157963A JP 2005157963 A JP2005157963 A JP 2005157963A JP 2005340839 A JP2005340839 A JP 2005340839A
Authority
JP
Japan
Prior art keywords
chip
adhesive tape
contact surface
raised
platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005157963A
Other languages
English (en)
Inventor
Yiu Ming Cheung
イウ・ミン・チュン
Chi Ming Chong
チ・ミン・チョン
Ching Hong Yiu
チン・ホン・イウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Assembly Automation Ltd
Original Assignee
ASM Assembly Automation Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Assembly Automation Ltd filed Critical ASM Assembly Automation Ltd
Publication of JP2005340839A publication Critical patent/JP2005340839A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168Gripping and pulling work apart during delaminating
    • Y10T156/1179Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19Delaminating means
    • Y10T156/1978Delaminating bending means
    • Y10T156/1983Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Folding Of Thin Sheet-Like Materials, Special Discharging Devices, And Others (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 より大きな又はより薄いチップのためのチップ亀裂破壊の危険性を減じながらも、接着テープから半導体チップを剥離するために効果的である装置及び方法を探し求めること、及びより大きな又はより薄いチップを効率的に分離するために、従来技術に比べて、より単純な構造からなるような装置及び方法を提供すること。
【解決手段】 チップが装着される接着テープから該チップを分離するための剥離装置が提供される。装置は、第1表面、及び該第1表面対して所定の高さに設置された一段高くなった接触面を含むプラトフォームを備える。一段高くなった接触面は、チップの位置で接着テープと接触するためにチップの幅より小さい幅を有する。さらに、昇降装置は高くなった接触面から突出可能であり、かつチップを接着テープから離して昇降するためのプラットフォームに対して移動可能である。
【選択図】 図2b

Description

本発明は、処理用に装着されていた接着フィルム又はテープからの半導体チップの分離に関し、特に、接着フィルム又はテープからチップを部分的に剥離する装置及び方法に関する。
半導体又は集積回路チップ又は半導体パッケージを生産するダイスの処理中に、チップは、通常、チップアレイを包含するウェーハ・スライスの形態で製造組立される。その後、チップは、ダイシング工程で、通常、単一にされる。ウェーハが、ウェファー・リングによって固定された接着テープ(マイラー・フィルムのような)上に装着される間に、ダイシングは、通常、行われる。ダイシングの後、ウェーハから各チップを別々に分離し、かつチップ接合又はフリップチップ工程の間にリードフレーム、印刷回路ボード(“PWB”)基板又は別のチップのような担持体上にそれらを取り付ける必要がある。
従って、半導体チップ分離工程は、単一化されたウェーハ上のチップがその後のパッケージング用ダイシング接着テープからピックアップされ且つ分離される電子パッケージにおける重要な工程の1つである。ピックアップ工程用の異なる機構を適用する様々な方法がある。
一般的な方法は、接着テープから各チップを取り除き、かつ接合位置にそれを配置するピックアンドプレイス装置として、真空コレットを使用することである。しかしながら、チップと接着テープの間の界面付着により、実際のチップ除去が行なわれる前に、チップと接着テープの間に或る程度の層間剥離が起きることが望ましい。これは、実質的な界面付着が残る場合には、真空コレットがチップを確かにピックアップし得るか、あるいは、チップの亀裂が生じ得るからである。
真空コレットと共にエゼクタ組立体を使用する段階を備える方法は、上述の層間剥離を始めるためにおそらく最も良く知られている。この方法では、別々の単一チップは、第1に、エゼクタ組立体が支持プラットフォームに対して動くために装着され、かつ接着テープからチップを押しのけるように構成された真空エンクロージャーの支持プラットフォームの中心に整合される。エゼクタ組立体が反対方向にチップを押す間に、所定位置にチップを保持し、並びに真空プラットフォームの表面に対して接着テープを下向きに保持するように真空孔を通じて真空吸引が行われる。
チップと接着テープの間に層間隔離を順番に伝播するために、エゼクタ組立体は”ダイ押上げ装置”用の従来技術文献のようなエゼクタピンを備え得る(例えば、特許文献1参照)。この文献は、ウェーハシートからのチップの分離を容易にするために真空吸引によって適所にウェーハシートが保持される間に、チップを押し上げる押上げニードルを開示する。そのプラットフォーム上の孔を通じて真空エンクロージャーによって行われる真空吸引と押上げエゼクタピンによってチップの背後に作用する機械的力は、チップに曲げモーメント並びにチップの界面とプラスチック接着テープとの間に剥離応力を誘起する。界面における剥離応力は、チップの層間隔離を生じせしめ、従って、チップは接着テープから剥離される。しかしながら、上述した押上げニードルのようなエゼクタピンを使用する上での問題は、チップと接触するピンの表面領域が小さく、かつ、従って、ピンのピン留め効果が強いことである。この方法は、小寸法(例えば、2mm未満の幅の)厚い(例えば、0.2mmより大きな厚さの)半導体チップには適用可能であるが、薄いか又は大きなダイスが取り扱われるのであれば、チップの曲げモーメントはチップ亀裂破壊に通じ得る。
米国特許5,755,373号明細書
この慣用の押上げエゼクト方法では、チップの寸法がより大きいか及び/又は薄くなる場合、ピックアップ工程の間にチップに亀裂が入る可能性が高い。チップ亀裂は高歪場領域で始まる。これは、押上げピンによるチップ上の局所的なピン留め効果により接着テープからのチップの層間剥離以前にチップの高曲げモーメントによって生成される。チップの曲げモーメントを減じ、かつ界面に沿って剥離応力を増加させる解決方法は、押上ピンとチップの端縁との間の距離を縮めることである。
図1は、ピン20と、分離されるチップ10の端縁との間の距離を減じるように利用し得る多数のエゼクタピン20を含む従来技術によるチップエゼクタ機構の横断側面図である。この機構は、真空吸引源を創出するための真空チャネル16を具備するコレット14、真空エンクロージャー25及び多数のエゼクタピン20を具備するエゼクタチャック18を備える。従来技術による真空エンクロージャー25の頂面は、全体的に、チップ10を保持する接着テープ12の底面に対して平らに載置される真空エンクロージャー25の周りの真空密封リング27に加えて、チップ10と接着テープ12を所定位置に保持するために真空吸引源を生成する真空チャンバ22と流体連通する、真空エンクロージャー25上に形成された多数の真空チャネル24がある。所定位置にチップ10を保持した後に、エゼクタピン20は移動して接着テープ12からチップ10を層間剥離するために接着テープ12及びチップ10を持ち上げる。所定の高さで、チップ10は接着テープ12から実質的に薄間剥離され、コレット14は真空吸引源によってチップ10をピックアップし得る。多数のピン20によって、押上げピンとチップ10の端縁との間の距離は上述の曲げモーメントを減じるために縮められる。しかしながら、ピン留め効果はチップ端縁に沿って微小亀裂(これらはウェーハのダイシングによって、通常、もたらされる)を促進するから、押上ピン20はチップ10の端縁に接近することができない。さらに、チップの中央部領域に近接して押上げピンを設置することに比較して、チップの周辺に設置された押上げピンはより大きなチップの中心内への層間剥離の伝播を阻止し得る。
より大きなダイと共にエゼクタピンを使用する場合にチップ亀裂破壊の危険を減らすために、”予備剥離ダイエゼクタ装置”と題する従来技術文献は、チップ分離の2段階から成る方法を記載しています(例えば、特許文献1参照)。ダイエゼクタチャックには中央ハウジング及び外部ハウジングが設けられる。中央ハウジングには、外部ハウジングの開口を貫通して延在する中央ダイエゼタカラーが設けられる。中央ダイエゼタカラーは予備選択チップを担持する可撓性接着テープを引っ張るように外部ハウジングから分離及び引き離すために予備選択されたチップに向かって移動可能である。その後、チップは、該チップを真空コレットでピックアップ可能にするためにエゼクタピンによって接着テープから更に分離可能である。こうした2段階から成る方法は、チップエゼクタ装置の構造及び適用を複雑にし、かつサイクルタイムの向上を招く。より大きなダイを取り扱う時にチップ亀裂の危険性を減じることができる単純な構造を備えるチップエゼクタを提供することは有利であろう。
米国特許第4,850,780号明細書
より大きな又はより薄いチップのためのチップ亀裂破壊の危険性を減じながらも、接着テープから半導体チップを剥離するために効果的である装置及び方法を探し求めることが本発明の目的である。より大きな又はより薄いチップを効率的に分離するために、従来技術に比べて、より単純な構造からなるような装置及び方法を提供することも本発明の目的である。
本発明の第1態様によれば、第1表面及び該第1表面対して所定の高さに設置された一段高くなった接触面を含むプラトフォームであって、一段高くなった前記接触面は、チップの位置で接着テープと接触するために該チップの幅より小さい幅を有する、前記プラットフォームと、一段高くなった接触面から突出可能であり、かつチップを接着テープから持ち上げて離すための前記プラットフォームに対して移動可能である昇降装置と、を備える、チップが装着される接着テープからの該チップの分離用剥離装置が提供される。
本発明の第2態様によれば、プラットフォームの一段高くなった接触面をチップの位置で接着テープに接触させる段階であって、一段高くなった前記接触面は前記プラットフォームの第1表面に対して所定の高さ及びチップの幅より小さい幅で設置される前記段階と、一段高くなった接触面から昇降装置を突出させ、かつチップを昇降装置と共に持ち上げる段階と、を備えるチップが装着される接着テープから該チップを分離する方法が提供される。
以下に、本発明の1つの実施形態を図示する添付図面を参照して本発明を詳細に説明する。図面及び関連する記載の特殊性は、請求項によって定義される本発明の広い認識の一般性に取って代わるものとして理解すべきではない。
本発明の好ましい実施形態による装置及び方法の実例を添付図面を参照して説明する。
図2aは、本発明の好ましい実施形態によるチップエゼクタ組立体の形態をした剥離装置の横断側面図である。それは、エゼクタチャック18及び真空チャンバ22のような昇降装置を包囲する、真空エンクロージャー26の形態をし得る、プラットフォームを備える。真空力を生成するために真空経路16を有する真空コレット14は、接着テープ12上に装着されたチップをピックアップするために設けられる。エゼクタチャック18は好ましくは多数のエゼクタピン20を具備する。特に、真空エンクロージャー26は、前記真空エンクロージャー26の第1表面又は頂部プラットフォーム30の中央領域に階段状押上げ部28の形態をした一段高くなった接触表面を含む。
階段状の押上げ部28は、第1表面又は頂部プラトフォーム30上の相対固定位置にあり、かつ頂部プラットフォーム30と共に移動する。階段状押上げ部28の幾何形状は、可撓性プラスチック接着テープ12から半導体チップ10の分離を支援するために真空剥離機構を形成し得る。
階段状の押上げ部28及び頂部プラットフォーム30は、それぞれ、ピックアップされる半導体チップ10及び周囲のチップに幾何学的支持を与える。階段状の押上げ部28と接触しない接着テープの部分間で層間剥離が始まるように、階段状の押上げ部28の幅はチップ10の幅より小さい。最も好ましくは、階段状の押上げ部28の両方の幅はチップ10の幅より小さい。真空チャネル24′は、接着テープ12及び、従って、付着した半導体チップ10が真空吸引によって階段状の押上げ部28及び頂部プラットフォーム30に対して所定位置に保持されるように、階段状押上げ部28の周囲で頂部プラットフォーム30上に構築される。さらに、階段状の押上げ部28に対して接着テープ12を保持するように、真空チャネル24′は階段状の押上げ部に形成される。真空吸引が真空チャンバ22に加えられる時、接着テープ12が階段状押上げ部28及び頂部プラットフォーム30の幾何形状に一致するように、該接着テープ12は真空吸引によって下向きに保持される。これは、接着テープと階段状押上げ部28によって支持されないチップ10のそれぞれの端縁との間の界面の層間剥離を始める剥離効果を与える。
図2bは、吸引装置からの真空吸引によって誘起された半導体チップ10と接着テープ12との間の界面における剥離効果を示す。吸引装置は、階段状押上げ部28に隣接する頂部プラットフォーム30に形成された、真空源に連結された真空チャネル24′を備える。接着テープ12が真空チャネル24′によって生成された真空吸引が存在する状態で階段状押上げ部28の周りの真空エンクロージャー26の頂部プラットフォーム30に向かって引かれる時、この界面の層間剥離が生じる。さらに又は別様に、階段状押上げ部28はチップ10を持ち上げるために更に上向きのストロークで上向きに移動し、かつ真空チャネル24′によって真空吸引の付加によって又は真空吸引の付加無しにチップ10から接着テープ12の分離を誘起し得る。
密封リング27は真空エンクロージャー26上に配置され、かつ真空エンクロージャー26の外周に沿って設置されるのが好ましい。密封リング27の最高位置は階段状押上げ部28の高さより低くなるように形状構成され、かつ頂部プラットフォーム30の水準とし得る。真空源がターンオンされる時、周囲の大気と比較して密封リング27内部近辺では圧力差がある。圧力差は、真空エンクロージャー26に向かって引かれる接着テープ12の領域を密封リング27が包囲するように接着テープ12を変形させる。接着テープ12が密封リング27に対して緊密に下向きに保持される時に真空力が増大する。
階段状押上げ部28がチップ10の中心に対応する接着テープ12の一部を相対的に平らに維持する間に、接着テープ12がチップ10から剥離されて離れるにつれて、前記層間剥離はチップ10の端縁及び隅部から始まる。有効な剥離のための真空吸引力を与えるために、真空チャネル24′は、特に、階段状押上げ部28に対する頂部プラットフォーム30上の階段状押上げ部28の直線状端縁に極めて近接して位置する。
エゼクタ組立体は、機械部品運動及び真空吸引の組合せの利点を利用する。ピックアップ・サイクルの初期に、真空コレット14は、半導体チップ10の頂面に降下し且つ着地する。階段状押上げ部28を通じて単数又は複数のエゼクタピンが突出する前に、真空吸引が真空エンクロージャー26上の真空チャネル24′によって加えられる。この真空吸引及び階段状押上げ部28の直線状端縁は、ピックアップされる半導体チップ10の端縁及び隅部で接着テープ12とチップ10との間の界面の層間剥離を始める。所定の遅れの後、エゼクタチャック18のエゼクタピン20は真空エンクロージャー26の表面から、より詳細にはチップ10及び接着テープ12の真下にある階段状押上げ部28から突出する。その後、階段状押上げ部28の垂直端縁に関して多数のエゼクタピン20の位置は、チップ10を接着テープ12から持ち上げて遠ざけることによってチップ10の接着テープ12からの更なる層間剥離を可能にする。
真空吸引による満足な剥離効果を得るために、チップエゼクタ組立体の階段状押上げ部28の寸法は以下に述べるような或る指針によって選択されることが好ましい。図3は、分離されるチップの真下に位置する図2aのチップエゼクタ組立体と共に接着テープ上に配置された複数のチップの平面図である。図4は、チップ及びチップエゼクタ組立体の相対的な寸法を示したチップエゼクタ組立体の横断側面図である。階段状押上げ部28の平面寸法は、半導体チップ10の平面寸法より小さい。チップの端縁と、押上げ部(図3のA1及びA2)の端縁間の距離は特定範囲内に構成される。前記距離(A1及びA2)は、チップ10の厚さ及び接着テープ12の接着強度に依存する。段階状押上げ部28の階段の高さEは、可撓性プラスチック接着テープを剥離するために使用可能な最大エネルギーと同様に最適な剥離角度も有するように(0.05mm〜0.5mmの厚さ、10mm未満の幅を有するチップに対して0.1〜0.66mmの範囲内)の特定値にも維持される。それは、真空吸引力の効率的且つ効果的な構成を与える支援もする。段階の高さEを前記範囲内に維持することは、与えられた圧力負荷におけるチップの臨界値より下の変形歪又は応力を維持する手助けとなる。階段状押上げ部28の端縁はこれらの位置でチップ10の過度の応力負荷集中を減じるために約0.1mmの半径に丸められるべきである。
平面寸法C1×C2を有する半導体チップ10については、図3を参照すれば、押上げ部の平面寸法D1×D2は0.3mm<Ai<2mm、かつ1mm<Di<10mm(ここで、i=1、2)であるように選択される。図4を参照すれば、階段状押上げ部28の高さEは、0.1mm<E<0.66mmである。真空エンクロージャーBの幅は10mm未満の(1/2B〜1/Cm)の範囲にある。(ここで、真空エンクロージャー26と接着テープ12との間に効果的真空密封を有するために、Cm=(C1、C2)の最大値である。)。
図5は、チップエゼクタ組立体に装着されたエゼクタピン20の位置の表示を含む図3におけるような複数のチップの平面図である。剥離機構としての真空エンクロージャー26の頂部上の階段状押上げ部28を使用して、真空吸引が階段状押上げ部28の側部周りに加えられる時、チップ10の外部領域は接着テープ12から分離される。その後、エゼクタピン20は、階段状押上げ部28の頂面から、真空エンクロージャー26の階段状押上げ部28より上の所定の高さまで上昇する。接着テープは、ピンによって支持された唯一の接触領域によってチップから完全に分離する。図5を参照すれば、エゼクタピン20は、F<1mmであるような階段状押上げ部28の端縁から特定距離Fに位置する。
本発明の上記実施形態で用い得る例示的ピックアップ・シーケンスを以下のように説明する。
段階1.
ピックアップ・サイクルの初めに、真空エンクロージャー26は、ピックアップされるチップ10が装着される接着テープ12の下側と接触するように配置される。チップ10は、階段状押上げ部28の中心とも一致する、真空エンクロージャー26の中心とチップ10の中心が整合するように位置づけられる。
段階2.
ピックアップ・コレット14は、ピックアップされるチップ10の頂面上に降下且つ着地する。コレット14の下部表面はチップ10に接し得るか、あるいは、非常に小さな間隙をチップ10の表面から維持し得る。真空吸引が真空経路16によってコレット14に加えられる。その後、チップ10はコレット14によって保持される。また、その水平位置が固定される。
段階3.
その後、真空吸引は、階段状押上げ部28及び頂部プラットフォーム30を含む、真空エンクロージャー26の真空チャネル24′を通じて加えられる。真空吸引が生じる結果としての効果及び階段状押上げ部28の直線状端縁は、チップ10の端縁及び隅部から始まる接着テープ12とチップ10との間の界面層間剥離を始める。真空吸引の大きさは、亀裂チップ破壊を引き起こし得たチップ10に過度の圧力を導かずに、接着テープ12からチップ10の有効な剥離を得るために最適化される。
段階4.
50ミリセカンド以上の所定の遅れの後に、接着テープ12の真下のエゼクタピン20は階段状押上げ部28の頂面から接着テープ12及びチップ10を持ち上げるように階段状押上げ部28の頂面から上昇する。階段状押上げ部28内部に位置する接着テープ12の部分は階段状押上げ部28の外側にある部分より高く持ち上げられる。その結果、ピックアップされるチップ10は、エゼクタピン20によって支持されたチップ10と接着テープ12との間の唯一の接触点と共に、接着テープ12から実質的に層間剥離される。
段階5.
最後に、真空吸引によってチップ10を保持するコレット14は上向きに移動し、その後の接合工程のために接着テープ12から指定位置へチップ10を移す。
階段状押上げ部28及び真空吸引部の直線状端縁は、接着テープ12と半導体チップ10との間で界面の層間剥離を始めるための剥離機構を提供する。最初の剥離中にチップに対して単に押すことと比較して、この真空支援剥離機構はチップの変形を減じる。そして、その結果チップ亀裂破壊を回避し得るように半導体チップ上に誘起された応力を減じることが理解される。単数又は複数のエゼクタピンの特定配置構成と共に、従来技術と比べて、より有効な分離機構が接着テープから半導体チップを分離するために設けられる。
本発明の好ましい実施形態による組立体の前述の利点を考慮して、組立体は、30J/m未満の接着強度を有する接着テープ12上に装着される、2×2mm(しかし10×1Omm未満)より大きな平らな表面積及び0.15mm未満の厚さを有する半導体チップのためにピックアップ工程で使用されることが理想的である。
本願明細書に記載された発明は、変形、変更及び/又は特に記載された以外の付加を受け入れることができる。そして、本発明は、上述に記載した本発明の精神及び範囲内に該当するこうした変形、変更及び/又は付加の全てを含むことを理解すべきである。
従来技術のチップエゼクタ組立体の横断側面図である。 本発明の好ましい実施形態によるチップエゼクタ組立体において、真空吸引によって引き起こされる剥離が生じる場合を示す図である。 本発明の好ましい実施形態によるチップエゼクタ組立体の横断側面図である。 分離されるチップの真下に位置するた図2aのチップエゼクタ組立体を具備する接着テープ上に配置された複数のチップの平面図である。 チップ及びチップエゼクタ組立体の相対的寸法が表されるチップエゼクタ組立体の横断側面図である。 チップエゼクタ組立体に装着されたエゼクタピンの位置の表示を含む図3におけるような複数のチップの平面図である。
符号の説明
10 半導体チップ
12 接着テープ
14 真空コレット
16 真空経路
18 エゼクタチャック
20 エゼクタピン
22 真空チャンバ
24′ 真空チャネル
26 真空エンクロージャー
27 密封リング
28 一段高くなった押出部
30 プラットフォーム
、A 端縁間の距離
B 真空エンクロージャーの幅
、C 半導体チップの平面寸法
、D 押出部の平面寸法
E 押出部の高さ
F 特定距離

Claims (20)

  1. チップが装着された接着テープから該チップを分離するための剥離装置であって、
    第1表面と、前記第1表面に対して所定の高さに設置された一段高くなった接触面を含み、一段高くなった前記接触面が前記チップの位置で前記接着テープに接触させるように該チップの幅より小さな幅を有するプラットフォームと、
    一段高くなった前記接触面から突出可能であり、かつ前記接着テープから前記チップを持ち上げて離すように前記プラットフォームに対して移動可能な昇降装置と、を備える剥離装置。
  2. 一段高くなった前記接触面と接触しない前記接着テープの一部を前記プラットフォームに向けて引っ張るように、前記第1表面に連結された吸引装置を含む、請求項1に記載の剥離装置。
  3. 前記吸引装置は、一段高くなった前記接触面に隣接する前記第1表面に形成された真空源に連結される真空チャネルを備える、請求項2に記載の剥離装置。
  4. 前記プラットフォームに向けて引っ張られる前記接着テープの領域を包囲するように構成される、前記プラットフォーム上に配置される密封リングを含む、請求項2に記載の剥離装置。
  5. 前記密封リングは前記プラットフォームの外周に沿って設置される、請求項4に記載の剥離装置。
  6. 前記密封リングの最も高い位置は、一段高くなった前記接触面の高さより低く形状構成される、請求項4に記載の剥離装置。
  7. 真空源に連結される一段高くなった前記接触面に形成される真空チャネルを含む、請求項1に記載の剥離装置。
  8. 前記チップから前記接着テープを分離する間に該チップを担持するように該チップ上に位置づけ可能なコレットを含む、請求項1に記載の剥離装置。
  9. 一段高くなった前記接触面の高さは0.1mm〜0.66mmの間にあり、また前記チップの幅は10mm未満である、請求項1に記載の剥離装置。
  10. 一段高くなった前記接触面の端縁は約0.1mmの半径に丸められる、請求項1に記載の剥離装置。
  11. 前記接触面の幅は1mm〜10mmの間にあり、また一段高くなった前記接触面の端縁と前記チップの端縁との距離は0.3mm〜2mmの間にある、請求項1に記載の剥離装置。
  12. 前記接触面の幅は1mm〜10mmの間にあり、また一段高くなった前記接触面の端縁と前記チップの端縁との距離は0.3mm〜2mmの間にある、請求項1に記載の剥離装置。
  13. 前記昇降装置は1つ以上の押上げピンを備える、請求項1に記載の剥離装置。
  14. 複数の前記押上げピンの少なくとも1つは、一段高くなった前記接触面の端縁からの前記昇降装置の押上げピンの距離が1mm未満となるように配置される、請求項13に記載の剥離装置。
  15. チップが装着された接着テープから該チップを分離するための方法であって、
    前記チップの位置で、前記接着テープにプラットフォームの一段高くなった接触面を接触させる段階であって、一段高くなった前記接触面は前記プラットフォームの第1面に対して所定の高さに設置され、また一段高くなった前記接触面の幅は前記チップの幅より小さくなされる、前記段階と、
    一段高くなった前記接触面から昇降装置を突出させる段階と、
    前記昇降装置で前記チップを持ち上げる段階と、を備える方法。
  16. 前記チップを前記昇降装置で持ち上げる前に、一段高くなった前記接触面の周りで前記チップから前記接着テープの一部を引っ張って離す段階を含む、請求項15に記載の方法。
  17. 前記プラットフォーム上に配置された密封リングによって前記チップから引き離された前記接着テープの領域を包囲する段階を含む、請求項16に記載の方法。
  18. 前記接着テープが引き離され、かつ真空吸引を使用して前記チップから分離される、請求項16に載の方法。
  19. 一段高くなった前記接触面に隣接する前記第1面に真空チャネルを形成し、かつ、前記真空チャネルで真空吸引力を作り出すように該真空チャネルを連結する段階を含む、請求項18記載の方法。
  20. 前記チップから前記接着テープを分離する間に該チップを担持するように該チップ上にコレットを位置づける段階を含む、請求項15記載の方法。
JP2005157963A 2004-05-28 2005-05-30 チップ分離用剥離装置 Pending JP2005340839A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/857,067 US20050274457A1 (en) 2004-05-28 2004-05-28 Peeling device for chip detachment

Publications (1)

Publication Number Publication Date
JP2005340839A true JP2005340839A (ja) 2005-12-08

Family

ID=34938309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157963A Pending JP2005340839A (ja) 2004-05-28 2005-05-30 チップ分離用剥離装置

Country Status (7)

Country Link
US (1) US20050274457A1 (ja)
EP (1) EP1601005A3 (ja)
JP (1) JP2005340839A (ja)
KR (1) KR20060046237A (ja)
CN (1) CN100377296C (ja)
SG (2) SG137865A1 (ja)
TW (1) TWI257651B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192648A (ja) * 2009-02-18 2010-09-02 Canon Machinery Inc 剥離装置及び剥離方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
KR100582056B1 (ko) * 2004-07-05 2006-05-23 삼성전자주식회사 박형 칩 분리 장치 및 그를 이용한 박형 칩 분리 방법
US7276396B2 (en) * 2004-10-06 2007-10-02 Intel Corporation Die handling system
JP4624813B2 (ja) 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
JP4607748B2 (ja) * 2005-12-02 2011-01-05 東京エレクトロン株式会社 基板のパーティクル除去方法、その装置及び塗布、現像装置
DE102006025361A1 (de) * 2006-05-31 2007-12-06 Siemens Ag Ausstoßeinheit zum Abtrennen von Bauelementen aus einer im Wesentlichen ebenen Anordnung von Bauelementen
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
CN102044404B (zh) * 2009-10-12 2015-12-09 桑迪士克科技公司 用于使经切分的半导体裸片与裸片贴胶带分离的系统
JP5705873B2 (ja) * 2009-12-23 2015-04-22 スス マイクロテク リソグラフィー,ゲーエムベーハー 自動熱スライド剥離装置
KR20120132461A (ko) * 2011-02-28 2012-12-05 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 비균일 진공 프로파일 다이 부착 팁
FR2986175A1 (fr) * 2012-01-31 2013-08-02 St Microelectronics Tours Sas Procede et dispositif de decoupe d'une plaquette
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
US8916419B2 (en) * 2012-03-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Lid attach process and apparatus for fabrication of semiconductor packages
TWI485786B (zh) * 2012-04-16 2015-05-21 Gallant Micro Machining Co Ltd Grain Stripping Method and Device
WO2014098771A1 (en) * 2012-12-17 2014-06-26 Agency For Science, Technology And Research Wafer dicing apparatus and wafer dicing method
TWI497631B (zh) * 2012-12-17 2015-08-21 Hon Soon Internat Technology Co Ltd 晶片分離裝置
CN104002542A (zh) * 2013-02-22 2014-08-27 深圳富泰宏精密工业有限公司 顶料装置
CN104724336B (zh) * 2013-12-19 2017-01-04 福士瑞精密工业(晋城)有限公司 下料机构
KR102247033B1 (ko) 2014-04-16 2021-05-03 삼성전자주식회사 다이 본딩 장치
DE102016108880A1 (de) * 2016-05-13 2017-11-16 Joachim Jakob Hybridsetter
CN107785298B (zh) * 2016-08-25 2021-02-02 苏州能讯高能半导体有限公司 晶圆临时键合的分离设备及方法
CN107680910A (zh) * 2017-09-14 2018-02-09 江苏长电科技股份有限公司 一种去除毛边的方法及装置
JP6935306B2 (ja) * 2017-11-16 2021-09-15 芝浦メカトロニクス株式会社 成膜装置
US11062923B2 (en) 2018-09-28 2021-07-13 Rohinni, LLC Apparatus to control transfer parameters during transfer of semiconductor devices
JP7237655B2 (ja) * 2019-03-01 2023-03-13 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
US11282722B2 (en) * 2019-08-23 2022-03-22 YunJun Tang Chip front surface touchless pick and place tool or flip chip bonder
CN113594079B (zh) * 2020-04-30 2024-01-16 先进科技新加坡有限公司 用于将电子元件从粘性载体分离的顶出器单元

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4850780A (en) * 1987-09-28 1989-07-25 Kulicke And Soffa Industries Inc. Pre-peel die ejector apparatus
JPH0278244A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 半導体ペレット取出装置
JPH03161999A (ja) * 1989-11-20 1991-07-11 Sanyo Electric Co Ltd 電子部品の突上げ装置
JPH0837395A (ja) * 1994-07-21 1996-02-06 Matsushita Electric Ind Co Ltd 半導体チップ供給装置および供給方法
JP3079502B2 (ja) * 1995-08-18 2000-08-21 株式会社新川 ダイ突き上げ装置
JP3498877B2 (ja) * 1995-12-05 2004-02-23 株式会社東芝 半導体製造装置および半導体装置の製造方法
JPH10199961A (ja) * 1997-01-14 1998-07-31 Sony Corp チップ剥離装置及びチップ剥離方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP3870803B2 (ja) * 2002-01-09 2007-01-24 株式会社村田製作所 チップ部品供給装置
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192648A (ja) * 2009-02-18 2010-09-02 Canon Machinery Inc 剥離装置及び剥離方法

Also Published As

Publication number Publication date
TW200539302A (en) 2005-12-01
CN1707750A (zh) 2005-12-14
EP1601005A3 (en) 2008-11-12
SG137865A1 (en) 2007-12-28
EP1601005A2 (en) 2005-11-30
KR20060046237A (ko) 2006-05-17
CN100377296C (zh) 2008-03-26
US20050274457A1 (en) 2005-12-15
SG117606A1 (en) 2005-12-29
TWI257651B (en) 2006-07-01

Similar Documents

Publication Publication Date Title
JP2005340839A (ja) チップ分離用剥離装置
KR101135903B1 (ko) 박형 다이 분리 및 픽업 장치
KR100701814B1 (ko) 반도체 칩 분리를 위한 방법 및 장치
KR101489054B1 (ko) 다이본더 및 픽업 방법 및 픽업 장치
US8499813B2 (en) System for separating a diced semiconductor die from a die attach tape
US8026126B2 (en) Apparatus and method for thin die detachment
US7303647B2 (en) Driving mechanism for chip detachment apparatus
KR20110035904A (ko) 보호 테이프 박리 방법 및 그 장치
KR20130030718A (ko) 다이 본더 및 본딩 방법
JP5075013B2 (ja) 半導体集積回路装置の製造方法
TWI688037B (zh) 成膜裝置及零件剝離裝置
JP7333807B2 (ja) ボンディング設備におけるダイ移送のための装置及び方法
US20100038031A1 (en) Pick-up apparatus for semiconductor chips and pick-up method for semiconductor chips using the same
JP5075769B2 (ja) 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法
CN113774320A (zh) 成膜装置及零件剥离装置
JP2014239090A (ja) ピックアップシステム
JP2006004956A (ja) ダイピックアップ装置
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
CN115223912A (zh) 通过空气顶出从胶带分离芯片
KR20090026611A (ko) 반도체 칩 픽업 장치 및 이를 이용한 반도체 칩 픽업 방법
JPH0661347A (ja) チップ剥離の方法及び装置
KR100688587B1 (ko) 반도체 칩 분리 장치 및 반도체 칩의 분리 방법
KR20050113934A (ko) 반도체 다이 픽업 방법
KR101572760B1 (ko) 반도체 다이 분리 장치 및 분리 방법
JP5075770B2 (ja) 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715