JP2005284037A - Drive circuit for flat display device and flat display device - Google Patents
Drive circuit for flat display device and flat display device Download PDFInfo
- Publication number
- JP2005284037A JP2005284037A JP2004099117A JP2004099117A JP2005284037A JP 2005284037 A JP2005284037 A JP 2005284037A JP 2004099117 A JP2004099117 A JP 2004099117A JP 2004099117 A JP2004099117 A JP 2004099117A JP 2005284037 A JP2005284037 A JP 2005284037A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- original reference
- circuit
- display device
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims description 17
- 238000012937 correction Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000003086 colorant Substances 0.000 claims description 3
- 238000005401 electroluminescence Methods 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機EL(Electro Luminescence)素子による表示装置に適用することができる。本発明は、ディジタルアナログ変換用の基準電圧の生成に使用する原基準電圧を、原基準電圧設定データに応じて生成することにより、発光特性のばらつき等を補正できるようにして、有機EL素子による表示装置に適用して好適な駆動回路、この駆動回路による表示装置を提案する。 The present invention relates to a drive circuit for a flat display device and a flat display device, and can be applied to, for example, a display device using an organic EL (Electro Luminescence) element. The present invention generates an original reference voltage used for generating a reference voltage for digital-analog conversion in accordance with original reference voltage setting data so that variations in light emission characteristics can be corrected. A drive circuit suitable for application to a display device and a display device using the drive circuit are proposed.
従来、フラットディスプレイ装置の1つである液晶表示装置においては、例えば特開平10−333648号公報に開示されているように、ディジタルアナログ変換処理に供する基準電圧の設定によりガンマの特性を切り換えるようになされている。 Conventionally, in a liquid crystal display device which is one of flat display devices, as disclosed in, for example, Japanese Patent Laid-Open No. 10-333648, gamma characteristics are switched by setting a reference voltage used for digital-analog conversion processing. Has been made.
すなわち図5に示すように、液晶表示装置1は、液晶セル、液晶セルのスイッチング素子、保持容量により各画素(P)3R、3G、3Bが形成され、これら各画素3R、3G、3Bをマトリックス状に配置して表示部2が形成される。液晶表示装置1は、この表示部2の各画素3R、3G、3Bがそれぞれ信号線(列線)SIG及びゲート線(行線)Gを介して水平駆動回路4及び垂直駆動回路5に接続され、垂直駆動回路5により順次画素3R、3G、3Bを選択して水平駆動回路4からの駆動信号により各画素3R、3G、3Bの階調を設定し、これにより所望の画像を表示するようになされている。またそれぞれ赤色、緑色及び青色のカラーフィルタを設けてなる画素3R、3G、3Bを順次循環的に配置することにより、カラー画像を表示できるようになされている。
That is, as shown in FIG. 5, in the liquid crystal display device 1, each pixel (P) 3R, 3G, and 3B is formed by a liquid crystal cell, a switching element of the liquid crystal cell, and a storage capacitor, and the
このため液晶表示装置1は、装置本体6から表示に供する赤色、緑色、青色の画像データDR、DG、DBを同時並列的にコントローラ7に入力し、この画像データDR、DG、DBに同期したタイミング信号により垂直駆動回路5で表示部2のゲート線Gを駆動する。また水平駆動回路4による信号線SIGの駆動に対応するように、これら画像データDR、DG、DBを時分割多重化して1系統の画像データD1を生成し、この画像データD1により水平駆動回路4で信号線SIGを駆動する。
For this reason, the liquid crystal display device 1 inputs red, green, and blue image data DR, DG, and DB to be displayed from the device
図6は、この水平駆動回路4及びコントローラ7を詳細に示すブロック図である。コントローラ7は、メモリ制御回路9の制御により装置本体6から出力される画像データDR、DG、DBをメモリ10に順次格納して出力することにより、水平駆動回路4による信号線SIGの駆動に対応するように、水平走査期間を単位にして、ライン単位で同一色の係る画像データが連続するように、これら画像データDR、DG、DBを時分割多重化して1系統により出力する。具体的に、この例では、赤色、緑色、青色の画素3R、3G、3Bについて、水平駆動回路4は、赤色の画素3R、緑色の画素3G、青色の画素3Bを順次ライン単位で駆動するようになされており、これによりコントローラ7は、図7(B)に示すように、赤色の画像データDR、緑色の画像データDG、青色の画像データDBをライン単位で順次循環的に繰り返すようにしてこの画像データD1を出力する。
FIG. 6 is a block diagram showing the
またコントローラ7は、タイミングジェネレータ(TG)11によりこの画像データD1に同期した各種タイミング信号を生成して水平駆動回路4、垂直駆動回路5に出力する。なおここでこのタイミング信号にあっては、例えば画像データD1のクロックCK(図7(A))、この画像データD1における各色の画像データDR、DG、DBの開始及び終了のタイミングを示すスタートパルスST(図7(C))及びストローブパルス(図7(D))等である。
Further, the
またコントローラ7は、ディジタルアナログ変換処理に供する基準電圧の生成基準である原基準電圧VRT、VB〜VG、VRBを原基準電圧生成回路12で生成して水平駆動回路4に出力する。
In addition, the
水平駆動回路4は、コントローラ7から出力される画像データD1をシフトレジスタ13に入力し、この画像データD1を表示部2の信号線の系統に順次振り分けて出力する。基準電圧生成回路14は、画像データD1の各階調に対応する電圧である基準電圧V1〜V64を、コントローラ7から入力される原基準電圧VRT、VB〜VG、VRBから生成して出力する。
The
ディジタルアナログ変換回路(D/A)15A〜15Nは、それぞれシフトレジスタ13の出力データをディジタルアナログ変換処理し、これによりこの例では、隣接する3つの信号線SIGの駆動信号を時分割多重化してなる駆動信号を出力する。ディジタルアナログ変換回路15A〜15Nは、シフトレジスタ13の出力データに応じて基準電圧生成回路14で生成される基準電圧V1〜V64を選択して出力することにより、シフトレジスタ13から出力される画像データをディジタルアナログ変換処理する。
Each of the digital / analog conversion circuits (D / A) 15A to 15N performs digital / analog conversion processing on the output data of the
増幅回路16A〜16Nは、このディジタルアナログ変換回路15A〜15Nの出力信号をそれぞれ増幅して表示部2に出力し、表示部2は、セレクタ17A〜17Nにおいて、この増幅回路16A〜16Nの出力信号をそれぞれ赤色、緑色、青色の画素3R、3G、3Bに係る信号線SIGに順次循環的に出力する。
The
このようにして原基準電圧VRT、VB〜VG、VRBから生成した基準電圧V1〜V64を選択して各信号線SIGの駆動信号を生成するようにして、図8は、これら原基準電圧VRT、VB〜VG、VRBの生成に供する原基準電圧生成回路12、基準電圧V1〜V64の生成に供する基準電圧生成回路14の構成を示すブロック図である。
In this way, the reference voltages V1 to V64 generated from the original reference voltages VRT, VB to VG, and VRB are selected to generate drive signals for the respective signal lines SIG, and FIG. It is a block diagram which shows the structure of the reference | standard
原基準電圧生成回路12は、所定個数の抵抗を直列接続した分圧回路21が設けられ、この分圧回路21により基準電圧生成用電圧VCOMを分圧して原基準電圧VRT、VB〜VG、VRBを生成する。これにより原基準電圧生成回路12は、抵抗分圧により原基準電圧VRT、VB〜VG、VRBを生成し、それぞれ増幅回路24A〜24Hを介して出力するようになされている。なお原基準電圧生成回路12は、液晶表示装置の場合、選択回路22、反転増幅回路23によりこの分圧回路21に印加する電圧を切り換えることができるように構成され、これによりライン反転又はフレーム反転に対応できるようになされている。これにより図7(F)は、ライン反転による場合の信号線SIGの電位を示すものである。
The original reference
これに対して基準電圧生成回路14は、抵抗値の等しい抵抗をそれぞれ所定個数だけ直列接続してなる分圧回路R1〜R7を、さらに直列接続して抵抗直列回路26が形成され、この抵抗直列回路26の一端、この抵抗直列回路26を構成する分圧回路R1〜R7の接続点、抵抗直列回路26の他端に、それぞれ増幅回路27A〜27Hを介して原基準電圧VRT、VB〜VG、VRBが入力される。これにより基準電圧生成回路14は、原基準電圧生成回路12で生成した原基準電圧VRT、VB〜VG、VRBによる各電位差を、この分圧回路R1〜R7でそれぞれさらに分圧して原基準電圧VRT、VRBの範囲で基準電圧V1〜V64を生成するようになされている。
On the other hand, the reference
このようにして原基準電圧VRT、VB〜VG、VRBから基準電圧V1〜V64を生成するようにして、基準電圧生成回路14は、分圧回路R1〜R7を構成する抵抗の数がそれぞれ所定個数に設定され、これにより原基準電圧VRT、VB〜VG、VRBを分圧して画像データD1の階調に対応する複数の基準電圧V1〜V64を出力できるようになされている。
In this way, the reference voltages V1 to V64 are generated from the original reference voltages VRT, VB to VG, and VRB, so that the reference
原基準電圧生成回路12においては、このようにして画像データD1の階調に対応する基準電圧V1〜V64により、所望のガンマ特性による画像を表示するように、分圧回路21を構成する抵抗の値が設定される。これにより電圧VCOMを5〔V〕に設定した例により図9において符号L1により示すように、原基準電圧VRT、VB〜VG、VRBの設定による折れ線近似により所望のガンマ特性を確保できるようになされている。また原基準電圧生成回路12においては、配線パターンの変更により、この分圧回路21から出力する原基準電圧VRT、VB〜VG、VRBを切り換えることができるようになされ、これにより符号L1により示す特性との対比により符号L2により示すように、例えば両端の電位である原基準電圧VRT、VRBを固定した状態で、残りの原基準電圧VB〜VGを矢印により示す範囲で可変して種々にガンマ特性を可変できるようになされている。
In the original reference
このようにして原基準電圧VRT、VB〜VG、VRBを生成する原基準電圧生成回路12の設定によりガンマ特性を切り換えることができるようにして、液晶表示装置1では、原基準電圧生成回路12に係るコントローラ7がコントロールICにより形成されるのに対し、水平駆動回路4がドライバICにより形成される。これにより従来、液晶表示装置1では、コントロールICだけを付け替えることにより、ガンマ特性の異なる製品を製造することができるようになされ、またこれによりガンマ特性の修正にあっては、修正に要する期間を短くすることができるようになされている。なお符号CA〜CHは、これらIC間の浮遊容量である。
In this way, the gamma characteristic can be switched by the setting of the original reference
ところでこのようなフラットディスプレイ装置においては、有機EL素子による表示装置があり、このような有機EL素子による表示装置の表示部においても、液晶表示装置の表示部と同様に、信号線SIGの駆動により、各有機EL素子の階調を設定する方法が提案されている。これによりこのような方法に係る有機EL素子の表示部については、液晶表示装置に係るコントロールIC等を使用して、表示装置を構成できると考えられる。 By the way, in such a flat display device, there is a display device using an organic EL element. In the display unit of the display device using such an organic EL element, similarly to the display unit of the liquid crystal display device, the signal line SIG is driven. A method for setting the gradation of each organic EL element has been proposed. Accordingly, it is considered that the display device of the organic EL element according to such a method can be configured using a control IC or the like related to the liquid crystal display device.
ところが有機EL素子においては、各色毎に、製品毎に発光特性が異なり、さらには発光特性が経時変化する。具体的に、有機EL素子は、各色毎に、製品毎に、さらには経時変化に対応して、黒レベル、ダイナミックレンジを調整することが必要になる。なお有機EL素子において、ガンマ特性自体については、調整を要しないことが判っている。これにより有機EL素子による表示装置においては、図8に示すコントロールIC等を適用する場合、各色毎に、製品毎に、さらには経時変化に対応するように、分圧回路21の両端電圧を調整することが必要になる。これに対してこの図8に示す原基準電圧生成回路12は、基準電圧V1〜V64を固定値による1種類しか出力し得ない。これにより図5について上述した液晶表示装置に係る駆動回路によっては、各色毎、製品毎の発光特性のばらつき、発光特性の経時変化には対応できず、これにより実際上、有機EL素子の表示装置を構成できない問題がある。
本発明は以上の点を考慮してなされたもので、発光特性のばらつき等を補正できるようにして有機EL素子による表示装置に適用して好適なフラットディスプレイ装置の駆動回路、この駆動回路を用いたフラットディスプレイ装置を提案しようとするものである。 The present invention has been made in consideration of the above points. A flat display device drive circuit suitable for application to a display device using an organic EL element so as to correct variations in light emission characteristics and the like, and this drive circuit are used. It is intended to propose a flat display device.
かかる課題を解決するため請求項1の発明においては、フラットディスプレイ装置の駆動回路に適用して、基準電圧生成用電圧より複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して、対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、原基準電圧生成回路は、原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有するようにする。 In order to solve such a problem, in the first aspect of the present invention, an original reference voltage generating circuit that generates a plurality of original reference voltages from a reference voltage generating voltage and a plurality of resistors are applied to a driving circuit of a flat display device. A reference voltage for connecting a plurality of series-connected voltage dividing circuits in series, inputting an original reference voltage between both ends and the voltage dividing circuit, and outputting a plurality of reference voltages by dividing voltages by the plurality of voltage dividing circuits. A generation circuit, a plurality of reference voltages are input, and a plurality of selection circuits that output drive signals are selected and output according to image data related to the corresponding signal lines, and an original that instructs setting of the original reference voltage An input circuit for inputting reference voltage setting data, and the original reference voltage generation circuit includes a plurality of digital-analog conversion circuits that respectively generate original reference voltages according to the original reference voltage setting data. To be in.
また請求項5の発明においては、フラットディスプレイ装置に適用して、水平駆動回路は、基準電圧生成用の電源より複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して、対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路とを備え、原基準電圧生成回路は、原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有するようにする。 According to a fifth aspect of the present invention, the horizontal drive circuit is applied to a flat display device, and the horizontal reference circuit generates a plurality of original reference voltages from a reference voltage generating power source and a plurality of resistors connected in series. A reference voltage generation circuit that further connects a plurality of divided voltage circuits in series, inputs an original reference voltage between both ends and the divided voltage circuits, and outputs a plurality of reference voltages by dividing voltages by the plurality of divided voltage circuits. And a plurality of selection circuits that output drive signals by inputting a plurality of reference voltages and selectively outputting them according to image data related to the corresponding signal lines. A plurality of digital-to-analog conversion circuits that respectively generate original reference voltages according to voltage setting data are provided.
請求項1の構成により、フラットディスプレイ装置の駆動回路に適用して、基準電圧生成用電圧より複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して、対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、原基準電圧生成回路は、原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有するようにすれば、原基準電圧設定データにより種々に発光特性を補正することができる。これにより色毎に原基準電圧設定データを設定して、色により異なる発光特性を補正することができ、また製品毎に原基準電圧設定データを設定して、製品間でばらつく発光特性を補正することができ、さらには発光特性の変化に対応して原基準電圧設定データを設定して、発光特性の経時変化を補正することができ、これらにより有機EL素子による表示装置に適用して好適なフラットディスプレイ装置の駆動回路を提供することができる。 According to the configuration of the first aspect, an original reference voltage generating circuit that generates a plurality of original reference voltages from a reference voltage generating voltage and a voltage dividing circuit in which a plurality of resistors are connected in series are applied to a driving circuit of a flat display device. In addition, a plurality of reference connections are connected in series, an original reference voltage is input between both ends and the voltage dividing circuit, and a plurality of reference voltages are output by the divided voltages of the plurality of voltage dividing circuits, and a plurality of references A plurality of selection circuits for outputting drive signals and original reference voltage setting data for instructing the setting of the original reference voltage are input by inputting a voltage and selectively outputting it according to the image data related to the corresponding signal line. The original reference voltage generation circuit includes a plurality of digital-to-analog conversion circuits that respectively generate the original reference voltage according to the original reference voltage setting data. Various light emission characteristics by setting the data can be corrected. As a result, original reference voltage setting data can be set for each color to correct light emission characteristics that differ depending on the color, and original reference voltage setting data can be set for each product to correct light emission characteristics that vary between products. Furthermore, the original reference voltage setting data can be set in response to the change in the light emission characteristic, and the change in the light emission characteristic over time can be corrected, which makes it suitable for application to a display device using an organic EL element. A driving circuit for a flat display device can be provided.
またこれにより請求項5の構成によれば、このような駆動回路を用いたフラットディスプレイ装置を提供することができる。 Accordingly, according to the configuration of claim 5, it is possible to provide a flat display device using such a drive circuit.
本発明によれば、発光特性のばらつきを補正できるようにして、有機EL素子による表示装置に適用して好適な駆動回路、この駆動回路による表示装置を提供することができる。 According to the present invention, it is possible to provide a drive circuit suitable for application to a display device using an organic EL element, and a display device using this drive circuit, by making it possible to correct variations in light emission characteristics.
以下、適宜図面を参照しながら本発明の実施例を詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
(1)実施例の構成
図2は、本発明の実施例に係るPDA(Personal Digital Assistants )を示すブロック図である。このPDA31は、装置本体32において、操作子の操作に応動して演算処理手段であるコントローラ33で所定の処理手順を実行することにより、表示部34に各種の画像を表示する。なおこの図2において、上述した図6と同一の構成は、対応する符号を付して重複した説明は省略する。
(1) Configuration of Embodiment FIG. 2 is a block diagram showing PDA (Personal Digital Assistants) according to an embodiment of the present invention. In the apparatus
ここでこの実施例において、表示部34は、有機EL素子による各画素がマトリックス状に配置されてなるカラー画像の表示パネルであり、各画素に接続されたゲート線により図示しない垂直駆動回路でライン単位で画素を選択し、信号線SIGの信号レベルにより各画素の階調が設定されるようになされている。
Here, in this embodiment, the
このPDA31は、工場出荷時、この有機EL素子による表示部34に関して、各色の発光特性が測定され、この測定結果に基づいて、メモリ40に、図6について上述した原基準電圧VRT、VB〜VG、VRBの設定を指示する原基準電圧設定データDVが各色毎に記録され、これによりこの原基準電圧設定データDVを用いて原基準電圧VRT、VB〜VG、VRBを設定して各色の発光特性のばらつき、製品間の発光特性のばらつきを補正できるようになされ、これにより正しいホワイトバランス、色再現性により表示画像を表示できるようになされている。
When the
なおこの実施例においては、これら原基準電圧VRT、VB〜VG、VRBのうち、最も電圧の高い原基準電圧VRTと、最も電圧の低い原基準電圧VRBとが、それぞれ黒レベル及び白レベルの階調に対応する原基準電圧であり、これにより以下においては、適宜、これら2つの原基準電圧VRT、VRBをそれぞれ黒レベル用原基準電圧VRT、白レベル用原基準電圧VRBと呼ぶ。またこれに対応してこれら黒レベル用原基準電圧VRT、白レベル用原基準電圧VRBに対応する原基準電圧設定データDVを、適宜、黒レベル用原基準電圧設定データ、白レベル用原基準電圧設定データと呼び、それぞれ符号DVVRT、DVVRBにより示し、またこれに対応してこれら以外の原基準電圧VB〜VGに係る原基準電圧設定データDVをそれぞれ符号DVVB〜DVVGにより示す。これによりメモリ40は、黒レベル用原基準電圧設定データDVVRT、白レベル用原基準電圧設定データDVVRB、これら以外の原基準電圧設定データDVVB〜DVVGを保持するようになされている。
In this embodiment, among these original reference voltages VRT, VB to VG, VRB, the original reference voltage VRT having the highest voltage and the original reference voltage VRB having the lowest voltage are the levels of the black level and the white level, respectively. Accordingly, in the following description, these two original reference voltages VRT and VRB will be appropriately referred to as a black level original reference voltage VRT and a white level original reference voltage VRB, respectively. Correspondingly, the original reference voltage setting data DV corresponding to the original reference voltage VRT for black level and the original reference voltage VRB for white level is appropriately set to the original reference voltage setting data for black level, the original reference voltage for white level. These are referred to as setting data, and are indicated by symbols DVVRT and DVVRB, respectively, and correspondingly, original reference voltage setting data DV related to the original reference voltages VB to VG are indicated by symbols DVVB to DVVG, respectively. Accordingly, the
またPDA31は、ユーザーの好みにより、さらには発光特性の経時変化に対応可能に、所定の処理手順をコントローラ33により実行して表示部34におけるホワイトバランス、黒レベル、白レベルを調整できるようになされ、この調整結果をメモリ36に記録して保持すると共に、この調整結果により表示部34の表示を設定するようになされている。このPDA31は、メモリ40に記録された工場出荷時に係る原基準電圧設定データDVVRT、DVVB〜DVVG、DVVRBについて、これらの調整に係る原基準電圧設定データDVVRT、DVVB〜DVVG、DVVRBの補正データD2を、これら原基準電圧設定データDVVRT、DVVB〜DVVG、DVVRBに対応する差分データΔDVVRT、ΔDVVB〜ΔDVVG、ΔDVVRBの形式により各色毎にメモリ36に記録して保持すると共に、このメモリ36に記録された補正データD2をコントローラ37の処理に応じたタイミングによりコントローラ37に出力し、これによりこのようなホワイトバランス調整等の調整結果を記録して保持し、さらにはこの調整結果により表示部34の表示を設定するようになされている。
Further, the
コントローラ37は、集積回路により構成され、装置本体32から出力される各色の画像データDR、DG、DBをライン単位で時分割多重化し、1系統による画像データD1を出力する。また装置本体32のコントローラ33から出力される補正データD2により原基準電圧設定データDVを補正して水平駆動回路45に出力する。
The
すなわちコントローラ37において、タイミングジェネレータ(TG)48は、画像データD1、DR〜DBに同期した各種タイミング信号を生成して出力する。メモリ制御回路49は、このタイミング信号を基準にしてメモリ50の動作を制御し、メモリ50は、装置本体32から出力される画像データDR〜RBを順次格納して出力することにより、画像データDR、DG、DBをライン単位で時分割多重化して画像データD1を出力する。
That is, in the
メモリ制御回路51は、メモリ40の動作を制御することにより、水平走査周期で、メモリ40から原基準電圧設定データDVを読み出して原基準電圧設定回路53に出力する。
The
原基準電圧設定回路53は、装置本体32のコントローラ33から出力される補正データD2により、メモリ制御回路51から出力される原基準電圧設定データDVを補正して出力する。すなわち図3に示すように、原基準電圧設定回路53は、メモリ制御回路51を介して入力される原基準電圧設定データDV(DVVRT、DVVB〜DVVG、DVVRB)を加算回路53Aに入力し、ここでコントローラ33から出力される補正データD2(ΔDVVRT、ΔDVVB〜ΔDVVG、ΔDVVRB)を加算することにより、これら原基準電圧設定データDVVRT、DVVB〜DVVG、DVVRBを補正する。またこのようにして補正してなる原基準電圧設定データDVVRT、DVVB、DVVG、DVVRBをエンコーダ53Bに入力し、ここでシルアルデータに変換して出力する。
The original reference
この一連の処理において、原基準電圧設定回路53は、水平駆動回路45における信号線SIGの駆動に対応して、原基準電圧設定データDVを出力する。しかしてこの実施例では、表示部34において、水平方向に連続する赤色、緑色、青色の画素を1組にして、この1組の画素を1つの駆動信号により時分割により駆動することにより、原基準電圧設定回路53は、1水平走査期間の間で、それぞれ赤色、緑色、青色の画像データDR、DG、DB用の原基準電圧設定データDVを切り換えて出力するようになされている。
In this series of processing, the original reference
水平駆動回路45は、コントローラ37とは別体の集積回路により構成され、コントローラ37から出力される画像データD1をシフトレジスタ13により上述した水平方向に連続する赤色、緑色、青色の画素による各組に振り分けた後、セレクタによるディジタルアナログ変換回路15A〜15Nによりそれぞれディジタルアナログ変換処理する。またこのディジタルアナログ変換処理結果による駆動信号を増幅回路16A〜16Nによりそれぞれ増幅して表示部34に出力し、表示部34は、それぞれセレクタ17A〜17Nにより増幅回路16A〜16Nから出力信号を各信号線SIGに振り分ける。
The
水平駆動回路45は、このような一連の処理に係るディジタルアナログ変換回路15A〜15Nの基準電圧V1〜V64を原基準電圧生成回路60、基準電圧生成回路59により原基準電圧設定データDVに応じて生成する。
The
図1は、この原基準電圧生成回路60、基準電圧生成回路59を示すブロック図である。ここで基準電圧生成回路59は、増幅回路27A〜27Hが省略されている点を除いて、図8について上述した基準電圧生成回路14と同一に形成され、原基準電圧生成回路60から出力される原基準電圧VRT、VB〜VG、VRBから抵抗分圧により基準電圧V1〜V64を生成して出力する。
FIG. 1 is a block diagram showing the original reference
原基準電圧生成回路60は、ディジタルアナログ変換回路(D/A)61A〜61Hによりそれぞれ原基準電圧設定データDVに応じて原基準電圧VRT、VB〜VG、VRBを生成する。
The original reference
すなわちディジタルアナログ変換回路61A〜61Hは、同一に構成され、それぞれ分圧回路62により基準電圧生成用電圧VCOMを分圧して原基準電圧の候補電圧を複数生成する。ここで分圧回路62は、抵抗値の等しい複数の抵抗の直列回路により構成され、この基準電圧生成用電圧VCOMを原基準電圧設定データDVのビット数に対応する分解能により分圧して出力する。この実施例においては、この原基準電圧設定データDVが6ビットにより形成され、また基準電圧生成用電圧VCOMが5〔V〕に設定され、これにより分圧回路62は、約80〔mV〕(≒5〔V〕/64)単位で、順次電圧が異なってなる64種類の候補電圧を出力する。
That is, the digital /
セレクタ63は、この分圧回路62から出力される64種類の候補電圧を原基準電圧設定データDVに応じて選択して出力する。
The
原基準電圧生成回路60においては、このようして生成される各ディジタルアナログ変換回路61A〜61Hの出力電圧を原基準電圧VRT、VB〜VG、VRBとして増幅回路64A〜64Hを介して出力し、基準電圧生成回路59は、これらの原基準電圧VRT、VB〜VG、VRBをそれぞれ抵抗直列回路26に入力して基準電圧V1〜V64を生成する。
The original reference
デコーダ65は、コントローラ37から出力されるシリアルデータによる原基準電圧設定データDVを順次取り込み、セレクタ17A〜17Nにおける接点の切り換えに対応するタイミングによりディジタルアナログ変換回路61A〜61Hに振り分けて出力する。
The
図4は、このようにして実現されるガンマ特性の例を示す特性曲線図である。この実施例においては、これらにより例えば符号L1Aにより示す特性曲線に対して符号L2Aにより示すように、原基準電圧設定データDVの設定によりガンマ特性を可変できるようになされ、これにより所望するガンマ特性により所望する画像を表示できるようになされている。また黒レベル用原基準電圧設定データDVVRT、白レベル用原基準電圧設定データDVVRBの設定により黒レベル、白レベルを各色毎に、製品毎に設定し、色毎、製品毎による発光特性のばらつき、発光特性の経時変化に対応できるようになされている。またさらにはライン反転に対応するようにメモリ40に2種類の原基準電圧設定データDVを格納して、又はライン反転に対応する補正データD2の切り換えにより、符号L3、符号L4に示す液晶表示パネルに係るガンマ特性についても、実現できるようになされている。
FIG. 4 is a characteristic curve diagram showing an example of the gamma characteristic realized in this way. In this embodiment, for example, the gamma characteristic can be varied by setting the original reference voltage setting data DV as shown by the reference L2A with respect to the characteristic curve shown by the reference L1A. A desired image can be displayed. Also, by setting the black level original reference voltage setting data DVVRT and the white level original reference voltage setting data DVVRB, the black level and the white level are set for each color and for each product, and the variation of the light emission characteristics for each color and for each product, It is designed to be able to cope with a change in light emission characteristics over time. Further, two kinds of original reference voltage setting data DV are stored in the
これらによりこの実施例において、原基準電圧生成回路60は、基準電圧生成用電圧VCOMより複数の原基準電圧VRT、VB〜VG、VRBを生成する原基準電圧生成回路を構成し、基準電圧生成回路59は、抵抗を複数個直列接続した分圧回路R1〜R7をさらに複数個直列接続して、両端及び分圧回路R1〜R7間に原基準電圧VRT、VB〜VG、VRBをそれぞれ入力し、複数個の分圧回路R1〜R7による分圧電圧により複数の基準電圧V1〜V64を出力する基準電圧生成回路を構成するようになされている。またディジタルアナログ変換回路15A〜15Nは、これら複数の基準電圧V1〜V64を入力し、対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路を構成するようになされ、またデコーダ65は、原基準電圧VRT、VB〜VG、VRBの設定を指示する原基準電圧設定データDVを入力する入力回路を構成するようになされている。また原基準電圧生成回路60において、分圧回路62は、基準電圧生成用電圧VCOMを分圧して、原基準電圧の候補電圧を複数生成する分圧回路を構成し、セレクタ63は、これら複数の候補電圧を入力して、原基準電圧設定データDV(DVVRT、DVVB〜DVVG、DVVRB)に応じて選択出力することにより、原基準電圧を出力する選択回路を構成するようになされている。またメモリ50及びメモリ制御回路49は、ライン単位で、同一色の画素に係る画像データが連続するように、各色の画素に係る画像データを時分割多重化して水平駆動回路に入力する時分割多重化回路を構成するようになされ、また原基準電圧設定回路53は、この時分割多重化した画像データに係る色の切り換えに対応して、原基準電圧設定データDVを切り換えるデータ切り換え回路を構成するようになされている。
Accordingly, in this embodiment, the original reference
(2)実施例の動作
以上の構成において、このPDA31では(図2)、表示に供する画像データDR〜DBが装置本体32からコントローラ37に入力され、ここでメモリ50を介して、ライン単位で同一色に係る画像データが連続してなるように時分割多重化処理され、その処理結果である画像データD1が水平駆動回路45に入力される。この水平駆動回路45において、画像データD1は、シフトレジスタ13に取り込まれ、ライン単位で、同一色に係る画像データが同時並列的にディジタルアナログ変換回路15A〜15Nに入力される。またこのディジタルアナログ変換回路15A〜15Nにおけるディジタルアナログ変換処理により、駆動信号に変換され、この駆動信号がそれぞれ増幅回路16A〜16Nを介してセレクタ17A〜17Nに入力される。これにより画像データD1は、表示部34において赤色、緑色、青色の順序により水平方向に順次循環的に繰り返されてなる有機EL素子による画素に対して、これら赤色、緑色、青色の画素による組み合わせに振り分けられた後、駆動信号に変換され、この駆動信号がセレクタ17A〜17Nにより赤色、緑色、青色の画素に係る信号線SIGに振り分けられ、これによりPDA31では、画像データDR〜DBにより各画素の階調が設定されて所望の画像が表示される。
(2) Operation of Embodiment In the above configuration, in this PDA 31 (FIG. 2), image data DR to DB for display is input from the apparatus
また原基準電圧生成回路60において(図1)、基準電圧生成用電圧VCOMより複数の原基準電圧VRT、VB〜VG、VRBが生成され、所定個数の抵抗を直列接続して形成された複数の分圧回路R1〜R7を、さらに直列接続してなる抵抗直列回路による基準電圧生成回路59において、これら原基準電圧VRT、VB〜VG、VRBを抵抗分圧して基準電圧V1〜V64が形成され、ディジタルアナログ変換回路15A〜15Nにおいて、この基準電圧V1〜V64の選択により画像データD1がディジタルアナログ変換処理されて駆動信号が生成され、これにより原基準電圧VRT、VB〜VG、VRBにより設定される折れ線近似によるガンマ特性により駆動信号が生成されて画像が表示される。
Further, in the original reference voltage generating circuit 60 (FIG. 1), a plurality of original reference voltages VRT, VB to VG, VRB are generated from the reference voltage generating voltage VCOM, and a plurality of resistors formed by connecting a predetermined number of resistors in series. In a reference
しかして有機EL素子においては、色毎、製品毎に発光特性が異なり、さらには経時変化により発光特性が変化することにより、このようにして画像データDR〜DBをディジタルアナログ変換処理して駆動信号を生成するようにして、このようにして設定される基準電圧V1〜V64を各色毎に、製品毎に設定し、経時変化に対応するように補正することが必要になる。 Thus, in the organic EL element, the light emission characteristics are different for each color and for each product, and further, the light emission characteristics are changed with time, so that the image data DR to DB are thus subjected to digital-analog conversion processing to drive signals. Thus, it is necessary to set the reference voltages V1 to V64 set in this way for each color and for each product, and to make corrections corresponding to changes with time.
このためPDA31では、各色毎に、製品毎に、発光特性が測定され、この測定結果より所望の発光特性を確保可能に、原基準電圧VRT、VB〜VG、VRBの設定を指示する原基準電圧設定データDVがメモリ40に記録されて保持される。またこの原基準電圧設定データDVを補正する補正データD2がユーザーによる調整操作に応動して装置本体32のメモリ36に記録されて保持される。PDA31では、原基準電圧設定回路53において、この原基準電圧設定データDVが補正データD2により補正された後、画像データD1の時分割多重化に対応して、順次、水平駆動回路45に入力される。
For this reason, the
水平駆動回路45においては、この原基準電圧設定データDVがデコーダ65により原基準電圧VRT、VB〜VG、VRBの各系統に分割され、これらの原基準電圧設定データDVがディジタルアナログ変換回路61A〜61Hによりディジタルアナログ変換処理されて原基準電圧VRT、VB〜VG、VRBが生成される。
In the
これによりこの実施例においては、この原基準電圧設定データDVの設定により、種々の発光特性に対応することができ、これにより種々の表示パネルに簡易かつ迅速に対応することができる。すなわち単にデータの変更でダイナミックレンジ調整、黒レベル調整し、さらにはガンマ特性を変更できることにより、従来に比して大幅に開発期間を短縮し、さらには開発に要する手間も低減することができる。 Thus, in this embodiment, by setting the original reference voltage setting data DV, various light emission characteristics can be dealt with, and various display panels can be dealt with easily and quickly. That is, the dynamic range adjustment, black level adjustment, and gamma characteristics can be changed simply by changing the data, so that the development period can be greatly shortened compared to the conventional case, and the effort required for development can also be reduced.
またこれにより色毎、製品毎の発光特性のばらつき、経時変化による発光特性の変化についても、柔軟に対応することができ、このような特性のばらつき、変化によるホワイトバランスのずれ、色再現性の劣化を有効に回避して高品質の表示画像を提供することができる。 This also makes it possible to flexibly cope with variations in emission characteristics for each color and product, and changes in emission characteristics due to changes over time. Such variations in characteristics, deviations in white balance due to changes, and color reproducibility Deterioration can be effectively avoided and a high-quality display image can be provided.
またこのように原基準電圧設定データDVにより原基準電圧VRT、VB〜VG、VRBを設定するようにして、画像データD1の伝送に係る時分割多重化の処理に対応して、原基準電圧設定データDVを切り換えることにより、1系統の原基準電圧生成回路を各色の画像データの処理に共用化することができ、これにより回路規模の増大を有効に回避して、全体構成を簡略化することができるようになされている。 Further, in this way, the original reference voltages VRT, VB to VG, VRB are set by the original reference voltage setting data DV, and the original reference voltage setting corresponding to the time division multiplexing processing related to the transmission of the image data D1. By switching the data DV, it is possible to share one system of the original reference voltage generation circuit for processing the image data of each color, thereby effectively avoiding an increase in circuit scale and simplifying the overall configuration. It is made to be able to.
またこのように原基準電圧設定データDVにより原基準電圧VRT、VB〜VG、VRBを設定するようにして、この原基準電圧VRT、VB〜VG、VRBを生成する原基準電圧生成回路を基準電圧生成回路側に設け、一体に集積回路化することにより、ガンマ設定の精度を向上し、生産性を向上することができる。 In addition, the original reference voltage VRT, VB to VG, VRB is set by the original reference voltage setting data DV in this way, and the original reference voltage generating circuit that generates the original reference voltages VRT, VB to VG, VRB is used as the reference voltage. By providing an integrated circuit on the generation circuit side, it is possible to improve the accuracy of gamma setting and improve productivity.
すなわち図10に示すように原基準電圧生成回路12Aを構成して、原基準電圧生成回路12Aと基準電圧生成回路14とを別の集積回路により作成した場合について考察を試みる。ここでこの原基準電圧生成回路12Aは、赤色用の原基準電圧R−VRT、R−VB〜R−VG、R−VRBを生成する分圧回路21R、緑色用の原基準電圧G−VRT、G−VB〜G−VG、G−VRBを生成する分圧回路21G、青色用の原基準電圧B−VRT、B−VB〜B−VG、B−VRBを生成する分圧回路21Bを設け、これら分圧回路21R、21G、21Bから出力される3系統の原基準電圧R−VRT、R−VB〜R−VG、R−VRB、G−VRT、G−VB〜G−VG、G−VRB、B−VRT、B−VB〜B−VG、B−VRBをセレクタ29により順次循環的に選択して基準電圧生成回路14に出力するものである。因みに、このような構成によっても、色毎に異なる発光特性には対応できるものの、分圧回路21を各色毎に設ける分、構成が複雑になって回路規模が増大し、また消費電力が増大する。またこれら分圧回路21R、21G、21Bのばらつきにより、色ずれが発生する。さらに、製品毎に異なる発光特性、発光特性の経時変化には対応できないことは言うまでもない。
That is, consider the case where the original reference
このように原基準電圧生成回路12Aと基準電圧生成回路14とを別の集積回路により形成する場合、原基準電圧VRT、VB〜VG、VRBを基準電圧生成回路14に出力する配線パターンに係る静電容量CA〜CHが数〔pF〕〜数10〔pF〕となることにより、図8について上述した液晶表示装置に係る構成と同様に、原基準電圧生成回路12Aの側と基準電圧生成回路14の側とにそれぞれ増幅回路24A〜24H、27A〜27Hを設けざるを得ず、これによりその分、消費電力が増大することになる。また原基準電圧VRT、VB〜VG、VRBの各経路にそれぞれ2つの増幅回路24A〜24H、27A〜27Hが設けられていることにより、増幅回路による原基準電圧VRT、VB〜VG、VRBのばらつきも大きくなる。
As described above, when the original reference
またこのような静電容量CA〜CHの大きな負荷を増幅回路24A〜24Hで駆動して、1水平操作期間で3回、原基準電圧VRT、VB〜VG、VRBを切り換えることが必要なことにより、これら増幅回路24A〜24H、27A〜27Hにおいては、液晶表示装置の場合に比して高速動作可能にすることが必要になり、これによりさらに消費電力が増大し、またコントロールIC等に係るトランジスタのチップ面積を大型化することが必要になり、その分、回路規模が増大する。またこのようにトランジスタのチップ面積が大型化すると、これに伴って増幅回路24A〜24H、27A〜27Hのばらつきも一段と大きくなり、また静電容量CA〜CHもばらつくことにより、上述したように原基準電圧設定データDVにより原基準電圧VRT、VB〜VG、VRBを設定するようにしても、原基準電圧生成回路と基準電圧生成回路とを別の集積回路により形成した場合、実用上十分な精度により原基準電圧VRT、VB〜VG、VRBを分圧回路R1〜R7に供給できなくなる。具体的に、この実施例においては、原基準電圧VRT、VB〜VG、VRBが80〔mV〕の分解能により生成されるのに対し、原基準電圧生成回路と基準電圧生成回路とを別の集積回路により形成した場合、この分解能の数倍程度、分圧回路R1〜R7に入力する原基準電圧VRT、VB〜VG、VRBがばらつくことになり、これにより実用に供することが困難になる。
In addition, it is necessary to drive such a large load with electrostatic capacitances CA to CH by the
なおこのような増幅回路の動作速度にあっては、セトリング時間により判定することができる。ここでセトリング時間は、このように原基準電圧VRT、VB〜VG、VRBを切り換えて、対応する信号線SIGの信号レベルが画像データD1の階調に対応する一定の信号レベルに安定するまでの期間であり(図7(F))、この例では増幅回路24A〜24Hのセトリング時間、増幅回路27A〜27Hのセトリング時間、増幅回路16A〜16Nのセトリング時間の総和となり、これら増幅回路24A〜24H、27A〜27H、16A〜16Nのうち、静電容量CA〜CHが大きいため増幅回路24A〜24Hで、セトリング時間が最も大きくなる。
Note that the operation speed of such an amplifier circuit can be determined by the settling time. Here, the settling time is such that the original reference voltages VRT, VB to VG, VRB are switched in this way until the signal level of the corresponding signal line SIG is stabilized at a constant signal level corresponding to the gradation of the image data D1. In this example, the sum of the settling time of the
しかしながらこの実施例のように原基準電圧生成回路を基準電圧生成回路側に設けて一体化すれば、原基準電圧VRT、VB〜VG、VRBの伝送路に係る静電容量を各段的に小さくすることができることにより、増幅回路を省略することができる。またこのように増幅回路を省略して残る増幅回路についても、チップ面積を大型化することなく原基準電圧VRT、VB〜VG、VRBの切り換えに対応することができ、これらにより原基準電圧設定データDVにより原基準電圧VRT、VB〜VG、VRBを設定するようにして、十分な精度を確保することができる。また増幅回路を省略できることにより、その分、構成を簡略化して消費電力を低減することができる。 However, if the original reference voltage generation circuit is provided on the reference voltage generation circuit side and integrated as in this embodiment, the capacitances associated with the transmission paths of the original reference voltages VRT, VB to VG, VRB are reduced step by step. By doing so, the amplifier circuit can be omitted. Further, the remaining amplifier circuit without the amplifier circuit can be switched to the original reference voltages VRT, VB to VG, VRB without increasing the chip area. Sufficient accuracy can be ensured by setting the original reference voltages VRT, VB to VG, VRB by DV. Further, since the amplifier circuit can be omitted, the configuration can be simplified and power consumption can be reduced accordingly.
またこのように原基準電圧設定データDVにより原基準電圧VRT、VB〜VG、VRBを設定するようにして、PDA31では、結局、1ラインで3回、原基準電圧設定データDVを出力してガンマ特性を切り換えることになる。これにより例えばノイズの混入により誤ってガンマ特性を設定した場合でも、このノイズの影響によるガンマの誤設定を1ラインに止めることができ、これによりノイズによる画質劣化を最小限度に止めることができる。
In this way, the original reference voltages VRT, VB to VG, VRB are set by the original reference voltage setting data DV, so that the
(3)実施例の効果
以上の構成によれば、ディジタルアナログ変換用の基準電圧の生成に使用する原基準電圧を、原基準電圧設定データに応じて生成することにより、発光特性のばらつき、経時変化を補正できるようにして、有機EL素子による表示装置に適用して好適な駆動回路、この駆動回路による表示装置を提供することができる。
(3) Advantages of the embodiment According to the above configuration, by generating the original reference voltage used for generating the reference voltage for digital-analog conversion in accordance with the original reference voltage setting data, variation in light emission characteristics, It is possible to provide a drive circuit suitable for application to a display device using an organic EL element so that the change can be corrected, and a display device using this drive circuit.
またこのとき基準電圧生成用電圧を分圧して原基準電圧の候補電圧を複数生成し、この複数の候補電圧の原基準電圧設定データに応じた選択出力により原基準電圧を生成することにより、簡易な構成で、高い精度により原基準電圧を生成することができる。 At this time, the reference voltage generating voltage is divided to generate a plurality of original reference voltage candidate voltages, and the original reference voltage is generated by the selection output corresponding to the original reference voltage setting data of the plurality of candidate voltages. With this configuration, the original reference voltage can be generated with high accuracy.
またこのような原基準電圧生成回路、基準電圧生成回路を他の構成と共に一体に集積回路化することにより、原基準電圧の出力に供する増幅回路を省略して、その分、従来に比して構成を簡略化し、さらには消費電力を低減して、実用上十分な精度によりガンマを設定することができる。 Also, by integrating the original reference voltage generation circuit and the reference voltage generation circuit together with other components into an integrated circuit, an amplifier circuit for providing the output of the original reference voltage is omitted, and compared with the conventional case. The gamma can be set with a practically sufficient accuracy by simplifying the configuration and further reducing the power consumption.
また表示部における画素の繰り返しに対応して、ライン単位で、同一色の画素に係る画像データが連続するように画像データを時分割多重化して伝送して表示部を駆動するようにして、この時分割多重化に係る画像データの切り換えに対応して、原基準電圧設定データにより原基準電圧を切り換えることにより、各色で原基準電圧生成回路、基準電圧生成回路を共用化して、各色による異なる発光特性を補正することができ、その分、簡易な構成により高品位の表示画像を形成することができる。 Corresponding to the repetition of the pixels in the display unit, the image data is time-division multiplexed and transmitted so as to drive the display unit in units of lines so that the image data relating to the pixels of the same color is continuous. Corresponding to the switching of image data related to time-division multiplexing, the original reference voltage is switched by the original reference voltage setting data, so that the original reference voltage generation circuit and the reference voltage generation circuit are shared by each color, and different light emission by each color The characteristics can be corrected, and accordingly, a high-quality display image can be formed with a simple configuration.
また表示部の経時変化を補正する補正データにより補正して原基準電圧設定データを生成することにより、経時変化についても対応することができる。 In addition, it is possible to cope with a change with time by generating original reference voltage setting data by correcting with correction data for correcting the change with time of the display unit.
なお上述の実施例においては、原基準電圧生成回路の各ディジタルアナログ変換回路にそれぞれ分圧回路を設ける場合について述べたが、本発明はこれに限らず、この分圧回路にあっては、これらディジタルアナログ変換回路で共用化するようにしてもよい。 In the above-described embodiments, the case where the voltage dividing circuit is provided in each digital-analog conversion circuit of the original reference voltage generating circuit has been described. However, the present invention is not limited to this, and the voltage dividing circuit includes these voltage dividing circuits. The digital / analog conversion circuit may be shared.
また上述の実施例においては、本発明をPDAに適用する場合について述べたが、本発明はこれに限らず、種々の映像機器に広く適用することができる。 In the above-described embodiments, the case where the present invention is applied to a PDA has been described. However, the present invention is not limited to this and can be widely applied to various video devices.
本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機EL素子による表示装置に適用することができる。 The present invention relates to a driving circuit for a flat display device and a flat display device, and can be applied to a display device using an organic EL element, for example.
1……液晶表示装置、2、34……表示部、3R、3G、3B……画素、4、45……水平駆動回路、6、32……装置本体、7、33、37……コントローラ、9、49、51……メモリ制御回路、10、36、40、50……メモリ、12、60……原基準電圧生成回路、13……シフトレジスタ、14、59……基準電圧生成回路、15A〜15N、61A〜61H……ディジタルアナログ変換回路、16A〜16N、24A〜24H、27A〜27H、64A〜64H……増幅回路、17A〜17N、63……セレクタ、21、62、R1〜R7……分圧回路、26……抵抗直列回路、31……PDA、53……原基準電圧設定回路、53B……エンコーダ、65……デコーダ
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device, 2, 34 ... Display part, 3R, 3G, 3B ... Pixel, 4, 45 ... Horizontal drive circuit, 6, 32 ... Main body, 7, 33, 37 ... Controller, 9, 49, 51 ... Memory control circuit, 10, 36, 40, 50 ... Memory, 12, 60 ... Original reference voltage generation circuit, 13 ... Shift register, 14, 59 ... Reference voltage generation circuit, 15A -15N, 61A-61H: Digital-analog conversion circuit, 16A-16N, 24A-24H, 27A-27H, 64A-64H ... Amplification circuit, 17A-17N, 63 ... Selector, 21, 62, R1-R7 ... ... voltage divider circuit, 26 ... resistor series circuit, 31 ... PDA, 53 ... original reference voltage setting circuit, 53B ... encoder, 65 ... decoder
Claims (8)
基準電圧生成用電圧より複数の原基準電圧を生成する原基準電圧生成回路と、
抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と、
前記原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、 前記原基準電圧生成回路は、
前記原基準電圧設定データに応じて、前記原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有する
ことを特徴とするフラットディスプレイ装置の駆動回路。 In a drive circuit of a flat display device for generating a drive signal by performing digital-analog conversion processing on image data, and driving a signal line of a display unit in which pixels are arranged in a matrix by the drive signal,
An original reference voltage generating circuit for generating a plurality of original reference voltages from a reference voltage generating voltage;
A plurality of voltage dividing circuits having a plurality of resistors connected in series are further connected in series, and the original reference voltage is input between both ends and the voltage dividing circuit, and a plurality of voltages are divided by the plurality of voltage dividing circuits. A reference voltage generation circuit for outputting a reference voltage;
A plurality of selection circuits for outputting the drive signal by inputting the plurality of reference voltages and selectively outputting the selected reference voltages according to the image data of the corresponding signal lines;
An input circuit for inputting original reference voltage setting data for instructing the setting of the original reference voltage, and the original reference voltage generation circuit,
A drive circuit for a flat display device, comprising: a plurality of digital-analog conversion circuits that respectively generate the original reference voltages in accordance with the original reference voltage setting data.
前記基準電圧生成用電圧を分圧して、前記原基準電圧の候補電圧を複数生成する原基準電圧用の分圧回路と、
前記複数の候補電圧を入力して原基準電圧設定データに応じて選択出力することにより、前記原基準電圧を出力する選択回路とを有する
ことを特徴とする請求項1に記載のフラットディスプレイ装置の駆動回路。 The digital-to-analog converter circuit is
A voltage dividing circuit for the original reference voltage that divides the reference voltage generating voltage to generate a plurality of candidate voltages of the original reference voltage;
The flat display device according to claim 1, further comprising: a selection circuit that outputs the original reference voltage by inputting the plurality of candidate voltages and selectively outputting the candidate voltage according to original reference voltage setting data. Driving circuit.
ことを特徴とする請求項1に記載のフラットディスプレイ装置の駆動回路。 The driving circuit for a flat display device according to claim 1, wherein the original reference voltage generation circuit, the reference voltage generation circuit, the selection circuit, and the input circuit are integrated into an integrated circuit.
前記原基準電圧生成回路は、
該時分割多重化されて入力される前記画像データに係る色の切り換えに対応して、前記原基準電圧を切り換える
ことを特徴とする請求項1に記載のフラットディスプレイ装置の駆動回路。 The image data related to the pixels of each color is time-division multiplexed and input so that the image data related to the pixels of the same color is continuous in line units,
The original reference voltage generation circuit includes:
2. The driving circuit for a flat display device according to claim 1, wherein the original reference voltage is switched in response to the switching of the color associated with the image data input by time division multiplexing. 3.
マトリックス状に画素を配置してなる表示部と、
駆動信号により前記表示部の信号線を駆動する水平駆動回路とを有し、
前記水平駆動回路は、
基準電圧生成用の電源より複数の原基準電圧を生成する原基準電圧生成回路と、
抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
前記複数の基準電圧を入力して、対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路とを備え、
前記原基準電圧生成回路は、
原基準電圧設定データに応じて、前記原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有する
ことを特徴とするフラットディスプレイ装置。 In a flat display device that displays an image based on image data,
A display unit in which pixels are arranged in a matrix,
A horizontal drive circuit for driving a signal line of the display unit by a drive signal,
The horizontal drive circuit includes:
An original reference voltage generation circuit for generating a plurality of original reference voltages from a power supply for generating a reference voltage;
A plurality of voltage dividing circuits having a plurality of resistors connected in series are further connected in series, and the original reference voltage is input between both ends and the voltage dividing circuit, and a plurality of voltages are divided by the plurality of voltage dividing circuits. A reference voltage generation circuit for outputting a reference voltage;
A plurality of selection circuits for inputting the plurality of reference voltages and selectively outputting according to the image data related to the corresponding signal lines, thereby outputting the drive signal;
The original reference voltage generation circuit includes:
A flat display device comprising: a plurality of digital-analog conversion circuits that respectively generate the original reference voltages in accordance with original reference voltage setting data.
前記基準電圧生成用電圧を分圧して、前記原基準電圧の候補電圧を複数生成する原基準電圧用の分圧回路と、
前記複数の候補電圧を入力して前記原基準電圧設定データに応じて選択出力することにより、前記原基準電圧を出力する選択回路とを有する
ことを特徴とする請求項5に記載のフラットディスプレイ装置。 The digital-to-analog converter circuit is
A voltage dividing circuit for the original reference voltage that divides the reference voltage generating voltage to generate a plurality of candidate voltages of the original reference voltage;
The flat display device according to claim 5, further comprising: a selection circuit that outputs the original reference voltage by inputting the plurality of candidate voltages and selectively outputting the candidate voltage according to the original reference voltage setting data. .
前記水平駆動回路は、
前記画像データに係る色の切り換えに対応して、前記駆動信号の出力を切り換える選択回路を有する
ことを特徴とする請求項5に記載のフラットディスプレイ装置。 A time-division multiplexing circuit that time-division-multiplexes the image data relating to the pixels of each color and inputs them to the horizontal drive circuit so that the image data relating to the pixels of the same color is continuous in line units; A data switching circuit for switching the original reference voltage setting data in response to the switching of the colors related to the multiplexed image data,
The horizontal drive circuit includes:
The flat display device according to claim 5, further comprising: a selection circuit that switches output of the drive signal in response to switching of colors related to the image data.
前記表示部の経時変化を補正する補正データにより補正して前記原基準電圧設定データを生成する
ことを特徴とする請求項7に記載のフラットディスプレイ装置。
The data switching circuit is
The flat display device according to claim 7, wherein the original reference voltage setting data is generated by correction using correction data for correcting a change with time of the display unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099117A JP2005284037A (en) | 2004-03-30 | 2004-03-30 | Drive circuit for flat display device and flat display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099117A JP2005284037A (en) | 2004-03-30 | 2004-03-30 | Drive circuit for flat display device and flat display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005284037A true JP2005284037A (en) | 2005-10-13 |
Family
ID=35182467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004099117A Pending JP2005284037A (en) | 2004-03-30 | 2004-03-30 | Drive circuit for flat display device and flat display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005284037A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005300866A (en) * | 2004-04-09 | 2005-10-27 | Sony Corp | Flat display device |
JP2009075602A (en) * | 2008-11-07 | 2009-04-09 | Fujitsu Ltd | Liquid crystal display |
JP2010122652A (en) * | 2008-11-18 | 2010-06-03 | Samsung Electronics Co Ltd | Apparatus for providing grayscale voltage and display device using the same |
JP2013200571A (en) * | 2013-05-13 | 2013-10-03 | Japan Display Inc | Liquid crystal display device and transflective liquid crystal display device |
US8891044B2 (en) | 2006-10-10 | 2014-11-18 | Japan Display Inc. | Color display, liquid crystal display, and semi-transmissive liquid crystal display |
CN110036437A (en) * | 2016-10-27 | 2019-07-19 | 杜尔利塔斯有限公司 | The method for operating display driver |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359595A (en) * | 1989-07-28 | 1991-03-14 | Hitachi Ltd | Matrix display device |
JP2002123232A (en) * | 2000-06-28 | 2002-04-26 | Lg Philips Lcd Co Ltd | Device and method for correcting gamma voltage and video data of liquid crystal display device |
JP2002366112A (en) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | Liquid crystal driving device and liquid crystal display device |
JP2003098998A (en) * | 2001-09-25 | 2003-04-04 | Toshiba Corp | Planar display device |
JP2003157051A (en) * | 2001-09-04 | 2003-05-30 | Toshiba Corp | Display device |
JP2003288057A (en) * | 2002-03-28 | 2003-10-10 | Fuji Photo Film Co Ltd | Liquid crystal display device |
-
2004
- 2004-03-30 JP JP2004099117A patent/JP2005284037A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359595A (en) * | 1989-07-28 | 1991-03-14 | Hitachi Ltd | Matrix display device |
JP2002123232A (en) * | 2000-06-28 | 2002-04-26 | Lg Philips Lcd Co Ltd | Device and method for correcting gamma voltage and video data of liquid crystal display device |
JP2002366112A (en) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | Liquid crystal driving device and liquid crystal display device |
JP2003157051A (en) * | 2001-09-04 | 2003-05-30 | Toshiba Corp | Display device |
JP2003098998A (en) * | 2001-09-25 | 2003-04-04 | Toshiba Corp | Planar display device |
JP2003288057A (en) * | 2002-03-28 | 2003-10-10 | Fuji Photo Film Co Ltd | Liquid crystal display device |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4674443B2 (en) * | 2004-04-09 | 2011-04-20 | ソニー株式会社 | Flat display device |
JP2005300866A (en) * | 2004-04-09 | 2005-10-27 | Sony Corp | Flat display device |
US9626918B2 (en) | 2006-10-10 | 2017-04-18 | Japan Display Inc. | Color display, liquid crystal display, and semi-transmissive liquid crystal display |
US8891044B2 (en) | 2006-10-10 | 2014-11-18 | Japan Display Inc. | Color display, liquid crystal display, and semi-transmissive liquid crystal display |
US10551664B2 (en) | 2006-10-10 | 2020-02-04 | Japan Display Inc. | Color display, liquid crystal display, and semi-transmissive liquid crystal display |
US10935834B2 (en) | 2006-10-10 | 2021-03-02 | Japan Display Inc. | Color display device |
JP2009075602A (en) * | 2008-11-07 | 2009-04-09 | Fujitsu Ltd | Liquid crystal display |
JP2010122652A (en) * | 2008-11-18 | 2010-06-03 | Samsung Electronics Co Ltd | Apparatus for providing grayscale voltage and display device using the same |
JP2013200571A (en) * | 2013-05-13 | 2013-10-03 | Japan Display Inc | Liquid crystal display device and transflective liquid crystal display device |
CN110036437A (en) * | 2016-10-27 | 2019-07-19 | 杜尔利塔斯有限公司 | The method for operating display driver |
US10847068B2 (en) | 2016-10-27 | 2020-11-24 | Dualitas Ltd | Method of operating a display driver |
CN110036437B (en) * | 2016-10-27 | 2021-09-28 | 杜尔利塔斯有限公司 | Method for operating display driver |
JP7049335B2 (en) | 2016-10-27 | 2022-04-06 | デュアリタス リミテッド | How to get the display driver to work |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698720B2 (en) | Display signal processing device and display device | |
JP4239095B2 (en) | Flat display device drive circuit and flat display device | |
KR100630654B1 (en) | Display device, driver circuit therefor and method of driving same | |
US20150145898A1 (en) | Display device and driving circuit thereof | |
KR101128501B1 (en) | Drive circuit for flat display apparatus and flat display apparatus | |
KR100520383B1 (en) | Reference voltage generating circuit of liquid crystal display device | |
JP4099671B2 (en) | Flat display device and driving method of flat display device | |
US20040104878A1 (en) | Display device and its gamma correction method | |
JP4114628B2 (en) | Flat display device drive circuit and flat display device | |
KR101818213B1 (en) | Driving device and display device including the same | |
JP2005316188A (en) | Driving circuit of flat display device, and flat display device | |
JP2005284037A (en) | Drive circuit for flat display device and flat display device | |
JP4525343B2 (en) | Display drive device, display device, and drive control method for display drive device | |
JP4748225B2 (en) | Integrated circuit device, electro-optical device and electronic apparatus | |
JP4674443B2 (en) | Flat display device | |
JP2006276114A (en) | Liquid crystal display device | |
JP2009217044A (en) | Display drive, display device and display drive method | |
JP2007240895A (en) | Driving circuit for display device | |
US20060092118A1 (en) | Driving circuit having multiple output voltages, display driving circuit and driving method thereof | |
JP2008107611A (en) | Driving circuit for display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090326 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090326 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |