[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005277433A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005277433A
JP2005277433A JP2005131255A JP2005131255A JP2005277433A JP 2005277433 A JP2005277433 A JP 2005277433A JP 2005131255 A JP2005131255 A JP 2005131255A JP 2005131255 A JP2005131255 A JP 2005131255A JP 2005277433 A JP2005277433 A JP 2005277433A
Authority
JP
Japan
Prior art keywords
resin substrate
lsi
hole
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005131255A
Other languages
English (en)
Inventor
Susumu Shibata
進 柴田
Tadashi Inuzuka
忠志 犬塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005131255A priority Critical patent/JP2005277433A/ja
Publication of JP2005277433A publication Critical patent/JP2005277433A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置単層配線板を用い、構造が簡素化され、価格を低く抑えることができる半導体装置を提供する。
【解決手段】第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板300と、一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線304,308と、前記金属配線に接続された複数のバンプ電極344,348を備えるとともに前記樹脂基板の前記第1の表面上の前記貫通孔に対応する領域上に搭載された半導体チップ350と、前記バンプ電極と接続される領域を除く前記金属配線を覆う絶縁シート341と、前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボール334,338と、を含む。
【選択図】図7

Description

本発明は、LSIのパッケージに係り、特に、LSIチップと略同じ大きさの半導体装置に関するものである。
従来、この種のパッケージは、μ−BGA、チップサイズパッケージ、CSP等種々の名前で呼ばれ、また色々なタイプのチップサイズパッケージが開発されている。
このような、第2のチップサイズパッケージについては、例えば、非特許文献1に記載されるものがあった。
図11はかかる従来のチップサイズパッケージがセラミック基板に実装された全体断面図、図12は図11のA部拡大断面図である。
これらの図に示すように、LSIチップ1のアルミニューム電極2にAuのスタッドバンプ3が形成され、これが2層配線のセラミック基板5にフリップチップボンディングされている。
セラミック基板5の上配線層7と下配線層8はビアホール6でつながっている。このセラミック基板5とこのスタッドバンプ3とは、AgPdペースト4で電気的につながり、このAgPdペースト4はこのセラミック基板5のビアホール6と電気的に接続されている。そのLSIチップ1とこのセラミック基板5とは両者間に注入された封止樹脂9で固定されている。このセラミック基板5の裏面にはランド8Aが形成され、ビアホール6と電気的に接続され、さらにこのランド8Aは外部配線に接続される。
また、2層のプリント基板にLSIをワイヤボンド後、LSI搭載側をモールドし、パッケージ裏面にエリヤ状に半田バンプを形成する(実装は、この半田バンプにより、基板に直接ハンダ付けする)。
実践講座 「VLSIパッケージング技術(下)」、日経BP社発行、1993年5月31日 174頁
しかしながら、上記した従来の構造ではLSIを配線基板に実装するのに、2多層のセラミック基板を用いるので高価格となる。また、セラミックの膨張係数等の影響を除去するには、セラミックの厚さを0.4mm以下にする必要があり、安定に操作するにはセラミックとしては薄すぎる。
また、以下のような問題点を有している。
(1)プリント基板(上記文献ではエポキシ樹脂)とモールド樹脂間の密着性が悪く、両者の接合面からしばしば剥離が生ずる。
(2)プリント基板とモールド材の熱膨張係数の違いから、リフロー時、パッケージに反りが生じ、信頼性のある搭載が不可能となる。
(3)2層のプリント基板を配線基板に実装することになるので、価格が割高となる。
(4)モールド用の金型が必要であり、しかも、モールド材に離型剤の添加が必要である(モールド樹脂と基板、配線金属等の密着が悪くなる)。
(5)放熱が良くない。
(6)プリント基板(文献ではエポキシ樹脂)を用いるので、プリント基板の耐熱性を超える用途には用いられない。
など、多数の問題点があり、ファインピッチQFPの未達分野をフォローする技術と称せられながら、その一般的な実用化が今なお危ぶまれている。
本発明は、上記問題点を除去し、単層配線板を用い、構造が簡素化され、価格を低く抑えることができる半導体装置を提供することを目的とする。
本発明は、上記目的を達成するために、
〔1〕半導体装置において、第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面上の前記貫通孔に対応する領域上に搭載された半導体チップと、前記バンプ電極と接続される領域を除く前記金属配線を覆う絶縁シートと、前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、を含むことを特徴とする半導体装置。
〔2〕上記〔1〕記載の半導体装置において、前記金属配線の前記貫通孔に対応する部分は前記樹脂基板における前記半導体チップの搭載された領域内に位置することを特徴とする。
〔3〕上記〔1〕記載の半導体装置において、前記金属配線の前記バンプ電極と接続される部分は、前記樹脂基板の周辺近傍に配置されることを特徴とする。
〔4〕上記〔1〕記載の半導体装置において、前記樹脂基板は前記半導体チップと略同形状であることを特徴とする。
〔5〕半導体装置において、第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、前記樹脂基板の前記第1の表面上に形成され、一部が前記貫通孔を介して前記樹脂基板の前記第2の表面側に突出するように折り曲げられている金属配線と、前記第1の表面上の前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面側に搭載された半導体チップと、を含むことを特徴とする半導体装置。
〔6〕上記〔5〕記載の半導体装置において、前記金属配線の前記貫通孔に対応する部分は前記樹脂基板における前記半導体チップの搭載された領域内に位置することを特徴とする。
〔7〕上記〔6〕記載の半導体装置において、前記金属配線の前記バンプ電極と接続される部分は、前記樹脂基板の周辺近傍に配置されることを特徴とする。
〔8〕半導体装置において、第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、前記金属配線の前記貫通孔に対応する領域上に設けられた絶縁シートと、前記絶縁シートの前記貫通孔に対応する領域上に搭載され、前記金属配線の前記絶縁シートから露出する部分に電気的に接続された複数の電極を有する半導体チップと、前記樹脂基板の前記第1の表面の一部を露出するように前記半導体チップを封止する封止樹脂と、前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、を含むことを特徴とする。
〔9〕上記〔8〕記載の半導体装置において、前記樹脂基板は単層基板であることを特徴とする。
〔10〕上記〔8〕又は〔9〕記載の半導体装置において、前記樹脂基板はガラスエポキシ基板であることを特徴とする。
〔11〕上記〔8〕又は〔9〕記載の半導体装置において、前記樹脂基板はポリイミドフィルムであることを特徴とする。
〔12〕上記〔9〕から〔11〕のいずれか1項に記載の半導体装置において、前記半導体チップの前記電極は、ワイヤを介して前記金属配線に接続されることを特徴とする半導体装置。
本発明によれば、以下のような効果を奏することができる。
(1)LSIにバンプを形成することなくパッケージを作製することが可能であり、しかも単層配線板を用いるので価格を低く抑えることができる。
また、単層配線板にLSIを実装し、パッケージを作製するようにしたので、小型化を図るとともに、価格を低く抑えることができる。
(2)LSIの周辺に端子を形成するようにしたので、上記(1)の構成に加え、端子間の間隔を十分にとり、確実な接続を行うことができる。
(3)単層配線板に形成されるバンプをLSIの面積内に配置するようにしたので、上記(1)の構成に加え、集積度を高め、小型化を図ることができる。
(4)略LSIの面積を有する単層配線板にLSIを実装し、パッケージを作製するようにしたので、小型化を図るとともに、価格を低く抑えることができる。
(5)前記単層配線基板の開口から金属配線板の先端または途中部分が突出した電極部を形成するようにしたので、集積度を高めるとともに、低価格のチップサイズパッケージを得ることができる。
また、半田ボールを使用しないので接続部に傷がつき難い。実装前の素子評価にも便利である。
(6)簡単な工程で、多くの小型パッケージを低価格で製造することができる。
(7)従来のプリント基板を用いることなく、小型パッケージ(BGA)を得ることができる。
(8)プリント基板を用いないので、エポキシ樹脂と基板との剥離の心配が無い。いわゆる、モールド用の金型を用いないので、エポキシ樹脂に離型剤を入れる必要がなく、しかも、金属とエポキシ樹脂との接着を良くするカップリング剤を十分に用いることができる。
従って、樹脂と金属、樹脂とLSIとの接続を確かなものにでき、信頼性の高い小型パッケージを得ることができる。
LSIのパッドからのワイヤを通った信号は、直接接続用の半田ボールに至るので、接続距離を短くでき、電気特性の良好な小型パッケージを得ることができる。
工数が少なく、材料も少ないので低価格のパッケージを得ることができる。
モールド用の金型が不要なので初期投資が少ない。
更に、樹脂の硬化時、既に金属片が形成されているので、樹脂と金属との熱膨張係数の違いによる応力の発生は極めて小さい。
本発明の半導体装置は、第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面上の前記貫通孔に対応する領域上に搭載された半導体チップと、前記バンプ電極と接続される領域を除く前記金属配線を覆う絶縁シートと、前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、を含む。
以下、本発明の実施例について図を参照しながら説明する。
図1は本発明の第1実施例を示すLSIを実装するための単層の樹脂基板の平面図、図2は図1のA−A′断面図、図3はその樹脂基板を有する小型パッケージの断面図である。
ここで、LSIを実装するために、例えば、単層の樹脂基板を用いる。必ずしも樹脂に限定するものではないが、樹脂基板が現在のところ低価格であり望ましい。
図1において、100は配線層を支える樹脂基板であり、ポリイミドフィルム、ガラスエポキシ基板が用いられる。ポリイミドフィルムの場合、50μm前後の厚さが一般的である。ガラスエポキシ基板の場合は、通常のプリント基板を用いることができる。
101,102,103,…,108は、LSIの各電極とワイヤボンディングにより電気的に接続される銅配線板であり(必ずしも銅である必要はない)、略35μm位の厚さがよく用いられる。101はランド111につながり、102はランド112につながり、103はランド113につながる。他も同様である。
ランド111内に点線で示された121は、樹脂基板100の樹脂部に形成された穴である(従って、銅のランド111は樹脂基板100の裏面に露出している)。
穴122,穴123,…,128も同様であり、樹脂基板100の裏面に露出している。130はリードフレームにおけるダイパッドに相当する。このように、樹脂基板100に銅配線板101,102,103,…,108、ランド111,112,113,…,118、ダイパッド130、そして、ダイパッド130には開口131等が形成されている。
本実施例に用いる樹脂基板をよりよく理解するため、図2に示すように、ダイパッド(金属板、例えば銅板)130の直下も樹脂が削除され開口131が形成されている。この穴131の形成は、本発明においては必ずしも必要ではない。
この様にして準備された樹脂基板100のダイパッド130に、図3に示すように、LSI140をダイスボンディングし、さらにLSI140の各電極から銅配線板101,102,103,…,108にワイヤボンディングを行う。次に、LSI140,ワイヤ141,142等を保護するためモールド樹脂143でモールドを行う。
最後に、極通常の手法により半田ボール152,153を穴121,122,123,124,…,128の露出面に設置して一個のパッケージとする。このLSIが放熱を特に必要とする場合は、ダイパッド130の裏面にも半田等のダイバッド(金属)151を設置し、配線基板に熱的に接続させ放熱効果をあげることができる。
図3において、モールド樹脂143を用いてモールドするが、その場合、全面にモールドする場合もある。いわゆる、ポッティング剤をポッティングするのみでもよい。141はLSI140の電極から銅配線板104にボンディングされたワイヤであり、142はLSI140の電極から銅配線板108にボンディングされたワイヤである。
そして、半田ボール152はランド114に、半田ボール153はランド118に接続されている。
図4は本発明の第2実施例を示すLSIを実装するための単層の樹脂基板の平面図、図5はその樹脂基板にLSIを実装した小型パッケージの断面(図4のB−B′線に対応する断面)図である。以下、第1実施例と同じ部分の説明は省略する。
上記第1実施例では配線基板に接続するための半田ボール152,153は、LSI140の周囲に存在した。しかし、よりパッケージの寸法を小さくするため第2実施例では、その半田ボールのほとんどをLSIの直下に設置する。
これらの図に示すように、銅配線板201の先端にあるランド211,214,218はLSI240の直下に存在する。221,224,228はランド211における樹脂にあけられた穴である(第1実施例と同様である)。銅配線板202は本実施例では、LSI240の直下にはない。銅配線板204に連なるランド214は直下に存在する。以下同様である。図4の一点破線231は銅配線板201,203,204,205,207,208の上に塗布された絶縁シートである。
この基板の絶縁シート231にLSI240のダイスボンドを行い、次にワイヤボンド、モールド樹脂243を被着した後、樹脂基板200の樹脂側(本発明では裏面と記載)から穴228,224に半田ボール238,234を配置する。なお、図5において、241、242はワイヤである。
図6は本発明の第3実施例を示すLSIを実装するための単層の樹脂基板の平面図、図7はその樹脂基板にLSIを実装した小型パッケージの断面(図6のC−C′線断面)図である。
この実施例では搭載するLSIにバンプを形成し、フリップチップ方式により基板にひとまず実装し、チップサイズパッケージとし、次に、そのチップサイズパッケージを回路基板に実装する形態をとる。
図6において、既に述べた様に300は樹脂基板であり、例えば、絶縁層に金属板を張り付け、この金属板を所望の形状にエッチング等により加工形成したものである。点線で囲った部分にLSI350が搭載される。301,302,303,304,…308は加工形成された銅等による金属配線板で、この部分にLSI350の各電極からワイヤがボンドされる。
311,312,313,314,…318は、それぞれ金属配線板301,302,303,304,…308と電気的に連なったランドであり、点線350の内側に設置されている。321,322,323,324,…328は各ランド311,312,313,314,…318の部分に絶縁層のみに形成された穴でありLSIの搭載されない側には銅板が露出している。
一点破線341はこの基板に接着された絶縁シートであり、ランド311,312,313,314,…318の内側に存在する様に設置される。
このような基板にLSI350をフリップチップ実装した状態が図7に示されており、図6のC−C′線に沿う断面図である。図において、344、348はLSI350に形成された半田ボールであり、穴324,328の部分に半田ボール334,338が設置されている。必要に応じて樹脂モールドする。
次に、本発明の第4実施例について説明する。
この第4実施例では本発明のチップサイズパッケージと外部回路との電気接続に半田ボール等は使用せずパッケージの配線板の一部を加工して接続端子とする手法について説明する。
図8は本発明の第4実施例を示すLSIを実装するための単層の樹脂基板の平面図、図9は図8のD−D′断面図、図10はその樹脂基板を有する小型パッケージの断面図である。
これらの図に示すように、400は配線板を支える絶縁基板、配線板401,402,403,…408等にLSIが接続される。421,422,423,424,…428は絶縁板に形成された穴である。411は配線板401に連なり外部回路と接続する端子である。414は配線板404に連なり外部基板と接続する端子である。同様に、418は配線板408に連なり外部回路に接続する端子である。
端子411は穴421の場所で宙に浮いている。端子414は穴424の場所で宙に浮いている。端子418は穴428で宙に浮いている。他も同様である。この様な構造は通常の技術で容易に作製できる。例えば、穴を予め形成した絶縁基板に金属板を張り付け、これを表面からエッチングすればよい。
次に、宙に浮いたこれら端子を加工する。この加工も通常の手段で容易に実現できる。端子414,418は外部回路と接続し易いように変形している。
LSIを接続した状態が図10に示されているが、要部を明確にするために、絶縁シートやモールド樹脂は図示されておらず、省略されている。
また、454,458はLSI450に形成されたバンプであり、配線板404,408に接続されている。
さらに、以下のような利用形態をとることができる。
(1)上記実施例では説明を容易にするため(樹脂)基板にLSIを一個搭載した例を説明したが、複数個搭載することも可能であり、また同時にチップ部品等を搭載することも可能である。
(2)LSI、チップ部品群を複数個基板に搭載後、それぞれを工程の途中、または最後に切り離すようにしてもよい。
(3)半田ボールを設置する場合は、半田レジストの記述は行わなかったが、基板の絶縁層部分にレジスト層の役目を兼ねさせたためであり、改めて半田レジスト層を塗布するようにしてもよい。
(4)第2実施例において、絶縁シートを用いた。この絶縁シートはLSIをダイスボンドするときの接着剤で代用することができる。
(5)第3実施例においては、バンプを用いたが、そのバンプは金、銅等の場合、鉛−錫半田の場合等がある。また、絶縁シートはバンプが接続時溶融して流出するのを防ぐ半田ダムの役割を持たせるもので、金、銅等を用いた場合は特に必要としなかった。
(6)第4実施例においては、LSIがフリップチップ実装されているが、この実装方法に限ったものではなく、ワイヤボンド実装等他の実装方法によってもよい。また、外部回路との接続場所が常にLSI直下にある必要はない。
更に、単層配線基板の配線の先端部分を加工して接続端子とする説明を行ったが、必ずしも先端で有る必要はなく、途中部分を開口(スルーホール)上に浮かし、これを加工するようにしてもよい。
次に、本発明の第5実施例について説明する。
図13〜図18は本発明の第5実施例を示す構成図であり、図13は本発明の第5実施例を示すLSIの実装基板を示す斜視図、図14は図13のE−E′線断面図、図15はそのLSIの実装基板の平面図、図16は本発明の第5実施例を示す小型パッケージの製造工程断面図である。
図13において、500は金属基板、例えばコバール板または銅板であり、30〜100μm厚である。この金属基板500にLSI511,512,513,514,515,516,…を規則正しくダイスボンドする。例えば、LSI511とLSI512との間隔L1 、LSI511とLSI514との間隔L2 は既知である。お互いの角度も既知である。501,502…はボンディングを行う場合の基準孔である。基準孔501,502…と各LSIとの位置関係は既知である。
また、521,522,523,…,531,536は、LSI511の各々のパッド(電極)から金属基板500に張られたワイヤである。これらは通常のワイヤボンドによるものである。同様に、541,542,543,…,556はLSI512の各パッドと金属基板500をつなぐワイヤ、561,…563,…,571はLSI514から金属基板500にボンドされたワイヤである。
点線で示された円部610は金属基板500における位置を示すもので、円部610にワイヤ521が接続される。同様に円部611にワイヤ522が接続され、円部612にワイヤ523が接続される。円部631にはワイヤ563が、円部632にはワイヤ571が接続されている。各円部はその位置が既知である。
上記したように、金属基板500にLSIがダイスボンド、ワイヤボンドされた後、全面に樹脂(ここでは、エポキシ樹脂)を被着した。図14において、650は樹脂であり、この樹脂650を押圧しつつ加熱硬化させた。
この工程では金属基板500をホットプレスにセットし、その表面からプレスを行った(この工程は理解が容易であるので図示していない)。
なお、今回はモールド金型は用いないので、樹脂650と金属基板500、樹脂650とLSI511,512,513,…との密着を良くするための、カップリング剤を十分に活用することができた。また、樹脂650に離型剤は添加しなかった。
金属の種類、特にその熱膨張係数、厚さ、寸法により樹脂との間で応力が許容値以上の値で発生し、好ましくない状態が生ずることがある。予め金属基板500を切断し、樹脂の収縮を許容する方法も有効であった。
ホットプレスと樹脂650との間には、プレス時に薄いエポキシ製のシートを挿入し、シートが樹脂650と接着した状態の時はシートはそのままにし、剥離作業は行わなかった。
プレスに際しては金属基板500とプレス板間にスペーサーを入れ、圧力15kg/cm2 、温度80℃で加圧時間1時間にわたって硬化した。スペーサーの寸法により樹脂の厚さをコントロールでき、また加圧硬化させることにより、LSI等の存在による表面の凹凸も発生していなかった。
次に、金属基板500を所望の形状にエッチングすることを試みた。金属基板500は通常の金属を用いているので、そのエッチング加工は既存の技術を用いることができた。例えば、金属基板500の表面にドライフィルムを被着し、マスクを用いて現像後、エッチング液で不要な部分を除去する。位置合わせは基準孔501,502…等を用いた。金属基板500が銅の場合は、塩化鉄、塩化錫等による良好なエッチング液が開発されている。コバール等他の金属についても同様である。
図15はエッチング終了後の金属基板である。511Aはその裏面に図1のLSI511が搭載された部分であり、リードフレームのダイパッドに相当し、図13ではLSI511の周辺に点線でその位置が示されている。512A,513A,…等についても同様である。
また、円部610の裏面にはワイヤ521(図13参照)がつながっている。円部611の裏面にはワイヤ522(図13参照)がつながっている。他の円部についても同様である。
図16は金属基板のエッチング後の工程断面図である。つまり、図13のA−A′線に沿った断面図である。
まず、図16(a)に示すように、LSI511,514は樹脂650で封止されている。
次に、図16(b)に示すように、上記した全ての円部に半田ボールを接続するために、これら円部の接続場所以外の部分に半田レジスト701をコーティングする。
次いで、図16(c)に示すように、通常の半田ボール形成方法により、半田ボール702,703を形成した後、最後の工程として図15に示した一点破線C1,C3,…,C2,C4,C6,C8,…に沿ってカッティングを行う。
次に、LSIの放熱を良好にするため、図16(d)に示すように、511A,512A、513A,…にも半田等を被着し、基板との熱的接触を改良することも可能である。ここでは、熱伝導良好材704を半田ボールとともに具備した状況を示す。
図17は本発明の第6実施例を示すLSIの実装基板の平面図である。
図17において、1000は支持体であり、これに金属片(矩形部)1210,1220,1230,1240,1250,1260、また、金属片(円部)1010、1020、…1050,…が設置されている。作り方の一例として、1000は支持体としての接着剤を塗布したカプトンテープであり、これに金属基板を張り付けた後エッチングにより図に示すような金属片の配置を得る。
次いで、金属片1210にLSIを図15と同じ様にダイボンドしたLSIのパット(電極)から金属片1010,1020,…,1050…に各々ワイヤボンドを行う。金属片1220、1230、…についても同様である。
更に、エポキシ樹脂を全面に十分に被着後、既に第1実施例で述べたように、ホットプレスにより押圧、加熱しつつ硬化させる。次に、同じように、第5実施例で示したように、半田レジストの塗布、半田ボールの設置を行いその後、図17に一点破線で示したC1,C3,C5,…,C2,C4,C6,C8等の位置をカッティングする。
図18は本発明の第7実施例を示すLSIの実装基板の平面図、図19は図18のF−F′線断面図である。ここでは、図18に即して説明するが、他の小型パッケージ領域においても同様である。この実施例では金属片が配線の役目も担うものである。
この図において、金属片4030にはLSIのパッドからのワイヤがボンドされるが金属片4030の裏面には半田ボールは設置されない。金属片4030はこれに連なる配線4031を経て金属片4032に達する。配線4031はLSIの直下を通過する。この金属片4032の裏面に実装用の半田ボールが形成される。
また、金属片4060にもLSIのパッドからのワイヤがボンドされるが配線4061を通って金属片4062に達し、この金属片4062の裏面に半田ボールが形成される。同様に、金属片4110にワイヤは接続されるが、金属片4110の裏面に半田ボールは形成されず、これに連なる配線4111を通って金属片4112に達し、この金属片4112の裏面に半田ボールが設置される。
ここで、金属片の形状を得る作業はLSIの実装前であっても、樹脂の硬化後であってもよい。LSIの固定のためには、配線4111,4031等の幅を広く設計することも可能であるし、電気的につながっていない金属片を4210′,4220′,…の領域に相当する場所に設置しても良い(図示なし)。
図19の断面においては、4100は半田レジスト、4406,4416はワイヤ、4514はLSI、4650はモールド樹脂である。
エポキシ樹脂モールド、半田マスクの塗布、半田ボールの設置、樹脂のカッティング等は第5実施例及び第6実施例と全く同じである。全工程終了後における図18のF−F′線に相当する場所の要部断面を図19に示す。図19において4060、4061は半田ボールである。
図20〜図22は本発明の第8実施例を示す構成図であり、図20はそのLSIの実装基板の斜視図、図21は図20の裏面図、図22は図20のG−G′線断面図である。
この実施例では、いわゆるマルチチップモジュール方式について説明する。
BGAに搭載するのは、LSI4020とLSI4030、チップ部品4040であり多層配線4500を含んでいる。
この実施例の工程では、LSI4020とLSI4030、チップ部品4040を金属板4010の所定の場所にダイスボンドする(金属板4010は第5実施例におけるものと同様であるので、本実施例では図示しない)。ダイスボンドは、図20に示すように行う。ただし、この工程では基板は4010であり、図の様な配線パターンは、まだ、形成されていない。形成されるとして実装の作業を行う。このダイスボンドの工程は全く通常の接続技術で行える。
次に、LSI4020とLSI4030の各パッドから金属板4011に所定の場所にそれぞれワイヤボンドする。本ワイヤボンドの要領は第5実施例と同じである。また、多層配線部4500をボンディング技術等で形成する。
LSI、チップ部品及びワイヤの各々のボンディングの順序はこだわらない。
これらLSI4020とLSI4030、チップ部品4040、多層配線4500、ボンディングされた多数のワイヤの群を、図20に示すように、規則正しく金属板4010に形成していく。
次に、第5実施例のように、全面にエポキシ樹脂4650を被着し、ホットプレスで加熱、押圧してエポキシ樹脂を硬化させる。さらに、金属板4010の露出している側から、これも、第5実施例と同じ工程でエッチング加工する。エッチング加工後を図21に示す。
図21において、4071、4072の反対側の面にはLSI4020、4030が接続されている。4040はチップ部品である。その他基板4010がエッチング加工されて、金属片4401,4402,4403,4404,4405,4406,…になる。
このBGAでは、接続用の半田ボールは完成後のモジュールの両端に設置するとした。この方針に基づいて、既成の手法で半田用レジストを塗布し、次に半田ボールを設置した。さらに、図20の一点破線C1,C3,C5,…,C2,C4,C6,C8…に沿ってカッティングを行った。
図22に示すように、カッティングされた小型パッケージには、半田ボール4031,4033、半田レジスト4100が形成されている。
図23は本発明の第9実施例を示すLSIの実装基板の平面図、図24は本発明の第9実施例を示す小型パッケージの断面(図23のH−H′線断面)図である。
この実施例ではBGAの接続用半田ボールをLSI直下にも設置するようにしている。
金属基板(図示なし)に第5実施例と同様に、複数のLSIをダイスボンドするが、ダイスボンド前に絶縁シート5210,5220,…,5260をLSIを設置する場所に接着しておく。(図23は金属片1010をエッチング加工した後の図であるが、LSI1021と絶縁シート5210等の関係を、この図から理解することができる)。
LSIのダイスボンディング後は、図23に示す金属片1010,1020,1030,1040,1050,…の各場所にLSIの各パッドからワイヤボンディングを行う。この工程は第1実施例とほぼ同じである。さらにエポキシ樹脂の被着(図示せず)、加熱押圧による樹脂硬化を行う。
次に、金属板4010を、図23に示すように、エッチング加工する。この図において、金属片1020(裏面にワイヤが接続されている)に配線1021が連なり、更に、LSI1021の直下にある金属片1022に達している。金属片1022には半田ボールが後ほど設置される。金属片1122に関しても同様である。
半田ボール設置後、図23の一点破線C1,C3,C5,…,C2,C4,C6,C8,…に沿いカッティングを行う。
更に、以下のような利用形態をとることができる。
第5実施例で金属基板の材質を、銅、またはコバールとしたが、これらの金属に限ることではなく銅合金、または全く他の金属を用いることが可能であり、表面のメッキについても規定するものではない。
金属基板については他の実施例についても同様である。またその厚さも限定するものではない。
本発明の実施例においては、LSIの実装はワイヤボンディングにおいて説明したが、フリップチップ方式等他の方式によっても可能であることは言うまでもない。
また、LSI等をモールドするモールド材としてエポキシ樹脂として説明した。使用される状況により、例えば、耐熱が必要な雰囲気では耐熱性エポキシ樹脂、ポリイミド樹脂等が用いられるべきである。
第5実施例においてホットプレスと樹脂間にプレス時樹脂膜を挿入するとしたが、これは硬化される樹脂とプレスとの接着を防ぐものであり、他の実施例においても同様である。樹脂膜でなく、紙等であってもよい。不要な場合も多い。
上記実施例では、モジュールは外部との接続を半田ボールで行うと説明した。しかし、状況によっては半田ボールのかわりにリード線、リード端子を接続することも可能であり、またいわゆるリードレスパッケージと同様な実装方法も可能である。
上記のような構成になっているので、半田ボールによる接続点を最も効率的な場所に設置することが可能となる。
従来のリードフレームを用いた手法ではLSIのパッドとパッケージのピンとが、そのまま対応してしまうので設計の自由度が無く、結果としてLSIを搭載するプリント基板の配線を大きく引き回す必要もしばしば生じた。また、BGAでも、その内部で配置を変えようとするとプリント基板の総数が増え、価格上昇につながった。
本発明の構造では簡単に接続点の配置を変更することができる。
更に、プリント基板を用いないMCM(マルチチップモジュール)を得ることが可能である。近年電子機器の発達に伴い、例えば自動車のエンジンの近傍に低価格のMCMを設置する要望も多い。従来のFR−4基板からなるモジュールでは耐熱性等に問題があって搭載は不可能であった。
更に、本発明によるMCMでは十分対応が可能である。
また、通常のBGAに比べ、作製するのが容易である。またプリント基板を用いていないので実装時反りが生じ難く実装に便利である。
また、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
本発明の半導体装置は、価格を低く抑えることができるLSIのパッケージとして利用可能である。
本発明の第1実施例を示すLSIを実装するための単層の樹脂基板の平面図である。 図1のA−A′断面図である。 本発明の第1実施例を示す樹脂基板を有する小型パッケージの断面図である。 本発明の第2実施例を示すLSIを実装するための単層の樹脂基板の平面図である。 本発明の第2実施例を示す樹脂基板にLSIを実装した小型パッケージの断面(図4のB−B′線に対応する断面)図である。 本発明の第3実施例を示すLSIを実装するための単層の樹脂基板の平面図である。 本発明の第3実施例を示す樹脂基板にLSIを実装した小型パッケージの断面(図6のC−C′線に対応する断面)図である。 本発明の第4実施例を示すLSIを実装するための単層の樹脂基板の平面図である。 図8のD−D′断面図である。 本発明の第4実施例を示す樹脂基板を有する小型パッケージの断面図である。 従来のチップサイズパッケージがセラミック基板に実装された全体断面図である。 図11のA部拡大断面図である。 本発明の第5実施例を示すLSIの実装基板を示す斜視図である。 図13のE−E′線断面図である。 本発明の第5実施例を示すLSIの実装基板の平面図である。 本発明の第5実施例を示す小型パッケージの製造工程断面図である。 本発明の第6実施例を示すLSIの実装基板の平面図である。 本発明の第7実施例を示すLSIの実装基板の平面図である。 図18のF−F′線断面図である。 本発明の第8実施例を示すLSIの実装基板の斜視図である。 図20の裏面図である。 図20のG−G′線断面図である。 本発明の第9実施例を示すLSIの実装基板の平面図である。 本発明の第9実施例を示す小型パッケージの断面(図23のH−H′線に対応する断面)図である。
符号の説明
100,200,300 樹脂基板
101〜108,201〜208 銅配線板
111〜118,211,214,218,311〜318 ランド
121〜128,221,224,228,321〜328,421〜428 穴
130,151,511A,512A,513A,…516A ダイパッド
131 開口
140,240,350,450,511〜516,1021,4020,4030,4514 LSI
141,142,241,242,521,522,523,…531,536,541,542,543,…,556,561,…563,…571,4406,4416 ワイヤ
143,243,4650 モールド樹脂
152,153,234,238,334,338,702,703,4031,4033 半田ボール
231,341,5210,5220,…,5260 絶縁シート
301〜308 金属配線板
344,348,454,458 バンプ
400 絶縁基板
401〜408 配線板
411,414,418 端子
500 金属基板
501,502… 基準孔
610,611,612,614,620,621,631,632 円部
650,4650 樹脂
701,4100 半田レジスト
704 熱伝導良好材
1000 カプトンテープ(支持体)
1010,1020,1022,1050,1160,1210,1220,1230,1240,1250,1260,4030,4032,4060,4062,4110,4112,4401,4402,…4406 金属片
1031,1061,1111,4031,4061,4111 配線
4011 金属板
4040 チップ部品
4500 多層配線

Claims (12)

  1. (a)第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、
    (b)一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、
    (c)前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面上の前記貫通孔に対応する領域上に搭載された半導体チップと、
    (d)前記バンプ電極と接続される領域を除く前記金属配線を覆う絶縁シートと、
    (e)前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、
    を含むことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、前記金属配線の前記貫通孔に対応する部分は前記樹脂基板における前記半導体チップの搭載された領域内に位置することを特徴とする半導体装置。
  3. 請求項1記載の半導体装置において、前記金属配線の前記バンプ電極と接続される部分は、前記樹脂基板の周辺近傍に配置されることを特徴とする半導体装置。
  4. 請求項1記載の半導体装置において、前記樹脂基板は前記半導体チップと略同形状であることを特徴とする半導体装置。
  5. (a)第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、
    (b)前記樹脂基板の前記第1の表面上に形成され、一部が前記貫通孔を介して前記樹脂基板の前記第2の表面側に突出するように折り曲げられている金属配線と、
    (c)前記第1の表面上の前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面側に搭載された半導体チップと、
    を含むことを特徴とする半導体装置。
  6. 請求項5記載の半導体装置において、前記金属配線の前記貫通孔に対応する部分は前記樹脂基板における前記半導体チップの搭載された領域内に位置することを特徴とする半導体装置。
  7. 請求項6記載の半導体装置において、前記金属配線の前記バンプ電極と接続される部分は、前記樹脂基板の周辺近傍に配置されることを特徴とする半導体装置。
  8. 第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、
    一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、
    前記金属配線の前記貫通孔に対応する領域上に設けられた絶縁シートと、
    前記絶縁シートの前記貫通孔に対応する領域上に搭載され、前記金属配線の前記絶縁シートから露出する部分に電気的に接続された複数の電極を有する半導体チップと、
    前記樹脂基板の前記第1の表面の一部を露出するように前記半導体チップを封止する封止樹脂と、
    前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、を含むことを特徴とする半導体装置。
  9. 請求項8記載の半導体装置において、前記樹脂基板は単層基板であることを特徴とする半導体装置。
  10. 請求項8又は9記載の半導体装置において、前記樹脂基板はガラスエポキシ基板であることを特徴とする半導体装置。
  11. 請求項8又は9記載の半導体装置において、前記樹脂基板はポリイミドフィルムであることを特徴とする半導体装置。
  12. 請求項8から11のいずれか1項に記載の半導体装置において、前記半導体チップの前記電極は、ワイヤを介して前記金属配線に接続されることを特徴とする半導体装置。
JP2005131255A 2005-04-28 2005-04-28 半導体装置 Pending JP2005277433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005131255A JP2005277433A (ja) 2005-04-28 2005-04-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005131255A JP2005277433A (ja) 2005-04-28 2005-04-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002094690A Division JP2002319649A (ja) 2002-03-29 2002-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2005277433A true JP2005277433A (ja) 2005-10-06

Family

ID=35176682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005131255A Pending JP2005277433A (ja) 2005-04-28 2005-04-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2005277433A (ja)

Similar Documents

Publication Publication Date Title
US7993967B2 (en) Semiconductor package fabrication method
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JP3238004B2 (ja) 半導体装置の製造方法
JP5417572B2 (ja) チップ抵抗器とその製造方法
JP2007521656A (ja) 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
JP2000138317A (ja) 半導体装置及びその製造方法
JP3686047B2 (ja) 半導体装置の製造方法
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
JP3529507B2 (ja) 半導体装置
JPH0864635A (ja) 半導体装置
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4260766B2 (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JP2006237632A (ja) 半導体装置
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP2006013533A (ja) 半導体装置
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 tbga 패키지와 그제조 방법 및 멀티 칩 패키지
JP2005277433A (ja) 半導体装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP3331146B2 (ja) Bga型半導体装置の製造方法
JP2002319649A (ja) 半導体装置
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3676590B2 (ja) 半導体装置
JP3030605B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081006

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081024

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901