JP2005277433A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005277433A JP2005277433A JP2005131255A JP2005131255A JP2005277433A JP 2005277433 A JP2005277433 A JP 2005277433A JP 2005131255 A JP2005131255 A JP 2005131255A JP 2005131255 A JP2005131255 A JP 2005131255A JP 2005277433 A JP2005277433 A JP 2005277433A
- Authority
- JP
- Japan
- Prior art keywords
- resin substrate
- lsi
- hole
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板300と、一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線304,308と、前記金属配線に接続された複数のバンプ電極344,348を備えるとともに前記樹脂基板の前記第1の表面上の前記貫通孔に対応する領域上に搭載された半導体チップ350と、前記バンプ電極と接続される領域を除く前記金属配線を覆う絶縁シート341と、前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボール334,338と、を含む。
【選択図】図7
Description
実践講座 「VLSIパッケージング技術(下)」、日経BP社発行、1993年5月31日 174頁
〔1〕半導体装置において、第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面上の前記貫通孔に対応する領域上に搭載された半導体チップと、前記バンプ電極と接続される領域を除く前記金属配線を覆う絶縁シートと、前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、を含むことを特徴とする半導体装置。
101〜108,201〜208 銅配線板
111〜118,211,214,218,311〜318 ランド
121〜128,221,224,228,321〜328,421〜428 穴
130,151,511A,512A,513A,…516A ダイパッド
131 開口
140,240,350,450,511〜516,1021,4020,4030,4514 LSI
141,142,241,242,521,522,523,…531,536,541,542,543,…,556,561,…563,…571,4406,4416 ワイヤ
143,243,4650 モールド樹脂
152,153,234,238,334,338,702,703,4031,4033 半田ボール
231,341,5210,5220,…,5260 絶縁シート
301〜308 金属配線板
344,348,454,458 バンプ
400 絶縁基板
401〜408 配線板
411,414,418 端子
500 金属基板
501,502… 基準孔
610,611,612,614,620,621,631,632 円部
650,4650 樹脂
701,4100 半田レジスト
704 熱伝導良好材
1000 カプトンテープ(支持体)
1010,1020,1022,1050,1160,1210,1220,1230,1240,1250,1260,4030,4032,4060,4062,4110,4112,4401,4402,…4406 金属片
1031,1061,1111,4031,4061,4111 配線
4011 金属板
4040 チップ部品
4500 多層配線
Claims (12)
- (a)第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、
(b)一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、
(c)前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面上の前記貫通孔に対応する領域上に搭載された半導体チップと、
(d)前記バンプ電極と接続される領域を除く前記金属配線を覆う絶縁シートと、
(e)前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、
を含むことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記金属配線の前記貫通孔に対応する部分は前記樹脂基板における前記半導体チップの搭載された領域内に位置することを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記金属配線の前記バンプ電極と接続される部分は、前記樹脂基板の周辺近傍に配置されることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記樹脂基板は前記半導体チップと略同形状であることを特徴とする半導体装置。
- (a)第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、
(b)前記樹脂基板の前記第1の表面上に形成され、一部が前記貫通孔を介して前記樹脂基板の前記第2の表面側に突出するように折り曲げられている金属配線と、
(c)前記第1の表面上の前記金属配線に接続された複数のバンプ電極を備えるとともに前記樹脂基板の前記第1の表面側に搭載された半導体チップと、
を含むことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、前記金属配線の前記貫通孔に対応する部分は前記樹脂基板における前記半導体チップの搭載された領域内に位置することを特徴とする半導体装置。
- 請求項6記載の半導体装置において、前記金属配線の前記バンプ電極と接続される部分は、前記樹脂基板の周辺近傍に配置されることを特徴とする半導体装置。
- 第1の表面と前記第1の表面と反対側の第2の表面とを有し、前記第1の表面と前記第2の表面とを貫通する貫通孔が設けられた樹脂基板と、
一部が前記貫通孔を覆うように前記樹脂基板の前記第1の表面上に形成された金属配線と、
前記金属配線の前記貫通孔に対応する領域上に設けられた絶縁シートと、
前記絶縁シートの前記貫通孔に対応する領域上に搭載され、前記金属配線の前記絶縁シートから露出する部分に電気的に接続された複数の電極を有する半導体チップと、
前記樹脂基板の前記第1の表面の一部を露出するように前記半導体チップを封止する封止樹脂と、
前記樹脂基板の前記第2の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、を含むことを特徴とする半導体装置。 - 請求項8記載の半導体装置において、前記樹脂基板は単層基板であることを特徴とする半導体装置。
- 請求項8又は9記載の半導体装置において、前記樹脂基板はガラスエポキシ基板であることを特徴とする半導体装置。
- 請求項8又は9記載の半導体装置において、前記樹脂基板はポリイミドフィルムであることを特徴とする半導体装置。
- 請求項8から11のいずれか1項に記載の半導体装置において、前記半導体チップの前記電極は、ワイヤを介して前記金属配線に接続されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131255A JP2005277433A (ja) | 2005-04-28 | 2005-04-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131255A JP2005277433A (ja) | 2005-04-28 | 2005-04-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002094690A Division JP2002319649A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005277433A true JP2005277433A (ja) | 2005-10-06 |
Family
ID=35176682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005131255A Pending JP2005277433A (ja) | 2005-04-28 | 2005-04-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005277433A (ja) |
-
2005
- 2005-04-28 JP JP2005131255A patent/JP2005277433A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7993967B2 (en) | Semiconductor package fabrication method | |
US8072770B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
JP3238004B2 (ja) | 半導体装置の製造方法 | |
JP5417572B2 (ja) | チップ抵抗器とその製造方法 | |
JP2007521656A (ja) | 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
US6410977B1 (en) | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device | |
JP3529507B2 (ja) | 半導体装置 | |
JPH0864635A (ja) | 半導体装置 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4260766B2 (ja) | 半導体装置 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JP2006237632A (ja) | 半導体装置 | |
KR20100002870A (ko) | 반도체 패키지의 제조 방법 | |
JP2006013533A (ja) | 半導体装置 | |
KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 tbga 패키지와 그제조 방법 및 멀티 칩 패키지 | |
JP2005277433A (ja) | 半導体装置 | |
JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3331146B2 (ja) | Bga型半導体装置の製造方法 | |
JP2002319649A (ja) | 半導体装置 | |
JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
JP3676590B2 (ja) | 半導体装置 | |
JP3030605B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081006 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081024 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |