[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005268672A - 基板 - Google Patents

基板 Download PDF

Info

Publication number
JP2005268672A
JP2005268672A JP2004081934A JP2004081934A JP2005268672A JP 2005268672 A JP2005268672 A JP 2005268672A JP 2004081934 A JP2004081934 A JP 2004081934A JP 2004081934 A JP2004081934 A JP 2004081934A JP 2005268672 A JP2005268672 A JP 2005268672A
Authority
JP
Japan
Prior art keywords
substrate
intermediate layer
base material
conductive portion
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004081934A
Other languages
English (en)
Inventor
Akira Yamada
朗 山田
Ayumi Nozaki
歩 野崎
Hide Yamashita
秀 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004081934A priority Critical patent/JP2005268672A/ja
Priority to US10/902,157 priority patent/US7110241B2/en
Priority to DE102004047033A priority patent/DE102004047033A1/de
Publication of JP2005268672A publication Critical patent/JP2005268672A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 この発明は、生産性向上、および生産の低コスト化を実現しつつ、基材上面におけるクラックの発生を抑制することができる、基板を提供することを目的とする。
【解決手段】 本発明に係わる基板は、基材１、中間層２、導電部３、および導電性膜４，５を備えている。基材１は、絶縁性である。また、中間層２は、基材１の主面上に形成されている。また、導電部３は、中間層２上に形成されている。さらに、導電性膜４，５は、導電部３の露出部分を覆って、導電部３上に形成されている。
【選択図】 図１

Description

この発明は、絶縁基材を有する基板に係る発明であり、例えば、セラミックあるいはガラスセラミック基材を有する基板に適用することができる。
情報通信等の広範な分野において、セラミック基板またはガラスセラミック基板は、多用されている。
セラミック基板は、セラミック基材と、導電部と、メッキ膜等から成る複合体である。ここで、導電部は、セラミック基材上に形成されており、メッキ膜は、導電部を覆うように成膜されている。上記構成のセラミック基板を作製した場合には、メッキ膜の一部がセラミック基材の上面と接合することがあった。
ところで、上記構成のセラミック基板に対して温度変化を伴う熱処理を施した場合には、導電部が形成されている近傍のセラミック基材上面に、クラックが生じることがあった。これは、メッキ膜の熱膨張係数とセラミック基材の熱膨張係数との差が大きい、ことに起因している。
つまり、メッキ膜の一部がセラミック基材と接合している状態において、セラミック基板に対して熱処理を施す。すると、上記熱膨張係数の差に起因して、メッキ膜とセラミック基材との間に応力が働く。上記熱膨張係数の差が大きいので、発生する応力は強くなり、結果としてセラミック基材においてクラックが発生する。
当該クラックを抑制する目的で、熱処理温度の低温化や熱処理の温度変化を緩和する等の製造プロセスを変更する技術がある。また、導電部の角部の鈍化や導電部の形成密度の低減等の導電部のパターンを変更する技術がある。
なお、本発明と関連するその他の技術として、特許文献１がある。
特開平３−２０９７９３号公報
しかし、上記製造プロセスを変更する技術では、自由なプロセス設計が不可能となり、加えて、プロセス時間が長くなる。結果として、製造プロセスに対する前記各不具合により、セラミック基板の生産効率が低下していた。
また、上記の導電部のパターンを変更する技術では、設計変更には長時間を要し、製造コストが増大するという問題が発生する。さらに、定量的な設計ルールが存在しないため、経験にのみ依存して導電部の設計変更を行っていた。よって、設計マージンの過大設定等が余儀なくされ、開発効率が良いとは言えなかった。
また、基材での応力を低減させるためには、ニッケルメッキ膜の厚さを低減する方法もあり得る。しかし、部品を導電部に半田付けする際に、ニッケルメッキ膜は主接合層となる。したがって、半田付けの健全性を確保するためには、安易にニッケルメッキ膜の薄化、簡略化はできない。
また、セラミック基材上面で発生するクラックは、セラミック基板自体の信頼性、耐久性に係わるものである。したがって、これを抑制することができれば、大幅なコスト低減も可能であり、さらに適用分野の拡大も期待することができる。
そこで、この発明は、生産性向上、および低コスト化を実現しつつ、基材上面でのクラックの発生を抑制することができる、基板を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項１に記載の基板は、絶縁性の基材と、前記基材の主面上に形成される、絶縁性を有する中間層と、前記中間層上に形成される導電部と、前記導電部の露出部分を覆って、前記導電部上に形成される導電性膜とを、備えている。
本発明の請求項１に記載の基板は、絶縁性の基材と、前記基材の主面上に形成される、絶縁性を有する中間層と、前記中間層上に形成される導電部と、前記導電部の露出部分を覆って、前記導電部上に形成される導電性膜とを、備えているので、導電性膜が基材へ直接付着することを抑制することができる。結果、中間層を設けない基板と比較して、導電性膜が基材と接合する量を減少させることができる。よって、基材に生じる、導電性膜に起因した応力を緩和することができる。当該応力の緩和は、基材におけるクラックの発生を抑制する。例えば、請求項１に係わる発明を、ガラスを含有した基材を有する低温焼結基板に適用した場合には、上記効果はさらに顕著となる。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
＜実施の形態１＞
図１に、本実施の形態に係わるガラスセラミック基板の構成断面図を示す。より具体的には、図１は、メッキ膜４，５が形成された導電部３近傍を拡大した断面図である。
図１に示すように、ガラスセラミック基板は、ガラスとセラミック（例えばアルミナ、窒化アルミ等）とからなる基材１、中間層２、導電部３および各メッキ膜４，５の複合体である。
具体的に、基材１の主面上に、凸状に中間層２が形成されている。また、中間層２上には、導電部３が形成されいる。また、導電部３上には、当該導電部３を覆うように、ニッケルメッキ膜４と金メッキ膜５とが、当該順に形成されている。さらに、基材１から中間層２に渡って貫通孔が形成されており、当該貫通孔内に、ビア６が形成されている。ここで、ビア６は、導電部３と接続している。
なお、基材１自身は、比較的強い機械的強度を有している。また、中間層２は、絶縁体であり、層厚は１×１０-6ｍ（μｍオーダである）以上である。中間層２の断面形状は、本実施の形態では、矩形状である。また、導電部３は、例えば銀、銀−パラジウム、銅、金等の金属である。また、平面視における、中間層２の水平方向の寸法（大きさ）は、導電部３の水平方向の寸法（大きさ）以上である。
導電部３、ニッケルメッキ膜４および金メッキ膜５により、電極部が形成されている。当該電極部には、半田を介して部品が接合される。ニッケルメッキ膜４は、導電部３に対する部品の半田付けを向上させるために、設けられている。また、金メッキ膜５は、ニッケルメッキ膜４の酸化防止等のために設けられている。電極部上への部品の半田付け処理を施すことにより、当該金メッキ膜５は融解する。
次に、上記構成のガラスセラミック基板の製造方法ついて説明する。
まず、ガラス粉末であるホウ珪酸アルミ系ガラスを用意する。当該ホウ珪酸アルミ系ガラスの軟化温度は、約８７０℃である。また、ガラス粉末の中心粒径は、約２．５μｍである。
次に、市販粉末のアルミナを用意する。ここで、アルミナの平均中心粒径は約２．０μｍである。
次に、ガラス粉末と、当該ガラス粉末と同じ重量のアルミナ粉末とから成る無機粉末に、シート化するための有機成分（ボリビニールブチラール樹脂、分散剤としてトリオレイン、可塑剤としてジブチルフタレート、および溶剤としてトルエンとエタノールとを７：３に混合したもの）を加え、ボールミル中で２４時間混合する。
ここで、各有機成分の量は以下の通りである。無機粉末を１００とした場合に、ボリビニールブチラール樹脂は８．５、トリオレインは０．８、ジブチルフタレートは２．５、さらにトルエンとエタノールとを７：３に混合したものは７０である。
上記で混合されたスラリーをメッシュに通す。そして、当該メッシュに通されたスラリーを、減圧下にて撹拌しつつ保持する。これにより、スラリー内に混入していた気泡や余分な溶剤分は、除去される。当該処理を経たスラリーの粘度は、約３０００ｃＰである。
次に、スラリーが室温程度の温度になった時点で、ドクターブレード法により、ＰＥＴ（ポリエチレンテレフタレート）フィルム上に、スラリーを厚さ１００μｍ程度のテープ状に成形する。その後、テープ状となったスラリーに対して、６０℃での予備乾燥を行い、１００℃にて本乾燥を行った後、１００ｍｍ角の基材１として切断した。
さて、基材１の作成後、次に、多針式のシート打ち抜き機により、上記基材１には、直径約１５０μｍの貫通孔が複数個穿設される。次に、印刷法により、当該貫通孔に混合粉末導体を充填する。当該充填処理により、基材１にはビア６が形成される。ここで、充填される混合導体粉末として、例えばＡｇ（９０％）とＰｄ（１０％）との混合導体粉末を採用することができる。
さらに、印刷法により、基材の一方の面上に回路パターンを形成する。図１では、当該基材は図示していない。ここで、回路パターンは複数のパッド部（パッド部の寸法は２５０μｍ×２００μｍである）を有しており、各パッド部は各ビア６と各々接続されている。また、回路パターンの材質は、ビア６の材質と同じである。
上記までの処理を施した基材１を７枚作成する。さらに、回路パターンの形成を行わず、ビア６のみが形成された基材１を別途、１枚作成する。
次に、各基材１に形成されたビア６同士が連結されるように、上記８枚の基材１を積層する。ここで、最上層に位置する基材１は、ビア６のみが形成されている基材１である。また、各基材１同士の位置決めは、例えば位置決めピンを用いて行うことができる。なお、図１には、最上層の基材１のみが図示されている。また、この段階では、図１の基材１より上に存する各部材（中間層２、中間層２内のビア６、導電部３、各メッキ膜４，５）は、形成されていない。
そして、静水圧プレス機により、積層された基材１をプレスし、８枚の基材１を一体化する。プレス条件は、プレス温度８０℃、圧力３００ｋｇ／ｃｍ2、プレス時間１０分である。
次に、スクリーン印刷法により、最上層の基材１上に、中間層２をパターニングする。ここで、中間層２のパターンは、後に形成される回路パターン（導電部３）と同じで形状である。ただし、平面視における、中間層２の水平方向の寸法（大きさ）は、回路パターン（導電部３）の水平方向の寸法（大きさ）以上である。また、中間層２のパターンには、最上層の基材１に形成されているビア６が露出されるような孔が開いている。
中間層２の形成で用いられるペーストは、アルミナ粉末とガラス粉末とを、基材１のそれらと同比率にて配合したものである。しかし、当該中間層２の形成で用いられるペーストは、以下の点において基材１のスラリーと異なる。
つまり、上記ペーストでは、結合剤として、ポリビニールブチラール樹脂の代わりにエチルセルロース樹脂を用いている。さらに、印刷性を調整するために、ポリプロピレングリコールを添加している。さらに、印刷用として粘度を高めるために、溶剤の量の調整を行い、結果として上記ペーストの粘度は、約６０万ｃＰａである。
さて次に、８０℃で上記ペーストを乾燥させた後、スクリーン印刷法により、中間層２上に、回路パターン（導電部３）を形成する。回路パターン（導電部３）の形成の際に、中間層２のパターン中に設けられている孔にも、導電体が充填される。
これにより、中間層２上に形成された回路パターンと、最上層の基材１に設けられたビア６とが接続する。ここで、回路パターンの材料として、例えばＡｇ（９０％）とＰｄ（１０％）との混合導体粉末を採用することができる。
次に、上記までの工程を経た基材１の積層体を、約５００℃に加熱する。当該５００℃程度の加熱処理により、当該積層体に含有されている有機成分は、分解除去される。
次に、上記積層体を９００℃程度の温度で、１時間程度加熱処理を施す。当該９００℃程度の加熱処理により、前記積層体は、緻密な焼結体となる。なお、中間層２に対する回路パターン（導電部３）の密着性を向上させるために、再度、緻密な焼結体となった積層体に対して静水圧成形を施すことも可能である。
次に、緻密な焼結体となった積層体に対して、無電解メッキ処理を施す。当該メッキ処理により、回路パターン（導電部３）上にニッケルメッキ膜４と金メッキ膜５とが形成される。ここで、ニッケルメッキ膜４の膜厚は、約１０μｍ程度であり、金メッキ膜５の膜厚は、約０．３μｍである。
次に、約１０分間、当該メッキ処理後の積層体を、約３００℃程度まで加熱する。
上記工程により、図１で示した基板が形成される。
本実施の形態に係る基板では、基材１と導電部３との間に、所定の厚さを有する、絶縁体の中間層２を設けている。
したがって、導電部３上に形成された各メッキ膜４，５の一部が、基材１と過剰に接合することを抑制することができる。すなわち、本発明は、基材１と各メッキ膜４，５との間に、応力緩和層を追加しているのはなく、各メッキ膜４，５が基材１と接することを抑制しているのである（つまり、基材１に各メッキ膜４，５が過剰に付着することを抑制している）。
従来の基板では、図２に示すように、導電部３が基材１上に直接配設されていた。したがって、図２に示すように、導電部３の端部付近において、各メッキ膜４，５が、過剰に基材１と接合していた。
しかし、本実施の形態に係わる基板では、上記中間層２が設けられているので、各メッキ膜４，５の一部が、基材１に到達（接合）することを抑制することができる。
当該メッキ膜４，５と基材１との接合の抑制は、以下の効果を奏する。
つまり、図２で示した基板に対して、メッキ処理後に加熱処理を施した場合には、導電部３の端部近傍の基材１に、クラックが生じることがあった。これは、各メッキ膜４，５が接合している基材１において、大きな応力（当該応力は、基材１の熱膨張係数と各メッキ膜４，５の熱膨張係数との相違に起因して生じる）が生じるためである。
ところが、本実施の形態に係る基板では、各メッキ膜４，５と基材１とが過剰に接合しないので、基材１でのクラックの発生を抑制することができる。
なお、本実施の形態に係る基板に対して、熱衝撃試験を実施した。そして、中間層２の形成された基材１付近の観察を行った。ここで、中間層２の層厚は、約５〜１０μｍであった。
当該観察の結果、中間層２を設けた場合の基材１におけるクラックの発生数は、中間層２を設けない場合の基材１におけるクラックの発生数の半分以下であった。また、中間層２を設けた場合の基材１におけるクラックの深さは、中間層２を設けない場合の基材１におけるクラックの深さよりも浅くなっている、ことを確認することができた。
上記試験結果からも、本実施の形態に係る基板を採用することにより、基材１におけるクラックの発生を抑制することができるのは明白である。
また、中間層２の材質は、絶縁性の材質である必要がある。なぜなら、もし中間層２が導電性であった場合には、この中間層２に対しても各メッキ膜４，５の形成が行われてしまうからである。これでは、基材１と各メッキ膜４，５との接合抑制効果は、低減されてしまう。
ところで、例えば、平面視において、中間層２の水平方向の寸法（大きさ）が、回路パターン（導電部３）の水平方向のパターンの寸法（大きさ）より小さいとする。すると、回路パターン（導電部３）の一部が基材１と接合する。当該状態において、メッキ処理が施されると、各メッキ膜４，５は、基材１と過剰に接合される。
したがって、平面視における、中間層２の水平方向の寸法（大きさ）を、回路パターン（導電部３）の水平方向の寸法（大きさ）以上とする必要がある。これにより、基材１への各メッキ膜４，５の過剰な接合を抑制することができる。
また、中間層２の層厚を１×１０-6ｍ（μｍオーダ）以上とすることにより、各メッキ膜４，５と基材１との接合を抑制する効果が、より顕著になることも確認されている。
また、中間層２の材質は、基材１と同材料でも良い。しかし、耐酸および耐アルカリ性に優れた、メッキ液耐性の高い材質を採用することが好ましい。メッキ液による中間層２の侵食を防止するためである。
また、中間層２は、基材１の緻密化温度と同温度以下で緻密化される材質を選ぶことが好ましい。なぜなら、基材１と中間層２とを同時に緻密化した場合には、基材１が緻密化されても、中間層２の緻密化が不十分となり得るからである。
当該中間層２の緻密化が不十分な場合には、中間層２にメッキ液が残留する。当該中間層２内のメッキ液の残留は、中間層２に異物が析出する原因となり、また中間層２の強度の低下にも繋がる。さらに、中間層２と導電部３との密着強度の低下に繋がる。
また、中間層２は、基材１と同じアルミナをフィラーとして含有しても良い。しかし、中間層２は、フィラーとして、窒化アルミ、窒化シリコン、溶融石英、ムライト、酸化アルミ、酸化シリコンなどの物質の少なくとも一つを含有しても良い。
これらの物質を中間層２に含有させることにより、アルミナを中間層２に含有させた場合と比較して、中層層２の熱伝導率が向上する。したがって、導電部３に電流が流れ、当該導電部３の温度が上昇したとしても、当該熱は、中間層２を介して、基材１へと放熱し易くなる。
また、中間層２として、基材１の誘電体損失よりも低い誘電体損失を有するものを採用しても良い。なぜなら、例えば導電部３に高周波電圧を印加した場合に、当該導電部３の電力損失が低減するからである。
つまり、導電部３の電力損失は、導電部３の抵抗と基材部（基材１と中間層２とを含む）の誘電体損失とにより決定される。導電部３の抵抗、基材部の誘電体損失が小さいほど、電力損失は小さくなる。したがって、中間層２として低誘電体損失のものを採用することにより、基材１と同じ材質で中間層２を形成したときよりも、導電部３の電力損失は低くなる。
また、中間層２として、基材１の熱膨張係数値と各メッキ膜４，５の熱膨張係数値との間の値の熱膨張係数を有するものを適用しても良い。なぜなら、中間層２における、各メッキ膜４，５に起因した熱応力の発生が抑制されるからである。特に、プロセス条件のバラツキなどにより、ニッケルメッキ膜４が中間層２に過剰析出した場合に、上記値の熱膨張係数を有する中間層２を採用することは、有効な応力抑制手法となる。
なお、基材１への各メッキ４，５の到達（接合）を有効に抑制するためには、本来の基材１の面より高い位置に導電部３が位置するようにする必要がある。したがって、本来の基材１の面よりも、中間層２の上面が高い位置に存する必要がある。
また、中間層２の形成方法は、特に限定する必要はない。しかし、メッシュスクリーンを用いた印刷法を採用することにより、中間層２の形成が簡便となり、製造コストも安価となる。また、中間層２の形成方法として、薄膜状の層を複数層を重ねる方法を採用しても良い。しかし、この方法の場合には、製造精度の面および工程数の面で工夫が必要である。
＜実施の形態２＞
図３は、本実施の形態に係る基板の構成を示す、拡大断面図である。図３の構成は、図１の構成とほぼ同じであるが、以下の点において相違する。
つまり、実施の形態１では、中間層２の側面は、基材１に対して略直角（つまり、中間層２の断面形状は、矩形状）になっている（図１参照）。しかし、本実施の形態では、中間層２の断面形状が末広がりになっている。例えば、中間層２の断面形状として台形状のものが考えられるが、これに限るものではない。
中間層２以外の部材（基材１、導電部３、各メッキ層４，５、ビア６等）の構成は、実施の形態１と同じなので、ここでの説明は省略する。
基材１上に、所定のパターンの中間層２を形成するために、ペーストを印刷する。ここで、上記末広がり形状の側面部を有する中間層２は、例えばペースト材の成分を調整することにより、形成することができる。
具体的に、実施の形態１では、ペースト中のガラスの量は、基材１中のガラスの量と同じであった。しかし、本実施の形態では、ペースト中のガラスの量は、基材１中のガラスの量よりも２０％多くする。つまり、本実施の形態では、ペースト中のガラスの量を、基材１中のガラスの量よりも多くする。
ガラスは焼成温度で軟化し、流動性を持つ。よって、ペースト中のガラスの成分を多くすることにより、基材１よりもペーストの方が流動性が高くなる。したがって、上記のように、ペースト中のガラスの量を、基材１中のガラスの量よりも多くすることにより、印刷されたペーストの焼成処理中に、中間層２の側面形状は、末広がりの傾斜を有することになる。
なお、上記以外の基板の形成方法は、実施の形態１と同様である。
上記では、中間層２のガラス成分量を増加させることにより、中間層２の側面形状を末広がりとした。しかし、中間層２の側面形状を末広がりにする方法は、これに限るものではない。
例えば、中間層２の形成領域を、後に形成される回路パターン（導電部３）よりもやや大きめにする。そして、中間層２上に回路パターン（導電部３）を積層する。その後、当該導電部３等が形成されている面に、比較的厚めの基材１の表面保護シートを載せる。そして、当該状態で基材１に対して、静水圧プレスを行う。
すると、回路パターン（導電部３）から食み出している中間層２の部分は、表面保護シートにより押さえつけられ、中間層２の側面形状は、末広がり形状となる。
このように機械的に形成しても良い。
以上の様に、本実施の形態に係る基板では、中間層２の断面形状は、末広がりの傾斜を有している。したがって、実施の形態１に係る基板の場合よりも、メッキ膜４，５が基材１に到達（接合）することを抑制することができる。
なお、本実施の形態に係る基板に対して、実施の形態１と同様な熱衝撃試験を実施した。そして、中間層２の形成された基材１付近の観察を行った。ここで、中間層２の層厚は、約５〜１０μｍであった。
その結果、実施の形態１に係る基板よりも、基材１のクラックの発生頻度は減少していることが確認できた。また、基材１のクラックの深さも、実施の形態１よりも更に浅くなっていることが観察された。
また、中間層２中のガラス成分量を、基材１中のガラス成分量よりも増加させることにより、焼結後に、中間層２と基材１と密着性が向上する効果も有する。
＜実施の形態３＞
図４は、本実施の形態に係る基板の構造を示す拡大断面図である。図４の構成は、図３の構成とほぼ同じであるが、以下の点において相違する。
つまり、実施の形態２に係る基板では、基材１と中間層２とが別個独立に形成されていた。しかし、本実施の形態に係る基板では、基材と中間層とは一体である。すなわち、基材１を成形することにより、基材１に対して所定の厚さの凸部１ａを設ける。当該凸部１ａが中間層としての役割を果たす。
基材１に凸部１ａを設ける方法として、例えば、以下の方法がある。
実施の形態１と同様に、複数枚の基材１を用意する。さらに、本実施の形態では、金属板を用意する。当該金属板は、後に形成される回路パターン（導電部３）と同様なパターンの凹部を有している。当該凹部は、例えば金属板をハーフエッチングすることにより、形成される。ここで、凹部の深さは、約１５μｍほどである。
次に、上記基材１を８枚積層する。ここで、最上層に位置する基材１には、実施の形態１で説明したように、回路パターン（導電部３）は形成されていない。
次に、上記金属板を前記基材１の積層体に重ねる。このとき、最上層の基材１には、金属板に形成されている凹部が面する。ここで、最上層の基材１に対する金属板の位置決めは、位置決めピンを採用することにより、行うことができる。
次に、実施の形態１と同様に、基材１の積層体に金属板が重ねられた物に対して、静水圧プレスを行う。このプレス処理により、最上層の基材１の上面には、後に形成される回路パターン（導電部３）と同じパターンの凸部が形成される。
上記処理以外は、実施の形態１と同じである。
本実施の形態に係わる基板に対して、他の実施の形態と同様に、熱衝撃試験を施した。結果、他の実施の形態と同様に、基材１へのクラックの発生を抑制する効果が観測された。
なお、図４では、凸部１ａの側面形状は、末広がりである。しかし、実施の形態１に係る中間層２の断面形状のように、矩形状であっても良い。凸部１ａの形成に上記金属板を用いる方法を採用する場合には、金属板に形成する凹部の側面形状を適当に変化させることにより、基材１の凸部１ａの側面形状も任意に変化させることができる。
また、金属体の凹部の断面形状が矩形の場合には、基材１の凸部１ａの断面形状も矩形となる。しかし、当該凸部１ａが形成された基材１に対して焼成処理を施すことにより、凸部１ａの側面形状を末広がりとさせることもできる。
上記各実施の形態では、基材１は、ガラスセラミック基材であるとした。しかし、これに限るものではなく、基材１は、絶縁性のものであれば良い。例えば、基材１は、セラミック基材でも良く、また有機性基材でも良い。
しかし、ガラスを含有する基材１を備える、低温焼成基板の場合には、本発明は、より有効である。
なぜなら、ガラスを含有する基材１の熱膨張係数は、有機性基材１等ガラスを含有しない基材１の熱膨張係数よりも小さいからである。したがって、基材１の熱膨張係数とメッキ膜４，５の熱膨張係数との差が、顕著となる。当該顕著な熱膨張係数の差は、基材１における応力発生を起こり易くする。よって、ガラスを含有する基材１ほど、各メッキ膜４，５との接合を抑制する必要があり、本発明が有効となるのである。
また、実施の形態１，２に係わる基板に、ガラスを含有する基材１を採用することにより、次のような効果もある。つまり、基材１等の焼結緻密化のときに、基材１中のガラスが融解する。その後、温度が下降するにつれて、ガラスも再凝固する。当該ガラスの再凝固は、基材１と中間層２との接合面でも起こり、当該再凝固により、基材１と中間層２との結合力が増す。
したがって、ガラスを含有する基材１を採用することは、比較的容易な処理（上記焼成緻密化処理）により、基材１と中間層２とを、より強固に接合させることができる。
なお、基材１中を貫通しており、中間層２上に形成された導電部３と接続するビア６が形成される場合には、当該ビア６が形成されている分、基材１にさらに応力がかかる。
したがって、基板にビア６を有する場合には、なるべく応力の発生原因を減少させることがより重要となる。よって、この場合において、本発明に係る基板を採用することは、さらに有効的である。
また、上記各実施の形態では、メッキ膜は、ニッケルメッキ膜４や金メッキ膜５であるとした。しかし、これに限るものではなく、その他の金属メッキ膜であっても、上記と同様の効果は得られる。
一般的には、メッキ膜の剛性が高いほど、本発明は有効であり、また、メッキ膜の厚さが厚いほど、本発明は有効であると言える。
さらに、上記各実施の形態では、メッキ膜を備えた構成について記した。しかし、メッキ以外の手法（例えば、蒸着法やスパッタリング法等）により、導電部３上にメッキ相当膜を形成した場合も同じ効果を得ることができる。
実施の形態１に係わる基板の構造を示す拡大断面図である。 実施の技術に係わる基板の構造を示す拡大断面図である。 実施の形態２に係わる基板の構造を示す拡大断面図である。 実施の形態３に係わる基板の構造を示す拡大断面図である。
符号の説明
１ 基材、２ 中間層、３ 導電部（回路パターン）、４ ニッケルメッキ膜、５ 金メッキ膜、６ ビア、１ａ 凸部（中間層）。

Claims (11)

  1. 絶縁性の基材と、
    前記基材の主面上に形成される、絶縁性を有する中間層と、
    前記中間層上に形成される導電部と、
    前記導電部の露出部分を覆って、前記導電部上に形成される導電性膜とを、
    備えることを特徴とした基板。
  2. 前記中間層の厚さは、
    １×１０-6ｍ以上である、
    ことを特徴とする請求項１に記載の基板。
  3. 前記中間層は、
    前記基材を構成する絶縁物質を含んでいる、
    ことを特徴とする請求項１または請求項２に記載の基板。
  4. 前記中間層は、
    メッキ液耐性を有している、
    ことを特徴とする請求項１ないし請求項３のいずれかに記載の基板。
  5. 前記中間層は、
    前記基材が緻密化する温度以下の温度で、緻密化する、
    ことを特徴とする請求項１ないし請求項４のいずれかに記載の基板。
  6. 前記中間層には、
    窒化アルミ、窒化シリコン、溶融石英、ムライト、酸化アルミ、酸化シリコンの少なくとも一つを含有している、
    ことを特徴とする請求項１ないし請求項５のいずれかに記載の基板。
  7. 前記中間層の誘電体損失は、
    基材１の誘電体損失よりも低い、
    ことを特徴とする請求項１ないし請求項６のいずれかに記載の基板。
  8. 前記中間層の線膨張係数は、
    前記基材の線膨張係数と前記導電性膜の線膨張係数との間の値である、
    ことを特徴とする請求項１ないし請求項７のいずれかに記載の基板。
  9. 前記中間層は、前記基材と一体である、
    ことを特徴とする請求項１に記載の基板。
  10. 平面視における、前記中間層の水平方向の大きさは、前記導電部の水平方向の大きさ以上である、
    ことを特徴とする請求項１ないし請求項９のいずれかに記載の基板。
  11. 前記中間層の断面端部形状は、末広がりとなっている、
    ことを特徴とする請求項１ないし請求項１０のいずれかに記載の基板。
JP2004081934A 2004-03-22 2004-03-22 基板 Pending JP2005268672A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004081934A JP2005268672A (ja) 2004-03-22 2004-03-22 基板
US10/902,157 US7110241B2 (en) 2004-03-22 2004-07-30 Substrate
DE102004047033A DE102004047033A1 (de) 2004-03-22 2004-09-28 Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004081934A JP2005268672A (ja) 2004-03-22 2004-03-22 基板

Publications (1)

Publication Number Publication Date
JP2005268672A true JP2005268672A (ja) 2005-09-29

Family

ID=34983071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004081934A Pending JP2005268672A (ja) 2004-03-22 2004-03-22 基板

Country Status (3)

Country Link
US (1) US7110241B2 (ja)
JP (1) JP2005268672A (ja)
DE (1) DE102004047033A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212271A (ja) * 2016-05-24 2017-11-30 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2023016861A (ja) * 2018-06-19 2023-02-02 凸版印刷株式会社 ガラス配線基板及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PH12014500992A1 (en) 2011-11-03 2014-06-09 Ceram Gmbh Circuit board made of ain with copper structures
JP2013247201A (ja) * 2012-05-24 2013-12-09 Shinko Electric Ind Co Ltd 配線基板、実装構造、及び配線基板の製造方法
JP5778654B2 (ja) * 2012-12-19 2015-09-16 日本特殊陶業株式会社 セラミック基板及びその製造方法
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
CN114867204B (zh) * 2022-05-26 2023-11-17 深圳市金晟达电子技术有限公司 一种加强型高频毫米波混合电路板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078980A (en) * 1976-10-01 1978-03-14 National Semiconductor Corporation Electrolytic chromium etching of chromium-layered semiconductor
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
US4601424A (en) * 1985-05-17 1986-07-22 International Business Machines Corporation Stripped gold plating process
JPH03209793A (ja) 1989-10-18 1991-09-12 Nippondenso Co Ltd ガラス基板の半田接続構造
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
JP2001085516A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
UA77459C2 (en) * 2001-11-03 2006-12-15 Thin-film capacitor and a method for producing the capacitor
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212271A (ja) * 2016-05-24 2017-11-30 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2023016861A (ja) * 2018-06-19 2023-02-02 凸版印刷株式会社 ガラス配線基板及びその製造方法
JP7396440B2 (ja) 2018-06-19 2023-12-12 Ｔｏｐｐａｎホールディングス株式会社 ガラス配線基板及びその製造方法

Also Published As

Publication number Publication date
DE102004047033A1 (de) 2005-10-13
US7110241B2 (en) 2006-09-19
US20050205293A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
JP5278149B2 (ja) 回路基板及び回路モジュール
JP2005268672A (ja) 基板
US20100038013A1 (en) Method for manufacturing multilayer ceramic electronic device
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP4581903B2 (ja) セラミック電子部品の製造方法
WO2001069991A1 (fr) Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006032747A (ja) 積層電子部品及びその製造方法
JP5947018B2 (ja) 多層セラミック基板及びその製造方法
JP7602637B2 (ja) 積層セラミック電子部品およびその製造方法
JP7680252B2 (ja) 回路基板の製造方法、および、半導体モジュールの製造方法
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP2001015930A (ja) 多層配線基板およびその製造方法
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JPH11298142A (ja) 多層セラミック基板の実装構造と実装方法
JP2515165B2 (ja) 多層配線基板の製造方法
JP2004014616A (ja) セラミック回路基板用外部接続端子
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105