JP2005250454A - 光センサ付きディスプレイおよびその製造方法 - Google Patents

Abstract

【課題】 従来、光センサを表示装置に備える場合、別工程で製造された別モジュールを同一筐体に組み込んでいた。しかし、部品点数やコストの削減が図れず、表示装置の小型化、薄型化も進まなかった。
【解決手段】 絶縁基板上に設けるＴＦＴで光センサを実現する。ＴＦＴのオフ時に外光が入射することで発生するフォトカレントを検知して光センサとして利用する。光センサのみ半導体層に２度のレーザアニールを行うことで、平均結晶粒径を表示部または発光素子の半導体層より大きくし、結晶特性を向上させる。これにより、光センサのフォトカレントの発生効率を向上できる。
【選択図】 図１

Description

本発明は、ディスプレイおよびその製造方法に係り、特に、光センサを同一基板に組み込んだディスプレイに関する。

現在のディスプレイデバイスは、小型化・軽量化・薄型化の市場要求により、ディスプレイが普及している。このようなディスプレイデバイスには、例えば光を遮断することにより入力座標を検知する光学式タッチパネルや、外光を検知してディスプレイの画面の輝度をコントロールするもの等、光センサが組み込まれているものが多い。

例えば、図９には光学式タッチパネルの一例を示す。光学式タッチパネル３０１は、表示面３０２の外周に、赤外線等を発光する発光器３０３および赤外線等を受光する受光器３０４を配置している。このような光学式タッチパネル３０１は、発光器３０３が発する赤外線光を座標入力しようとしている指等で遮断することにより、受光器３０４に赤外線光が到達しない点を入力座標として検知するものである（例えば、特許文献１参照。）。
特開平５−３５４０２公報（第２−３ページ、第２図）

従来のディスプレイにおいては、一般的にディスプレイ部と、光センサとは、別個の生産設備による別個の製造プロセスを経て別個のモジュール品として製造されており、これらのモジュール部品を同一の筐体にアセンブリすることにより完成品を製造していた。このため、機器の部品点数の削減、各モジュール部品の製造コストの低減にも自ずと限界があった。

特に、現在では例えばＰＤＡなどのモバイル端末の普及が目覚しく、これにより、ディスプレイは更なる小型化、軽量化、薄型化が要求され、部品点数を削減し、安価に提供することが望まれている。

本発明は上記の課題に鑑みてなされ、第１に、第１の半導体層を有する第１の薄膜トランジスタをそれぞれ有する複数の画素からなる表示部と、第２の半導体層を有する第２の薄膜トランジスタからなる光センサとを具備し、前記第２の半導体層の結晶粒径を前記第１の半導体層の結晶粒径よりも大きくすることにより解決するものである。

第２に、第１の半導体層を有する第１の薄膜トランジスタをそれぞれ有する複数の画素からなる表示部と、第２の半導体層を有する第２の薄膜トランジスタからなる光センサとを具備し、前記第２の半導体層の結晶長を前記第１の半導体層の結晶長よりも長くすることにより解決するものである。

また、前記表示部は、単一の絶縁性基板上に設けた前記第１の薄膜トランジスタと有機ＥＬ素子とからなる画素をマトリクス状に複数配置してなり、前記光センサは前記基板上で前記表示部の周囲に複数配置されることを特徴とするものである。

また、前記基板上で前記表示部の他の周囲に配置され、前記光センサに対応する複数の発光素子と、該発光素子の光を反射して前記表示部上を通過させ前記光センサに到達させる反射材とを具備することを特徴とするものである。

また、前記第２の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径が前記第１の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径よりも大きいことを特徴とするものである。

また、前記第２の半導体層の導電方向における結晶粒界の数は、前記第１の半導体層の導電方向における結晶粒界の数よりも少ないことを特徴とするものである。

第３に、絶縁性基板上に非晶質の半導体層を形成する工程と、前記非晶質の半導体層を多結晶化し、第１の半導体層と第２の半導体層を形成する工程と、前記第２の半導体層を再度結晶化させて結晶粒径を拡大する工程と、第１のゲート電極及び前記第１の半導体層を有する第１の薄膜トランジスタを形成する工程と、第２のゲート電極及び前記第２の半導体層を有する第２の薄膜トランジスタからなる光センサを形成する工程と、前記第１の薄膜トランジスタが形成された領域に前記第１の薄膜トランジスタを含む画素を形成し、前記画素からなる表示部を形成する工程とを具備することにより解決するものである。

第４に、絶縁性基板上に非晶質の半導体層を形成する工程と、前記非晶質の半導体層を多結晶化し、前記半導体層の第２の方向における結晶長を第１の方向における結晶長よりも長い第１の半導体層および第２の半導体層を形成する工程と、第１のゲート電極及び前記第１の半導体層を有し、前記第１の方向を導電方向とする第１の薄膜トランジスタを形成する工程と、第２のゲート電極及び前記第２の半導体層を有し、前記第２の方向を導電方向とする第２の薄膜トランジスタからなる光センサを形成する工程と、前記第１の薄膜トランジスタが形成された領域に前記第１の薄膜トランジスタを含む画素を形成し、前記画素からなる表示部を形成する工程とを具備することにより解決するものである。

また、前記第１および第２の非晶質の半導体層は、レーザ照射により多結晶化されることを特徴とするものである。

また、前記第２の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径が、前記第１の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径よりも大きいことを特徴とするものである。

また、前記表示部を形成する工程と同一の工程により、該表示部の周囲に該表示部と同一構成要素からなる発光素子を形成することを特徴とするものである。

本発明によれば、光センサとなるＴＦＴの半導体層の平均結晶粒径を、表示部及び発光素子を構成するＴＦＴの半導体層の平均結晶粒径よりも大きくすることにより、光照射時に電子−正孔対の発生確率が向上し、結晶特性が向上する。これにより、微少電流の検知が容易となる。

特に、絶縁基板に形成するＴＦＴで高精度の光センサが実現できるため、表示装置と同一基板に光センサを配置でき、装置の小型化・薄型化を実現できる。平均結晶粒径の拡大は、光センサ部分のみ２度のレーザアニールを行うことで実現できるので、製造工程を複雑にすることなく実施でき、個別モジュールでセンサを組み込む構造と比較して部品点数および工数の削減に大きく寄与できる。

更に、表示部および発光素子を構成するＴＦＴの結晶粒径は必要以上に大きくしないほうが良い。表示部と比較して十分小さい領域である光センサ部のみ２度のレーザアニールを行うことで、コストの増大を防ぎつつ、微小なフォトカレントを検知できるディスプレイの製造方法が提供できる。

本発明の第１の実施の形態を、有機ＥＬ素子を用いたタッチパネルを例に図１から図８を参照して詳細に説明する。図１（Ａ）はタッチパネルの平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図である。尚、図１（Ａ）では図１（Ｂ）の反射材を省略している。

本発明のディスプレイ２５０は、光センサ１００と、表示部２００と、発光素子２４０とから構成され、これらを同一絶縁性基板１０上に配置したものである。

表示部２００は、スイッチ用ＴＦＴと駆動用ＴＦＴとを有し、駆動ＴＦＴが接続する有機ＥＬ素子からなる画素をマトリクス状に複数配置する。表示部２００の周囲２辺に沿って発光素子２４０が配置される。発光素子２４０は例えば図１（Ａ）の矩形の領域内に一定間隔で複数配置され、発光素子２４０からの発光を光センサ１００が受光する。光センサ１００は、表示部２００を構成する有機ＥＬ素子と同じ有機ＥＬ素子からなる。もしくは、各光センサ１００をアクティブ駆動したい場合には、更にこの有機ＥＬ素子に表示部２００を構成するようなＴＦＴを設けても良い。光センサ１００はＴＦＴであり、表示部２００の他の２辺に沿って配置される。光センサ１００は、例えば図１（Ａ）の矩形の領域内で発光素子２４０と個々に対応して一定間隔で複数配置される。

図１（Ｂ）に示すように、表示部２００、発光素子２４０、光センサ１００は基板周辺部に設けられた封止部材３１１を介して、ガラス等の透明なカバー部材３１０で封止されている。

発光素子２４０は、図１（Ｂ）の如く紙面上方に発光する。このため、発光素子２４０の光が表示部２００上部を通過し光センサ１００に到達するように、鏡などの反射材２６０が基板１０に設けられる。尚、図面の基板１０下方には、各ＴＦＴを構成する半導体層の結晶粒径を概略的に示した。本実施形態では結晶粒径の異なる第１の半導体層ｐｓ１および第２の半導体層ｐｓ２により各ＴＦＴが構成されるが、結晶粒径については後述する。

入力座標の検出の方法の一例を説明すると、発光素子２４０のうち、一方の辺に配置された発光素子２４０が最初に素子毎に順次発光し、次に他方の辺に配置された発光素子２４０が素子毎に順次発光する。この発光は表示部２００の上部に何もなければ常に光センサ１００で受光される。一方、指や入力ペンなどで、表示部２００の所定の位置に触れると、特定の発光素子２４０の発光が遮断され、その発光が特定の光センサ１００で受光されなくなる。この発光素子２４０の発光タイミングと光センサ１００の出力から、発光が遮断された領域を２次元的に感知し、入力座標を検出する。

図２は図１の表示部の１画素を示す。図２（Ａ）は平面図であり、図２（Ｂ）は図２（Ａ）のＢ−Ｂ線断面図である。

図２（Ａ）に示すように、ゲート信号線１５１とドレイン信号線１５２とに囲まれた領域に画素Ｐが形成されている。両信号線の交点付近にはスイッチ用ＴＦＴ２１０が備えられており、そのＴＦＴ２１０のソース１１３ｓは容量電極１５５を兼ねる。容量電極１５は後述の保持容量電極線１５４と共に保持容量１７０を構成する。またソース１１３ｓは、有機ＥＬ素子１７１の駆動用ＴＦＴ２２０のゲート１４１に接続されている。駆動用ＴＦＴ２２０のソース１４３ｓは有機ＥＬ素子１７１の陽極１６１に接続され、他方のドレイン１４３ｄは有機ＥＬ素子を駆動する駆動電源線１５３に接続されている。

また、スイッチ用ＴＦＴ２１０の付近には、ゲート信号線１５１と並行に保持容量電極線１５４が配置されている。この保持容量電極線１５４はゲート絶縁膜１２を介して容量電極１５５との間で電荷を蓄積して保持容量を構成する。保持容量１７０は、駆動用ＴＦＴ１４０のゲート１４１に印加される電圧を保持するために設けられている。容量電極１５５は、スイッチ用ＴＦＴ２１０のソース１１３ｓと接続される。

図２（Ｂ）に示すように、スイッチ用ＴＦＴ２１０は、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上にバッファ層となる絶縁膜１４を設ける。その上層に第１のｐ−Ｓｉ膜ｐｓ１からなる半導体層１１３を形成する。半導体層１１３には、ゲート電極１１１と重なる領域に真性又は実質真性となるチャネル１１３ｃが設けられ、その両側にソース１１３ｓおよびドレイン１１３ｄが設けられている。また、半導体層１１３をいわゆるＬＤＤ（Lightly Doped Drain）構造としても良い。この場合、チャネル１１３ｃの両側が低濃度不純物領域となり、更にその両側が高濃度不純物領域となる。

半導体層１１３上にはゲート絶縁膜１２を設け、その上層に高融点金属からなるゲート電極１１１を兼ねたゲート信号線１５１（ここでは不図示）および保持容量電極線１５４を設ける。

ゲート絶縁膜１２、ゲート電極１１１、ゲート信号線１５１及び保持容量電極線１５４上の全面に層間絶縁膜１５を積層し、ゲート絶縁膜１２および層間絶縁膜１５のドレイン１１３ｄに対応して設けたコンタクトホールに金属を充填して、ドレイン信号線１５２を兼ねたドレイン電極１１６を設ける。なお、ソース１１３ｓは延在されて保持容量１７０を構成する。

第２のＴＦＴ２２０は、スイッチ用ＴＦＴ２１０と同一の絶縁性基板１０上およびバッファ層１４上に設けられる。すなわち第１のｐ−Ｓｉ膜ｐｓ１からなる半導体層１４３を設け、半導体層１４３には、真性又は実質的に真性であるチャネル１４３ｃと、このチャネル１４３ｃの両側にイオンドーピングを施してソース１４３ｓ及びドレイン１４３ｄを設ける。

半導体層１４３上にはゲート絶縁膜１２および高融点金属からなるゲート電極１４１を順に形成する。

そして、スイッチ用ＴＦＴ２１０と同様に層間絶縁膜１５を形成し、ドレイン１４３ｄに対応して設けたコンタクトホールに金属を充填して駆動電源に接続された駆動電源線１５３を配置する。また、ソース１４３ｄに対応して設けたコンタクトホールにソース電極１５８を設ける。更に全面に平坦化絶縁膜１７を形成して、その平坦化絶縁膜１７のソース電極１５８に対応した位置にコンタクトホールを形成する。コンタクトホールを介してソース電極１５８とコンタクトし、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）にＡｇ化合物を混合することで反射機能を有する第１の電極、すなわち有機ＥＬ素子１７１の第１電極（陽極）１６１を設ける。有機ＥＬ素子１７１は、第１電極１６１、有機ＥＬ層１６５、第２電極１６６よりなる。

有機ＥＬ層１６５は、陽極１６１上に、ホール輸送層１６２、発光層１６３及び電子輸送層１６４をこの順に積層したものである。更に、マグネシウム・インジウム合金から成り、膜厚を薄くするなどして光を透過するようにした第２の電極すなわち陰極１６６が積層形成される。この陰極１６６は、図２（Ａ）に示した有機ＥＬ表示部を形成する基板１０の全面に設けられる。また、発光層１６３は、画素毎に異なる材料を用いることでＲ、Ｇ、Ｂの各色を発光する。

有機ＥＬ素子１７１は、陽極１６１から注入されたホールと、陰極１６６から注入された電子とが発光層１６３の内部で再結合し、発光層１６３を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透過性を有する陰極から外部へ放出されて発光する。

発光素子２４０は、上記画素と同様の構成要素を用いればよいので、図示および詳細な説明は省略する。すなわち、基板上にバッファ層１４、第１のｐ−Ｓｉ膜ｐｓ１から成る半導体層、ゲート絶縁膜およびゲート電極を積層し、半導体層には、チャネル、ソース、ドレインを設けて、ドレインに接続するドレイン電極およびソースに接続するソース電極を設け、有機ＥＬ素子を設ける。有機ＥＬ素子は陽極上に有機ＥＬ素子を設けて陰極を積層した構造であり、陽極は、ソース電極に接続する。

しかし、画素は上述の如く発光層の発光色がＲ、Ｇ、Ｂの三色あり、これらを順番に配置するのに対し、発光素子は発光すればよくその発光色は１色でも良い。例えば、表示部２００上を通過させて光センサ１００まで到達させる必要があるので、なるべく強い光を発光できるものがよく、波のエネルギの高い青（Ｂ）が好適である。

図３は、光センサ１００を示す断面図である。光センサ１００は、ゲート電極１１と、絶縁膜１２と、半導体層１３とから構成されるＴＦＴである。

光センサ１００は、表示部２００と同一の絶縁性基板１０上に、バッファ層１４を設けて第２のｐ−Ｓｉ膜ｐｓ２からなる半導体層１３およびゲート絶縁膜１２を積層する。ゲート絶縁膜１２上には、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極１１を設ける。

光センサ１００の半導体層１３は、その結晶粒径が、表示部２００および発光素子２４０を構成する各ＴＦＴの第１の半導体層ｐｓ１（半導体層１１３、１４３）の結晶粒径よりも大きい第２のｐ−Ｓｉ膜ｐｓ２から成る。具体的には、単位面積あたりに含まれる複数のｐ−Ｓｉ結晶の結晶粒径を平均したものを平均結晶粒径とすると、第２のｐ−Ｓｉ膜ｐｓ２である半導体層１３の平均結晶粒径は表示部、発光素子の、第１のｐ−Ｓｉ膜ｐｓ１である半導体層１１３、１４３の平均結晶粒径よりも大きいとする（図１（Ｂ）参照）。

半導体層１３には、ゲート電極１１下方に位置し、真性又は実質真性となるチャネル１３ｃが設けられ、チャネル１３ｃの両側にはｎ＋型不純物の拡散領域であるソース１３ｓおよびドレイン１３ｄが設けられる。

半導体層１３およびゲート絶縁膜１２、ゲート電極１１上の全面には、ＳｉＯ_２膜、ＳｉＮ膜及びＳｉＯ_２膜の順に積層された層間絶縁膜１５を設け、ドレイン１３ｄを接続するドレイン電極１６を設ける。さらにソース１３ｓに接続するソース電極１８を設け、その上層に平坦化膜１７（ここでは不図示）を設ける。

光センサ１００により増幅されたフォトカレントはソース電極１８（またはドレイン電極１６）側から出力される。

光センサ１００は、発光素子２４０に個々に対応して複数設けられる。このように光センサ２０を複数配置する場合には、それぞれ並列に接続する。ＴＦＴを複数設けることで、光センサ１００としての冗長性、受光の平均化性を持たせることができる。

上記の構造のＴＦＴでは、ＴＦＴがオフ時に半導体層１３に外部から光が入射すると、チャネル１３ｃとソース１３ｓまたはチャネル１３ｃとドレイン１３ｄの境界近傍に接合領域が発生する。接合領域では電子−正孔対が電場のために引き分けられて光起電力が生じ、フォトカレントが得られる。このようなフォトカレントの増加を検知して、光センサとして利用するものである。

しかし、キャリア（電子または正孔）が結晶粒径間を移動する際には大きなエネルギが必要となる。また、結晶粒界でのキャリアのトラップにより抵抗成分も多くなる。特に、図１のタッチパネルでは、発光素子２４０からの光を反射させ、更に表示部２００を通過した光を光センサ１００で受光する。つまり、光センサ１００に到達するまでの間の光の減衰は避けられず、光センサ１００は微小な光をセンシングすることになる。

そこで、本実施形態の如く光センサ１００の半導体層１３の平均結晶粒径を大きくすることにより、結晶粒径の間を移動する回数が少なくてすみ、導電方向における結晶粒界も少なくなる。また、単結晶に近づけることにより結晶特性が向上するため、光照射時に電子―正孔対の発生確率が向上し、微少な電流であっても検知することが可能となる。

一方、表示部２００および発光素子２４０を構成するＴＦＴの駆動能力は、その動作速度において、既知の結晶化工程によって多結晶化された半導体層で十分である。つまり、不必要に電流駆動能力を向上させることはＴＦＴの駆動能力等ＴＦＴ特性のばらつきが大きくなると考えられるため好ましくない。また、粒径を大きくすると、結晶粒界上にＴＦＴが形成される場合がある。このようなＴＦＴは、断線・短絡等が発生しやすくなり、画素欠陥となり問題である。

そこで、本実施形態では、図１（Ｂ）に示す如く、光センサ１００となるＴＦＴの半導体層１３の平均結晶粒径を、表示部２００に設けられたスイッチ用ＴＦＴ２１０および駆動用ＴＦＴ２２０の半導体層１１３、１４３、また発光素子２４０をアクティブ駆動するためのＴＦＴがある場合はそのＴＦＴの半導体層も含めて、これら半導体層の平均結晶粒径よりも大きくするものである。結晶粒径が大きくなることで、粒界に位置するＴＦＴが存在しても、１つの光センサを複数に分割して並列に接続することにより平均化されるため、センシングに大きな影響はない。

次に、図４から図８を用いて、本発明のディスプレイの製造方法を説明する。尚、発光素子２４０用のＴＦＴ及び光センサ１００用ＴＦＴを以下の工程と別工程で形成しても良いが、本実施形態においては以下の工程と同一工程により形成する。さらに発光素子２４０は、駆動用ＴＦＴと同様の構造とするため、図示及び説明を省略する。

第１工程（図４参照）：絶縁性基板上に非晶質の半導体層を形成する工程。

石英ガラス、無アルカリガラス等からなる絶縁性基板１０上に、ＳｉＮ、ＳｉＯ_２等から成るバッファ層１４を形成し、非晶質シリコン膜をデポジション後、パターニングして、スイッチ用ＴＦＴ２１０、駆動用ＴＦＴ２２０、光センサのＴＦＴ１００の各非晶質半導体層８０、１８０、２８０を形成する。

第２工程（図５参照）：非晶質の半導体層を多結晶化する工程。

非晶質の半導体層をレーザアニールにより多結晶化し、スイッチ用ＴＦＴ２１０、駆動用ＴＦＴ２２０を構成する半導体層１１３、１４３と光センサ１００を構成する半導体層１３を形成する。この状態では、各半導体層は同じ結晶粒径を有している。

第３工程（図６参照）：多結晶化した半導体層の一部を再度結晶化させて結晶粒径の異なる第１の半導体層と第２の半導体層を形成する工程。

レジスト膜ＰＲを形成して、光センサ１００の半導体層１３のみ露出し、再度レーザアニールを行い、結晶粒径を拡大する。これにより結晶粒径の異なる第１のｐ−Ｓｉ膜ｐｓ１と第２のｐ−Ｓｉ膜ｐｓ２が形成される。第２のｐ−Ｓｉ膜ｐｓ２（半導体層１３）は、その平均結晶粒径が第１のｐ−Ｓｉ膜ｐｓ１（半導体層１１３、１４３）の平均結晶粒径よりも大きくなる。

なお、本実施例では、レジストマスクＰＲを形成することで、全領域にレーザ光を照射して選択的に結晶粒径を拡大する方法を用いているが、同様の効果のある他の方法を用いてもよい。例えば、レーザ光の照射領域を限定したり、レーザの照射回数を変更し、レーザ照射により半導体層に与えるエネルギの量を変化させて、結晶粒径の異なる領域を形成してもよい。また、光センサを形成する領域においてレーザ照射の走査速度を落としたり、レーザ出力を変化させることによって、レーザ照射により半導体層に与えるエネルギの量を変化させてもよい。

第４工程（図７参照）：第１のゲート電極及び第１の半導体層を有する第１の薄膜トランジスタを形成する工程。

バッファ層１４及びｐ−Ｓｉ膜１１３上に、ゲート絶縁膜１２となるＳｉＮ、ＳｉＯ_２等を積層し、更にその上層にＣｒ、Ｍｏなどの高融点金属を蒸着してゲート電極１１１を形成する。なお、このとき補助容量を形成するための補助容量電極線１５４も第１ｐ−Ｓｉ膜ｐｓ１である半導体層１１３上の所定の位置に形成すると良い。続いて、スイッチ用ＴＦＴ２１０となる半導体層１１３の、ゲート電極１１１と重なる領域をチャネル１１３ｃとし、その両側に高濃度の一導電型不純物を拡散してソース１１３ｓおよびドレイン１１３ｄを形成する。また、ｐ−Ｓｉ膜１１３をいわゆるＬＤＤ（Lightly Doped Drain）構造としても良い。この場合、チャネル１３ｃの両側に、低濃度の一導電型不純物を拡散し、更にその両側に高濃度の不純物を拡散する。

同様に、バッファ層１４及び第１のｐ−Ｓｉ膜ｐｓ１である半導体層１４３上に、ゲート絶縁膜１２及びゲート電極１４１を積層・形成し、表示部の駆動用ＴＦＴ２２０を形成する。続いて、駆動用ＴＦＴ２２０となる半導体層１４３の、ゲート電極１４１と重なる領域にチャネル１４１ｃと、このチャネル１４１ｃの両側にソース１４３ｓ及びドレイン１４３ｄを形成する。

第５工程（図７参照）：第２のゲート電極及び第２の半導体層を有する第２の薄膜トランジスタからなる光センサを形成する工程。

第４工程と同様、ｐ−Ｓｉ膜１３上に、ゲート絶縁膜１２となるＳｉＮ、ＳｉＯ_２等を形成し、更にその上層にゲート電極１１を形成し、光センサ１００となるＴＦＴを形成する。光センサ１００となる第２のｐ−Ｓｉ膜１３の、ゲート電極１１と重なる領域をチャネル１３ｃとし、その両側に高濃度の一導電型不純物を拡散してソース１３ｓおよびドレイン１３ｄを形成する。このとき、電流の取り出し側となる例えばソース側をＬＤＤ構造にするとよい。

第６工程（図８参照）： 第１の薄膜トランジスタが形成された領域に第１の薄膜トランジスタを含む画素を形成し、画素からなる表示部を形成する工程。

その後、半導体層１３、１１３、１４３及びゲート絶縁膜１２、ゲート電極１１、１１１、１４１上の全面には、ＳｉＯ_２膜、ＳｉＮ膜及びＳｉＯ_２膜の順に積層して層間絶縁膜１５を形成する。また、スイッチ用ＴＦＴのドレイン１１３ｄに対応してコンタクトホールを形成し、アルミニウム（Ａｌ）等の金属を充填してドレイン信号線１５２を兼ねたドレイン電極１１６を設ける。同時に駆動用ＴＦＴのドレイン１４３ｄに対応して設けたコンタクトホールにＡｌ等の金属を充填して駆動電源に接続された駆動電源線１５３を形成する。

更に、光センサ１００のドレイン１３ｄに対応するコンタクトホールを形成し、ドレイン電極１６を形成する。また同様に、駆動用ＴＦＴ２２０のソース１４３ｓに対応するコンタクトホールにもＡｌ等の金属を充填してソース電極１５８を形成し、光センサ１００のソース１３ｓに対応するコンタクトホールにもＡｌ等の金属を充填してソース電極１８を形成する。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜１７を形成する。

駆動用ＴＦＴ２２０においては、ソース電極１５８に対応して平坦化絶縁膜１７にコンタクトホールを設け、ＩＴＯやＩＺＯ等に反射機能を持たせた陽極１６１を形成する。また、陽極１６１のエッジにおける段差によってＥＬ層１６５が分断されるのを防止するために、全面に、ホール輸送層１６２を形成してＥＬ層１６５の形状に第２平坦化膜５６を形成し、ＥＬ層１６５の形成領域を露出する。ＥＬ層１６５は、陽極１６１上に、第１ホール輸送層と第２ホール輸送層とから成るホール輸送層１６２を形成する。更に発光層領域に開口部を有する金属マスクを載置して表示画素の１つの色を堆積する。その後金属マスクを移動して、各色を順次堆積する。このようにして、Ｒ，Ｇ、Ｂ３色の発光層１６３を形成する。

更に、電子輸送層１６４を積層し、マグネシウム・インジウム合金から成り、光の透過性を有する陰極１６６を積層形成して表示部および発光素子を形成する。このとき、図示は省略するが同時に発光素子２４０の有機ＥＬ素子１７１も形成する。発光素子２４０の発光層は、はいずれの色でも良く、また異なる色にする必要がないので、各画素のいずれか１色の発光層を形成するときに全ての発光素子２４０の発光層を形成する。また、発光層１６３を単色にし、カラーフィルタや色変換層などを用いてカラー化する場合は表示部及び発光素子２４０のＥＬ素子を全て共通の材料・構造にすることができる。

基板１０には、発光素子２４０の光を光センサ１００まで到達させるように、図１の如く鏡などの反射材２６０を形成して、図１に示すディスプレイを得る。

次に、本発明の第２の実施形態を示す。本願発明は、結晶粒径だけでなく、結晶長（平均結晶長）に異方性のある半導体層を用いてもよい。

装置の概略図は図１から図３と同様であるので説明を省略し、結晶粒径だけでなく、結晶長（平均結晶長）に異方性のある半導体層を得るための方法について説明する。
（１）ＣＬＣ（CW−Laser Lateral Crystallization）法
ＣＬＣ法とは、非晶質シリコンにＤＰＳＳ（Diode−Pumped Solid State）レーザを照射しレーザのスキャン方向に結晶を成長させる方法である。この方法によれば、レーザをスキャンする速度を制御することによってスキャン方向の結晶長をより長くすることができる。
（２）ＳＥＬＡＸ（Selectively Enlarging Laser X’tallization）法
ＳＥＬＡＸ法とは、非晶質シリコンにエキシマレーザを照射して小粒径の多結晶シリコンを形成した後に、固体のパルスレーザを照射することによって、そのスキャン方向を長手方向とする多結晶シリコンを形成する方法である。
（３）ＳＬＳ（Sequential Lateral Solidification）法
ＳＬＳ法とは、非晶質シリコンにライン状のエキシマレーザを照射し、そのレーザの両短辺方向に横方向に長い結晶を成長させ、次にレーザ照射したときに成長する結晶とが少しずつ重なるようにすることによって、継続的に結晶を形成する方法である。（１）や（２）では低出力な固体レーザを用いるのに対し、ＳＬＳ法では固体レーザよりも出力が高いエキシマレーザを照射するため有用な手段であるといえる。

以上の方法等であれば、上述の第２工程および第３工程（多結晶化の工程）において、基板全面に対してレーザを照射しても、半導体層に与えるエネルギに差が生じるために、結晶粒径の大きさの差および、結晶長に異方性がある半導体層を得ることができる。そして、結晶長が長い方向（粒界の数が少ない方向）と光センサ１００用のＴＦＴの導電方向（ソース−ドレイン方向）とが平行になるように光センサ１００用ＴＦＴを配置し、その導電方向と異なる方向、例えば垂直方向にスイッチ用ＴＦＴ２１０および駆動用ＴＦＴ２２０の導電方向を配置する。また、発光素子２４０を駆動するためのＴＦＴがある場合はそのＴＦＴの導電方向もスイッチ用ＴＦＴ２１０の導電方向と同様にする。これにより、局所的に第１実施形態のようなマスク（図６参照）をしなくても光センサ１００用のＴＦＴとその他のＴＦＴの結晶長を異ならせることができる。

尚、本実施形態ではタッチパネルを例に説明したが、表示部２００と同一基板に光センサ１００を組み込む構造であれば、これに限らない。例えば、表示部と同一平面に光センサを設け、外光を検知して表示部の輝度を調節するディスプレイ等にも適用できる。

尚、画素ＴＦＴ及び光センサ用ＴＦＴ、発光素子に接続するＴＦＴ、光センサ用ＴＦＴは、ゲート電極が受光面にあるとその分受光しにくくなるため、受光面と反対側にゲート電極を設けるとよい。

また、上記の実施形態では、画素ＴＦＴ及び光センサ用ＴＦＴ、発光素子に接続するＴＦＴについては、いわゆるトップゲート型ＴＦＴについて説明したが、ゲート電極、ゲート絶縁膜および半導体層の積層順を逆にしたボトムゲート型ＴＦＴであっても同様である。

また、画素ＴＦＴ及び光センサ用ＴＦＴ、発光素子に接続するＴＦＴは全てトップゲート型、または全てボトムゲート型にする必要はなく、これらの組み合わせであっても良い。

さらに、上記の実施形態では有機ＥＬ層１６５からの光が絶縁性基板１０とは逆方向に出力されるトップエミッション型について説明したが、本発明はこれに限定されるものではなく、有機ＥＬ層１６５からの光が絶縁性基板１０を介して出力されるボトムエミッション型でも良い。

本発明を説明するための（Ａ）平面図、（Ｂ）断面図である。 本発明を説明するための（Ａ）平面図、（Ｂ）断面図である。 本発明を説明するための断面図である。 本発明の製造方法を説明するための断面図である。 本発明の製造方法を説明するための断面図である。 本発明の製造方法を説明するための断面図である。 本発明の製造方法を説明するための断面図である。 本発明の製造方法を説明するための断面図である。 従来技術を説明する断面図である。

符号の説明

１０ 絶縁性基板
１１、１１１、１４１ ゲート電極
１２ ゲート絶縁膜
１３、１１３、１４３ 半導体層
１３ｃ、１１３ｃ、１４３ｃ チャネル
１３ｄ、１１３ｄ、１４３ｄ ドレイン
１３ｓ、１１３ｓ、１４３ｓ ソース
１４ バッファ層
１５ 層間絶縁膜
１６ ドレイン電極
１８ ソース電極
１００ 光センサ
１５１ ゲート信号線
１５２ ドレイン信号線
１５３ 駆動電源線
１５４ 保持容量電極
１５５ 容量電極
１５８ ソース電極
１６１ 陽極
１６２ ホール輸送層
１６３ 発光層
１６４ 電子輸送層
１６６ 陰極
１７０ 保持容量
２００ 表示部
２１０ 第１のＴＦＴ
２２０ 第２のＴＦＴ
２４０ 発光素子
２５０ ディスプレイ
２６０ 反射材
３０１ タッチパネル
３０２ 表示面
３０３ 発光器
３０４ 受光器
３１０ カバー部材
３１１ 封止部材

Claims (15)

1. 第１の半導体層を有する第１の薄膜トランジスタをそれぞれ有する複数の画素からなる表示部と、
   第２の半導体層を有する第２の薄膜トランジスタからなる光センサとを具備し、
   前記第２の半導体層の結晶粒径を前記第１の半導体層の結晶粒径よりも大きくすることを特徴とする光センサ付きディスプレイ。
2. 第１の半導体層を有する第１の薄膜トランジスタをそれぞれ有する複数の画素からなる表示部と、
   第２の半導体層を有する第２の薄膜トランジスタからなる光センサとを具備し、
   前記第２の半導体層の結晶長を前記第１の半導体層の結晶長よりも長くすることを特徴とする光センサ付きディスプレイ。
3. 前記表示部は、単一の絶縁性基板上に設けた前記第１の薄膜トランジスタと有機ＥＬ素子とからなる画素をマトリクス状に複数配置してなり、
   前記光センサは前記基板上で前記表示部の周囲に複数配置されることを特徴とする請求項１または請求項２のいずれかに記載の光センサ付きディスプレイ。
4. 前記基板上で前記表示部の他の周囲に配置され、前記光センサに対応する複数の発光素子と、該発光素子の光を反射して前記表示部上を通過させ前記光センサに到達させる反射材とを具備することを特徴とする請求項３に記載の光センサ付きディスプレイ。
5. 前記第２の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径が、前記第１の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径よりも大きいことを特徴とする請求項１に記載の光センサ付きディスプレイ。
6. 前記第２の半導体層の導電方向における結晶粒界の数は、前記第１の半導体層の導電方向における結晶粒界の数よりも少ないことを特徴とする請求項２に記載の光センサ付きディスプレイ。
7. 絶縁性基板上に非晶質の半導体層を形成する工程と、
   前記非晶質の半導体層を多結晶化する工程と、
   多結晶化した半導体層の一部を再度結晶化させて結晶粒径の異なる第１の半導体層と第２の半導体層を形成する工程と、
   第１のゲート電極及び前記第１の半導体層を有する第１の薄膜トランジスタを形成する工程と、
   第２のゲート電極及び前記第２の半導体層を有する第２の薄膜トランジスタからなる光センサを形成する工程と、
   前記第１の薄膜トランジスタが形成された領域に前記第１の薄膜トランジスタを含む画素を形成し、前記画素からなる表示部を形成する工程とを具備することを特徴とする光センサ付きディスプレイの製造方法。
8. 絶縁性基板上に非晶質の半導体層を形成する工程と、
   前記非晶質の半導体層を多結晶化し、前記半導体層の第２の方向における結晶長を第１の方向における結晶長よりも長い第１の半導体層および第２の半導体層を形成する工程と、
   第１のゲート電極及び前記第１の半導体層を有し、前記第１の方向を導電方向とする第１の薄膜トランジスタを形成する工程と、
   第２のゲート電極及び前記第２の半導体層を有し、前記第２の方向を導電方向とする第２の薄膜トランジスタからなる光センサを形成する工程と、
   前記第１の薄膜トランジスタが形成された領域に前記第１の薄膜トランジスタを含む画素を形成し、前記画素からなる表示部を形成する工程とを具備することを特徴とする光センサ付きディスプレイの製造方法。
9. 前記第１および第２の非晶質の半導体層は、レーザ照射により多結晶化されることを特徴とする請求項７または請求項８のいずれかに記載の光センサ付きディスプレイの製造方法。
10. 前記第２の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径が、前記第１の半導体層の単位面積あたりに含まれる結晶の粒径を平均した平均結晶粒径よりも大きいことを特徴とする請求項７または請求項８のいずれかに記載の光センサ付きディスプレイの製造方法。
11. 前記表示部を形成する工程と同一の工程により、該表示部の周囲に該表示部と同一構成要素からなる発光素子を形成することを特徴とする請求項請求項７または請求項８のいずれかに記載の光センサ付きディスプレイの製造方法。
12. 前記第１および第２の非晶質の半導体層は、レーザ照射により与えら得るエネルギの量の違いにより、結晶粒径の大きさおよび結晶長が長くなる方向を変えることを特徴とする請求項７または請求項８のいずれかに記載の光センサ付きディスプレイの製造方法。
13. 前記レーザ照射により与えられるエネルギの量の違いは、レーザの照射回数によることを特徴とする請求項１２に記載の光センサ付きディスプレイの製造方法。
14. 前記レーザ照射により与えられるエネルギの量の違いは、レーザの照射時の操作速度の違いによることを特徴とする請求項１２に記載の光センサ付きディスプレイの製造方法。
15. 前記レーザ照射により与えられるエネルギの量の違いは、レーザの照射時のレーザの出力の違いによることを特徴とする請求項１２に記載の光センサ付きディスプレイの製造方法。
    
    

Images