[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005244116A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005244116A
JP2005244116A JP2004055272A JP2004055272A JP2005244116A JP 2005244116 A JP2005244116 A JP 2005244116A JP 2004055272 A JP2004055272 A JP 2004055272A JP 2004055272 A JP2004055272 A JP 2004055272A JP 2005244116 A JP2005244116 A JP 2005244116A
Authority
JP
Japan
Prior art keywords
bump
wiring board
semiconductor device
semiconductor element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004055272A
Other languages
English (en)
Inventor
Naotake Watanabe
尚威 渡邉
Jun Karasawa
純 唐沢
Takashi Togasaki
隆 栂嵜
Masao Segawa
雅雄 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004055272A priority Critical patent/JP2005244116A/ja
Publication of JP2005244116A publication Critical patent/JP2005244116A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】加工時に過度の精度および工数を要求することなく、なおかつ半導体素子に加わる応力を極力小さくすることができる簡易で生産性の高い半導体装置の製造方法を提供する。
【解決手段】配線基板を貫通して設けられる開口部を、半導体装置を構成する配線基板と半導体素子との接合用として利用する。
【選択図】図1

Description

本発明は、半導体素子と配線基板を接合して成る半導体装置の製造方法に関する。
従来、半導体素子を配線基板に実装するためのさまざまな技術が知られている。
このうち、特にCCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)型の画像センサのように低い接合温度が要求される半導体素子の場合に好適なものとして、フリップチップ実装方法が知られている(例えば特許文献1を参照。以下、従来技術1と称する)。この実装方法においては、半導体素子が具備する電極パッド上に形成されるバンプと、絶縁基板上に形成されるハンガータイプの電極に設けられるバンプ挿入穴とを嵌合させ、この嵌合部分を加圧変形することによって電気的接続を得ているる。
また、フリップチップ実装方法の別の例として、基板作製方法を利用した実装方法も知られている(例えば特許文献2を参照。以下、従来技術2と称する)。この実装方法では、半導体素子の電極パッド上に突起状の電極端子を形成し、配線電極上に樹脂層と接着剤層を設けた絶縁基板の位置合わせを行い、加熱および加圧によって接着剤層と樹脂層に対して突起電極を貫通し、この貫通した突起電極と配線電極とを接続固定する。
特開平7―153796号公報 特開2001−250876号公報
上記従来技術のうち、従来技術1では、配線基板上に形成したハンガータイプの電極に逆テーパを施すための加工精度および加工工数が必要となっていた。
また、従来技術2では、接着層および配線基板の内層配線までの樹脂層を貫通し得る加圧力が必要となり、加圧時のツールとセンサチップおよび基板との平行度によっては、センサチップに過度の応力が加わって「われ」を生じる恐れもあった。
本発明は、このような事情に鑑みてなされたものであり、その目的は、加工時に過度の精度および工数を要求することなく、なおかつ半導体素子に加わる応力を極力小さくすることができる簡易で生産性の高い半導体装置の製造方法を提供することにある。
上記目的を達成するため、請求項1記載の発明は、半導体素子と配線基板を接合して成る半導体装置の製造方法であって、前記半導体素子が具備する電極上にバンプを形成する工程と、この工程で形成したバンプを、前記配線基板を貫通して形成されて成る開口部に挿通する工程と、この工程で挿通したバンプを加圧変形または加熱溶融する工程とを有することを特徴とする。
請求項2記載の発明は、請求項1記載の発明において、前記バンプを形成する工程において、当該バンプの高さが前記開口部の深さよりも大きくなるように前記バンプを形成することを特徴とする。
この発明において、バンプを孔部に挿通したとき、「バンプの高さ」方向と「孔部の深さ」方向は略平行となる。
請求項3記載の発明は、半導体素子と配線基板を接合して成る半導体装置の製造方法であって、前記配線基板を貫通して形成されて成る開口部に金属を充填する工程と、前記半導体素子が具備する電極上にバンプを形成する工程と、この工程で形成したバンプを前記開口部に充填した金属の表面に当接した状態で前記配線基板に超音波を印加する工程とを有することを特徴とする。
請求項4記載の発明は、請求項1乃至3のいずれか1項記載の発明において、前記半導体素子は、マイクロレンズと、このマイクロレンズを保護すると共に、入射してくる光を透過する透光性部材とを備えた画像センサであることを特徴とする。
本発明によれば、配線基板を貫通して設けられる開口部を当該配線基板と半導体素子の接合用として利用することにより、加工時に過度の精度および工数を要求することなく、なおかつ半導体素子に加わる応力を極力小さくすることができる簡易で生産性の高い半導体装置の製造方法を提供することが可能となる。
以下、添付図面を参照して本発明の実施の形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の構成を示す部分断面図である。同図に示す半導体装置1は、配線基板11に半導体素子の一例である画像センサ21を接合して成るものである。本実施形態では、配線基板11に画像センサ21を接合することによって図4の部分断面図に示すカメラモジュールCMを実装することを想定して説明を行うが、これが本発明の好ましい一実施形態に過ぎないことは勿論である。
配線基板11には貫通して形成される開口部としてのスルーホールTHが設けられており、このスルーホールTHの境界近傍の配線基板11表面には、銅やはんだ、Ni/Au等のめっき13が施されている(このようにめっき13が施された開口部を孔部と称する)。そしてこのスルーホールTHには、画像センサ21に設けられる電極パッド29上に形成された多段金(Au)バンプ31が挿通され、加圧変形されて配線基板11と画像センサ21を接合している。
なお、図4に示すカメラモジュールCMや携帯端末に適用する場合には、配線基板11として、ポリイミド等を用いて構成され、柔軟性を備えたフレキシブル基板を想定することができる。
画像センサ21にはマイクロレンズ23が設けられており、このマイクロレンズ23を保護すると共に、入射してくる光を透過する透光性部材である光学ローパスフィルタ25(OLPF:Optical Low Pass Filter、以後、光学フィルタ25と称す)が、シリコン等の支持部材27を介してマイクロレンズ23の上部に取り付けられている。
図2は、以上の構成を有する半導体装置1の製造方法の概要を示す説明図である。
図2(a)は接合前の状態を示す図であり、より具体的には、電極パッド29に形成した多段バンプ31を配線基板11のスルーホールTHに挿通したときの状態を示す部分断面図である。接続端子となる多段バンプ31の高さ(図の鉛直方向の長さ)は、めっき13の厚を含むスルーホールTHの深さよりも高くなるように形成する必要がある。
図3は、多段バンプ31を形成する際の工程を示す説明図である。同図を用いて、多段バンプの形成工程を詳細に説明する。
まず、径25〜30μmのAuワイヤ35の先端をアーク放電することによってAuボール33を形成し、画像センサ21上の電極パッド29にボンディングを行う(図3(a)、(b))。
その後、Auワイヤ35を上昇させることにより、電極パッド29にボンディングした先端部の一部がAuワイヤ35から離間し、電極パッド29に残存した部分がAuバンプ31−1として形成される(図3(c))。
続いて、上述した図3(a)〜(c)の処理を再度繰り返すことにより、Auバンプ31−1の上部に新たなAuボール33の先端部が積層され、Auワイヤ35を上昇させることによってAuバンプ31−1の上段に、2段目のAuバンプ31−2が形成される(図3(d)〜(f))。
図3では、2段Auバンプ31が形成されるまでの工程を示しているが、以後、所定の高さに達するまでAuバンプ31−3、31−4、…を順次積層していき、図2(a)に示すような多段バンプ31を形成していくことができる。多段バンプ31の所定高さは、接合対象となる配線基板11等の厚さに応じて変化するが、カメラモジュール等のサイズを勘案すると、その場合には3〜4段程度の多段バンプ31が好適である。
このようにして多段バンプ31を電極パッド29上に形成した後、画像センサ21をステージ101上に固定して位置決めを行い、配線基板11のスルーホールTHに多段バンプ31を挿通する(図2(a))。
この後、ステージ101と適当な圧着ツール103によって配線基板11と画像センサ21を挟持し、多段バンプ31を圧着ツール103で加圧変形することにより、配線基板11と画像センサ21を接合する(図2(b))。
図4は、以上の工程によって形成された配線基板11と画像センサ21の半導体装置1を含むカメラモジュールCMの構成を示す部分断面図である。同図に示すカメラモジュールCMにおいては、配線基板11に対し、画像センサ21に加えて、レンズ41を収納する筐体状のレンズフレーム43、および各種表面実装部品51が取り付けられている。
レンズフレーム43には、光学フィルタ25を介して外部から入射してくる光を画像センサ21に透過させるための開口部45が設けられている。なお、このレンズフレーム43を実装する際には、既に配線基板11に接合済みの画像センサ21に取り付けられている光学フィルタ25を光学基準として位置決めを行う。
表面実装部品51には、DSP(Digital Signal Processor)等の信号処理IC(Integrated Circuit)、およびチップCR(抵抗・コンデンサ)の電子部品等が含まれる。この表面実装部品51については、画像センサ21が低い耐熱性しか持たないことに鑑みて、画像センサ21を配線基板11に接合するよりも前に、リフローはんだ付け等によって配線基板11に貼り付けておくことが望ましい。
以上説明した本発明の第1の実施形態によれば、配線基板にスルーホールを設け、このスルーホールを挿通する金属バンプを半導体素子に形成し、この金属バンプを加圧変形させて両者を接合することにより、フリップチップ実装を簡素化することができる。
この結果、加工時に過度の精度および工数を要求するのない、簡易な接合方法を適用することが可能となる。
また、本実施形態によれば、半導体素子に加わる応力を極力小さくすることができ、半導体素子の「われ」による歩留まりの低下を抑制し、生産性の向上を図ることが可能となる。
なお、多段バンプの材料として、上述した金以外にも、例えばSnAgはんだを用いてもよい。この場合、図3に示すAuワイヤ35の代わりにSnAgはんだワイヤを用いて多段はんだバンプを形成し、配線基板11に設けたスルーホールTHに形成したその多段はんだバンプを挿通後、加熱溶融することによって配線基板11と画像センサ21を接合する。部品耐熱性の観点から、SnInはんだやSnBiはんだのような低融点はんだを適用することも勿論可能である。
ところで、多段バンプ31(または多段はんだバンプ)を用いて接合した後、スルーホールTH内部に依然として隙間が生じている場合には、その隙間に銀ペースト等の導電性接着剤を充填してもよい。これにより、上記同様の効果を得ることは勿論のこと、隙間が生じない場合と同程度の接合強度を得ることができる上、接合温度を低下することが可能となる。
(第2の実施形態)
図5は、本発明の第2の実施形態に係る半導体装置の構成を示す部分断面図である。同図に示す半導体装置2においては、配線基板11に設けられるスルーホールTHを銀(Ag)や銅(Cu)等の金属で充填することによってTH充填部15を形成し、このTH充填部15に対してAuバンプ31−1が超音波接合されることによって構成されている。その他の画像センサ21および配線基板11の構成は、上記第1の実施形態と同じである。
図6は、本実施形態に係る画像センサ1と配線基板11を接合して成る半導体装置の製造方法の概要を示す説明図である。同図においては、説明の便宜上、図5と上下を逆にして記載している。
まず、画像センサ1の電極パッド9上に接続端子であるAuバンプ31−1を形成する。このAuバンプ31−1の形成は、図3(a)〜(c)と同様の工程によって行う。
その後、図6(a)に示すように画像センサ21の底面を超音波ヘッド201に当接する一方で、Auバンプ31−1の先端部をTH充填部15に当接する。この状態で超音波ヘッド201から超音波を発生し、Auバンプ31−1をTH充填部15に対して超音波接合する。超音波ヘッド201から発生する超音波の振動数は20〜100kHz程度であり、60kHz程度であればより好ましい。
図6(b)は、この超音波振動によってAuバンプ31−1が変形し、配線基板11と画像センサ21が超音波接合した状態を示している。
超音波接合を行う場合には、接合対象物が超音波パワーを伝えるものであることが望ましいが、配線基板11がフレキシブル基板の場合には、基材であるポリイミドが超音波を吸収してしまうため、良好な接合が得られないことがあった。
この意味で、本実施形態によれば、接合部として内部に金属を充填したスルーホールを利用しているため、接合面積を確保すると共に剛性を高めることができ、フレキシブル基板を用いても良好な超音波接合を得ることが可能となる。
以上説明した本発明の第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
ここまで、本発明の好ましい実施形態を第1および第2の実施形態として詳述してきたが、本発明の構成はそれらの実施形態に限定されるものではない。
例えば、上記実施形態においては、スルーホールの境界近傍の配線基板表面にめっきを施していたが、めっきを施さなくても、配線基板表面の配線と多段バンプが電気的に接続されていれば良い場合もある。
このように、本発明は、ここでは記載していないさまざまな実施の形態等を含みうるものであり、特許請求の範囲により特定される技術的事項を逸脱しない範囲内において種々の設計変更等を施すことが可能であることは勿論である。
本発明の第1の実施形態に係る半導体装置の構成を示す部分断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の概要を示す説明図である。 多段バンプの形成工程を示す工程図である。 本発明の第1の実施形態に係る半導体装置の製造方法を適用して構成されるカメラモジュールの構成を示す部分断面図である。 本発明の第2の実施形態に係る半導体装置の構成を示す部分断面図である。 本発明の第2の実施形態に係る半導体装置の製造方法の概要を示す説明図である。
符号の説明
1、2…半導体装置、11…配線基板、13…めっき、15…TH充填部、21…画像センサ、23…マイクロレンズ、25…光学フィルタ、27…支持部材、29…電極パッド、31…多段バンプ、31−1、31−2…Auバンプ、33…Auボール、35…Auワイヤ、41…レンズ、43…レンズフォルダ、45…開口部、51…表面実装部品、101…ステージ、103…圧着ツール、201…超音波ヘッド、CM…カメラモジュール、TH…スルーホール

Claims (4)

  1. 半導体素子と配線基板を接合して成る半導体装置の製造方法であって、
    前記半導体素子が具備する電極上にバンプを形成する工程と、
    この工程で形成したバンプを、前記配線基板を貫通して形成されて成る開口部に挿通する工程と、
    この工程で挿通したバンプを加圧変形または加熱溶融する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 前記バンプを形成する工程において、
    当該バンプの高さが前記開口部の深さよりも大きくなるように前記バンプを形成すること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. 半導体素子と配線基板を接合して成る半導体装置の製造方法であって、
    前記配線基板を貫通して形成されて成る開口部に金属を充填する工程と、
    前記半導体素子が具備する電極上にバンプを形成する工程と、
    この工程で形成したバンプを前記開口部に充填した金属の表面に当接した状態で前記配線基板に超音波を印加する工程と
    を有することを特徴とする半導体装置の製造方法。
  4. 前記半導体素子は、マイクロレンズと、このマイクロレンズを保護すると共に、入射してくる光を透過する透光性部材とを備えた画像センサであることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置の製造方法。

JP2004055272A 2004-02-27 2004-02-27 半導体装置の製造方法 Pending JP2005244116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055272A JP2005244116A (ja) 2004-02-27 2004-02-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055272A JP2005244116A (ja) 2004-02-27 2004-02-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005244116A true JP2005244116A (ja) 2005-09-08

Family

ID=35025496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055272A Pending JP2005244116A (ja) 2004-02-27 2004-02-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005244116A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679669B2 (en) 2006-05-18 2010-03-16 Samsung Electro-Mechanics Co., Ltd. Camera module package
US8233064B2 (en) 2007-12-03 2012-07-31 Sharp Kabushiki Kaisha Solid-state image pickup apparatus, method of manufacturing the same, and electronic device including the same
JP2016054289A (ja) * 2014-08-18 2016-04-14 オプティツ インコーポレイテッド ワイヤボンドセンサパッケージ及び方法
JP2017037962A (ja) * 2015-08-10 2017-02-16 大日本印刷株式会社 イメージセンサモジュール
JP2020113772A (ja) * 2020-03-03 2020-07-27 大日本印刷株式会社 インターポーザ基板
JP2021028979A (ja) * 2015-08-10 2021-02-25 大日本印刷株式会社 インターポーザ基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679669B2 (en) 2006-05-18 2010-03-16 Samsung Electro-Mechanics Co., Ltd. Camera module package
US8233064B2 (en) 2007-12-03 2012-07-31 Sharp Kabushiki Kaisha Solid-state image pickup apparatus, method of manufacturing the same, and electronic device including the same
JP2016054289A (ja) * 2014-08-18 2016-04-14 オプティツ インコーポレイテッド ワイヤボンドセンサパッケージ及び方法
JP2017037962A (ja) * 2015-08-10 2017-02-16 大日本印刷株式会社 イメージセンサモジュール
JP2021028979A (ja) * 2015-08-10 2021-02-25 大日本印刷株式会社 インターポーザ基板
JP7095723B2 (ja) 2015-08-10 2022-07-05 大日本印刷株式会社 インターポーザ基板
JP2020113772A (ja) * 2020-03-03 2020-07-27 大日本印刷株式会社 インターポーザ基板
JP7014244B2 (ja) 2020-03-03 2022-02-01 大日本印刷株式会社 インターポーザ基板
JP2022040321A (ja) * 2020-03-03 2022-03-10 大日本印刷株式会社 インターポーザ基板およびその作製方法
JP7342979B2 (ja) 2020-03-03 2023-09-12 大日本印刷株式会社 インターポーザ基板およびその作製方法

Similar Documents

Publication Publication Date Title
JP5757852B2 (ja) 撮像モジュールおよび撮像ユニット
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP5259912B2 (ja) 配線基板及びこれを利用した固体撮像用半導体装置
JP2008166439A (ja) 半導体装置およびその製造方法
CN103035542A (zh) 用于生产功率半导体设置的方法
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
JP5009576B2 (ja) 半導体装置の製造方法
JP4855168B2 (ja) 固体撮像装置
JP6416200B2 (ja) 撮像装置および撮像装置の製造方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP4899269B2 (ja) 電子部品ユニットおよびその製造方法
JP2005244116A (ja) 半導体装置の製造方法
US20080081456A1 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2008288327A (ja) 半導体装置及びその製造方法
WO2016060073A1 (ja) 複合デバイス
WO2011030368A1 (ja) 半導体装置とその製造方法
JP2000022300A (ja) 配線基板および電子ユニット
JP4100685B2 (ja) 半導体装置
US9881890B2 (en) Semiconductor module, bonding jig, and manufacturing method of semiconductor module
JP2009088650A (ja) イメージセンサモジュールおよびイメージセンサモジュールの製造方法
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
WO2011090049A1 (ja) フリップチップ実装構造及びフリップチップ実装方法
JP2002299651A (ja) 半導体装置及びその作製方法
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
JP4894159B2 (ja) 半導体装置及びその製造方法