[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005244116A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2005244116A
JP2005244116A JP2004055272A JP2004055272A JP2005244116A JP 2005244116 A JP2005244116 A JP 2005244116A JP 2004055272 A JP2004055272 A JP 2004055272A JP 2004055272 A JP2004055272 A JP 2004055272A JP 2005244116 A JP2005244116 A JP 2005244116A
Authority
JP
Japan
Prior art keywords
bump
wiring board
semiconductor device
semiconductor element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004055272A
Other languages
Japanese (ja)
Inventor
Naotake Watanabe
尚威 渡邉
Jun Karasawa
純 唐沢
Takashi Togasaki
隆 栂嵜
Masao Segawa
雅雄 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004055272A priority Critical patent/JP2005244116A/en
Publication of JP2005244116A publication Critical patent/JP2005244116A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device which requires no excess accuracy and mandays in the case of a working, capable of reducing the stress applied to a semiconductor element as much as possible, which is simple and having high productivity. <P>SOLUTION: An opening section formed by a penetration to a wiring board is utilized for jointing the wiring board constituting the semiconductor device to the semiconductor element. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体素子と配線基板を接合して成る半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device formed by bonding a semiconductor element and a wiring board.

従来、半導体素子を配線基板に実装するためのさまざまな技術が知られている。   Conventionally, various techniques for mounting a semiconductor element on a wiring board are known.

このうち、特にＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の画像センサのように低い接合温度が要求される半導体素子の場合に好適なものとして、フリップチップ実装方法が知られている（例えば特許文献１を参照。以下、従来技術１と称する）。この実装方法においては、半導体素子が具備する電極パッド上に形成されるバンプと、絶縁基板上に形成されるハンガータイプの電極に設けられるバンプ挿入穴とを嵌合させ、この嵌合部分を加圧変形することによって電気的接続を得ているる。   Among these, a flip chip mounting method is known as a method suitable for a semiconductor element that requires a low junction temperature, such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor) type image sensor. (For example, refer to Patent Document 1 and hereinafter referred to as Prior Art 1). In this mounting method, a bump formed on an electrode pad included in a semiconductor element and a bump insertion hole provided in a hanger type electrode formed on an insulating substrate are fitted, and this fitting portion is added. Electrical connection is obtained by pressure deformation.

また、フリップチップ実装方法の別の例として、基板作製方法を利用した実装方法も知られている（例えば特許文献２を参照。以下、従来技術２と称する）。この実装方法では、半導体素子の電極パッド上に突起状の電極端子を形成し、配線電極上に樹脂層と接着剤層を設けた絶縁基板の位置合わせを行い、加熱および加圧によって接着剤層と樹脂層に対して突起電極を貫通し、この貫通した突起電極と配線電極とを接続固定する。
特開平７―１５３７９６号公報 特開２００１−２５０８７６号公報 As another example of the flip-chip mounting method, a mounting method using a substrate manufacturing method is also known (see, for example, Patent Document 2, hereinafter referred to as Conventional Technology 2). In this mounting method, a protruding electrode terminal is formed on an electrode pad of a semiconductor element, an insulating substrate provided with a resin layer and an adhesive layer on a wiring electrode is aligned, and an adhesive layer is formed by heating and pressing. The protruding electrode penetrates the resin layer, and the protruding electrode and the wiring electrode are connected and fixed.
Japanese Patent Laid-Open No. 7-153796 JP 2001-250876 A

上記従来技術のうち、従来技術１では、配線基板上に形成したハンガータイプの電極に逆テーパを施すための加工精度および加工工数が必要となっていた。   Among the above-described conventional techniques, the conventional technique 1 requires processing accuracy and processing man-hours for applying a reverse taper to a hanger type electrode formed on a wiring board.

また、従来技術２では、接着層および配線基板の内層配線までの樹脂層を貫通し得る加圧力が必要となり、加圧時のツールとセンサチップおよび基板との平行度によっては、センサチップに過度の応力が加わって「われ」を生じる恐れもあった。   Further, in the prior art 2, a pressing force capable of penetrating through the adhesive layer and the resin layer up to the inner layer wiring of the wiring board is required, and depending on the parallelism between the tool, the sensor chip, and the substrate during pressing, There was also a risk that “I” would be caused by the stress of.

本発明は、このような事情に鑑みてなされたものであり、その目的は、加工時に過度の精度および工数を要求することなく、なおかつ半導体素子に加わる応力を極力小さくすることができる簡易で生産性の高い半導体装置の製造方法を提供することにある。   The present invention has been made in view of such circumstances, and the object thereof is simple and production capable of minimizing stress applied to a semiconductor element without requiring excessive accuracy and man-hours during processing. An object of the present invention is to provide a method for manufacturing a highly reliable semiconductor device.

上記目的を達成するため、請求項１記載の発明は、半導体素子と配線基板を接合して成る半導体装置の製造方法であって、前記半導体素子が具備する電極上にバンプを形成する工程と、この工程で形成したバンプを、前記配線基板を貫通して形成されて成る開口部に挿通する工程と、この工程で挿通したバンプを加圧変形または加熱溶融する工程とを有することを特徴とする。   In order to achieve the above object, the invention according to claim 1 is a method of manufacturing a semiconductor device in which a semiconductor element and a wiring board are joined, and a step of forming a bump on an electrode of the semiconductor element; The method includes a step of inserting the bump formed in this step through an opening formed through the wiring substrate, and a step of pressure-deforming or heating and melting the bump inserted in this step. .

請求項２記載の発明は、請求項１記載の発明において、前記バンプを形成する工程において、当該バンプの高さが前記開口部の深さよりも大きくなるように前記バンプを形成することを特徴とする。   The invention according to claim 2 is characterized in that, in the invention according to claim 1, in the step of forming the bump, the bump is formed such that a height of the bump is larger than a depth of the opening. To do.

この発明において、バンプを孔部に挿通したとき、「バンプの高さ」方向と「孔部の深さ」方向は略平行となる。   In the present invention, when the bump is inserted into the hole, the “bump height” direction and the “hole depth” direction are substantially parallel.

請求項３記載の発明は、半導体素子と配線基板を接合して成る半導体装置の製造方法であって、前記配線基板を貫通して形成されて成る開口部に金属を充填する工程と、前記半導体素子が具備する電極上にバンプを形成する工程と、この工程で形成したバンプを前記開口部に充填した金属の表面に当接した状態で前記配線基板に超音波を印加する工程とを有することを特徴とする。   According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which a semiconductor element and a wiring board are joined, a step of filling a metal in an opening formed through the wiring board, and the semiconductor A step of forming a bump on an electrode included in the device, and a step of applying an ultrasonic wave to the wiring board in a state where the bump formed in this step is in contact with a metal surface filled in the opening. It is characterized by.

請求項４記載の発明は、請求項１乃至３のいずれか１項記載の発明において、前記半導体素子は、マイクロレンズと、このマイクロレンズを保護すると共に、入射してくる光を透過する透光性部材とを備えた画像センサであることを特徴とする。   The invention according to claim 4 is the invention according to any one of claims 1 to 3, wherein the semiconductor element protects the microlens and transmits the incident light while protecting the microlens. An image sensor including a sex member.

本発明によれば、配線基板を貫通して設けられる開口部を当該配線基板と半導体素子の接合用として利用することにより、加工時に過度の精度および工数を要求することなく、なおかつ半導体素子に加わる応力を極力小さくすることができる簡易で生産性の高い半導体装置の製造方法を提供することが可能となる。   According to the present invention, the opening provided through the wiring board is used for bonding the wiring board and the semiconductor element, so that excessive precision and man-hours are not required at the time of processing, and the semiconductor element is added. It is possible to provide a simple and highly productive method for manufacturing a semiconductor device capable of reducing the stress as much as possible.

以下、添付図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the accompanying drawings.

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す部分断面図である。同図に示す半導体装置１は、配線基板１１に半導体素子の一例である画像センサ２１を接合して成るものである。本実施形態では、配線基板１１に画像センサ２１を接合することによって図４の部分断面図に示すカメラモジュールＣＭを実装することを想定して説明を行うが、これが本発明の好ましい一実施形態に過ぎないことは勿論である。 (First embodiment)
FIG. 1 is a partial cross-sectional view showing the configuration of the semiconductor device according to the first embodiment of the present invention. The semiconductor device 1 shown in the figure is formed by bonding an image sensor 21 which is an example of a semiconductor element to a wiring board 11. In the present embodiment, description will be made assuming that the camera module CM shown in the partial cross-sectional view of FIG. 4 is mounted by bonding the image sensor 21 to the wiring board 11, but this is a preferred embodiment of the present invention. Of course, it is not too much.

配線基板１１には貫通して形成される開口部としてのスルーホールＴＨが設けられており、このスルーホールＴＨの境界近傍の配線基板１１表面には、銅やはんだ、Ｎｉ／Ａｕ等のめっき１３が施されている（このようにめっき１３が施された開口部を孔部と称する）。そしてこのスルーホールＴＨには、画像センサ２１に設けられる電極パッド２９上に形成された多段金（Ａｕ）バンプ３１が挿通され、加圧変形されて配線基板１１と画像センサ２１を接合している。   The wiring board 11 is provided with a through hole TH as an opening formed so as to penetrate therethrough. The surface of the wiring board 11 near the boundary of the through hole TH is plated with copper, solder, Ni / Au, or the like 13. (The opening in which the plating 13 is thus applied is referred to as a hole). A multi-stage gold (Au) bump 31 formed on an electrode pad 29 provided in the image sensor 21 is inserted into the through hole TH, and is pressed and deformed to join the wiring board 11 and the image sensor 21. .

なお、図４に示すカメラモジュールＣＭや携帯端末に適用する場合には、配線基板１１として、ポリイミド等を用いて構成され、柔軟性を備えたフレキシブル基板を想定することができる。   In addition, when applied to the camera module CM and the portable terminal shown in FIG. 4, it is possible to assume a flexible substrate that is configured using polyimide or the like as the wiring substrate 11 and has flexibility.

画像センサ２１にはマイクロレンズ２３が設けられており、このマイクロレンズ２３を保護すると共に、入射してくる光を透過する透光性部材である光学ローパスフィルタ２５（ＯＬＰＦ：Optical Low Pass Filter、以後、光学フィルタ２５と称す）が、シリコン等の支持部材２７を介してマイクロレンズ２３の上部に取り付けられている。   The image sensor 21 is provided with a microlens 23. The microlens 23 is protected, and an optical low-pass filter 25 (OLPF: Optical Low Pass Filter, hereinafter referred to as a translucent member that transmits incident light). , Referred to as an optical filter 25) is attached to the upper portion of the microlens 23 via a support member 27 such as silicon.

図２は、以上の構成を有する半導体装置１の製造方法の概要を示す説明図である。   FIG. 2 is an explanatory view showing an outline of a manufacturing method of the semiconductor device 1 having the above configuration.

図２（ａ)は接合前の状態を示す図であり、より具体的には、電極パッド２９に形成した多段バンプ３１を配線基板１１のスルーホールＴＨに挿通したときの状態を示す部分断面図である。接続端子となる多段バンプ３１の高さ（図の鉛直方向の長さ）は、めっき１３の厚を含むスルーホールＴＨの深さよりも高くなるように形成する必要がある。   FIG. 2A is a view showing a state before bonding, and more specifically, a partial cross-sectional view showing a state when the multistage bump 31 formed on the electrode pad 29 is inserted into the through hole TH of the wiring board 11. It is. The height of the multi-stage bumps 31 serving as connection terminals (the vertical length in the figure) needs to be formed to be higher than the depth of the through hole TH including the thickness of the plating 13.

図３は、多段バンプ３１を形成する際の工程を示す説明図である。同図を用いて、多段バンプの形成工程を詳細に説明する。   FIG. 3 is an explanatory diagram showing a process for forming the multistage bump 31. The multi-step bump forming process will be described in detail with reference to FIG.

まず、径２５〜３０μｍのＡｕワイヤ３５の先端をアーク放電することによってＡｕボール３３を形成し、画像センサ２１上の電極パッド２９にボンディングを行う（図３（ａ）、（ｂ））。   First, an Au ball 33 is formed by arc-discharging the tip of an Au wire 35 having a diameter of 25 to 30 μm, and bonding is performed to the electrode pad 29 on the image sensor 21 (FIGS. 3A and 3B).

その後、Ａｕワイヤ３５を上昇させることにより、電極パッド２９にボンディングした先端部の一部がＡｕワイヤ３５から離間し、電極パッド２９に残存した部分がＡｕバンプ３１−１として形成される（図３（ｃ））。   Thereafter, by raising the Au wire 35, a part of the tip portion bonded to the electrode pad 29 is separated from the Au wire 35, and a portion remaining on the electrode pad 29 is formed as an Au bump 31-1. (C)).

続いて、上述した図３（ａ）〜（ｃ）の処理を再度繰り返すことにより、Ａｕバンプ３１−１の上部に新たなＡｕボール３３の先端部が積層され、Ａｕワイヤ３５を上昇させることによってＡｕバンプ３１−１の上段に、２段目のＡｕバンプ３１−２が形成される（図３（ｄ）〜（ｆ））。   Subsequently, by repeating the above-described processing of FIGS. 3A to 3C again, the tip of a new Au ball 33 is laminated on the top of the Au bump 31-1, and the Au wire 35 is raised. A second-stage Au bump 31-2 is formed on the upper stage of the Au bump 31-1 (FIGS. 3D to 3F).

図３では、２段Ａｕバンプ３１が形成されるまでの工程を示しているが、以後、所定の高さに達するまでＡｕバンプ３１−３、３１−４、…を順次積層していき、図２（ａ）に示すような多段バンプ３１を形成していくことができる。多段バンプ３１の所定高さは、接合対象となる配線基板１１等の厚さに応じて変化するが、カメラモジュール等のサイズを勘案すると、その場合には３〜４段程度の多段バンプ３１が好適である。   FIG. 3 shows a process until the two-level Au bump 31 is formed. Thereafter, the Au bumps 31-3, 31-4,... Are sequentially stacked until a predetermined height is reached. Multi-stage bumps 31 as shown in 2 (a) can be formed. The predetermined height of the multi-stage bump 31 varies depending on the thickness of the wiring board 11 or the like to be bonded. In consideration of the size of the camera module or the like, in that case, the multi-stage bump 31 having about 3 to 4 stages is formed. Is preferred.

このようにして多段バンプ３１を電極パッド２９上に形成した後、画像センサ２１をステージ１０１上に固定して位置決めを行い、配線基板１１のスルーホールＴＨに多段バンプ３１を挿通する（図２（ａ））。   After forming the multi-stage bump 31 on the electrode pad 29 in this way, the image sensor 21 is fixed on the stage 101 for positioning, and the multi-stage bump 31 is inserted into the through hole TH of the wiring board 11 (FIG. 2 ( a)).

この後、ステージ１０１と適当な圧着ツール１０３によって配線基板１１と画像センサ２１を挟持し、多段バンプ３１を圧着ツール１０３で加圧変形することにより、配線基板１１と画像センサ２１を接合する（図２（ｂ））。   Thereafter, the wiring board 11 and the image sensor 21 are sandwiched by the stage 101 and an appropriate crimping tool 103, and the multi-stage bump 31 is pressed and deformed by the crimping tool 103, thereby joining the wiring board 11 and the image sensor 21 (FIG. 2 (b)).

図４は、以上の工程によって形成された配線基板１１と画像センサ２１の半導体装置１を含むカメラモジュールＣＭの構成を示す部分断面図である。同図に示すカメラモジュールＣＭにおいては、配線基板１１に対し、画像センサ２１に加えて、レンズ４１を収納する筐体状のレンズフレーム４３、および各種表面実装部品５１が取り付けられている。   FIG. 4 is a partial cross-sectional view showing the configuration of the camera module CM including the wiring substrate 11 and the semiconductor device 1 of the image sensor 21 formed by the above processes. In the camera module CM shown in the figure, in addition to the image sensor 21, a housing-like lens frame 43 that houses a lens 41 and various surface mount components 51 are attached to the wiring board 11.

レンズフレーム４３には、光学フィルタ２５を介して外部から入射してくる光を画像センサ２１に透過させるための開口部４５が設けられている。なお、このレンズフレーム４３を実装する際には、既に配線基板１１に接合済みの画像センサ２１に取り付けられている光学フィルタ２５を光学基準として位置決めを行う。   The lens frame 43 is provided with an opening 45 for transmitting light incident from the outside through the optical filter 25 to the image sensor 21. When the lens frame 43 is mounted, positioning is performed using the optical filter 25 attached to the image sensor 21 already bonded to the wiring board 11 as an optical reference.

表面実装部品５１には、ＤＳＰ（Digital Signal Processor）等の信号処理ＩＣ（Integrated Circuit）、およびチップＣＲ（抵抗・コンデンサ）の電子部品等が含まれる。この表面実装部品５１については、画像センサ２１が低い耐熱性しか持たないことに鑑みて、画像センサ２１を配線基板１１に接合するよりも前に、リフローはんだ付け等によって配線基板１１に貼り付けておくことが望ましい。   The surface mount component 51 includes a signal processing IC (Integrated Circuit) such as a DSP (Digital Signal Processor) and an electronic component of a chip CR (resistance / capacitor). In consideration of the fact that the image sensor 21 has only low heat resistance, the surface mount component 51 is attached to the wiring board 11 by reflow soldering or the like before the image sensor 21 is joined to the wiring board 11. It is desirable to keep it.

以上説明した本発明の第１の実施形態によれば、配線基板にスルーホールを設け、このスルーホールを挿通する金属バンプを半導体素子に形成し、この金属バンプを加圧変形させて両者を接合することにより、フリップチップ実装を簡素化することができる。   According to the first embodiment of the present invention described above, through holes are provided in the wiring board, metal bumps that pass through the through holes are formed in the semiconductor element, and the metal bumps are pressed and deformed to join the two. By doing so, flip chip mounting can be simplified.

この結果、加工時に過度の精度および工数を要求するのない、簡易な接合方法を適用することが可能となる。   As a result, it is possible to apply a simple joining method that does not require excessive accuracy and man-hours during processing.

また、本実施形態によれば、半導体素子に加わる応力を極力小さくすることができ、半導体素子の「われ」による歩留まりの低下を抑制し、生産性の向上を図ることが可能となる。   In addition, according to the present embodiment, the stress applied to the semiconductor element can be reduced as much as possible, the reduction in yield due to “cracking” of the semiconductor element can be suppressed, and the productivity can be improved.

なお、多段バンプの材料として、上述した金以外にも、例えばＳｎＡｇはんだを用いてもよい。この場合、図３に示すＡｕワイヤ３５の代わりにＳｎＡｇはんだワイヤを用いて多段はんだバンプを形成し、配線基板１１に設けたスルーホールＴＨに形成したその多段はんだバンプを挿通後、加熱溶融することによって配線基板１１と画像センサ２１を接合する。部品耐熱性の観点から、ＳｎＩｎはんだやＳｎＢｉはんだのような低融点はんだを適用することも勿論可能である。   In addition to the gold described above, for example, SnAg solder may be used as the material for the multistage bump. In this case, a multi-stage solder bump is formed using a SnAg solder wire instead of the Au wire 35 shown in FIG. 3, and the multi-stage solder bump formed in the through hole TH provided in the wiring board 11 is inserted and then heated and melted. Thus, the wiring board 11 and the image sensor 21 are joined together. Of course, it is also possible to apply a low melting point solder such as SnIn solder or SnBi solder from the viewpoint of heat resistance of components.

ところで、多段バンプ３１（または多段はんだバンプ）を用いて接合した後、スルーホールＴＨ内部に依然として隙間が生じている場合には、その隙間に銀ペースト等の導電性接着剤を充填してもよい。これにより、上記同様の効果を得ることは勿論のこと、隙間が生じない場合と同程度の接合強度を得ることができる上、接合温度を低下することが可能となる。   By the way, after joining using the multi-stage bump 31 (or multi-stage solder bump), when a gap is still generated inside the through hole TH, a conductive adhesive such as silver paste may be filled in the gap. . As a result, it is possible to obtain the same effect as described above, as well as to obtain the same bonding strength as that in the case where no gap is generated, and to reduce the bonding temperature.

（第２の実施形態）
図５は、本発明の第２の実施形態に係る半導体装置の構成を示す部分断面図である。同図に示す半導体装置２においては、配線基板１１に設けられるスルーホールＴＨを銀（Ａｇ）や銅（Ｃｕ）等の金属で充填することによってＴＨ充填部１５を形成し、このＴＨ充填部１５に対してＡｕバンプ３１−１が超音波接合されることによって構成されている。その他の画像センサ２１および配線基板１１の構成は、上記第１の実施形態と同じである。 (Second Embodiment)
FIG. 5 is a partial cross-sectional view showing the configuration of the semiconductor device according to the second embodiment of the present invention. In the semiconductor device 2 shown in the figure, a TH filling portion 15 is formed by filling a through hole TH provided in the wiring substrate 11 with a metal such as silver (Ag) or copper (Cu). In contrast, the Au bump 31-1 is ultrasonically bonded. Other configurations of the image sensor 21 and the wiring board 11 are the same as those in the first embodiment.

図６は、本実施形態に係る画像センサ１と配線基板１１を接合して成る半導体装置の製造方法の概要を示す説明図である。同図においては、説明の便宜上、図５と上下を逆にして記載している。   FIG. 6 is an explanatory diagram showing an outline of a method for manufacturing a semiconductor device formed by bonding the image sensor 1 and the wiring board 11 according to the present embodiment. In the figure, for the convenience of explanation, FIG. 5 is shown upside down.

まず、画像センサ１の電極パッド９上に接続端子であるＡｕバンプ３１−１を形成する。このＡｕバンプ３１−１の形成は、図３（ａ）〜（ｃ）と同様の工程によって行う。   First, Au bumps 31-1 as connection terminals are formed on the electrode pads 9 of the image sensor 1. The formation of the Au bump 31-1 is performed by the same process as that shown in FIGS.

その後、図６（ａ）に示すように画像センサ２１の底面を超音波ヘッド２０１に当接する一方で、Ａｕバンプ３１−１の先端部をＴＨ充填部１５に当接する。この状態で超音波ヘッド２０１から超音波を発生し、Ａｕバンプ３１−１をＴＨ充填部１５に対して超音波接合する。超音波ヘッド２０１から発生する超音波の振動数は２０〜１００ｋＨｚ程度であり、６０ｋＨｚ程度であればより好ましい。   Thereafter, as shown in FIG. 6A, the bottom surface of the image sensor 21 is in contact with the ultrasonic head 201, while the tip of the Au bump 31-1 is in contact with the TH filling portion 15. In this state, ultrasonic waves are generated from the ultrasonic head 201, and the Au bump 31-1 is ultrasonically bonded to the TH filling portion 15. The frequency of ultrasonic waves generated from the ultrasonic head 201 is about 20 to 100 kHz, and more preferably about 60 kHz.

図６（ｂ)は、この超音波振動によってＡｕバンプ３１−１が変形し、配線基板１１と画像センサ２１が超音波接合した状態を示している。   FIG. 6B shows a state in which the Au bump 31-1 is deformed by the ultrasonic vibration, and the wiring board 11 and the image sensor 21 are ultrasonically bonded.

超音波接合を行う場合には、接合対象物が超音波パワーを伝えるものであることが望ましいが、配線基板１１がフレキシブル基板の場合には、基材であるポリイミドが超音波を吸収してしまうため、良好な接合が得られないことがあった。   When ultrasonic bonding is performed, it is desirable that the bonding object transmits ultrasonic power, but when the wiring substrate 11 is a flexible substrate, polyimide as a base material absorbs ultrasonic waves. For this reason, good bonding may not be obtained.

この意味で、本実施形態によれば、接合部として内部に金属を充填したスルーホールを利用しているため、接合面積を確保すると共に剛性を高めることができ、フレキシブル基板を用いても良好な超音波接合を得ることが可能となる。   In this sense, according to the present embodiment, since a through hole filled with metal is used as a joint portion, the joint area can be secured and the rigidity can be increased, and a flexible substrate can be used. Ultrasonic bonding can be obtained.

以上説明した本発明の第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。   According to the second embodiment of the present invention described above, the same effect as that of the first embodiment can be obtained.

ここまで、本発明の好ましい実施形態を第１および第２の実施形態として詳述してきたが、本発明の構成はそれらの実施形態に限定されるものではない。   So far, preferred embodiments of the present invention have been described in detail as first and second embodiments, but the configuration of the present invention is not limited to these embodiments.

例えば、上記実施形態においては、スルーホールの境界近傍の配線基板表面にめっきを施していたが、めっきを施さなくても、配線基板表面の配線と多段バンプが電気的に接続されていれば良い場合もある。   For example, in the above embodiment, the surface of the wiring board in the vicinity of the boundary of the through hole is plated. However, the wiring on the surface of the wiring board and the multistage bumps may be electrically connected without performing plating. In some cases.

このように、本発明は、ここでは記載していないさまざまな実施の形態等を含みうるものであり、特許請求の範囲により特定される技術的事項を逸脱しない範囲内において種々の設計変更等を施すことが可能であることは勿論である。   Thus, the present invention can include various embodiments and the like not described herein, and various design changes and the like can be made without departing from the technical matters specified by the claims. Of course, it can be applied.

本発明の第１の実施形態に係る半導体装置の構成を示す部分断面図である。1 is a partial cross-sectional view illustrating a configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の第１の実施形態に係る半導体装置の製造方法の概要を示す説明図である。It is explanatory drawing which shows the outline | summary of the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 多段バンプの形成工程を示す工程図である。It is process drawing which shows the formation process of a multistage bump. 本発明の第１の実施形態に係る半導体装置の製造方法を適用して構成されるカメラモジュールの構成を示す部分断面図である。It is a fragmentary sectional view showing the composition of the camera module constituted by applying the manufacturing method of the semiconductor device concerning a 1st embodiment of the present invention. 本発明の第２の実施形態に係る半導体装置の構成を示す部分断面図である。It is a fragmentary sectional view showing the composition of the semiconductor device concerning a 2nd embodiment of the present invention. 本発明の第２の実施形態に係る半導体装置の製造方法の概要を示す説明図である。It is explanatory drawing which shows the outline | summary of the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１、２…半導体装置、１１…配線基板、１３…めっき、１５…ＴＨ充填部、２１…画像センサ、２３…マイクロレンズ、２５…光学フィルタ、２７…支持部材、２９…電極パッド、３１…多段バンプ、３１−１、３１−２…Ａｕバンプ、３３…Ａｕボール、３５…Ａｕワイヤ、４１…レンズ、４３…レンズフォルダ、４５…開口部、５１…表面実装部品、１０１…ステージ、１０３…圧着ツール、２０１…超音波ヘッド、ＣＭ…カメラモジュール、ＴＨ…スルーホール DESCRIPTION OF SYMBOLS 1, 2 ... Semiconductor device, 11 ... Wiring board, 13 ... Plating, 15 ... TH filling part, 21 ... Image sensor, 23 ... Micro lens, 25 ... Optical filter, 27 ... Support member, 29 ... Electrode pad, 31 ... Multistage Bump, 31-1, 31-2 ... Au bump, 33 ... Au ball, 35 ... Au wire, 41 ... lens, 43 ... lens folder, 45 ... opening, 51 ... surface mount component, 101 ... stage, 103 ... crimping Tool, 201 ... Ultrasonic head, CM ... Camera module, TH ... Through hole

Claims (4)

半導体素子と配線基板を接合して成る半導体装置の製造方法であって、
前記半導体素子が具備する電極上にバンプを形成する工程と、
この工程で形成したバンプを、前記配線基板を貫通して形成されて成る開口部に挿通する工程と、
この工程で挿通したバンプを加圧変形または加熱溶融する工程と
を有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising joining a semiconductor element and a wiring board,
Forming bumps on the electrodes of the semiconductor element;
A step of inserting the bump formed in this step through an opening formed through the wiring board;
And a step of pressure-deforming or heat-melting the bumps inserted in this step. 前記バンプを形成する工程において、
当該バンプの高さが前記開口部の深さよりも大きくなるように前記バンプを形成すること
を特徴とする請求項１記載の半導体装置の製造方法。 In the step of forming the bump,
The method of manufacturing a semiconductor device according to claim 1, wherein the bump is formed such that a height of the bump is larger than a depth of the opening. 半導体素子と配線基板を接合して成る半導体装置の製造方法であって、
前記配線基板を貫通して形成されて成る開口部に金属を充填する工程と、
前記半導体素子が具備する電極上にバンプを形成する工程と、
この工程で形成したバンプを前記開口部に充填した金属の表面に当接した状態で前記配線基板に超音波を印加する工程と
を有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising joining a semiconductor element and a wiring board,
Filling the opening formed by penetrating the wiring board with metal;
Forming bumps on the electrodes of the semiconductor element;
And a step of applying an ultrasonic wave to the wiring board in a state where the bump formed in this step is in contact with the surface of the metal filled in the opening. 前記半導体素子は、マイクロレンズと、このマイクロレンズを保護すると共に、入射してくる光を透過する透光性部材とを備えた画像センサであることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置の製造方法。

4. The image sensor according to claim 1, wherein the semiconductor element is an image sensor including a microlens and a translucent member that protects the microlens and transmits incident light. A method for manufacturing a semiconductor device according to claim 1.

JP2004055272A 2004-02-27 2004-02-27 Manufacturing method for semiconductor device Pending JP2005244116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055272A JP2005244116A (en) 2004-02-27 2004-02-27 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055272A JP2005244116A (en) 2004-02-27 2004-02-27 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2005244116A true JP2005244116A (en) 2005-09-08

Family

ID=35025496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055272A Pending JP2005244116A (en) 2004-02-27 2004-02-27 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2005244116A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679669B2 (en) 2006-05-18 2010-03-16 Samsung Electro-Mechanics Co., Ltd. Camera module package
US8233064B2 (en) 2007-12-03 2012-07-31 Sharp Kabushiki Kaisha Solid-state image pickup apparatus, method of manufacturing the same, and electronic device including the same
JP2016054289A (en) * 2014-08-18 2016-04-14 オプティツ インコーポレイテッド Wire bond sensor package and method
JP2017037962A (en) * 2015-08-10 2017-02-16 大日本印刷株式会社 Image sensor module
JP2020113772A (en) * 2020-03-03 2020-07-27 大日本印刷株式会社 Interposer substrate
JP2021028979A (en) * 2015-08-10 2021-02-25 大日本印刷株式会社 Interposer substrate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679669B2 (en) 2006-05-18 2010-03-16 Samsung Electro-Mechanics Co., Ltd. Camera module package
US8233064B2 (en) 2007-12-03 2012-07-31 Sharp Kabushiki Kaisha Solid-state image pickup apparatus, method of manufacturing the same, and electronic device including the same
JP2016054289A (en) * 2014-08-18 2016-04-14 オプティツ インコーポレイテッド Wire bond sensor package and method
JP2017037962A (en) * 2015-08-10 2017-02-16 大日本印刷株式会社 Image sensor module
JP2021028979A (en) * 2015-08-10 2021-02-25 大日本印刷株式会社 Interposer substrate
JP7095723B2 (en) 2015-08-10 2022-07-05 大日本印刷株式会社 Interposer board
JP2020113772A (en) * 2020-03-03 2020-07-27 大日本印刷株式会社 Interposer substrate
JP7014244B2 (en) 2020-03-03 2022-02-01 大日本印刷株式会社 Interposer board
JP2022040321A (en) * 2020-03-03 2022-03-10 大日本印刷株式会社 Interposer substrate and method for manufacturing the same
JP7342979B2 (en) 2020-03-03 2023-09-12 大日本印刷株式会社 Interposer substrate and its manufacturing method

Similar Documents

Publication Publication Date Title
JP5757852B2 (en) Imaging module and imaging unit
JP5660263B1 (en) Electronic component, method for manufacturing electronic component, and circuit board
JP5259912B2 (en) Wiring substrate and solid-state imaging semiconductor device using the same
JP2008166439A (en) Semiconductor device and manufacturing method thereof
CN103035542A (en) Method for producting a power semiconductor arrangement
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
JP5009576B2 (en) Manufacturing method of semiconductor device
JP4855168B2 (en) Solid-state imaging device
JP6416200B2 (en) Imaging apparatus and manufacturing method of imaging apparatus
JP2015188004A (en) Package, semiconductor device, and semiconductor module
JP4899269B2 (en) Electronic component unit and manufacturing method thereof
JP2005244116A (en) Manufacturing method for semiconductor device
US20080081456A1 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2008288327A (en) Semiconductor device, and manufacturing method thereof
WO2016060073A1 (en) Composite device
WO2011030368A1 (en) Semiconductor device and method for manufacturing same
JP2000022300A (en) Wiring board and electronic unit
JP4100685B2 (en) Semiconductor device
US9881890B2 (en) Semiconductor module, bonding jig, and manufacturing method of semiconductor module
JP2009088650A (en) Image sensor module and method of manufacturing the same
JP2003234427A (en) Wiring board, semiconductor device using the same and manufacturing method thereof
WO2011090049A1 (en) Flip-chip mounting structure and flip-chip mounting method
JP2002299651A (en) Semiconductor device and its manufacturing method
JP6184106B2 (en) Hollow package for solid-state imaging device, solid-state imaging device, and solid-state imaging device
JP4894159B2 (en) Semiconductor device and manufacturing method thereof