JP2005143048A - 高周波電力増幅器モジュール - Google Patents

Abstract

【課題】 特に低パワー時において電力付加効率を向上させることが可能な高周波電力増幅器モジュールを提供する。
【解決手段】 信号出力端子Ｐｏｕｔに対して並列に接続され、ＱＮ３１＞ＱＮ３２＞ＱＮ３３の素子サイズを持つＭＯＳトランジスタＱＮ３１，ＱＮ３２，ＱＮ３３と、前記ＭＯＳトランジスタＱＮ３１，ＱＮ３２，ＱＮ３３のそれぞれのバイアス電圧Ｖｇ３１，Ｖｇ３２，Ｖｇ３３を、Ｖｇ３１＜Ｖｇ３２＜Ｖｇ３３となるように印加するバイアス回路１ｃとを設ける。
【選択図】 図３

Description

本発明は、高周波電力増幅器モジュールに関し、特に、移動体通信装置に搭載され、低パワー時において高い電力付加効率を必要とする高周波電力増幅器モジュールに適用して有効な技術に関するものである。

近年、様々な通信方式に代表される移動体通信装置（いわゆる携帯電話機）が世界的に普及している。この通信方式としては、例えば、欧州でのＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式、日本でのＰＤＣ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ）方式、北米でのＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式などが挙げられる。

また、次世代の通信方式として、例えば、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）方式や、Ｗ（Ｗｉｄｅｂａｎｄ）−ＣＤＭＡ方式、ｃｄｍａ２０００方式といったものが提案されている。

このような携帯電話機は、バッテリによって駆動され、主に、ベースバンドの処理を行う部分と無線処理を行う部分から構成される。送信時において、この無線処理を行う部分では、信号の変調や、変調された信号の増幅などが行われる。そして、信号を増幅する際には、高周波電力増幅器モジュールが用いられ、その出力電力は、通信干渉を防止する目的などから基地局からの距離やビル陰等の通信環境に応じて変更される。

高周波電力増幅器モジュールは、例えば、ＭＯＳトランジスタやＧａＡｓトランジスタ等を順に接続した多段構成のトランジスタと、その多段構成のトランジスタにバイアスを印加するバイアス回路などを備えている。このバイアス回路には、例えば、通信環境を表す信号が入力され、それに応じてバイアスを調整することで出力電力（送信電力）の調整が行われる。

ところで、前記背景技術で述べたような多段構成のトランジスタからなる高周波電力増幅器モジュールは、携帯電話機の中でも特に電力を消費する部分であり、バッテリの負担や発熱による悪影響などの観点から、電力付加効率を高めることが要求される。電力付加効率とは、出力電力（以下、パワーと称す）に対する消費電力の比であり、電源から消費した電力をいかに効率よくパワーに変換したかを示すものである。

このような中、前記多段構成のトランジスタは、ＭＯＳトランジスタを例とすると、通常、最大パワー発生時に高い電力付加効率が得られるように各段毎のトランジスタのゲート幅およびバイアスが調整される。ゲート幅については、通常、最終段に向かう程大きくしていく。また、全ての段のバイアスは、前述したように通信環境に応じて全体的に変動する。

ここで、ゲート幅とバイアスが最も大きくなる最終段のトランジスタに着目すると、例えば、通信環境によって低いパワーが要求された場合（低パワー時）、バイアスを下げることで、消費電流（消費電力）をある程度低減することは可能である。しかしながら、ゲート幅が大きいために、十分なレベルにまで低減することは困難となっている。これによって、とりわけ低パワー時において、電力付加効率の低下が問題となっている。

そこで、本発明の目的は、特に低パワー時において電力付加効率を向上させることが可能な高周波電力増幅器モジュールを提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による高周波電力増幅器モジュールは、信号出力端子に対して並列に接続され、それぞれ異なる素子サイズを備えた複数の半導体増幅素子によって電力増幅を行う手段と、それぞれ異なる大きさの複数のバイアス電圧または複数のバイアス電流を、それぞれ、前記複数の半導体増幅素子に対して印加するバイアス手段とを有するものである。これによって、出力電力に見合った素子サイズを備えた半導体増幅素子を、それに応じたバイアスで駆動させることができ、電力付加効率を向上させることが可能になる。

ここで、前記バイアス手段は、例えば、前記電力増幅を行う手段に設定する出力電力が小さい場合には、前記素子サイズが小さい半導体増幅素子のみを駆動させるように前記複数のバイアス電圧または前記複数のバイアス電流を印加し、前記電力増幅を行う手段に設定する出力電力がより大きくなる程、前記素子サイズが小さい半導体増幅素子に加えてそれよりも素子サイズが大きい半導体増幅素子を駆動させるように前記複数のバイアス電圧または前記複数のバイアス電流を印加するものである。

これによって、出力電力の大きさに応じて駆動する半導体増幅素子の素子サイズを可変にすることができる。また、バイアスの大きさによって出力電力を制御する際に、そのバイアス回路の機能としては、設定する出力電力に対して各半導体増幅素子に印加するバイアスを追従させるようなものでよいため、回路構成が容易となる。

また、前記バイアス手段は、例えば、前記素子サイズがより大きい半導体増幅素子になる程、前記複数のバイアス電圧または前記複数のバイアス電流の中からより小さいバイアス電圧またはより小さいバイアス電流を印加するものにしてもよい。

これによって、入力電力の大きさによって出力電力を制御する際に、電力付加効率をより向上させることができる。

ところで、前記のようなバイアス手段は、より具体的には、例えば、前記複数のバイアス電圧の基準電圧となる第１のアナログ電圧信号と、前記第１のアナログ電圧信号と接地電位の間に直列に接続された複数の抵抗素子とを有し、前記複数の抵抗素子による抵抗分圧により、それぞれ異なる大きさの複数のバイアス電圧を発生するような構成とすることができる。

すなわち、前記第１のアナログ電圧信号を、バイアスの大きさによって出力電力を制御する際には可変とし、入力電力の大きさによって出力電力を制御する際には固定とすることで、いずれの場合においても適した構成を実現できる。

また、前記バイアス手段において、バイアス電流を印加する際には、前記複数の半導体増幅素子に対してそれぞれカレントミラー回路を設ける構成が望ましい。これによって、安定したバイアス電流を供給することが可能になる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）入力電力を固定し、バイアスの大きさによってパワーを調整する際に、とりわけ低パワー時において、電力付加効率を向上されることが可能な高周波電力増幅器モジュールを実現できる。

（２）バイアスを固定し、入力電力の大きさによってパワーを調整する際に、とりわけ低パワー時において、電力付加効率を向上されることが可能な高周波電力増幅器モジュールを実現できる。

（３）バイアスの大きさによってパワーを調整する際と入力電力の大きさによってパワーを調整する際との両方において、とりわけ低パワー時において、電力付加効率を向上されることが可能な高周波電力増幅器モジュールを実現できる。

（４）前記（１）〜（３）により、携帯電話機などの省電力化が可能になる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

まずは、本発明の特徴を判り易くするため、本発明の前提として検討した従来の高周波電力増幅器モジュールについて、その構成と問題点を説明する。図１は、本発明の前提となる従来の高周波電力増幅器モジュールにおいて、その構成の一例を示す回路図であり、図２は、本発明の前提となる従来の高周波電力増幅器モジュールにおいて、図１とは異なる構成の一例を示す回路図である。

図１に示す高周波電力増幅器モジュールは、例えば、１ｓｔ（１段目）、２ｎｄ（２段目）、３ｒｄ（３段目）の３段構成からなる電力増幅部と、それらの電力増幅部にバイアス電圧を供給するバイアス回路１ａと、各電力増幅部に対し交流成分のみの信号を入出力するための交流結合コンデンサＣ１〜Ｃ４などから構成される。前記１段目、２段目、３段目の電力増幅部は、それぞれ、ソース接地されたｎチャネルのＭＯＳトランジスタＱＮ１，ＱＮ２，ＱＮ３と、リアクタンス素子としてチョークコイルＬ１，Ｌ２，Ｌ３とを有している。

ＭＯＳトランジスタＱＮ１，ＱＮ２，ＱＮ３のトランジスタサイズは、ＱＮ１＜ＱＮ２＜ＱＮ３の関係となっており、そのチャネル幅Ｗ／チャネル長Ｌの値は、例えばＱＮ１が８ｍｍ／０．３μｍ、ＱＮ２が１６ｍｍ／０．３μｍ、ＱＮ３が４８ｍｍ／０．３μｍなどとなっている。

バイアス回路１ａは、パワーを制御するための電圧Ｖａｐｃが入力され、例えば、この電圧Ｖａｐｃを抵抗素子によって分圧することで、前記ＭＯＳトランジスタＱＮ１，ＱＮ２，ＱＮ３のそれぞれのゲート端子にバイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３を供給する。

このような構成において、前記３段構成からなる電力増幅部は、高周波信号がＰｉｎ端子に入力された際に、１ｓｔ、２ｎｄ、３ｒｄの順に電力増幅を行い、その増幅された信号をＰｏｕｔ端子から出力する。この場合に、前記電圧Ｖａｐｃの値に比例してバイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３の値も変化するため、これによってパワーを調整することができる。なお、この電圧Ｖａｐｃの値は、例えば携帯電話機などにおいては、その通信環境に応じて変化することになる。

つぎに、図２に示す高周波電力増幅器モジュールは、パワーを調整する際に、前記図１のようにバイアス電圧で調整するのではなく、バイアス電流で調整するようにした構成となっている。すなわち、図２に示す高周波電力増幅器モジュールは、例えば、１ｓｔ（１段目）、２ｎｄ（２段目）、３ｒｄ（３段目）の３段構成からなる電力増幅部と、それらの電力増幅部にバイアス電流を供給するバイアス回路１ｂと、各段の電力増幅部に対し交流成分のみの信号を入出力するための交流結合コンデンサＣ１〜Ｃ４などから構成される。

前記１段目の電力増幅部は、ソース接地されたｎチャネルのＭＯＳトランジスタＱＮ１と、前記ＭＯＳトランジスタＱＮ１との間でカレントミラー回路を構成するｎチャネルのＭＯＳトランジスタＱＮ１１と、チョークコイルＬ１とを有している。また、高周波信号は、Ｐｉｎ端子より前記ＭＯＳトランジスタＱＮ１のゲート端子に入力される。この際に、この高周波信号が前記ＭＯＳトランジスタＱＮ１１のゲート端子に漏れて、カレントミラー回路の特性が変動するのを防ぐために、それらのゲート端子間に高抵抗の抵抗素子Ｒが設けられている。

前記２段目および前記３段目の電力増幅部に関しても、前記１段目の電力増幅部と同様の構成を有し、前記２段目の電力増幅部は、ｎチャネルのＭＯＳトランジスタＱＮ２と、それとカレントミラー回路を構成するＭＯＳトランジスタＱＮ１２と、チョークコイルＬ２と、抵抗素子Ｒとを有し、前記３段目の電力増幅部は、ｎチャネルのＭＯＳトランジスタＱＮ３と、それとカレントミラー回路を構成するＭＯＳトランジスタＱＮ１３と、チョークコイルＬ３と、抵抗素子Ｒとを有している。

前記バイアス回路１ｂは、パワーを制御するための電圧Ｖａｐｃが印加され、その電圧Ｖａｐｃを電流に変換し、前記ＭＯＳトランジスタＱＮ１１，ＱＮ１２，ＱＮ１３に対して、それぞれ、温度や電源電圧等によって変動しない定電流Ｉ１，Ｉ２，Ｉ３を供給する。これらの定電流Ｉ１，Ｉ２，Ｉ３は、カレントミラー回路によって、それぞれ、前記ＭＯＳトランジスタＱＮ１，ＱＮ２，ＱＮ３のバイアス電流となり、このバイアス電流によってパワーの調整が行われる。

なお、通常、前記ＭＯＳトランジスタＱＮ１，ＱＮ２，ＱＮ３のトランジスタサイズは、ＱＮ３＞ＱＮ２＞ＱＮ１となるように設計され、そのチャネル幅Ｗ／チャネル長Ｌの値は、例えばＱＮ１が８ｍｍ／０．３μｍ、ＱＮ２が１６ｍｍ／０．３μｍ、ＱＮ３が４８ｍｍ／０．３μｍなどとなっている。また、それらのバイアス電流を定める定電流Ｉ１，Ｉ２，Ｉ３もＩ３＞Ｉ２＞Ｉ１となるように設計される。

このように、図１および図２で説明した従来の高周波電力増幅器モジュールにおいて、特にその３段目の電力増幅部に着目すると、低パワー時でもバイアス電圧またはバイアス電流によって、前記ＭＯＳトランジスタＱＮ３のゲート端子−ソース端子間電位Ｖｇｓはしきい値電圧よりも大きくなり、このＭＯＳトランジスタＱＮ３は駆動することとなる。ところが、ＭＯＳトランジスタＱＮ３は素子サイズが大きいため、それが駆動することで消費電流が大きくなり、電力付加効率が低下してしまう。

通常、高周波電力増幅器モジュールにおけるトランジスタサイズや、バイアス電圧またはバイアス電流の値は、最大パワーを発生する際に電力付加効率も最大となるように設計されるため、低パワー時での電力付加効率の低下は、高周波電力増幅器モジュールでの一般的な技術的課題となっている。なお、電力付加効率Ｅｆｆは、前記ＭＯＳトランジスタＱＮ１，ＱＮ２，ＱＮ３の消費電流の総和をＩｄ、動作電圧をＶｄｄとし、高周波信号による入力電力をＰｉｎ、出力電力をＰｏｕｔとすると、Ｅｆｆ＝（Ｐｏｕｔ−Ｐｉｎ）／（Ｉｄ×Ｖｄｄ）で定義される。

一方、本発明においては、パワーに応じて駆動するトランジスタサイズを可変にすることで、以上のような問題を解決するものである。つまり、高パワー時においては、そのパワーを得るために素子サイズが大きいＭＯＳトランジスタを駆動する必要があるが、低パワー時においては、素子サイズが小さいＭＯＳトランジスタを駆動することでも必要とするパワーを得ることができる。そして、素子サイズが小さいＭＯＳトランジスタを用いた方が、消費電流が小さくなり、電力付加効率も向上する。

そこで、図３に示すような構成を用いることで電力付加効率を向上させる。図３は、本発明の一実施の形態の高周波電力増幅器モジュールにおいて、その構成の一例を示す回路図である。図３に示す高周波電力増幅器モジュールは、例えば、前記図１における３段目の電力増幅部内の構成例と、その３段目の電力増幅部に関わるバイアス回路１ａ内の構成例とを示している。

すなわち、３段目の電力増幅部内には、例えば、信号出力端子ＰｏｕｔとＧＮＤ（グラウンド：接地電位）の間に並列接続で設けられたｎチャネルのＭＯＳトランジスタ（半導体増幅素子）ＱＮ３１，ＱＮ３２，ＱＮ３３と、電源電圧Ｖｄｄと信号出力端子Ｐｏｕｔとの間に設けられたチョークコイルＬ３などを有している。そして、ＭＯＳトランジスタＱＮ３１，ＱＮ３２，ＱＮ３３のそれぞれのゲート端子には、信号入力端子Ｐｉｎ２より交流結合コンデンサＣ３１，Ｃ３２，Ｃ３３を介しての高周波信号と、バイアス回路１ｃよりバイアス電圧Ｖｇ３１，Ｖｇ３２，Ｖｇ３３とが入力されている。なお、図３には特に明示していないが、配線の各所にはインピーダンス整合回路を備えている。

バイアス回路１ｃは、例えば、パワーを調整する電圧Ｖａｐｃ（第１のアナログ電圧信号）とＧＮＤとの間に、電圧Ｖａｐｃより直列接続で抵抗素子Ｒ１、抵抗素子Ｒ２、抵抗素子Ｒ３および抵抗素子Ｒ４を有し、抵抗素子Ｒ１と抵抗素子Ｒ２の接続点がバイアス電圧Ｖｇ３３となり、抵抗素子Ｒ２と抵抗素子Ｒ３の接続点および抵抗素子Ｒ３と抵抗素子Ｒ４の接続点が、それぞれ、バイアス電圧Ｖｇ３２およびバイアス電圧Ｖｇ３１となっている。すなわち、電圧Ｖａｐｃを基準電圧とし、それを抵抗分圧することによって、Ｖｇ３３＞Ｖｇ３２＞Ｖｇ３１となるバイアス電圧を発生している。

ここで、前記ＭＯＳトランジスタＱＮ３１，ＱＮ３２，ＱＮ３３のトランジスタサイズは、前記図１でのＭＯＳトランジスタＱＮ３のチャネル幅Ｗ（４８ｍｍ）を分割し、大、中、小のサイズを設け、例えば、ＱＮ３１のＷは４０ｍｍ、ＱＮ３２のＷは６ｍｍ、ＱＮ３３のＷは２ｍｍなどとする。これによって、素子サイズが大きいＭＯＳトランジスタには小さいバイアス電圧が加わり、逆に素子サイズが小さいＭＯＳトランジスタには大きいバイアス電圧が加わることになる。

このような構成において、Ｐｉｎ２端子からの入力電力を固定し、バイアス電圧によってパワーを設定した場合、その設定するパワーに応じて電圧Ｖａｐｃの値を上下させると、それに比例して前記バイアス電圧Ｖｇ３１，Ｖｇ３２，Ｖｇ３３の値も全体的に上下する。そして、低パワー時、中パワー時および高パワー時で、例えば以下のような動作になるように前記抵抗素子Ｒ１,Ｒ２,Ｒ３,Ｒ４の値を調整する。

まず、低パワー時（電圧Ｖａｐｃの値が低い場合）には、バイアス電圧Ｖｇ３１およびバイアス電圧Ｖｇ３２をＭＯＳトランジスタＱＮ３１およびＭＯＳトランジスタＱＮ３２のしきい値電圧よりも低くし、それらを駆動しないようにする。そして、素子サイズが小さいＭＯＳトランジスタＱＮ３３のみを駆動して、電力増幅を行わせる。

また、中パワー時（電圧Ｖａｐｃの値が中間近辺の場合）には、バイアス電圧Ｖｇ３１をＭＯＳトランジスタＱＮ３１のしきい値電圧よりも低くし、それを駆動しないようにする。そして、ＭＯＳトランジスタＱＮ３２とＭＯＳトランジスタＱＮ３３を駆動して、電力増幅を行わせる。

そして、高パワー時（電圧Ｖａｐｃの値が高い場合）には、全てのＭＯＳトランジスタＱＮ３１，ＱＮ３２，ＱＮ３３を駆動して、電力増幅を行わせる。

以上のような動作になるように前記抵抗素子Ｒ１,Ｒ２,Ｒ３,Ｒ４の値を調整することで、パワーに応じて、駆動するＭＯＳトランジスタのサイズを可変にすることが可能になる。これにより、とりわけ、低パワー時において電力付加効率を向上させることができる。

ところで、これまでの説明においては、入力電力を固定し、電圧Ｖａｐｃの大きさによってパワーを変更した場合の動作について説明した。これは、例えば、ＧＳＭ方式におけるＧＭＳＫ（Ｇａｕｓｓｉａｎ ｆｉｌｔｅｒｅｄ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の携帯電話機などで用いることができる。一方、例えばＥＤＧＥ方式の携帯電話機などで、電圧Ｖａｐｃの大きさを固定にし、信号入力端子に入力する高周波信号の振幅の大きさ（入力電力）を変更することでパワーを調整する場合がある。この場合においても、図３のような構成を用いることで、特に低パワー時の電力付加効率を向上させることができる。

その一例として、ＭＯＳトランジスタ１個で電力増幅を行った場合と、そのＭＯＳトランジスタを図３のように３個のＭＯＳトランジスタに分割して電力増幅を行った場合とで電力付加効率を比較したものを図４に示す。図４は、本発明の一実施の形態の高周波電力増幅器モジュールにおいて、従来技術と本発明とを比較した結果の一例を示すグラフであり、（ａ）は入力電力に対する電力付加効率の比較結果、（ｂ）は入力電力に対する出力電力の比較結果を示すものである。

図４（ａ），（ｂ）において、従来技術の例としては、素子サイズＷ／Ｌ＝１６ｍｍ／０．３μｍのＭＯＳトランジスタ１個で電力増幅を行った場合を示している。一方、本発明の例としては、前記図３における抵抗分圧によってバイアス電圧Ｖｇ３３，Ｖｇ３２，Ｖｇ３１を、それぞれ２．０Ｖ，１．６Ｖ，１．２Ｖとし、ＭＯＳトランジスタＱＮ３３，ＱＮ３２，ＱＮ３１の素子サイズＷ／Ｌを、それぞれ０．１ｍｍ／０．３μｍ，１．９ｍｍ／０．３μｍ，１６ｍｍ／０．３μｍとして、ＭＯＳトランジスタ３個で電力増幅を行った場合を示している。

従来技術の例と本発明の例とでは、図４（ｂ）に示すように入力電力Ｐｉｎに対する出力電力Ｐｏｕｔの値はほぼ一致している。ところが、図４（ａ）に示すように、入力電力Ｐｉｎに対する電力付加効率の値は、入力電力Ｐｉｎが２５ｄＢｍを超えるような高パワー時においては、ほぼ一致するが、２５ｄＢｍ以下で、とりわけ２０ｄＢｍ以下となった際に、明確な違いが生じてくる。すなわち、本発明を用いることで、このような低パワー時において特に、電力付加効率が従来技術よりも向上する。

一般的に、電力付加効率に関しては、入力電力Ｐｉｎの低パワー、中パワー、高パワーに対してそれぞれ小サイズ、中サイズ、大サイズのＭＯＳトランジスタを用いることで最適な電力付加効率を得ることができる。ところが、従来技術の例のように、ＭＯＳトランジスタ１つのみでは、サイズに見合わないパワーレベルにおいて極端に電力付加効率が低下してしまう。そこで、本発明の例のように並列接続された小サイズ、中サイズ、大サイズのＭＯＳトランジスタを設けることでこれを解決することができる。

そして、電力付加効率は、さらに、バイアス電圧によっても調整することができる。本発明の例においては、ＭＯＳトランジスタのサイズが大きいもの程、低いバイアス電圧を印加することで、さらに電力付加効率を向上させている。

以上、図３に示したような構成を用いることで、バイアス電圧によってパワーを調整する際と、入力電力によってパワーを調整する際とで、とりわけ、低パワー時において電力付加効率を向上させることが可能になる。なお、図３では、バイアス電圧を印加する構成としたが、図５に示すようにバイアス電流を印加する構成としてもよい。図５は、本発明の一実施の形態の高周波電力増幅器モジュールにおいて、図３を変形した構成の一例を示す回路図である。

図５に示す高周波電力増幅器モジュールは、前記図２における３段目の電力増幅部内の構成例と、それらにバイアス電流を供給するバイアス回路とを示している。すなわち、３段目の電力増幅部には、例えば、信号出力端子ＰｏｕｔとＧＮＤ（グラウンド：接地電位）の間に並列接続で設けられたｎチャネルのＭＯＳトランジスタ（半導体増幅素子）ＱＮ３１,ＱＮ３２,ＱＮ３３と、それらに対してそれぞれカレントミラー回路を構成するｎチャネルのＭＯＳトランジスタ（半導体素子）ＱＮ３１１，ＱＮ３２１，ＱＮ３３１と、カレントミラー回路のゲート端子間に設けられ、高周波信号の漏れを防止するための抵抗素子Ｒと、電源電圧Ｖｄｄと信号出力端子Ｐｏｕｔとの間に設けられたチョークコイルＬ３などを有している。

バイアス回路１ｄは、パワーを調整する電圧Ｖａｐｃが入力され、この電圧Ｖａｐｃの値に比例した定電流Ｉ３１，Ｉ３２，Ｉ３３を発生する。この定電流Ｉ３１，Ｉ３２，Ｉ３３は、それぞれ、前記ＭＯＳトランジスタＱＮ３１１，ＱＮ３２１，ＱＮ３３１に供給され、カレントミラー回路によって、前記ＭＯＳトランジスタＱＮ３１，ＱＮ３２，ＱＮ３３にバイアス電流が印加される。

また、ＭＯＳトランジスタＱＮ３１,ＱＮ３２,ＱＮ３３のそれぞれのゲート端子には、信号入力端子Ｐｉｎ３より交流結合コンデンサＣ３１,Ｃ３２,Ｃ３３を介して高周波信号が入力される。なお、前記バイアス電流を印加する際に、カレントミラー回路を構成する２個のトランジスタ（例えばＭＯＳトランジスタＱＮ３１とＭＯＳトランジスタＱＮ３１１）は、レイアウト面で近傍に設けられるため、製造ばらつきや温度変化によるばらつき等がキャンセルされて、安定したバイアス電流を供給することが可能となっている。

ここで、前記ＭＯＳトランジスタＱＮ３１，ＱＮ３２，ＱＮ３３のトランジスタサイズは、前記図２のＭＯＳトランジスタＱＮ３のチャネル幅Ｗ（４８ｍｍ）を分割したサイズとし、例えば、ＱＮ３１のＷは４０ｍｍ、ＱＮ３２のＷは６ｍｍ、ＱＮ３３のＷは２ｍｍなどとする。そして、前記バイアス回路による定電流Ｉ３１，Ｉ３２，Ｉ３３の値は、Ｉ３３＞Ｉ３２＞Ｉ３１となるようにする。

この高周波電力増幅器モジュールの動作については、前述した図３の場合と同様に、電圧Ｖａｐｃの変化に応じて定電流Ｉ３１，Ｉ３２，Ｉ３３の値をバイアス回路１ｄ内で調整し、パワーに応じて駆動するＭＯＳトランジスタの素子サイズ（ＭＯＳトランジスタの数）が変わるようにする。すなわち、例えば低パワー時にはサイズが小さいＭＯＳトランジスタＱＮ３３のみを駆動し、高パワー時には全てのＭＯＳトランジスタを駆動するといった制御により、電力付加効率を向上させる。また、バイアス電流を固定して、入力電力によってパワーを調整した場合でも、図４での説明と同様の効果があると考えられる。

なお、図３および図５においては、多段構成の高周波電力増幅器モジュールに対し、その３段目の電力増幅部に本発明を適用した例を示したが、特に３段目に限定されるものではなく、素子サイズが比較的大きいと考えられる２段目の電力増幅部または２段目と３段目の電力増幅部に適用しても有効と考えられる。また、勿論、３段構成の高周波電力増幅器モジュールに限定されるものではなく、２段構成や１段構成などの場合にも適用することができる。さらに、図３および図５で示したそれぞれ素子サイズが異なるＭＯＳトランジスタの数も、特に３個に限定されるものではなく、図６に示すようにそれぞれ素子サイズの異なるｎ個による構成としてもよい。

図６は、本発明の一実施の形態の高周波電力増幅器モジュールにおいて、図３の構成を拡張した構成の一例を示す回路図である。図６に示す高周波電力増幅器モジュールは、図３の構成と同様に、信号出力端子ＰｏｕｔとＧＮＤの間にそれぞれトランジスタサイズの異なるｎチャネルＭＯＳトランジスタをｎ個有し、それらのＭＯＳトランジスタのそれぞれに対し、バイアス回路１ｅ内の抵抗分圧によってそれぞれ異なるバイアス電圧を印加した構成となっている。このような構成によると、パワーに見合ったトランジスタサイズを、ｎ個の数の分だけ柔軟に調整することが可能になり、電力付加効率を向上させることが可能になる。

以上、これまでの説明により、本発明の一実施の形態の高周波電力増幅器モジュールを用いることで、とりわけ低パワー時において電力付加効率が向上することを説明したが、この効果によって、例えば携帯電話機などの省電力化が可能となる。図７および図８に、これまでに説明した本発明の一実施の形態の高周波電力増幅器モジュールを用いた携帯電話機の構成の一例を示す。

図７に示す携帯電話機は、例えば、信号電波送受信用のアンテナ２１と、このアンテナ２１につながるアンテナ送受信切換器２２と、送受信を制御する機能などを持つベースバンド処理回路２３を含むＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）リニア回路２４と、前述した高周波電力増幅器モジュール（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）２５などを含み、送信信号を変調する機能などを持つ送信系回路２６と、受信信号を復調する機能などを持つ受信系回路２７などから構成される。

アンテナ送受信切換器２２は、たとえば送信と受信を切り換える送受信切換スイッチ２２ａ、受信側に接続されたコンデンサ２２ｂ、送信側に接続されたフィルタ２２ｃなどから構成される。このアンテナ送受信切換器２２の送受信切換スイッチ２２ａは、たとえばベースバンド処理回路２３などからの制御信号により送信側、受信側への切り換えが制御される。

ベースバンド処理回路２３は、たとえば図示しないＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やマイクロプロセッサ、半導体メモリなどから構成され、送信時に音声信号をベースバンド信号に変換したり、受信時に受信信号を音声信号に変換したり、その他各種制御信号を生成する機能などが設けられている。

送信系回路２６は、たとえばベースバンド処理回路２３に接続され、複数の周波数帯の発振信号を発生するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）２６ａ、このＶＣＯ２６ａからの発振信号に基づいた搬送波によりＩＱ信号を変調するミキサ（ＭＩＸ）２６ｂ、ＲＦリニア回路２４に接続されたＣＰＵ２６ｃ、このＣＰＵ２６ｃの演算処理に基づき出力フィードバックをかけて電力制御を行うＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）２６ｄ、ミキサ２６ｂからの変調信号に対してＡＰＣ２６ｄのフィードバック制御に基づいてゲインを制御するＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）２６ｅ、このＡＧＣ２６ｅからの出力信号を増幅する前述した高周波電力増幅器モジュール２５、この高周波電力増幅器モジュール２５に接続された出力レベル検出用のカップラ２６ｆなどから構成される。

高周波電力増幅器モジュール２５の出力変動は、このカップラ２６ｆによって検出され、この検出値は、前記ＡＰＣ２６ｄにフィードバックされる。ＡＰＣ２６ｄは、ＡＧＣ２６ｅ及び高周波電力増幅器モジュール２５にそれぞれ制御信号が送出する。高周波電力増幅器モジュール２５に対する制御信号の中には、Ｖａｐｃ信号が含まれる。

受信系回路２７は、たとえばアンテナ送受信切換器２２のコンデンサ２２ｂに接続され、受信信号から不要波を除去するフィルタ２７ａ、このフィルタ２７ａに接続されたＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）２７ｂなどから構成される。

一方、図８に示す携帯電話機は、図７に示したＡＧＣ２６ｅが存在しない構成となっており、それ以外の構成および動作は、図７と同様である。

図７と図８に示す携帯電話機では、高周波電力増幅器モジュールの動作方法がそれぞれ異なっている。すなわち、図７に示す携帯電話機は、例えばＥＤＧＥ方式などで用いられ、この場合の高周波電力増幅器モジュールは、バイアスが固定され、ＡＧＣ２６ｅによって入力電力Ｐｉｎが変更された信号を所定のゲインで増幅する。一方、図８に示す携帯電話機は、例えばＧＳＭ方式におけるＧＭＳＫ変調方式などで用いられ、この場合の高周波電力増幅器モジュールは、入力電力が固定され、バイアスを変更することでパワーの調整を行う。

近年、基地局の整備などによって、携帯電話機が低パワーで用いられる場合が増加している。したがって、バッテリの省電力化を図るためには、特に低パワー時において電力付加効率を向上させる必要がある。こうした中、前記図７および図８いずれの場合においても、前述した本発明の一実施の形態の高周波電力増幅器モジュールを用いることでこのような問題を解決することが可能になる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、これまでの説明では、半導体増幅素子としてＭＯＳトランジスタを例として説明したが、ＭＯＳトランジスタに限らずＧａＡｓトランジスタや、ＨＢＴ（ヘテロ接合バイポーラトランジスタ）などに対しても同様に適用可能である。

本発明の前提となる従来の高周波電力増幅器モジュールにおいて、その構成の一例を示す回路図である。 本発明の前提となる従来の高周波電力増幅器モジュールにおいて、図１とは異なる構成の一例を示す回路図である。 本発明の一実施の形態の高周波電力増幅器モジュールにおいて、その構成の一例を示す回路図である。 本発明の一実施の形態の高周波電力増幅器モジュールにおいて、従来技術と本発明とを比較した結果の一例を示すグラフであり、（ａ）は入力電力に対する電力付加効率の比較結果、（ｂ）は入力電力に対する出力電力の比較結果を示すものである。 本発明の一実施の形態の高周波電力増幅器モジュールにおいて、図３を変形した構成の一例を示す回路図である。 本発明の一実施の形態の高周波電力増幅器モジュールにおいて、図３の構成を拡張した構成の一例を示す回路図である。 本発明の一実施の形態の高周波電力増幅器モジュールにおいて、それを搭載した携帯電話機の構成の一例を示すブロック図である。 本発明の一実施の形態の高周波電力増幅器モジュールにおいて、それを搭載した携帯電話機の図７とは異なる構成の一例を示すブロック図である。

符号の説明

１ａ,１ｂ,１ｃ,１ｄ,１ｅ バイアス回路
２１ アンテナ
２２ アンテナ送受信切換器
２２ａ 送受信切換スイッチ
２２ｂ コンデンサ
２２ｃ，２７ａ フィルタ
２３ ベースバンド処理回路
２４ ＲＦリニア回路
２５ ＰＡ
２６ 送信系回路
２６ａ ＶＣＯ
２６ｂ ミキサ
２６ｃ ＣＰＵ
２６ｄ ＡＰＣ
２６ｅ ＡＧＣ
２６ｆ カップラ
２７ 受信系回路
２７ｂ ＬＮＡ
Ｃ１,Ｃ２,Ｃ３,Ｃ４，Ｃ３１，Ｃ３２，Ｃ３３ 交流結合コンデンサ
Ｌ１,Ｌ２,Ｌ３ チョークコイル
Ｒ,Ｒ１,Ｒ２,Ｒ３,Ｒ４ 抵抗素子
ＱＮ１，ＱＮ２，ＱＮ３，ＱＮ３１，ＱＮ３２，ＱＮ３３ ＭＯＳトランジスタ
ＱＮ１１，ＱＮ１２，ＱＮ１３，ＱＮ３１１，ＱＮ３２１，ＱＮ３３１ ＭＯＳトランジスタ
Ｐｉｎ，Ｐｉｎ２，Ｐｉｎ３ 信号入力端子
Ｐｏｕｔ 信号出力端子

Claims (5)

1. 信号出力端子に対して並列に接続され、それぞれ異なる素子サイズを備えた複数の半導体増幅素子によって電力増幅を行う手段と、
   それぞれ異なる大きさの複数のバイアス電圧または複数のバイアス電流を、それぞれ、前記複数の半導体増幅素子に対して印加するバイアス手段とを有することを特徴とする高周波電力増幅器モジュール。
2. 請求項１記載の高周波電力増幅器モジュールにおいて、
   前記バイアス手段は、前記電力増幅を行う手段に設定する出力電力が小さい場合には、前記素子サイズが小さい半導体増幅素子のみを駆動させるように前記複数のバイアス電圧または前記複数のバイアス電流を印加し、前記電力増幅を行う手段に設定する出力電力がより大きくなる程、前記素子サイズが小さい半導体増幅素子に加えてそれよりも素子サイズが大きい半導体増幅素子を駆動させるように前記複数のバイアス電圧または前記複数のバイアス電流を印加することを特徴とする高周波電力増幅器モジュール。
3. 請求項１記載の高周波電力増幅器モジュールにおいて、
   前記バイアス手段は、前記素子サイズがより大きい半導体増幅素子になる程、前記複数のバイアス電圧または前記複数のバイアス電流の中からより小さいバイアス電圧またはより小さいバイアス電流を印加することを特徴とする高周波電力増幅器モジュール。
4. 請求項２または３記載の高周波電力増幅器モジュールにおいて、
   前記バイアス手段は、
   前記複数のバイアス電圧の基準電圧となる第１のアナログ電圧信号と、
   前記第１のアナログ電圧信号と接地電位の間に直列に接続された複数の抵抗素子とを有し、
   前記複数の抵抗素子による抵抗分圧により、それぞれ異なる大きさの複数のバイアス電圧を、それぞれ、前記複数の半導体増幅素子に対して印加することを特徴とする高周波電力増幅器モジュール。
5. 請求項２または３記載の高周波電力増幅器モジュールにおいて、
   前記バイアス手段は、前記複数の半導体増幅素子に対してそれぞれカレントミラー回路を構成する複数の半導体素子を有し、前記カレントミラー回路によって、前記複数の半導体増幅素子に対して前記複数のバイアス電流をそれぞれ印加することを特徴とする高周波電力増幅器モジュール。

Images