[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004159221A - 通信用半導体集積回路および無線通信システム - Google Patents

通信用半導体集積回路および無線通信システム Download PDF

Info

Publication number
JP2004159221A
JP2004159221A JP2002324813A JP2002324813A JP2004159221A JP 2004159221 A JP2004159221 A JP 2004159221A JP 2002324813 A JP2002324813 A JP 2002324813A JP 2002324813 A JP2002324813 A JP 2002324813A JP 2004159221 A JP2004159221 A JP 2004159221A
Authority
JP
Japan
Prior art keywords
circuit
control information
current
amplifying
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002324813A
Other languages
English (en)
Inventor
Kiyoshi Irie
清 入江
Kazuaki Hori
和明 堀
Kazuhiko Hikasa
和彦 日笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002324813A priority Critical patent/JP2004159221A/ja
Priority to AT03023256T priority patent/ATE380410T1/de
Priority to DE60317869T priority patent/DE60317869D1/de
Priority to EP20030023256 priority patent/EP1418669B1/en
Priority to US10/685,481 priority patent/US7116949B2/en
Priority to CNA2003101149049A priority patent/CN1503489A/zh
Publication of JP2004159221A publication Critical patent/JP2004159221A/ja
Priority to US11/510,764 priority patent/US20060293004A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098PI types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45496Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45504Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45722Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70706Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation with means for reducing the peak-to-average power ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】W−CDMAのような符号多重化方式の無線通信システムを構成する通信用半導体集積回路において、多重数を多くしても歪みなく信号を送信できるとともに多重数が少ない時は増幅回路の電流を少なくして消費電流を減らすことができるようにする。
【解決手段】送信系の増幅回路(132,136)の動作電流を切替え可能に構成しておくとともに、送信するデータの多重数情報(MC)をベースバンド回路(140)から送信系の増幅回路に供給して、データの多重数が変わってもそのときの多重数で線形性を保つのに必要な最低限のICPが得られるように増幅回路に流す電流を切り替えてダイナミックレンジを変化させるようにした。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、無線通信技術さらには符号分割多重化された送信信号を増幅する増幅回路を内蔵した通信用半導体集積回路において消費電流の増加を抑えつつ線形性を向上させる場合に適用して有効な技術に関し、例えばW−CDMA(Wideband Code Division Multiple Access)方式の無線通信装置を構成する通信用半導体集積回路およびこれを組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関する。
【0002】
【従来の技術】
携帯電話機等の無線通信装置(移動体通信装置)においては、送信するデータの量を多くするため多重化方式が採用されている。現在の携帯電話機における多重化方式には、TDMA方式(時分割多重化方式)とCDMA方式(符号分割多重化方式)などがある。CDMA方式は、同一周波数空間において互いに直交性のある複数の拡散符号を用いて搬送波をスペクトラム拡散し、複数のチャネルに割り当てる通信方式であり、W−CDMA(Wideband Code Division Multiple Access)方式の携帯電話機ではCDMA方式が採用されている。PDC(Personal Digital Cellular)方式やGSM(Global System for Mobile Communication)の携帯電話機ではTDMA方式が採用されている。
【0003】
W−CDMA方式の携帯電話機においては、ベースバンド回路で送信データに基づいて生成されたI,Q信号が変調回路を有する送信回路に供給され、局部発振信号をI,Q信号で変調した信号がパワーアンプに供給され、電力増幅されてアンテナより出力される。W−CDMA方式の携帯電話機では、基地局から送られてくる出力要求レベルに対応した平均出力電力のレベルと精度が規格によって規定されており、パワーアンプはベースバンド回路から供給される出力制御信号によって利得が制御され、指定された出力電力で送信を行なうようにシステムが構成される。
【0004】
【発明が解決しようとする課題】
W−CDMA方式の携帯電話機の規格では、1チャネルから最大6チャネルのデータを多重化して送信できることが規定されているが、データの多重数が多くなるほど送信信号の歪みが大きくなるとともに、ACPR(隣接チャネルへの漏れ電力比)特性が劣化するという不具合がある。そこで、本発明者等は、その原因について検討を行なった。その結果、データの多重数とピークファクタとが密接に関連しており、多重数が多くなるほどピークファクタが大きくなるのが原因となっていること明らかになった。ここで、ピークファクタとは、送信信号の最大ピーク値(瞬時最大電力)と平均出力レベルとの差のことである。
【0005】
図13(a),(b)はW−CDMA方式における多重数が「1」と「6」のときの送信信号の波形イメージを示す。図13において、“ave.”は出力制御電圧によって決まる平均出力レベルである。W−CDMA方式の携帯電話機の規格では、図13に示すように平均出力レベルave.が同一であっても、ピークファクタは、多重数が「1」の時よりも多重数が「6」の時の方が大きくなる。図14には、W−CDMA方式の携帯電話機における多重数とピークファクタとの関係を示す。図14よりピークファクタは多重数が「1」の場合は3dB程度であるが、多重数が「6」の場合には7.5dBまで大きくなることが分かる。
【0006】
そして、このようにピークファクタが大きい場合に、ダイナミックレンジが狭い増幅回路で送信信号を増幅すると信号の歪みが大きくなるとともに、ACPR(隣接チャネルへの漏れ電力比)特性が劣化するという不具合が生じることを見出した。そこで、送信信号を増幅する増幅回路のダイナミックレンジを広げ、最大多重数である「6」の場合にも信号を歪みなく伝送できるIPC(1dB Compression Point)が得られるように増幅回路を設計することを考えた。
【0007】
一般に、増幅回路のダイナミックレンジを広げるには、回路に流す電流を多くすれば良いことが知られている。しかしながら、増幅回路の電流を多くするとシステム全体の消費電力が大きくなってしまうため、携帯電話機のような電池で動作するシステムではできるだけ回避したい課題である。特に、PDCのような時分割多重方式の携帯電話機では送信動作と受信動作が別々に行なわれるため消費電流はそれほど多くないが、W−CDMA方式の携帯電話機では連続的に送信動作と受信動作を同時に行なっているため、消費電流はPDC方式の携帯電話機よりもかなり大きくなる。そのため、W−CDMA方式の携帯電話機で増幅回路の電流を多くすることは、もともと短い最大通話可能時間や最大待受け可能時間をさらに短くしてしまうという課題がある。
【0008】
なお、本発明に関連する先願発明として、特開平9−270733号公報に開示されている発明がある。この先願発明は、スペクトラム拡散方式の通信装置において、多重化しようとする回線数情報に応じて帯域制限フィルタの演算精度を変えることによって低消費電力化を図るようにしたものであり、信号の多重数の情報に基づいて回路を切り替えて消費電力を減らすという点に着目すると本発明に似ているように見える。
【0009】
しかしながら、本発明が携帯電話機に関する発明であるのに対して、この先願発明は携帯電話機ではなく基地局側の送信機に関する発明である、また制御に用いる情報が本発明では送信したいデータの多重数であるのに対し、先願発明では回線の多重数すなわち通信する携帯端末の数である。さらに切り替える制御対象の回路が本発明では差動アンプ(アナログ回路)のダイナミックレンジであるのに対し、先願発明では帯域制限フィルタ(ディジタルフィルタ)のタップ数である。以上のことから、先願発明と本発明とは明らかに異なる発明である。
【0010】
本発明の目的は、W−CDMA方式のようなスペクトラム拡散による多重化を行なう無線通信システムにおいて、多重数を多くしても歪みなく信号を送信できるとともに多重数が少ない時は増幅回路の電流を少なくして消費電流を減らすことができ、これによって携帯電話機等に適用した場合には電池寿命すなわち1回の充電による最大通話可能時間および最大待受け可能時間を長くできるようにすることにある。
【0011】
本発明の他の目的は、ACPR(隣接チャネルへの漏れ電力比)特性を向上させることができる符号多重化方式の無線通信システムを構成する通信用半導体集積回路およびそれを用いた無線通信システムを提供することにある。
【0012】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0013】
【課題を解決するための手段】
先ず、本発明者らが着目したW−CDMA方式の携帯電話機の送信系における課題と、本発明における課題の解決の仕方について説明する。
【0014】
W−CDMA送信系では、制御データDPCCHとユーザデータDPDCHにより所定の周波数で位相が90°異なる信号(sin波とcos波)をそれぞれBPSK変調してI信号及びQ信号を生成し、3.84Mcpsの速度のチャネライゼーション符号でスペクトラム拡散する。ユーザデータDPDCHが「0」の場合には、制御データDPCCHのみで変調したI信号を生成し、スペクトラム拡散する。ユーザデータDPCCHが「3」の場合には、I信号に制御データDPCCHとユーザデータの1つ例えばDPDCH2を割当て、またQ信号にユーザデータの残りの2つDPDCH1、DPDCH3を割り当てて変調し、その後スペクトラム拡散を行なう。一般に上記のようなI信号とQ信号の生成つまり多重化は、ベースバンドと呼ばれる回路で行なわれる。
【0015】
図12には、ベースバンド回路で行なわれる符号分割拡散処理(多重化)により生成される信号の各シンボルの位置と変化の方向をIQ座標上で表わしたコンスタレーションが示されている。図12において、(a)は多重数が「1」のときのコンスタレーションを、また(b)は多重数が「6」のときのコンスタレーションをそれぞれ示す。図12より原点を通る確率は多重数が「1」のときよりも「6」のときの方が高くなることが分かる。ここで、あるシンボルから他のシンボルへ移る時に原点を通るということは位相が180°変化することであるため、目標とするシンボルの位置から外側へ飛び出す量が他の場合に比べて大きくなる。このように飛び出し量が大きくなることが、図13に示されているように送信信号のピークファクタが大きくなる原因である。
【0016】
W−CDMAのシステムでは、規格により拡散は2度行なうが、2回目の拡散時にHPSK変調をかける。これによりIQコンスタレーションの原点を通る確率が減り、ピークファクタを小さく抑えることができ、送信回路に必要な線形性を緩和することができる。しかし、多重数すなわちユーザデータDPDCHの数が増加すると、HPSK変調の効果が薄れるため、コンスタレーションで原点を通過する確率が増え、ピークファクタが増加すると考えられる。
【0017】
図14は、W−CDMA方式の送信信号における多重数とピークファクタの関係を、シミュレーション及び実測値に基づいてグラフとして表わしたものである。図14より、多重数が「3」を超えるとピークファクタが急に増加することが分かる。従って、ピークファクタが大きくなると、その信号を伝送する回路の線形性が充分でないと信号の歪みが大きくなるので、送信回路の線形性を向上させる必要が生じてくる。
【0018】
ところで、回路の線形性を表す指標として、信号を歪ませることなく伝送することができる特性を表わすIPC(1dBコンプレッションポイント)と呼ばれる指標がある。以下、これを用いて説明する。なお、3次インターセプトポイントIP3や飽和電力PsatもICPとある程度の相関があることが知られているので、本明細書の説明の中のICPをIP3またはPsatと置き換えても同じことである。
【0019】
多重信号を歪みなく伝送するには、ピークファクタ分だけ送信回路の線形特性範囲すなわちダイナミックレンジを広くとるのが一般的である。つまり、回路に入力される最大レベル(最大のピークファクタ)を受け入れるのに十分なICPとなるように可変利得増幅部の回路を設計すれば多重数が「6」の場合にも信号を歪みなく増幅することができる。具体的には、図14より、多重数が「1」の時に比べて多重数が「6」の時のピークファクタは約4.5dB増加するので、回路のICPを4.5dB改善すれば、多重数増加に伴う歪み特性の劣化がないことになる。
【0020】
ただし、ピークファクタの要因である最大瞬時電圧は、多重数が少ない時は図13(a)からも分かるように比較的小さくかつ平均的に現われるが、多重数が多くなると図13(b)から分かるように平均的ではなく大きいものと小さいものがランダムに現われかつ比較的大きいものの出現頻度は少ない。従って、ピークファクタに合わせて送信回路のIPCを4.5dB改善するのが最も望ましいが、実用上は3dB程度改善すれば問題ないと考えられる。
【0021】
図15は、W−CDMAの携帯電話機における一般的な符号分割多重送信回路の可変利得増幅部における電流と1dBコンプレッションポイントICPとの関係を示す。図15より可変利得増幅部における電流を100%増加させると、ICPを3dB増加させることができることが分かる。
【0022】
一方、W−CDMA送信系における回路の歪みを表す規格に、隣接チャネル漏洩電力比ACLRがある。図16は、W−CDMAの一般的な符号分割多重送信回路の可変利得増幅部における1dBコンプレッションポイントICPと隣接チャネル漏洩電力比ACLRとの関係を示す。図16より、回路の線形性を示す1dBコンプレッションポイントICPを3dB向上させると、隣接チャネル漏洩電力比ACLRを6dB改善できることが分かる。
【0023】
しかしながら、図16の点A’及び図15の点B’のようなICPとACLRが良好になるバイアス点に固定されて送信回路が動作するように回路を設計すると、どのような信号が入力されても送信信号は歪まず、安定したACLR特性を得ることはできる。しかし、そのようにすると、回路で消費される電流は、入力される信号によらず常に大きくなってしまう。
【0024】
W−CDMA方式で送信されるデータは、多重数が「1」で最大384kbps、多重数が「6」の時には最大2Mbpsとなるが、音声による通話時や、メールなどテキストデータ送信時には多重する必要はなく多重数「1」で十分であると思われる。多重数を多くする必要があるのは、動画像データの送信やパソコンデータの送信、インターネット接続で大容量のデータを扱うときに限られている。つまり携帯電話機から送信されるデータ量は平均的には最大量に比べて小さく、必ずしも6多重がいつも必要なわけではない。このような観点から考えると、携帯電話機の最大待ち受け時間や最大通話時間の長時間化が要求される近年の状況においては、回路の線形性を確保するために常に多くの電流を流し続けるのは無駄である。
【0025】
そこで、本発明においては、送信系の増幅回路の動作電流を切替え可能に構成しておくとともに、送信するデータの多重数情報をベースバンド回路から送信系の増幅回路に供給して、データの多重数が変わってもそのときの多重数で線形性を保つのに必要な最低限のICPが得られる電流を増幅回路に流すように電流の変更制御を行なうようにした。
【0026】
上記した手段によれば、増幅回路に流す電流を変更することにより増幅回路のゲインをほとんど変化させることなくダイナミックレンジを変化させることができるため、多重数を多いときはダイナミックレンジを広くして歪みなく信号を送信できるとともに多重数が少ない時は増幅回路の電流を少なくして消費電流を減らすことができる。また、送信回路の可変利得増幅部における1dBコンプレッションポイントICPを向上させることができるため、ACPR(隣接チャネルへの漏れ電力比)特性が改善されるようになる。
【0027】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
【0028】
図1は、本発明をW−CDMA方式の携帯電話機の符号分割多重送信回路に適用した場合の一実施形態を示す。
【0029】
図1に示すように、この実施形態の携帯電話機は、アンテナ110と、パワーモジュール120と、符号分割多重送信回路130と、ベースバンド回路140とを有している。なお、図面の簡略化のため、低雑音増幅回路(LNA)、フィルタ、アイソレータ、カプラ、周波数シンセサイザ等は図示していないが、必要に応じて適宜設けられることは説明するまでもない。
【0030】
特に制限されるものでないが、本実施例では符号分割多重送信回路130とベースバンド回路140は、それぞれ異なる半導体チップ上において半導体集積回路(RF−ICとベースバンドIC)として形成される。また、パワーモジュール120は、電力増幅用半導体トランジスタや該トランジスタにバイアスを与えるバイアス回路が形成された半導体集積回路、カプラなどがセラミックのような絶縁基板上に実装されてなる電子部品として構成されている。ただし、このパワーモジュールは1個の半導体チップ上に半導体集積回路として形成することも可能である。また、図1には示されていないが、符号分割多重送信回路130が形成される半導体チップと同一のチップ上に、アンテナ110により受信された信号を増幅して復調する受信回路が形成されていても良い。
【0031】
図1に示すように、この実施の形態にかかる符号分割多重送信回路130は、変調部131と、第1の可変利得増幅部132と、第1局部発振器133と、第2局部発振器134と、ミキサからなる周波数変換回路135と、第2の可変利得増幅部136とを有している。かかる構成を有する符号分割多重送信回路130においては、ベースバンド回路140から出力されたI,Q信号が変調部131に入力され、変調部131では第1局部発振器133からの局部発振振号にI,Q信号で変調をかけて出力する。
【0032】
第1の可変利得増幅部132は、変調部131で変調された信号を増幅し、このときベースバンド回路140からの利得制御信号Vapcに応じて平均出力レベルを調整する。周波数変換回路135は、第1の可変利得増幅部132の出力と第2局部発振器134の発振振号を入力とし、周波数変換(アップコンバート)を行なう。第2の可変利得増幅部136は、周波数変換回路135の出力を増幅して、パワーモジュール120へ出力する。第2の可変利得増幅部136もベースバンド回路140からの利得制御信号Vapcに応じて平均出力レベルを調整する。さらに、パワーモジュール120は、第2の可変利得増幅部136の出力を増幅して、アンテナ110より送信信号を送出する。パワーモジュール120もベースバンド回路140からの利得制御信号Vapcに応じて平均出力レベルを調整する。
【0033】
ここで、可変利得増幅部132,136から出力される送信信号は、ベースバンド回路140から出力されるI,Q信号の符号分割多重数に応じてピークファクタが変動する。前述したように、多重数が増加すると、平均電力は変化しないが最大瞬時電力が大きくなり、信号の歪みの原因になる。
【0034】
アンテナ110より送出された送信信号を受信する基地局では、平均受信レベルに応じてそのレベルが所定のレベルになるように出力レベル指示コマンドTPCを生成して送って来る。携帯電話機側では、このコマンドに応じてベースバンド回路140で利得制御信号Vapcを発生して、パワーモジュール120と送信回路130に供給する。ただし、このままでは最大瞬時電力に関しては注意が払われていないため、送信回路130での信号の歪みは避けられない。
【0035】
そこで、この実施形態では、可変利得増幅部132と136がそれぞれ動作電流が切替え可能に構成されているとともに、ベースバンド回路140から送信回路130に対して符号分割多重数を示す3ビットの制御情報MCが供給され、この制御情報MCに応じて可変利得増幅部132と136の動作電流が切り替えられるように構成されている。より具体的には、多重数が少ない時は動作電流が少なくなり、多重数が多い時は動作電流が多くなるように、第1の可変利得増幅部132と第2の可変利得増幅部136の両方あるいは一方の動作電流の切替えが行なわれる。
【0036】
これにより、可変利得増幅部132と136のICPすなわちダイナミックレンジが変化され、信号に歪みを与えることなく信号を増幅しかつ低消費電流を達成することができるようになる。動作電流の切替えによる電流変化量は、多重数に対してリニアではなく、図14のピークファクタと多重数との関係に応じて決定される。つまり、多重数「2」から「4」にかけて最も変化量が大きくなるように設定される。なお、動作電流が切替え可能な可変利得増幅回路については後に詳しく説明する。本実施形態では、多重数を示す制御情報MCは3ビットのコードとしてベースバンド回路140から送信回路130へ与えられるとしたが、7段階の電圧レベルのいずれかをとる制御電圧として与えるようにしても良い。
【0037】
図2は、本発明をW−CDMA方式の携帯電話機の符号分割多重送信回路に適用した場合の第2の実施形態を示す。第1の実施形態の送信回路では、2つの局部発振器133と134の発振信号を用いて2段階で送信信号を所望の周波数までアップコンバートしているのに対し、この第2の実施の形態にかかる送信回路では、1つの局部発振器133の発振信号を用いて一気に所望の送信周波数までアップコンバートするように構成されている。
【0038】
また、この第2の実施形態では、ベースバンド回路140からの利得制御信号Vapcに応じて可変利得増幅部132とパワーモジュール120の平均出力レベルが調整されるともに、ベースバンド回路140から送信回路130に対して符号分割多重数を示す制御情報MCが供給され、この制御情報MCに応じて可変利得増幅部132の動作電流が切り替えられるように構成されている。この実施形態でも、多重数を示す制御情報MCは、3ビットのコードあるいは7段階の電圧レベルの制御電圧のいずれであっても良い。
【0039】
図3および図4は、本発明をW−CDMA方式の携帯電話機の符号分割多重送信回路に適用した場合の第3の実施形態を示す。この実施形態は、ベースバンド回路140から送信回路130に対して与えられる符号分割多重数を示す制御情報MCの与え方が、第1の実施形態と異なるのみで多重数を示す制御情報MCに応じて可変利得増幅部132,136の動作電流が切り替えられるように構成されている点は第1の実施形態と同じである。
【0040】
具体的には、この第3の実施形態の送信回路130には、ベースバンド回路140から供給される各種動作モードを指定するモード制御信号に応じて送信回路の電源のオン/オフや局部発振器133,134の周波数の設定などRF−ICチップ内部の制御を行なうモード制御回路137が設けられており、このモード制御回路137とベースバンド回路140との間は3本の信号線により接続されている。3本の信号線のうち一本はクロック信号CLKを供給する信号線、他の一本はデータDATAをシリアル転送するための信号線、残りの一本はデータの取込みを許可するロードイネーブル信号LEを供給する信号線である。
【0041】
特に制限されるものでないが、この実施形態のモード制御回路137には、10ビットのシフトレジスタと10ビットのコントロールレジスタが設けられており、図4に示されているようなタイミングで上記ベースバンド回路140から供給されるクロック信号CLKに同期してシリアルデータDATAがシフトレジスタに取り込まれてシフトされ、ロードイネーブル信号LEの立下りに同期してシフトレジスタのデータが一括してコントロールレジスタにラッチされる。図4において、ロードイネーブル信号LEに付されている破線は、この期間にシフトレジスタに取り込まれたデータが有効であることを表わしている。
【0042】
この実施形態では、モード制御回路137とベースバンド回路140との間を接続する3本の信号線を利用して多重数を示す3ビットの制御情報MCがベースバンド回路140から送信回路130へ供給される。このとき多重数を示す制御情報MCにはそれが多重数情報であることを示すコードが付記され一緒に送られる。これにより、モード制御回路137はシフトレジスタに取り込まれたデータの中から多重数を示す制御情報MCを抽出して可変利得増幅部132と136に与えることができる。
【0043】
次に、動作電流すなわちダイナミックレンジが可変な増幅回路の具体的な回路例を開示する。
【0044】
図5は、バイポーラトランジスタからなる増幅回路の例である。この実施例の増幅回路は、一対の入力差動トランジスタQ1,Q2と、該トランジスタQ1,Q2のエミッタ間に接続された抵抗Re0と、トランジスタQ1,Q2のコレクタと電源電圧端子Vccとの間に接続されたコレクタ負荷抵抗Rc1、Rc2と、トランジスタQ1,Q2のエミッタと接地点との間に接続された定電流用トランジスタQ3,Q4などからなる差動増幅段と、定電流用トランジスタQ3,Q4の電流を切り替える電流切替え回路138とから構成されている。
【0045】
電流切替え回路138は、上記定電流用トランジスタQ3,Q4とカレントミラー接続されたトランジスタQ5と、定電流源CCSと、電源電圧端子Vccと接地点との間に定電流源CCSと直列に接続されたトランジスタQ10と、該トランジスタQ10とカレントミラー接続されたトランジスタQ11,Q12,Q13と、これらのトランジスタQ11,Q12,Q13と直列に接続されたスイッチMOSFET Q21,Q22,Q23と、前記ベースバンド回路140から供給される多重数を示す3ビットの制御情報MCをデコードしてスイッチMOSFET Q21,Q22,Q23のゲート端子に印加されるオン・オフ制御信号を生成するデコーダDECとから構成されている。
【0046】
なお、上記トランジスタのうちQ1〜Q5はNPNトランジスタ、Q10〜Q13はPNPトランジスタであり、Q3〜Q5にはエミッタ抵抗Re1〜Re3が、Q10〜Q13にはエミッタ抵抗Re4〜Re7が接続されている。また、トランジスタQ11〜Q13は互いにコレクタが共通接続されて電流加算回路を構成し、この加算回路により加算された電流が前記トランジスタQ5にコレクタ電流として流される。
【0047】
この実施例の増幅回路は、3ビットの制御情報MCによってトランジスタQ5に流れる電流を切り替えることにより、定電流用トランジスタQ3,Q4の電流を7段階に変化させるように構成されている。しかも、トランジスタQ10〜Q13のエミッタサイズ比と制御情報MCによってオンされるMOSFET Q21〜Q23の組合せを適当に設定することにより、定電流用トランジスタQ3,Q4の電流を一定の変化率でなく図14のような特性曲線に従って変化させることができるように構成されている。
【0048】
この実施例の増幅回路は、入力差動トランジスタQ1,Q2のエミッタ間抵抗Re0の抵抗値をRE、コレクタ抵抗Rc1の抵抗値をRL、入力差動トランジスタQ1の相互コンダクタンスをgmQ1、コレクタ電流Ieeが流れているときの動作抵抗をreQ1とおくと、
gmQ1=1/(reQ1+RE) ……(1)
で表わされるので、ゲインG1は、
G1=gmQ1・RL=RL/(reQ1+RE) ……(2)
となる。ここで、バイポーラトランジスタの動作抵抗reは、kをボルツマン定数、qを電荷量、Tを絶対温度とすると、re=2kT/qIで表わされるので、1mAの電流Iが流れているときの動作抵抗は約26Ωとなる。この値は一般に挿入されるエミッタ間抵抗Reに比べて無視できるほど小さい。上記式(2)には電流Iの項が含まれていないので、式(2)より図5の回路は電流Ieeを変えてもゲインが変わらないことが分かる。
【0049】
一方、この増幅回路のダイナミックレンジは、エミッタ間抵抗Re0が0Ωの場合には±kT/q=±26mVであるが、エミッタ間抵抗Re0が有限の値をとる場合にはIee・REに拡大する。従って、この実施例の増幅回路は、電流Ieeを変化させることで、ゲインを一定に保ったままダイナミックレンジを変化させることができる。
【0050】
なお、ダイナミックレンジが可変な増幅回路は図5のような回路に限定されるものでなく、例えば図5のバイポーラトランジスタQ1〜Q5の代わりにNチャネルMOSFETを、またQ10〜Q13の代わりにPチャネルMOSFETを用いた回路であっても良い。また、図6に示すように、差動増幅段の後段のエミッタフォロワ・トランジスタQe1,Qe2のエミッタ側の電流源を可変電流源VCS1,VCS2とし、この可変電流源VCS1,VCS2の電流を、図5の定電流源CCSとトランジスタQ10〜Q13,Q21〜Q23とデコーダDECからなる電流切替え回路138と同様な回路により切り替えてダイナミックレンジを変化させるように構成した回路であっても良い。図6において、CI1,CI2はベースに定電位が印加されたトランジスタとそのエミッタに接続された抵抗とからなる定電流源である。
【0051】
以上、IPCすなわちダイナミックレンジを変化させることが可能な増幅回路について説明したが、図1〜図3に示されている実施例では、増幅回路132,136はそれぞれベースバンド回路140からの利得制御電圧Vapcによって利得が可変な増幅回路であるとされている。これに対し、図5に示されている増幅回路は利得が固定である。そこで、以下、利得が可変である増幅回路の例を、図7および図8を用いて説明する。
【0052】
図7および図8は、利得を段階的に変化させることができるように構成された可変利得増幅回路の例である。このうち、図7の可変利得増幅回路は、図5の回路におけるQ1,Q2に相当する一対の入力差動バイポーラトランジスタのエミッタ端子間に複数の抵抗Re11,Re12,……Re1nが並列に設けられ、これらの抵抗がスイッチSW11,SW12;SW21,SW22……SWn1,SWn2により接続/離反可能に構成されている。
【0053】
また、ベースバンド回路140からの利得制御電圧Vapcをディジタルコードに変換するAD変換回路139が設けられており、このAD変換回路139の出力によって前記スイッチSW11,SW12;SW21,SW22……SWn1,SWn2のオン、オフ状態が設定され、オン状態にさせるスイッチの組合せに応じてゲインを異ならせることができるように構成されている。抵抗Re11,Re12,……Re1nは互いに同一の抵抗値でも良いが、例えば2のn倍のような重みを持つように形成することにより、抵抗の数の減らすことができる。
【0054】
図7の可変利得増幅回路は、差動バイポーラトランジスタQ1,Q2のエミッタ端子間に接続される抵抗の値が大きいほど利得が小さなアンプとして動作し、接続される抵抗の値が小さいほど利得が大きなアンプとして動作する。そこで、この実施例の可変利得増幅回では、ベースバンド回路140からの利得制御電圧Vapcが高いほど前記スイッチSW11,SW12;SW21,SW22……SWn1,SWn2のうちオン状態にされるものが多くなるように、もしくは利得制御電圧Vapcが高いほど重み抵抗の小さな抵抗に対応したスイッチがオンされるようにAD変換回路139の出力が前記スイッチSW11,SW12;SW21,SW22……SWn1,SWn2に配分されている。
【0055】
なお、VCS3,VCS4は図5の定電流用トランジスタQ3,Q4とそのエミッタ抵抗Re1,Re2からなる可変定電流源である。図7には示されていないが、この可変定電流源VCS3,VCS4は、図5と同様な構成を有する電流切替え回路138によってベースバンド回路140からの多重数を示す制御情報MCに基づいて電流が切り替えられ、回路のダイナミックレンジが可変に構成されている。スイッチSW11,SW12;SW21,SW22……SWn1,SWn2は、AD変換回路139の出力によって直接オン、オフ制御する代わりに、デコーダを設けてAD変換回路139の出力をデコードした信号でオン、オフ制御するように構成しても良い。
【0056】
図8の可変利得増幅回路は、互いに対をなす複数組の差動バイポーラトランジスタQ11,Q12;Q21,Q22……Qn1,Qn2と、各対のトランジスタのエミッタ端子間にそれぞれ互いに抵抗値が同一もしくは異なる抵抗Re1,Re2,……Renが接続され、トランジスタQ11,Q12;Q21,Q22……Qn1,Qn2のエミッタはスイッチSW11,SW12;SW21,SW22……SWn1,SWn2を介して共通の電流源VCS3,VCS4に接続/離反可能に構成されている。トランジスタQ11,Q12;Q21,Q22……Qn1,Qn2は互いに同一サイズでも良いが、エミッタサイズの異なるトランジスタとしても良い。
【0057】
図8の可変利得増幅回路は、オン状態されるスイッチすなわち電流源VCS3,VCS4に接続されるバイポーラトランジスタの数が少ないほどもしくは電流源VCS3,VCS4に接続されるバイポーラトランジスタのエミッタサイズが小さいほど利得が小さなアンプとして動作し、接続されるトランジスタの数が多いほどもしくはエミッタサイズが大きいほど利得が大きなアンプとして動作する。
【0058】
そこで、この実施例の可変利得増幅回では、ベースバンド回路140から供給される利得制御電圧Vapcが高いほど前記スイッチSW11,SW12;SW21,SW22……SWn1,SWn2のうちオン状態にされるものが多くなるか、もしくは利得制御電圧Vapcが高いほどエミッタサイズの大きなトランジスタに対応したスイッチがオンされるように、またベースバンド回路140からの利得制御電圧Vapcが低いほど前記スイッチSW11,SW12;SW21,SW22……SWn1,SWn2のうちオン状態にされるものが少なくなるか、もしくは利得制御電圧Vapcが低いほどエミッタサイズの小さなトランジスタに対応したスイッチがオンされるように、AD変換回路139の出力が前記スイッチSW11,SW12;SW21,SW22……SWn1,SWn2に配分されている。
【0059】
なお、Rc1,Rc2は共通のコレクタ抵抗、VCS3,VCS4は可変定電流源であり、電流切替え回路138によってベースバンド回路140から供給される多重数を示す制御情報MCに基づいて電流が切り替えられてダイナミックレンジが可変に構成される。スイッチSW11,SW12;SW21,SW22……SWn1,SWn2は、ベースバンド回路140からの出力制御電圧Vapcをディジタルコードに変換するAD変換回路139の出力によって、オン、オフ制御される。ベースバンド回路140からの出力制御電圧Vapcはアナログ電圧でも良いが、ディジタルコードで与えるように構成しても良い。
【0060】
また、上記実施例では、可変利得増幅部132と136のダイナミックレンジを変化可能に構成した実施例を説明したが、図1や図3に示されているミキサ135を、動作電流を切替え可能に構成し、多重数を示す制御情報MCに基づいてミキサ135の動作電流を切り替えてダイナミックレンジを変化させて、消費電流の増加を抑制しつつ信号の歪みを減らすことができるようにすることも可能である。
【0061】
次に、本発明の他の実施形態を、図9および図10を用いて説明する。
【0062】
この実施形態は、ベースバンド回路140から供給される多重数を示す制御情報MCに基づいて前記送信回路130内の第1の可変利得増幅部132と第2の可変利得増幅部136のダイナミックレンジを変化させるとともに、パワーモジュール120内のパワーアンプ(高周波電力増幅回路)のダイナミックレンジを変化させるようにしたものである。図10は、ダイナミックレンジが可変なパワーアンプの回路例を示す。
【0063】
図10に示されているパワーアンプは、3つの増幅段211,212,213がインピーダンス整合回路MN1〜MN3を介して縦続接続されている。各増幅段には電力増幅用電界効果トランジスタ(以下、電界効果トランジスタをFETと記す)が設けられており、図10にはこのうち最終増幅段213の具体的な回路構成が示されている。図示しないが1段目と2段目の増幅段211、212も最終増幅段213と類似の構成を備えている。MN4は最終増幅段213のFETのドレイン端子と出力端子OUTとの間に接続されたインピーダンス整合回路で、整合回路MN1〜MN4はそれぞれセラミック基板上に形成されたマイクロストリップラインなどからなるインダクタンス素子と容量素子などで構成される。
【0064】
最終増幅段213は、前段の増幅段212の出力をインピーダンス整合回路MN3を介してゲート端子に受ける電力増幅用FET31と、該FET31とカレントミラー接続されたFET32とから構成されており、FET31のドレイン端子にはインダクタンス素子L3を介して電源電圧Vddが印加されている。バイアス制御回路230から供給される制御電流Ic3がカレントミラーFET32に流されることによって、この電流と同一もしくは比例したドレイン電流IdがFET31に流されるようにされている。1段目と2段目の増幅段211、212も同様である。
【0065】
このようにバイアス制御回路230が各増幅段211〜213に与えるバイアス電流Ic1,Ic2,Ic3によって各段の増幅度を制御することによって、高周波入力信号Pinの直流成分をカットし交流成分を所望のレベルまで増幅した信号Poutが出力される。上記制御電流Ic1,Ic2,Ic3は、バイアス制御回路230によってベースバンド回路140から供給される利得制御電圧Vapcに応じて、増幅段211〜213全体として所望の出力電力となるように生成される。
【0066】
この実施例においては、最終増幅段213のFET31と並列に複数のFET32……FET3nが接続され、これらのFET32……FET3nのゲート端子とFET31のゲート端子との間には切替えスイッチSW32……SW3nが設けられている。FET32……FET3nはFET31よりも素子サイズ(ゲート幅)が小さな素子として形成される。スイッチSW31……SW3nはベースバンド回路140からの多重数を示す制御情報MCをデコードするデコーダDECの出力によって制御され、FET32……FET3nのゲート端子にFET31のゲート電圧と同一の電圧または接地電位を選択的に印加するように構成されている。全てのスイッチSW31……SW3nがFET32……FET3nのゲート端子に接地電位を印加する側に切り替えられている状態ではFET31のみが増幅動作し、FET31のゲート電圧と同一の電圧をFET32……FET3nのゲート端子に印加する側に切り替えられているスイッチが多くなると、最終増幅段213のドレイン電流が増加してダイナミックレンジが拡大される。
【0067】
なお、本実施例のように、最終増幅段213のドレイン電流を増加させるようにするとゲインも多少増加するが、パワーアンプ210全体に必要なゲインの大部分を1段目と2段目の増幅段211,212で達成し、最終段のFET31はゲイン(電圧利得)がほぼ「1」の状態で電流を流して所望の出力電力となるように動作するように設計しておくことにより、多重数情報MCに応じて最終段のドレイン電流を増加させたときにゲインはほぼ一定のままダイナミックレンジのみ広がるように動作させることができる。また、最終増幅段のドレイン電流を増加させることによりゲインが許容値以上に変化するような場合には、それに応じて1段目と2段目の増幅段のゲインを逆の方向に変化させるような制御を行なうようにしてもよい。
【0068】
また、図10の実施例においては、最終増幅段213のFET31と並列に複数のFET32……FET3nを設けてダイナミックレンジを可変にしているが、図11に示すように、最終増幅段213のFET31のバイアス電流Ic3を与える電流源CCS3を可変電流源とし、該可変電流源の電流Ic3を図5の定電流源CCSとトランジスタQ10〜Q13,Q21〜Q23とデコーダDECからなる電流切替え回路138と同様な回路により切り替えてFET31のドレイン電流を変化させ、ダイナミックレンジを変化させるように構成した回路も考えられる。
【0069】
なお、最終段の電力増幅用トランジスタ31や1段目と2段目の増幅段のトランジスタは、図10と図11の実施例ではFETが使用されているが、バイポーラトランジスタやGaAsMESFET、ヘテロ接合バイポーラトランジスタ(HBT)、HEMT(High Electron Mobility Transistor)等他のトランジスタを用いることも可能である。
【0070】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例においては、最大多重数が「6」、多重数を示す制御情報が3ビットで、この3ビットの制御情報に基づいて増幅回路のダイナミックレンジを7段階に切り替える場合を説明したが、多重数を示す制御情報が2ビットあるいは4ビット以上の場合にも同様に適用することができる。多重数を示す制御情報が4ビット以上の場合には、図6においてトランジスタQ10とカレントミラー接続されるトランジスタの数を多くすれば良い。
【0071】
また、最大多重数が「6」で多重数を示す制御情報が3ビットであるW−CDMA方式の携帯電話機においても前記実施例のように多重数に応じて必ず増幅回路の動作電流を切り替える必要はなく、例えば、図14から分かるように多重数が「2」から「3」へ移る時にピークファクタが急に大きくなるので、図5に示されている電流切替え回路138においてトランジスタQ10とカレントミラー接続されるトランジスタの数を3つでなく2つにして、多重数が「2」以下の時は2つのカレントミラー・トランジスタのうち1つに電流を流すようにし、多重数が「3」以上の時は2つのカレントミラー・トランジスタの両方に電流を流して増幅回路の動作電流を増やすようにして、電流を2段階に切り替えるようにしてもよい。
【0072】
さらに、前記実施例では、多重数を示す制御情報MCがベースバンド回路140から符号分割多重送信回路130へ供給されるとしたが、ベースバンド回路以外にシステム全体を制御するマイクロプロセッサのようなコントローラを備えるシステムにおいては、多重数を示す制御情報MCをコントローラから符号分割多重送信回路130やパワーモジュール120へ与えるように構成しても良い。
【0073】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるW−CDMA方式による通信が可能な携帯電話機およびそれに使用される通信用半導体集積回路としてのRF−ICに適用した場合を説明したが、本発明はそれに限定されるものでなく、cdma2000方式やの携帯電話機W−CDMA方式とPDC方式の2つの方式による通信が可能なデュアルモードの携帯電話機などスペクトラム拡散による多重化を行なう通信方式の携帯電話機に一般に利用することができる。
【0074】
また、上記の実施例では、動作電流を切り替える例を説明したが、動作電流を多重数に従ってリニアに変える様にしても良い。即ち、多重度に従って動作電流が変更されれば良い。
【0075】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0076】
すなわち、W−CDMA方式のようなスペクトラム拡散による多重化を行なう無線通信システムにおいて、多重数が増加しても信号を歪みなく送信できるとともに多重数が小さい時の消費電流を低減することができ、これにより電池で動作する携帯電話機に適用した場合には電池寿命すなわち1回の充電による最大通話可能時間および最大待受け可能時間を長くすることができるようになる。
【0077】
また、本願発明に従うと、送信回路の可変利得増幅部における1dBコンプレッションポイントICPを向上させることができるため、隣接チャネルへの漏れ電力比特性ACPRが良好な通信用半導体集積回路およびそれを用いた無線通信システムを実現することができる。
【図面の簡単な説明】
【図1】本発明を適用したW−CDMA方式の携帯電話機の送信系回路の第1の実施例を示すブロック図である。
【図2】本発明を適用したW−CDMA方式の携帯電話機の送信系回路の第2の実施例を示すブロック図である。
【図3】本発明を適用したW−CDMA方式の携帯電話機の送信系回路の第3の実施例を示すブロック図である。
【図4】図3の実施例の携帯電話機におけるベースバンド回路と送信系回路との間の制御系信号の送信タイミングを示すタイミングチャートである。
【図5】送信系回路におけるダイナミックレンジが可変な可変利得増幅回路と電流切替え回路の具体例を示す回路図である。
【図6】ダイナミックレンジが可変な可変利得増幅回路の他の例を示す回路図である。
【図7】送信系回路における利得可変増幅回路の具体例を示す回路図である。
【図8】利得可変増幅回路の他の例を示す回路図である。
【図9】本発明を適用したW−CDMA方式の携帯電話機の送信系回路の第4の実施例を示すブロック図である。
【図10】図9の実施例の携帯電話機におけるパワーモジュールの具体例を示す回路図である。
【図11】図9の実施例の携帯電話機におけるパワーモジュールの他の例を示す回路図である。
【図12】ベースバンド回路で行なわれる符号分割拡散処理(多重化)により生成される信号の各シンボルの位置と変化の方向をIQ座標上で表わしたコンスタレーション図である。
【図13】W−CDMA方式における多重数が「1」と「6」のときの送信信号の波形イメージを示す波形図である。
【図14】W−CDMA方式の携帯電話機における多重数とピークファクタとの関係を示すグラフである。
【図15】W−CDMA方式の携帯電話機の符号分割多重送信回路の可変利得増幅部におけるバイアス電流と1dBコンプレッションポイントICPとの関係を示すグラフである。
【図16】W−CDMA方式の携帯電話機の符号分割多重送信回路の可変利得増幅部における1dBコンプレッションポイントICPと隣接チャネル漏洩電力比ACLRとの関係を示すグラフである。
【符号の説明】
110 アンテナ
120 パワーモジュール
130 符号分割多重送信回路(通信用半導体集積回路,RF−IC)
131 変調回路
132,136 可変利得増幅回路
133,134 局部発振器
135 ミキサ(周波数変換回路)
137 モード制御回路
138 電流切替え回路
139 AD変換回路
140 ベースバンド回路

Claims (13)

  1. 複数の送信情報を多重化して変調可能な変調回路と、変調された送信信号を出力レベルを指示する第1の制御情報に応じて増幅する可変利得増幅回路とを備え、
    前記可変利得増幅回路は、送信情報の多重数を示す第2の制御情報に応じて動作電流が変更可能に構成され、多重数が多い時は前記動作電流が多くなり多重数が少ない時は前記動作電流が少なくなるように制御されることを特徴とする通信用半導体集積回路。
  2. 複数の送信情報を多重化して変調可能な変調回路と、前記変調回路により変調された送信信号を出力レベルを指示する第1の制御情報に応じて増幅する第1の可変利得増幅回路と、該第1の可変利得増幅回路で増幅された信号をより周波数の高い信号に変換する周波数変換回路と、該周波数変換回路により変換された信号を前記第1の制御情報に応じて増幅する第2の可変利得増幅回路とを備え、
    前記第1および第2の可変利得増幅回路は、それぞれ送信情報の多重数を示す第2の制御情報に応じて動作電流が切替え可能に構成され、多重数が多い時は前記動作電流が多くなり多重数が少ない時は前記動作電流が少なくなるように制御可能に構成されていることを特徴とする通信用半導体集積回路。
  3. 前記第2の制御情報は複数ビットの信号からなり、該第2の制御情報をデコードした信号により前記可変利得増幅回路の動作電流が切替え可能に構成されていることを特徴とする請求項1または2に記載の通信用半導体集積回路。
  4. 前記可変利得増幅回路は、一対の入力差動トランジスタと、該トランジスタと直列に接続された電流用トランジスタとを含んでなり、該電流用トランジスタとカレントミラー接続されたトランジスタに流す電流が前記第2の制御情報に応じて変化されることにより前記可変利得増幅回路の動作電流が切替え可能に構成されていることを特徴とする請求項1〜3のいずれかに記載の通信用半導体集積回路。
  5. 前記可変利得増幅回路は、前記一対の差動トランジスタのエミッタ端子間に互いに並列に設けられた複数の抵抗素子と、該抵抗素子をそれぞれ接続したり切り離したりする複数のスイッチ素子とを有し、該スイッチ素子が前記第1の制御情報に応じてオンまたはオフ状態にされて前記抵抗素子が接続または離反されることにより前記可変利得増幅回路の利得が変化可能に構成されていることを特徴とする請求項4に記載の通信用半導体集積回路。
  6. 前記可変利得増幅回路は、前記一対の差動トランジスタと並列に設けられた複数の差動トランジスタ対を有し、該複数の差動トランジスタ対が前記第1の制御情報に応じて接続または離反されることにより前記可変利得増幅回路の利得が変化可能に構成されていることを特徴とする請求項4に記載の通信用半導体集積回路。
  7. 送信信号を増幅して出力する利得制御可能な電力増幅回路と、出力レベルを指示する第1の制御情報に応じて前記電力増幅回路にバイアスを与えるバイアス回路とを備え、
    前記電力増幅回路は、送信情報の多重数を示す第2の制御情報に応じて動作電流が変更可能に構成され、多重数が多い時は前記動作電流が多くなり多重数が少ない時は前記動作電流が少なくなるように制御されることを特徴とする通信用電子部品。
  8. 前記電力増幅回路は、複数の増幅段が縦続接続されてなり、最終増幅段に流れる動作電流が前記第2の制御情報に応じて切替え可能に構成されていることを特徴とする請求項7に記載の通信用電子部品。
  9. 前記電力増幅回路は、増幅用トランジスタと該トランジスタとカレントミラー接続されたトランジスタとを含み、該カレントミラー・トランジスタに前記バイアス回路から与えられるバイアスの大きさに応じて前記増幅用トランジスタの増幅率が制御されるように構成され、前記増幅用トランジスタと並列に複数の補助増幅用トランジスタが設けられ、これらの補助増幅用トランジスタに前記第2の制御情報に応じて選択的に電流が流れされたり流されなかったりすることにより前記動作電流が切替え可能に構成されていることを特徴とする請求項7または8に記載の通信用電子部品。
  10. 前記補助増幅用トランジスタの制御端子と前記増幅用トランジスタの制御端子との間にそれぞれスイッチ手段が設けられ、これらのスイッチ手段が前記第2の制御情報に応じて選択的に信号伝達状態にされることにより前記動作電流が切替え可能に構成されていることを特徴とする請求項9に記載の通信用電子部品。
  11. 前記電力増幅回路は、増幅用トランジスタと該トランジスタとカレントミラー接続されたトランジスタとを含み、該カレントミラー・トランジスタに前記バイアス回路から与えられるバイアスの大きさに応じて前記増幅用トランジスタの増幅率が制御されるように構成され、前記バイアス回路は前記第2の制御情報に応じて前記カレントミラー・トランジスタに流すバイアス電流を切替え可能に構成されていることを特徴とする請求項7に記載の通信用電子部品。
  12. 複数の送信情報を多重化して変調可能な変調回路と、変調された送信信号を出力レベルを指示する第1の制御情報に応じて増幅する可変利得増幅回路とを備え、前記可変利得増幅回路は、送信情報の多重数を示す第2の制御情報に応じて動作電流が変更可能に構成され、多重数が多い時は前記動作電流が多くなり多重数が少ない時は前記動作電流が少なくなるように制御される通信用半導体集積回路と、
    該通信用半導体集積回路によって変調されるI,Q信号を生成し与えるベースバンド回路と、
    前記通信用半導体集積回路より出力された信号を増幅する利得制御可能な電力増幅回路と、前記第1の制御情報に応じて前記電力増幅回路にバイアスを与えるバイアス回路とを備えた通信用電子部品と、
    を有し、前記第1の制御情報および第2の制御情報は前記ベースバンド回路から前記通信用半導体集積回路へ与えられるように構成されてなることを特徴とする無線通信システム。
  13. 複数の送信情報を多重化して変調可能な変調回路と、変調された送信信号を出力レベルを指示する第1の制御情報に応じて増幅する可変利得増幅回路とを備え、前記可変利得増幅回路は、送信情報の多重数を示す第2の制御情報に応じて動作電流が変更可能に構成され、多重数が多い時は前記動作電流が多くなり多重数が少ない時は前記動作電流が少なくなるように制御される通信用半導体集積回路と、
    該通信用半導体集積回路によって変調されるI,Q信号を生成し与えるベースバンド回路と、
    前記通信用半導体集積回路より出力された信号を増幅する利得制御可能な電力増幅回路と、前記第1の制御情報に応じて前記電力増幅回路にバイアスを与えるバイアス回路とを備え、前記電力増幅回路は、前記第2の制御情報に応じて動作電流が変更可能に構成され、多重数が多い時は前記動作電流が多くなり多重数が少ない時は前記動作電流が少なくなるように制御される通信用電子部品と、
    を有し、前記第1の制御情報および第2の制御情報は前記ベースバンド回路から前記通信用半導体集積回路および前記通信用電子部品へ与えられるように構成されてなることを特徴とする無線通信システム。
JP2002324813A 2002-11-08 2002-11-08 通信用半導体集積回路および無線通信システム Pending JP2004159221A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002324813A JP2004159221A (ja) 2002-11-08 2002-11-08 通信用半導体集積回路および無線通信システム
AT03023256T ATE380410T1 (de) 2002-11-08 2003-10-14 Integrierte halbleiterschaltung und funk- kommunikationssystem
DE60317869T DE60317869D1 (de) 2002-11-08 2003-10-14 Integrierte Halbleiterschaltung und Funk-Kommunikationssystem
EP20030023256 EP1418669B1 (en) 2002-11-08 2003-10-14 Semiconductor integrated circuit device and wireless communication system
US10/685,481 US7116949B2 (en) 2002-11-08 2003-10-16 Semiconductor integrated circuit device and wireless communication system
CNA2003101149049A CN1503489A (zh) 2002-11-08 2003-11-07 半导体集成电路设备和无线通信系统
US11/510,764 US20060293004A1 (en) 2002-11-08 2006-08-28 Semiconductor integrated circuit device and wireless communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002324813A JP2004159221A (ja) 2002-11-08 2002-11-08 通信用半導体集積回路および無線通信システム

Publications (1)

Publication Number Publication Date
JP2004159221A true JP2004159221A (ja) 2004-06-03

Family

ID=32105490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002324813A Pending JP2004159221A (ja) 2002-11-08 2002-11-08 通信用半導体集積回路および無線通信システム

Country Status (6)

Country Link
US (2) US7116949B2 (ja)
EP (1) EP1418669B1 (ja)
JP (1) JP2004159221A (ja)
CN (1) CN1503489A (ja)
AT (1) ATE380410T1 (ja)
DE (1) DE60317869D1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295381A (ja) * 2005-04-07 2006-10-26 Sharp Corp 電圧−電流変換回路、ミキサ回路および携帯機器
JP2006295761A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 無線基地局
JP2007005996A (ja) * 2005-06-22 2007-01-11 Renesas Technology Corp 通信用半導体集積回路および無線通信装置
JPWO2006046399A1 (ja) * 2004-10-27 2008-05-22 株式会社アドバンテスト 振幅可変ドライバ回路、及び試験装置
JP2011526761A (ja) * 2008-07-02 2011-10-13 テレフオンアクチーボラゲット エル エム エリクソン(パブル) 低減されたピーク対rmsの比の多次元信号
JP2019507552A (ja) * 2016-02-22 2019-03-14 ザイリンクス インコーポレイテッドXilinx Incorporated 線形ゲイン符号をインターリーブされたオートゲインコントロール回路
WO2021161928A1 (ja) * 2020-02-14 2021-08-19 株式会社村田製作所 電力増幅回路、高周波回路及び通信装置

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749054B2 (en) 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
US6868263B2 (en) * 2002-06-10 2005-03-15 Qualcomm Incorporated Digital automatic gain control
WO2004042868A1 (en) 2002-11-07 2004-05-21 Fractus, S.A. Integrated circuit package including miniature antenna
US7519387B2 (en) * 2003-12-12 2009-04-14 Texas Instruments Incorporated Apparatus and method for wireless coupling of integrated circuit chips
EP2426785A2 (en) 2004-10-01 2012-03-07 L. Pierre De Rochemont Ceramic antenna module and methods of manufacture thereof
KR100587566B1 (ko) * 2004-10-04 2006-06-08 삼성전자주식회사 가변 이득 증폭기
JP4752272B2 (ja) * 2005-01-05 2011-08-17 ソニー株式会社 通信装置
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7282995B2 (en) * 2005-01-31 2007-10-16 Infineon Technologies, Ag Variable gain amplifier
DE102005008507A1 (de) * 2005-02-24 2006-08-31 Infineon Technologies Ag Steuerbarer Verstärker und dessen Verwendung
US7620382B2 (en) * 2005-06-09 2009-11-17 Alps Electric Co., Ltd. Frequency converter capable of preventing level of intermediate frequency signal from lowering due to rise in temperature
US8350657B2 (en) 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
JP4945561B2 (ja) 2005-06-30 2012-06-06 デ,ロシェモント,エル.,ピエール 電気コンポーネントおよびその製造方法
CN101310436B (zh) * 2005-11-18 2011-10-12 Nxp股份有限公司 具有共模控制的极化调制设备和方法
US8354294B2 (en) 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
US20070177654A1 (en) * 2006-01-31 2007-08-02 Vladimir Levitine Detecting signal carriers of multiple types of signals in radio frequency input for amplification
US7639998B1 (en) 2007-02-07 2009-12-29 Rockwell Collins, Inc. RF receiver utilizing dynamic power management
US7959598B2 (en) 2008-08-20 2011-06-14 Asante Solutions, Inc. Infusion pump systems and methods
US8854019B1 (en) 2008-09-25 2014-10-07 Rf Micro Devices, Inc. Hybrid DC/DC power converter with charge-pump and buck converter
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8315576B2 (en) 2009-05-05 2012-11-20 Rf Micro Devices, Inc. Capacitive compensation of cascaded directional couplers
US8952858B2 (en) 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
US8922347B1 (en) 2009-06-17 2014-12-30 L. Pierre de Rochemont R.F. energy collection circuit for wireless devices
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
US8538355B2 (en) 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US8699973B2 (en) 2010-04-20 2014-04-15 Rf Micro Devices, Inc. PA bias power supply efficiency optimization
US8989685B2 (en) 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US8947157B2 (en) 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US8712349B2 (en) 2010-04-20 2014-04-29 Rf Micro Devices, Inc. Selecting a converter operating mode of a PA envelope power supply
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US8942651B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
US9077405B2 (en) 2010-04-20 2015-07-07 Rf Micro Devices, Inc. High efficiency path based power amplifier circuitry
US8811921B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. Independent PA biasing of a driver stage and a final stage
US8565694B2 (en) * 2010-04-20 2013-10-22 Rf Micro Devices, Inc. Split current current digital-to-analog converter (IDAC) for dynamic device switching (DDS) of an RF PA stage
US8842399B2 (en) 2010-04-20 2014-09-23 Rf Micro Devices, Inc. ESD protection of an RF PA semiconductor die using a PA controller semiconductor die
US8542061B2 (en) 2010-04-20 2013-09-24 Rf Micro Devices, Inc. Charge pump based power amplifier envelope power supply and bias power supply
US8706063B2 (en) 2010-04-20 2014-04-22 Rf Micro Devices, Inc. PA envelope power supply undershoot compensation
US8559898B2 (en) 2010-04-20 2013-10-15 Rf Micro Devices, Inc. Embedded RF PA temperature compensating bias transistor
US8811920B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
US8571492B2 (en) 2010-04-20 2013-10-29 Rf Micro Devices, Inc. DC-DC converter current sensing
US8983410B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Configurable 2-wire/3-wire serial communications interface
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US8913967B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Feedback based buck timing of a direct current (DC)-DC converter
US8831544B2 (en) * 2010-04-20 2014-09-09 Rf Micro Devices, Inc. Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage
US8942650B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. RF PA linearity requirements based converter operating mode selection
US8892063B2 (en) 2010-04-20 2014-11-18 Rf Micro Devices, Inc. Linear mode and non-linear mode quadrature PA circuitry
US8913971B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Selecting PA bias levels of RF PA circuitry during a multislot burst
US8983407B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Selectable PA bias temperature compensation circuitry
US9214865B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US8958763B2 (en) 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US9577590B2 (en) 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US9030256B2 (en) 2010-04-20 2015-05-12 Rf Micro Devices, Inc. Overlay class F choke
US8731498B2 (en) 2010-04-20 2014-05-20 Rf Micro Devices, Inc. Temperature correcting an envelope power supply signal for RF PA circuitry
US9900204B2 (en) 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US8515361B2 (en) 2010-04-20 2013-08-20 Rf Micro Devices, Inc. Frequency correction of a programmable frequency oscillator by propagation delay compensation
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
US9023493B2 (en) 2010-07-13 2015-05-05 L. Pierre de Rochemont Chemically complex ablative max-phase material and method of manufacture
CN103180955B (zh) 2010-08-23 2018-10-16 L·皮尔·德罗什蒙 具有谐振晶体管栅极的功率场效应晶体管
US8611836B2 (en) * 2010-08-25 2013-12-17 Skyworks Solutions, Inc. Amplifier gain adjustment in response to reduced supply voltage
WO2012061656A2 (en) 2010-11-03 2012-05-10 De Rochemont L Pierre Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof
US9065505B2 (en) 2012-01-31 2015-06-23 Rf Micro Devices, Inc. Optimal switching frequency for envelope tracking power supply
US9561324B2 (en) 2013-07-19 2017-02-07 Bigfoot Biomedical, Inc. Infusion pump system and method
US10275573B2 (en) 2016-01-13 2019-04-30 Bigfoot Biomedical, Inc. User interface for diabetes management system
US10610643B2 (en) 2016-01-14 2020-04-07 Bigfoot Biomedical, Inc. Occlusion resolution in medication delivery devices, systems, and methods
CN112933333B (zh) 2016-01-14 2023-03-28 比格福特生物医药公司 调整胰岛素输送速率
TWI653031B (zh) * 2016-03-28 2019-03-11 鉅旺生技股份有限公司 無線壓力檢測儀
AU2017376111B2 (en) 2016-12-12 2023-02-02 Bigfoot Biomedical, Inc. Alarms and alerts for medication delivery devices and related systems and methods
EP3568859A1 (en) 2017-01-13 2019-11-20 Bigfoot Biomedical, Inc. Insulin delivery methods, systems and devices
WO2018132754A1 (en) 2017-01-13 2018-07-19 Mazlish Bryan System and method for adjusting insulin delivery
USD874471S1 (en) 2017-06-08 2020-02-04 Insulet Corporation Display screen with a graphical user interface
USD928199S1 (en) 2018-04-02 2021-08-17 Bigfoot Biomedical, Inc. Medication delivery device with icons
USD920343S1 (en) 2019-01-09 2021-05-25 Bigfoot Biomedical, Inc. Display screen or portion thereof with graphical user interface associated with insulin delivery
US11431092B1 (en) * 2019-05-14 2022-08-30 Space Exploration Technologies Corp. Near zero intermediate frequency (NZIF) compensation of local oscillator leakage
USD977502S1 (en) 2020-06-09 2023-02-07 Insulet Corporation Display screen with graphical user interface
CN114759886B (zh) * 2022-06-16 2022-10-28 西安博瑞集信电子科技有限公司 一种射频放大电路
US12097355B2 (en) 2023-01-06 2024-09-24 Insulet Corporation Automatically or manually initiated meal bolus delivery with subsequent automatic safety constraint relaxation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270733A (ja) * 1996-03-29 1997-10-14 Matsushita Electric Ind Co Ltd スペクトラム拡散通信装置
JP3171141B2 (ja) * 1997-06-06 2001-05-28 日本電気株式会社 移動体通信用送信機およびその制御方法
JP2000031763A (ja) * 1998-07-14 2000-01-28 Fujitsu Ltd 可変利得回路
JP3317259B2 (ja) * 1998-12-17 2002-08-26 日本電気株式会社 ベースバンド信号多重回路とその送信レベル制御方法
JP3469486B2 (ja) * 1998-12-25 2003-11-25 株式会社東芝 可変利得回路
JP2000196521A (ja) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 無線通信装置及び無線通信装置における送信電力制御方法
JP3426991B2 (ja) * 1999-01-21 2003-07-14 株式会社東芝 送信電力制御回路
JP3618055B2 (ja) * 1999-02-05 2005-02-09 富士通株式会社 携帯移動端末および送信装置
WO2000055968A1 (en) * 1999-03-12 2000-09-21 Nokia Networks Oy Power amplifier unit
US6650691B2 (en) * 2002-02-12 2003-11-18 Motorola, Inc. Power control in spread spectrum communications systems
DE60309989T2 (de) * 2002-09-05 2007-10-18 Hitachi, Ltd. Gerät zur drahtlosen Kommunikation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006046399A1 (ja) * 2004-10-27 2008-05-22 株式会社アドバンテスト 振幅可変ドライバ回路、及び試験装置
JP2006295381A (ja) * 2005-04-07 2006-10-26 Sharp Corp 電圧−電流変換回路、ミキサ回路および携帯機器
JP2006295761A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 無線基地局
JP2007005996A (ja) * 2005-06-22 2007-01-11 Renesas Technology Corp 通信用半導体集積回路および無線通信装置
JP2011526761A (ja) * 2008-07-02 2011-10-13 テレフオンアクチーボラゲット エル エム エリクソン(パブル) 低減されたピーク対rmsの比の多次元信号
JP2019507552A (ja) * 2016-02-22 2019-03-14 ザイリンクス インコーポレイテッドXilinx Incorporated 線形ゲイン符号をインターリーブされたオートゲインコントロール回路
WO2021161928A1 (ja) * 2020-02-14 2021-08-19 株式会社村田製作所 電力増幅回路、高周波回路及び通信装置

Also Published As

Publication number Publication date
DE60317869D1 (de) 2008-01-17
EP1418669A3 (en) 2005-04-06
ATE380410T1 (de) 2007-12-15
US7116949B2 (en) 2006-10-03
EP1418669A2 (en) 2004-05-12
CN1503489A (zh) 2004-06-09
US20060293004A1 (en) 2006-12-28
US20040092236A1 (en) 2004-05-13
EP1418669B1 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
JP2004159221A (ja) 通信用半導体集積回路および無線通信システム
US6636114B2 (en) High frequency power amplifier module and wireless communication apparatus
US9405332B2 (en) RF power amplifier with linearity control
Sowlati et al. Quad-band GSM/GPRS/EDGE polar loop transmitter
KR100727335B1 (ko) 가변 이득 증폭기용 이득 선형화기
US7741904B2 (en) Efficient integrated linear amplifier module
US20060164163A1 (en) Amplifiers with high efficiency in multiple power modes
JP2001168647A (ja) 高周波電力増幅モジュール及び無線通信装置
JP3664990B2 (ja) 高周波回路及び通信システム
Jing et al. A high slew-rate adaptive biasing hybrid envelope tracking supply modulator for LTE applications
US20070270111A1 (en) Dual power mode transmitter
WO2009022769A1 (en) Low power consumptive mixed mode power amplifier
US10680564B2 (en) Bias circuit for high efficiency complimentary metal oxide semiconductor (CMOS) power amplifiers
Nam et al. The Doherty power amplifier with on-chip dynamic bias control circuit for handset application
JP2009218996A (ja) Rf電力増幅装置
US20060291588A1 (en) Semiconductor integrated circuit and radio communication apparatus for communication
Qian et al. A 35 dBm output power and 38 dB linear gain PA with 44.9% peak PAE at 1.9 GHz in 40 nm CMOS
Staudinger et al. 800 MHz power amplifier using envelope following technique
JP2006303850A (ja) 高周波電力増幅回路および無線通信端末
Choi et al. 28.8 dBm, high efficiency, linear GaN power amplifier with in-phase power combining for IEEE 802.11 p applications
Glass et al. Application of enhancement mode FET technology for wireless subscriber transmit/receive circuits
JP4322095B2 (ja) 高周波電力増幅器モジュール
Sharma et al. Broadband Linear Power Amplifier for Picocell Basestation Application.
Kim et al. Highly efficient envelope-tracking modulator over wide output power range for dual-mode power amplifier
US20200076387A1 (en) Complementary Variable Gain Amplification

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051028

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304