JP2005141090A - ゲート端子とリード線を保護する装置及びその方法 - Google Patents

Abstract

【課題】ゲート端子とリード線を割れから保護する装置及び方法を提供する。
【解決手段】ゲート電極線１２のゲート端子とリード線を被覆し、かつ不動態化層２２とゲート絶縁層１４との間に設けられるレジスト領域２０が、ゲート端子とリード線を保護するために使用される。このレジスト領域２０が、パネルのカラーフィルタ基板の周辺上のスクライブ線に位置するので、レジスト領域２０は、不動態化層２２とゲート絶縁層１４を割れから保護することができ、かつカラーフィルタ基板の一部がスクライブ線に沿って除去された後にゲート端子とリード線を腐蝕から保護することができる。
【選択図】図５

Description

本発明は、一般にゲート端子とリード線を保護する装置と方法に関し、より詳細には、スクライブおよび分離する段階においてゲート端子とリード線を保護する装置と方法に関する。

薄膜トランジスタ（ＴＦＴ）液晶表示（ＬＣＤ）装置の製造において、配列基板上に薄膜トランジスタ配列が、半導体プロセスの薄膜蒸着、リソグラフィプロセス、およびエッチングステップにより形成される、配列基板とカラーフィルタ基板がそれぞれ設けられる。この２つの基板が形成された後に、組立プロセス、スクライブステップおよび分離ステップが実施される。スクライブおよび分離するステップは、配列基板上のゲート端子の接触プラグを露出できるように、カラーフィルタ基板の周辺領域を除去するものである。

スクライブおよび分離するステップが図１に示され、図１において、配列基板１００上の表示領域は薄膜トランジスタを備え、また周辺領域はゲート線１０２を備える。不動態化層１１２により被覆されかつ保護される薄膜トランジスタは、ゲート１０２、ゲート絶縁層１０４、アイランド半導体層１０６、およびソース／ドレイン１０８を有する。ゲート線１０２のゲート端子上の接触プラグ１１４は、ドライバＩＣを電気的に接続するのに使用される。カラーフィルタ基板とも呼ばれる他の基板１３０は、内側にブラックマトリックスを有し、かつ配列基板１００と共に組立てられる。ＴＦＴ−ＬＣＤ製造プロセスにおいて、２つの基板が組立てられた後に、スクライブおよび分離するステップが実施される。図１において、スクライブ線は破線により示され、また接触プラグ１１４はスクライブ後に露出される。

しかしながら、ゲート絶縁層１０４と不動態化層１１２の材料は窒化珪素であり、２つの層が破断するスクライブおよび分離する段階において歪みが少ない。さらに、ゲート絶縁層１０４と不動態化層１１２が破断された後に、気体または汚染源が割れ目に沿ってゲート線１０２に達するので、ゲート線１０２のゲート端子を腐蝕または酸化することになる。これにより、表示パネルが損傷することになる。したがって、スクライブおよび分離するステップで生じる問題を解決する解決策が必要である。

本発明によれば、配列基板上の不動態化層とゲート絶縁層との間にレジスト領域が設けられる。パネルがスクライブおよび分離されるとき、レジスト領域は、ゲート絶縁層と不動態化層を破断から保護するのに十分な歪みを生じることができる。

本発明の他の目的は、ゲート線の腐蝕を防止するために、ゲート線のゲート端子とリード線に比べて能動度が少ないレジスト領域を提供することにある。

本発明のさらなる目的は、レジスト領域と表示パネルの全ての回路との間に電気的接続が無いように、浮遊レジスト領域を有することにある。

本発明のさらに他の目的は、ＴＦＴ製造サイクル時間を増加することなく、レジスト領域の形成を現行のＴＦＴ製造プロセスに組込むことができることにある。

一実施形態において、ＬＣＤパネルをスクライブおよび分離する段階においてゲート端子とリード線を保護する装置が設けられ、この装置において、ＬＣＤパネルは、薄膜トランジスタ配列をその上に有する第１の基板、および薄膜トランジスタ配列と反対側にあるカラーフィルタをその上に有する第２の基板を備える。ゲート電極線のゲート端子とリード線を被覆し、かつ不動態化層とゲート絶縁層との間に設けられ、パネルの第２の基板の周辺上のスクライブ線に位置するレジスト領域を備え、それにより、レジスト領域は、不動態化層とゲート絶縁層が割れないよう保護することができ、かつ第２の基板の一部がスクライブ線に沿って除去された後にゲート端子とリード線を腐蝕から保護することができる。

ＬＣＤパネルをスクライブおよび分離する段階においてゲート端子とリード線を保護する方法も提供される。その方法は、ゲート電極とゲート電極線を第１の基板上に形成する段階を備え、この方法において、第１の基板は配列基板または下部基板とも呼ばれ、またゲート電極線はゲート端末とリード線を備える。ついでブランケットゲート絶縁層がゲート電極、ゲート電極線およびその基板上に蒸着される。次に、アイランド半導体層がゲート電極上に、かつソース電極とドレイン電極がアイランド半導体層に形成され、および同時に、レジスト領域がゲート絶縁層上に形成され、かつゲート電極線のゲート端末とリード線が被覆される段階において、レジスト領域は、カラーフィルタをその上に有する第２の基板の周辺上のスクライブ線に位置する。その後、ブランケットゲート不動態化層がソース電極、ドレイン電極およびレジスト領域上に蒸着され、それにより、レジスト領域は、不動態化層とゲート絶縁層が割れないよう保護することができ、かつ第２の基板の一部がスクライブ線に沿って除去された後にゲート端子とリード線を腐蝕から保護することができる。

本発明の上述の態様および多くの付随する利点は、添付図面と連係して以下の詳細な説明を参照することにより一層よく理解されるので、容易に明らかになる。

本発明の幾つかの実施形態をここで詳細に説明する。それにもかかわらず、本発明を、明示的に記載されたものに加えて、広範囲の他の実施形態において実施できること、および本発明の範囲は、添付の請求項において規定されたものを除き、明示的に限定されないことを理解すべきである。

本発明は、ＬＣＤパネルをスクライブおよび分離する段階においてゲート電極線のゲート端子とリード線を保護する装置を提供し、そこにおいてＬＣＤパネルは、薄膜トランジスタ配列をその上に有する第１の基板、および薄膜トランジスタ配列と反対側にあるカラーフィルタをその上に有する第２の基板を備える。装置は、ゲート電極線のゲート端子とリード線を被覆し、かつ不動態化層とゲート絶縁層との間に設けられ、パネルの第２の基板の周辺上のスクライブ線に位置するレジスト領域を備え、それにより、レジスト領域は、不動態化層とゲート絶縁層が割れないよう保護することができ、かつ第２の基板の一部がスクライブ線に沿って除去された後にゲート端子とリード線を腐蝕から保護することができる。レジスト領域の材料は金属であり、またレジスト領域は、ゲート絶縁層と不動態化層との間に浮遊している。レジスト領域の能動度は、ゲート電極線よりも小さい。

スクライブ線とレジスト領域の周辺との間の間隔は、約５０μｍを超過しており、またレジスト領域の幅は、ゲート端子とゲート電極線よりも大きい。

レジスト領域の材料は、薄膜トランジスタのソース／ドレイン電極と同一の材料を使用でき、またレジスト領域を形成するステップは、ソース／ドレイン電極の形成のステップにおいて実施され、このステップにおいてレジスト領域の形成は、ゲート電極とゲート電極線をその上に有する第１の基板、およびゲート電極、ゲート電極線と配列基板を被覆するゲート絶縁層と配列基板を形成するステップからなり、この段階において第１の基板は、配列基板または下部基板とも呼ばれる。ついで、アイランド半導体層が、ゲート絶縁層上に、かつゲート電極の上方に形成される。次に、ブランケット金属層が、アイランド半導体層とゲート絶縁層上に蒸着される。ついでリソグラフィプロセスが、ソースパターンとドレインパターンをゲート電極上に有し、かつレジスト領域パターンをゲート端子とリード線上に有するレチクルを使用して、導電層へ実施される。その後に、導電層はエッチングされて、ソース／ドレイン電極とレジスト領域を形成する。

レジスト領域の材料は、薄膜トランジスタのアイランド半導体層と同一の材料を使用でき、またレジスト領域を形成するステップは、アイランド半導体層の形成するステップにおいて実施され、このステップにおいてレジスト領域の形成は、ゲート電極とゲート電極線をその上に有する第１の基板、ゲート電極とゲート電極線上のゲート絶縁層ブランケットを形成するステップからなり、このステップにおいて第１の基板は、配列基板または下部基板とも呼ばれる。ついで、ブランケット半導体層がゲート絶縁層上に蒸着される。次にリソグラフィプロセスが、アイランドパターンをゲート電極上に有し、かつレジスト領域パターンをゲート端子とリード線上に有するレチクルを使用して、半導体層へ実施される。その後に、半導体層はエッチングされて、アイランド半導体層とレジスト領域を形成する。

本発明は、ＬＣＤパネルをスクライブおよび分離する段階においてゲート端子とリード線を保護する方法も提供する。その方法は、ゲート電極とゲート電極線を第１の基板上に形成する段階を備え、この段階において、第１の基板は配列基板または下部基板とも呼ばれ、またゲート電極線はゲート端末とリード線を備える。ついでブランケットゲート絶縁層がゲート電極、ゲート電極線およびその基板上に蒸着される。次に、アイランド半導体層がゲート電極上に、かつソース電極とドレイン電極がアイランド半導体層に形成され、および同時に、レジスト領域がゲート絶縁層上に形成され、かつゲート電極線のゲート端末とリード線が被覆されるときに、レジスト領域は、カラーフィルタをその上に有する第２の基板の周辺上のスクライブ線に位置する。レジスト領域の材料は金属であり、またレジスト領域は、ゲート絶縁層と不動態化層との間に浮遊している。レジスト領域の能動度は、ゲート電極線よりも小さい。スクライブ線とレジスト領域の周辺との間の間隔は、約５０μｍを超過しており、またレジスト領域の幅は、ゲート端子とゲート電極線よりも大きい。ついでブランケットゲート不動態化層がソース電極、ドレイン電極およびレジスト領域上に蒸着され、それにより、レジスト領域は、不動態化層とゲート絶縁層が割れないよう保護することができ、かつ第２の基板の一部がスクライブ線に沿って除去された後にゲート端子とリード線を腐蝕から保護することができる。

レジスト領域の材料は、薄膜トランジスタのソース／ドレイン電極と同一の材料を使用でき、またレジスト領域を形成する段階は、ソース／ドレイン電極を形成するステップにおいて実施される。レジスト領域の形成は、アイランド半導体層をゲート絶縁層上に、かつゲート電極の上方に形成するステップから構成される。ついで、ブランケット金属層が、アイランド半導体層とゲート絶縁層上に蒸着される。次にリソグラフィプロセスが、ソースパターンとドレインパターンをゲート電極上に有し、かつレジスト領域パターンをゲート端子とリード線上に有するレチクルを使用して、導電層へ実施される。その後に、導電層はエッチングされて、ソース電極、ドレイン電極、および浮遊する金属レジスト領域を形成する。

本発明に従う一実施形態が、開示されている。図２を参照すると、ゲート電極１２（表示領域右手側）およびゲート線１２（表示領域左手側）が、第１の基板１０上に形成され、またブランケットゲート絶縁層１４が、ゲート電極１２、ゲート線１２および第１の基板上に形成される。第１の基板１０は、ＬＣＤパネルの配列基板または下部基板とも呼ばれる。バックライト源が液晶表示装置用光源として使用される場合、第１の基板１０は、ガラスまたは透明プラスチックのように透明である。フロントライト源が表示装置用光源として使用される場合、第１の基板１０は、必ずしも透明である必要はない。ゲート電極層１２の材料は、アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデンタングステン合金、クロムまたはタンタルのような金属または任意の種類の導電材料を使用できる。ゲート電極層１２の形成は、スパッタリング法を使用して、第１の基板１０上に導電層を蒸着するものであり、またリソグラフィとエッチングのプロセスは、ゲート電極パターンを所定の位置に形成するものである。ゲート電極パターンが第１の基板１０上に形成されるとき、ゲート線１２も第１の基板１０上に形成される。ゲート線１２は、ゲート端子とリード線を備え、表示パネルの一周辺上に常に位置する。ゲート線とゲート電極１２は、一つのステップにおいて形成され、かつ同一の材料を有する。

ブランケット絶縁層１４が、第１の基板１０上に形成されて、ゲート電極とゲート線１２を被覆する。ゲート絶縁層とも呼ばれ、かつ材料が窒化珪素である絶縁層１４は、ゲート電極とゲート線１２および第１の基板１０上に蒸着されたブランケットである。絶縁層１４は、薄膜トランジスタのゲート誘電体層として機能し、かつ他の部位上の絶縁アイソレーションを行う。絶縁層１４の形成は、一般に使用される化学気相成長法を使用する。

図３を参照すると、薄膜トランジスタが表示領域上に形成され、またレジスト領域２０が周辺領域上に形成される。薄膜トランジスタの形成は、アイランド半導体層１６と金属ソース／ドレイン１８を形成するものである。レジスト領域２０の材料は、金属ソース／ドレイン１８と、アイランド半導体層１６と、または半導体層と金属層を含む複合層と同一でよい。レジスト領域２０の位置は、表示パネルが組立てられかつスクライブされる場合に、ほぼスクライブ線上にあり、そこにおいてスクライブ線とレジスト領域２０の両端との間隔は、約５０μｍを超過しており、かつレジスト領域の幅は、ゲート端子とリード線よりも広い。レジスト領域２０の好ましい材料の能動度は、ゲート線１２よりも低い。というのは、ゲート線１２は、不動態化層２２とゲート絶縁層１４が割れた場合に、レジスト領域２０が完全に侵蝕または酸化されてから、腐蝕または酸化されるからである。レジスト領域２０の能動度が低い程、レジスト領域２０が侵蝕または酸化される期間が長くなり、かつゲート線１２の侵蝕または酸化の可能性を減少できる。レジスト領域２０は、不動態化層２２とゲート絶縁層１４との間に浮遊しており、かつ他の導電体または半導体と電気的に接続しない。

レジスト領域２０の形成は、多くの方法でできる。一つの方法は、レジスト領域２０用に金属ソース／ドレイン１８の材料を使用することである。その方法は、アイランド半導体層１６を絶縁層１４上に、かつゲート電極層１２の上方に形成するものである。半導体層１６は、薄膜トランジスタのチャネル領域を主に形成する。薄膜トランジスタ液晶表示装置において、チャネル領域は、ゲート電極層１２の上方にあり、またバックチャネル領域とも呼ばれる。半導体層１６は、下方の非晶質珪素層と上方のｎドープされた非晶質珪素層からなる二重層内の複合層を使用する。下方の非晶質珪素層は、トランジスタのチャネル領域を形成し、一方、上方のｎドープされた非晶質珪素層は、金属と半導体との間のオーム性接触として機能して、金属ソース／ドレインと半導体層との間の抵抗を減少する。

ソースとドレイン電極として機能する導電層１８が、アイランド半導体層１６上に形成され、したがって、薄膜トランジスタが形成される。この導電層１８の材料は、アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデンタングステン合金、クロムまたはタンタルの材料を使用できる。ソースとドレイン電極の形成は、アイランド半導体層１６とゲート絶縁層１４上にブランケット導電層を蒸着して行われ、ついでリソグラフィプロセスが実施されて、ソースとドレイン電極を残すように導電層１８の一部分を除去する。このリソグラフィプロセスにおいて、レチクルの周辺上にレジストパターンがあり、およびレジスト領域２０が、次のエッチングステップ後に形成される。

他の方法は、アイランド半導体層１６が形成されるときに同時にレジスト領域２０を形成することである。この方法は、ブランケット半導体層をゲート絶縁層１４上に形成するものである。ついでリソグラフィプロセスとエッチングステップが実施されて、アイランド半導体層１６をゲート電極１２の上方に形成する。このリソグラフィプロセスにおいて、レチクルの周辺上にレジストパターンがあり、レジスト領域２０が、エッチングステップ後に形成される。

別の方法は、現行の４リソグラフィプロセスに従うものであり、アイランド半導体層とソース／ドレインの形成には、１つのリソグラフィプロセスが利用されることを意味する。ブランケット半導体層とブランケット金属層が、ゲート絶縁層１４上に順次蒸着される。ついでリソグラフィプロセスとエッチングステップが実施されて、アイランド半導体層１６をゲート電極１２の上方に、かつソース／ドレイン１８をその上に形成する。このリソグラフィプロセスにおいて、レチクルの周辺上にレジストパターンがあり、およびレジスト領域２０が、エッチングステップ後に形成される。

図４を参照すると、ブランケット不動態化層２２が、薄膜トランジスタ、レジスト領域２０およびゲート絶縁層１４上に形成される。不動態化層２２は、材料として窒化珪素を使用でき、また化学気相成長法により形成できる。ついで他のリソグラフィプロセスとエッチング段階が実施されて、ドレイン電極と端子用の接触ウインドウを表示パネルの周辺に形成する。図４における接触プラグ２４は、透明導電層を使用しており、また接触プラグ２４の形成は、透明導電電極の形成に組み合わせることができる。不動態化層２２が形成された後に、レジスト領域２０は浮遊している。

図５を参照すると、カラーフィルタ基板とも呼ばれる第２の基板３０が、配列基板１０へ組込まれ、スクライブおよび分離され、図５において破線はスクライブ線を示す。カラー基板３０の内側には、図中の配列に対向してブラックマトリックス３２が設けられる。カラーフィルタ基板３０がスクライブ線に沿って切断されて、周辺領域が除去されると、レジスト領域２０は、不動態化層２２とゲート絶縁層１４を割れから保護するのに十分な応力を、配列基板１０に与える。不動態化層２２とゲート絶縁層１４が破断した場合でも、レジスト領域２０の能動度がゲート線１２よりも低いので、ゲート線１２の侵蝕または酸化の速度を遅らせることができる。スクライブおよび分離のステップ後に、ゲート端子上の接触プラグ２４は、露出され、ついで可撓性のあるプリント回路板上のドライバＩＣへ電気的に接続することになる。

図６を参照すると、レジスト領域２０の平面図が示されている。レジスト領域２０の幅は、ゲート端子とリード線よりも大きく、またスクライブ線とレジスト領域２０の両端との間隔は、約５０μｍを超過している。そのような寸法は、より好都合な歪みを生成することになる。

本発明は、配列基板上の不動態化層とゲート絶縁層との間にレジスト領域を形成する。パネルがスクライブおよび分離されるとき、レジスト領域は、ゲート絶縁層と不動態化層を破断から保護するのに十分な歪みを与えることができる。さらに、本発明は、ゲート線の腐蝕と酸化を防止するために、ゲート線のゲート端子とリード線に比べて能動度が少ないレジスト領域を形成し、およびレジスト領域と表示パネルの全ての回路との間に電気的接続が無いように、浮遊レジスト領域を有する。さらに、ＴＦＴ製造サイクル時間を増加することなく、レジスト領域の形成を現行のＴＦＴ製造プロセスに組込むことができる。

特定の実施形態を図示し、説明してきたが、添付の請求項によってのみ制約されるものから逸脱することなく、種々の変形態様を実施できることは、当業者にとって明らかである。

配列基板上の不動態化層、ゲート絶縁層、およびゲート線のゲート端子とリード線が損傷されることがある従来の方法を使用するスクライブおよび分離の段階におけるＬＣＤパネルの概略図である。 ゲート電極とゲート線が、ゲート絶縁層をその上に有する配列基板上に形成される本発明に従う方法の概略図である。 薄膜トランジスタが配列基板上に、かつレジスト領域がゲート絶縁層上に形成される本発明に従う方法の概略図である。 不動態化層が薄膜トランジスタ上に、かつ接触ウインドウがゲート端子上に形成される本発明に従う方法の概略図である。 スクライブおよび分離の段階において配列基板上の不動態化層、ゲート絶縁層、およびゲート線のゲート端子とリード線をレジスト領域が保護できる本発明に従う方法の概略図である。 本発明に従うゲート端子とリード線上のレジスト領域の平面図である。

符号の説明

１０ 第１の基板
１２ ゲート電極
１２ ゲート線
１２ ゲート電極層
１４ ゲート絶縁層
１６ アイランド半導体層
１８ 金属ソース／ドレイン（ソース電極、ドレイン電極）
２０ レジスト領域
２２ ブランケット不動態化層
２４ 接触プラグ
３０ 第２の基板

Claims (5)

1. 液晶表示パネルをスクライブおよび分離する段階においてゲート電極線のゲート端子とリード線を保護する装置であって、前記液晶表示パネルは、薄膜トランジスタ配列をその上に有する第１の基板、および前記薄膜トランジスタ配列と反対側にあるカラーフィルタをその上に有する第２の基板を備える装置であって、
   ゲート電極線の前記ゲート端子と前記リード線を被覆し、かつ不動態化層とゲート絶縁層との間に設けられるレジスト領域であって、パネルの第２の基板の周辺上のスクライブ線に位置するレジスト領域を備える装置。
2. 前記レジスト領域の材料は金属である、請求項１に記載の装置。
3. 前記レジスト領域の材料は、薄膜トランジスタのアイランド半導体層の材料と同一である、請求項１に記載の装置。
4. 前記レジスト領域は、前記アイランド半導体層を形成するステップにより形成される、請求項３に記載の装置。
5. 液晶パネルをスクライブおよび分離する段階においてゲート端子とリード線を保護する方法であって、
   第１の基板を設ける段階と、
   ゲート電極とゲート電極線を前記第１の基板上に形成する段階において、前記ゲート電極線は前記ゲート端末と前記リード線を備える段階と、
   ブランケットゲート絶縁層を前記ゲート電極、前記ゲート電極線および前記第１の基板上に蒸着する段階と、
   アイランド半導体層を前記ゲート電極上に、かつソース電極とドレイン電極を前記アイランド半導体層に形成し、および同時に、レジスト領域を前記ゲート絶縁層上に形成し、かつゲート電極線の前記ゲート端末と前記リード線を被覆する段階において、前記レジスト領域は、カラーフィルタをその上に有する第２の基板の周辺上のスクライブ線に位置する段階と、
   ブランケットゲート不動態化層を前記ソース電極、前記ドレイン電極および前記レジスト領域上に蒸着する段階と、からなる方法。
   

Images