JP2005039248A - Method for manufacturing group iii nitride, method for manufacturing semiconductor substrate, group iii nitride crystal, semiconductor substrate, and electron device - Google Patents
Method for manufacturing group iii nitride, method for manufacturing semiconductor substrate, group iii nitride crystal, semiconductor substrate, and electron device Download PDFInfo
- Publication number
- JP2005039248A JP2005039248A JP2004187983A JP2004187983A JP2005039248A JP 2005039248 A JP2005039248 A JP 2005039248A JP 2004187983 A JP2004187983 A JP 2004187983A JP 2004187983 A JP2004187983 A JP 2004187983A JP 2005039248 A JP2005039248 A JP 2005039248A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- crystal
- group iii
- manufacturing
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、III族窒化物結晶の製造方法、半導体基板の製造方法、III族窒化物結晶、半導体基板および電子デバイスに関する。 The present invention relates to a method for producing a group III nitride crystal, a method for producing a semiconductor substrate, a group III nitride crystal, a semiconductor substrate, and an electronic device.
窒化ガリウム(GaN)などのIII族窒化物化合物半導体(以下、III族窒化物半導体またはGaN系半導体という場合がある)は、緑色、青色や紫外光を発光する半導体素子の材料として注目されている。青色レーザダイオード(LD)は、高密度光ディスクやディスプレイに応用され、また青色発光ダイオード(LED)はディスプレイや照明などに応用される。また、紫外線LDはバイオテクノロジなどへの応用が期待され、紫外線LEDは蛍光灯の紫外線源として期待されている。 Group III nitride compound semiconductors such as gallium nitride (GaN) (hereinafter sometimes referred to as group III nitride semiconductors or GaN-based semiconductors) are attracting attention as materials for semiconductor elements that emit green, blue and ultraviolet light. . Blue laser diodes (LD) are applied to high-density optical discs and displays, and blue light-emitting diodes (LEDs) are applied to displays and lighting. Further, ultraviolet LD is expected to be applied to biotechnology and the like, and ultraviolet LED is expected to be an ultraviolet source of fluorescent lamps.
LDやLED用のIII族窒化物半導体(例えば、GaN)の基板は、通常、サファイア基板上に、気相エピタキシャル成長法を用いてIII族窒化物結晶をヘテロエピタキシャル成長させることによって形成されている。この方法で得られる結晶の転位密度は、通常、108cm-2〜109cm-2であり、転位密度の減少が重要な課題となっている。また、この課題を解決するために、転位密度を低減する取り組みが行われており、例えば、ELOG(Epitaxial lateral overgrowth)法が開発されている(例えば、特許文献1参照)。この方法によれば、転位密度を105cm-2〜106cm-2程度まで下げることができるが、作製工程が複雑である。 A substrate of a group III nitride semiconductor (for example, GaN) for LD or LED is usually formed by heteroepitaxially growing a group III nitride crystal on a sapphire substrate using a vapor phase epitaxial growth method. The dislocation density of the crystal obtained by this method is usually 10 8 cm −2 to 10 9 cm −2 , and reduction of the dislocation density is an important issue. In order to solve this problem, efforts have been made to reduce the dislocation density. For example, an ELOG (Epitaxial lateral overgrowth) method has been developed (see, for example, Patent Document 1). According to this method, the dislocation density can be lowered to about 10 5 cm −2 to 10 6 cm −2, but the manufacturing process is complicated.
一方、気相エピタキシャル成長ではなく、液相で結晶成長を行う方法も検討されてきた。しかしながら、GaNなどのIII族窒化物単結晶の融点における窒素の平衡蒸気圧は10000atm(10000×1.013×105Pa)以上であるため、従来、GaNを液相で成長させるためには1200℃で8000atm(8000×1.013×105Pa)の条件が必要とされてきた。これに対し、近年、Naフラックスを用いることで、750℃、50atm(50×1.013×105Pa)という比較的低温低圧でGaNを合成できることが明らかにされた(例えば、特許文献2参照)。 On the other hand, a method of performing crystal growth in a liquid phase instead of vapor phase epitaxial growth has been studied. However, since the equilibrium vapor pressure of nitrogen at the melting point of a group III nitride single crystal such as GaN is 10000 atm (10000 × 1.013 × 10 5 Pa) or more, conventionally, 1200 has been used to grow GaN in the liquid phase. A condition of 8000 atm (8000 × 1.013 × 10 5 Pa) at 0 ° C. has been required. On the other hand, in recent years, it has been clarified that GaN can be synthesized at a relatively low temperature and low pressure of 750 ° C. and 50 atm (50 × 1.013 × 10 5 Pa) by using Na flux (see, for example, Patent Document 2). ).
最近では、アンモニアを含む窒素ガス雰囲気下においてGaとNaとの混合物を800℃、50atm(50×1.013×105Pa)で溶融させ、この融液を用いて96時間の育成時間で、最大結晶サイズが1.2mm程度の単結晶が得られている(例えば、特許文献3参照)。 Recently, a mixture of Ga and Na was melted at 800 ° C. and 50 atm (50 × 1.013 × 10 5 Pa) in a nitrogen gas atmosphere containing ammonia, and this melt was used for a growth time of 96 hours. A single crystal having a maximum crystal size of about 1.2 mm is obtained (see, for example, Patent Document 3).
また、サファイア基板上に有機金属気相成長(MOCVD:Metalorganic Chemical Vapor Deposition)法によってGaN結晶層を成膜したのち、液相成長(LPE:Liquid Phase Epitaxy)法によって単結晶を成長させる方法も報告されている(例えば、非特許文献1参照)。 Also reported is a method of growing a single crystal by liquid phase epitaxy (LPE) after forming a GaN crystal layer on the sapphire substrate by metal organic chemical vapor deposition (MOCVD). (For example, refer nonpatent literature 1).
しかしながら、従来の技術では、得られるIII族窒化物結晶の品質は十分とはいえず、より高品質の結晶を製造する技術が求められている。
そこで、本発明の目的は、フラックス中で安定に成長でき、半導体製造プロセスの基板として使用可能なIII族窒化物結晶の製造方法の提供を目的とする。 Therefore, an object of the present invention is to provide a method for producing a group III nitride crystal that can be stably grown in a flux and can be used as a substrate for a semiconductor production process.
前記目的を達成するために、本発明のIII族窒化物結晶の製造方法は、下記の(i)および(ii)の工程を含む製造方法である。
(i)組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体からなり、表面に結晶核発生領域を備える半導体層を形成する工程。
(ii)窒素を含む雰囲気中において、ガリウム、アルミニウムおよびインジウムからなる群から選択される少なくとも1つのIII族元素と、アルカリ金属およびアルカリ土類金属の少なくとも一方と、窒素とを含む融液に前記半導体層の前記結晶核発生領域を接触させることによって、前記半導体層上にIII族窒化物結晶を成長させる工程。
In order to achieve the above object, the method for producing a group III nitride crystal of the present invention is a method comprising the following steps (i) and (ii).
(I) A semiconductor layer made of a semiconductor represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1) and having a crystal nucleus generation region on the surface Forming.
(Ii) in an atmosphere containing nitrogen, the melt containing at least one group III element selected from the group consisting of gallium, aluminum and indium, at least one of an alkali metal and an alkaline earth metal, and nitrogen A step of growing a group III nitride crystal on the semiconductor layer by contacting the crystal nucleus generation region of the semiconductor layer;
本発明者等は、フラックス中でのIII族窒化物結晶の成長について一連の研究を重ねた。その過程で、III族窒化物結晶の成長において使用するシード層によって、結晶成長が異なるという知見を得た。そして、III族窒化物結晶の成長とシード層との関係についてさらなる検討を重ねたところ、III族窒化物結晶の成長はシード層の表面状態に大きく依存しており、フラックス中で安定に結晶成長させるためには、シード層の表面を制御する必要があることを見出した。本発明の製造方法のように、表面に結晶核発生領域を備える半導体層(シード層)を使用することで、この結晶核発生領域において結晶核の発生が促進されるため、安定したIII族窒化物結晶の成長が容易になる。また、本発明の製造方法によると、結晶核発生領域において選択的に結晶核が発生するため、III族窒化物結晶の品質をさらに向上することができる。 The inventors have conducted a series of studies on the growth of group III nitride crystals in the flux. In the process, we have found that crystal growth differs depending on the seed layer used in the growth of group III nitride crystals. After further studies on the relationship between the growth of group III nitride crystals and the seed layer, the growth of group III nitride crystals greatly depends on the surface state of the seed layer, and the crystal growth is stable in the flux. In order to achieve this, it has been found that it is necessary to control the surface of the seed layer. Since the generation of crystal nuclei is promoted in this crystal nucleus generation region by using a semiconductor layer (seed layer) having a crystal nucleus generation region on the surface as in the manufacturing method of the present invention, stable group III nitriding Growth of physical crystals is facilitated. Further, according to the production method of the present invention, crystal nuclei are selectively generated in the crystal nucleation generation region, so that the quality of the group III nitride crystal can be further improved.
次に、本発明を詳しく説明する。 Next, the present invention will be described in detail.
本発明の製造方法において、前記結晶核発生領域を備える半導体層の形成方法は、特に制限されないが、下記に示すように、例えば、予め形成した半導体層表面を大気曝露や、表面加工による方法や、後述のようにツイスト角やキャリア濃度を制御して半導体層を形成する方法等がある。前記結晶核発生領域は、半導体層表面に、部分的に形成されていても、全体に形成されていてもよい。前記結晶核発生領域は、例えば、キャリア濃度やツイスト角の生成、大気曝露、機械加工やエッチング等の断面形状により特定することができる。 In the production method of the present invention, the method for forming the semiconductor layer having the crystal nucleus generation region is not particularly limited. For example, as shown below, the surface of the semiconductor layer formed in advance is exposed to the atmosphere, or a method by surface processing, As described later, there is a method of forming a semiconductor layer by controlling the twist angle and carrier concentration. The crystal nucleus generation region may be formed partially or entirely on the surface of the semiconductor layer. The crystal nucleus generation region can be specified by a cross-sectional shape such as generation of carrier concentration or twist angle, exposure to the atmosphere, machining, etching, or the like.
本発明の製造方法において、前記結晶核発生領域のツイスト角は、例えば、680秒以下であり、好ましくは412秒以下である。 In the production method of the present invention, the twist angle of the crystal nucleus generation region is, for example, 680 seconds or less, and preferably 412 seconds or less.
前記ツイスト角は、X線回折((10−10)回折)のロッキングカーブの半値幅を意味し、例えば、X線回折ロッキングカーブの半値幅は、X線源から半導体層に照射し、前記半導体層から回折されるX線のピークを中心とするFWHM(Full width at half maximum)から得られる。前記X線源は、特に制限されないが、例えば、CuKα線等が使用できる。 The twist angle means a full width at half maximum of a rocking curve of X-ray diffraction ((10-10) diffraction). For example, the full width at half maximum of an X-ray diffraction rocking curve is applied to a semiconductor layer from an X-ray source. It is obtained from FWHM (Full width at half maximum) centered on the X-ray peak diffracted from the layer. The X-ray source is not particularly limited, and for example, CuKα ray can be used.
本発明の製造方法において、半導体層の結晶核発生領域のツイスト角を制御する方法としては、例えば、成長速度、成長温度、成長膜厚などの条件を制御すること等があげられる。例えば、ツイスト角の小さな試料は、最適成長温度において、成長膜厚を厚く、かつ、成長速度の遅い条件で成長させることで作製できる。このようにして、ツイスト角の異なる試料を作製できる。 In the manufacturing method of the present invention, examples of the method for controlling the twist angle of the crystal nucleus generation region of the semiconductor layer include controlling conditions such as the growth rate, growth temperature, and growth film thickness. For example, a sample with a small twist angle can be produced by growing at a growth temperature under the optimum growth temperature under a condition where the growth film thickness is thick and the growth rate is low. In this way, samples with different twist angles can be produced.
本発明の製造方法において、前記結晶核発生領域のキャリア濃度は、例えば、1×1017cm-3以下であり、好ましくは5×1016cm-3であり、より好ましくは1×1016cm-3である。前記キャリア濃度は、例えば、ホール測定、CV測定等により求めることができる。なお、前記キャリアの発生原因としては、結晶成長に使用する炉部材由来の、例えば、酸素やSi等が結晶中に取り込まれた結果と考えられる。 In the production method of the present invention, the carrier concentration in the crystal nucleus generation region is, for example, 1 × 10 17 cm −3 or less, preferably 5 × 10 16 cm −3 , more preferably 1 × 10 16 cm 3. -3 . The carrier concentration can be determined by, for example, hole measurement, CV measurement, or the like. In addition, it is thought that the generation | occurrence | production cause of the said carrier originates in the furnace member used for crystal growth, for example, the result of oxygen and Si etc. being taken in in the crystal | crystallization.
本発明の製造方法において、半導体層の結晶核発生領域のキャリア濃度を制御する方法としては、例えば、前記半導体層を、例えば、HVPE法やMOCVD法の気相成長により作製する際、特に純度の高い原料ガスを用いる方法や、よく枯れた石英反応管を使用する方法、HVPE装置やMOCVD装置の石英反応管等を、例えば、BN、AlN、SiC等でコーティングする方法等があげられる。この中でも、特に、コーティングする方法が好ましく、石英反応管をコーティングすれば、例えば、前記反応装置の表面からの半導体層へのSiや酸素の取り込みをより一層低減でき、キャリア濃度の制御が極めて容易になる。なお、よく枯れた石英反応管を使用する方法とは、例えば、石英反応管や他の構成部材を使用し、ダミー結晶を数回から数十回成長させることで、石英反応管やその他の部材中に含まれるキャリア濃度を低減させ、その後、目的とする結晶成長を行う方法である。 In the manufacturing method of the present invention, as a method for controlling the carrier concentration in the crystal nucleus generation region of the semiconductor layer, for example, when the semiconductor layer is produced by vapor phase growth such as HVPE method or MOCVD method, Examples thereof include a method using a high source gas, a method using a well-dead quartz reaction tube, and a method of coating a quartz reaction tube of an HVPE apparatus or MOCVD apparatus with BN, AlN, SiC or the like. Among these, the coating method is particularly preferable, and if a quartz reaction tube is coated, for example, the incorporation of Si and oxygen from the surface of the reactor into the semiconductor layer can be further reduced, and the carrier concentration can be controlled very easily. become. In addition, the method of using a well-dead quartz reaction tube is, for example, using a quartz reaction tube or other constituent members, and growing a dummy crystal several times to several tens of times, thereby producing a quartz reaction tube or other members. In this method, the carrier concentration contained therein is reduced, and then the intended crystal growth is performed.
本発明の製造方法において、前記(i)の工程は、(i−1)組成式AlsGatIn1-s-tN(ただし0≦s≦1、0≦t≦1、s+t≦1)で表される半導体で形成される下地層を形成する工程と、(i−2)前記下地層の表面を大気曝露する工程と、(i−3)前記下地層上に、組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体を成長させることによって前記半導体層を形成する工程とを含むことが好ましい。この場合、前記結晶核発生領域は、ピットおよびヒロックの少なくとも一方を含む。 In the production method of the present invention, the step of said (i) is a (i-1) the composition formula Al s Ga t In 1-st N ( provided that 0 ≦ s ≦ 1,0 ≦ t ≦ 1, s + t ≦ 1) (I-2) a step of exposing the surface of the underlayer to the atmosphere; and (i-3) a composition formula Al u Ga v on the underlayer. And a step of forming the semiconductor layer by growing a semiconductor represented by In 1-uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1). In this case, the crystal nucleus generation region includes at least one of pits and hillocks.
本発明の製造方法において、前記(i)の工程は、(i−a)組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体で形成される半導体層を形成する工程と、(i−b)前記半導体層の表面を加工する工程とを含んでもよい。 In the production method of the present invention, the step (i) includes (i-a) composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1). The method may include a step of forming a semiconductor layer formed of the represented semiconductor and (ib) a step of processing the surface of the semiconductor layer.
本発明の製造方法において、前記(i−b)の工程は、前記半導体層の表面をエッチングして粗面化する工程を含んでもよい。前記エッチング方法としては、例えば、ドライエッチング、ウェットエッチング等があげられる。 In the manufacturing method of the present invention, the step (ib) may include a step of roughening the surface of the semiconductor layer by etching. Examples of the etching method include dry etching and wet etching.
本発明の製造方法において、前記(i−b)の工程は、前記半導体層の表面を機械的に加工する工程を含んでもよい。この場合、前記(i−a)の工程において、前記半導体層の表面が(0001)面となるように前記半導体層を形成し、前記(i−b)の工程において、表面が(0001)面に対して傾斜した面となるように前記半導体層の表面を研磨してもよい。 In the manufacturing method of the present invention, the step (ib) may include a step of mechanically processing the surface of the semiconductor layer. In this case, in the step (ia), the semiconductor layer is formed so that the surface of the semiconductor layer becomes a (0001) plane. In the step (ib), the surface is a (0001) plane. The surface of the semiconductor layer may be polished so that the surface is inclined with respect to the surface.
本発明の製造方法において、前記III族元素がガリウムであり、前記III族窒化物結晶が窒化ガリウムであってもよい。 In the manufacturing method of the present invention, the group III element may be gallium, and the group III nitride crystal may be gallium nitride.
本発明の製造方法において、前記雰囲気が加圧雰囲気であってもよい。 In the manufacturing method of the present invention, the atmosphere may be a pressurized atmosphere.
本発明の製造方法において、前記半導体層が、基板上に形成されていることが好ましい。前記基板は、特に制限されないが、例えば、表面が(111)面であるGaAs基板、表面が(111)面であるSi基板、表面が(0001)面であるサファイア基板、表面が(0001)面であるSiC基板などが使用できる。この中で、サファイア基板やSiC基板が好ましい。 In the manufacturing method of the present invention, the semiconductor layer is preferably formed on a substrate. The substrate is not particularly limited. For example, a GaAs substrate whose surface is a (111) plane, a Si substrate whose surface is a (111) plane, a sapphire substrate whose surface is a (0001) plane, and a surface having a (0001) plane. A SiC substrate or the like can be used. Of these, sapphire substrates and SiC substrates are preferred.
また、本発明の電子デバイスは、基板上に形成された半導体素子を備える電子デバイスであって、前記基板が、前記本発明の製造方法によって製造されたIII族窒化物結晶である。 The electronic device of the present invention is an electronic device including a semiconductor element formed on a substrate, and the substrate is a group III nitride crystal manufactured by the manufacturing method of the present invention.
前記電子デバイスでは、前記半導体素子が、レーザダイオード、発光ダイオードまたは電界効果トランジスタであってもよい。 In the electronic device, the semiconductor element may be a laser diode, a light emitting diode, or a field effect transistor.
前記電子デバイスでは、高周波デバイスまたはハイパワーデバイスであってもよい。 The electronic device may be a high frequency device or a high power device.
つぎに、本発明について例を挙げて、適宜図面を参照しながら説明する。ただし、本発明は、下記の実施形態によって限定されない。また、以下の実施形態は、半導体層を基板上に形成した例であるが、本発明はこれに限定されない。 Next, the present invention will be described with reference to the drawings as appropriate with examples. However, the present invention is not limited to the following embodiments. Moreover, although the following embodiment is an example which formed the semiconductor layer on the board | substrate, this invention is not limited to this.
(実施形態1)
この方法では、まず、図1(a)に示すように、基板11上に、組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体からなり、表面に結晶核発生領域12aを備える半導体層12を形成する(工程(i))。半導体層12は、種結晶となるシード層であり、例えば、GaNや、AluGa1-uN(ただし、0≦u≦1)等で形成されている。半導体層12の形成方法は後述する。基板11には、サファイア基板、GaAs基板、Si基板、SiC基板などを用いることができ、例えば、表面が(111)面であるGaAs基板、表面が(111)面であるSi基板、表面が(0001)面であるサファイア基板、または表面が(0001)面であるSiC基板を用いることができる。なお、基板11と半導体層12との間に他の半導体層を含んでもよい。また、結晶核発生領域12aは、半導体層12の表面の全体に形成されてもよい。
(Embodiment 1)
In this method, first, as shown in FIG. 1A, a composition formula Al u Ga v In 1-uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1) is formed on a
次に、窒素を含む雰囲気中(好ましくは100atm(100×1.013×105Pa)以下の加圧雰囲気)において、ガリウム、アルミニウムおよびインジウムからなる群から選択される少なくとも1つのIII族元素と、アルカリ金属およびアルカリ土類金属の少なくとも一方と、窒素とを含む融液に半導体層12の表面(結晶核発生領域12aを含む表面)を接触させ、半導体層12上にIII族窒化物結晶を成長させる(工程(ii))。工程(ii)によって、図1(c)に示すように、半導体層12上にIII族窒化物結晶13が成長する。本発明の方法では、シード層となる半導体層12の表面に、結晶核が発生しやすい結晶核発生領域12aが形成されている。このため、工程(ii)において、この結晶核発生領域で結晶核が発生し、III族窒化物結晶の成長が容易になる。
Next, in an atmosphere containing nitrogen (preferably a pressurized atmosphere of 100 atm (100 × 1.013 × 10 5 Pa) or less), at least one group III element selected from the group consisting of gallium, aluminum, and indium; The surface of the semiconductor layer 12 (the surface including the crystal
前記融液は、アルカリ金属若しくはアルカリ土類金属またはそれら双方を含むことが好ましい。アルカリ金属としては、ナトリウム、リチウム、カリウム、ルビジウムおよびセシウムがあげられ、これらは単独で使用してもよいし、2種類以上で併用してもよい。また、アルカリ土類金属としては、例えば、Ca、Mg、Sr、BaおよびBeがあげられ、これらは単独で使用してもよく、2種類以上で併用してもよい。また、アルカリ金属とアルカリ土類金属とを混合して使用してもよい。この場合、ナトリムとカルシウムとの混合が好ましい。窒素を含む雰囲気下としては、例えば、窒素ガスや、アンモニアを含む窒素ガス雰囲気を適用できる。 The melt preferably contains an alkali metal or an alkaline earth metal or both. Examples of the alkali metal include sodium, lithium, potassium, rubidium and cesium, and these may be used alone or in combination of two or more. Examples of the alkaline earth metal include Ca, Mg, Sr, Ba, and Be. These may be used alone or in combination of two or more. Further, an alkali metal and an alkaline earth metal may be mixed and used. In this case, a mixture of sodium and calcium is preferred. As the atmosphere containing nitrogen, for example, a nitrogen gas atmosphere containing nitrogen gas or ammonia can be applied.
前記融液は、例えば、III族元素等の材料を坩堝に投入して加熱することによって調製できる。融液を調製したのち、融液を過飽和の状態とすることによって半導体結晶を成長させる。材料の溶融および結晶成長は、例えば、温度が700℃〜1100℃程度で、圧力が1atm(1×1.013×105Pa)〜100atm(100×1.013×105Pa)程度で行われる。この方法によれば、組成式AlxGayIn1-x-yN(ただし0≦x≦1、0≦y≦1、x+y≦1)で表されるIII族窒化物結晶が得られ、例えば、GaNや、組成式AlxGa1-xN(ただし0≦x≦1)で表される結晶が得られる。 The melt can be prepared, for example, by putting a material such as a group III element into a crucible and heating it. After preparing the melt, a semiconductor crystal is grown by bringing the melt into a supersaturated state. The melting and crystal growth of the material are performed, for example, at a temperature of about 700 ° C. to 1100 ° C. and a pressure of about 1 atm (1 × 1.013 × 10 5 Pa) to 100 atm (100 × 1.013 × 10 5 Pa). Is called. According to this method, a group III nitride crystal represented by the composition formula Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) is obtained. A crystal represented by GaN or a composition formula Al x Ga 1-x N (where 0 ≦ x ≦ 1) is obtained.
以下、工程(i)について、例を挙げて説明する。 Hereinafter, the step (i) will be described with an example.
第1の例では、まず、基板上に、組成式AlsGatIn1-s-tN(ただし0≦s≦1、0≦t≦1、s+t≦1)で表される半導体で形成される下地層を形成する(工程(i-1))。前記下地層は、例えば、MOCVD法や、MBE法、HVPE法等で形成できる。 In the first example, first, on a substrate, is formed by a semiconductor which is represented by a composition formula Al s Ga t In 1-st N ( provided that 0 ≦ s ≦ 1,0 ≦ t ≦ 1, s + t ≦ 1) An underlayer is formed (step (i-1)). The underlayer can be formed by, for example, MOCVD, MBE, HVPE, or the like.
次に、前記下地層の表面を大気曝露する(工程(i−2))。前記大気曝露は、例えば、下地層が形成された基板を、成膜装置から取り出すこと等により行うことができる。 Next, the surface of the underlayer is exposed to the atmosphere (step (i-2)). The exposure to the atmosphere can be performed, for example, by taking out the substrate on which the base layer is formed from the film forming apparatus.
次に、下地層上に、組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体を成長させることによって半導体層を形成する(工程(i−3))。このとき、大気曝露された下地層上に形成される半導体層の表面にはピットやヒロックが形成され、このピットやヒロックが、前記結晶核発生領域であってもよい。 Next, a semiconductor layer is grown on the underlayer by growing a semiconductor represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1). (Step (i-3)). At this time, pits and hillocks may be formed on the surface of the semiconductor layer formed on the base layer exposed to the atmosphere, and the pits and hillocks may be the crystal nucleus generation region.
第2の例では、まず、基板上に、組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体で形成される半導体層を形成する(工程(i−a))。この半導体層は、例えば、MOCVD法や、MBE法、HVPE法で形成できる。 In the second example, first, a semiconductor is formed on a substrate with a compositional formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1). A semiconductor layer is formed (step (ia)). This semiconductor layer can be formed, for example, by MOCVD, MBE, or HVPE.
次に、半導体層の表面を加工することによって、その表面に結晶核発生領域を形成する(工程(i−b))。この加工によって、半導体層の表面を粗面化することができ、粗面化された表面が結晶核発生領域となる。このようなラフな表面では、結晶核が発生しやすくなる。前記加工方法としては、例えば、ドライエッチング、ウェットエッチング、機械加工等があげられる。 Next, by processing the surface of the semiconductor layer, a crystal nucleus generation region is formed on the surface (step (ib)). By this processing, the surface of the semiconductor layer can be roughened, and the roughened surface becomes a crystal nucleus generation region. Such a rough surface tends to generate crystal nuclei. Examples of the processing method include dry etching, wet etching, and machining.
ドライエッチングは、例えば、CF4ガスを用いて80Wで30分間、半導体層の表面を処理する方法等により行うことができる。また、ウェットエッチングは、例えば、KOH水溶液やリン酸水溶液等を用いて行うことができる。 The dry etching can be performed by, for example, a method of treating the surface of the semiconductor layer at 80 W for 30 minutes using CF 4 gas. The wet etching can be performed using, for example, a KOH aqueous solution or a phosphoric acid aqueous solution.
機械加工を行う場合には、例えば、スクライブやダイシング等によって半導体層の表面に溝を形成してもよい。また、工程(i−a)において表面が(0001)面となるように半導体層を形成したのち、工程(i−b)において表面が(0001)面に対して傾斜した面となるように半導体層の表面を研磨してもよい。(0001)面以外の面を表面に形成することによって、結晶核が発生しやすくなる。また、半導体層の表面に不純物を付着させ、その部分を結晶核発生領域とすることも可能である。 When machining, for example, grooves may be formed on the surface of the semiconductor layer by scribing, dicing, or the like. In addition, after forming the semiconductor layer so that the surface becomes the (0001) plane in the step (ia), the semiconductor becomes so that the surface becomes a plane inclined with respect to the (0001) plane in the step (ib). The surface of the layer may be polished. By forming a surface other than the (0001) surface on the surface, crystal nuclei are easily generated. It is also possible to attach an impurity to the surface of the semiconductor layer and make that portion a crystal nucleus generation region.
結晶核発生領域は、例えば、ストライプ状、ドット状、メッシュ状など、いろいろな形状とすることができる。結晶核発生領域は、応用されるデバイスに適した形状にすればよい。例えば、半導体レーザなどに応用する場合には、ストライプ形状などが好ましい。 The crystal nucleus generation region can have various shapes such as a stripe shape, a dot shape, and a mesh shape. The crystal nucleus generation region may have a shape suitable for an applied device. For example, when applied to a semiconductor laser or the like, a stripe shape or the like is preferable.
なお、本発明の方法で製造されるIII族窒化物結晶を用いて半導体素子を作製する場合には、工程(ii)に続き、III族窒化物結晶上に半導体素子を形成することによって電子デバイスを製造できる。半導体素子は、例えば、レーザダイオード、発光ダイオード、電界効果トランジスタなどである。電子デバイスは、高周波デバイスやハイパワーデバイスであってもよい。 In the case of producing a semiconductor element using a group III nitride crystal produced by the method of the present invention, an electronic device is formed by forming a semiconductor element on the group III nitride crystal following step (ii). Can be manufactured. The semiconductor element is, for example, a laser diode, a light emitting diode, a field effect transistor, or the like. The electronic device may be a high frequency device or a high power device.
(実施形態2)
実施形態2では、電界効果トランジスタを作製する一例について説明する。まず、液相成長法によって形成された絶縁性GaN結晶上に、MOCVD法によってGaN半導体層とAlGaN半導体層とを形成する。次に、AlGaN半導体層上に、ソース電極、ゲート電極およびドレイン電極を形成する。液相成長法によって形成されたGaN結晶は、転位や欠陥が少ないので絶縁性に優れている点が特徴である。ゲート電圧を制御することによって、GaN半導体層とAlGaN半導体層との間の2次元電子ガス濃度を制御でき、高速のトランジスタを実現できる。
(Embodiment 2)
In
(実施形態3)
実施形態3では、半導体レーザを作製する一例について説明する。液相成長法によって形成されたGaN結晶上に、n形のGaN層を形成し、その上にInGaN層からなる活性層を形成し、さらにその上にp形のGaN層を形成する。n形GaN層上およびp形GaN層上にそれぞれ電極を形成することによって、発光素子を実現できる。
(Embodiment 3)
In Embodiment 3, an example of manufacturing a semiconductor laser will be described. An n-type GaN layer is formed on a GaN crystal formed by a liquid phase growth method, an active layer composed of an InGaN layer is formed thereon, and a p-type GaN layer is further formed thereon. A light emitting device can be realized by forming electrodes on the n-type GaN layer and the p-type GaN layer, respectively.
(実施形態4)
この実施形態は、本発明の半導体基板を用いた半導体レーザの作製の一例である。この半導体レーザの構成を、図8の断面図に示す。この半導体レーザは、例えば、つぎのようにして作製できる。
(Embodiment 4)
This embodiment is an example of manufacturing a semiconductor laser using the semiconductor substrate of the present invention. The structure of this semiconductor laser is shown in the sectional view of FIG. This semiconductor laser can be manufactured, for example, as follows.
まず、前記実施形態で得られるGaN結晶からなる基板91上に、キャリア濃度が5×1018以下になるようにSiをドープしたn形GaNからなるコンタクト層92を形成する。GaN系の結晶(GaとNとを含む結晶)では、不純物としてSiを添加するとGaの空孔が増加する。このGaの空孔は容易に拡散するため、この上にデバイスを作製すると寿命などの点で悪影響を与える。そのため、キャリア濃度が3×1018cm-3以下になるようにドーピング量を制御する。
First, the
次に、コンタクト層92上に、n形Al0.07Ga0.93Nからなるクラッド層93とn形GaNからなる光ガイド層94とを形成する。次に、Ga0.8In0.2Nからなる井戸層(厚さ約3nm)とGaNからなるバリア層(厚さ6nm)とによって構成された多重量子井戸(MQW)を活性層95として形成する。次に、p形GaNからなる光ガイド層96とp形Al0.07Ga0.93Nからなるクラッド層97と、p形GaNからなるコンタクト層98とを形成する。これらの層は公知の方法で形成できる。半導体レーザ90はダブルへテロ接合型の半導体レーザであり、MQW活性層におけるインジウムを含む井戸層のエネルギーギャップが、アルミニウムを含むn形およびp形クラッド層のエネルギーギャップよりも小さい。一方、光の屈折率は、活性層95の井戸層が最も大きく、以下、光ガイド層、クラッド層の順に小さくなる。
Next, a clad layer 93 made of n-type Al 0.07 Ga 0.93 N and a light guide layer 94 made of n-type GaN are formed on the
コンタクト層98の上部には、幅が2μm程度の電流注入領域を構成する絶縁膜99が形成されている。p形のクラッド層97の上部およびp形のコンタクト層98には、電流狭窄部となるリッジ部が形成されている。 Over the contact layer 98, an insulating film 99 constituting a current injection region having a width of about 2 μm is formed. A ridge portion serving as a current confinement portion is formed in the upper portion of the p-type cladding layer 97 and the p-type contact layer 98.
p形のコンタクト層98の上側には、コンタクト層98とオーミック接触するp側電極100が形成されている。n形のコンタクト層92の上側には、コンタクト層92とオーミック接触するn側電極101が形成されている。
A p-
前記方法で製造された半導体レーザのデバイス評価を行った。得られた半導体レーザに対して、p側電極とn側電極との間に順方向の所定の電圧を印加すると、MQW活性層にp側電極から正孔、n側電極から電子が注入され、MQW活性層において再結合し光学利得を生じて、発振波長404nmでレーザ発振を起こした。 The device evaluation of the semiconductor laser manufactured by the above method was performed. When a predetermined voltage in the forward direction is applied between the p-side electrode and the n-side electrode to the obtained semiconductor laser, holes are injected from the p-side electrode into the MQW active layer, and electrons are injected from the n-side electrode, Recombination occurred in the MQW active layer to generate an optical gain, and laser oscillation occurred at an oscillation wavelength of 404 nm.
なお、本実施形態では、GaN単結晶基板について説明したが、基板上に作製する光デバイスの使用波長に対して吸収の少ない基板を供給することが望ましい。そのため、紫外線領域の半導体レーザや発光ダイオード用基板としては、Alが多く含まれ短波長域の光吸収が少ないAlxGa1-xN(0≦x≦1)単結晶を形成することが好ましい。本発明では、Gaの一部を他のIII族元素に置き換えることによって、このようなIII族窒化物半導体単結晶を形成することも可能である。 In the present embodiment, the GaN single crystal substrate has been described. However, it is desirable to supply a substrate that absorbs less light with respect to the used wavelength of the optical device manufactured on the substrate. Therefore, it is preferable to form an Al x Ga 1-x N (0 ≦ x ≦ 1) single crystal containing a large amount of Al and having little light absorption in the short wavelength region as a semiconductor laser or light emitting diode substrate in the ultraviolet region. . In the present invention, such a group III nitride semiconductor single crystal can be formed by replacing a part of Ga with another group III element.
(実施形態5)
さらに、本発明の半導体基板を用いて電界効果トランジスタを作製する一例について説明する。電界効果トランジスタ110の構造を図9に模式的に示す。基板には、フラックスを用いた液相成長によって得られるノンドープのGaN基板111を用いる。液相成長によって得られるGaN基板111は、電気抵抗が、例えば、1010Ω以上で絶縁体に近い特性を示す。このGaN基板111上に、MOCVD法によってGaN層112とAlGaN層113とを形成する。さらに、この上にソース電極114、ショットキーゲート電極115およびドレイン電極116を形成する。ショットキーゲート電極115へ電圧を印加することによって、GaN層112とAlGaN層113との界面に形成される2次元電子ガス濃度117を制御し、トランジスタとしての動作を行わせる。
(Embodiment 5)
Further, an example of manufacturing a field effect transistor using the semiconductor substrate of the present invention will be described. The structure of the
本発明の方法によって形成されるGaN基板は、欠陥が少なく、また転位密度が小さい。そのため、絶縁性も高く、トランジスタ動作時のリーク電流を低減することができ、高周波特性の優れた電界効果トランジスタを実現できる。 The GaN substrate formed by the method of the present invention has few defects and a low dislocation density. Therefore, it is possible to realize a field effect transistor that has high insulation properties, can reduce leakage current during transistor operation, and has excellent high-frequency characteristics.
以下の実施例を用いて本発明をさらに詳細に説明する。なお、以下の実施例ではGaN結晶の作製について説明するが、AlxGa1-xNやAlNといった組成式AlxGayIn1-x-yN(ただし、0≦x≦1、0≦y≦1、x+y≦1)で表されるIII族窒化物結晶も同様の方法によって形成できる。 The present invention is described in further detail using the following examples. In the following examples, the production of GaN crystals will be described. However, the composition formula Al x Ga y In 1-xy N such as Al x Ga 1-x N or AlN (where 0 ≦ x ≦ 1, 0 ≦ y ≦ The group III nitride crystal represented by 1, x + y ≦ 1) can be formed by the same method.
実施例1は、前記実施形態1の第2の例で説明した方法により、III族窒化物結晶を製造した例である。 Example 1 is an example in which a group III nitride crystal was produced by the method described in the second example of the first embodiment.
この実施例で形成されたIII族窒化物結晶の構成は、図2に示すとおり、サファイア(結晶性Al2O3)からなるサファイア基板21上に、GaNを含む半導体層22と、LPE−GaN層23とが形成されている。ここで、半導体層22は、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1、u+v≦1)を満たすIII族窒化物で形成される。本実施例の特徴は、半導体層22の表面に結晶核発生領域22aが形成されていることである。
As shown in FIG. 2, the group III nitride crystal formed in this example has a
図2を用いて、本実施例で使用したIII族窒化物結晶の製造方法について説明する。まず、図2(a)のように、サファイア基板21上に、GaNを含む半導体層22を形成した。具体的には、サファイア基板21の温度を約1020℃〜1100℃になるように加熱したのち、トリメチルガリウム(TMG)とNH3とを基板21上に供給することによって、半導体層22を形成した。
The manufacturing method of the group III nitride crystal used in the present example will be described with reference to FIG. First, as shown in FIG. 2A, the
次に、図2(b)に示すように、フォトリソグラフィーによって、半導体層22の表面上にストライプ状のレジストパターン24を形成した。
Next, as shown in FIG. 2B, a striped resist
そして、図2(c)に示すように、CF4ガスを用いたドライエッチングによって、半導体層22の表面を処理して、半導体層22の表面のうち、レジストパターン24が形成されていない部分に結晶核発生領域22aを形成した。ドライエッチングは、平行平板型の反応性ドライエッチング(RIE)装置を用い、80Wで30分間エッチングを行った。ドライエッチングによって、半導体層22の表面には多数のピットが形成され、このピットが結晶核発生領域となるのである。なお、結晶核発生領域の形状は、ストライプ状に限らず、用途に応じて、ドット状の結晶核発生領域を形成してもよい。また、半導体層22の全面に結晶核発生領域を形成してもよい。
Then, as shown in FIG. 2C, the surface of the
レジストパターン24を除去し、窒素雰囲気下(好ましくは100atm(100×1.013×105Pa)以下の加圧雰囲気下)において、ガリウムとNaと窒素とを含む融液に、結晶核発生領域22aが形成された半導体層22の表面を接触させ、融液を過飽和状態で維持することによって、半導体22上にLPE−GaN層23を成長させた。
The resist
なお、結晶核発生領域は、ドライエッチング以外の方法で形成してもよい。結晶核発生領域を形成する他の方法の例を以下に示す。 Note that the crystal nucleus generation region may be formed by a method other than dry etching. An example of another method for forming a crystal nucleus generation region is shown below.
ウェットエッチングによって結晶核発生領域を形成する方法を図4に示す。図4(a)および図4(b)の工程は、図2(a)および図2(b)の工程と同じであるため、重複する説明は省略する。次に、半導体層22上にレジストパターン24が形成されたサファイア基板21を、図4(c)に示すように、200℃の熱燐酸溶液中に30分間浸漬し、半導体層22の表面を処理する。MOCVD法などによって形成される半導体層は転位や欠陥を有しているため、この処理によって、レジストパターン24が形成されていない部分には多数のピットが形成され、その部分が結晶核発生領域22aとなる。その後は、レジストパターン24を除去したのち、LPE−GaN層23を成長させる。
FIG. 4 shows a method for forming a crystal nucleus generation region by wet etching. Since the steps in FIGS. 4A and 4B are the same as the steps in FIGS. 2A and 2B, redundant description is omitted. Next, as shown in FIG. 4C, the
次に、本発明の方法で用いる揺動型LPE装置の一例を図3に示す。この揺動型LPE装置300は、ステンレス製の育成炉301を備え、50atm(50×1.013×105Pa)の気圧に耐えられるようになっている。育成炉301には、加熱用のヒータ302および熱電対303が配置されている。坩堝固定台304は育成炉301内に配置されており、これには、回転軸305を中心に矢印310の方向に回転する機構が取り付けられている。坩堝固定台304内には、窒化ホウ素(BN)またはアルミナ(Al2O3)からなる坩堝306が固定されている。坩堝306内には、融液307および種結晶308が配置される。坩堝固定台304が回転することにより、坩堝306内の融液が左右に移動し、これにより、融液を攪拌することができる。雰囲気圧力は、流量調整器309によって調整される。原料ガスである窒素ガス、またはアンモニアガス(NH3ガス)と窒素ガスとの混合ガスは、原料ガスタンクから供給され、ガス精製部によって不純物が除去されたのちに育成炉内に送られる。この装置を用いたGaN結晶の育成は、例えば、つぎのようにして実施される。
Next, an example of an oscillating LPE apparatus used in the method of the present invention is shown in FIG. The
(1)まず、GaとフラックスであるNaとを、所定の量だけ秤量し、坩堝内にセットした。Gaには、純度が99.9999%(シックスナイン)以上のものを使用した。またNaは、精製したNaを用いた。He(N2やArでもよい)置換したグローブボックス内でNaを加熱して融解し、表面層に現れる酸化物などを除去することによってNaの精製を行った。なお、ゾーンリファイニング法によってNaを精製してもよい。ゾーンリファイニング法では、チューブ内でNaの融解と固化とを繰り返すことによって、不純物を析出させ、それを除去することによってNaの純度を上げることができる。 (1) First, Ga and flux Na were weighed by a predetermined amount and set in a crucible. Ga having a purity of 99.9999% (six nines) or higher was used. As Na, purified Na was used. Na was purified by heating and melting Na in a glove box substituted with He (which may be N 2 or Ar) to remove oxides appearing on the surface layer. Na may be purified by a zone refining method. In the zone refining method, impurities are precipitated by repeating melting and solidification of Na in a tube, and the purity of Na can be increased by removing it.
(2)次に、坩堝内の原材料を融解するため、電気炉内の温度を800℃まで上昇させた。この段階では、図示するように、種結晶基板は融液中には存在しない。GaおよびNaをかき混ぜるため、種結晶基板上に融液が付着しない程度に、坩堝を揺動させた。GaNの酸化を防止するため、雰囲気ガスとしては窒素ガスを用いた。 (2) Next, in order to melt the raw materials in the crucible, the temperature in the electric furnace was raised to 800 ° C. At this stage, as shown, the seed crystal substrate is not present in the melt. In order to stir Ga and Na, the crucible was swung so that the melt did not adhere to the seed crystal substrate. In order to prevent the oxidation of GaN, nitrogen gas was used as the atmospheric gas.
(3)次に、回転軸を中心に坩堝を回転させ種結晶基板を融液中に入れ、結晶育成を開始した。 (3) Next, the crucible was rotated around the rotation axis, the seed crystal substrate was placed in the melt, and crystal growth was started.
(4)結晶育成中は、融液を攪拌させるため、1分間に1周期のスピードで坩堝を揺動させた。ただし、育成中は種結晶基板は融液中に存在させた。坩堝を800℃に保持し、圧力を40atm(40×1.013×105Pa)に保持し、10時間〜48時間LPE成長を行った。 (4) During crystal growth, the crucible was swung at a speed of one cycle per minute in order to stir the melt. However, the seed crystal substrate was present in the melt during the growth. The crucible was kept at 800 ° C., the pressure was kept at 40 atm (40 × 1.013 × 10 5 Pa), and LPE growth was performed for 10 hours to 48 hours.
(5)育成終了後は、図示するように坩堝を回転させ、融液中から基板を取り出し、融液温度を降下させた。 (5) After completion of the growth, the crucible was rotated as shown in the figure, the substrate was taken out of the melt, and the melt temperature was lowered.
前記方法でGaN結晶を成長させたところ、結晶核発生領域から結晶成長が開始され、ラテラル(横方向)成長によって、良好なGaN単結晶を育成できた。 When a GaN crystal was grown by the above method, crystal growth started from the crystal nucleus generation region, and a good GaN single crystal could be grown by lateral (lateral direction) growth.
本実施例では、Naのみのフラックスを用いたが、Li、Na、KフラックスやCa、Sr、Baフラックス、またはアルカリ金属とアルカリ土類金属との混合フラックスを用いても、同様の効果が得られる。例えば、NaとCaとの混合フラックスでは、Caを10%程度混入することで、より低圧での結晶育成が可能となる。 In this embodiment, a flux containing only Na is used, but the same effect can be obtained by using Li, Na, K flux, Ca, Sr, Ba flux, or a mixed flux of alkali metal and alkaline earth metal. It is done. For example, in a mixed flux of Na and Ca, it is possible to grow crystals at a lower pressure by mixing about 10% of Ca.
実施例2は、前記実施形態1の第1の例で説明した方法により、III族窒化物結晶を製造した一例である。 Example 2 is an example in which a group III nitride crystal was produced by the method described in the first example of the first embodiment.
まず、図5(a)に示すように、サファイア基板21上に、GaNからなる下地層51を形成した。下地層51は、サファイア基板21の温度を約1020℃〜1100℃になるように加熱したのち、トリメチルガリウム(TMG)とNH3とを基板上に供給することによって形成した。次に、下地層51が形成されたサファイア基板21を成長装置から取り出し、大気中に曝露した。そして、基板を装置に再びセットし、サファイア基板21の温度を約1020℃〜1100℃になるように加熱したのち、トリメチルガリウム(TMG)とNH3とを基板上に供給することによって、GaNを含む半導体層52を形成した。このとき、下地層51の表面は大気曝露されているため、下地層51から結晶成長した半導体層52の表面にはピットやヒロックなどが形成され、これらが形成されている部分が結晶核発生領域52aとなる。
First, as shown in FIG. 5A, a
前記方法で半導体層52を作製し、さらにそれを用いてLPE法で結晶成長を行った。得られた結晶を評価したところ、結晶核発生領域から結晶成長が開始されており、ラテラル(横方向)成長により、良好な単結晶が育成できた。
The
実施例3は、機械加工によって、結晶核発生領域を形成する方法により、III族窒化物結晶を製造した一例である。 Example 3 is an example in which a group III nitride crystal was manufactured by a method of forming a crystal nucleus generation region by machining.
まず、図6(a)に示すように、サファイア基板21上に、半導体層22を形成した。図6(a)の工程は、図2(a)の工程と同じである。次に、スクライバーによって、半導体層22の表面に、500μmピッチで深さ10μmの溝を碁盤の目状に形成した。図6(b)に示すように、この溝の部分(スクライブ跡)が結晶核発生領域22aとなる。スクライバーの針にはダイヤモンドを用いた。なお、溝は、ダイシング装置を用いて形成してもよい。
First, as shown in FIG. 6A, the
また、高速にGaN半導体層を形成することによって、結晶核発生領域を形成させた。高速に成長させる方法としては、MOCVD法よりも、HVPE法が適している。図7(a)に、MOCVD法によって形成されたGaN半導体層のフォトルミネッセンス(PL)発光のスペクトラムを示し、図7(b)に、HVPE法によって高速成長させたGaN半導体層のPL発光のスペクトラムを示す。PL発光は、0.5mWの325nmHe−Cdレーザによって励起し、PL発光強度を分光器により測定した。HVPE法で作製したGaN層では、420nm帯のブルーバンドのPL発光強度が大きいことがわかる。要因としては、窒素欠陥が考えられる。窒素欠陥が多くある基板では、結晶核発生領域が多く存在し、LPE法による結晶成長を容易に実現できた。この方法でLPE結晶成長を行い、得られた結晶を評価したところ、結晶核発生領域から結晶成長が開始されており、ラテラル(横方向)成長により、良好な単結晶を育成できた。 In addition, the crystal nucleation region was formed by forming the GaN semiconductor layer at high speed. As a method for growing at high speed, the HVPE method is more suitable than the MOCVD method. FIG. 7A shows a photoluminescence (PL) emission spectrum of a GaN semiconductor layer formed by the MOCVD method, and FIG. 7B shows a PL emission spectrum of a GaN semiconductor layer grown at a high speed by the HVPE method. Indicates. PL emission was excited by a 0.5 mW 325 nm He—Cd laser, and the PL emission intensity was measured with a spectrometer. It can be seen that the PL emission intensity of the 420 nm band blue band is high in the GaN layer manufactured by the HVPE method. Nitrogen defects are considered as a factor. A substrate with many nitrogen defects has many crystal nucleus generation regions, and crystal growth by the LPE method can be easily realized. When LPE crystal growth was performed by this method and the obtained crystal was evaluated, crystal growth started from the crystal nucleus generation region, and a good single crystal could be grown by lateral (lateral) growth.
この実施例は、X線回折ツイスト角が680秒以下の結晶核発生領域を備えた半導体層上に、III族窒化物結晶を形成させた一例である。 In this example, a group III nitride crystal is formed on a semiconductor layer having a crystal nucleus generation region with an X-ray diffraction twist angle of 680 seconds or less.
(実施例4−1〜4−6)
ツイスト角が、60秒(実施例4−1)、120秒(実施例4−2)、312秒(実施例4−3)、355秒(実施例4−4)、412秒(実施例4−5)、680秒(実施例4−6)である結晶核発生領域を備えた半導体層を用い、850℃、35atm(35×1.013×105Pa)〜40atm(40×1.013×105Pa)の条件下で、反応ガスとして窒素ガスを使用し、96時間〜200時間、前記半導体層上に窒化ガリウム結晶を成長させた。
(Examples 4-1 to 4-6)
The twist angle was 60 seconds (Example 4-1), 120 seconds (Example 4-2), 312 seconds (Example 4-3), 355 seconds (Example 4-4), 412 seconds (Example 4). -5), using a semiconductor layer having a crystal nucleus generation region of 680 seconds (Example 4-6), 850 ° C., 35 atm (35 × 1.013 × 10 5 Pa) to 40 atm (40 × 1.013) Under conditions of × 10 5 Pa), a gallium nitride crystal was grown on the semiconductor layer for 96 hours to 200 hours using nitrogen gas as a reaction gas.
(比較例1〜2)
比較例1から2として、ツイスト角が、752秒(実施例4−1)、882秒(実施例4−2)である結晶核発生領域を備えた半導体層を用い、前記実施例4−1と同様にして、窒化ガリウム結晶を成長させた。
(Comparative Examples 1-2)
As Comparative Examples 1 and 2, a semiconductor layer having a crystal nucleus generation region with a twist angle of 752 seconds (Example 4-1) and 882 seconds (Example 4-2) was used, and Example 4-1 was used. In the same manner as described above, a gallium nitride crystal was grown.
なお、実施例4−1および4−2で使用した半導体層は、HVPEまたはLPEで作製した厚膜結晶を使用し、そのチルト角(X線(0002)回折のロッキングカーブの半値幅)は、50秒〜150秒程度であった。また、実施例4−3〜4−6および比較例1から2で使用した半導体層は、チルト角が150秒〜300秒程度であった。キャリア濃度は、1×1016〜5×1016(cm-3)であった。 In addition, the semiconductor layer used in Examples 4-1 and 4-2 uses a thick film crystal manufactured by HVPE or LPE, and its tilt angle (half-value width of rocking curve of X-ray (0002) diffraction) is It was about 50 seconds to 150 seconds. The semiconductor layers used in Examples 4-3 to 4-6 and Comparative Examples 1 and 2 had a tilt angle of about 150 seconds to 300 seconds. The carrier concentration was 1 × 10 16 to 5 × 10 16 (cm −3 ).
実施例4−1〜4−6および比較例1〜2の窒化ガリウム結晶の育成結果(平均膜厚、品質)を、使用した結晶核発生領域のツイスト角と合わせて下記表1に示す。なお、得られた窒化ガリウム結晶の厚みが、100μm〜1500μmであれば厚膜と、5μm〜99μmであれば薄膜とした。また、着色とは、結晶が黒色または茶褐色であったことを意味する。 The growth results (average film thickness and quality) of Examples 4-1 to 4-6 and Comparative Examples 1 and 2 are shown in Table 1 below together with the twist angle of the crystal nucleus generation region used. When the thickness of the obtained gallium nitride crystal is 100 μm to 1500 μm, a thick film is formed, and when the thickness is 5 μm to 99 μm, a thin film is formed. Moreover, coloring means that the crystal | crystallization was black or brown.
(表1)
ツイスト角(秒) 結晶の色 厚み 備考
実施例4−1 60 透明 厚膜
実施例4−2 120 透明 厚膜
実施例4−3 312 透明 厚膜
実施例4−4 355 透明 厚膜
実施例4−5 412 透明 厚膜
実施例4−6 680 ほぼ透明 厚膜
比較例1 752 着色 薄膜 再現性低下
比較例2 880 着色 薄膜 再現性低下
(Table 1)
Twist angle (seconds) Crystal color Thickness Remarks
Example 4-1 60 Transparent thick film Example 4-2 120 Transparent thick film Example 4-3 312 Transparent thick film Example 4-4 355 Transparent thick film Example 4-5 412 Transparent thick film Example 4-6 680 Almost transparent thick film Comparative example 1 752 Colored thin film Reproducibility decline Comparative example 2 880 Colored thin film Reproducibility decline
前記表1に示すように、結晶核発生領域のツイスト角が680秒以下である実施例4−1〜4−6では、透明で、厚膜の窒化ガリウム結晶が得られた。また、比較例1および2では、同一条件で成長させたにも関わらず、結晶核発生領域のツイスト角が680秒を超えるため、得られた結晶は、茶褐色から黒色に着色し、薄膜である場合がしばしば観察された。これらの結果より、核発生層のツイスト角が680秒以下の場合、より一層高品質で、厚膜の窒化ガリウム結晶がえられることがわかった。 As shown in Table 1, in Examples 4-1 to 4-6 in which the twist angle of the crystal nucleus generation region was 680 seconds or less, transparent and thick gallium nitride crystals were obtained. In Comparative Examples 1 and 2, since the twist angle of the crystal nucleus generation region exceeds 680 seconds despite being grown under the same conditions, the obtained crystal is colored from brown to black and is a thin film. Cases were often observed. From these results, it has been found that when the twist angle of the nucleation layer is 680 seconds or less, a thicker gallium nitride crystal can be obtained with higher quality.
この実施例は、キャリア濃度が1×1017cm-3以下の結晶核発生領域を備えた半導体層上に、III族窒化物結晶を形成させた一例である。 This example is an example in which a group III nitride crystal is formed on a semiconductor layer having a crystal nucleus generation region having a carrier concentration of 1 × 10 17 cm −3 or less.
(実施例5−1〜5−5)
キャリア濃度が、1×1016cm-3(実施例5−1)、3×1016cm-3(実施例5−2)、5×1016cm-3(実施例5−3)、8×1016cm-3(実施例5−4)、1×1017cm-3(実施例5−5)である結晶核発生領域を備えた半導体層を用い、850℃、35atm(35×1.013×105Pa)〜40atm(40×1.013×105Pa)の条件下で、反応ガスとして窒素ガスを使用し、96時間〜200時間、前記半導体層上に窒化ガリウム結晶を成長させた。なお、本実施例では、例えば、成長速度や成長温度、ならびに条件の異なる石英反応管を使用することでキャリア濃度の制御を行った。前記条件の異なる石英反応管としては、例えば、交換直後の石英反応管や、十分に枯れた石英反応管等を使用した。
(Examples 5-1 to 5-5)
Carrier concentration is 1 × 10 16 cm −3 (Example 5-1), 3 × 10 16 cm −3 (Example 5-2), 5 × 10 16 cm −3 (Example 5-3), 8 Using a semiconductor layer having a crystal nucleus generation region of × 10 16 cm −3 (Example 5-4) and 1 × 10 17 cm −3 (Example 5-5), 850 ° C., 35 atm (35 × 1 A gallium nitride crystal is grown on the semiconductor layer for 96 hours to 200 hours using nitrogen gas as a reaction gas under the conditions of .013 × 10 5 Pa) to 40 atm (40 × 1.013 × 10 5 Pa) I let you. In this example, the carrier concentration was controlled by using, for example, quartz reaction tubes having different growth rates, growth temperatures, and conditions. As the quartz reaction tube having different conditions, for example, a quartz reaction tube immediately after replacement or a sufficiently dead quartz reaction tube was used.
(比較例3〜4)
比較例3および4として、キャリア濃度が、3×1017cm-3(比較例3)、5×1017cm-3(比較例4)である結晶核発生領域を備えた半導体層を用い、前記実施例5−1と同様にして、窒化ガリウム結晶を成長させた。なお、実施例5−1〜5−5および比較例3〜4で使用した結晶核発生領域のツイスト角は、約500秒前後、チルト角は200秒〜300秒であった。
(Comparative Examples 3-4)
As Comparative Examples 3 and 4, a semiconductor layer having a crystal nucleus generation region having a carrier concentration of 3 × 10 17 cm −3 (Comparative Example 3) and 5 × 10 17 cm −3 (Comparative Example 4) was used. A gallium nitride crystal was grown in the same manner as in Example 5-1. In addition, the twist angle of the crystal nucleus generation region used in Examples 5-1 to 5-5 and Comparative Examples 3 to 4 was about 500 seconds, and the tilt angle was 200 seconds to 300 seconds.
実施例5−1〜5−5および比較例3〜4の窒化ガリウム結晶の育成結果(平均膜厚、品質)を、使用した結晶核発生領域のキャリア濃度と合わせて下記表2に示す。なお、得られた窒化ガリウム結晶の厚みが、100μm〜1500μmであれば厚膜と、5μm〜99μmであれば薄膜とした。また、着色とは、結晶が黒色または茶褐色であったことを意味する。 The growth results (average film thickness and quality) of the gallium nitride crystals of Examples 5-1 to 5-5 and Comparative Examples 3 to 4 are shown in Table 2 below together with the carrier concentration in the crystal nucleus generation region used. When the thickness of the obtained gallium nitride crystal is 100 μm to 1500 μm, a thick film is formed, and when the thickness is 5 μm to 99 μm, a thin film is formed. Moreover, coloring means that the crystal | crystallization was black or brown.
(表2)
キャリア濃度 結晶の色 厚み 備考
(cm -3 )
実施例5−1 1×1016 透明 厚膜
実施例5−2 3×1016 透明 厚膜
実施例5−3 5×1016 透明 厚膜
実施例5−4 8×1016 透明 厚膜
実施例5−5 1×1017 ほぼ透明 厚膜
比較例3 3×1017 着色 厚膜 再現性低下
比較例4 5×1017 着色 薄膜 再現性低下
(Table 2)
Carrier concentration Crystal color Thickness Remarks
(Cm -3 )
Example 5-1 1 × 10 16 transparent thick film Example 5-2 3 × 10 16 transparent thick film Example 5-3 5 × 10 16 transparent thick film Example 5-4 8 × 10 16 transparent thick film Example 5-5 1 × 10 17 Almost transparent thick film Comparative Example 3 3 × 10 17 colored thick film Reproducibility decreased Comparative Example 4 5 × 10 17 colored thin film Reproducible decreased
前記表2に示すように、結晶核発生領域のキャリア濃度が1×1017cm-3以下である実施例5−1〜5−5では、透明で、厚膜の窒化ガリウム結晶が得られた。また、比較例5−1および5−2では、同一条件で成長させたにも関わらず、結晶核発生領域のキャリア濃度が1×1017cm-3を超えるため、得られた結晶は、茶褐色から黒色に着色し、薄膜である場合がしばしば観察された。これらの結果より、核発生層のキャリア濃度が1×1017cm-3以下の場合、より一層高品質で、厚膜の窒化ガリウム結晶がえられることがわかった。 As shown in Table 2, in Examples 5-1 to 5-5 in which the carrier concentration in the crystal nucleus generation region was 1 × 10 17 cm −3 or less, transparent and thick gallium nitride crystals were obtained. . In Comparative Examples 5-1 and 5-2, although the carrier concentration in the crystal nucleus generation region exceeded 1 × 10 17 cm −3 even though it was grown under the same conditions, the obtained crystal was brown. It was often observed that the film was colored from black to black and was a thin film. From these results, it was found that when the carrier concentration of the nucleation layer is 1 × 10 17 cm −3 or less, a thicker gallium nitride crystal can be obtained with higher quality.
比較例のように結晶が着色すると、例えば発光素子の基板として用いた場合、光の吸収層となり、光を吸収するので発熱や出力特性の劣化の原因となる。また、成長できる膜厚の低下は、結晶の生産性を低下させる。 When the crystal is colored as in the comparative example, for example, when used as a substrate of a light emitting element, it becomes a light absorbing layer and absorbs light, which causes heat generation and deterioration of output characteristics. In addition, a reduction in the film thickness that can be grown reduces crystal productivity.
なお、キャリア濃度の違いにより成長させる結晶の膜厚等が異なるのは、以下のような理由が考えられる。キャリア濃度が高い半導体層は、表面の不純物濃度が高いと考えられる。そのため、C軸に垂直な方向への成長(横方向成長)を妨げる原因となるピンニングが発生する結果、横方向への成長が妨げられる。この結果、同一条件下で成長させた場合でも、結晶の不純物量の取り込み量が大きくなり、結晶の着色や、成長速度の低下が生じると考えられる。 In addition, the following reasons can be considered that the thickness of the crystal to be grown differs depending on the carrier concentration. A semiconductor layer having a high carrier concentration is considered to have a high impurity concentration on the surface. For this reason, as a result of the occurrence of pinning that prevents growth in the direction perpendicular to the C-axis (lateral growth), growth in the horizontal direction is hindered. As a result, even when grown under the same conditions, it is considered that the amount of incorporation of the impurity amount of the crystal becomes large, and the crystal is colored and the growth rate is reduced.
以上のように、本発明によれば、高品位であり、製造効率も高く、しかも半導体製造プロセスの基板として有用で、半導体基板として使用可能なIII族窒化物結晶の製造方法が提供できる。これによって、半導体基板や、それを用いた半導体装置が提供できる。 As described above, according to the present invention, it is possible to provide a method for producing a group III nitride crystal that has high quality, high production efficiency, is useful as a substrate for a semiconductor production process, and can be used as a semiconductor substrate. Thereby, a semiconductor substrate and a semiconductor device using the same can be provided.
11 基板
12、22、52 半導体層
12a、22a、52a 結晶核発生領域
13 III族窒化物結晶
21 サファイア基板
23 LPE−GaN層
24 レジストパターン
51 下地層
11
Claims (18)
(ii)窒素を含む雰囲気中において、ガリウム、アルミニウムおよびインジウムからなる群から選択される少なくとも1つのIII族元素と、アルカリ金属およびアルカリ土類金属の少なくとも一方と、窒素とを含む融液に前記半導体層の前記結晶核発生領域を接触させることによって、前記半導体層上にIII族窒化物結晶を成長させる工程とを含むIII族窒化物結晶の製造方法。 (I) A semiconductor layer made of a semiconductor represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1) and having a crystal nucleus generation region on the surface Forming a step;
(Ii) in an atmosphere containing nitrogen, the melt containing at least one group III element selected from the group consisting of gallium, aluminum and indium, at least one of an alkali metal and an alkaline earth metal, and nitrogen And a step of growing a group III nitride crystal on the semiconductor layer by bringing the crystal nucleus generation region of the semiconductor layer into contact with each other.
(i−1)組成式AlsGatIn1-s-tN(ただし0≦s≦1、0≦t≦1、s+t≦1)で表される半導体で形成される下地層を形成する工程と、
(i−2)前記下地層の表面を大気曝露する工程と、
(i−3)前記下地層上に、組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体を成長させることによって前記半導体層を形成する工程とを含み、
前記結晶核発生領域が、ピットおよびヒロックの少なくとも一方を含む請求項1から3のいずれかに記載の製造方法。 The step (i)
(I-1) forming a base layer formed of a semiconductor represented by the composition formula Al s Ga t In 1-st N ( provided that 0 ≦ s ≦ 1,0 ≦ t ≦ 1, s + t ≦ 1) ,
(I-2) exposing the surface of the base layer to the atmosphere;
(I-3) By growing a semiconductor represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1) on the underlayer. Forming the semiconductor layer,
The manufacturing method according to claim 1, wherein the crystal nucleus generation region includes at least one of pits and hillocks.
(i−a)組成式AluGavIn1-u-vN(ただし0≦u≦1、0≦v≦1、u+v≦1)で表される半導体で形成される半導体層を形成する工程と、
(i−b)前記半導体層の表面を加工することによって前記結晶核発生領域を形成する工程とを含む請求項1から3のいずれかに記載の製造方法。 The step (i)
(Ia) forming a semiconductor layer formed of a semiconductor represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, u + v ≦ 1); ,
(Ib) The manufacturing method in any one of Claim 1 to 3 including the process of forming the said crystal nucleus generation | occurrence | production area | region by processing the surface of the said semiconductor layer.
前記(i−b)の工程において、表面が(0001)面に対して傾斜した面となるように前記半導体層の表面を研磨する請求項5に記載の製造方法。 In the step (ia), the semiconductor layer is formed so that the surface of the semiconductor layer is a (0001) plane,
The manufacturing method according to claim 5, wherein in the step (ib), the surface of the semiconductor layer is polished so that the surface is inclined with respect to the (0001) plane.
前記基板が、請求項13または14に記載のIII族窒化物結晶である電子デバイス。 An electronic device comprising a semiconductor element formed on a substrate,
An electronic device, wherein the substrate is a group III nitride crystal according to claim 13 or 14.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004187983A JP4554287B2 (en) | 2003-07-02 | 2004-06-25 | Group III nitride crystal manufacturing method and semiconductor substrate manufacturing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003190554 | 2003-07-02 | ||
JP2004187983A JP4554287B2 (en) | 2003-07-02 | 2004-06-25 | Group III nitride crystal manufacturing method and semiconductor substrate manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005039248A true JP2005039248A (en) | 2005-02-10 |
JP4554287B2 JP4554287B2 (en) | 2010-09-29 |
Family
ID=34220591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004187983A Expired - Fee Related JP4554287B2 (en) | 2003-07-02 | 2004-06-25 | Group III nitride crystal manufacturing method and semiconductor substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4554287B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007066657A1 (en) * | 2005-12-05 | 2007-06-14 | Meijo University | Method of light therapy by semiconductor light emitting device and light therapeutic system by semiconductor light emitting device |
JP2007311733A (en) | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | Field-effect transistor |
WO2008087930A1 (en) * | 2007-01-16 | 2008-07-24 | Showa Denko K.K. | Iii nitride compound semiconductor element and method for manufacturing the same, iii nitride compound semiconductor light emitting element and method for manufacturing the same, and lamp |
JP2009161398A (en) * | 2008-01-07 | 2009-07-23 | Ngk Insulators Ltd | Method for manufacturing nitride single crystal |
JPWO2010084675A1 (en) * | 2009-01-21 | 2012-07-12 | 日本碍子株式会社 | Group 3B nitride crystal plate |
JP2013173648A (en) * | 2012-02-26 | 2013-09-05 | Osaka Univ | Method for producing group iii nitride crystal, group iii nitride crystal and semiconductor device |
JP2014122122A (en) * | 2012-12-20 | 2014-07-03 | Shinshu Univ | Crystal film formed body and production method thereof |
WO2018078962A1 (en) * | 2016-10-27 | 2018-05-03 | 株式会社サイオクス | SEMI-INSULATING CRYSTALS, n-TYPE SEMICONDUCTOR CRYSTALS, AND p-TYPE SEMICONDUCTOR CRYSTALS |
US11008671B2 (en) | 2018-07-30 | 2021-05-18 | Sciocs Company Limited | Nitride crystal |
US11339053B2 (en) | 2018-07-30 | 2022-05-24 | Sciocs Company Limited | Nitride crystal |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004224600A (en) * | 2003-01-20 | 2004-08-12 | Matsushita Electric Ind Co Ltd | Manufacturing method of group iii nitride substrate, and semiconductor device |
JP2004247711A (en) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | Method for fabricating nitride substrate of group 3 element |
JP2004244307A (en) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | Method for producing group iii nitride substrate, and semiconductor device |
-
2004
- 2004-06-25 JP JP2004187983A patent/JP4554287B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004224600A (en) * | 2003-01-20 | 2004-08-12 | Matsushita Electric Ind Co Ltd | Manufacturing method of group iii nitride substrate, and semiconductor device |
JP2004247711A (en) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | Method for fabricating nitride substrate of group 3 element |
JP2004244307A (en) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | Method for producing group iii nitride substrate, and semiconductor device |
Non-Patent Citations (1)
Title |
---|
JPN7010000946, 井村将隆ら, "MOVPE−GaN上にNaフラックスを用いて成長したGaNの微細構造・光学特性評価", 第50回応用物理学関係連合講演会講演予稿集, 20030327, 第1分冊, p.406 * |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007151807A (en) * | 2005-12-05 | 2007-06-21 | Univ Meijo | Phototherapy method by semiconductor light-emitting element, and phototherapy system by semiconductor light-emitting element |
WO2007066657A1 (en) * | 2005-12-05 | 2007-06-14 | Meijo University | Method of light therapy by semiconductor light emitting device and light therapeutic system by semiconductor light emitting device |
JP2007311733A (en) | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | Field-effect transistor |
WO2008087930A1 (en) * | 2007-01-16 | 2008-07-24 | Showa Denko K.K. | Iii nitride compound semiconductor element and method for manufacturing the same, iii nitride compound semiconductor light emitting element and method for manufacturing the same, and lamp |
JP2009123718A (en) * | 2007-01-16 | 2009-06-04 | Showa Denko Kk | Group iii nitride compound semiconductor element and its manufacturing method, group iii nitride compound semiconductor light-emitting element and its manufacturing method, and lamp |
JP2009161398A (en) * | 2008-01-07 | 2009-07-23 | Ngk Insulators Ltd | Method for manufacturing nitride single crystal |
US9677192B2 (en) | 2009-01-21 | 2017-06-13 | Ngk Insulators, Ltd. | Group 3B nitride crystal substrate |
JPWO2010084675A1 (en) * | 2009-01-21 | 2012-07-12 | 日本碍子株式会社 | Group 3B nitride crystal plate |
JP5688294B2 (en) * | 2009-01-21 | 2015-03-25 | 日本碍子株式会社 | Group 3B nitride crystal plate |
JP2013173648A (en) * | 2012-02-26 | 2013-09-05 | Osaka Univ | Method for producing group iii nitride crystal, group iii nitride crystal and semiconductor device |
JP2014122122A (en) * | 2012-12-20 | 2014-07-03 | Shinshu Univ | Crystal film formed body and production method thereof |
WO2018078962A1 (en) * | 2016-10-27 | 2018-05-03 | 株式会社サイオクス | SEMI-INSULATING CRYSTALS, n-TYPE SEMICONDUCTOR CRYSTALS, AND p-TYPE SEMICONDUCTOR CRYSTALS |
JP2018070405A (en) * | 2016-10-27 | 2018-05-10 | 株式会社サイオクス | Semi-insulating crystal, n-type semiconductor crystal, and p-type semiconductor crystal |
CN109891007A (en) * | 2016-10-27 | 2019-06-14 | 赛奥科思有限公司 | Half insulation crystal, n-type semiconductor crystal and p-type semiconductor crystal |
US10978294B2 (en) | 2016-10-27 | 2021-04-13 | Sciocs Company Limited | Semi-insulating crystal, N-type semiconductor crystal and P-type semiconductor crystal |
CN109891007B (en) * | 2016-10-27 | 2021-06-25 | 赛奥科思有限公司 | Semi-insulating crystal, n-type semiconductor crystal, and p-type semiconductor crystal |
JP7041461B2 (en) | 2016-10-27 | 2022-03-24 | 株式会社サイオクス | Semi-insulating crystals, n-type semiconductor crystals and p-type semiconductor crystals |
US11008671B2 (en) | 2018-07-30 | 2021-05-18 | Sciocs Company Limited | Nitride crystal |
US11339053B2 (en) | 2018-07-30 | 2022-05-24 | Sciocs Company Limited | Nitride crystal |
Also Published As
Publication number | Publication date |
---|---|
JP4554287B2 (en) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588340B2 (en) | Method for manufacturing group III nitride substrate | |
US7227172B2 (en) | Group-III-element nitride crystal semiconductor device | |
JP4422473B2 (en) | Method for manufacturing group III nitride substrate | |
JP5026271B2 (en) | Method for producing hexagonal nitride single crystal, method for producing hexagonal nitride semiconductor crystal and hexagonal nitride single crystal wafer | |
US7176115B2 (en) | Method of manufacturing Group III nitride substrate and semiconductor device | |
US7524691B2 (en) | Method of manufacturing group III nitride substrate | |
US7221037B2 (en) | Method of manufacturing group III nitride substrate and semiconductor device | |
US7125801B2 (en) | Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same | |
US8231726B2 (en) | Semiconductor light emitting element, group III nitride semiconductor substrate and method for manufacturing such group III nitride semiconductor substrate | |
JP4783483B2 (en) | Semiconductor substrate and method for forming semiconductor substrate | |
US7309534B2 (en) | Group III nitride crystals usable as group III nitride substrate, method of manufacturing the same, and semiconductor device including the same | |
US7255742B2 (en) | Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device | |
JP4597534B2 (en) | Method for manufacturing group III nitride substrate | |
JP2004224600A (en) | Manufacturing method of group iii nitride substrate, and semiconductor device | |
JP4397695B2 (en) | Method for manufacturing group III nitride substrate | |
JP4981602B2 (en) | Method for manufacturing gallium nitride substrate | |
JP2000082676A (en) | Crystal growth method of nitride compound semiconductor, light-emitting device, and its manufacture | |
JP4618836B2 (en) | Nitride-based compound semiconductor substrate and method for manufacturing the same | |
JP4920875B2 (en) | Method for producing group III nitride crystal and method for producing group III nitride substrate | |
JP4486435B2 (en) | Group III nitride crystal substrate manufacturing method and etching solution used therefor | |
JP4554287B2 (en) | Group III nitride crystal manufacturing method and semiconductor substrate manufacturing method | |
JP2004300024A (en) | Method for manufacturing nitride crystal of group iii element, nitride crystal of group iii element obtained by the same, and semiconductor device obtained by using the same | |
JP4824920B2 (en) | Group III element nitride crystal semiconductor device | |
JP2005119893A (en) | Inorganic composition, its production method, and method for producing nitride of group iii element using the same | |
JP2003218468A (en) | Semiconductor laser element and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4554287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |