[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005039088A - 切削方法、切削装置及び半導体装置の製造方法 - Google Patents

切削方法、切削装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005039088A
JP2005039088A JP2003275400A JP2003275400A JP2005039088A JP 2005039088 A JP2005039088 A JP 2005039088A JP 2003275400 A JP2003275400 A JP 2003275400A JP 2003275400 A JP2003275400 A JP 2003275400A JP 2005039088 A JP2005039088 A JP 2005039088A
Authority
JP
Japan
Prior art keywords
cutting
layer
semiconductor device
device group
rotating body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003275400A
Other languages
English (en)
Inventor
Kojiro Kameyama
工次郎 亀山
Kiyoshi Mita
清志 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003275400A priority Critical patent/JP2005039088A/ja
Priority to CNB2004100616984A priority patent/CN1324658C/zh
Priority to US10/892,398 priority patent/US7056768B2/en
Publication of JP2005039088A publication Critical patent/JP2005039088A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】バリを効果的に除去可能とする。
【解決手段】延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されて成る半導体装置群の境界部を切削して個々の半導体装置を分離するための切削方法であって、第１の回転体を、前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１及び前記第２の層を切削する切削工程と、前記第１の回転体よりも軟質であり且つ幅が同等以上の第２の回転体を、前記半導体装置群の切削された境界部から前記積層方向へ移動せしめて、前記第１の層におけるバリを除去するためのバリ除去工程と、を有する。
【選択図】図１

Description

本発明は、バリを効果的に除去可能な切削方法、切削装置及び半導体装置の製造方法に関する。
半導体装置の製造工程では、ダイサーやダイシングソー等と呼ばれる切削装置（以下に示す特許文献１参照）を利用して、半導体ウエハー（『半導体装置群』）上に所定の回路パターンが形成された各区画領域（チップ：『半導体装置』）を分離するための切削工程や、チップの搭載ならびにワイヤボンディングが施されており且つ絶縁性を有する封止材によって封止された状態にある板状のリードフレーム（『半導体装置群』）から各区画領域（パッケージ：『半導体装置』）を分離するための切削工程が行われる。
ここで、半導体ウエハーの切削工程は、回転駆動された環状の切削ブレードに対して、当該半導体ウエハーを切削ラインに沿う方向へ移動させることで行われる。なお、半導体ウエハーでは、硬くて脆い性質を示すシリコン基板（『第２の層』）の上にアルミニウムや銅等の軟らかくて延性を示す金属を材料としたメタル配線層（『第１の層』）が積層されており、各チップの境界に積層されたメタル配線層及びシリコン基板が当該切削工程によって切削される。
一方、封止後のリードフレームの切削工程もまた同様に、回転駆動された切削ブレードに対して、当該リードフレームを切削ラインに沿う方向へ移動させることで行われる。なお、封止後のリードフレームにおける各パッケージの少なくとも側面の側には、実装面の側にある銅、アルミニウム又は鉄・ニッケルの合金等を材料とした電極（『第１の層』）上に、熱硬化性樹脂や熱可塑性樹脂等の硬くて脆い封止材層（『第２の層』）が積層されており、各チップの境界に積層された電極及び封止材層が当該切削工程によって切削される。
特開２００１−７７０５５号公報
ところで、前述した切削工程では、銅やアルミニウムなど軟らかくて延性を示す金属材料を切削することになるが、この種の金属材料を切削した場合、その切削断面にバリ（余分な材料、屑）が発生することが知られている。
ここで、この発生したバリを介して、チップの表面周辺部に配置された電極（ボンディングパッド）間やパッケージの実装面周辺部に配置された電極（外部端子）間が短絡してしまい、半導体装置の製造不良を増発する恐れがある。
さらに、近年の半導体装置に対する小型化・薄型化の流れに伴ってファインピッチ技術が採用されてきており、狭小化されたピッチ間隔でバリが発生してしまうと、前述した課題が顕在化することになりかねない。
本発明は、前述した課題に鑑みてなされたものであり、バリを効果的に除去可能な切削方法ならびに切削装置を提供することを目的とする。
前記課題を解決するための主たる本発明は、延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されて成る半導体装置群の境界部を切削して個々の半導体装置を分離するための切削方法であって、第１の回転体を、前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１及び前記第２の層を切削する切削工程と、前記第１の回転体よりも軟質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅以上の第２の回転体を、前記半導体装置群の切削された境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１の層におけるバリを除去するためのバリ除去工程と、を有することとする。
また、本発明は、前述した個々の半導体装置を分離するための切削方法であって、延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されてなる半導体装置群の境界部を切削して個々の半導体装置を分離するための切削方法であって、第１の回転体を、前記第１の層側となる前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第１の層を切削するとともに前記第１の層におけるバリを除去するための第１の切削工程と、前記第１の回転体よりも硬質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅未満となる第２の回転体を、前記第１の層が切削された前記境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第２の層を切削する第２の切削工程と、を有することとする。
本発明によれば、第１及び第２の層を切削する場合に、延性を有する第１の層におけるバリを効果的に除去することができる。
本発明の他の特徴については、添付図面及び本明細書の記載により明らかにする。
本発明によれば、バリを効果的に除去可能な切削方法及び切削装置を提供することができる。
＝＝＝ 実施例 ＝＝＝
以下、本発明の実施形態を図面に基づいて具体的に説明する。
＜半導体装置の構成＞
図１は、本発明に係る切削方法を踏まえて製造される半導体装置１００の一実施形態を示す斜視図である。
本発明に係る半導体装置１００は、同図に示すようにＶＱＦＮ（Very Quad Flat Nonleaded Package）やＶＳＯＮ(Very Thin Small Outline Nonleaded Package)など、プリント基板と接合材を介して接合される側の実装面（底面）から外部端子１０６を露出させたノンリード型半導体装置とすることができる。なお、本発明に係る半導体装置１００は、ノンリード型に限定されないのは言うまでもなく、ＢＧＡ（Ball Grid Array）などその他のＣＳＰ（Chip Size Package）としてもよい。また、ＦＢＧＡ(Fine-Pitch BGA)やＦＬＧＡ(Fine-Pitch Land Grid Array)などのプリント基板又はフレキシブル基板を採用したパッケージとしてもよい。以下では、ノンリード型を例に挙げて説明する。
図２は、半導体装置１００の断面図である。同図に示すように、銅等で構成されるダイパッド１０１上には、銀ペーストなどのダイボンディング用の接合材１０２を介して半導体素子１０３が固着（ダイボンディング）されている。半導体素子１０３の表面には電極パッド（不図示）が形成されており、当該電極パッドと銅等で構成されるボンディングパッド１０４とが金属細線１０５を介して電気的に接続（ワイヤボンディング）される。なお、ボンディングパッド１０４は、封止材１０７との密着性（アンカー効果）を向上させるべく、当該半導体装置１００の上面側に突起部を有した形状を採用しているが、勿論当該突起部を除去した形状としてもよい。
ダイパッド１０１、半導体素子１０３及びボンディングパッド１０４がそれぞれ電気的に接続された状態で、絶縁性を有する封止材１０７によって封止されて封止体１１０を形成する。なお、封止材１０７としては、エポキシ樹脂等の熱硬化性樹脂（トランスファーモールド法の場合）や、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂（インジェクションモールド法の場合）を採用することができる。
封止後のダイパッド１０１については、その底面を封止体１１０の実装面に露出させなくてもよいし、露出させてもよい。ダイパッド１０１の底面を露出させない場合は、ダイパッド１０１及び半導体素子１０３の絶縁性が確実に保護されることになる。ダイパッド１０１の底面を露出させた場合には、当該底面を封止しない分当該半導体装置１００の厚さを薄くすることができる。また、当該半導体装置１００から発生する熱を当該ダイパッド１０１の底面から放出することも可能となる。
封止後のボンディングパッド１０４については、その底面を封止体１１０の実装面に露出させてある。ここで、封止体１１０の実装面に露出したボンディングパッド１０４の部位が、接合材を介して当該半導体装置１００をプリント基板に接合（実装）するための外部端子１０６を形成することになる。なお、外部端子１０６の上では、半田めっきや金属めっき（ニッケル、金、銀など）といっためっき層１０８が形成される。
以上、半導体装置１００の概要説明である。図２に示すとおり、この半導体装置１００の側面の側では、銅やアルミニウムなど軟らかくて（軟質で）延性を示す材料で構成されるボンディングパッド（『第１の層』）１０４上に、熱硬化性樹脂や熱可塑性樹脂などボンディングパッド１０４より硬くて（硬質で）脆い性質を示す封止材１０７の層（以下、封止材層１０７と称する。『第２の層』）が積層されることになる。
＜切削装置の構成＞
図１及び図２に示した半導体装置１００を製造する工程の中で、半導体装置１００を複数配列して成る後述の導電箔７００から個々の半導体装置１００を分離するための工程を有する。ここで、導電箔７００の各半導体装置１００の境界部を切削する場合、ボンディングパッド１０４と封止材層１０７を併せて切削することになるが、ボンディングパッド１０４は前述したとおり軟質且つ延性を示す材料で構成されるため、当該ボンディングパッド１０４の切削断面にはバリが発生しやすくなる。
そこで、本発明に係る切削方法では、こうしたバリの発生を抑制すべく、図３に示すように、環状のブレードが先端に取り付けられたモーター内蔵スピンドルを２軸分備えており且つ当該２軸分のスピンドルを平行に配置した平行２軸型切削装置（平行２軸型ダイサー又はダイシング装置：『第１の切削装置』）１０００を採用する。なお、以下では、平行２軸型切削装置１０００の場合を説明するが、図４に示すように２軸分のスピンドルを対向して配置した対向２軸型切削装置（対向２軸型ダイサー又はダイシング装置：『第１の切削装置』）を採用してもよい。
平行２軸型切削装置１０００は、切削ブレード（請求項１及び１３に記載の『第１の回転体』）４００を先端に取り付けたスピンドル４１０、バリ除去ブレード（請求項１及び１３に記載の『第２の回転体』）５００を先端に取り付けたスピンドル５１０、ダイシング用粘着シート６００が貼り付けられた当該導電箔７００を吸着保持するためのワークテーブル８００、バリ除去後の導電箔７００をスピン洗浄部（不図示）へ搬送する前にプリ洗浄するためのプリ洗浄ノズル９００等で構成される。
切削ブレード４００は、後述のフルカット工程で使用し、導電箔７００の境界部に形成されたボンディングパッド１０４と封止材層１０７を併せて切削可能な硬度を呈するブレードとする。切削ブレード４００としては、円形基板の周縁にダイヤモンド砥石を備えたダイヤモンドブレードなどが採用できる。
バリ除去ブレード５００は、後述のバリ除去工程で使用し、導電箔７００切削後の切削断面に発生したバリを除去するためのブレードとする。なお、バリ除去ブレード５００は、切削ブレード４００よりも軟質な素材によって構成される。また、バリ除去ブレード５００は、ボンディングパッド１０４の切削断面に発生したバリを除去しやすくするために、ボンディングパッド１０４を構成する材料の軟質且つ延性に応じた軟らかな硬度を呈するブレードを採用することが好ましい。また、バリ除去ブレード５００の回転軸方向の幅は、切削ブレード４００の回転軸方向の幅以上とすることで、切削ブレード４００を一回切削送りした場合に、両側の切削断面を同時になぞってバリを除去することができる。
スピンドル５１０の先端には、前述したバリ除去ブレード５００以外にも研磨加工に用いられるバフ（請求項１及び１３に記載の『第２の回転体』）を取り付けてもよい。なお、バフとは、布を円形に切り抜いて一定の厚みに縫いあわせたものや、布の外周面に研磨剤を塗ったもの等である。バフの素材としては、例えば、前述した布以外にも、鉄、銅や 亜鉛等の合金、プラスティックなどを採用できる。
スピンドル４１０及び５１０は、導電箔７００の切削ラインに沿ったＸ軸方向（図３参照）に並列に配置される。また、スピンドル４１０及び５１０は、夫々不図示の駆動手段によって切削ラインに対して垂直なＹ軸方向（図３参照）にインデックス送りされるとともに、ボンディングパッド１０４と封止材層１０７が積層された方向となるＺ軸方向（図３参照）に切り込み送りされる。そして、ワークテーブル８００は、導電箔７００の切削ラインに沿ったＸ軸方向（図３参照）へ切削送りされる。こうしたスピンドル４１０及び５１０、ワークテーブル８００の一連の動作によって、導電箔７００の一切削ラインに対する切削が行われる。なお、ワークテーブル８００は、切削ブレード４００及びバリ除去ブレード５００が導電箔７００の切削ライン上に位置するようにθ方向へ回転駆動可能である。
ところで、平行２軸型切削装置１０００における切削ブレード４００及びバリ除去ブレード５００の周辺部は、図５に示すような構成となる。ここで、切削ブレード４００の周辺部の構成についてのみ説明する。
まず、切削ブレード４００は、その下部に開口部を有するフランジカバー４２０によって覆われている（図３参照）。フランジカバー４２０には、ワークテーブル８００切削送り側に設置される切削水ノズル４３０と、切削ブレード４００を仕切りとした場合の手前側と奥側（スピンドル４１０側）とで切削ブレード４００を挟み込むように設置された一対の冷却水ノズル４４０ａ及び４４０ｂと、ワークテーブル８００切削送り側に設置される一対の洗浄水ノズル４５０ａ及び４５０ｂが備えられている。
ここで、後述するフルカット工程（Ｓ６０７）及び／又はバリ除去工程（Ｓ６０８）の過程で発生した切削屑（除去された『バリ』）が導電箔７００の実装面上に残存していると、当該導電箔７００を後に乾燥させた場合に当該切削屑を除去しづらくなる。そこで、後述するフルカット工程（Ｓ６０７）又はバリ除去工程（Ｓ６０８）の少なくともいずれか一方の過程で、各ノズル（４３０,４４０,４５０）から射出される水の流れで当該切削屑を導電箔７００の実装面の外周側へ流出するように、各ノズル（４３０,４４０,４５０）における各水の射出方向を設定しておく。このことによって、当該切削屑が、導電箔７００の実装面上に残存しにくくなり、当該切削屑に起因した電極間の短絡などの製造不良を回避することが可能となる。
なお、本発明に係る切削装置、例えば、ドライ方式の切削を採用する場合には、切削水、冷却水及び洗浄水を使用する必要がないために、各ノズル（４３０,４４０,４５０）を備えずに構成されていてもよい。
＜半導体装置の製造工程＞
つぎに、図１及び図２に示した半導体装置１００の製造工程について、図７乃至図１３を適宜参照しつつ、図６のフローチャートに基づいて説明する。
＝＝＝ ダイボンディング〜めっき層形成 ＝＝＝
まず、銅、アルミニウム又は、鉄・ニッケルの合金などを材料とした導電性を有する板状の導電箔（リードフレーム）を用意する。図７に示すように、導電箔７００の上下周縁にはインデックス孔７３０が設定されており、各工程での位置決めに利用される。また、導電箔７００には、多数の搭載部（『区画領域』）７５０を有するブロック７１０が、導電箔７００の応力を吸収する役割を果たすスリット７２０を介して配置されている。なお、ブロック７１０の周縁の内側には、切削時の位置合わせマーク７４０が設定される。
当該導電箔７００上にレジストパターンを形成した後に、当該レジストパターンをマスクにしてエッチングを施すことで、当該導電箔７００における各搭載部７５０にダイパッド１０１及びボンディングパッド１０４が形成される。なお、ボンディングパッド１０４は、搭載部７５０の周囲に配置されており、また、隣接する搭載部７５０の互いのボンディングパッド１０４は、連結された状態にある。
この状態の導電箔７００に対して、半導体ウエハーから予めダイシングしておいた半導体素子１０３を、搭載部７５０に形成されたダイパッド１０１上に接合材１０２を介して固着（ダイボンディング）する（Ｓ６００）。そして、キュア工程によって接合材１０２を硬化させた後（Ｓ６０１）、半導体素子１０３の表面周辺部に配置された電極パッド（不図示）と搭載部７５０の周囲に形成されたボンディングパッド１０４とを金属細線１０５を介して電気的に接続（ワイヤボンディング）する（Ｓ６０２）。なお、ここでは、半導体素子１０３の実装方式として、ワイヤボンディングによるフェイスアップ実装の場合を示しているが、半導体素子１０３の電極パッド（不図示）に金属パッドを形成してフェイスダウン実装を行うようにしてもよい。
そして、ボンディングパッド１０４を外部端子１０６として露出させるべく、導電箔７００について一括した封止を実施する（Ｓ６０３）。この結果、ボンディングパッド１０４を実装面側に露出させた封止体１１０が搭載部７５０に形成されることになる。
ところで、導電箔７００の実装面側にポリミドテープ等の樹脂シート（不図示）を貼り付けた状態で封止を行うようにすれば、当該樹脂シートによってボンディングパッド１０４の実装面側が封止材１０７によって封止されることを防止できる。さらに、プランジャー（不図示）などによる加圧によって、封止材１０７を被覆している樹脂シートの部位が封止体１１０の内側に若干食い込むことになる。
すなわち、樹脂シートを採用することで外部端子１０６が封止体１１０の実装面に露出しやすくなるため、封止工程（Ｓ６０３）の前には導電箔７００に樹脂シートを予め貼り付けておくことが好ましい。なお、樹脂シートを採用する場合には、封止工程（Ｓ６０３）後の導電箔７００から樹脂シートを除去する工程（Ｓ６０４）が必要となる。
ここで、樹脂シート除去後の導電箔７００では、隣接する封止体１１０の互いの外部端子１０６が連結した状態で実装面側に露出している。このため、電解めっき法に基づいて、所定の外部端子１０６をカソード電極端子に接続させた上で、外部端子１０６上へ一括してめっき層１０８を形成できる（Ｓ６０５）。なお、電解めっき法とは、銅めっき浴などの電解溶液中にアノード及びカソード電極を設けておき、被めっき物をカソード電極として配置して電極間に電圧を印加することで、被めっき物の表面に電子を析出させてめっき層を形成するものである。
＝＝＝ ＵＶシート貼り付け〜パッケージ分離 ＝＝＝
つぎに、図８に示すように、封止後の導電箔７００における実装面に対して真逆となる上面にダイシング用粘着シート６００を貼り付けた状態で（Ｓ６０６）、当該導電箔７００が平行２軸型切削装置１０００のワークテーブル８００上に真空吸着によって保持される。
ここで、ダイシング用粘着シート６００としては、ポレオレフィンなどを素材とする紫外線透過可能な基材フィルムの表面に対して紫外線硬化型粘着材が形成された紫外線硬化型粘着シート（ＵＶシート）を採用する。なお、紫外線硬化型粘着材とは、紫外線を所定時間照射することによって硬化して、その粘着力が低減される粘着材（例えばアクリル系粘着材）のことである。
導電箔７００が、ダイシング用粘着シート６００とともにワークテーブル８００上に吸着保持されると、平行２軸型切削装置１０００は、導電箔７００の実装面側に形成された各半導体装置１００の境界部（切削ライン）を検出する。そして、スピンドル４１０がＹ軸方向（図８参照）にインデックス送りされるとともにＺ軸方向（図８参照）に切り込み送りされる際に、当該検出された切削ライン上への切削ブレード４００の位置合わせなどが実施される。
なお、図９に示すように、スピンドル４１０をＺ軸方向（図８参照）に切り込み送りさせる時には、ボンディングパッド１０４及び封止材層１０７を貫通してダイシング用粘着シート６００に至るまで移動させることで、フルカットが実施される。
また、前述した位置合わせの後、スピンドル４１０とともに切削ブレード４００を回転駆動させる時に、切削水ノズル４３０から切削水が切削ブレード４００の刃先へ射出されるとともに、一対の冷却水ノズル４４０ａ及び４４０ｂから冷却水が切削ブレード４００の側面に射出される。さらに、一対の洗浄水ノズル４５０ａ及び４５０ｂから洗浄水が切削ブレード４００を仕切りとした導電箔７００上の手前側と奥側に対して射出される。なお、ここでは、ウェット方式の切削の場合として、切削水、冷却水及び洗浄水を切削の際に使用しているが、切削水、冷却水又は洗浄水のいずれかが使用されるようにしてもよい。また、ドライ方式の切削を行う場合には、切削水、冷却水及び洗浄水を切削の際に使用しなくてもよい。
この状態で、導電箔７００が吸着保持されたワークテーブル８００をＸ軸方向（図８参照）に切削送りさせることで、当該検出された一切削ラインへの切削が実施される。そして、スピンドル４１０とともに切削ブレード４００が１ピッチ分インデックス送りされて、以降の切削ラインが切削されていくことで、フルカット工程（Ｓ６０７）が実施される。
ところで、従来のドライ方式で切削を行った場合、フルカット工程の過程で発生した切削屑１１１０が、封止後の導電箔７００にトラップされて電極間短絡等の問題を発生させる原因となる。また、ダイシング用粘着シート６００は、ある面積以上を有する物（チップ、パッケージ）に対しては固着性に優れるが、当該切削屑１１１０のような微小な物に対しては固着性が悪くなる。すなわち、切削屑１１１０は、ダイシング用粘着シート６００に固着（トラップ）される物と、すぐ離れてしまう物に区分されることになる。
よって、本発明に係る切削装置は、ウェット方式の切削を採用するとともに、切削水、冷却水又は洗浄水の少なくともいずれかによって、ダイシング領域（導電箔７００の実装面）からその周囲となるダイシング用粘着シート６００の側に向かって水の流れを形成するようにしてもよい。このことによって、フルカット工程の過程で発生した切削屑１１１０は、ダイシング領域上に残存しにくくなり、当該ダイシング領域の周囲にあるダイシング用粘着シート６００にトラップされやすくなる（図８参照）。
ところで、図１０に示すように、フルカット工程（Ｓ６０７）後に形成された切削断面、特に、ボンディングパッド１０６の切削断面にはバリ１１００が発生しやすくなる。そこで、前述した切削ブレード４００の位置合わせと同様に、当該切削された切削ライン上へのバリ除去ブレード５００の位置合わせが行われ、以下のバリ除去工程（Ｓ６０８）が実施される。
バリ除去工程（Ｓ６０８）は、フルカット工程（Ｓ６０７）と同様に、各ノズル（４３０,４４０,４５０）から各水を射出した状態で、ワークテーブル８００をＸ軸方向（図８参照）に切削送りさせることで行われる。なお、バリ除去工程（Ｓ６０８）においても、各ノズル（４３０,４４０,４５０）から射出される各水のいずれかが使用されるようにしてもよいし、また、ドライ方式の切削を採用する場合には、切削水、冷却水及び洗浄水を使用しなくてもよい。ここで、図１１に示すように、スピンドル５１０とともに回転駆動されたバリ除去ブレード５００の側面の側が、バリ１１００の発生した切削断面をなぞるため、図１２に示すようにバリ１１００が除去されることになる。
つぎに、バリ除去工程（Ｓ６０８）後の導電箔７００が、プリ洗浄ノズル９００を介してプリ洗浄されて、そしてスピン洗浄部（不図示）へ搬送されてスピン洗浄される。ところで、プリ洗浄及びスピン洗浄を行うことで、前述した切削工程の過程でダイシング用粘着シート６００上にせっかくトラップしておいた切削屑１１１０が、プリ洗浄水又はスピン洗浄水の流れによって導電箔７００上に再びトラップしてしまう恐れがある。このため、本発明に係る切削装置は、プリ洗浄及びスピン洗浄を行う場合、プリ洗浄水又はスピン洗浄水によって、ダイシング領域（導電箔７００の実装面）からその周囲となるダイシング用粘着シート６００の側に向かって水の流れを必ず形成する必要がある。
前述のバリ除去工程（Ｓ６０８）又はスピン洗浄工程の後、ワークテーブル８００に対する吸着保持が解除されて、ダイシング用粘着シート６００上に貼り付けられた導電箔７００が、紫外線照射を行うための所定位置へ搬送される。そして、図１３に示すように、ダイシング用粘着シート６００の裏面に対して、紫外線ランプ１２１０を介して紫外線が照射される（Ｓ６０９）。このことによって、ダイシング用粘着シート６００における紫外線の照射部が硬化して粘着力が低減し、ダイシング用粘着シート６００から導電箔７００が乖離する。
このとき、紫外線カットの素材で構成される紫外線フィルター１２００を介して、導電箔７００が貼り付けられたダイシング領域のみに対して紫外線を照射すれば、切削屑１１１０がトラップされているその他の領域の粘着力は維持される。このことによって、後の工程でダイシング用粘着シート６００上に貼り付けられた導電箔７００を搬送する際の振動などで、導電箔７００の実装面上に切削屑１１１０がトラップしにくくなるため、紫外線照射時には紫外線フィルター１２００を使用することが好ましい。
つぎに、ダイシング用粘着シート６００上に貼り付けられた導電箔７００が、分離工程を行うための所定位置に搬送される。そして、ダイシング用粘着シート６００がエキスパンダー冶具（不図示）によって引き伸ばされることで、導電箔７００から各封止体１１０、すなわち各半導体装置１００が分離される（Ｓ６１０）。この分離された個々の半導体装置１００に対して、外観検査、プロセス検査、電気的特性検査などの各種検査工程（Ｓ６１１）が実施され、良品として選別された半導体装置１００のみが最終的に出荷されることになる。
以上、本発明によれば、前述したフルカット工程とバリ除去工程の２回の切削工程によって、導電箔７００から各半導体装置１００を切削分離していくことになる。なお、バリ除去工程では、フルカット工程で使用する切削ブレード４００よりも軟質であり且つ回転軸方向の幅が切削ブレード４００の回転軸方向の幅以上となるバリ除去ブレード５００を用いて行う。このため、ボンディングパッド１０４の切削断面におけるバリを効果的に除去することが可能となり、バリが除去された半導体装置１００を提供することができる。
＜その他の実施形態＞
本発明の実施形態について、その実施形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
＝＝＝ 半導体装置のその他の製造工程 ＝＝＝
本発明に係るその他の切削方法に使用する切削装置（『第２の切削装置』）としては、前述した平行２軸型切削装置１０００や対向２軸型切削装置（図４参照）において、スピンドル４１０の先端に取り付ける切削ブレード４００をハーフカット用ブレード（請求項６及び１４に記載の『第１の回転体』）４６０に変更し、またスピンドル５１０の先端に取り付けるバリ除去ブレード５００をフルカット用ブレード（請求項６及び１４に記載の『第２の回転体』）５６０に変更したものを採用する。
ハーフカット用ブレード４６０は、導電箔７００の各封止体１１０の境界部に積層する少なくともボンディングパッド１０４を切削するためのブレードであり、ボンディングパッド１０４を構成する材料の軟質且つ延性に応じた軟らかな硬度を呈するブレードを採用することができる。
フルカット用ブレード５６０は、ハーフカット用ブレード４６０によって切削された後に残存する封止材層１０７を完全に切削するためのブレードであり、ハーフカット用ブレード４６０よりも硬質な素材で構成される。なお、フルカット用ブレード５６０としては、例えば、ダイヤモンドブレードなどを採用することができる。また、フルカット用ブレード５６０の回転軸方向の幅は、ボンディングパッド１０４の切削断面に改めてバリが生じないように、ハーフカット用ブレード４６０の回転軸方向の幅未満とする。
つぎに、図１４のフローチャートを用いて、本発明に係るその他の切削方法をふまえた半導体装置の製造工程について説明する。ここで、前述した実施形態の製造工程（図６参照）との相違点について説明すると、まず、ダイシング用粘着シート６００が封止後の導電箔７００の実装面に対して真逆の面に貼り付けられた後に（Ｓ１４０６）、ハーフカット工程（Ｓ１４０７）が実施される。
ハーフカット工程（Ｓ１４０７）は、図１５に示すように、スピンドル４１０の先端に取り付けられたハーフカット用ブレード４６０を回転駆動した状態で、導電箔７００の実装面に垂直なボンディングパッド１０４の厚さ方向（『第１及び第２の層の積層方向』）に移動せしめて、ボンディングパッド１０４を切削する。この際のハーフカット用ブレード４６０を使用した切削では、ボンディングパッド１０４の切削断面にバリが発生しにくくなる。
この状態で、図１６に示すように、スピンドル５１０の先端に取り付けられたフルカット用ブレード５６０を回転駆動した状態で、ハーフカット後に残存する封止材層１０７の厚さ方向（『第１及び第２の層の積層方向』）へダイシング用粘着シート６００に至るまで移動せしめて、当該封止材層１０７を完全に切削するフルカット工程（Ｓ１４０８）が実施される。そして、フルカット工程以降の後工程が実施されて、導電箔７００から個々の半導体装置１００が製造されることになる。
＝＝＝ 半導体ウエハー ＝＝＝
また、前述した実施形態において、半導体装置群として半導体装置１００が複数配列させて成る導電箔７００の例を示したが、本発明に係る切削方法は、シリコンなど硬くて脆い性質を示す半導体基板（『第２の層』）における各区画領域上に、銅やアルミニウムなどの軟質且つ延性を示す材料で構成されたメタル配線層（『第１の層』）が積層された、半導体ウエハーにも適用可能である。すなわち、本発明に係る切削方法及び切削装置によって、半導体ウエハーから各半導体チップを分離した際、メタル配線層におけるバリを効果的に除去することが可能となり、バリが除去された半導体チップを提供することができる。
本発明の一実施形態に係る半導体装置の実装面を示す斜視図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る平行２軸型切削装置を説明する図である。 本発明の一実施形態に係る対向２軸型切削装置を説明する図である。 本発明の一実施形態に係るブレード周辺部の構成を説明する図である。 本発明の一実施形態に係る半導体装置の製造工程を説明するフローチャートである。 本発明の一実施形態に係る半導体装置の製造工程を説明する図である。 本発明の一実施形態に係る半導体装置の製造工程を説明する図である。 本発明の一実施形態に係る半導体装置の製造工程を説明する図である。 本発明の一実施形態に係る半導体装置の製造工程を説明する図である。 本発明の一実施形態に係る半導体装置の製造工程を説明する図である。 本発明の一実施形態に係る半導体装置の製造工程を説明する図である。 本発明の一実施形態に係る半導体装置の製造工程を説明する図である。 本発明のその他の実施形態に係る半導体装置の製造工程を説明するフローチャートである。 本発明のその他の実施形態に係る半導体装置の製造工程を説明する図である。 本発明のその他の実施形態に係る半導体装置の製造工程を説明する図である。
符号の説明
１００ 半導体装置 １０１ ダイパッド
１０２ 接合材 １０３ 半導体素子
１０４ ボンディングパッド １０５ 金属細線
１０６ 外部端子 １０７ 封止材
１０８ めっき層 １１０ 封止体
４００ 切削ブレード ４１０ スピンドル
４２０ フランジカバー ４３０ 切削水ノズル
４４０ 冷却水ノズル ４５０ 洗浄水ノズル
４６０ ハーフカット用ブレード ５００ バリ除去ブレード
５１０ スピンドル ５２０ フランジカバー
５３０ 切削水ノズル ５４０ 冷却水ノズル
５５０ 洗浄水ノズル ５６０ フルカット用ブレード
６００ ダイシング用粘着シート ７００ 導電箔
７１０ ブロック ７２０ スリット
７３０ インデックス孔 ７４０ 位置合わせマーク
７５０ 搭載部 ８００ ワークテーブル
９００ プリ洗浄ノズル １０００ 平行２軸型切削装置
１１００ バリ １１１０ 切削屑
１２００ 紫外線フィルター

Claims (16)

  1. 延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されて成る半導体装置群の境界部を切削して個々の半導体装置を分離するための切削方法であって、
    第１の回転体を、前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１及び前記第２の層を切削する切削工程と、
    前記第１の回転体よりも軟質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅以上の第２の回転体を、前記半導体装置群の切削された境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１の層におけるバリを除去するためのバリ除去工程と、
    を有することを特徴とする切削方法。
  2. 前記第２の回転体は、前記第１の層の硬度に応じた前記バリを除去可能な硬度を有することを特徴とする請求項１に記載の切削方法。
  3. 前記切削工程又は前記バリ除去工程の少なくとも一方において、
    除去されたバリを前記半導体装置群の外周側に流出させるべく、前記境界部に水を射出することを特徴とする請求項１又は２に記載の切削方法。
  4. 前記切削工程の前工程において、
    基材上に粘着材層が形成された粘着シートにおける前記粘着材層の上に、前記半導体装置群を貼り付けることを特徴とする請求項１乃至３のいずれかに記載の切削方法。
  5. 前記粘着シートは、紫外線照射により硬化して粘着力が低減する紫外線硬化型粘着シートであり、
    前記バリ除去工程の後工程において、
    前記粘着シートにおける前記基材の面側から、前記半導体装置群が貼り付けられた領域のみに対して紫外線を照射することを特徴とする請求項４に記載の切削方法。
  6. 延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されてなる半導体装置群の境界部を切削して個々の半導体装置を分離するための切削方法であって、
    第１の回転体を、前記第１の層側となる前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第１の層を切削するとともに前記第１の層におけるバリを除去するための第１の切削工程と、
    前記第１の回転体よりも硬質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅未満となる第２の回転体を、前記第１の層が切削された前記境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第２の層を切削する第２の切削工程と、
    を有することを特徴とする切削方法。
  7. 前記第１の回転体は、前記第１の層の硬度に応じた前記バリを除去可能な硬度を有することを特徴とする請求項６に記載の切削方法。
  8. 前記第１又は前記第２の切削工程の少なくとも一方において、
    除去されたバリを前記半導体装置群の外周側へ流出させるべく、前記境界部に水を射出することを特徴とする請求項６又は７に記載の切削方法。
  9. 前記第１の切削工程の前工程において、
    基材上に粘着材層が形成された粘着シートにおける前記粘着材層の上に、前記半導体装置群を貼り付けることを特徴とする請求項６乃至８のいずれかに記載の切削方法。
  10. 前記粘着シートは、紫外線照射により硬化して粘着力が低減する紫外線硬化型粘着シートであり、
    前記バリ除去工程の後工程において、
    前記粘着シートにおける前記基材の面側から、前記半導体装置群が貼り付けられたとは真逆となる他方の面の側から、前記半導体装置群が貼り付けられた領域のみに対して紫外線を照射することを特徴とする請求項９に記載の切削方法。
  11. 前記半導体装置群は、実装基板と接合材を介して接合される実装面の周囲に前記第１の層としての電極を露出すべく、導電箔の各区画領域において電気的に接続された当該電極と半導体素子とを前記第２の層としての絶縁性を有する封止材によって封止させて形成されることを特徴とする請求項１乃至１０のいずれかに記載の切削方法。
  12. 前記半導体装置群は、前記第２の層としての半導体基板における各区画領域上に、前記第１の層としてのメタル配線層が積層されて形成されることを特徴とする請求項１乃至１０のいずれかに記載の切削方法。
  13. 延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されて成る半導体装置群の境界部を切削して個々の半導体装置を分離するための切削装置であって、
    第１の回転体を、前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１及び前記第２の層を切削する切削手段と、
    前記第１の回転体よりも軟質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅以上の第２の回転体を、前記半導体装置群の切削された境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１の層におけるバリを除去するためのバリ除去手段と、
    を有することを特徴とする切削装置。
  14. 延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されてなる半導体装置群の境界部を切削して個々の半導体装置を分離するための切削装置であって、
    第１の回転体を、前記第１の層側となる前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第１の層を切削するとともに前記第１の層におけるバリを除去するための第１の切削手段と、
    前記第１の回転体よりも硬質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅未満となる第２の回転体を、前記第１の層が切削された前記境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第２の層を切削する第２の切削手段と、
    を有することを特徴とする切削装置。
  15. 延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されて成る半導体装置群の境界部を切削して個々の半導体装置を分離するための半導体装置の製造方法であって、
    第１の回転体を、前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１及び前記第２の層を切削する切削工程と、
    前記第１の回転体よりも軟質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅以上の第２の回転体を、前記半導体装置群の切削された境界部から前記第１及び前記第２の層の積層方向へ移動せしめて、前記第１の層におけるバリを除去するためのバリ除去工程と、
    を有することを特徴とする半導体装置の製造方法。
  16. 延性を有する第１の層と、第２の層とが周辺側で積層される半導体装置が複数配列されてなる半導体装置群の境界部を切削して個々の半導体装置を分離するための半導体装置の製造方法であって、
    第１の回転体を、前記第１の層側となる前記半導体装置群の境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第１の層を切削するとともに前記第１の層におけるバリを除去するための第１の切削工程と、
    前記第１の回転体よりも硬質であり且つ回転軸方向の幅が前記第１の回転体の回転軸方向の幅未満となる第２の回転体を、前記第１の層が切削された前記境界部から前記第１及び前記第２の層の積層方向に移動せしめて、前記第２の層を切削する第２の切削工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2003275400A 2003-07-16 2003-07-16 切削方法、切削装置及び半導体装置の製造方法 Pending JP2005039088A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003275400A JP2005039088A (ja) 2003-07-16 2003-07-16 切削方法、切削装置及び半導体装置の製造方法
CNB2004100616984A CN1324658C (zh) 2003-07-16 2004-06-30 切削方法、切削装置及半导体器件的制造方法
US10/892,398 US7056768B2 (en) 2003-07-16 2004-07-16 Cutting method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003275400A JP2005039088A (ja) 2003-07-16 2003-07-16 切削方法、切削装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005039088A true JP2005039088A (ja) 2005-02-10

Family

ID=34056121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275400A Pending JP2005039088A (ja) 2003-07-16 2003-07-16 切削方法、切削装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7056768B2 (ja)
JP (1) JP2005039088A (ja)
CN (1) CN1324658C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344960B2 (en) 2006-03-24 2008-03-18 Disco Corporation Separation method for cutting semiconductor package assemblage for separation into semiconductor packages
JP2015126022A (ja) * 2013-12-25 2015-07-06 株式会社ディスコ 加工方法
JP2020043311A (ja) * 2018-09-13 2020-03-19 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP2020161757A (ja) * 2019-03-28 2020-10-01 株式会社ディスコ パッケージ基板の加工方法
JP2020170741A (ja) * 2019-04-01 2020-10-15 株式会社ディスコ ウェーハの分割方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012020A1 (en) * 2004-07-14 2006-01-19 Gilleo Kenneth B Wafer-level assembly method for semiconductor devices
US20070111399A1 (en) * 2005-11-14 2007-05-17 Goida Thomas M Method of fabricating an exposed die package
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe
US20100163920A1 (en) * 2007-06-14 2010-07-01 Rohm Co., Ltd. Semiconductor light emitting device
US20090241329A1 (en) * 2008-03-28 2009-10-01 Utac Thai Limited Side rail remover
US20110115067A1 (en) * 2009-11-18 2011-05-19 Jen-Chung Chen Semiconductor chip package with mold locks
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
ITMI20130473A1 (it) 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
JP6949421B2 (ja) * 2017-05-09 2021-10-13 株式会社ディスコ 加工方法
DE102017212457A1 (de) * 2017-07-20 2019-01-24 Infineon Technologies Ag Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben
CN109202546A (zh) * 2018-09-29 2019-01-15 信利半导体有限公司 改善柔性基板切割毛刺的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216244A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH02265258A (ja) * 1989-04-05 1990-10-30 Fujitsu Ltd ダイシング装置
JPH06326185A (ja) * 1993-05-17 1994-11-25 Hitachi Ltd ダイシング装置およびダイシング用ブレード
JPH06338562A (ja) * 1993-05-31 1994-12-06 Nec Kansai Ltd 半導体ウェーハのダイシング装置
JP2002093753A (ja) * 2000-09-14 2002-03-29 Seiko Epson Corp ダイシングブレード及び半導体装置の製造方法
JP2003124149A (ja) * 2001-10-09 2003-04-25 Mitsui High Tec Inc 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572045A (en) * 1978-11-24 1980-05-30 Mitsubishi Electric Corp Apparatus for removing resin burr removing of resin sealing type semiconductor device
JPH01128696A (ja) * 1987-11-13 1989-05-22 Nec Corp ボタン電話装置の局線回路
JPH08124881A (ja) * 1994-10-28 1996-05-17 Nec Corp ダイシングテープ及びそれを用いた半導体装置の組立方 法
JP2000068238A (ja) * 1998-08-18 2000-03-03 Seiko Epson Corp 被切削物の切削方法及び切削装置
JP4394210B2 (ja) 1999-09-08 2010-01-06 株式会社ディスコ 切削方法
KR100401752B1 (ko) * 2000-11-27 2003-10-17 삼성전자주식회사 수직형 웨이퍼 소잉 장치
US6841414B1 (en) * 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216244A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH02265258A (ja) * 1989-04-05 1990-10-30 Fujitsu Ltd ダイシング装置
JPH06326185A (ja) * 1993-05-17 1994-11-25 Hitachi Ltd ダイシング装置およびダイシング用ブレード
JPH06338562A (ja) * 1993-05-31 1994-12-06 Nec Kansai Ltd 半導体ウェーハのダイシング装置
JP2002093753A (ja) * 2000-09-14 2002-03-29 Seiko Epson Corp ダイシングブレード及び半導体装置の製造方法
JP2003124149A (ja) * 2001-10-09 2003-04-25 Mitsui High Tec Inc 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344960B2 (en) 2006-03-24 2008-03-18 Disco Corporation Separation method for cutting semiconductor package assemblage for separation into semiconductor packages
JP2015126022A (ja) * 2013-12-25 2015-07-06 株式会社ディスコ 加工方法
JP2020043311A (ja) * 2018-09-13 2020-03-19 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP7190295B2 (ja) 2018-09-13 2022-12-15 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP2020161757A (ja) * 2019-03-28 2020-10-01 株式会社ディスコ パッケージ基板の加工方法
JP7242377B2 (ja) 2019-03-28 2023-03-20 株式会社ディスコ パッケージ基板の加工方法
JP2020170741A (ja) * 2019-04-01 2020-10-15 株式会社ディスコ ウェーハの分割方法
JP7327974B2 (ja) 2019-04-01 2023-08-16 株式会社ディスコ ウェーハの分割方法

Also Published As

Publication number Publication date
US20050012193A1 (en) 2005-01-20
CN1591787A (zh) 2005-03-09
US7056768B2 (en) 2006-06-06
CN1324658C (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
JP3878781B2 (ja) 半導体装置の製造方法
JP6479532B2 (ja) 半導体装置の製造方法
JP2005039088A (ja) 切削方法、切削装置及び半導体装置の製造方法
US20070275543A1 (en) Manufacturing method of a semiconductor device
US20020041025A1 (en) Semiconductor device and method of manufacturing the same
US8076181B1 (en) Lead plating technique for singulated IC packages
CA2252379A1 (en) Grid array assembly and method of making
JP2003234359A (ja) 半導体装置の製造方法
US9230948B2 (en) Method of manufacturing a semiconductor device
US6609965B2 (en) Cutting blade
KR102673421B1 (ko) 반도체 패키지의 제조 방법
JP2000012745A (ja) 半導体パッケージおよびその製造方法
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2013120767A (ja) 半導体装置の製造方法
JP2011211159A (ja) 半導体装置の製造方法
JP2007048876A (ja) 半導体装置の製造方法
JP5286303B2 (ja) 半導体装置の製造方法
JP2020161615A (ja) パッケージチップの製造方法
JP2016162973A (ja) 製造装置及び製造方法
JP2018060882A (ja) パッケージ基板の加工方法
JP2006245459A (ja) 半導体装置の製造方法
JP2006344827A (ja) 半導体装置の製造方法
JP2006237375A (ja) ダイシング方法
JP2017168654A (ja) 半導体装置の製造方法
JP2006173656A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406