JP2005017926A - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP2005017926A JP2005017926A JP2003185366A JP2003185366A JP2005017926A JP 2005017926 A JP2005017926 A JP 2005017926A JP 2003185366 A JP2003185366 A JP 2003185366A JP 2003185366 A JP2003185366 A JP 2003185366A JP 2005017926 A JP2005017926 A JP 2005017926A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- wiring
- gate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】任意にＴＦＴを設計することができる表示装置の製造方法を提供する。
【解決手段】透明絶縁性基板５上にゲート端子１ｂを有するゲート配線１を形成する工程と、ゲート配線１の上をゲート絶縁膜６で覆う工程と、ゲート絶縁膜６の上をソース配線用金属膜で覆う工程と、ソース配線用金属膜をエッチングしてソース配線２を形成すると共にゲート端子１ｂの対応する部分に開口形成用マスク２ｃを形成する工程と、ソース配線２及び開口形成用マスク２ｃを覆うように第１層間絶縁膜９を形成する工程と、第１層間絶縁膜９を覆い、且つ、ゲート端子１ｂの対応する部分に重ならないように第２層間絶縁膜１０を形成する工程と、第２層間絶縁膜１０をマスクとして第１層間絶縁膜９及びゲート絶縁膜６をエッチングしてゲート端子１ｂを露出させる開口部を形成する工程と、を備える。
【選択図】図２
【解決手段】透明絶縁性基板５上にゲート端子１ｂを有するゲート配線１を形成する工程と、ゲート配線１の上をゲート絶縁膜６で覆う工程と、ゲート絶縁膜６の上をソース配線用金属膜で覆う工程と、ソース配線用金属膜をエッチングしてソース配線２を形成すると共にゲート端子１ｂの対応する部分に開口形成用マスク２ｃを形成する工程と、ソース配線２及び開口形成用マスク２ｃを覆うように第１層間絶縁膜９を形成する工程と、第１層間絶縁膜９を覆い、且つ、ゲート端子１ｂの対応する部分に重ならないように第２層間絶縁膜１０を形成する工程と、第２層間絶縁膜１０をマスクとして第１層間絶縁膜９及びゲート絶縁膜６をエッチングしてゲート端子１ｂを露出させる開口部を形成する工程と、を備える。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置の製造方法に関する。特にアクティブマトリクス基板を有する表示装置の製造方法に係るものである。
【０００２】
【従来の技術】
近年、表示装置として注目されている液晶表示装置は、薄型で低消費電力であるという特徴を生かして、ノートパソコン等のＯＡ機器、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）の携帯情報機器、さらには液晶モニターを備えたカメラ一体型ＶＴＲ等に広く用いられている。
【０００３】
ところで、一般的な液晶表示装置は、複数の画素電極がマトリクス状に配設されたアクティブマトリクス基板と、共通電極が設けられた対向基板と、両基板間に挟持された液晶層とから構成されており、各画素電極に所定の電荷を書き込むことにより、画素電極と共通電極との間の液晶層からなる液晶容量に所定の電圧を印加し、その電圧に応じて液晶層の液晶分子の配向状態が変わることの利用して、画像表示を行うものである。
【０００４】
図４は、一般的な液晶表示装置のアクティブマトリクス基板１００を示す。
【０００５】
このアクティブマトリクス基板１００では、透明絶縁性基板５上に複数のゲート配線１と複数のソース配線２とが互いに直交するように配設され、そのゲート配線１とソース配線２との交差部にはＴＦＴ２０が、各ゲート配線１の間にはゲート線配１と並行に補助容量線３が、それぞれ設けられている。さらに、各ＴＦＴ２０に対応して一対のゲート配線１及びソース配線２で囲われる領域に画素電極１１ａが設けられている。そして、ＴＦＴ２０のゲート電極１ａはゲート配線１に、ＴＦＴ２０のソース電極２ａはソース配線２に、ＴＦＴ２０のドレイン電極４はコンタクトホール１２を介して画素電極１１ａにそれぞれ接続されている。また、ゲート配線１の末端にはゲート端子１ｂが、ソース配線２の末端にはソース端子２ｂが、補助容量線３の末端には補助容量端子（不図示）がそれぞれ設けられている。
【０００６】
このアクティブマトリクス基板１００を製造する方法は、特許文献１及び２に開示されており、以下にその製造方法について説明する。
【０００７】
図５（ａ）〜（ｈ）は図４中のＡ−Ａ’断面（ＴＦＴ２０断面）について、図６（ａ）〜（ｈ）は図４中のＢ−Ｂ’断面（ゲート端子１ｂ断面）について、それぞれアクティブマトリクス基板１００の製造工程のフローを示す。なお、図面番号の次に続く各アルファベットは、製造工程の段階を示し、例えば、製造工程のある段階の基板のＡ−Ａ’断面が図５（ｆ）の状態であれば、Ｂ−Ｂ’断面の状態は図６（ｆ）で示される。
【０００８】
具体的な製造方法について、図５及び図６に基づいて説明する。
【０００９】
まず、ガラス基板等の透明絶縁性基板５上に金属膜を成膜し、その後、フォトリソグラフィ技術（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ、以下、「ＰＥＰ技術」と称する）によりパターン形成して、図５（ａ）に示すようにゲート電極１ａを、図６（ａ）に示すようにゲート端子１ｂ及びゲート配線１を形成する。
【００１０】
次いで、ゲート電極１ａ、ゲート端子１ｂ及びゲート配線１の上にゲート絶縁膜６、真性アモルファスシリコン膜７ａ及びリンがドープされたｎ＋μｃ（微結晶）シリコン膜７ｂを順に成膜する。
【００１１】
次いで、ＰＥＰ技術によりパターン形成して、図５（ｃ）に示すようにゲート電極１ａ上に真性アモルファスシリコン層７ａ’及びｎ＋μｃシリコン層７ｂ’を形成し、図６（ｃ）に示すようにゲート端子１ｂの上の半導体膜７にマスク開口部１３をパターニングする。
【００１２】
次いで、ｎ＋μｃシリコン層７ｂ’上に金属膜を成膜し、その後、ＰＥＰ技術によりパターン形成して、図５（ｄ）に示すようにソース電極２ａ及びドレイン電極４を形成する。
【００１３】
次いで、ソース電極２ａ、ドレイン電極４及びｎ＋μｃシリコン層７ｂ’上に、図５（ｅ）に示すように第１層間絶縁膜９及び第２層間絶縁膜１０を順に成膜し、その後、ＰＥＰ技術によりパターン形成して、図６（ｅ）に示すようにゲート端子部１ｂの端上部の第２層間絶縁膜１０を除去する。
【００１４】
次いで、第２層間絶縁膜１０をマスクとして、エッチングすることにより、図６（ｆ）に示すようにゲート端子１ｂの上の第１層間絶縁膜９、ｎ＋μｃシリコン膜７ｂ、真性アモルファスシリコン膜７ａの上層部分及びゲート絶縁膜６を除去する。このとき、後述するように、ゲート絶縁膜６上では真性アモルファスシリコン膜７ａがマスクとして働き、マスク開口部１３には開口部１３’が形成され、その開口部１３’以外の部分には真性アモルファスシリコン膜の残膜７ａ’’が残る。
【００１５】
次いで、図５（ｇ）及び図６（ｇ）に示すように透明導電膜１１を成膜する。
【００１６】
次いで、ＰＥＰ技術によりパターン形成して、図５（ｈ）に示すように画素電極１１ａを、図６（ｈ）に示すようにゲート端子１ｂ上の開口部１３’にゲート端子パッド１１ｂを形成する。
【００１７】
以上のようにして、アクティブマトリクス基板１００が製造され、図４中のＡ−Ａ’断面にはＴＦＴ２０が、図４中のＢ−Ｂ’断面にはその上にゲート端子パッド１１ｂを有するゲート端子１ｂが形成される。
【００１８】
【特許文献１】
特開２００１−２７２６９８号公報
【特許文献２】
特開２００１−１７４８４４号公報
【００１９】
【発明が解決しようとする課題】
ここで、アクティブマトリクス基板１００を備える液晶パネルを駆動させるためのドライバＩＣチップを異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、以下、「ＡＣＦ」と称する）１５によってゲート端子１ｂに圧着接続する場合、図７（ａ）に示すように第２層間絶縁膜１０の膜厚が１〜３μｍ程度と厚いため、その第２層間絶縁膜１０の厚さが妨げとなりＡＣＦ１５がゲート端子部１ｂに十分に接しないことがある。そのため、ＡＣＦ１５とゲート端子部１ｂとが十分に接しないまま圧着接続され、ゲート端子部１ｂとＡＣＦ１５との間で接続不良が発生する可能性がある。そこで、図７（ｂ）に示すようにゲート端子部１ｂの周辺の第２層間絶縁膜１０をあらかじめ除去する必要がある。なお、ＡＣＦ１５は、プラスチックビーズにＮｉ、Ａｕ等をメッキした導電性粒子を、フィルム状のエポキシ樹脂等からなる接着剤に分散したものであり、このフィルム状のＡＣＦ１５を加熱及び加圧することにより、導電性粒子を介して電気的に接続させると共に、接着剤で接続部分を固定するものである。
【００２０】
また、このゲート端子部１ｂにおいて、後工程のエッチング処理によって発生する導電性異物による配線間のリークを防ぐため、ゲート端子部１ｂのうち第２層間絶縁膜１０で覆われていない部分には、保護膜としてゲート絶縁膜６を残す必要があり、このゲート端子部１ｂの上に設けられている真性アモルファスシリコン膜７ａがこのゲート絶縁膜６を残すためのマスクとして働くことになる。
【００２１】
この真性アモルファスシリコン膜７ａをゲート絶縁膜６のエッチング時のマスクとして働かせるには、真性アモルファスシリコン膜７ａのエッチング速度が、ゲート絶縁膜６のエッチング速度より遅くなくてはならない。
【００２２】
しかしながら、真性アモルファスシリコン膜７ａとゲート絶縁膜６との間に上述のような一定の関係が必要となるので、真性アモルファスシリコン膜７ａで形成される真性アモルファスシリコン層７ａ’、つまり、ＴＦＴ２０の設計において重要なパラメータの１つであるＴＦＴ２０のチャネル部に制限ができてしまう。このように、アクティブマトリクス基板１００を有する表示装置の製造において、ゲート端子部１ｂの保護を考慮するために、ＴＦＴ２０を任意に設計することができないという問題がある。
【００２３】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、任意にＴＦＴを設計することができる表示装置の製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明の表示装置の製造方法は、アクティブマトリクス基板を有する表示装置の製造方法であって、絶縁性基板上に端子を有する配線を形成する配線形成工程と、上記配線形成工程で形成された配線を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、上記ゲート絶縁膜形成工程で形成されたゲート絶縁膜を覆うようにソース配線用金属膜を形成するソース配線用金属膜形成工程と、上記ソース配線用金属膜形成工程で形成されたソース配線用金属膜をエッチングすることによりソース配線を形成すると共に上記配線の端子の対応する部分に開口形成用マスクを形成するソース配線形成エッチング工程と、上記ソース配線形成エッチング工程で形成されたソース配線及び開口形成用マスクを覆うように第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、上記第１層間絶縁膜形成工程で形成された第１層間絶縁膜を覆い、且つ、上記配線の端子の対応する部分に重ならないように第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、上記第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングするとき、上記開口形成用マスクがエッチング用のマスクとして働き、上記配線の端子を露出させる開口部を形成する開口部形成工程と、を備えたことを特徴とする。
【００２５】
上記の製造方法によれば、第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングする際に、配線の端子を保護するゲート絶縁膜に開口部を形成するための開口形成用マスクとして、半導体膜ではなくソース配線用金属膜が用いられる。そのため、配線の端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴのチャネル部を構成する半導体膜を任意に設計することができる。これにより、表示装置のＴＦＴを任意に設計することができる。
【００２６】
本発明の表示装置の製造方法は、上記配線が、ゲート配線及び／又は補助容量配線であってもよい。
【００２７】
上記の製造方法によれば、ゲート配線及び／又は補助容量配線の末端のゲート端子及び／又は補助容量端子を保護するためのゲート絶縁膜を形成する際の開口形成用マスクとして、半導体膜ではなくソース金属膜が用いられる。これにより、ゲート端子及び／又は補助容量端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴのチャネル部を構成する半導体膜を任意に設計することができる。
【００２８】
本発明の表示装置の製造方法は、ソース配線用金属膜を、上記開口部形成工程でのエッチング速度が上記ゲート絶縁膜より遅い金属膜としてもよい。
【００２９】
上記の製造方法によれば、ソース配線用金属膜のエッチング速度が、開口部形成工程でのゲート絶縁膜のエッチング速度より遅いので、ソース配線用金属膜の下層にあるゲート絶縁膜がエッチングされない。これにより、配線の端子の表面がゲート絶縁膜に被覆される。
【００３０】
本発明の表示装置の製造方法は、上記ゲート絶縁膜上に、上記開口部を介して上記配線の端子に電気的に接続された端子パッドを形成してもよい。
【００３１】
上記の製造方法によれば、ゲート絶縁膜の開口部を介して配線の端子に接続された端子パッドが形成される。これにより、端子パッドを介して配線の端子に表示用信号を入力することができる。
【００３２】
本発明の表示装置の製造方法は、上記第２層間絶縁膜形成工程で形成された第２層間絶縁膜を覆うように画素電極用金属膜を形成する画素電極用金属膜形成工程と、上記画素電極用金属膜形成工程で形成された画素電極用金属膜をエッチングすることにより画素電極を形成する画素電極形成エッチング工程と、を備え、上記画素電極形成エッチング工程で、上記画素電極用金属膜により上記端子パッドを形成してもよい。
【００３３】
上記の製造方法によれば、画素電極用金属膜によって、画素電極を形成すると共に端子パッドも形成することになるので、工程を増やすことなく、配線の端子上の開口部に端子パッドを形成することができる。
【００３４】
本発明の表示装置の製造方法は、上記画素電極形成エッチング工程で、残留した上記開口形成用マスクをエッチングしてもよい。
【００３５】
上記の製造方法によれば、画素電極形成エッチング工程で、残留した開口形成用マスクをエッチングすることにより、ソース配線用金属膜からなる導電性の開口形成用マスクが除去され、非導電性のゲート絶縁膜が露出することになる。これにより、導電性異物によるゲート端子間のリークの発生を抑止することができる。
【００３６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、液晶表示装置を例にして、本発明の表示装置を説明する。しかし、本発明の表示装置は、液晶表示装置のみならず種々の表示装置、例えば、有機エレクトロルミネッセンス（ＥＬ）表示装置、無機ＥＬ表示装置等の各種表示装置に適用することができる。
【００３７】
以下に本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００について、図１を用いて説明を行う。なお、図１は、本発明の液晶表示装置のアクティブマトリクス基板１００の平面模式図である。
【００３８】
このアクティブマトリクス基板１００では、ガラス基板等の透明絶縁性基板５上に、相互に並行に延びるように設けられたゲート配線１と、各ゲート配線１の間には相互に並行に延びるように設けられゲート配線１と同一層に同一材料からなる補助容量配線３と、ゲート配線１及び補助容量配線３を覆うように設けられ窒化シリコン等からなるゲート絶縁膜６と、ゲート絶縁膜６上でゲート配線１に直交する方向に相互に並行に延びるように設けられたソース配線２と、ゲート配線１及びソース配線２の各交差部に設けられたＴＦＴ２０と、ＴＦＴ２０を覆うように設けられた層間絶縁膜と、層間絶縁膜上で各ＴＦＴ２０に対応して一対のゲート配線１及びソース配線２によって囲われる画素領域に設けられＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の画素電極用金属膜からなる画素電極１１ａと、が配設している。
【００３９】
ゲート配線１は、チタン膜／アルミニウム膜／窒化チタン膜等の積層金属膜で構成され、その末端にはゲート端子１ｂが設けられている。さらに、ゲート端子１ｂの上に画素電極用金属膜からなるゲート端子パッド１１ｂが設けられている。なお、ゲート端子１ｂは、ゲート端子パッド１１ｂが配設している部分を除いて、ゲート絶縁膜６で覆われている。
【００４０】
ソース配線２は、モリブデン膜等のソース配線用金属膜で構成され、その末端にはソース端子２ｂが設けられている。
【００４１】
ＴＦＴ２０は、ゲート配線１から側方に突出した突出部からなるゲート電極１ａと、その上にゲート絶縁膜６を介して設けられた半導体層７’と、その半導体層７’の上にソース配線２から側方に突出した突出部からなるソース電極２ａと、その半導体層７’上でソース電極２ａと対峙するように設けられ、画素電極１１ａとコンタクトホール１２を介して接続しているドレイン電極４と、で構成されている。
【００４２】
半導体層７’は、真性アモルファスシリコン層７ａ’とその上に設けられたｎ＋μｃシリコン層７ｂ’とで構成されている。
【００４３】
層間絶縁膜は、窒化シリコン等からなる第１層間絶縁膜９とアクリル系樹脂等からなる第２層間絶縁膜１０とで構成されている。
【００４４】
次に、本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００の製造方法について、図２及び図３を用いて説明する。
【００４５】
図２（ａ）〜（ｈ）は、図１中Ｂ−Ｂ’断面（ゲート端子１ｂ断面）におけるアクティブマトリクス基板１００の製造工程のフローを示す。図３は、図１中のＣ−Ｃ’断面（ゲート端子１ｂ間の断面）の模式図である。なお、本発明の液晶表示装置のアクティブマトリクス基板１００において、ＴＦＴ２０の構成及びその製造方法については、従来の技術のものと同様であるため、図５を用いて説明する。図５（ａ）〜（ｈ）は、図１中のＡ−Ａ’断面（ＴＦＴ２０断面）におけるアクティブマトリクス基板１００の製造工程のフローを示す。また、図２及び図５において図面番号の次に続く各アルファベットは、製造工程の段階を示し、例えば、製造工程のある段階の基板のＡ−Ａ’断面が図５（ｆ）の状態であれば、Ｂ−Ｂ’断面の状態は図２（ｆ）で示される。
【００４６】
まず、ガラス基板等の透明絶縁性基板５上にスパッタリング法によりチタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ１００ｎｍ程度）及び窒化チタン膜（厚さ５０ｎｍ程度）を順に成膜し、その後、ドライエッチングによるＰＥＰ技術によってパターン形成して、図５（ａ）に示すようにゲート電極１ａを、図２（ａ）に示すようにゲート端子１ｂ及びゲート配線１を形成する。なお、ドライエッチングのエッチングガスとしては、塩素／アルゴンの混合ガス（混合比率：６００ｓｃｃｍ／１００ｓｃｃｍ）を使用する。ここで、ｓｃｃｍは、「ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ」のことであり、大気圧（１．０１３ｈＰａ）で０℃における流量の単位である。
【００４７】
次いで、ゲート電極１ａ、ゲート端子１ｂ及びゲート配線１の上にプラズマＣＶＤ法により、図５（ｂ）及び図２（ｂ）に示すように窒化シリコン膜（厚さ４００ｎｍ程度）からなるゲート絶縁膜６、真性アモルファスシリコン膜７ａ（厚さ１５０ｎｍ程度）及びリンがドープされたｎ＋μｃシリコン膜７ｂ（厚さ４０ｎｍ程度）を順に成膜する。なお、原料ガスとしては、窒化シリコン膜にはシラン／アンモニア／窒素の混合ガス（混合比率：５００ｓｃｃｍ／２０００ｓｃｃｍ／４０００ｓｃｃｍ）を、真性アモルファスシリコン膜７ａにはシラン／水素の混合ガス（混合比率：５００ｓｃｃｍ／３０００ｓｃｃｍ）を、ｎ＋μｃシリコン膜７ｂには水素化リンが０．５重量パーセント（ｗｔ％）含まれるシラン／水素の混合ガス（混合比率：５００ｓｃｃｍ／３０００ｓｃｃｍ）を使用する。
【００４８】
次いで、ドライエッチングによるＰＥＰ技術によってパターン形成して、図５（ｃ）に示すようにゲート電極１ａ上に真性アモルファスシリコン層７ａ’及びｎ＋μｃシリコン層７ｂ’を形成し、図２（ｃ）に示すようにゲート端子１ｂの上の半導体膜７を除去する。なお、ドライエッチングのエッチングガスとしては、六フッ化硫黄／塩化水素の混合ガス（混合比率：５００ｓｃｃｍ／５００ｓｃｃｍ）を使用する。
【００４９】
次いで、ｎ＋μｃシリコン層７ｂ’上にスパッタリング法によりモリブデン膜からなるソース配線用金属膜（厚さ２００ｎｍ程度）を成膜し、その後、ウエットエッチングによるＰＥＰ技術によってパターン形成して、図５（ｄ）に示すようにソース電極２ａ及びドレイン電極４を、図２（ｄ）に示すようにマスク開口部を有する開口形成用マスク２ｃを形成する。なお、ウエットエッチングのエッチング液としては、リン酸／酢酸／硝酸／水の混合液（混合比率：７３ｗｔ％／５ｗｔ％／２ｗｔ％／２０ｗｔ％）を使用する。
【００５０】
次いで、ソース電極２ａ、ドレイン電極４及び開口形成用マスク２ｃ上に、図５（ｅ）に示すようにプラズマＣＶＤ法により窒化シリコンからなる第１層間絶縁膜９（厚さ２００ｎｍ程度）を成膜し、続いて、スピンコート法によりアクリル系樹脂からなる第２層間絶縁膜１０（厚さ１〜３μｍ程度）を塗布する。その後、フォトマスクを介して第２層間絶縁膜１０を感光させ、現像することによって、図２（ｅ）に示すようにゲート端子１ｂの上の第２層間絶縁膜１０を除去する。さらにその後、加熱処理を行って第２層間絶縁膜１０を硬化させる。
【００５１】
次いで、第２層間絶縁膜１０及び開口形成用マスク２ｃをマスクとしてドライエッチングによるＰＥＰ技術によって、図２（ｆ）に示すようにゲート端子１ｂの上の第１層間絶縁膜９及びゲート絶縁膜６を除去して開口部１３’を形成する。なお、ドライエッチングは、エッチングガスとして四フッ化炭素／酸素の混合ガス（混合比率：３００ｓｃｃｍ／１５０ｓｃｃｍ）を用いて、ガス圧が１．３３〜７．９８Ｐａ程度のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式によって行う。
【００５２】
次いで、図５（ｇ）及び図２（ｇ）に示すようにスパッタリング法によりＩＴＯからなる画素電極用金属膜（透明導電膜）１１（厚さ１００ｎｍ程度）を成膜する。
【００５３】
次いで、ウエットエッチングによるＰＥＰ技術によってパターン形成して、図５（ｈ）に示すように画素電極１１ａを、図２（ｈ）に示すようにゲート端子１ｂ上の開口部１３’にゲート端子パッド１１ｂを形成する。なお、ウエットエッチングはエッチング液として塩化第二鉄水溶液を用い、透明導電膜１１と同時に開口形成用マスク２ｃも部分的に除去される。
【００５４】
さらに、開口形成用マスク２ｃを構成するソース金属膜に、第１層間絶縁膜９及びゲート絶縁膜６に対してエッチング速度の遅い材質を選択すれば、ソース配線用金属膜で構成される開口形成用マスク２ｃがゲート絶縁膜６のマスクとして働き、そのゲート絶縁膜６は除去されない。
【００５５】
しかし、開口形成用マスク２ｃは、ゲート端子パッド１１ｂを介してゲート端子１ｂと電気的に接続され、図３（ａ）に示すように隣り合うゲート端子１ｂ（開口形成用マスク２ｃ）間の距離Ｄが狭いため、導電性のダスト等によりゲート端子１ｂ間でリークが発生する可能性がある。
【００５６】
そのため、ソース配線用金属膜の材質は、上述の第１層間絶縁膜９及びゲート絶縁膜６に対してエッチング速度の遅い材質であるのに加えて、透明導電膜１１をエッチングするためのエッチング液で除去されるような材質であるのが好ましい。これによれば、透明導電膜１１をエッチングする際に、露出している開口形成用マスク２ｃが除去され、図３（ｂ）に示すようにゲート端子１ｂ（開口形成用マスク２ｃ）間の距離Ｄが広くなり、導電性のダスト等によりゲート端子１ｂ間でリークが発生する可能性が低くなる。本実施形態では、上述の両者の材質要件を満足するソース配線用金属膜の一例としてモリブデン膜を用いている。
【００５７】
以上のようにして、本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００が製造される。また、製造されたアクティブマトリクス基板１００は、対向基板と共に液晶表示素子を構成して液晶表示装置に組み込まれる。
【００５８】
以上説明したアクティブマトリクス基板１００を有する液晶表示装置の製造方法によれば、第２層間絶縁膜１０をマスクとして第１層間絶縁膜９及びゲート絶縁膜６をエッチングする際に、ゲート端子１ｂを保護するゲート絶縁膜６に開口部を形成するための開口形成用マスクとして、半導体膜７ではなくソース配線用金属膜が用いられるため、ゲート端子１ｂを保護するゲート絶縁膜６のことを考慮せずに、ＴＦＴ２０のチャネル部を構成する半導体膜７を任意に設計することができる。さらに、ソース配線用金属膜が、画素電極１１ａを形成する際の透明導電膜１１のエッチングにおいて同時にエッチングされるような金属膜であるため、工程を増やさずにゲート端子１ｂ上にそれを保護するゲート絶縁膜６を設けることができる。
【００５９】
なお、本実施形態では、ゲート配線１及びゲート端子１ｂの構成及び製造方法について説明しているが、補助容量配線３及び補助容量端子についても適用できる。さらに、本発明は本実施形態に限定されるものではなく、他の構成のものであってもよい。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、第２層間絶縁膜をマスクとして第１層間絶縁膜及びゲート絶縁膜をエッチングする際に、ゲート端子を保護するゲート絶縁膜に開口部を形成するための開口形成用マスクとして、半導体膜ではなくソース配線用金属膜が用いられるため、ゲート端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴを任意に設計することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置のアクティブマトリクス基板１００の平面模式図である。
【図２】図１中のＢ−Ｂ’断面におけるアクティブマトリクス基板１００の製造工程を示す模式図である。
【図３】図１中のＣ−Ｃ’断面におけるアクティブマトリクス基板１００の構造を示す模式図である。
【図４】従来のアクティブマトリクス基板１００の平面模式図である。
【図５】図４中のＡ−Ａ’断面におけるアクティブマトリクス基板１００の従来の製造工程を示す模式図である。
【図６】図４中のＢ−Ｂ’断面におけるアクティブマトリクス基板１００の従来の製造工程を示す模式図である。
【図７】従来のゲート端子１ｂにＡＣＦ３０を圧着接続する方法を示す断面模式図である。
【符号の説明】
１ ゲート配線
１ａ ゲート電極
１ｂ ゲート端子
２ ソース配線
２ａ ソース電極
２ｂ ソース端子
２ｃ 開口形成用マスク
３ 補助容量配線
４ ドレイン電極
５ 透明絶縁性基板
６ ゲート絶縁膜
７ 半導体膜
７’ 半導体層
７ａ 真性アモルファスシリコン膜
７ａ’ 真性アモルファスシリコン層
７ａ’’ 真性アモルファスシリコン層の残膜
７ｂ ｎ＋μｃシリコン膜
７ｂ’ ｎ＋μｃシリコン層
９ 第１層間絶縁膜
１０ 第２層間絶縁膜
１０ａ 第２層間絶縁膜の端
１１ 画素電極用金属膜（透明導電膜）
１１ａ 画素電極
１１ｂ ゲート端子パッド
１２ コンタクトホール
１３ マスク開口部
１３’ 開口部
２０ ＴＦＴ
３０ ＡＣＦ
１００ アクティブマトリクス基板
【発明の属する技術分野】
本発明は、表示装置の製造方法に関する。特にアクティブマトリクス基板を有する表示装置の製造方法に係るものである。
【０００２】
【従来の技術】
近年、表示装置として注目されている液晶表示装置は、薄型で低消費電力であるという特徴を生かして、ノートパソコン等のＯＡ機器、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）の携帯情報機器、さらには液晶モニターを備えたカメラ一体型ＶＴＲ等に広く用いられている。
【０００３】
ところで、一般的な液晶表示装置は、複数の画素電極がマトリクス状に配設されたアクティブマトリクス基板と、共通電極が設けられた対向基板と、両基板間に挟持された液晶層とから構成されており、各画素電極に所定の電荷を書き込むことにより、画素電極と共通電極との間の液晶層からなる液晶容量に所定の電圧を印加し、その電圧に応じて液晶層の液晶分子の配向状態が変わることの利用して、画像表示を行うものである。
【０００４】
図４は、一般的な液晶表示装置のアクティブマトリクス基板１００を示す。
【０００５】
このアクティブマトリクス基板１００では、透明絶縁性基板５上に複数のゲート配線１と複数のソース配線２とが互いに直交するように配設され、そのゲート配線１とソース配線２との交差部にはＴＦＴ２０が、各ゲート配線１の間にはゲート線配１と並行に補助容量線３が、それぞれ設けられている。さらに、各ＴＦＴ２０に対応して一対のゲート配線１及びソース配線２で囲われる領域に画素電極１１ａが設けられている。そして、ＴＦＴ２０のゲート電極１ａはゲート配線１に、ＴＦＴ２０のソース電極２ａはソース配線２に、ＴＦＴ２０のドレイン電極４はコンタクトホール１２を介して画素電極１１ａにそれぞれ接続されている。また、ゲート配線１の末端にはゲート端子１ｂが、ソース配線２の末端にはソース端子２ｂが、補助容量線３の末端には補助容量端子（不図示）がそれぞれ設けられている。
【０００６】
このアクティブマトリクス基板１００を製造する方法は、特許文献１及び２に開示されており、以下にその製造方法について説明する。
【０００７】
図５（ａ）〜（ｈ）は図４中のＡ−Ａ’断面（ＴＦＴ２０断面）について、図６（ａ）〜（ｈ）は図４中のＢ−Ｂ’断面（ゲート端子１ｂ断面）について、それぞれアクティブマトリクス基板１００の製造工程のフローを示す。なお、図面番号の次に続く各アルファベットは、製造工程の段階を示し、例えば、製造工程のある段階の基板のＡ−Ａ’断面が図５（ｆ）の状態であれば、Ｂ−Ｂ’断面の状態は図６（ｆ）で示される。
【０００８】
具体的な製造方法について、図５及び図６に基づいて説明する。
【０００９】
まず、ガラス基板等の透明絶縁性基板５上に金属膜を成膜し、その後、フォトリソグラフィ技術（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ、以下、「ＰＥＰ技術」と称する）によりパターン形成して、図５（ａ）に示すようにゲート電極１ａを、図６（ａ）に示すようにゲート端子１ｂ及びゲート配線１を形成する。
【００１０】
次いで、ゲート電極１ａ、ゲート端子１ｂ及びゲート配線１の上にゲート絶縁膜６、真性アモルファスシリコン膜７ａ及びリンがドープされたｎ＋μｃ（微結晶）シリコン膜７ｂを順に成膜する。
【００１１】
次いで、ＰＥＰ技術によりパターン形成して、図５（ｃ）に示すようにゲート電極１ａ上に真性アモルファスシリコン層７ａ’及びｎ＋μｃシリコン層７ｂ’を形成し、図６（ｃ）に示すようにゲート端子１ｂの上の半導体膜７にマスク開口部１３をパターニングする。
【００１２】
次いで、ｎ＋μｃシリコン層７ｂ’上に金属膜を成膜し、その後、ＰＥＰ技術によりパターン形成して、図５（ｄ）に示すようにソース電極２ａ及びドレイン電極４を形成する。
【００１３】
次いで、ソース電極２ａ、ドレイン電極４及びｎ＋μｃシリコン層７ｂ’上に、図５（ｅ）に示すように第１層間絶縁膜９及び第２層間絶縁膜１０を順に成膜し、その後、ＰＥＰ技術によりパターン形成して、図６（ｅ）に示すようにゲート端子部１ｂの端上部の第２層間絶縁膜１０を除去する。
【００１４】
次いで、第２層間絶縁膜１０をマスクとして、エッチングすることにより、図６（ｆ）に示すようにゲート端子１ｂの上の第１層間絶縁膜９、ｎ＋μｃシリコン膜７ｂ、真性アモルファスシリコン膜７ａの上層部分及びゲート絶縁膜６を除去する。このとき、後述するように、ゲート絶縁膜６上では真性アモルファスシリコン膜７ａがマスクとして働き、マスク開口部１３には開口部１３’が形成され、その開口部１３’以外の部分には真性アモルファスシリコン膜の残膜７ａ’’が残る。
【００１５】
次いで、図５（ｇ）及び図６（ｇ）に示すように透明導電膜１１を成膜する。
【００１６】
次いで、ＰＥＰ技術によりパターン形成して、図５（ｈ）に示すように画素電極１１ａを、図６（ｈ）に示すようにゲート端子１ｂ上の開口部１３’にゲート端子パッド１１ｂを形成する。
【００１７】
以上のようにして、アクティブマトリクス基板１００が製造され、図４中のＡ−Ａ’断面にはＴＦＴ２０が、図４中のＢ−Ｂ’断面にはその上にゲート端子パッド１１ｂを有するゲート端子１ｂが形成される。
【００１８】
【特許文献１】
特開２００１−２７２６９８号公報
【特許文献２】
特開２００１−１７４８４４号公報
【００１９】
【発明が解決しようとする課題】
ここで、アクティブマトリクス基板１００を備える液晶パネルを駆動させるためのドライバＩＣチップを異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、以下、「ＡＣＦ」と称する）１５によってゲート端子１ｂに圧着接続する場合、図７（ａ）に示すように第２層間絶縁膜１０の膜厚が１〜３μｍ程度と厚いため、その第２層間絶縁膜１０の厚さが妨げとなりＡＣＦ１５がゲート端子部１ｂに十分に接しないことがある。そのため、ＡＣＦ１５とゲート端子部１ｂとが十分に接しないまま圧着接続され、ゲート端子部１ｂとＡＣＦ１５との間で接続不良が発生する可能性がある。そこで、図７（ｂ）に示すようにゲート端子部１ｂの周辺の第２層間絶縁膜１０をあらかじめ除去する必要がある。なお、ＡＣＦ１５は、プラスチックビーズにＮｉ、Ａｕ等をメッキした導電性粒子を、フィルム状のエポキシ樹脂等からなる接着剤に分散したものであり、このフィルム状のＡＣＦ１５を加熱及び加圧することにより、導電性粒子を介して電気的に接続させると共に、接着剤で接続部分を固定するものである。
【００２０】
また、このゲート端子部１ｂにおいて、後工程のエッチング処理によって発生する導電性異物による配線間のリークを防ぐため、ゲート端子部１ｂのうち第２層間絶縁膜１０で覆われていない部分には、保護膜としてゲート絶縁膜６を残す必要があり、このゲート端子部１ｂの上に設けられている真性アモルファスシリコン膜７ａがこのゲート絶縁膜６を残すためのマスクとして働くことになる。
【００２１】
この真性アモルファスシリコン膜７ａをゲート絶縁膜６のエッチング時のマスクとして働かせるには、真性アモルファスシリコン膜７ａのエッチング速度が、ゲート絶縁膜６のエッチング速度より遅くなくてはならない。
【００２２】
しかしながら、真性アモルファスシリコン膜７ａとゲート絶縁膜６との間に上述のような一定の関係が必要となるので、真性アモルファスシリコン膜７ａで形成される真性アモルファスシリコン層７ａ’、つまり、ＴＦＴ２０の設計において重要なパラメータの１つであるＴＦＴ２０のチャネル部に制限ができてしまう。このように、アクティブマトリクス基板１００を有する表示装置の製造において、ゲート端子部１ｂの保護を考慮するために、ＴＦＴ２０を任意に設計することができないという問題がある。
【００２３】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、任意にＴＦＴを設計することができる表示装置の製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明の表示装置の製造方法は、アクティブマトリクス基板を有する表示装置の製造方法であって、絶縁性基板上に端子を有する配線を形成する配線形成工程と、上記配線形成工程で形成された配線を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、上記ゲート絶縁膜形成工程で形成されたゲート絶縁膜を覆うようにソース配線用金属膜を形成するソース配線用金属膜形成工程と、上記ソース配線用金属膜形成工程で形成されたソース配線用金属膜をエッチングすることによりソース配線を形成すると共に上記配線の端子の対応する部分に開口形成用マスクを形成するソース配線形成エッチング工程と、上記ソース配線形成エッチング工程で形成されたソース配線及び開口形成用マスクを覆うように第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、上記第１層間絶縁膜形成工程で形成された第１層間絶縁膜を覆い、且つ、上記配線の端子の対応する部分に重ならないように第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、上記第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングするとき、上記開口形成用マスクがエッチング用のマスクとして働き、上記配線の端子を露出させる開口部を形成する開口部形成工程と、を備えたことを特徴とする。
【００２５】
上記の製造方法によれば、第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングする際に、配線の端子を保護するゲート絶縁膜に開口部を形成するための開口形成用マスクとして、半導体膜ではなくソース配線用金属膜が用いられる。そのため、配線の端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴのチャネル部を構成する半導体膜を任意に設計することができる。これにより、表示装置のＴＦＴを任意に設計することができる。
【００２６】
本発明の表示装置の製造方法は、上記配線が、ゲート配線及び／又は補助容量配線であってもよい。
【００２７】
上記の製造方法によれば、ゲート配線及び／又は補助容量配線の末端のゲート端子及び／又は補助容量端子を保護するためのゲート絶縁膜を形成する際の開口形成用マスクとして、半導体膜ではなくソース金属膜が用いられる。これにより、ゲート端子及び／又は補助容量端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴのチャネル部を構成する半導体膜を任意に設計することができる。
【００２８】
本発明の表示装置の製造方法は、ソース配線用金属膜を、上記開口部形成工程でのエッチング速度が上記ゲート絶縁膜より遅い金属膜としてもよい。
【００２９】
上記の製造方法によれば、ソース配線用金属膜のエッチング速度が、開口部形成工程でのゲート絶縁膜のエッチング速度より遅いので、ソース配線用金属膜の下層にあるゲート絶縁膜がエッチングされない。これにより、配線の端子の表面がゲート絶縁膜に被覆される。
【００３０】
本発明の表示装置の製造方法は、上記ゲート絶縁膜上に、上記開口部を介して上記配線の端子に電気的に接続された端子パッドを形成してもよい。
【００３１】
上記の製造方法によれば、ゲート絶縁膜の開口部を介して配線の端子に接続された端子パッドが形成される。これにより、端子パッドを介して配線の端子に表示用信号を入力することができる。
【００３２】
本発明の表示装置の製造方法は、上記第２層間絶縁膜形成工程で形成された第２層間絶縁膜を覆うように画素電極用金属膜を形成する画素電極用金属膜形成工程と、上記画素電極用金属膜形成工程で形成された画素電極用金属膜をエッチングすることにより画素電極を形成する画素電極形成エッチング工程と、を備え、上記画素電極形成エッチング工程で、上記画素電極用金属膜により上記端子パッドを形成してもよい。
【００３３】
上記の製造方法によれば、画素電極用金属膜によって、画素電極を形成すると共に端子パッドも形成することになるので、工程を増やすことなく、配線の端子上の開口部に端子パッドを形成することができる。
【００３４】
本発明の表示装置の製造方法は、上記画素電極形成エッチング工程で、残留した上記開口形成用マスクをエッチングしてもよい。
【００３５】
上記の製造方法によれば、画素電極形成エッチング工程で、残留した開口形成用マスクをエッチングすることにより、ソース配線用金属膜からなる導電性の開口形成用マスクが除去され、非導電性のゲート絶縁膜が露出することになる。これにより、導電性異物によるゲート端子間のリークの発生を抑止することができる。
【００３６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、液晶表示装置を例にして、本発明の表示装置を説明する。しかし、本発明の表示装置は、液晶表示装置のみならず種々の表示装置、例えば、有機エレクトロルミネッセンス（ＥＬ）表示装置、無機ＥＬ表示装置等の各種表示装置に適用することができる。
【００３７】
以下に本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００について、図１を用いて説明を行う。なお、図１は、本発明の液晶表示装置のアクティブマトリクス基板１００の平面模式図である。
【００３８】
このアクティブマトリクス基板１００では、ガラス基板等の透明絶縁性基板５上に、相互に並行に延びるように設けられたゲート配線１と、各ゲート配線１の間には相互に並行に延びるように設けられゲート配線１と同一層に同一材料からなる補助容量配線３と、ゲート配線１及び補助容量配線３を覆うように設けられ窒化シリコン等からなるゲート絶縁膜６と、ゲート絶縁膜６上でゲート配線１に直交する方向に相互に並行に延びるように設けられたソース配線２と、ゲート配線１及びソース配線２の各交差部に設けられたＴＦＴ２０と、ＴＦＴ２０を覆うように設けられた層間絶縁膜と、層間絶縁膜上で各ＴＦＴ２０に対応して一対のゲート配線１及びソース配線２によって囲われる画素領域に設けられＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の画素電極用金属膜からなる画素電極１１ａと、が配設している。
【００３９】
ゲート配線１は、チタン膜／アルミニウム膜／窒化チタン膜等の積層金属膜で構成され、その末端にはゲート端子１ｂが設けられている。さらに、ゲート端子１ｂの上に画素電極用金属膜からなるゲート端子パッド１１ｂが設けられている。なお、ゲート端子１ｂは、ゲート端子パッド１１ｂが配設している部分を除いて、ゲート絶縁膜６で覆われている。
【００４０】
ソース配線２は、モリブデン膜等のソース配線用金属膜で構成され、その末端にはソース端子２ｂが設けられている。
【００４１】
ＴＦＴ２０は、ゲート配線１から側方に突出した突出部からなるゲート電極１ａと、その上にゲート絶縁膜６を介して設けられた半導体層７’と、その半導体層７’の上にソース配線２から側方に突出した突出部からなるソース電極２ａと、その半導体層７’上でソース電極２ａと対峙するように設けられ、画素電極１１ａとコンタクトホール１２を介して接続しているドレイン電極４と、で構成されている。
【００４２】
半導体層７’は、真性アモルファスシリコン層７ａ’とその上に設けられたｎ＋μｃシリコン層７ｂ’とで構成されている。
【００４３】
層間絶縁膜は、窒化シリコン等からなる第１層間絶縁膜９とアクリル系樹脂等からなる第２層間絶縁膜１０とで構成されている。
【００４４】
次に、本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００の製造方法について、図２及び図３を用いて説明する。
【００４５】
図２（ａ）〜（ｈ）は、図１中Ｂ−Ｂ’断面（ゲート端子１ｂ断面）におけるアクティブマトリクス基板１００の製造工程のフローを示す。図３は、図１中のＣ−Ｃ’断面（ゲート端子１ｂ間の断面）の模式図である。なお、本発明の液晶表示装置のアクティブマトリクス基板１００において、ＴＦＴ２０の構成及びその製造方法については、従来の技術のものと同様であるため、図５を用いて説明する。図５（ａ）〜（ｈ）は、図１中のＡ−Ａ’断面（ＴＦＴ２０断面）におけるアクティブマトリクス基板１００の製造工程のフローを示す。また、図２及び図５において図面番号の次に続く各アルファベットは、製造工程の段階を示し、例えば、製造工程のある段階の基板のＡ−Ａ’断面が図５（ｆ）の状態であれば、Ｂ−Ｂ’断面の状態は図２（ｆ）で示される。
【００４６】
まず、ガラス基板等の透明絶縁性基板５上にスパッタリング法によりチタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ１００ｎｍ程度）及び窒化チタン膜（厚さ５０ｎｍ程度）を順に成膜し、その後、ドライエッチングによるＰＥＰ技術によってパターン形成して、図５（ａ）に示すようにゲート電極１ａを、図２（ａ）に示すようにゲート端子１ｂ及びゲート配線１を形成する。なお、ドライエッチングのエッチングガスとしては、塩素／アルゴンの混合ガス（混合比率：６００ｓｃｃｍ／１００ｓｃｃｍ）を使用する。ここで、ｓｃｃｍは、「ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ」のことであり、大気圧（１．０１３ｈＰａ）で０℃における流量の単位である。
【００４７】
次いで、ゲート電極１ａ、ゲート端子１ｂ及びゲート配線１の上にプラズマＣＶＤ法により、図５（ｂ）及び図２（ｂ）に示すように窒化シリコン膜（厚さ４００ｎｍ程度）からなるゲート絶縁膜６、真性アモルファスシリコン膜７ａ（厚さ１５０ｎｍ程度）及びリンがドープされたｎ＋μｃシリコン膜７ｂ（厚さ４０ｎｍ程度）を順に成膜する。なお、原料ガスとしては、窒化シリコン膜にはシラン／アンモニア／窒素の混合ガス（混合比率：５００ｓｃｃｍ／２０００ｓｃｃｍ／４０００ｓｃｃｍ）を、真性アモルファスシリコン膜７ａにはシラン／水素の混合ガス（混合比率：５００ｓｃｃｍ／３０００ｓｃｃｍ）を、ｎ＋μｃシリコン膜７ｂには水素化リンが０．５重量パーセント（ｗｔ％）含まれるシラン／水素の混合ガス（混合比率：５００ｓｃｃｍ／３０００ｓｃｃｍ）を使用する。
【００４８】
次いで、ドライエッチングによるＰＥＰ技術によってパターン形成して、図５（ｃ）に示すようにゲート電極１ａ上に真性アモルファスシリコン層７ａ’及びｎ＋μｃシリコン層７ｂ’を形成し、図２（ｃ）に示すようにゲート端子１ｂの上の半導体膜７を除去する。なお、ドライエッチングのエッチングガスとしては、六フッ化硫黄／塩化水素の混合ガス（混合比率：５００ｓｃｃｍ／５００ｓｃｃｍ）を使用する。
【００４９】
次いで、ｎ＋μｃシリコン層７ｂ’上にスパッタリング法によりモリブデン膜からなるソース配線用金属膜（厚さ２００ｎｍ程度）を成膜し、その後、ウエットエッチングによるＰＥＰ技術によってパターン形成して、図５（ｄ）に示すようにソース電極２ａ及びドレイン電極４を、図２（ｄ）に示すようにマスク開口部を有する開口形成用マスク２ｃを形成する。なお、ウエットエッチングのエッチング液としては、リン酸／酢酸／硝酸／水の混合液（混合比率：７３ｗｔ％／５ｗｔ％／２ｗｔ％／２０ｗｔ％）を使用する。
【００５０】
次いで、ソース電極２ａ、ドレイン電極４及び開口形成用マスク２ｃ上に、図５（ｅ）に示すようにプラズマＣＶＤ法により窒化シリコンからなる第１層間絶縁膜９（厚さ２００ｎｍ程度）を成膜し、続いて、スピンコート法によりアクリル系樹脂からなる第２層間絶縁膜１０（厚さ１〜３μｍ程度）を塗布する。その後、フォトマスクを介して第２層間絶縁膜１０を感光させ、現像することによって、図２（ｅ）に示すようにゲート端子１ｂの上の第２層間絶縁膜１０を除去する。さらにその後、加熱処理を行って第２層間絶縁膜１０を硬化させる。
【００５１】
次いで、第２層間絶縁膜１０及び開口形成用マスク２ｃをマスクとしてドライエッチングによるＰＥＰ技術によって、図２（ｆ）に示すようにゲート端子１ｂの上の第１層間絶縁膜９及びゲート絶縁膜６を除去して開口部１３’を形成する。なお、ドライエッチングは、エッチングガスとして四フッ化炭素／酸素の混合ガス（混合比率：３００ｓｃｃｍ／１５０ｓｃｃｍ）を用いて、ガス圧が１．３３〜７．９８Ｐａ程度のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式によって行う。
【００５２】
次いで、図５（ｇ）及び図２（ｇ）に示すようにスパッタリング法によりＩＴＯからなる画素電極用金属膜（透明導電膜）１１（厚さ１００ｎｍ程度）を成膜する。
【００５３】
次いで、ウエットエッチングによるＰＥＰ技術によってパターン形成して、図５（ｈ）に示すように画素電極１１ａを、図２（ｈ）に示すようにゲート端子１ｂ上の開口部１３’にゲート端子パッド１１ｂを形成する。なお、ウエットエッチングはエッチング液として塩化第二鉄水溶液を用い、透明導電膜１１と同時に開口形成用マスク２ｃも部分的に除去される。
【００５４】
さらに、開口形成用マスク２ｃを構成するソース金属膜に、第１層間絶縁膜９及びゲート絶縁膜６に対してエッチング速度の遅い材質を選択すれば、ソース配線用金属膜で構成される開口形成用マスク２ｃがゲート絶縁膜６のマスクとして働き、そのゲート絶縁膜６は除去されない。
【００５５】
しかし、開口形成用マスク２ｃは、ゲート端子パッド１１ｂを介してゲート端子１ｂと電気的に接続され、図３（ａ）に示すように隣り合うゲート端子１ｂ（開口形成用マスク２ｃ）間の距離Ｄが狭いため、導電性のダスト等によりゲート端子１ｂ間でリークが発生する可能性がある。
【００５６】
そのため、ソース配線用金属膜の材質は、上述の第１層間絶縁膜９及びゲート絶縁膜６に対してエッチング速度の遅い材質であるのに加えて、透明導電膜１１をエッチングするためのエッチング液で除去されるような材質であるのが好ましい。これによれば、透明導電膜１１をエッチングする際に、露出している開口形成用マスク２ｃが除去され、図３（ｂ）に示すようにゲート端子１ｂ（開口形成用マスク２ｃ）間の距離Ｄが広くなり、導電性のダスト等によりゲート端子１ｂ間でリークが発生する可能性が低くなる。本実施形態では、上述の両者の材質要件を満足するソース配線用金属膜の一例としてモリブデン膜を用いている。
【００５７】
以上のようにして、本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００が製造される。また、製造されたアクティブマトリクス基板１００は、対向基板と共に液晶表示素子を構成して液晶表示装置に組み込まれる。
【００５８】
以上説明したアクティブマトリクス基板１００を有する液晶表示装置の製造方法によれば、第２層間絶縁膜１０をマスクとして第１層間絶縁膜９及びゲート絶縁膜６をエッチングする際に、ゲート端子１ｂを保護するゲート絶縁膜６に開口部を形成するための開口形成用マスクとして、半導体膜７ではなくソース配線用金属膜が用いられるため、ゲート端子１ｂを保護するゲート絶縁膜６のことを考慮せずに、ＴＦＴ２０のチャネル部を構成する半導体膜７を任意に設計することができる。さらに、ソース配線用金属膜が、画素電極１１ａを形成する際の透明導電膜１１のエッチングにおいて同時にエッチングされるような金属膜であるため、工程を増やさずにゲート端子１ｂ上にそれを保護するゲート絶縁膜６を設けることができる。
【００５９】
なお、本実施形態では、ゲート配線１及びゲート端子１ｂの構成及び製造方法について説明しているが、補助容量配線３及び補助容量端子についても適用できる。さらに、本発明は本実施形態に限定されるものではなく、他の構成のものであってもよい。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、第２層間絶縁膜をマスクとして第１層間絶縁膜及びゲート絶縁膜をエッチングする際に、ゲート端子を保護するゲート絶縁膜に開口部を形成するための開口形成用マスクとして、半導体膜ではなくソース配線用金属膜が用いられるため、ゲート端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴを任意に設計することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置のアクティブマトリクス基板１００の平面模式図である。
【図２】図１中のＢ−Ｂ’断面におけるアクティブマトリクス基板１００の製造工程を示す模式図である。
【図３】図１中のＣ−Ｃ’断面におけるアクティブマトリクス基板１００の構造を示す模式図である。
【図４】従来のアクティブマトリクス基板１００の平面模式図である。
【図５】図４中のＡ−Ａ’断面におけるアクティブマトリクス基板１００の従来の製造工程を示す模式図である。
【図６】図４中のＢ−Ｂ’断面におけるアクティブマトリクス基板１００の従来の製造工程を示す模式図である。
【図７】従来のゲート端子１ｂにＡＣＦ３０を圧着接続する方法を示す断面模式図である。
【符号の説明】
１ ゲート配線
１ａ ゲート電極
１ｂ ゲート端子
２ ソース配線
２ａ ソース電極
２ｂ ソース端子
２ｃ 開口形成用マスク
３ 補助容量配線
４ ドレイン電極
５ 透明絶縁性基板
６ ゲート絶縁膜
７ 半導体膜
７’ 半導体層
７ａ 真性アモルファスシリコン膜
７ａ’ 真性アモルファスシリコン層
７ａ’’ 真性アモルファスシリコン層の残膜
７ｂ ｎ＋μｃシリコン膜
７ｂ’ ｎ＋μｃシリコン層
９ 第１層間絶縁膜
１０ 第２層間絶縁膜
１０ａ 第２層間絶縁膜の端
１１ 画素電極用金属膜（透明導電膜）
１１ａ 画素電極
１１ｂ ゲート端子パッド
１２ コンタクトホール
１３ マスク開口部
１３’ 開口部
２０ ＴＦＴ
３０ ＡＣＦ
１００ アクティブマトリクス基板
Claims (6)
- アクティブマトリクス基板を有する表示装置の製造方法であって、
絶縁性基板上に端子を有する配線を形成する配線形成工程と、
上記配線形成工程で形成された配線を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
上記ゲート絶縁膜形成工程で形成されたゲート絶縁膜を覆うようにソース配線用金属膜を形成するソース配線用金属膜形成工程と、
上記ソース配線用金属膜形成工程で形成されたソース配線用金属膜をエッチングすることによりソース配線を形成すると共に上記配線の端子の対応する部分に開口形成用マスクを形成するソース配線形成エッチング工程と、
上記ソース配線形成エッチング工程で形成されたソース配線及び開口形成用マスクを覆うように第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
上記第１層間絶縁膜形成工程で形成された第１層間絶縁膜を覆い、且つ、上記配線の端子の対応する部分に重ならないように第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
上記第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングするとき、上記開口形成用マスクがエッチング用のマスクとして働き、上記配線の端子を露出させる開口部を形成する開口部形成工程と、
を備えたことを特徴とする表示装置の製造方法。 - 請求項１に記載された表示装置の製造方法において、
上記配線が、ゲート配線及び／又は補助容量配線であることを特徴とする表示装置の製造方法。 - 請求項１に記載された表示装置の製造方法において、
ソース配線用金属膜を、上記開口部形成工程でのエッチング速度が上記ゲート絶縁膜より遅い金属膜とすることを特徴とする表示装置の製造方法。 - 請求項１に記載された表示装置の製造方法において、
上記ゲート絶縁膜上に、上記開口部を介して上記配線の端子に電気的に接続された端子パッドを形成することを特徴とする表示装置の製造方法。 - 請求項４に記載された表示装置の製造方法において、
上記第２層間絶縁膜形成工程で形成された第２層間絶縁膜を覆うように画素電極用金属膜を形成する画素電極用金属膜形成工程と、
上記画素電極用金属膜形成工程で形成された画素電極用金属膜をエッチングすることにより画素電極を形成する画素電極形成エッチング工程と、
を備え、
上記画素電極形成エッチング工程で、上記画素電極用金属膜により上記端子パッドを形成することを特徴とする表示装置の製造方法。 - 請求項５に記載された表示装置の製造方法において、
上記画素電極形成エッチング工程で、残留した上記開口形成用マスクをエッチングすることを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003185366A JP4190362B2 (ja) | 2003-06-27 | 2003-06-27 | 表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003185366A JP4190362B2 (ja) | 2003-06-27 | 2003-06-27 | 表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005017926A true JP2005017926A (ja) | 2005-01-20 |
| JP4190362B2 JP4190362B2 (ja) | 2008-12-03 |
Family
ID=34184848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003185366A Expired - Fee Related JP4190362B2 (ja) | 2003-06-27 | 2003-06-27 | 表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4190362B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459753B2 (en) | 2006-07-06 | 2008-12-02 | Epson Imaging Devices Corporation | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus |
| JP2009151099A (ja) * | 2007-12-20 | 2009-07-09 | Jsr Corp | 感放射線性樹脂組成物、および層間絶縁膜とその製造方法 |
| JP2011216585A (ja) * | 2010-03-31 | 2011-10-27 | Fujifilm Corp | 薄膜電界効果型トランジスタの製造方法 |
| US8867010B2 (en) | 2010-08-31 | 2014-10-21 | Sharp Kabushiki Kaisha | Display panel and method for producing the same |
-
2003
- 2003-06-27 JP JP2003185366A patent/JP4190362B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459753B2 (en) | 2006-07-06 | 2008-12-02 | Epson Imaging Devices Corporation | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus |
| KR100899052B1 (ko) * | 2006-07-06 | 2009-05-25 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치, 전기 광학 장치의 제조 방법 및 전자기기 |
| JP2009151099A (ja) * | 2007-12-20 | 2009-07-09 | Jsr Corp | 感放射線性樹脂組成物、および層間絶縁膜とその製造方法 |
| KR101538804B1 (ko) * | 2007-12-20 | 2015-07-22 | 제이에스알 가부시끼가이샤 | 감방사선성 수지 조성물, 및 층간 절연막과 그의 제조 방법 |
| JP2011216585A (ja) * | 2010-03-31 | 2011-10-27 | Fujifilm Corp | 薄膜電界効果型トランジスタの製造方法 |
| US8867010B2 (en) | 2010-08-31 | 2014-10-21 | Sharp Kabushiki Kaisha | Display panel and method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4190362B2 (ja) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4118485B2 (ja) | 半導体装置の作製方法 | |
| JP4683688B2 (ja) | 液晶表示装置の作製方法 | |
| US9099355B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100602062B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US10444579B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| CN100547470C (zh) | 电光装置、其制造方法以及电子设备 | |
| JP5079463B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH11249171A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| WO2021190055A1 (zh) | 显示基板及其制备方法、显示面板和显示装置 | |
| JP5275517B2 (ja) | 基板及びその製造方法、表示装置 | |
| US9876039B2 (en) | Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display | |
| KR20050067934A (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| US7760280B2 (en) | Thin film transistor array substrate and method for manufacturing same | |
| US20110242476A1 (en) | Liquid crystal display panel and liquid crystal display | |
| TWI253538B (en) | Thin film transistor flat display and its manufacturing method | |
| JP2003234355A (ja) | 半導体装置の作製方法 | |
| JP4190362B2 (ja) | 表示装置の製造方法 | |
| US20050001943A1 (en) | Thin film array panel | |
| US9922998B2 (en) | Display apparatus and method of manufacturing the same | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| CN111244116B (zh) | 半过孔结构及其制造方法、阵列基板、显示面板 | |
| KR102059321B1 (ko) | 액정 디스플레이 장치와 이의 제조방법 | |
| KR20030056537A (ko) | 액정표시장치의 제조방법 | |
| JP4118704B2 (ja) | 液晶表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080916 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |