[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005017926A - Manufacturing method of display - Google Patents

Manufacturing method of display Download PDF

Info

Publication number
JP2005017926A
JP2005017926A JP2003185366A JP2003185366A JP2005017926A JP 2005017926 A JP2005017926 A JP 2005017926A JP 2003185366 A JP2003185366 A JP 2003185366A JP 2003185366 A JP2003185366 A JP 2003185366A JP 2005017926 A JP2005017926 A JP 2005017926A
Authority
JP
Japan
Prior art keywords
insulating film
forming
wiring
gate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003185366A
Other languages
Japanese (ja)
Other versions
JP4190362B2 (en
Inventor
Koichi Sawada
康一 澤田
Osamu Sugimoto
修 杉本
Hajime Imai
元 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003185366A priority Critical patent/JP4190362B2/en
Publication of JP2005017926A publication Critical patent/JP2005017926A/en
Application granted granted Critical
Publication of JP4190362B2 publication Critical patent/JP4190362B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a display, in which TFTs can be designed as desired. <P>SOLUTION: This manufacturing method has a step of forming a gate wiring 1 having a gate terminal 1b on a transparent insulating substrate 5, a step of covering the gate wiring 1 with a gate insulating film 6, a step of covering the gate insulating film 6 with a source wiring metal film, a step of etching the source wiring metal film to form a source wiring 2 and forming a mask 2c to make a hole at the position matching the gate terminal 1b, a step of forming a first interlayer insulating layer 9 to cover the source wiring 2 and the hole making mask 2c, a step of forming a second interlayer insulating film 10 to cover the first interlayer insulating film 9 without overlapping on the position matching the gate terminal 1b, and a step of forming a hole to expose the gate terminal by etching the first interlayer insulating film 9 and the gate insulating film 6 by using the second interlayer insulating film as the mask. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置の製造方法に関する。特にアクティブマトリクス基板を有する表示装置の製造方法に係るものである。
【０００２】
【従来の技術】
近年、表示装置として注目されている液晶表示装置は、薄型で低消費電力であるという特徴を生かして、ノートパソコン等のＯＡ機器、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）の携帯情報機器、さらには液晶モニターを備えたカメラ一体型ＶＴＲ等に広く用いられている。
【０００３】
ところで、一般的な液晶表示装置は、複数の画素電極がマトリクス状に配設されたアクティブマトリクス基板と、共通電極が設けられた対向基板と、両基板間に挟持された液晶層とから構成されており、各画素電極に所定の電荷を書き込むことにより、画素電極と共通電極との間の液晶層からなる液晶容量に所定の電圧を印加し、その電圧に応じて液晶層の液晶分子の配向状態が変わることの利用して、画像表示を行うものである。
【０００４】
図４は、一般的な液晶表示装置のアクティブマトリクス基板１００を示す。
【０００５】
このアクティブマトリクス基板１００では、透明絶縁性基板５上に複数のゲート配線１と複数のソース配線２とが互いに直交するように配設され、そのゲート配線１とソース配線２との交差部にはＴＦＴ２０が、各ゲート配線１の間にはゲート線配１と並行に補助容量線３が、それぞれ設けられている。さらに、各ＴＦＴ２０に対応して一対のゲート配線１及びソース配線２で囲われる領域に画素電極１１ａが設けられている。そして、ＴＦＴ２０のゲート電極１ａはゲート配線１に、ＴＦＴ２０のソース電極２ａはソース配線２に、ＴＦＴ２０のドレイン電極４はコンタクトホール１２を介して画素電極１１ａにそれぞれ接続されている。また、ゲート配線１の末端にはゲート端子１ｂが、ソース配線２の末端にはソース端子２ｂが、補助容量線３の末端には補助容量端子（不図示）がそれぞれ設けられている。
【０００６】
このアクティブマトリクス基板１００を製造する方法は、特許文献１及び２に開示されており、以下にその製造方法について説明する。
【０００７】
図５（ａ）〜（ｈ）は図４中のＡ−Ａ’断面（ＴＦＴ２０断面）について、図６（ａ）〜（ｈ）は図４中のＢ−Ｂ’断面（ゲート端子１ｂ断面）について、それぞれアクティブマトリクス基板１００の製造工程のフローを示す。なお、図面番号の次に続く各アルファベットは、製造工程の段階を示し、例えば、製造工程のある段階の基板のＡ−Ａ’断面が図５（ｆ）の状態であれば、Ｂ−Ｂ’断面の状態は図６（ｆ）で示される。
【０００８】
具体的な製造方法について、図５及び図６に基づいて説明する。
【０００９】
まず、ガラス基板等の透明絶縁性基板５上に金属膜を成膜し、その後、フォトリソグラフィ技術（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ、以下、「ＰＥＰ技術」と称する）によりパターン形成して、図５（ａ）に示すようにゲート電極１ａを、図６（ａ）に示すようにゲート端子１ｂ及びゲート配線１を形成する。
【００１０】
次いで、ゲート電極１ａ、ゲート端子１ｂ及びゲート配線１の上にゲート絶縁膜６、真性アモルファスシリコン膜７ａ及びリンがドープされたｎ＋μｃ（微結晶）シリコン膜７ｂを順に成膜する。
【００１１】
次いで、ＰＥＰ技術によりパターン形成して、図５（ｃ）に示すようにゲート電極１ａ上に真性アモルファスシリコン層７ａ’及びｎ＋μｃシリコン層７ｂ’を形成し、図６（ｃ）に示すようにゲート端子１ｂの上の半導体膜７にマスク開口部１３をパターニングする。
【００１２】
次いで、ｎ＋μｃシリコン層７ｂ’上に金属膜を成膜し、その後、ＰＥＰ技術によりパターン形成して、図５（ｄ）に示すようにソース電極２ａ及びドレイン電極４を形成する。
【００１３】
次いで、ソース電極２ａ、ドレイン電極４及びｎ＋μｃシリコン層７ｂ’上に、図５（ｅ）に示すように第１層間絶縁膜９及び第２層間絶縁膜１０を順に成膜し、その後、ＰＥＰ技術によりパターン形成して、図６（ｅ）に示すようにゲート端子部１ｂの端上部の第２層間絶縁膜１０を除去する。
【００１４】
次いで、第２層間絶縁膜１０をマスクとして、エッチングすることにより、図６（ｆ）に示すようにゲート端子１ｂの上の第１層間絶縁膜９、ｎ＋μｃシリコン膜７ｂ、真性アモルファスシリコン膜７ａの上層部分及びゲート絶縁膜６を除去する。このとき、後述するように、ゲート絶縁膜６上では真性アモルファスシリコン膜７ａがマスクとして働き、マスク開口部１３には開口部１３’が形成され、その開口部１３’以外の部分には真性アモルファスシリコン膜の残膜７ａ’’が残る。
【００１５】
次いで、図５（ｇ）及び図６（ｇ）に示すように透明導電膜１１を成膜する。
【００１６】
次いで、ＰＥＰ技術によりパターン形成して、図５（ｈ）に示すように画素電極１１ａを、図６（ｈ）に示すようにゲート端子１ｂ上の開口部１３’にゲート端子パッド１１ｂを形成する。
【００１７】
以上のようにして、アクティブマトリクス基板１００が製造され、図４中のＡ−Ａ’断面にはＴＦＴ２０が、図４中のＢ−Ｂ’断面にはその上にゲート端子パッド１１ｂを有するゲート端子１ｂが形成される。
【００１８】
【特許文献１】
特開２００１−２７２６９８号公報
【特許文献２】
特開２００１−１７４８４４号公報
【００１９】
【発明が解決しようとする課題】
ここで、アクティブマトリクス基板１００を備える液晶パネルを駆動させるためのドライバＩＣチップを異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、以下、「ＡＣＦ」と称する）１５によってゲート端子１ｂに圧着接続する場合、図７（ａ）に示すように第２層間絶縁膜１０の膜厚が１〜３μｍ程度と厚いため、その第２層間絶縁膜１０の厚さが妨げとなりＡＣＦ１５がゲート端子部１ｂに十分に接しないことがある。そのため、ＡＣＦ１５とゲート端子部１ｂとが十分に接しないまま圧着接続され、ゲート端子部１ｂとＡＣＦ１５との間で接続不良が発生する可能性がある。そこで、図７（ｂ）に示すようにゲート端子部１ｂの周辺の第２層間絶縁膜１０をあらかじめ除去する必要がある。なお、ＡＣＦ１５は、プラスチックビーズにＮｉ、Ａｕ等をメッキした導電性粒子を、フィルム状のエポキシ樹脂等からなる接着剤に分散したものであり、このフィルム状のＡＣＦ１５を加熱及び加圧することにより、導電性粒子を介して電気的に接続させると共に、接着剤で接続部分を固定するものである。
【００２０】
また、このゲート端子部１ｂにおいて、後工程のエッチング処理によって発生する導電性異物による配線間のリークを防ぐため、ゲート端子部１ｂのうち第２層間絶縁膜１０で覆われていない部分には、保護膜としてゲート絶縁膜６を残す必要があり、このゲート端子部１ｂの上に設けられている真性アモルファスシリコン膜７ａがこのゲート絶縁膜６を残すためのマスクとして働くことになる。
【００２１】
この真性アモルファスシリコン膜７ａをゲート絶縁膜６のエッチング時のマスクとして働かせるには、真性アモルファスシリコン膜７ａのエッチング速度が、ゲート絶縁膜６のエッチング速度より遅くなくてはならない。
【００２２】
しかしながら、真性アモルファスシリコン膜７ａとゲート絶縁膜６との間に上述のような一定の関係が必要となるので、真性アモルファスシリコン膜７ａで形成される真性アモルファスシリコン層７ａ’、つまり、ＴＦＴ２０の設計において重要なパラメータの１つであるＴＦＴ２０のチャネル部に制限ができてしまう。このように、アクティブマトリクス基板１００を有する表示装置の製造において、ゲート端子部１ｂの保護を考慮するために、ＴＦＴ２０を任意に設計することができないという問題がある。
【００２３】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、任意にＴＦＴを設計することができる表示装置の製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明の表示装置の製造方法は、アクティブマトリクス基板を有する表示装置の製造方法であって、絶縁性基板上に端子を有する配線を形成する配線形成工程と、上記配線形成工程で形成された配線を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、上記ゲート絶縁膜形成工程で形成されたゲート絶縁膜を覆うようにソース配線用金属膜を形成するソース配線用金属膜形成工程と、上記ソース配線用金属膜形成工程で形成されたソース配線用金属膜をエッチングすることによりソース配線を形成すると共に上記配線の端子の対応する部分に開口形成用マスクを形成するソース配線形成エッチング工程と、上記ソース配線形成エッチング工程で形成されたソース配線及び開口形成用マスクを覆うように第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、上記第１層間絶縁膜形成工程で形成された第１層間絶縁膜を覆い、且つ、上記配線の端子の対応する部分に重ならないように第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、上記第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングするとき、上記開口形成用マスクがエッチング用のマスクとして働き、上記配線の端子を露出させる開口部を形成する開口部形成工程と、を備えたことを特徴とする。
【００２５】
上記の製造方法によれば、第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングする際に、配線の端子を保護するゲート絶縁膜に開口部を形成するための開口形成用マスクとして、半導体膜ではなくソース配線用金属膜が用いられる。そのため、配線の端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴのチャネル部を構成する半導体膜を任意に設計することができる。これにより、表示装置のＴＦＴを任意に設計することができる。
【００２６】
本発明の表示装置の製造方法は、上記配線が、ゲート配線及び／又は補助容量配線であってもよい。
【００２７】
上記の製造方法によれば、ゲート配線及び／又は補助容量配線の末端のゲート端子及び／又は補助容量端子を保護するためのゲート絶縁膜を形成する際の開口形成用マスクとして、半導体膜ではなくソース金属膜が用いられる。これにより、ゲート端子及び／又は補助容量端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴのチャネル部を構成する半導体膜を任意に設計することができる。
【００２８】
本発明の表示装置の製造方法は、ソース配線用金属膜を、上記開口部形成工程でのエッチング速度が上記ゲート絶縁膜より遅い金属膜としてもよい。
【００２９】
上記の製造方法によれば、ソース配線用金属膜のエッチング速度が、開口部形成工程でのゲート絶縁膜のエッチング速度より遅いので、ソース配線用金属膜の下層にあるゲート絶縁膜がエッチングされない。これにより、配線の端子の表面がゲート絶縁膜に被覆される。
【００３０】
本発明の表示装置の製造方法は、上記ゲート絶縁膜上に、上記開口部を介して上記配線の端子に電気的に接続された端子パッドを形成してもよい。
【００３１】
上記の製造方法によれば、ゲート絶縁膜の開口部を介して配線の端子に接続された端子パッドが形成される。これにより、端子パッドを介して配線の端子に表示用信号を入力することができる。
【００３２】
本発明の表示装置の製造方法は、上記第２層間絶縁膜形成工程で形成された第２層間絶縁膜を覆うように画素電極用金属膜を形成する画素電極用金属膜形成工程と、上記画素電極用金属膜形成工程で形成された画素電極用金属膜をエッチングすることにより画素電極を形成する画素電極形成エッチング工程と、を備え、上記画素電極形成エッチング工程で、上記画素電極用金属膜により上記端子パッドを形成してもよい。
【００３３】
上記の製造方法によれば、画素電極用金属膜によって、画素電極を形成すると共に端子パッドも形成することになるので、工程を増やすことなく、配線の端子上の開口部に端子パッドを形成することができる。
【００３４】
本発明の表示装置の製造方法は、上記画素電極形成エッチング工程で、残留した上記開口形成用マスクをエッチングしてもよい。
【００３５】
上記の製造方法によれば、画素電極形成エッチング工程で、残留した開口形成用マスクをエッチングすることにより、ソース配線用金属膜からなる導電性の開口形成用マスクが除去され、非導電性のゲート絶縁膜が露出することになる。これにより、導電性異物によるゲート端子間のリークの発生を抑止することができる。
【００３６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、液晶表示装置を例にして、本発明の表示装置を説明する。しかし、本発明の表示装置は、液晶表示装置のみならず種々の表示装置、例えば、有機エレクトロルミネッセンス（ＥＬ）表示装置、無機ＥＬ表示装置等の各種表示装置に適用することができる。
【００３７】
以下に本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００について、図１を用いて説明を行う。なお、図１は、本発明の液晶表示装置のアクティブマトリクス基板１００の平面模式図である。
【００３８】
このアクティブマトリクス基板１００では、ガラス基板等の透明絶縁性基板５上に、相互に並行に延びるように設けられたゲート配線１と、各ゲート配線１の間には相互に並行に延びるように設けられゲート配線１と同一層に同一材料からなる補助容量配線３と、ゲート配線１及び補助容量配線３を覆うように設けられ窒化シリコン等からなるゲート絶縁膜６と、ゲート絶縁膜６上でゲート配線１に直交する方向に相互に並行に延びるように設けられたソース配線２と、ゲート配線１及びソース配線２の各交差部に設けられたＴＦＴ２０と、ＴＦＴ２０を覆うように設けられた層間絶縁膜と、層間絶縁膜上で各ＴＦＴ２０に対応して一対のゲート配線１及びソース配線２によって囲われる画素領域に設けられＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の画素電極用金属膜からなる画素電極１１ａと、が配設している。
【００３９】
ゲート配線１は、チタン膜／アルミニウム膜／窒化チタン膜等の積層金属膜で構成され、その末端にはゲート端子１ｂが設けられている。さらに、ゲート端子１ｂの上に画素電極用金属膜からなるゲート端子パッド１１ｂが設けられている。なお、ゲート端子１ｂは、ゲート端子パッド１１ｂが配設している部分を除いて、ゲート絶縁膜６で覆われている。
【００４０】
ソース配線２は、モリブデン膜等のソース配線用金属膜で構成され、その末端にはソース端子２ｂが設けられている。
【００４１】
ＴＦＴ２０は、ゲート配線１から側方に突出した突出部からなるゲート電極１ａと、その上にゲート絶縁膜６を介して設けられた半導体層７’と、その半導体層７’の上にソース配線２から側方に突出した突出部からなるソース電極２ａと、その半導体層７’上でソース電極２ａと対峙するように設けられ、画素電極１１ａとコンタクトホール１２を介して接続しているドレイン電極４と、で構成されている。
【００４２】
半導体層７’は、真性アモルファスシリコン層７ａ’とその上に設けられたｎ＋μｃシリコン層７ｂ’とで構成されている。
【００４３】
層間絶縁膜は、窒化シリコン等からなる第１層間絶縁膜９とアクリル系樹脂等からなる第２層間絶縁膜１０とで構成されている。
【００４４】
次に、本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００の製造方法について、図２及び図３を用いて説明する。
【００４５】
図２（ａ）〜（ｈ）は、図１中Ｂ−Ｂ’断面（ゲート端子１ｂ断面）におけるアクティブマトリクス基板１００の製造工程のフローを示す。図３は、図１中のＣ−Ｃ’断面（ゲート端子１ｂ間の断面）の模式図である。なお、本発明の液晶表示装置のアクティブマトリクス基板１００において、ＴＦＴ２０の構成及びその製造方法については、従来の技術のものと同様であるため、図５を用いて説明する。図５（ａ）〜（ｈ）は、図１中のＡ−Ａ’断面（ＴＦＴ２０断面）におけるアクティブマトリクス基板１００の製造工程のフローを示す。また、図２及び図５において図面番号の次に続く各アルファベットは、製造工程の段階を示し、例えば、製造工程のある段階の基板のＡ−Ａ’断面が図５（ｆ）の状態であれば、Ｂ−Ｂ’断面の状態は図２（ｆ）で示される。
【００４６】
まず、ガラス基板等の透明絶縁性基板５上にスパッタリング法によりチタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ１００ｎｍ程度）及び窒化チタン膜（厚さ５０ｎｍ程度）を順に成膜し、その後、ドライエッチングによるＰＥＰ技術によってパターン形成して、図５（ａ）に示すようにゲート電極１ａを、図２（ａ）に示すようにゲート端子１ｂ及びゲート配線１を形成する。なお、ドライエッチングのエッチングガスとしては、塩素／アルゴンの混合ガス（混合比率：６００ｓｃｃｍ／１００ｓｃｃｍ）を使用する。ここで、ｓｃｃｍは、「ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ」のことであり、大気圧（１．０１３ｈＰａ）で０℃における流量の単位である。
【００４７】
次いで、ゲート電極１ａ、ゲート端子１ｂ及びゲート配線１の上にプラズマＣＶＤ法により、図５（ｂ）及び図２（ｂ）に示すように窒化シリコン膜（厚さ４００ｎｍ程度）からなるゲート絶縁膜６、真性アモルファスシリコン膜７ａ（厚さ１５０ｎｍ程度）及びリンがドープされたｎ＋μｃシリコン膜７ｂ（厚さ４０ｎｍ程度）を順に成膜する。なお、原料ガスとしては、窒化シリコン膜にはシラン／アンモニア／窒素の混合ガス（混合比率：５００ｓｃｃｍ／２０００ｓｃｃｍ／４０００ｓｃｃｍ）を、真性アモルファスシリコン膜７ａにはシラン／水素の混合ガス（混合比率：５００ｓｃｃｍ／３０００ｓｃｃｍ）を、ｎ＋μｃシリコン膜７ｂには水素化リンが０．５重量パーセント（ｗｔ％）含まれるシラン／水素の混合ガス（混合比率：５００ｓｃｃｍ／３０００ｓｃｃｍ）を使用する。
【００４８】
次いで、ドライエッチングによるＰＥＰ技術によってパターン形成して、図５（ｃ）に示すようにゲート電極１ａ上に真性アモルファスシリコン層７ａ’及びｎ＋μｃシリコン層７ｂ’を形成し、図２（ｃ）に示すようにゲート端子１ｂの上の半導体膜７を除去する。なお、ドライエッチングのエッチングガスとしては、六フッ化硫黄／塩化水素の混合ガス（混合比率：５００ｓｃｃｍ／５００ｓｃｃｍ）を使用する。
【００４９】
次いで、ｎ＋μｃシリコン層７ｂ’上にスパッタリング法によりモリブデン膜からなるソース配線用金属膜（厚さ２００ｎｍ程度）を成膜し、その後、ウエットエッチングによるＰＥＰ技術によってパターン形成して、図５（ｄ）に示すようにソース電極２ａ及びドレイン電極４を、図２（ｄ）に示すようにマスク開口部を有する開口形成用マスク２ｃを形成する。なお、ウエットエッチングのエッチング液としては、リン酸／酢酸／硝酸／水の混合液（混合比率：７３ｗｔ％／５ｗｔ％／２ｗｔ％／２０ｗｔ％）を使用する。
【００５０】
次いで、ソース電極２ａ、ドレイン電極４及び開口形成用マスク２ｃ上に、図５（ｅ）に示すようにプラズマＣＶＤ法により窒化シリコンからなる第１層間絶縁膜９（厚さ２００ｎｍ程度）を成膜し、続いて、スピンコート法によりアクリル系樹脂からなる第２層間絶縁膜１０（厚さ１〜３μｍ程度）を塗布する。その後、フォトマスクを介して第２層間絶縁膜１０を感光させ、現像することによって、図２（ｅ）に示すようにゲート端子１ｂの上の第２層間絶縁膜１０を除去する。さらにその後、加熱処理を行って第２層間絶縁膜１０を硬化させる。
【００５１】
次いで、第２層間絶縁膜１０及び開口形成用マスク２ｃをマスクとしてドライエッチングによるＰＥＰ技術によって、図２（ｆ）に示すようにゲート端子１ｂの上の第１層間絶縁膜９及びゲート絶縁膜６を除去して開口部１３’を形成する。なお、ドライエッチングは、エッチングガスとして四フッ化炭素／酸素の混合ガス（混合比率：３００ｓｃｃｍ／１５０ｓｃｃｍ）を用いて、ガス圧が１．３３〜７．９８Ｐａ程度のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式によって行う。
【００５２】
次いで、図５（ｇ）及び図２（ｇ）に示すようにスパッタリング法によりＩＴＯからなる画素電極用金属膜（透明導電膜）１１（厚さ１００ｎｍ程度）を成膜する。
【００５３】
次いで、ウエットエッチングによるＰＥＰ技術によってパターン形成して、図５（ｈ）に示すように画素電極１１ａを、図２（ｈ）に示すようにゲート端子１ｂ上の開口部１３’にゲート端子パッド１１ｂを形成する。なお、ウエットエッチングはエッチング液として塩化第二鉄水溶液を用い、透明導電膜１１と同時に開口形成用マスク２ｃも部分的に除去される。
【００５４】
さらに、開口形成用マスク２ｃを構成するソース金属膜に、第１層間絶縁膜９及びゲート絶縁膜６に対してエッチング速度の遅い材質を選択すれば、ソース配線用金属膜で構成される開口形成用マスク２ｃがゲート絶縁膜６のマスクとして働き、そのゲート絶縁膜６は除去されない。
【００５５】
しかし、開口形成用マスク２ｃは、ゲート端子パッド１１ｂを介してゲート端子１ｂと電気的に接続され、図３（ａ）に示すように隣り合うゲート端子１ｂ（開口形成用マスク２ｃ）間の距離Ｄが狭いため、導電性のダスト等によりゲート端子１ｂ間でリークが発生する可能性がある。
【００５６】
そのため、ソース配線用金属膜の材質は、上述の第１層間絶縁膜９及びゲート絶縁膜６に対してエッチング速度の遅い材質であるのに加えて、透明導電膜１１をエッチングするためのエッチング液で除去されるような材質であるのが好ましい。これによれば、透明導電膜１１をエッチングする際に、露出している開口形成用マスク２ｃが除去され、図３（ｂ）に示すようにゲート端子１ｂ（開口形成用マスク２ｃ）間の距離Ｄが広くなり、導電性のダスト等によりゲート端子１ｂ間でリークが発生する可能性が低くなる。本実施形態では、上述の両者の材質要件を満足するソース配線用金属膜の一例としてモリブデン膜を用いている。
【００５７】
以上のようにして、本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板１００が製造される。また、製造されたアクティブマトリクス基板１００は、対向基板と共に液晶表示素子を構成して液晶表示装置に組み込まれる。
【００５８】
以上説明したアクティブマトリクス基板１００を有する液晶表示装置の製造方法によれば、第２層間絶縁膜１０をマスクとして第１層間絶縁膜９及びゲート絶縁膜６をエッチングする際に、ゲート端子１ｂを保護するゲート絶縁膜６に開口部を形成するための開口形成用マスクとして、半導体膜７ではなくソース配線用金属膜が用いられるため、ゲート端子１ｂを保護するゲート絶縁膜６のことを考慮せずに、ＴＦＴ２０のチャネル部を構成する半導体膜７を任意に設計することができる。さらに、ソース配線用金属膜が、画素電極１１ａを形成する際の透明導電膜１１のエッチングにおいて同時にエッチングされるような金属膜であるため、工程を増やさずにゲート端子１ｂ上にそれを保護するゲート絶縁膜６を設けることができる。
【００５９】
なお、本実施形態では、ゲート配線１及びゲート端子１ｂの構成及び製造方法について説明しているが、補助容量配線３及び補助容量端子についても適用できる。さらに、本発明は本実施形態に限定されるものではなく、他の構成のものであってもよい。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、第２層間絶縁膜をマスクとして第１層間絶縁膜及びゲート絶縁膜をエッチングする際に、ゲート端子を保護するゲート絶縁膜に開口部を形成するための開口形成用マスクとして、半導体膜ではなくソース配線用金属膜が用いられるため、ゲート端子を保護するゲート絶縁膜のことを考慮せずに、ＴＦＴを任意に設計することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置のアクティブマトリクス基板１００の平面模式図である。
【図２】図１中のＢ−Ｂ’断面におけるアクティブマトリクス基板１００の製造工程を示す模式図である。
【図３】図１中のＣ−Ｃ’断面におけるアクティブマトリクス基板１００の構造を示す模式図である。
【図４】従来のアクティブマトリクス基板１００の平面模式図である。
【図５】図４中のＡ−Ａ’断面におけるアクティブマトリクス基板１００の従来の製造工程を示す模式図である。
【図６】図４中のＢ−Ｂ’断面におけるアクティブマトリクス基板１００の従来の製造工程を示す模式図である。
【図７】従来のゲート端子１ｂにＡＣＦ３０を圧着接続する方法を示す断面模式図である。
【符号の説明】
１ ゲート配線
１ａ ゲート電極
１ｂ ゲート端子
２ ソース配線
２ａ ソース電極
２ｂ ソース端子
２ｃ 開口形成用マスク
３ 補助容量配線
４ ドレイン電極
５ 透明絶縁性基板
６ ゲート絶縁膜
７ 半導体膜
７’ 半導体層
７ａ 真性アモルファスシリコン膜
７ａ’ 真性アモルファスシリコン層
７ａ’’ 真性アモルファスシリコン層の残膜
７ｂ ｎ＋μｃシリコン膜
７ｂ’ ｎ＋μｃシリコン層
９ 第１層間絶縁膜
１０ 第２層間絶縁膜
１０ａ 第２層間絶縁膜の端
１１ 画素電極用金属膜（透明導電膜）
１１ａ 画素電極
１１ｂ ゲート端子パッド
１２ コンタクトホール
１３ マスク開口部
１３’ 開口部
２０ ＴＦＴ
３０ ＡＣＦ
１００ アクティブマトリクス基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a display device. In particular, the present invention relates to a method for manufacturing a display device having an active matrix substrate.
[0002]
[Prior art]
In recent years, liquid crystal display devices that have been attracting attention as display devices are OA devices such as notebook personal computers, portable information devices such as mobile phones and PDAs (Personal Digital Assistants), and more, taking advantage of their thinness and low power consumption. Widely used in camera-integrated VTRs equipped with liquid crystal monitors.
[0003]
Incidentally, a general liquid crystal display device is composed of an active matrix substrate in which a plurality of pixel electrodes are arranged in a matrix, a counter substrate provided with a common electrode, and a liquid crystal layer sandwiched between the substrates. By applying a predetermined charge to each pixel electrode, a predetermined voltage is applied to the liquid crystal capacitor composed of the liquid crystal layer between the pixel electrode and the common electrode, and the liquid crystal molecules in the liquid crystal layer are aligned according to the voltage. An image is displayed by utilizing the change of the state.
[0004]
FIG. 4 shows an active matrix substrate 100 of a general liquid crystal display device.
[0005]
In the active matrix substrate 100, a plurality of gate wirings 1 and a plurality of source wirings 2 are disposed on a transparent insulating substrate 5 so as to be orthogonal to each other, and at the intersection between the gate wiring 1 and the source wiring 2. Between the gate wirings 1, the TFTs 20 are provided with auxiliary capacitance lines 3 in parallel with the gate line 1. Further, a pixel electrode 11 a is provided in a region surrounded by the pair of gate wiring 1 and source wiring 2 corresponding to each TFT 20. The gate electrode 1 a of the TFT 20 is connected to the gate wiring 1, the source electrode 2 a of the TFT 20 is connected to the source wiring 2, and the drain electrode 4 of the TFT 20 is connected to the pixel electrode 11 a through the contact hole 12. Further, a gate terminal 1 b is provided at the end of the gate line 1, a source terminal 2 b is provided at the end of the source line 2, and an auxiliary capacity terminal (not shown) is provided at the end of the auxiliary capacity line 3.
[0006]
A method for manufacturing the active matrix substrate 100 is disclosed in Patent Documents 1 and 2, and the manufacturing method will be described below.
[0007]
5A to 5H are cross sections taken along line AA 'in FIG. 4 (cross section of TFT 20), and FIGS. 6A to 6H are cross sections taken along line BB' in FIG. 4 (cross section of gate terminal 1b). Each shows a flow of the manufacturing process of the active matrix substrate 100. Each alphabet following the drawing number indicates a stage of the manufacturing process. For example, if the cross section AA ′ of the substrate at a stage of the manufacturing process is in the state of FIG. The state of the cross section is shown in FIG.
[0008]
A specific manufacturing method will be described with reference to FIGS.
[0009]
First, a metal film is formed on a transparent insulating substrate 5 such as a glass substrate, and then a pattern is formed by a photolithography technique (hereinafter referred to as “PEP technique”). As shown in FIG. 6, the gate electrode 1a is formed, and as shown in FIG. 6A, the gate terminal 1b and the gate wiring 1 are formed.
[0010]
Next, a gate insulating film 6, an intrinsic amorphous silicon film 7a, and an n + μc (microcrystalline) silicon film 7b doped with phosphorus are sequentially formed on the gate electrode 1a, the gate terminal 1b, and the gate wiring 1.
[0011]
Next, a pattern is formed by PEP technology to form an intrinsic amorphous silicon layer 7a ′ and an n + μc silicon layer 7b ′ on the gate electrode 1a as shown in FIG. 5C, and a gate as shown in FIG. 6C. A mask opening 13 is patterned in the semiconductor film 7 on the terminal 1b.
[0012]
Next, a metal film is formed on the n + μc silicon layer 7b ′, and then patterned by the PEP technique to form the source electrode 2a and the drain electrode 4 as shown in FIG.
[0013]
Next, a first interlayer insulating film 9 and a second interlayer insulating film 10 are sequentially formed on the source electrode 2a, the drain electrode 4, and the n + μc silicon layer 7b ′ as shown in FIG. As shown in FIG. 6E, the second interlayer insulating film 10 at the upper end of the gate terminal portion 1b is removed.
[0014]
Next, by etching using the second interlayer insulating film 10 as a mask, as shown in FIG. 6F, the first interlayer insulating film 9, the n + μc silicon film 7b, and the intrinsic amorphous silicon film 7a on the gate terminal 1b are formed. The upper layer portion and the gate insulating film 6 are removed. At this time, as will be described later, the intrinsic amorphous silicon film 7a functions as a mask on the gate insulating film 6, the opening 13 'is formed in the mask opening 13, and the intrinsic amorphous is formed in the portion other than the opening 13'. A residual film 7a '' of the silicon film remains.
[0015]
Next, as shown in FIGS. 5G and 6G, a transparent conductive film 11 is formed.
[0016]
Next, a pattern is formed by the PEP technique to form the pixel electrode 11a as shown in FIG. 5 (h) and the gate terminal pad 11b in the opening 13 ′ on the gate terminal 1b as shown in FIG. 6 (h). .
[0017]
As described above, the active matrix substrate 100 is manufactured, and the TFT 20 is on the AA ′ cross section in FIG. 4 and the gate terminal pad 11b is on the BB ′ cross section in FIG. 1b is formed.
[0018]
[Patent Document 1]
JP 2001-272698 A [Patent Document 2]
JP 2001-174844 A
[Problems to be solved by the invention]
Here, when a driver IC chip for driving a liquid crystal panel including the active matrix substrate 100 is crimped and connected to the gate terminal 1b by an anisotropic conductive film (hereinafter referred to as "ACF") 15, FIG. As shown in FIG. 7A, since the thickness of the second interlayer insulating film 10 is as thick as about 1 to 3 μm, the thickness of the second interlayer insulating film 10 is obstructed and the ACF 15 does not sufficiently contact the gate terminal portion 1b. Sometimes. For this reason, the ACF 15 and the gate terminal portion 1b may be crimped and connected without being in sufficient contact, and a connection failure may occur between the gate terminal portion 1b and the ACF 15. Therefore, as shown in FIG. 7B, it is necessary to remove the second interlayer insulating film 10 around the gate terminal portion 1b in advance. In addition, ACF15 is obtained by dispersing conductive particles obtained by plating plastic beads with Ni, Au or the like in an adhesive made of a film-like epoxy resin or the like. By heating and pressurizing this film-like ACF15, In addition to being electrically connected through conductive particles, the connecting portion is fixed with an adhesive.
[0020]
In addition, in the gate terminal portion 1b, in order to prevent leakage between wirings due to conductive foreign matters generated by an etching process in a later process, a portion of the gate terminal portion 1b that is not covered with the second interlayer insulating film 10 is It is necessary to leave the gate insulating film 6 as a protective film, and the intrinsic amorphous silicon film 7a provided on the gate terminal portion 1b serves as a mask for leaving the gate insulating film 6.
[0021]
In order for this intrinsic amorphous silicon film 7a to act as a mask during etching of the gate insulating film 6, the etching rate of the intrinsic amorphous silicon film 7a must be slower than the etching rate of the gate insulating film 6.
[0022]
However, since a certain relationship as described above is required between the intrinsic amorphous silicon film 7a and the gate insulating film 6, the intrinsic amorphous silicon layer 7a ′ formed by the intrinsic amorphous silicon film 7a, that is, the design of the TFT 20 is required. In this case, the channel portion of the TFT 20 which is one of important parameters can be limited. As described above, in manufacturing a display device having the active matrix substrate 100, there is a problem that the TFT 20 cannot be arbitrarily designed in order to consider protection of the gate terminal portion 1b.
[0023]
The present invention has been made in view of such points, and an object of the present invention is to provide a manufacturing method of a display device in which a TFT can be arbitrarily designed.
[0024]
[Means for Solving the Problems]
The display device manufacturing method of the present invention is a method for manufacturing a display device having an active matrix substrate, and includes a wiring forming step of forming a wiring having a terminal on an insulating substrate, and a wiring formed in the wiring forming step. Forming a gate insulating film so as to cover the gate insulating film; and forming a source wiring metal film so as to cover the gate insulating film formed in the gate insulating film forming step; Etching the source wiring metal film formed in the source wiring metal film forming step to form a source wiring and forming an opening forming mask in a corresponding portion of the terminal of the wiring And forming a first interlayer insulating film so as to cover the source wiring and the opening forming mask formed in the source wiring formation etching step. A second interlayer insulating film is formed so as to cover the first interlayer insulating film formed in the interlayer insulating film forming step and the first interlayer insulating film forming step and not to overlap with a corresponding portion of the terminal of the wiring. When the second interlayer insulating film is formed and the first interlayer insulating film and the gate insulating film are etched using the second interlayer insulating film as a mask, the opening forming mask functions as an etching mask, and the wiring terminals And an opening forming step for forming an opening for exposing the substrate.
[0025]
According to the above manufacturing method, when the first interlayer insulating film and the gate insulating film are etched using the second interlayer insulating film as a mask, the opening for forming the opening in the gate insulating film protecting the terminal of the wiring As the formation mask, a metal film for source wiring is used instead of a semiconductor film. Therefore, a semiconductor film constituting a channel portion of a TFT can be arbitrarily designed without considering a gate insulating film that protects a wiring terminal. Thereby, the TFT of the display device can be arbitrarily designed.
[0026]
In the method for manufacturing a display device of the present invention, the wiring may be a gate wiring and / or an auxiliary capacitance wiring.
[0027]
According to the above manufacturing method, not the semiconductor film as the mask for forming the opening when forming the gate insulating film for protecting the gate terminal and / or the auxiliary capacitance terminal at the end of the gate wiring and / or the auxiliary capacitance wiring. A source metal film is used. Thereby, the semiconductor film constituting the channel portion of the TFT can be arbitrarily designed without considering the gate insulating film protecting the gate terminal and / or the auxiliary capacitance terminal.
[0028]
In the method for manufacturing a display device of the present invention, the metal film for source wiring may be a metal film whose etching rate in the opening forming step is slower than that of the gate insulating film.
[0029]
According to the above manufacturing method, since the etching rate of the source wiring metal film is slower than the etching rate of the gate insulating film in the opening forming step, the gate insulating film under the source wiring metal film is not etched. Thereby, the surface of the terminal of the wiring is covered with the gate insulating film.
[0030]
In the method for manufacturing a display device of the present invention, a terminal pad electrically connected to the terminal of the wiring through the opening may be formed on the gate insulating film.
[0031]
According to the above manufacturing method, the terminal pad connected to the terminal of the wiring through the opening of the gate insulating film is formed. Thereby, a display signal can be input to the terminal of the wiring via the terminal pad.
[0032]
The display device manufacturing method of the present invention includes a pixel electrode metal film forming step of forming a pixel electrode metal film so as to cover the second interlayer insulating film formed in the second interlayer insulating film forming step, and the pixel. A pixel electrode formation etching step of forming a pixel electrode by etching the pixel electrode metal film formed in the electrode metal film formation step, and in the pixel electrode formation etching step, the pixel electrode metal film The terminal pad may be formed.
[0033]
According to the above manufacturing method, the pixel electrode and the terminal pad are formed by the pixel electrode metal film, so the terminal pad is formed in the opening on the terminal of the wiring without increasing the number of steps. be able to.
[0034]
In the display device manufacturing method of the present invention, the remaining opening forming mask may be etched in the pixel electrode forming etching step.
[0035]
According to the above manufacturing method, the conductive opening forming mask made of the source wiring metal film is removed by etching the remaining opening forming mask in the pixel electrode forming etching step, and the non-conductive gate is formed. The insulating film is exposed. Thereby, generation | occurrence | production of the leak between gate terminals by a conductive foreign material can be suppressed.
[0036]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following embodiments, the display device of the present invention will be described using a liquid crystal display device as an example. However, the display device of the present invention can be applied not only to a liquid crystal display device but also to various display devices such as an organic electroluminescence (EL) display device and an inorganic EL display device.
[0037]
Hereinafter, an active matrix substrate 100 constituting a liquid crystal display device according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic plan view of an active matrix substrate 100 of the liquid crystal display device of the present invention.
[0038]
In this active matrix substrate 100, a gate wiring 1 provided on a transparent insulating substrate 5 such as a glass substrate so as to extend in parallel with each other, and between each gate wiring 1 is provided so as to extend in parallel with each other. The auxiliary capacitance wiring 3 made of the same material in the same layer as the gate wiring 1, the gate insulating film 6 made of silicon nitride or the like provided so as to cover the gate wiring 1 and the auxiliary capacitance wiring 3, and the gate on the gate insulating film 6 Source wiring 2 provided so as to extend in parallel to each other in a direction orthogonal to wiring 1, TFT 20 provided at each intersection of gate wiring 1 and source wiring 2, and interlayer insulation provided so as to cover TFT 20 ITO (Indium Tin O 2) provided in a pixel region surrounded by a pair of gate wiring 1 and source wiring 2 corresponding to each TFT 20 on the film and the interlayer insulating film A pixel electrode 11a made of the pixel electrode metal film ide) film or the like, but are provided.
[0039]
The gate wiring 1 is composed of a laminated metal film such as a titanium film / aluminum film / titanium nitride film, and a gate terminal 1b is provided at the end thereof. Further, a gate terminal pad 11b made of a pixel electrode metal film is provided on the gate terminal 1b. The gate terminal 1b is covered with the gate insulating film 6 except for the portion where the gate terminal pad 11b is disposed.
[0040]
The source wiring 2 is composed of a metal film for source wiring such as a molybdenum film, and a source terminal 2b is provided at the end thereof.
[0041]
The TFT 20 includes a gate electrode 1a having a protruding portion protruding laterally from the gate wiring 1, a semiconductor layer 7 ′ provided thereon via a gate insulating film 6, and a source wiring on the semiconductor layer 7 ′. 2 and a drain electrode which is provided so as to face the source electrode 2a on the semiconductor layer 7 ′ and is connected to the pixel electrode 11a via the contact hole 12. 4.
[0042]
The semiconductor layer 7 ′ is composed of an intrinsic amorphous silicon layer 7a ′ and an n + μc silicon layer 7b ′ provided thereon.
[0043]
The interlayer insulating film includes a first interlayer insulating film 9 made of silicon nitride or the like and a second interlayer insulating film 10 made of acrylic resin or the like.
[0044]
Next, a method for manufacturing the active matrix substrate 100 constituting the liquid crystal display device according to the embodiment of the present invention will be described with reference to FIGS.
[0045]
2A to 2H show a flow of a manufacturing process of the active matrix substrate 100 in the BB ′ section (gate terminal 1b section) in FIG. FIG. 3 is a schematic diagram of a CC ′ section (a section between gate terminals 1b) in FIG. Note that in the active matrix substrate 100 of the liquid crystal display device of the present invention, the configuration of the TFT 20 and the manufacturing method thereof are the same as those of the prior art, and will be described with reference to FIG. 5A to 5H show a flow of a manufacturing process of the active matrix substrate 100 in the AA ′ cross section (TFT 20 cross section) in FIG. 2 and 5, each alphabet following the drawing number indicates the stage of the manufacturing process. For example, if the AA ′ cross section of the substrate at a stage of the manufacturing process is in the state of FIG. For example, the state of the BB ′ cross section is shown in FIG.
[0046]
First, a titanium film (thickness of about 30 nm), an aluminum film (thickness of about 100 nm), and a titanium nitride film (thickness of about 50 nm) are sequentially formed on a transparent insulating substrate 5 such as a glass substrate by sputtering. Then, a pattern is formed by the PEP technique by dry etching to form the gate electrode 1a as shown in FIG. 5A and the gate terminal 1b and the gate wiring 1 as shown in FIG. Note that a chlorine / argon mixed gas (mixing ratio: 600 sccm / 100 sccm) is used as an etching gas for dry etching. Here, sccm is “standard cc / min” and is a unit of flow rate at 0 ° C. at atmospheric pressure (1.013 hPa).
[0047]
Next, a gate insulating film made of a silicon nitride film (thickness: about 400 nm) is formed on the gate electrode 1a, the gate terminal 1b, and the gate wiring 1 by plasma CVD as shown in FIGS. 5B and 2B. 6. Intrinsic amorphous silicon film 7a (thickness of about 150 nm) and phosphorus-doped n + μc silicon film 7b (thickness of about 40 nm) are sequentially formed. As the source gas, a mixed gas of silane / ammonia / nitrogen (mixing ratio: 500 sccm / 2000 sccm / 4000 sccm) is used for the silicon nitride film, and a mixed gas of silane / hydrogen (mixing ratio: 500 sccm) is used for the intrinsic amorphous silicon film 7a. Si / hydrogen mixed gas (mixing ratio: 500 sccm / 3000 sccm) containing 0.5 weight percent (wt%) of phosphorus hydride is used for the n + μc silicon film 7b.
[0048]
Next, a pattern is formed by the PEP technique by dry etching to form an intrinsic amorphous silicon layer 7a ′ and an n + μc silicon layer 7b ′ on the gate electrode 1a as shown in FIG. 5C, as shown in FIG. Thus, the semiconductor film 7 on the gate terminal 1b is removed. Note that a sulfur hexafluoride / hydrogen chloride mixed gas (mixing ratio: 500 sccm / 500 sccm) is used as an etching gas for dry etching.
[0049]
Next, a metal film for source wiring (thickness of about 200 nm) made of a molybdenum film is formed on the n + μc silicon layer 7b ′ by sputtering, and then patterned by the PEP technique by wet etching, as shown in FIG. As shown in FIG. 2, the source electrode 2a and the drain electrode 4 are formed, and as shown in FIG. 2D, an opening forming mask 2c having a mask opening is formed. Note that a mixed solution of phosphoric acid / acetic acid / nitric acid / water (mixing ratio: 73 wt% / 5 wt% / 2 wt% / 20 wt%) is used as an etchant for wet etching.
[0050]
Next, on the source electrode 2a, the drain electrode 4 and the opening formation mask 2c, as shown in FIG. 5E, a first interlayer insulating film 9 (thickness of about 200 nm) made of silicon nitride is formed by plasma CVD. Subsequently, a second interlayer insulating film 10 (thickness of about 1 to 3 μm) made of an acrylic resin is applied by spin coating. Thereafter, the second interlayer insulating film 10 is exposed to light through a photomask and developed to remove the second interlayer insulating film 10 on the gate terminal 1b as shown in FIG. Thereafter, heat treatment is performed to cure the second interlayer insulating film 10.
[0051]
Next, as shown in FIG. 2F, the first interlayer insulating film 9 and the gate insulating film 6 on the gate terminal 1b are formed by the PEP technique by dry etching using the second interlayer insulating film 10 and the opening forming mask 2c as a mask. Is removed to form an opening 13 ′. The dry etching is performed by an RIE (Reactive Ion Etching) method using a carbon tetrafluoride / oxygen mixed gas (mixing ratio: 300 sccm / 150 sccm) as an etching gas and a gas pressure of about 1.33 to 7.98 Pa. Do.
[0052]
Next, as shown in FIGS. 5G and 2G, a pixel electrode metal film (transparent conductive film) 11 (thickness of about 100 nm) made of ITO is formed by sputtering.
[0053]
Next, a pattern is formed by the PEP technique by wet etching, and the pixel electrode 11a is formed as shown in FIG. 5 (h), and the gate terminal pad 11b is formed in the opening 13 ′ on the gate terminal 1b as shown in FIG. 2 (h). Form. The wet etching uses an aqueous ferric chloride solution as an etchant, and the opening forming mask 2c is partially removed simultaneously with the transparent conductive film 11.
[0054]
Further, if a material having a slow etching rate with respect to the first interlayer insulating film 9 and the gate insulating film 6 is selected for the source metal film constituting the opening forming mask 2c, the opening forming made of the source wiring metal film is formed. The mask 2c serves as a mask for the gate insulating film 6, and the gate insulating film 6 is not removed.
[0055]
However, the opening forming mask 2c is electrically connected to the gate terminal 1b via the gate terminal pad 11b, and the distance between adjacent gate terminals 1b (opening forming mask 2c) as shown in FIG. Since D is narrow, leakage may occur between the gate terminals 1b due to conductive dust or the like.
[0056]
Therefore, the material of the source wiring metal film is an etching solution for etching the transparent conductive film 11 in addition to the above-mentioned first interlayer insulating film 9 and gate insulating film 6 having a slow etching rate. It is preferable that the material is removed by the above. According to this, when the transparent conductive film 11 is etched, the exposed opening forming mask 2c is removed, and the distance between the gate terminals 1b (opening forming mask 2c) as shown in FIG. 3B. D becomes wider and the possibility of leakage between the gate terminals 1b due to conductive dust or the like is reduced. In the present embodiment, a molybdenum film is used as an example of a metal film for source wiring that satisfies both the material requirements described above.
[0057]
As described above, the active matrix substrate 100 constituting the liquid crystal display device according to the embodiment of the present invention is manufactured. Further, the manufactured active matrix substrate 100 constitutes a liquid crystal display element together with the counter substrate, and is incorporated in the liquid crystal display device.
[0058]
According to the method of manufacturing the liquid crystal display device having the active matrix substrate 100 described above, the gate terminal 1b is protected when the first interlayer insulating film 9 and the gate insulating film 6 are etched using the second interlayer insulating film 10 as a mask. Since a metal film for source wiring is used instead of the semiconductor film 7 as an opening forming mask for forming an opening in the gate insulating film 6 to be formed, the gate insulating film 6 that protects the gate terminal 1b is not considered. In addition, the semiconductor film 7 constituting the channel portion of the TFT 20 can be arbitrarily designed. Furthermore, since the metal film for source wiring is a metal film that is simultaneously etched in the etching of the transparent conductive film 11 when forming the pixel electrode 11a, it is protected on the gate terminal 1b without increasing the number of steps. A gate insulating film 6 can be provided.
[0059]
In the present embodiment, the configuration and the manufacturing method of the gate wiring 1 and the gate terminal 1b are described, but the present invention can also be applied to the auxiliary capacitance wiring 3 and the auxiliary capacitance terminal. Furthermore, the present invention is not limited to this embodiment, and may have other configurations.
[0060]
【The invention's effect】
As described above, according to the present invention, when the first interlayer insulating film and the gate insulating film are etched using the second interlayer insulating film as a mask, the opening is formed in the gate insulating film that protects the gate terminal. Since a metal film for source wiring is used as the opening forming mask instead of the semiconductor film, the TFT can be arbitrarily designed without considering the gate insulating film for protecting the gate terminal.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of an active matrix substrate 100 of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a schematic view showing a manufacturing process of the active matrix substrate 100 in the BB ′ cross section in FIG. 1;
FIG. 3 is a schematic diagram showing a structure of an active matrix substrate 100 in a CC ′ cross section in FIG. 1;
4 is a schematic plan view of a conventional active matrix substrate 100. FIG.
FIG. 5 is a schematic diagram showing a conventional manufacturing process of the active matrix substrate 100 in the AA ′ cross section in FIG. 4;
6 is a schematic view showing a conventional manufacturing process of the active matrix substrate 100 in the BB ′ cross section in FIG. 4; FIG.
FIG. 7 is a schematic cross-sectional view showing a method of crimping and connecting an ACF 30 to a conventional gate terminal 1b.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Gate wiring 1a Gate electrode 1b Gate terminal 2 Source wiring 2a Source electrode 2b Source terminal 2c Opening formation mask 3 Auxiliary capacity wiring 4 Drain electrode 5 Transparent insulating substrate 6 Gate insulating film 7 Semiconductor film 7 'Semiconductor layer 7a Intrinsic amorphous silicon Film 7a ′ Intrinsic amorphous silicon layer 7a ″ Remaining film 7b of intrinsic amorphous silicon layer n + μc silicon film 7b ′ n + μc silicon layer 9 First interlayer insulating film 10 Second interlayer insulating film 10a End of second interlayer insulating film 11 For pixel electrode Metal film (transparent conductive film)
11a Pixel electrode 11b Gate terminal pad 12 Contact hole 13 Mask opening 13 'Opening 20 TFT
30 ACF
100 active matrix substrate

Claims (6)

アクティブマトリクス基板を有する表示装置の製造方法であって、
絶縁性基板上に端子を有する配線を形成する配線形成工程と、
上記配線形成工程で形成された配線を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
上記ゲート絶縁膜形成工程で形成されたゲート絶縁膜を覆うようにソース配線用金属膜を形成するソース配線用金属膜形成工程と、
上記ソース配線用金属膜形成工程で形成されたソース配線用金属膜をエッチングすることによりソース配線を形成すると共に上記配線の端子の対応する部分に開口形成用マスクを形成するソース配線形成エッチング工程と、
上記ソース配線形成エッチング工程で形成されたソース配線及び開口形成用マスクを覆うように第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
上記第１層間絶縁膜形成工程で形成された第１層間絶縁膜を覆い、且つ、上記配線の端子の対応する部分に重ならないように第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
上記第２層間絶縁膜をマスクとして上記第１層間絶縁膜及びゲート絶縁膜をエッチングするとき、上記開口形成用マスクがエッチング用のマスクとして働き、上記配線の端子を露出させる開口部を形成する開口部形成工程と、
を備えたことを特徴とする表示装置の製造方法。A method of manufacturing a display device having an active matrix substrate,
A wiring forming step of forming a wiring having a terminal on an insulating substrate;
A gate insulating film forming step of forming a gate insulating film so as to cover the wiring formed in the wiring forming step;
A source wiring metal film forming step of forming a source wiring metal film so as to cover the gate insulating film formed in the gate insulating film forming step;
A source wiring formation etching step of forming a source wiring by etching the source wiring metal film formed in the source wiring metal film forming step and forming an opening forming mask at a corresponding portion of the terminal of the wiring; ,
A first interlayer insulating film forming step of forming a first interlayer insulating film so as to cover the source wiring and the opening forming mask formed in the source wiring forming etching step;
A second interlayer insulating film forming step of covering the first interlayer insulating film formed in the first interlayer insulating film forming step and forming a second interlayer insulating film so as not to overlap a corresponding portion of the terminal of the wiring; When,
When the first interlayer insulating film and the gate insulating film are etched using the second interlayer insulating film as a mask, the opening forming mask functions as an etching mask to form an opening for exposing the terminal of the wiring. Part forming step;
A method for manufacturing a display device, comprising: 請求項１に記載された表示装置の製造方法において、
上記配線が、ゲート配線及び／又は補助容量配線であることを特徴とする表示装置の製造方法。In the manufacturing method of the display device according to claim 1,
A method for manufacturing a display device, wherein the wiring is a gate wiring and / or a storage capacitor wiring. 請求項１に記載された表示装置の製造方法において、
ソース配線用金属膜を、上記開口部形成工程でのエッチング速度が上記ゲート絶縁膜より遅い金属膜とすることを特徴とする表示装置の製造方法。In the manufacturing method of the display device according to claim 1,
A method of manufacturing a display device, wherein the metal film for source wiring is a metal film whose etching rate in the opening forming step is slower than that of the gate insulating film. 請求項１に記載された表示装置の製造方法において、
上記ゲート絶縁膜上に、上記開口部を介して上記配線の端子に電気的に接続された端子パッドを形成することを特徴とする表示装置の製造方法。In the manufacturing method of the display device according to claim 1,
A method of manufacturing a display device, comprising: forming a terminal pad electrically connected to a terminal of the wiring through the opening on the gate insulating film. 請求項４に記載された表示装置の製造方法において、
上記第２層間絶縁膜形成工程で形成された第２層間絶縁膜を覆うように画素電極用金属膜を形成する画素電極用金属膜形成工程と、
上記画素電極用金属膜形成工程で形成された画素電極用金属膜をエッチングすることにより画素電極を形成する画素電極形成エッチング工程と、
を備え、
上記画素電極形成エッチング工程で、上記画素電極用金属膜により上記端子パッドを形成することを特徴とする表示装置の製造方法。In the manufacturing method of the display device according to claim 4,
A pixel electrode metal film forming step of forming a pixel electrode metal film so as to cover the second interlayer insulating film formed in the second interlayer insulating film forming step;
A pixel electrode formation etching step of forming a pixel electrode by etching the pixel electrode metal film formed in the pixel electrode metal film formation step;
With
A method of manufacturing a display device, wherein, in the pixel electrode formation etching step, the terminal pads are formed from the pixel electrode metal film. 請求項５に記載された表示装置の製造方法において、
上記画素電極形成エッチング工程で、残留した上記開口形成用マスクをエッチングすることを特徴とする表示装置の製造方法。In the manufacturing method of the display device according to claim 5,
A method for manufacturing a display device, comprising: etching the remaining opening forming mask in the pixel electrode forming etching step.
JP2003185366A 2003-06-27 2003-06-27 Manufacturing method of display device Expired - Fee Related JP4190362B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003185366A JP4190362B2 (en) 2003-06-27 2003-06-27 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003185366A JP4190362B2 (en) 2003-06-27 2003-06-27 Manufacturing method of display device

Publications (2)

Publication Number Publication Date
JP2005017926A true JP2005017926A (en) 2005-01-20
JP4190362B2 JP4190362B2 (en) 2008-12-03

Family

ID=34184848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003185366A Expired - Fee Related JP4190362B2 (en) 2003-06-27 2003-06-27 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP4190362B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459753B2 (en) 2006-07-06 2008-12-02 Epson Imaging Devices Corporation Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP2009151099A (en) * 2007-12-20 2009-07-09 Jsr Corp Radiation-sensitive resin composition, interlayer insulation film and method for producing the same
JP2011216585A (en) * 2010-03-31 2011-10-27 Fujifilm Corp Method of manufacturing thin film field-effect transistor
US8867010B2 (en) 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459753B2 (en) 2006-07-06 2008-12-02 Epson Imaging Devices Corporation Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
KR100899052B1 (en) * 2006-07-06 2009-05-25 엡슨 이미징 디바이스 가부시키가이샤 Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP2009151099A (en) * 2007-12-20 2009-07-09 Jsr Corp Radiation-sensitive resin composition, interlayer insulation film and method for producing the same
KR101538804B1 (en) * 2007-12-20 2015-07-22 제이에스알 가부시끼가이샤 Radiation sensitive resin composition, and interlayer insulation film and method for producing the same
JP2011216585A (en) * 2010-03-31 2011-10-27 Fujifilm Corp Method of manufacturing thin film field-effect transistor
US8867010B2 (en) 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same

Also Published As

Publication number Publication date
JP4190362B2 (en) 2008-12-03

Similar Documents

Publication Publication Date Title
JP4118485B2 (en) Method for manufacturing semiconductor device
JP4683688B2 (en) Method for manufacturing liquid crystal display device
US9099355B2 (en) Semiconductor device and method of fabricating the same
KR100602062B1 (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
KR100598737B1 (en) Thin film transistor array substrate and fabricating method thereof
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
CN100547470C (en) Electro-optical device, its manufacture method and electronic equipment
JP5079463B2 (en) Liquid crystal display device and manufacturing method thereof
JPH11249171A (en) Active matrix type display device and manufacture thereof
WO2021190055A1 (en) Display substrate and preparation method therefor, display panel, and display device
JP5275517B2 (en) Substrate, manufacturing method thereof, and display device
US9876039B2 (en) Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display
US7760280B2 (en) Thin film transistor array substrate and method for manufacturing same
US20110242476A1 (en) Liquid crystal display panel and liquid crystal display
JP4118706B2 (en) Method for manufacturing liquid crystal display device
TWI253538B (en) Thin film transistor flat display and its manufacturing method
JP4190362B2 (en) Manufacturing method of display device
US20050001943A1 (en) Thin film array panel
US9922998B2 (en) Display apparatus and method of manufacturing the same
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN111244116B (en) Half-via-hole structure, manufacturing method thereof, array substrate and display panel
KR102059321B1 (en) Liquid crystal display device and method of manufacturing the same
KR20030056537A (en) Method for manufacturing liquid crystal display device
JP4118704B2 (en) Method for manufacturing liquid crystal display device
KR20080048263A (en) Thin film transistor array substrate and method for fabricating thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees