JP2005012196A - 歪みシリコン基板ウエハの製造方法 - Google Patents
歪みシリコン基板ウエハの製造方法 Download PDFInfo
- Publication number
- JP2005012196A JP2005012196A JP2004152843A JP2004152843A JP2005012196A JP 2005012196 A JP2005012196 A JP 2005012196A JP 2004152843 A JP2004152843 A JP 2004152843A JP 2004152843 A JP2004152843 A JP 2004152843A JP 2005012196 A JP2005012196 A JP 2005012196A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- island
- thickness
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】 より転位が少なく、かつ歪み緩和されたＳｉＧｅ層を有する歪みシリコン基板ウエハを製造する製造方法を提供する。
【解決手段】 島状シリコン層２、歪み緩和層３、格子歪みを有するシリコン層４が単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、単結晶シリコン基板上に、厚さ１０ｎｍ〜４００ｎｍ、幅１０〜１０００ｎｍ島状シリコン層２を形成する工程と、前記島状シリコン層上に、厚さ１０〜２００ｎｍの歪み緩和層３をエピタキシャル成長させる工程と、前記歪み緩和層の上に、厚さ１０〜５０ｎｍの歪みシリコン層４を形成する工程とを含むことを特徴としている。
【選択図】 図１
【解決手段】 島状シリコン層２、歪み緩和層３、格子歪みを有するシリコン層４が単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、単結晶シリコン基板上に、厚さ１０ｎｍ〜４００ｎｍ、幅１０〜１０００ｎｍ島状シリコン層２を形成する工程と、前記島状シリコン層上に、厚さ１０〜２００ｎｍの歪み緩和層３をエピタキシャル成長させる工程と、前記歪み緩和層の上に、厚さ１０〜５０ｎｍの歪みシリコン層４を形成する工程とを含むことを特徴としている。
【選択図】 図１
Description
本発明は、歪みシリコン基板ウエハの製造方法に関し、より詳細には、従来よりも貫通転位及び欠陥密度が低い歪みシリコン基板ウエハを製造する方法に関する。
近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールレダクション、即ち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、既に、物理的に限界が見え始めてきている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する半導体基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム層（以下、ＳｉＧｅ層という）層を介して、シリコンをエピタキシャル成長させた歪みシリコン層（以下、歪みＳｉ層という）をチャンネル領域に用いた高速デバイスが提案、注目されている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する半導体基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム層（以下、ＳｉＧｅ層という）層を介して、シリコンをエピタキシャル成長させた歪みシリコン層（以下、歪みＳｉ層という）をチャンネル領域に用いた高速デバイスが提案、注目されている。
この歪みＳｉ層は、シリコンに比べ格子定数が大きいＳｉＧｅ層により引っ張り歪みが生じている。この歪みによりＳｉのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
従って、この歪みＳｉ層をチャンネル領域に用いることにより、バルクＳｉを用いた際の１．５倍以上のキャリア高速化が可能となる。
良質な歪みＳｉ層を得るためにはシリコン基板上に良質なＳｉＧｅ層、即ち貫通転位、欠陥密度が低く歪み緩和され、平滑な表面を有するＳｉＧｅ層をエピタキシャル成長させることが必要である。
従って、この歪みＳｉ層をチャンネル領域に用いることにより、バルクＳｉを用いた際の１．５倍以上のキャリア高速化が可能となる。
良質な歪みＳｉ層を得るためにはシリコン基板上に良質なＳｉＧｅ層、即ち貫通転位、欠陥密度が低く歪み緩和され、平滑な表面を有するＳｉＧｅ層をエピタキシャル成長させることが必要である。
しかし、ＳｉとＧｅの間には格子定数に約４．２％の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、勿論、例えエピタキシャル前にＳｉ表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し、良好なエピタキシャル成長膜を得ることはできなかった。
この問題を改善する試みも提案されており、例えば、ＳｉＧｅ層における厚さ方向にＧｅ濃度の勾配をつけてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和する方法が提案されている。
また、同様な発想からの提案として、特許文献１及び２には、ＳｉＧｅ層を多段層に形成し、各段層のＧｅ濃度を段階的変化させて格子不整合による転位の多発を抑制する発明が開示されている。
また、同様な発想からの提案として、特許文献１及び２には、ＳｉＧｅ層を多段層に形成し、各段層のＧｅ濃度を段階的変化させて格子不整合による転位の多発を抑制する発明が開示されている。
しかしながら、このような方法によってもＧｅ濃度比を０．３以上にしようとすると、濃度勾配が急峻となってやはり転位発生を充分に満足する程度には抑制できない。
これを回避するように形成した歪緩和ＳｉＧｅ層の厚さ（臨界膜厚）は約３μｍに達し、このために、生産効率が悪いだけでなく、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまうというたな不都合をも招来する。
これを回避するように形成した歪緩和ＳｉＧｅ層の厚さ（臨界膜厚）は約３μｍに達し、このために、生産効率が悪いだけでなく、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまうというたな不都合をも招来する。
上述したとおり、従来の技術では、例えＳｉＧｅ層のエピタキシャル前にシリコン基板表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に積層欠陥の発生を抑制することができなかった。
更に、Ｇｅ濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
更に、Ｇｅ濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
このように現在も、上述した歪みシリコン基板ウエハの製造方法において、エピタキシャル成長中の積層欠陥及び貫通転位の発生を防ぐ有効な手段の出現が強く求められている。
本発明は、上記事情に鑑みてなされたものであり、従来よりも貫通転位及び欠陥密度が低い歪みシリコン基板ウエハの製造方法を提供することを目的とする。
上記目的を達成するためになされた本発明にかかる歪みシリコン基板ウエハの製造方法は、島状シリコン層、歪み緩和層、格子歪みを有するシリコン層が単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、単結晶シリコン基板上に、厚さ１０ｎｍ〜４００ｎｍ、幅１０〜１０００ｎｍ島状シリコン層を形成する工程と、前記島状シリコン層上に、厚さ１０〜２００ｎｍの歪み緩和層をエピタキシャル成長させる工程と、前記歪み緩和層の上に、厚さ１０〜５０ｎｍの歪みシリコン層を形成する工程とを含むことを特徴としている。
また、上記目的を達成するためになされた本発明にかかる歪みシリコン基板ウエハの製造方法は、島状シリコン層、歪み緩和層、格子歪みを有するシリコン層が単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、単結晶シリコン基板上に、厚さ１０ｎｍ〜４００ｎｍ、幅１０〜１０００ｎｍ島状シリコン層を形成する工程と、前記島状シリコン層上に、厚さ１０〜１０００ｎｍの第一の歪み緩和層をエピタキシャル成長させる工程と、前記第一の歪み緩和層上に、厚さ１０〜１０００ｎｍの第二の歪み緩和層をエピタキシャル成長させる工程と、前記第二の歪み緩和層の上に、厚さ３〜３０ｎｍの歪みシリコン層を形成する工程とを含むことを特徴としている。
本発明にかかる歪みシリコン基板ウエハの製造方法は、単結晶シリコン基板上に、厚さ１０ｎｍ〜４００ｎｍ、幅１０〜１０００ｎｍ島状シリコン層を形成し、該島状シリコン層上に、歪み緩和層（第一の歪み緩和層、第二の歪み緩和層）をエピタキシャル成長させる点が構成上の特徴である。
これにより、良質な歪みＳｉ層を得るための基礎となる歪み緩和層を、貫通転位や欠陥がほとんどなく、歪み緩和された好適状態にエピタキシャル成長させることができる。
これにより、良質な歪みＳｉ層を得るための基礎となる歪み緩和層を、貫通転位や欠陥がほとんどなく、歪み緩和された好適状態にエピタキシャル成長させることができる。
尚、島状シリコンの厚さが１０ｎｍ未満の場合には、島状シリコン層から貫通転位が発生しないため、その上にエピタキシャル成長する層の歪み緩和が充分でなくなり、また島状シリコンの厚さが４００ｎｍを超えるとその上の歪み緩和層が多結晶化するので、好ましくない。
したがって、島状シリコン層の厚さが１０ｎｍ〜４００ｎｍであることが望ましい。
また、島状シリコン層の幅が１０ｎｍ未満の場合には歪み緩和層をエピタキシャル成長する時に、隣接する島状シリコン同士が結合してしまい、歪み緩和が充分にできなくなり、また幅が１０００ｎｍを超えると島状シリコンから発生する貫通転位密度が小さくなり、歪み緩和が充分でなくなり、好ましくない。
したがって、島状シリコン層の幅が１０〜１０００ｎｍであることが望ましい。
したがって、島状シリコン層の厚さが１０ｎｍ〜４００ｎｍであることが望ましい。
また、島状シリコン層の幅が１０ｎｍ未満の場合には歪み緩和層をエピタキシャル成長する時に、隣接する島状シリコン同士が結合してしまい、歪み緩和が充分にできなくなり、また幅が１０００ｎｍを超えると島状シリコンから発生する貫通転位密度が小さくなり、歪み緩和が充分でなくなり、好ましくない。
したがって、島状シリコン層の幅が１０〜１０００ｎｍであることが望ましい。
ここで、前記島状シリコン層が１００〜１０００ｎｍの間隔をもって形成されていることが望ましい。
このように、島状シリコン層が隣接する島状シリコン層と間隔をもって形成されているため、隣接する島状シリコン同士が結合することにならず、貫通転位や積層欠陥の上方層への伝播が阻止され、かつその表面上に好適な歪み緩和層を形成することができる。
このように、島状シリコン層が隣接する島状シリコン層と間隔をもって形成されているため、隣接する島状シリコン同士が結合することにならず、貫通転位や積層欠陥の上方層への伝播が阻止され、かつその表面上に好適な歪み緩和層を形成することができる。
尚、島状シリコン層が、単結晶シリコンまたはアモルファスシリコンであることが望ましい。
また、前記歪み緩和層としては、シリコン・ゲルマニウムをエピタキシャル成長させた層のほか、炭化珪素をエピタキシャル成長させた層、窒化珪素をエピタキシャル成長させた層のいずれであっても良い。
同様に、前記第一の歪み緩和層が、ゲルマニウム濃度が傾斜してエピタキシャル成長させたシリコン・ゲルマニウム層であって、第二の歪み緩和層が、ゲルマニウム濃度を一定にしてエピタキシャル成長させたシリコン・ゲルマニウム層、炭素濃度を一定にしてエピタキシャル成長させた炭化珪素層、窒素濃度を一定にしてエピタキシャル成長させた窒化珪素層のいずれかの層であっても良い。
また、前記歪み緩和層としては、シリコン・ゲルマニウムをエピタキシャル成長させた層のほか、炭化珪素をエピタキシャル成長させた層、窒化珪素をエピタキシャル成長させた層のいずれであっても良い。
同様に、前記第一の歪み緩和層が、ゲルマニウム濃度が傾斜してエピタキシャル成長させたシリコン・ゲルマニウム層であって、第二の歪み緩和層が、ゲルマニウム濃度を一定にしてエピタキシャル成長させたシリコン・ゲルマニウム層、炭素濃度を一定にしてエピタキシャル成長させた炭化珪素層、窒素濃度を一定にしてエピタキシャル成長させた窒化珪素層のいずれかの層であっても良い。
本発明によれば、より転位が少なく、かつ歪み緩和された歪み緩和層を有する歪みシリコン基板ウエハを製造する製造方法を得ることができる。
以下に、本発明にかかる歪みシリコン基板ウエハの製造方法について、本発明の方法で得られる歪みシリコン基板ウエハの概略断面図である図１に基づいて詳細に説明する。なお、この実施形態にあっては歪み緩和層としてＳｉＧｅ層を形成する場合について説明する。
本発明の方法において用いられる単結晶シリコン基板としては、例えば、チョクラルスキー法（ＣＺ）で引き上げられた単結晶インゴットから切り出されたＰ型ボロンドープ基板で、方位（１００）、抵抗率０．１Ωｃｍ以上、初期酸素濃度１５×１０17atoms/cm3以下等の仕様のＳｉプライム基板が好適に用いられる。勿論、ＣＺ以外の基板、例えば、ＦＺ基板等も用いることができる。
本発明の方法において用いられる単結晶シリコン基板としては、例えば、チョクラルスキー法（ＣＺ）で引き上げられた単結晶インゴットから切り出されたＰ型ボロンドープ基板で、方位（１００）、抵抗率０．１Ωｃｍ以上、初期酸素濃度１５×１０17atoms/cm3以下等の仕様のＳｉプライム基板が好適に用いられる。勿論、ＣＺ以外の基板、例えば、ＦＺ基板等も用いることができる。
次いで、図１からもわかるように、本発明の方法では、前記シリコン基板１の面上に特定厚さ、即ち、貫通転位や積層欠陥を上方他層へ伝播させず、かつ、その上面でＳｉＧｅエピタキシャル成長が可能な特定厚さの島状シリコン層２を形成する。
具体的には、該島状シリコン層２の厚さｔ１は、通常１０〜４００ｎｍ程度、特に好ましくは１００〜３００ｎｍに形成されている。
また、該島状シリコン層２の幅Ｌは、通常１０〜１０００ｎｍ程度、特に好ましくは１００〜３００ｎｍに形成されている。
更に、ここで、前記島状シリコン層が１００〜１０００ｎｍの間隔をもって形成されていることが望ましい。
また、該島状シリコン層２の幅Ｌは、通常１０〜１０００ｎｍ程度、特に好ましくは１００〜３００ｎｍに形成されている。
更に、ここで、前記島状シリコン層が１００〜１０００ｎｍの間隔をもって形成されていることが望ましい。
この特定寸法の島状シリコン層２を前記シリコン基板１上に形成し、この島状シリコン層２の表面上に、歪み緩和層としてのＳｉＧｅ層３をエピタキシャル成長させると、該エピタキシャル成長中に発生した転位等の結晶欠陥はＳｉＧｅ層３の成長方向に伝播するよりも、島状シリコン層２とＳｉＧｅ層３の界面に沿って伝播するかあるいは島状シリコン層２中を伝播する。
これは、後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためであると考えられる。
これは、後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためであると考えられる。
前記島状シリコン層２の形成手段はＣＶＤ法によることが好ましいが、上記厚さの均質な島状シリコン層２を形成できる手段であれば必ずしもこれに限定されるものではなく、例えば、蒸着やその他のＰＶＤ法を用いて差し支えない。
特に、シリコン層を島状に形成するためには、ＣＶＤ法であれば、シリコンの過飽和度が高い気体がシリコン層２の成長速度が１０μｍ／分のように速い状況で、気相中にシリコン核を形成させたあと、この核がシリコン基板に付着して、さらに島状に成長させることが望ましい。
特に、シリコン層を島状に形成するためには、ＣＶＤ法であれば、シリコンの過飽和度が高い気体がシリコン層２の成長速度が１０μｍ／分のように速い状況で、気相中にシリコン核を形成させたあと、この核がシリコン基板に付着して、さらに島状に成長させることが望ましい。
また、本発明の方法では、シリコン基板１の表面に直接島状シリコン層２を形成させる替わりに、シリコン基板１上に厚さ１０ｎｍ以下の薄膜酸化層を形成し、該形成された薄膜酸化層上に前記島状シリコン層２を形成しても良く、安定化および金属汚染低減化を図ることができるため、好ましい。
次いで、該島状シリコン層２上にＳｉＧｅ層３を、１０〜２００ｎｍ、より好適には５０〜１５０ｎｍの厚さｔ２にエピタキシャル成長させる。
このＳｉＧｅ層３が１０ｎｍ未満の場合には、Ｓｉ層４に与える歪みが不充分となり、また２００ｎｍを超えても、望ましい歪み量はあまり変わらないため、該島状シリコン層２上に形成されるＳｉＧｅ層３の厚さｔ２は、１０〜２００ｎｍであることが望ましい。
また、形成されるＳｉＧ層３のＧｅ原子濃度比は、０．３またはそれ以上、特に、０．５〜０．７であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
このＳｉＧｅ層３が１０ｎｍ未満の場合には、Ｓｉ層４に与える歪みが不充分となり、また２００ｎｍを超えても、望ましい歪み量はあまり変わらないため、該島状シリコン層２上に形成されるＳｉＧｅ層３の厚さｔ２は、１０〜２００ｎｍであることが望ましい。
また、形成されるＳｉＧ層３のＧｅ原子濃度比は、０．３またはそれ以上、特に、０．５〜０．７であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
上記ＳｉＧｅ層３のエピタキシャル成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべきＳｉＧｅ層３のＳｉ：Ｇｅ組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるＣＶＤ法の場合の一例を示すと、組成がＧｅ＝０．３の場合、下記のようになる。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ4、ＧｅＨ4、チャンバ圧：１０〜１００Ｔｏｒｒ、温度：６５０〜６８０℃、成長速度１０〜５０ｎｍ／分。
成長条件は、成長させるべきＳｉＧｅ層３のＳｉ：Ｇｅ組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるＣＶＤ法の場合の一例を示すと、組成がＧｅ＝０．３の場合、下記のようになる。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ4、ＧｅＨ4、チャンバ圧：１０〜１００Ｔｏｒｒ、温度：６５０〜６８０℃、成長速度１０〜５０ｎｍ／分。
そして、前記ＳｉＧｅ層３の表面部を高温水素熱処理（Ｈ2気流中８５０〜１２００℃、圧力１０〜７６０Ｔｏｒｒ程度）して平滑化することが好ましい。
このようにして得られたＳｉＧｅ層３の表面上に、例えば、ＣＶＤ法等により単結晶Ｓｉ層を成長させる。
このようにして形成される単結晶Ｓｉ層は、その下層のＳｉＧｅ層３と格子定数が異なるため歪みＳｉ層４となる。この歪みＳｉ層はデバイス活性領域となるので１０〜５０ｎｍの厚さｔ３に形成されるのが好ましい。
このようにして得られたＳｉＧｅ層３の表面上に、例えば、ＣＶＤ法等により単結晶Ｓｉ層を成長させる。
このようにして形成される単結晶Ｓｉ層は、その下層のＳｉＧｅ層３と格子定数が異なるため歪みＳｉ層４となる。この歪みＳｉ層はデバイス活性領域となるので１０〜５０ｎｍの厚さｔ３に形成されるのが好ましい。
上記ＣＶＤ法による単結晶Ｓｉの成長条件の一例を示すと次の通りである。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ2Ｃｌ2又はＳｉＨ4、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ2Ｃｌ2又はＳｉＨ4、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。
上記実施形態にあっては、歪み緩和層として、ＳｉＧｅ層を形成した場合について説明したが、本発明では、特にこれに限定されるものではなく、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であっても良い。
前記炭化珪素層、窒化珪素層は、ＳｉＧｅ層３と同様に、１０〜２００ｎｍ、より好適には５０〜１５０ｎｍの厚さに形成される。
形成される炭化珪素層のＣ（炭素）原子濃度比は、０．０２以下、特に０．０１〜０．０２であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
また同様に、窒化珪素層は、Ｎ（窒素）原子濃度比は、０．１またはそれ以上、特に０．３〜０．５であることが好ましい。
前記炭化珪素層、窒化珪素層は、ＳｉＧｅ層３と同様に、１０〜２００ｎｍ、より好適には５０〜１５０ｎｍの厚さに形成される。
形成される炭化珪素層のＣ（炭素）原子濃度比は、０．０２以下、特に０．０１〜０．０２であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
また同様に、窒化珪素層は、Ｎ（窒素）原子濃度比は、０．１またはそれ以上、特に０．３〜０．５であることが好ましい。
上記炭化珪素層、窒化珪素層のエピタキシャル成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべき炭化珪素層のＳｉ：Ｃの組成比、窒化珪素層のＳｉ：Ｎの組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定される。
成長条件は、成長させるべき炭化珪素層のＳｉ：Ｃの組成比、窒化珪素層のＳｉ：Ｎの組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定される。
次に、第二の実施形態について、図３に基づいて説明する。なお、第一の実施形態では島状シリコン層上にゲルマニウム濃度が一定のＳｉＧｅ層をエピタキシャル成長させるのに対し、この第二の実施形態は、ゲルマニウム濃度が傾斜したＳｉＧｅ層をエピタキシャル成長させ、さらにゲルマニウム濃度が一定のＳｉＧｅ層をエピタキシャル成長させる点において異なる。したがって、第二実施形態の説明において、第一の実施形態と同一部分についてはその説明を省略する。
まず、前記第一の実施形態と同様にして、島状シリコン層２を形成する。この島状シリコン層２上に、厚さ１０〜１０００ｎｍの第一の歪み緩和層５をエピタキシャル成長させる。この第一の歪み緩和層５は、ゲルマニウム濃度が傾斜してエピタキシャル成長させたＳｉＧｅ層であって、ＳｉＧｅ層５を、１０〜１０００ｎｍ、より好適には５０〜５００ｎｍの厚さｔ４にエピタキシャル成長させる。
このＳｉＧｅ層５が１０ｎｍ未満の場合には、ＳｉＧｅ層の緩和が不十分となり、また１０００ｎｍを超えた場合には、ＳｉＧｅ層の面粗さＲｍｓが５ｎｍを超えてしまうため、該島状シリコン層２上に形成されるＳｉＧｅ層５の厚さｔ４は、１０〜１０００ｎｍであることが望ましい。
このＳｉＧｅ層５が１０ｎｍ未満の場合には、ＳｉＧｅ層の緩和が不十分となり、また１０００ｎｍを超えた場合には、ＳｉＧｅ層の面粗さＲｍｓが５ｎｍを超えてしまうため、該島状シリコン層２上に形成されるＳｉＧｅ層５の厚さｔ４は、１０〜１０００ｎｍであることが望ましい。
また、形成されるＳｉＧｅ層５のＧｅ原子濃度比は、０．１またはそれ以上、特に、０．１〜０．５であることが、ＳｉＧｅ層の緩和率の観点から好ましい。
また、このＳｉＧｅ層５のＧｅ濃度が傾斜して、最終的にこのＳｉＧｅ層５上にエピタキシャル成長させる第二の歪み緩和層６であるＳｉＧｅ層のＧｅ濃度と一致するように形成される。
また、このＳｉＧｅ層５のＧｅ濃度が傾斜して、最終的にこのＳｉＧｅ層５上にエピタキシャル成長させる第二の歪み緩和層６であるＳｉＧｅ層のＧｅ濃度と一致するように形成される。
次いで、ＳｉＧｅ層５上にＳｉＧｅ層６を、１０〜１０００ｎｍ、より好適には１００〜５００ｎｍの厚さｔ５にエピタキシャル成長させる。
このＳｉＧｅ層６が１０ｎｍ未満の場合には、Ｓｉ層４に与える歪みが不充分となり、また１０００ｎｍを超えても、望ましい歪み量はあまり変わらないため、ＳｉＧｅ層６の厚さｔ５は、１０〜１０００ｎｍであることが望ましい。
また、このＳｉＧ層６のＧｅ濃度はＳｉＧｅ層５と異なり一定であり、Ｇｅ原子濃度比は、０．１またはそれ以上、特に、０．１〜０．５であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
このＳｉＧｅ層６が１０ｎｍ未満の場合には、Ｓｉ層４に与える歪みが不充分となり、また１０００ｎｍを超えても、望ましい歪み量はあまり変わらないため、ＳｉＧｅ層６の厚さｔ５は、１０〜１０００ｎｍであることが望ましい。
また、このＳｉＧ層６のＧｅ濃度はＳｉＧｅ層５と異なり一定であり、Ｇｅ原子濃度比は、０．１またはそれ以上、特に、０．１〜０．５であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
上記ＳｉＧｅ層５、６のエピタキシャル成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべきＳｉＧｅ層５，６のＳｉ：Ｇｅ組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるＣＶＤ法の場合の一例を示すと、組成がＧｅ＝０．３の場合、下記のようになる。なお、原料ガスの割合を変えることにより、Ｇｅ濃度が傾斜するＳｉＧｅ層５を得ることができる。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ4、ＧｅＨ4、チャンバ圧：１０〜１００Ｔｏｒｒ、温度：６５０〜６８０℃、成長速度１０〜５０ｎｍ／分。
成長条件は、成長させるべきＳｉＧｅ層５，６のＳｉ：Ｇｅ組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるＣＶＤ法の場合の一例を示すと、組成がＧｅ＝０．３の場合、下記のようになる。なお、原料ガスの割合を変えることにより、Ｇｅ濃度が傾斜するＳｉＧｅ層５を得ることができる。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ4、ＧｅＨ4、チャンバ圧：１０〜１００Ｔｏｒｒ、温度：６５０〜６８０℃、成長速度１０〜５０ｎｍ／分。
そして、前記ＳｉＧｅ層６の表面部を高温水素熱処理（Ｈ2気流中８５０〜１２００℃、圧力１０〜７６０Ｔｏｒｒ程度）して平滑化することが好ましい。
このようにして得られたＳｉＧｅ層６の表面上に、例えば、ＣＶＤ法等により単結晶Ｓｉ層４を成長させる。
このようにして形成される単結晶Ｓｉ層４は、その下層のＳｉＧｅ層６と格子定数が異なるため歪みＳｉ層４となる。この歪みＳｉ層はデバイス活性領域となるので５〜３０ｎｍの厚さｔ６に形成されるのが好ましい。
このようにして得られたＳｉＧｅ層６の表面上に、例えば、ＣＶＤ法等により単結晶Ｓｉ層４を成長させる。
このようにして形成される単結晶Ｓｉ層４は、その下層のＳｉＧｅ層６と格子定数が異なるため歪みＳｉ層４となる。この歪みＳｉ層はデバイス活性領域となるので５〜３０ｎｍの厚さｔ６に形成されるのが好ましい。
上記ＣＶＤ法による単結晶Ｓｉの成長条件の一例を示すと次の通りである。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ2Ｃｌ2又はＳｉＨ4、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。
キャリアガス：Ｈ2、原料ガス：ＳｉＨ2Ｃｌ2又はＳｉＨ4、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。
上記第二の実施形態にあっては、第二の歪み緩和層として、ＳｉＧｅ層６を形成した場合について説明したが、本発明では、特にこれに限定されるものではなく、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であっても良い。前記炭化珪素層、窒化珪素層は、ＳｉＧｅ層６と同様に、１０〜１０００ｎｍ、より好適には１００〜５００ｎｍの厚さに形成される。
形成される炭化珪素層のＣ（炭素）原子濃度比は、０．０１以上、特に０．０１〜０．０２であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
また同様に、窒化珪素層は、Ｎ（窒素）原子濃度比は、０．１またはそれ以上、特に０．３〜０．５であることが好ましい。
形成される炭化珪素層のＣ（炭素）原子濃度比は、０．０１以上、特に０．０１〜０．０２であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
また同様に、窒化珪素層は、Ｎ（窒素）原子濃度比は、０．１またはそれ以上、特に０．３〜０．５であることが好ましい。
上記炭化珪素層、窒化珪素層のエピタキシャル成長は、前記第一の実施形態で説明したように、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
「第一の実施形態にかかる実施例、比較例」
シリコン基板として、ＣＺ法−Ｐ型（ボロン）のシリコン基板で方位（１００）、抵抗率１．０Ωｃｍ、初期酸素濃度１０×１０17atoms/cm3のものを用いた。
その上に、ＣＶＤ法で夫々厚さの異なる島状シリコン層を、５ｎｍから１０００ｎｍ迄の範囲に８点成長させた。
そしてこれらの島状シリコン層を形成した基板の夫々に厚さ１００ｎｍのＳｉＧｅ層をエピタキシャル成長させた。
シリコン基板として、ＣＺ法−Ｐ型（ボロン）のシリコン基板で方位（１００）、抵抗率１．０Ωｃｍ、初期酸素濃度１０×１０17atoms/cm3のものを用いた。
その上に、ＣＶＤ法で夫々厚さの異なる島状シリコン層を、５ｎｍから１０００ｎｍ迄の範囲に８点成長させた。
そしてこれらの島状シリコン層を形成した基板の夫々に厚さ１００ｎｍのＳｉＧｅ層をエピタキシャル成長させた。
図２に上記８点の試料のアモルファスＳｉ厚さごとのＳｉＧｅ層内の貫通転位密度を示す。
図２から、島状シリコン層の厚さが５ｎｍ未満では、転位が島状シリコン層／ＳｉＧｅ層界面のみの伝播にならず、貫通転位密度が１．０×１０5/cm2近い高い値となるが、層厚が増すにしたがい急激に低下することがわかる。
そして、層厚さを１００ｎｍ以上とすることで充分低い転位密度が得られる。
図２から、島状シリコン層の厚さが５ｎｍ未満では、転位が島状シリコン層／ＳｉＧｅ層界面のみの伝播にならず、貫通転位密度が１．０×１０5/cm2近い高い値となるが、層厚が増すにしたがい急激に低下することがわかる。
そして、層厚さを１００ｎｍ以上とすることで充分低い転位密度が得られる。
一方、厚さが３００ｎｍを越えると、多結晶ＳｉＧｅの成長が見られ、転位密度は逆に高くなることもわかる。
比較のために、多孔質Ｓｉ層を有する基板の該多孔質Ｓｉ面上に直接ＣＶＤ法で厚さ３μｍのＳｉＧｅ層をエピタキシャル成長させた。
この層の転位密度は、３×１０5/cm2であった。
比較のために、多孔質Ｓｉ層を有する基板の該多孔質Ｓｉ面上に直接ＣＶＤ法で厚さ３μｍのＳｉＧｅ層をエピタキシャル成長させた。
この層の転位密度は、３×１０5/cm2であった。
「第二の実施形態にかかる実施例、比較例」
シリコン基板として、ＣＺ法−Ｐ型（ボロン）のシリコン基板で方位（１００）、抵抗率１〜１０Ωｃｍ、初期酸素濃度１５×１０17atoms/cm3のものを用いた。
その上に、ＣＶＤ法で夫々厚さの異なる島状シリコン層を、５ｎｍから２０００ｎｍ迄の範囲に９点成長させた。
そしてこれらの島状シリコン層を形成した基板の夫々に厚さ５００ｎｍの組成傾斜ＳｉＧｅ層をエピタキシャル成長させた。尚、このＳｉＧｅ層のＳｉ：Ｇｅの濃度比が０．９：０．１〜０．７：０．３に傾斜するように形成した。
さらに、厚さ１００ｎｍのＧｅ濃度が一定のＳｉＧｅ層をエピタキシャル成長させた。尚、このＳｉＧｅ層のＳｉ：Ｇｅの濃度比を０．７：０．３とした。
シリコン基板として、ＣＺ法−Ｐ型（ボロン）のシリコン基板で方位（１００）、抵抗率１〜１０Ωｃｍ、初期酸素濃度１５×１０17atoms/cm3のものを用いた。
その上に、ＣＶＤ法で夫々厚さの異なる島状シリコン層を、５ｎｍから２０００ｎｍ迄の範囲に９点成長させた。
そしてこれらの島状シリコン層を形成した基板の夫々に厚さ５００ｎｍの組成傾斜ＳｉＧｅ層をエピタキシャル成長させた。尚、このＳｉＧｅ層のＳｉ：Ｇｅの濃度比が０．９：０．１〜０．７：０．３に傾斜するように形成した。
さらに、厚さ１００ｎｍのＧｅ濃度が一定のＳｉＧｅ層をエピタキシャル成長させた。尚、このＳｉＧｅ層のＳｉ：Ｇｅの濃度比を０．７：０．３とした。
図４に上記９点の試料のアモルファスＳｉ厚さごとの、Ｇｅ濃度が一定のＳｉＧｅ層内の貫通転位密度を示す。
図４から、島状シリコン層の厚さが５ｎｍ未満では、転位が島状シリコン層／ＳｉＧｅ層界面のみの伝播にならず、貫通転位密度が１×１０5／ｃｍ2 に近い高い値となるが、層厚が増すにしたがい急激に低下することがわかる。更に、１０００ｎｍを超えると転位密度が高くなり、明らかに多結晶ＳｉＧｅが成長していることがわかる。
したがって、層厚さを４０ｎｍ〜４００ｎｍ以上とすることで、転位密度が１×１０3／ｃｍ2以下とすることができる。
図４から、島状シリコン層の厚さが５ｎｍ未満では、転位が島状シリコン層／ＳｉＧｅ層界面のみの伝播にならず、貫通転位密度が１×１０5／ｃｍ2 に近い高い値となるが、層厚が増すにしたがい急激に低下することがわかる。更に、１０００ｎｍを超えると転位密度が高くなり、明らかに多結晶ＳｉＧｅが成長していることがわかる。
したがって、層厚さを４０ｎｍ〜４００ｎｍ以上とすることで、転位密度が１×１０3／ｃｍ2以下とすることができる。
以上詳述した通り、本発明にかかる方法で作製された歪みシリコン基板ウエハは、歪み緩和層中（第一、第二歪み緩和層中）に貫通転位等の転位密度が極めて低く、充分に歪み緩和されているためその上に形成された歪みシリコン層も良質である。
従って、本発明にかかる方法で作製された歪みシリコン基板ウエハは、極めて高い高速性能が求められる次世代や次次世代のＬＳＩや個別半導体デバイスの形成用基板として充分好適に用いることができる。
従って、本発明にかかる方法で作製された歪みシリコン基板ウエハは、極めて高い高速性能が求められる次世代や次次世代のＬＳＩや個別半導体デバイスの形成用基板として充分好適に用いることができる。
本発明によれば、歪みシリコン基板ウエハの製造に好適に用いることができる。
１ シリコン基板
２ 島状シリコン層
３ ＳｉＧｅ層
４ 歪みＳｉ層
５ 第一の歪み緩和層（Ｇｅ濃度が傾斜したＳｉＧｅ層）
６ 第二の歪み緩和層（Ｇｅ濃度が一定のＳｉＧｅ層）
２ 島状シリコン層
３ ＳｉＧｅ層
４ 歪みＳｉ層
５ 第一の歪み緩和層（Ｇｅ濃度が傾斜したＳｉＧｅ層）
６ 第二の歪み緩和層（Ｇｅ濃度が一定のＳｉＧｅ層）
Claims (6)
- 島状シリコン層、歪み緩和層、格子歪みを有するシリコン層が単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、
単結晶シリコン基板上に、厚さ１０ｎｍ〜４００ｎｍ、幅１０〜１０００ｎｍ島状シリコン層を形成する工程と、
前記島状シリコン層上に、厚さ１０〜２００ｎｍの歪み緩和層をエピタキシャル成長させる工程と、
前記歪み緩和層の上に、厚さ１０〜５０ｎｍの歪みシリコン層を形成する工程と
を含むことを特徴とする歪みシリコン基板ウエハの製造方法。 - 島状シリコン層、歪み緩和層、格子歪みを有するシリコン層が単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、
単結晶シリコン基板上に、厚さ１０ｎｍ〜４００ｎｍ、幅１０〜１０００ｎｍ島状シリコン層を形成する工程と、
前記島状シリコン層上に、厚さ１０〜１０００ｎｍの第一の歪み緩和層をエピタキシャル成長させる工程と、
前記第一の歪み緩和層上に、厚さ１０〜１０００ｎｍの第二の歪み緩和層をエピタキシャル成長させる工程と、
前記第二の歪み緩和層の上に、厚さ３〜３０ｎｍの歪みシリコン層を形成する工程と
を含むことを特徴とする歪みシリコン基板ウエハの製造方法。 - 前記島状シリコン層が１００〜１０００ｎｍの間隔をもって形成されていることを特徴とする請求項１または請求項２に記載された歪みシリコン基板ウエハの製造方法。
- 前記島状シリコン層が、単結晶シリコンまたはアモルファスシリコンであることを特徴とする請求項１乃至請求項３のいずれかに記載された歪みシリコン基板ウエハの製造方法。
- 前記歪み緩和層が、シリコン・ゲルマニウム、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であることを特徴とする請求項１に記載された歪みシリコン基板ウエハの製造方法。
- 前記第一の歪み緩和層が、ゲルマニウム濃度が傾斜してエピタキシャル成長させたシリコン・ゲルマニウム層であり、
第二の歪み緩和層が、ゲルマニウム濃度を一定にしてエピタキシャル成長させたシリコン・ゲルマニウム層、炭素濃度を一定にしてエピタキシャル成長させた炭化珪素層、窒素濃度を一定にしてエピタキシャル成長させた窒化珪素層のいずれかの層であることを特徴とする請求項２に記載された歪みシリコン基板ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004152843A JP2005012196A (ja) | 2003-05-26 | 2004-05-24 | 歪みシリコン基板ウエハの製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147311 | 2003-05-26 | ||
| JP2004152843A JP2005012196A (ja) | 2003-05-26 | 2004-05-24 | 歪みシリコン基板ウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012196A true JP2005012196A (ja) | 2005-01-13 |
Family
ID=34106619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004152843A Withdrawn JP2005012196A (ja) | 2003-05-26 | 2004-05-24 | 歪みシリコン基板ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005012196A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180285A (ja) * | 2005-12-28 | 2007-07-12 | Siltronic Ag | Ｓｇｏｉ基板の製造方法 |
| KR101766975B1 (ko) | 2015-02-13 | 2017-08-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
-
2004
- 2004-05-24 JP JP2004152843A patent/JP2005012196A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180285A (ja) * | 2005-12-28 | 2007-07-12 | Siltronic Ag | Ｓｇｏｉ基板の製造方法 |
| KR101766975B1 (ko) | 2015-02-13 | 2017-08-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
| US9997397B2 (en) | 2015-02-13 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
| KR101387099B1 (ko) | 반도체 버퍼 구조들 | |
| US7648853B2 (en) | Dual channel heterostructure | |
| US20110212600A1 (en) | Method for forming channel layer with high ge content on substrate | |
| JP5065676B2 (ja) | 基板上に歪層を製造する方法及び層構造 | |
| JP2002118254A (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| US8043929B2 (en) | Semiconductor substrate and method for production thereof | |
| JP2006080278A (ja) | 歪みシリコンウエハおよびその製造方法 | |
| JP6248532B2 (ja) | ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置 | |
| KR100738766B1 (ko) | 반도체 기판의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법 | |
| US7060597B2 (en) | Manufacturing method for a silicon substrate having strained layer | |
| JP2003197544A (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| JP2005012196A (ja) | 歪みシリコン基板ウエハの製造方法 | |
| JP2004349374A (ja) | 歪みシリコン基板ウエハの製造方法 | |
| JP2006173323A (ja) | 歪みシリコンウェーハの製造方法 | |
| JP2004356164A (ja) | 歪みシリコン基板ウエハの製造方法 | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| KR100712716B1 (ko) | 스트레인드 실리콘 웨이퍼 및 그 제조 방법 | |
| JP2006024728A (ja) | 歪みシリコンウエハの製造方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006013119A (ja) | 歪みシリコン基板ウェーハ | |
| JP2006210697A (ja) | 歪みシリコンウェーハ | |
| JP2006210698A (ja) | 歪みシリコンウェーハ | |
| JP2006086179A (ja) | 歪みシリコンウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070305 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Effective date: 20070711 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A977 | Report on retrieval |
Effective date: 20090617 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A761 | Written withdrawal of application |
Effective date: 20090625 Free format text: JAPANESE INTERMEDIATE CODE: A761 |