JP2004507115A - 低コストかつ高信頼性適用のための高信頼性インタポーザ - Google Patents
低コストかつ高信頼性適用のための高信頼性インタポーザ Download PDFInfo
- Publication number
- JP2004507115A JP2004507115A JP2002521400A JP2002521400A JP2004507115A JP 2004507115 A JP2004507115 A JP 2004507115A JP 2002521400 A JP2002521400 A JP 2002521400A JP 2002521400 A JP2002521400 A JP 2002521400A JP 2004507115 A JP2004507115 A JP 2004507115A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- dielectric layer
- conductive
- insulating material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910000679 solder Inorganic materials 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 60
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 13
- 229910052751 metal Inorganic materials 0.000 claims 13
- 239000011810 insulating material Substances 0.000 claims 11
- 239000012790 adhesive layer Substances 0.000 claims 4
- 230000000873 masking effect Effects 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 238000004080 punching Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910000510 noble metal Inorganic materials 0.000 abstract description 4
- 238000007747 plating Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000010970 precious metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 3
- 229920001646 UPILEX Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
- H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7082—Coupling device supported only by cooperation with PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
(関連特許出願)
本出願は、1999年12月9日に出願の係属米国出願第09/457,776号、および、2000年8月24日に出願の係属米国出願第09/645,860号に関し、双方とも本明細書に参照として組み込まれている。
【0002】
発明の分野
本発明は、プリント回路基板、回路モジュールなどの電子実装構造に関し、さらに詳細には、電気的接触のための金メッキなどの特別なメッキ処理を必要とする構造に関する。
【0003】
(発明の背景)
高速電子システムの設計における最新の傾向は、これらのシステムの重要な部分を形成する様々な回路デバイス間の高密度と高信頼性の双方を備えた相互接続を提供することである。このシステムは、コンピュータ、電気通信ネットワーク・デバイス、個人用ハンドヘルド・デジタル・アシスタント、医療用機器、または、他のいかなる電子機器であってもよい。このような接続に対する高信頼性は、これらのデバイスの重大な誤接続が発生した場合、最終製品の潜在的な欠陥により不可欠である。さらに、様々なシステム・コンポーネント(すなわち、コネクタ、カード、チップ、基板、モジュールなど)の効果的な修理、アップグレード、および/または交換を確実にするためには、このような接続が最終製品内で現場で取外し可能および再接続可能であることも強く所望される。同じく、強いコスト競争力を持つための製造業者への財政的圧力があるため、1ドル当りの価値の高いアセンブリが、最大の歩留まりを得るため、および、廃棄される材料の1ドル当りの価値を最小に抑えるために再生処理可能であることも重要である。
【0004】
歴史的に、マイクロプロセッサおよびメモリ・モジュールなどの半導体デバイスの現場で取外し可能の相互接続を可能にするために使用されるコンピュータのマザーボード上のコネクタは、主に、ピン・グリッド・アレイ(PGA)またはバネ式搭載エッジ・コネクタ技術であった。このようなコネクタ技術は、欠陥のあるデバイスの現場でのアップグレードまたは交換を可能にしている。
【0005】
しかし、システム密度、入力/出力(I/O)アレイのサイズ、および、性能が非常に劇的に上昇したため、相互接続のための仕様も厳しさを増してきた。これらの厳しい要件は、特に、現場での取外し可能性のための要件が加わると、様々な考えられるコネクタの解決策をもたらし、それらの大多数は、高信頼性かつ反復可能な電気的接触を保証するために、マザーボード上の接続パッドが、貴金属でメッキされることを必要としていた。この付加的な要件は、このような慣行が広く実施されないほどマザーボードのコストを上昇させている。
【0006】
ランド・グリッド・アレイ(LGA)は、2つの主に並列な回路要素が接続される接続の例である。各要素は、直線または二次元のアレイに配置された複数のコンタクト・ポイントまたはコンタクト・パッドを有する。インタポーザとして知られている相互接続のアレイは、2つのアレイの間に位置しており、コンタクト・ポイントまたはコンタクト・パッド間に電気的接触を提供する。従来技術に説明されるLGAインタポーザは、多くの異なる方法で実装されており、最も興味深い実施態様は、参照とされた係属の米国出願に説明されている。
【0007】
マザーボード上のコンタクト・パッドは、通常、銅製で、ニッケルのバリヤ層上に薄い(例えば、0.001インチ)金の層を有している。このメッキの組合せは、ボール・グリッド・アレイ(BGA)はんだ相互接続に対して、非常に良好に機能する。しかし、これは、より厚い金の層が信頼性の高い相互接続を保証することが必要とされるLGAコネクタに対しては、同様には機能しない。厚い金層が薄い層より高価であるため、マザーボード製造業者はこのような変更の実施に消極的である。
【0008】
1つの解決策は、1994年2月に発行されたIBM Technical Disclosure Bulletin、第37巻、第02A号の277および278ページに提案されている。これは、残念ながら、今日のシステムの要求条件を満たすには至らないインタポーザについて述べている。このインタポーザは、LGAコネクタへの接続のための、第1の表面上の、およびマザーボードへのBGAはんだ装着のための、第2の表面上の電気的コンタクト・パッドのアレイを設けるために提案されている。しかし、保全作業中に、はんだ相互接続はクリープし、これによって、個々の接触部材にかかる接触力を、LGAコネクタが電気的接触を失う点まで緩める。
【0009】
この欠点に対する解決策は、接触力が、信頼できる接続を確保するための比較的高い程度だが、全ての接触点に対する良好なBGAはんだ相互接続を妨害するほど高くはない程度に維持されていることを保証するために十分な高さのスペーサを設けることである。問題は、はんだ相互接続のいくつかが、組合せ表面の非平面性のために、電気的に接触しないことである。
【0010】
マザーボードのコストを削減する一方、上記に検討したはんだのクリープ問題を解決する高信頼性インタポーザは、当技術分野の重大な進歩を構成すると考えられている。
【0011】
したがって、本発明の目的は、電気的相互接続技術を強化することである。
【0012】
本発明の他の目的は、マザーボードのコストを削減する高信頼性のためのインタポーザを提供することである。
【0013】
本発明のさらなる目的は、特に高温におけるLGAコネクタの信頼性を保証するインタポーザを提供することである。
【0014】
(発明の概要)
本発明によれば、LGAコネクタとマザーボードとの間の高信頼性インターフェイスとして機能するインタポーザが提供される。新規なインタポーザは、機械的接触力の緩みを防止する一方、各はんだ相互接続の完全性を確保する、各はんだ相互接続に対する階段状のスペーサを含めることによって、従来技術のインタポーザの限界を克服する。このインタポーザは、LGAコネクタの接触部材を受けるために、第1の表面上に貴金属メッキされたコンタクト・パッドを、および、マザーボードへの装着のためのBGAはんだ接続のためのコンタクト・パッドを設ける。このインタポーザを製造するためのプロセスの説明も、同様に開示される。
【0015】
本発明の完全な理解は、その詳細な説明とともに、添付の図面を参照して得られる。
【0016】
(好ましい実施形態の詳細な説明)
一般に、本発明は、LGAコネクタとマザーボードとの間の高信頼性インターフェイスを提供するインタポーザを特徴とする。新規なインタポーザは、機械的接触力の緩みを防止する一方、各はんだ相互接続の完全性を確保する、各はんだ相互接続に対する階段状のスペーサを含めることによって、従来技術のインタポーザの限界を克服する。このインタポーザは、LGAコネクタの接触部材を受けるために、第1の表面上に貴金属メッキされたコンタクト・パッドを、および、マザーボードへの装着のためのBGAはんだ接続のためのコンタクト・パッドを設ける。本発明により、製造の容易さが向上し、信頼性が高まった。
【0017】
先ず、図1および2を参照すると、電気回路部材34に対して再生可能な複数の電気的コンタクト・パッド46を設けるための従来技術のインタポーザ40の、それぞれ、斜視図および側面図が示されている。電気的コンタクト・パッド46は、金などの貴金属でメッキされているのが好ましい。コネクタ10とともに使用された時、1組の電気回路部材24および34を電気的に相互接続するためのパスが設けられる。インタポーザ40を介した相互接続に適した回路部材の例は、プリント回路基板、回路モジュールなどを含む。「プリント回路基板」という用語は、1つまたは複数の導電性(すなわち、信号、電力、および/または、アース)の層に限定されないが、これを含む多層回路構造を意味する。プリント配線基板としても知られているこのようなプリント回路基板は、当業者にはよく知られており、これ以上の説明は必要ないと思われる。「回路モジュール」という用語は、その一部を構成することができる様々な電気的コンポーネント(例えば、半導体チップ、導電性回路、導電性ピンなど)を有する基板などの部材を含む。このようなモジュールもまた、当業者にはよく知られており、これ以上の説明は必要ないと思われる。
【0018】
インタポーザ40は、各々の1つが導電性パッド46に対応し、これと位置合わせされている複数の内部孔または開口部44を有する誘電体層42を含む。1つの例において、誘電体層42は、Kapton(デラウェア州ウィルミントンのE.I.Dupont deNemours&Co.の商標)、または、Upilex(日本の宇部興産の商標)などの材料から構成され、0.010インチの厚さである。開口部44は、典型的に、形状が円筒形であり、Kaptonのエッチング工程により形成されている。導電性パッド46は銅で構成され、メッキ層48で覆われており、この例では厚さ50マイクロインチの金の層で覆われた厚さ200マイクロインチのニッケルの層で構成されている。
【0019】
当技術分野ではよく知られている方法による位置合わせ(例えば、ピンとホール、光学的位置合わせなど)の後、インタポーザ40は、導電性部材50の特定の組成に適切な工程によって、電気回路部材34の上面に位置する平坦な導電性パッド(例えば、銅製端子)38に電気的に取り付けることができる。例えば、導電性部材50がはんだである場合、インタポーザ40をパッド38に取り付けるために、赤外線または熱風リフローを使用することができる。
【0020】
図3aおよび3bを参照すると、それぞれ、はんだ接続部のクリープの効果の前の、およびこれを受けている従来技術のインタポーザ40の拡大側面図が示されている。導電性部材50(図3a)(例えば、はんだ接続部)は、対応する開口部44に位置し、対応する導電性パッド46と電機的に接触している。
【0021】
上述のように、今日のより高温で動作する半導体とLGAコネクタのクランプの力との組合せのために、導電性部材52(図3b)は、クリープによって平らにつぶされることがあり、これによって、電気的接触を維持するために必要な接触力を緩め、コネクタの欠陥をもたらす。
【0022】
当技術分野ではよく知られている方法(例えば、ピンとホール、光学的位置合わせなど)による位置合わせの後、インタポーザ40は、導電性部材50の特定の組成に適した工程によって、電気回路部材34の上面に位置する平坦な導電性パッド(例えば、銅製端子)38に電気的に取り付けることができる。例えば、導電性部材50がはんだである場合、インタポーザ40をパッド38に取り付けるために、赤外線または熱風リフローを使用することができる。
【0023】
図4および5を参照すると、電気回路部材34のために再生可能な複数の電気的コンタクト・パッド66を設けるための本発明のインタポーザ60の、それぞれ、斜視および側面図が示されている。電気的コンタクト・パッド66は、金などの貴金属でメッキされているのが好ましい。コネクタ10と共に使用された時、1組の電気回路部材24および34を電気的に相互接続するためのパスが設けられる。インタポーザ60を介した相互接続に適した回路部材の例は、プリント回路基板、回路モジュールなどを含む。
【0024】
インタポーザ60は、各々の1つが導電性パッド66に対応し、これと位置合わせされている複数の内部に階段状になった孔または開口部64を有する誘電体の層62を含む。階段状になった孔64には、コネクタの接触にかかる力の維持を保証するために必要な高さのスペーサ(階段状の高さ)を設ける。一実施例において、誘電体層62は、KAPTONまたはUPILEXの材料で構成され、0.010インチの厚さである。誘電体層62のための適切な材料の他の例は、液晶ポリマー(LCP)およびエポキシガラスに基づく材料(すなわち、FR4)である。この最外部の材料は、周囲の構造の熱膨張係数(CTE)と実質的に一致するCTEを有する。誘電体層62も、代案となる製造方法の実施態様を可能にするために、材料の1つ以上の層から構成してもよい。
【0025】
導電性部材70(例えば、はんだ接続)は、対応する階段状開口部64内に位置することが意図され、対応する導電性パッド66と電気的に接触している。一実施例において、マザーボード34に装着する前の導電性部材70の直径はその根元で0.026インチであり、高さは0.030インチである。導電性パッド66は銅で作られ、メッキ層68で覆われている。この実施例において、メッキ層68は、良好な電気的接触のために厚さ50マイクロインチの金の層で覆われた厚さ200マイクロインチのニッケルの層である。一実施例において、導電性パッド66の中心間距離は0.050インチであるが、必要であれば、約0.040インチ以下に縮めることもできる。
【0026】
図6aおよび6bを参照すると、はんだ接続のクリープの効果の前、および、これを含む、本発明のインタポーザ60の拡大側面図である。新規な階段状開口部64は、再び、典型的に形状が円筒形である。一実施例において、導電性パッド66に接触する開口部64の上部72は、従来技術の開口部44(図2)の直径と同じである一方、下部74は、直径がより大きく、各導電性部材76の導電性部材の体積をよりよく収容するために貯蔵部として機能(図6b)する。スペーサに追加された高さは、コネクタの接触部にかかっている力が維持されるが、回路部材24と34、および、インタポーザ60の非平坦性によるはんだ接続の完全性が損なわれるほどには過剰ではない。一実施例において、開口部64の上部72の直径は0.026インチであり、高さは0.010インチである一方、下部74の直径は0.035インチ、スペーサの高さは0.010インチである。
【0027】
開示の目的のために階段状開口部64が選ばれた一方、本発明によって教示される原理は、特性の設計要件に対応するために、多くの異なった形状および大きさの開口部を使用して応用できることは明らかである。
【0028】
同様に、導電性部材70および76のための一次材料に、開示の目的のために、はんだが選ばれている一方、本発明によって教示される原理は、導電性接着剤を含む他の材料に対しても応用できることは明らかである。
【0029】
当技術分野においてよく知られている方法(例えば、ピンとホール、光学的位置合わせなど)による位置合わせの後、インタポーザ60は、導電性部材70の特定の材料に適した工程によって、電気回路部材34の上部表面上に位置する平坦な導電性パッド(例えば、銅製電極)38に電気的に結合することができる。例えば、導電性部材がはんだである場合、赤外線または熱風リフローが可能な選択肢である。導電性部材76の形状が図6bのようになるように、リフローの間に力をかけることもできる。
【0030】
電気的相互接続以外の理由(例えば、機械的または熱的な利益)のために、十分に本発明の範囲内であるいくつかの導電性部材/パッドの組合せを使用することも可能である。さらに、導電性部材70の特定の形状が、真に球状である必要のないこと、および、柱状を含むがこれに限定されない多くの他の形状が、性能の要件、および、利用可能な組み立て設備と工程によっては、有利であることが証明されることは当業者には明らかである。
【0031】
導電性部材70が電気回路部材34の導電性パッド38に適切に装着されれば、インタポーザ60が、電気回路部材34の回路を、コネクタ10の各接触部材16の向かい合う端部20および18を介して、導電性パッド28に相互接続する電気的パスを提供することが明らかに分かる。パッド28は、電気回路部材24の低部の外部表面に位置し、これによって、複数の半導体要素32を有する基板26を含んでもよい電気回路部材24へのパスを完成する。導電性パッド28および38は、理解されるように、個々の回路部材の動作上の要件によっては、信号、電力、または、接地接続を提供することができる。
【0032】
したがって、コネクタ10の各弾性接触部材16は、導電性パッド28および66の対応する組の間に適切な相互接続を形成するための嵌合の間に圧迫される。これは、クランプ手段ならびに、当業者にはよく知られている多くの他の方法を含む多くの異なった保持性の方法によって達成することができる。
【0033】
コネクタ10は従来技術に示されるタイプのものでもよいが、参照される係属米国特許出願に教示される構造および組成であるのが好ましい。
【0034】
中間コネクタ10を基準とした回路部材24および34の位置合わせは、回路部材の1つ(例えば、モジュール24)から延びる1組の突出ピン30を利用して提供することもできる。これらのピンは、対応する、キャリヤ部材12内の開口部22、および、他方の回路部材34内の(点線で図示する)開口部36内に位置合わせされ、内部に位置する。位置合わせの他の手段は、個々の回路部材内の対応する開口部内での反転のためのキャリヤ部材12の向かい合う表面から延びるピンの突出を含めて、すぐに可能であることが理解される。公差に対して調整するために、コネクタ10内の開口部22の1つは、例えば、スロットを形成する伸長された形状のものでもよい。
【0035】
インタポーザ60は、多くの異なった方法で組み立てることもできる。誘電体層が、ポリイミドまたはFR4などの材料の2つの層で構成されている実施例について、好ましい方法は、第1の誘電体層に対して、必要な開口部を内部に作ることから開始することである。第1の誘電体層は、銅の層に貼り付けられている。銅の層は、導電性パッド、および、位置合わせ基準などの他の部位となる領域の貴金属メッキを可能とするために、マスクをかけてエッチングで除去される。マスクが除去されれば、過剰な銅は、適切なエッチング手段によってエッチング除去されている。第2の誘電体層に開口部が作られている。構造の貼り付けのために、接着剤の層が2つの誘電体層の間に置かれ、これらと位置合わせされる。1つの場合では、華氏185度の温度および20ポンド平方毎インチ(PSI)の圧力が使用される。全ての層が適切に位置合わせされたなら、階段状の開口部が形成され、コンタクト・パッドと位置が合っている。この動作が完了したなら、構造全体はひっくり返され、はんだペーストなどの導電性材料は、適切な開口部内にスクリーニングされる。構造は、導電性部材を形成するためにリフロー・オーブンを介して送られる。ここで、インタポーザは、プリント回路基板などの適切な電気的実装構造への装着のために準備が完了する。
【0036】
誘電体層が、ポリイミド、FR4、または、LCPなどの材料の単一の層から構成される実施例について、好ましい方法は、誘電体層に対して、それに必要な開口部を作ることから開始することである。階段状の開口部は、階段状のドリル、標準的なドリル作業、溝掘り、エッチング、または、当技術分野でよく知られている他の方法を含む多くの異なった方法で作ることができる。誘電体層は、銅の層に貼り付けられる。銅の層は、導電性パッド、および、位置合わせ基準などの他の部位になる領域の貴金属メッキを可能とするために、マスクをかけエッチングで除去される。マスクが除去されると、過剰な銅は、適切なエッチング手段によってエッチング除去されている。全ての層が適切に位置合わせされていれば、階段状の開口部が形成され、それらは導電性パッドと位置合わせされている。この作業が完了したなら、構造全体はひっくり返され、はんだペーストなどの導電性材料は、適切な開口部内にスクリーニングされる。構造は、導電性部材を形成するために、リフロー・オーブンを介して送られる。ここで、インタポーザは、プリント回路基板などの電気的実装構造への装着のために準備が完了する。
【0037】
特定の動作要件および環境に合わせるために変えられた他の改変および変更が当業者には明らかであるため、本発明は、本開示の目的のために選ばれた実施例に限定されるとは考えられず、本発明の真の精神および範囲を逸脱しない全ての変更および改変を網羅する。
【0038】
したがって、本発明が説明されたため、特許明細書によって保護されることを希望する内容は、以下の特許請求の範囲に述べる。
【図面の簡単な説明】
【図1】従来技術によるインタポーザの部分的斜視図である。
【図2】図1に示す従来技術のインタポーザの拡大した側面の断面図であり、インタポーザは、回路部材への装着のために位置され、コネクタおよび他の回路部材と整列され、最終的にそれらの間に相互接続を提供している。
【図3a】はんだ接続のクリープの効果の前の図1のインタポーザの拡大側面図である。
【図3b】はんだ接続のクリープの効果を伴った図1のインタポーザの拡大側面図である。
【図4】本発明の一実施形態による電気的コネクタの部分的斜視図である。
【図5】図4に示すコネクタの拡大した側面の断面図である。
【図6a】はんだ接続のクリープの効果の前の図4のインタポーザの拡大側面図である。
【図6b】はんだ接続のクリープの効果を伴った図4のインタポーザの拡大側面図である。
Claims (34)
- 電気的パッケージに使用するための低コストかつ高信頼性インタポーザであって、
a)1つの主表面および少なくとも1つのエッジを有する少なくとも1つの誘電体層と、
b)それぞれが、前記少なくとも1つの誘電体層の前記主表面から間隔を空けて置かれた第1の表面および第2の表面を有し、前記第1の表面が少なくとも1つの金属の層でメッキされ、前記第2の表面の少なくとも一部が導電性部材への接続のために常に適合できる複数の導電性パッドと、
c)不均一な断面を備え、それぞれの1つが前記導電性パッドの1つに対応し、これに位置合わせされている複数の開口部と、
d)それぞれの1つが、前記開口部の1つ内に位置し、前記導電性パッドの前記第2の表面の前記部分と電気的に接触している複数の導電性部材を含むインタポーザ。 - 前記少なくとも1つの誘電体層が、絶縁性材料を含む請求項1に記載のインタポーザ。
- 前記絶縁性材料が、ポリイミドである請求項2に記載のインタポーザ。
- 前記絶縁性材料が、液晶ポリマーである請求項2に記載のインタポーザ。
- 前記絶縁性材料が、エポキシガラスに基づく請求項2に記載のインタポーザ。
- 前記絶縁性材料が、装着される材料の熱膨張係数(CTE)に実質的に一致するCTEを有する請求項1に記載のインタポーザ。
- 前記導電性パッドが銅からなる請求項1に記載のインタポーザ。
- 前記少なくとも1つの金属層でメッキされている導電性パッドの前記第1の表面が、ニッケルでメッキされている請求項1に記載のインタポーザ。
- 前記少なくとも1つの金属層でメッキされている導電性パッドの前記第1の表面が、金でもメッキされている請求項8に記載のインタポーザ。
- 前記複数の開口部が、階段状の断面を含む請求項1に記載のインタポーザ。
- 前記複数の開口部が、傾斜した断面を含む請求項1に記載のインタポーザ。
- 前記導電性部材が、はんだを含む請求項1に記載のインタポーザ。
- 前記導電性部材が、導電性ペーストを含む請求項1に記載のインタポーザ。
- 前記導電性ペーストが、はんだペーストを含む請求項13に記載のインタポーザ。
- 前記キャリヤを、これと嵌合するために適合されている構造に位置合わせするための手段をさらに含む請求項1に記載のインタポーザ。
- 前記インタポーザが、リフロー工程によって、これと嵌合されるために適合された構造に装着することができる請求項1に記載のインタポーザ。
- 前記構造に対する前記インタポーザの前記リフロー工程が、均一な圧力下で行われる請求項16に記載のインタポーザ。
- 電気的パッケージに使用するための低コストかつ高信頼性インタポーザを形成する方法であって、
a)少なくとも1つの第1の誘電体層、少なくとも1つの金属層、および、前記少なくとも1つの金属層に接触する少なくとも1つの第1の開口部を含む第1の基礎構造を形成するステップと、
b)少なくとも1つの第2の誘電体層、および、少なくとも1つの第2の開口部を含む第2の基礎構造を形成するステップと、
c)前記第1および第2の基礎構造の間に、接着層を設けるステップと、
d)前記第1および第2の基礎構造と、前記接着層を位置合わせし、貼り付け、前記第1の開口部の少なくとも1つが、前記第2の開口部の少なくとも1つに位置合わせされ、これにより、前記少なくとも1つの金属層の一部を露出するステップを含む方法。 - 前記第1の基礎構造を形成するステップ(a)が、
i)第1および第2の側面を含む前記少なくとも1つの第1の誘電体層を設けるサブステップと、
ii)前記少なくとも1つの第1の誘電体層に、前記少なくとも1つの第1の開口部を形成するサブステップと、
iii)前記少なくとも1つの第1の誘電体層を前記少なくとも1つの金属層に結合するために、接着層を設けるサブステップと、
iv)前記接着層および前記少なくとも1つの金属層を、前記少なくとも1つの第1の誘電体層に、貼り付けるサブステップと、
v)所定の金属部位を作るために必要な、前記少なくとも1つの金属層にマスクをかけ、露光し、エッチングするサブステップを含む請求項18に記載の方法。 - 第2の基礎構造を形成する前記ステップ(b)が、
i)少なくとも1つの第2の誘電体層を設けるサブステップと、
ii)前記少なくとも1つの第2の誘電体層に前記少なくとも1つの第2の開口部を形成するステップを含む請求項19に記載の方法。 - ステップが、
e)導電性材料を、前記位置合わせされた開口部内に導入し、前記少なくとも1つの金属層の前記露出された部分と電気的接触に導入するステップをさらに含む請求項18に記載の方法。 - 前記導電性材料がはんだペーストである請求項21に記載の方法。
- ステップが、前記はんだペーストのリフローをさらに含む請求項22に記載の方法。
- 前記少なくとも1つの第2の開口部の直径が、前記少なくとも1つの第1の開口部の直径に等しいか、これより大きい請求項18に記載の方法。
- 前記少なくとも1つの第1の誘電体層が、絶縁性材料を含む請求項19に記載の方法。
- 前記絶縁性材料がエポキシガラスに基づく請求項25に記載の方法。
- 前記絶縁性材料がFR4を含む請求項26に記載の方法。
- 前記少なくとも1つの第2の誘電体層が、絶縁性材料を含む請求項20に記載の方法。
- 前記絶縁性材料がエポキシガラスに基づく請求項28に記載の方法。
- 前記絶縁性材料がFR4を含む請求項29に記載の方法。
- 前記開口部が、前記第1および前記第2の基礎構造内に、研磨、エッチング、溝掘り、穴あけ、および、打ち抜きから実質的に構成されるグループより選ばれた工程によって設けられる請求項18に記載の方法。
- 前記少なくとも1つの金属層が、銅からなる請求項19に記載の方法。
- 前記少なくとも1つの前記所定の金属部位が、コンタクト・パッドを含む請求項19に記載の方法。
- 前記貼り付けが、約華氏185度の温度、および、約20ポンド平方毎インチ(PSI)の圧力において起こる請求項18に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22768900P | 2000-08-24 | 2000-08-24 | |
US60/227,689 | 2000-08-24 | ||
US09/866,434 US6723927B1 (en) | 2000-08-24 | 2001-05-29 | High-reliability interposer for low cost and high reliability applications |
US09/866,434 | 2001-05-29 | ||
PCT/US2001/025395 WO2002017438A1 (en) | 2000-08-24 | 2001-08-14 | Interposer for use in electronic packages |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004507115A true JP2004507115A (ja) | 2004-03-04 |
JP4988132B2 JP4988132B2 (ja) | 2012-08-01 |
Family
ID=26921665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002521400A Expired - Lifetime JP4988132B2 (ja) | 2000-08-24 | 2001-08-14 | 低コストかつ高信頼性適用のための高信頼性インタポーザ |
Country Status (5)
Country | Link |
---|---|
US (2) | US6723927B1 (ja) |
JP (1) | JP4988132B2 (ja) |
KR (1) | KR20020042711A (ja) |
CN (1) | CN1389005A (ja) |
WO (1) | WO2002017438A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7023685B2 (en) * | 2002-10-30 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor |
WO2006060495A1 (en) * | 2004-12-01 | 2006-06-08 | Molex Incorporated | Bga to lga interposer |
US7436057B2 (en) | 2005-09-08 | 2008-10-14 | International Business Machines Corporation | Elastomer interposer with voids in a compressive loading system |
US7462939B2 (en) * | 2005-10-20 | 2008-12-09 | Honeywell International Inc. | Interposer for compliant interfacial coupling |
US7684205B2 (en) * | 2006-02-22 | 2010-03-23 | General Dynamics Advanced Information Systems, Inc. | System and method of using a compliant lead interposer |
US7476570B2 (en) | 2006-05-02 | 2009-01-13 | Honeywell International Inc. | System and method of attaching an integrated circuit assembly to a printed wiring board |
JP5795225B2 (ja) | 2011-09-27 | 2015-10-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
WO2013100995A1 (en) | 2011-12-28 | 2013-07-04 | Intel Corporation | Photonic package architecture |
US9490240B2 (en) | 2012-09-28 | 2016-11-08 | Intel Corporation | Film interposer for integrated circuit devices |
JP6557953B2 (ja) * | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | 構造体及びその製造方法 |
US10638629B2 (en) * | 2014-11-14 | 2020-04-28 | Fci Usa Llc | On board transceiver assembly having hold down member |
WO2017015000A1 (en) * | 2015-07-17 | 2017-01-26 | Mc10, Inc. | Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers |
SG10201705250QA (en) * | 2017-06-23 | 2019-01-30 | Thales Solutions Asia Pte Ltd | Interposer and substrate incorporating same |
KR20210101764A (ko) * | 2020-02-11 | 2021-08-19 | 삼성전자주식회사 | 인쇄회로기판 조립체 및 이를 포함하는 전자 장치 |
US11723154B1 (en) * | 2020-02-17 | 2023-08-08 | Nicholas J. Chiolino | Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878570A (ja) * | 1994-09-06 | 1996-03-22 | Hitachi Cable Ltd | Bgaパッケージ |
JPH1027868A (ja) * | 1995-12-22 | 1998-01-27 | Anam Ind Co Inc | 半導体パッケージ及びその製造方法 |
JPH11176876A (ja) * | 1997-12-08 | 1999-07-02 | Nec Corp | 半導体装置 |
JPH11317470A (ja) * | 1998-05-06 | 1999-11-16 | Denso Corp | バンプを有する電子部品 |
JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2000294578A (ja) * | 1996-07-12 | 2000-10-20 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 |
JP2001015641A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 電子部品の接続構造及び接続方法 |
JP2001094004A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 |
JP2001168232A (ja) * | 1999-12-14 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1310880A (en) * | 1969-06-13 | 1973-03-21 | Microponent Dev Ltd | Multi-layer printed circuit board assemblies |
US3778899A (en) * | 1971-11-12 | 1973-12-18 | Buckbee Mears Co | Mounting preformed circuits on flexible dielectric substrates |
US4029375A (en) * | 1976-06-14 | 1977-06-14 | Electronic Engineering Company Of California | Miniature electrical connector |
US4553192A (en) * | 1983-08-25 | 1985-11-12 | International Business Machines Corporation | High density planar interconnected integrated circuit package |
US4898636A (en) * | 1989-05-04 | 1990-02-06 | Rigling Walter S | Multilayer printed wiring registration method and apparatus |
US5123849A (en) * | 1990-11-15 | 1992-06-23 | Amp Incorporated | Conductive gel area array connector |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
US5727310A (en) * | 1993-01-08 | 1998-03-17 | Sheldahl, Inc. | Method of manufacturing a multilayer electronic circuit |
US5478700A (en) * | 1993-12-21 | 1995-12-26 | International Business Machines Corporation | Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head |
US5455390A (en) * | 1994-02-01 | 1995-10-03 | Tessera, Inc. | Microelectronics unit mounting with multiple lead bonding |
US5599193A (en) * | 1994-08-23 | 1997-02-04 | Augat Inc. | Resilient electrical interconnect |
US5759047A (en) * | 1996-05-24 | 1998-06-02 | International Business Machines Corporation | Flexible circuitized interposer with apertured member and method for making same |
US5818700A (en) * | 1996-09-24 | 1998-10-06 | Texas Instruments Incorporated | Microelectronic assemblies including Z-axis conductive films |
US5893765A (en) * | 1997-01-29 | 1999-04-13 | Micron Technology, Inc. | Compliant contact integrator |
US5880590A (en) * | 1997-05-07 | 1999-03-09 | International Business Machines Corporation | Apparatus and method for burn-in and testing of devices with solder bumps or preforms |
US6059579A (en) * | 1997-09-24 | 2000-05-09 | International Business Machines Corporation | Semiconductor structure interconnector and assembly |
JP2004506309A (ja) * | 1997-12-31 | 2004-02-26 | エルパック(ユーエスエー)、インコーポレイテッド | モールドされた電子パッケージ、製作方法およびシールディング方法 |
US6200143B1 (en) * | 1998-01-09 | 2001-03-13 | Tessera, Inc. | Low insertion force connector for microelectronic elements |
US6495462B1 (en) * | 1998-02-09 | 2002-12-17 | Tessera, Inc. | Components with releasable leads |
US6009620A (en) * | 1998-07-15 | 2000-01-04 | International Business Machines Corporation | Method of making a printed circuit board having filled holes |
US6114757A (en) * | 1999-09-27 | 2000-09-05 | Thomas & Betts International, Inc. | Leadless IC socket |
US6332782B1 (en) * | 2000-06-19 | 2001-12-25 | International Business Machines Corporation | Spatial transformation interposer for electronic packaging |
-
2001
- 2001-05-29 US US09/866,434 patent/US6723927B1/en not_active Expired - Lifetime
- 2001-08-14 WO PCT/US2001/025395 patent/WO2002017438A1/en active Application Filing
- 2001-08-14 JP JP2002521400A patent/JP4988132B2/ja not_active Expired - Lifetime
- 2001-08-14 KR KR1020027004602A patent/KR20020042711A/ko not_active Application Discontinuation
- 2001-08-14 CN CN01802510A patent/CN1389005A/zh active Pending
-
2003
- 2003-03-04 US US10/378,141 patent/US20030146017A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878570A (ja) * | 1994-09-06 | 1996-03-22 | Hitachi Cable Ltd | Bgaパッケージ |
JPH1027868A (ja) * | 1995-12-22 | 1998-01-27 | Anam Ind Co Inc | 半導体パッケージ及びその製造方法 |
JP2000294578A (ja) * | 1996-07-12 | 2000-10-20 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 |
JPH11176876A (ja) * | 1997-12-08 | 1999-07-02 | Nec Corp | 半導体装置 |
JPH11317470A (ja) * | 1998-05-06 | 1999-11-16 | Denso Corp | バンプを有する電子部品 |
JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2001015641A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 電子部品の接続構造及び接続方法 |
JP2001094004A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 |
JP2001168232A (ja) * | 1999-12-14 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板 |
Also Published As
Publication number | Publication date |
---|---|
KR20020042711A (ko) | 2002-06-05 |
US6723927B1 (en) | 2004-04-20 |
WO2002017438A1 (en) | 2002-02-28 |
US20030146017A1 (en) | 2003-08-07 |
JP4988132B2 (ja) | 2012-08-01 |
CN1389005A (zh) | 2003-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6663399B2 (en) | Surface mount attachable land grid array connector and method of forming same | |
US6286208B1 (en) | Interconnector with contact pads having enhanced durability | |
US6939143B2 (en) | Flexible compliant interconnect assembly | |
US5627405A (en) | Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer | |
US6814584B2 (en) | Elastomeric electrical connector | |
US5691041A (en) | Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer | |
US5829988A (en) | Socket assembly for integrated circuit chip carrier package | |
US5759047A (en) | Flexible circuitized interposer with apertured member and method for making same | |
US6957963B2 (en) | Compliant interconnect assembly | |
JP4950144B2 (ja) | コネクタ | |
US5065280A (en) | Flex interconnect module | |
JP4988908B2 (ja) | ランド・グリッド・アレイ・コネクタのためのキャリア | |
US5367435A (en) | Electronic package structure and method of making same | |
US6224392B1 (en) | Compliant high-density land grid array (LGA) connector and method of manufacture | |
US20010002330A1 (en) | Rolling ball connector | |
JP4988132B2 (ja) | 低コストかつ高信頼性適用のための高信頼性インタポーザ | |
US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
KR20020090917A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20050022336A (ko) | 반도체장치 | |
US6972495B2 (en) | Compliant package with conductive elastomeric posts | |
US6059579A (en) | Semiconductor structure interconnector and assembly | |
US20020081777A1 (en) | Methods of making microelectronic assemblies having conductive elastomeric posts | |
JP3640268B2 (ja) | コネクタ及びコネクタ製造方法 | |
JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
JP4172433B2 (ja) | 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4988132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |