JP2004336919A - キャパシタ充電回路およびそれに用いる半導体装置 - Google Patents

Abstract

【課題】多数の並列モニタ回路を集積した半導体装置のチップサイズを大きくすることなく、またバイパス回路に余分な負担をかけることもなく、半導体装置のコストダウンと、充電回路全体のコストダウンを図ること。
【解決手段】並列モニタ回路は、基準電圧Ｖｒ１〜５と、キャパシタＣ１〜５の電圧を検出するための電圧検出手段Ｒ１１〜５１，Ｒ１２〜５２と、前記基準電圧Ｖｒ１〜５と、前記電圧検出手段から出力される各出力電圧を比較するコンパレータＣＭＰ１〜５と、コンパレータの出力ＯＵＴ１〜５により制御されるバイパス用スイッチ素子Ｑ１〜５とを備え、全てのコンパレータＣＭＰ１〜５の電源は直流電源Ｖｂから供給され、コンパレータの出力回路と前記バイパス用スイッチ素子Ｑ１〜５との間に電圧制限手段Ｍ１〜５，Ｒ１３〜５３を設ける。破線内は、一体的にＩＣ化された集積回路部分である。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、直列接続された複数の電気二重層キャパシタを均等に充電するためのキャパシタ充電回路と、その充電方法、およびキャパシタ充電回路内における複数の並列モニタ回路を集積した半導体装置に関する。
【０００２】
【従来の技術】
電気二重層キャパシタは、充電に時間がかかる２次電池と比較すると、急速充電が可能である。しかも、電気二重層キャパシタには、大量にエネルギーが貯蔵できるという２次電池にはない利点を備えている。しかしながら、電気二重層キャパシタは定格電圧が３Ｖ程度と低いため、通常、複数のキャパシタを直列に接続して必要な電圧を確保している。
【０００３】
このように、直列接続された複数の大容量キャパシタを充電する際に問題となることは、キャパシタの容量差や自己充電、自己放電などによって生じる充電の不均一である。
この問題を解決方法には、通常、並列モニタと呼ばれる充電均一化回路が用いられている。
図４は、従来の並列モニタ回路の構成を示す図である。
図４は、直列に接続されたキャパシタ毎に設けられている並列モニタ回路であって、この回路が上下方向に複数個だけ重ねて配置される。図では、２個だけが示されている。並列モニタ回路は、基準電圧Ｖｒ１、コンパレータＣＭＰ１、バイパス用スイッチ素子Ｔｒ１、およびツェナーダイオードＤ１から構成されている。
【０００４】
図示しない直流電源からキャパシタＣ１は充電され、キャパシタＣ１の電圧が上昇する。キャパシタＣ１の電圧が基準電圧Ｖｒ１を超えると、コンパレータＣＭＰ１の出力がハイレベルとなり、バイパス用スイッチ素子Ｔｒ１をオンにする。その結果、キャパシタＣ１の充電電流はバイパス用スイッチ素子Ｔｒ１に流れ、キャパシタＣ１の電圧は基準電圧Ｖｒ１と同じ電圧にクランプされる。
直列に接続された全てのキャパシタで、上記と同様の動作が行われるため、充電の不均一によってキャパシタが劣化もしくは破壊されるのを防止することができる。なお、キャパシタが急激に高電圧まで充電された場合には、ツェナーダイオードＤ１が破壊されて、大電流を流すことになる。
【０００５】
キャパシタ充電回路におけるモニタに関するものとしては、例えば、特開平８−２３７８６１号公報に記載の並列充電制御装置及び電力貯蔵装置並びに充電制御法がある。
キャパシタ毎に設けられた複数の基準電圧を必要に応じて制御し、使用条件により変える必要が生じる。しかし、何１０個〜何１００個もコンデンサが使用される電気自動車や電力貯蔵システムなどでは、それぞれのコンデンサの基準電圧の設定をそれぞれ変更するのでは、極めて面倒であり、実用上は実施不可能である。そこで、上記技術では、共通の信号源から結合回路を通して各コンデンサ電池の並列充電制御装置に電圧設定信号を供給して、動作電圧を制御することにより、簡単な構成と操作により遠隔制御することが可能となった。
【０００６】
【特許文献１】
特開平８−２３７８６１号公報
【０００７】
【発明が解決しようとする課題】
従来の回路構成で、多くのキャパシタを充電しようとすると、並列モニタ回路の数が多くなり、回路が占めるスペースが大きくなるとともに、高価になってしまうため、多数の並列モニタ回路を１チップに集積したＩＣ回路が望まれていた。
しかしながら、並列にモニタ回路をＩＣ化する場合には、以下のような問題点があった。
コンパレータの電源を、図４に示すように、対応するキャパシタの端子電圧から供給するようにした場合には、半導体基板上に各コンパレータ回路を構成するための絶縁された領域を作る必要がある。
また、キャパシタを電池として使用する場合、短時間の使用であれば高い電圧までの充電が可能であるが、長い寿命を持たせるためには低い電圧までの充電にすることが必要である。
【０００８】
互いに絶縁する方法、すなわちアイソレーションの方法としては、（ａ）ＰＮ接合によるアイソレーションと、（ｂ）絶縁材料によるアイソレーションと、（ｃ）ビーム・リード方式によるアイソレーションとがある。（ａ）の場合、ＰＮ接合が逆バイアスで絶縁性をもつことを利用したもので、耐圧が低いこと、容量が大きいため高周波では回路の浮遊容量が大となってしまうことが問題である。（ｂ）の場合、シリコン基板中にシリコン酸化物の層を埋込む方法などがある。（ｃ）の場合、素子間の基板を化学的に溶解し去ることで、素子間を絶縁する方法である。ただ、（ｂ），（ｃ）の方法は、コストがかかるため採用が困難である。
【０００９】
そこで、（ａ）の方法で実施すると、半導体基板がＮ型の場合には、各コンパレータの回路を構成するために、コンパレータ毎に独立したＰｗｅｌｌ領域を作成しなければならない。逆に、半導体基板がＰ型の場合には、Ｎｗｅｌｌ領域を作成することになり、チップ面積が極めて大きくなるとともに、コスト高になってしまう。
また、全てのコンパレータの電源を、直列接続のキャパシタを充電する直流電源から供給するようにすれば、コンパレータ毎に絶縁領域（ＰｗｅｌｌまたはＮｅｗｌｌ）を作成する必要がなくなり、チップ面積も小さくなるが、この場合には、コンパレータの出力電圧の振幅が直流電源の近くまで広がってしまうため、バイパス用スイッチ素子を破壊してしまう可能性がある。
【００１０】
本発明の目的は、集積回路のチップ面積を小さくすることができ、かつバイパス用スイッチ素子を破壊することがない並列モニタ回路を備えたキャパシタ充電回路および充電方法、ならびにそれに用いる半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のキャパシタ充電回路は、直流電源を直列接続した複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧が、予め設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備えたキャパシタ充電回路において、前記並列モニタ回路は、基準電圧と、前記キャパシタの電圧を検出するための電圧検出手段と、前記基準電圧と、前記電圧検出手段から出力される各出力電圧を比較するコンパレータと、該コンパレータの出力により制御されるバイパス用スイッチ素子とを備え、全ての前記コンパレータの電源は前記直流電源から供給され、前記コンパレータの出力回路と前記バイパス用スイッチ素子との間に電圧制限手段を設けることを特徴としている。
この構成により、半導体装置のチップ面積は小さくでき、しかも半導体装置に外付けされるバイパス回路に過大な電圧が印加されなくなり、安価なバイパス回路を使用することができる。
【００１２】
また、前記電圧制限手段は、前記コンパレータの出力電圧を入力し、ほぼ前記キャパシタの電圧範囲内に制限した電圧を出力することを特徴としている。
この構成により、半導体装置に外付けされたバイパス回路に過大な電圧が印加されなくなり、安価なバイパス回路を使用することができる。
また、複数の前記並列モニタ回路、もしくは、前記バイパス用スイッチ素子を除く複数の前記並列モニタ回路と、該並列モニタ回路に対応する複数の前記電圧制限手段を、１チップの半導体装置に集積して構成することを特徴としている。
この構成により、並列モニタ回路の回路スペースが縮小でき、しかもコストダウンを可能にする。
さらに、前記直流電源を、前記半導体装置の電源電圧としても使用することを特徴としている。
この構成により、半導体装置自体も複数直列に接続して使用できるようになり、キャパシタの数が増えた場合にも十分に対処することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
（概要）
本発明によるキャパシタ電池の使用分野は、電気自動車や電力貯蔵システムは勿論のこと、携帯電話機などの電源としても使用できるものである。そして、本発明は、キャパシタ充電回路とそれに用いる半導体装置であり、基本的には電源が接続された場合を基本とするが、電源が外されて、自動車、携帯電話機などに使用される場合にも適用可能とする。すなわち、本発明のキャパシタ充電回路内にはモニタ機能を備えた半導体装置が内蔵されるが、電源が外された場合にも、半導体装置を内蔵した状態でキャパシタ電池を使用するものである。キャパシタ電池として使用される場合には、半導体装置のモニタ動作は行わない。
【００１４】
キャパシタ電池は、充電時間が短いので、電気自動車の場合でも、電池の交換は不要となり、ガソリンスタンド等で短時間で充電すればよい。電気自動車や携帯電話機の電池として使用する場合、モニタ回路のスペースを小さくするため、モニタ回路を半導体化することが必要であるが、前述のように、半導体化した場合にキャパシタ電池の問題は、容量の耐圧が低いこと（３Ｖ）、充電電圧が低いほど寿命が長くなること、があり、これらを考慮した場合、複数個のキャパシタを直列に接続して使用せざるを得ない。そして、耐圧、寿命、必要電圧および搭載スペースを考慮すると、モニタ回路を半導体化する必要があり、かつ電池１個当り１．０Ｖ〜２．７Ｖ程度に低目に設定する必要がある。
【００１５】
モニタ回路を半導体化する場合、複数段のキャパシタの各モニタ回路をデイスクリート（個別）でＩＣ化すると、素子分離（アイソレーション）が必要となるが、耐圧を考慮して素子分離するときには、面積が大きくなってしまうとともに、コスト的にも大幅に増加してしまう。
そこで、本実施形態では、複数段のモニタ回路を一体化して、１つのＩＣとして作成する。例えば、内蔵するモニタ回路をキャパシタ５段で電源Ｖｄｄ−Ｖｓｓ電圧に対してＩＣ化する。ただし、充電電流を逃がすための出力段だけは、負荷がかかり過ぎて破壊のおそれがあるため、ＩＣ化せずに、トランジスタの駆動回路で構成し、容量の電圧の上限と下限の間で制御する。
【００１６】
（第１の実施例）
図１は、本発明の第１の実施例を示す電気二重層キャパシタの複数段ユニットを充電する場合の回路構成図である。
図１では、電気二重層キャパシタを５段直列に接続したキャパシタユニットの充電回路が示されている。Ｃ１〜Ｃ５は５段のキャパシタであり、破線内は集積回路部分であり、Ｖｂは５段のキャパシタを充電するための電源であり、かつ集積回路部分の電源にもなっている。また、キャパシタＣ１〜Ｃ５と集積回路部分の間に挿入された部分は、集積化されないトランジスタＱ１〜Ｑ５を含む出力段である。なお、この実施例では、半導体基板がＮ型基板の場合の回路図が示されている。
【００１７】
集積回路の電源端子ＶｄｄとＶｓｓに直流電源Ｖｂが接続される。集積回路の端子Ｃｅｌｌ１と端子Ｃｅｌｌ２には、キャパシタＣ１が接続されている。同様に、端子Ｃｅｌｌ２から端子Ｖｓｓまでの間には、キャパシタＣ２からキャパシタＣ５が接続されている。
キャパシタＣ１には、並列にバイパス用トランジスタＱ１と抵抗Ｒ１４の直列回路が接続されている。同様に、キャパシタＣ２からＣ５の各キャパシタにも、バイパス用トランジスタＱ２からＱ５と抵抗Ｒ２４からＲ５４の直列回路が接続されている。さらに、集積回路の出力端子ＯＵＴ１には、バイパス用トランジスタＱ１のベースに接続されている。出力端子ＯＵＴ２からＯＵＴ５も各バイパス用トランジスタＱ２からＱ５のベースに接続されている。
【００１８】
集積回路内の並列モニタ回路は、全て同じ構成であるため、以下ではキャパシタＣ１が接続されている回路についてのみ説明を行う。
キャパシタＣ１の電圧は、電圧検出手段である抵抗Ｒ１１と抵抗Ｒ１２で分圧され、コンパレータＣＭＰ１の反転入力（−）に印加されている。一方、コンパレータＣＭＰ１の入力（＋）には、コンパレータ毎の基準電圧Ｖｒ１が接続されている。コンパレータＣＭＰ１の出力はＮｃｈＦＥＴ（Ｍ１）のゲートに接続されている。ＮｃｈＦＥＴ（Ｍ１）のソースは端子Ｃｅｌｌ２、ドレインは抵抗Ｒ１３を介して端子Ｃｅｌｌ１に接続されている。さらに、コンパレータＣＭＰ１の駆動電源は、電源端子ＶｄｄとＶｓｓに接続されている。
【００１９】
充電当初は、キャパシタＣ１の電圧が低いため、コンパレータの入力（＋）の電圧が高く、コンパレータＣＭＰ１の出力は、ハイレベル（≒Ｖｄｄ）を出力する。その結果、ＮｃｈＦＥＴ（Ｍ１）がオンとなり、出力端子ＯＵＴ１と端子Ｃｅｌｌ２を短絡するので、出力端子ＯＵＴ１と端子Ｃｅｌｌ２間の電圧はほぼ０Ｖとなり、バイパス用トランジスタＱ１をオフする。このために、キャパシタＣ１の充電電流をバイパスする電流は流れない。
【００２０】
充電が進んで、キャパシタＣ１の電圧が上昇し、コンパレータＣＭＰ１の反転入力（−）の電圧が基準電圧Ｖｒ１を超えると、コンパレータＣＭＰ１の出力が反転してローレベル（≒Ｖｓｓ）を出力する。その結果、ＮｃｈＦＥＴ（Ｍ１）がオフとなり、端子Ｃｅｌｌ１から抵抗Ｒ１３と出力端子ＯＵＴ１を介してバイパス用トランジスタＱ１にベース電流を供給し、バイパス用トランジスタＱ１をオンにする。このため、キャパシタＣ１の充電電流は抵抗Ｒ１４とバイパス用トランジスタＱ１を介してバイパスされ、キャパシタＣ１の充電は停止されるので、キャパシタＣ１の電圧は、Ｖｒ１×（Ｒ１１＋Ｒ１２）／Ｒ１２にクランプされる。
【００２１】
このように、コンパレータＣＭＰ１の出力電圧が直流電源電圧（ＶｓｓからＶｄｄまで）一杯に変化しても、電圧制限手段であるＮｃｈＦＥＴ（Ｍ１）と抵抗Ｒ１３によって、端子ＯＵＴ１の電圧範囲はほぼ端子Ｃｅｌｌ１から端子Ｃｅｌｌ２の間の電圧に制限されるので、バイパス用トランジスタＱ１を破壊するような電圧を出力することはない。
【００２２】
（第２の実施例）
図２は、本発明の第２の実施例を示すキャパシタ充電回路の１段のみの構成図である。
図２では、半導体基板がＰ型基板の場合の回路を示しており、上下に複数接続された並列モニタ回路の１つを取り出したものである。図１との相違点は、電圧制限手段のアクティブ素子がＰｃｈＦＥＴ（Ｍｎ）に変化しているため、ＰｃｈＦＥＴ（Ｍｎ）のソースが端子Ｃｅｌｌｎに接続され、ドレインが抵抗Ｒｎ３を介して端子Ｃｅｌｌｎ＋１に接続されたこと、および、基準電圧（Ｖｒｎ）の基準電位が端子Ｃｅｌｌｎ側に移動したことである。また、バイパス回路は、ＮＰＮトランジスタからＰＮＰトランジスタに変更になっている。
電圧制限手段（Ｍｎ）の回路構成については、上記実施例以外にも種々の方式が考えられ、例えば、ＣＭＯＳで構成したり、さらに複数のＦＥＴで構成することが考えられるが、どのような方式を採用してもよいことは勿論である。
【００２３】
（第３の実施例）
図３は、本発明の第３の実施例を示すキャパシタ充電回路の構成図である。
図３では、図１の半導体装置を２個用いた場合の充電回路を示している。
ここでは、１個の半導体装置はＣ１〜Ｃ５のキャパシタ５段分のモニタ回路を一体化した場合であって、２個の半導体装置を用いる１０個のキャパシタを必要とする場合である。例えば、１個のキャパシタの電圧が２．５Ｖとすると、２５Ｖの電圧が必要な場合のキャパシタ電池として使用される。
直流電源Ｖｂは、半導体装置１０の電源端子Ｖｄｄと半導体装置２０の電源端子Ｖｓｓに接続され、半導体装置１０のＶｓｓと半導体装置２０のＶｄｄが接続されている。この構成は、前述の図１および図２に示した半導体装置内に並列モニタ回路が１０個になった場合と同じである。
【００２４】
本実施例では、半導体装置１０と２０を２個直列に接続しているが、勿論、キャパシタの数に応じて半導体装置は何個直列に接続してもよいことは言うまでもない。例えば、１個のキャパシタの電圧が２．５Ｖの場合、２０個接続した場合には、５０Ｖの電圧を供給することができる。また、本実施例では、５個分のキャパシタのモニタ回路をＩＣ化しているが、１０個分のキャパシタのモニタ回路をＩＣ化しても差し支えない。この場合には、１個のキャパシタの電圧が２．７Ｖとすると、１０個分のキャパシタで２７Ｖの電圧を供給できることになる。
【００２５】
また、本実施例では、キャパシタ充電回路として、充電のための電源Ｖｂが接続されたときのみを対象として説明したが、電源Ｖｂが切り離されて、集積回路部分をキャパシタＣ１〜Ｃ５から切り離してキャパシタのみを電力供給源として使用することができるが、集積回路部分がキャパシタＣ１〜Ｃ５および出力部分と一体化され、そのまま電力供給源として使用に供することができる。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、並列モニタ回路に使用しているコンパレータの電源を、直列接続されたキャパシタを充電するための直流電源より供給するようにしたので、多数の並列モニタ回路を集積した半導体装置のチップサイズを大きくすることなく実現することができる。また、コンパレータの出力電圧をほぼキャパシタ１個分の電圧範囲に制限する回路を設けたので、バイパス回路に余分な負担をかけることもなく、半導体装置のコストダウンと、充電回路全体のコストダウンを図ることが可能になった。さらに、複数のキャパシタを充電する直流電源と並列モニタ回路を集積した半導体装置の電源を共通にしたため、キャパシタの数が増加しても、半導体装置を必要な数だけ直列接続することで対処することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す電気二重層キャパシタの複数段ユニットを充電する場合の回路構成図である。
【図２】本発明の第２の実施例を示す電気二重層キャパシタの１段だけの充電回路構成図である。
【図３】本発明の第３の実施例を示す電圧二重層キャパシタの充電回路構成図である。
【図４】従来の並列モニタ回路の構成図である。
【符号の説明】
Ｃ１〜Ｃ５，Ｃｎ…充電対象キャパシタ、
ＣＭＰ１〜５，ＣＭＰｎ…コンパレータ、Ｖｂ…充電用電源、
Ｖｒ１〜５，Ｖｒｎ…基準電圧、Ｍ１〜５，Ｍｎ…電圧制限手段、
Ｑ１〜５，Ｑｎ…バイパス用トランジスタ、
Ｒ１１，Ｒ１２，Ｒｎ１，Ｒｎ２…電圧検出手段、
Ｒ１３，Ｒｎ３…電圧制限手段としての抵抗、
Ｒ１４〜５４，Ｒｎ４…バイパス用抵抗、Ｖｄｄ，Ｖｓｓ…電源端子、
Ｃｅｌｌ１〜１１５，Ｃｅｌｌｎ…集積回路の出力端子、
Ｏｕｔ１〜５，Ｏｕｔｎ…集積回路の出力端子、１０，２０…半導体装置。

Claims (10)

1. 直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧が、予め設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備えたキャパシタ充電回路において、
   前記並列モニタ回路は、基準電圧と、前記キャパシタの電圧を検出するための電圧検出手段と、前記基準電圧と前記電圧検出手段から出力される出力電圧を比較するコンパレータと、該コンパレータの出力により制御され、充電電流をバイパスするバイパス用スイッチ素子で構成され、
   前記コンパレータの出力回路と前記バイパス用スイッチ素子との間に電圧制限手段を設け、
   全ての前記コンパレータの電源を前記直流電源から供給するようにしたことを特徴とするキャパシタ充電回路。
2. 請求項１記載のキャパシタ充電回路において、
   前記電圧制限手段は、前記コンパレータの出力電圧を入力し、ほぼ前記キャパシタの電圧範囲内に制限した電圧を出力することを特徴とするキャパシタ充電回路。
3. 請求項１記載のキャパシタ充電回路において、
   前記基準電圧と、前記電圧検出手段と、前記コンパレータと、前記電圧制限手段とを一体化した集積回路部分を備えたことを特徴とするキャパシタ充電回路。
4. 請求項１記載のキャパシタ充電回路において、
   前記直流電源は、直列接続された複数のキャパシタの充電用電源であるとともに、一体化された集積回路の電源電圧であることを特徴とするキャパシタ充電回路。
5. 請求項１記載のキャパシタ充電回路において、
   直列接続された複数のキャパシタは、一体化された集積回路毎に１ユニットとし、利用される電圧になるまで複数ユニット毎に、それぞれユニットの電源端子を接続して、複数ユニット全体を直流電源により充電することを特徴とするキャパシタ充電回路。
6. 請求項１記載のキャパシタ充電回路において、
   前記電圧制限手段は、ＮｃｈＦＥＴで構成され、該ＮｃｈＦＥＴのゲートにはコンパレータの出力を、ソースには負側電源端子を、ドレインには抵抗を介して正側電源端子を、それぞれ接続したことを特徴とするキャパシタ充電回路。
7. 請求項１記載のキャパシタ充電回路において、
   前記電圧制限手段は、ＰｃｈＦＥＴで構成され、該ＰｃｈＦＥＴのゲートにはコンパレータの出力を、ドレインには抵抗を介して負側電源端子を、ソースには正側電源端子を、それぞれ接続したことを特徴とするキャパシタ充電回路。
8. 請求項１記載のキャパシタ充電回路において、
   前記バイパス用スイッチ素子は、コンパレータの出力電圧が直流電源電圧の制限値一杯に変化した場合でも、電圧制限手段により前記バイパス用スイッチ素子の両端子の電圧範囲をほぼ１キャパシタ分の設定電圧に制限することで、破壊が防止されることを特徴とするキャパシタ充電回路。
9. 直列接続された複数のキャパシタに印加して充電する直流電源と、前記キャパシタを均等に充電するため、前記キャパシタの各電圧が予め設定された基準電圧を超えたか否かを判定するコンパレータと、前記キャパシタの各電圧が予め設定された基準電圧を超えたと判定されたとき、充電電流をバイパスするバイパス用スイッチ素子と、該バイパス用スイッチ素子の振幅電圧を前記キャパシタの電圧範囲内に制限する電圧制限手段とで構成される複数の並列モニタ回路からなるキャパシタ充電回路のうち、複数の並列モニタ回路もしくは前記バイパス用スイッチ素子を除く複数の前記モニタ回路と、該並列モニタ回路に対応する複数の前記電圧制限手段を、１チップの集積回路に集積したことを特徴とする半導体装置。
10. キャパシタ充電回路から直流電源を切り離した状態の複数のキャパシタと、該キャパシタの充電電圧が予め設定された基準値を超えたとき、充電電流をバイパスするバイパス用スイッチ素子とを結合し、かつ該キャパシタに対応する複数の並列モニタ回路のうちのコンパレータ、および該コンパレータの出力にゲートが接続された電圧制限手段を一体化して生成されたことを特徴とする半導体装置。

Images