JP2004354883A

JP2004354883A - 表示素子駆動回路及びそれを用いたディスプレイ装置

Info

Publication number: JP2004354883A
Application number: JP2003154877A
Authority: JP
Inventors: Yasuichiro Kurita; 泰市郎栗田; Tetsuo Suzuki; 鉄男鈴木; Seiji Tokito; 静士時任; Yoji Inoue; 陽司井上; Yoshihide Fujisaki; 好英藤崎
Original assignee: Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2004-12-16

Abstract

【課題】表示輝度が低い場合の書き込み誤差を改善することができる表示素子駆動回路及びそれを用いたディスプレイ装置を提供することを目的とする。
【解決手段】流れる直流電流値に応じた明るさで発光する表示素子を画素単位で駆動する表示素子駆動回路において、表示素子駆動回路に一対のデータ電極を接続し、一方のデータ電極から第１電流を流入させると共に他方のデータ電極から第２電流を流出させ、第１電流と第２電流の差分を表示素子駆動回路に画像データとして書き込むことにより、画像データの値が小さく表示輝度が低い場合にも第１、第２電流を適切な値に設定することができ、データ電極の寄生容量に起因する書き込み誤差を改善することができる。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、表示素子駆動回路及びそれを用いたディスプレイ装置に関し、特に、流れる直流電流値に応じた明るさで発光する表示素子を駆動する表示素子駆動回路及びそれを用いたディスプレイ装置に関する。
【０００２】
【従来の技術】
近年、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ（有機発光ダイオード））、すなわち、有機ＥＬ（ＥＩｃｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）のような流れる直流電流値に応じた明るさで発光する２端子の表示素子の開発が進んでいる。
【０００３】
ＯＬＥＤで高輝度、高コントラスト、長寿命な表示を行うにはＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）によりアクティブ駆動を行うことが必要である。ＯＬＥＤは流れる電流値に応じた輝度で発光するため、ＴＦＴ駆動では、表示する画像データに対応した電圧を駆動回路内のコンデンサに蓄積し、その電圧をＴＦＴであるＦＥＴ（電界効果型トランジスタ）により電流に変換してＯＬＥＤに流し、画像を表示する方法が一般的である。この電圧／電流変換を行うＦＥＴを駆動トランジスタと呼ぶ。また、上記の表示する画像データに対応した情報を駆動回路内に蓄積する動作はプログラミング、記憶または書き込みと呼ばれる（以下、「書き込み」という）。
【０００４】
しかし、この電圧／電流変換特性は、閾値電圧、移動度など駆動トランジスタの特性の影響を受ける。一般にこれらの特性にはばらつきがあるため、この駆動回路を用いたディスプレイでは、同じ画像データに対して画素間で表示される輝度にばらつきを生じ、表示輝度の不均一を生じる。これはディスプレイにおいて表示画質の劣化につながる。
【０００５】
上記の問題を改善するため、種々の駆動回路が提案されているが、中でも、書き込み時に表示すべき輝度に対応する電流をデータ電極から駆動回路に流入させ、それに応じた電圧を駆動回路内のコンデンサに書き込む電流書き込み型または電流プログラム型または電流記憶型と呼ばれる駆動回路はばらつき改善特性が優れていることが知られている（例えば非特許文献１参照。）。
【０００６】
図１は、従来の電流書き込み型の表示素子駆動回路の一例の回路構成図を示す。この回路は１画素分の駆動回路を表している。同図中、ＯＬＥＤ１のカソードは共通電極に接続され、図では接地されている。ＯＬＥＤ１のアノードにはＴＦＴであるｐチャネルＦＥＴ２のドレイン（Ｄ）が接続されている。
【０００７】
なお、一般にＴＦＴではドレインとソース（Ｓ）を構造上区別する必要がなく、ドレインとソースを互いに逆に接続しても同様に動作するため、以下では必要ない限りこれらを区別しないが、ｐチャネルＦＥＴ２のようにドレイン・ソース間を流れる電流の向きが常に一定方向である場合には、キャリアを供給するプラス側をソース、キャリアを排出するマイナス側をドレインと呼ぶ。
【０００８】
ＦＥＴ２のゲート（Ｇ）とソースの間には、保持容量３が形成されている。また、ＦＥＴ２のゲートとドレインの間には、ｐチャネルＦＥＴ４のドレインとソースが接続されている。ＦＥＴ４のゲートは走査電極Ｓ１に接続されている。ＦＥＴ２のソースにはｐチャネルＦＥＴ５のドレインが接続され、ＦＥＴ５のソースはＦＥＴ２のソースは正の電圧源＋Ｖｓｓに接続されている。ＦＥＴ５のゲートは第２の走査電極Ｓ２に接続されている。
【０００９】
また、ＦＥＴ２のソースにはｐチャネルＦＥＴ６のドレインが接続され、ＦＥＴ６のソースはデータ電極７に接続されており、ＦＥＴ６のゲートは第１の走査電極Ｓ１に接続されている。データ電極７には、表示すべき輝度に対応した電流Ｉｄａｔａが外部の電流源１００から供給される。供給される電流の向きは、Ｉｄａｔａ＞０のとき電流源１００のシンボルに記されている矢印の向きである。
【００１０】
図２は、走査電極Ｓ１、Ｓ２の電圧波形を示す。ここで、横軸は時間ｔであり、縦軸は電圧を表しており、図の上方向ほど電圧がプラスで値が大きい。図２において、表示する画像信号の１フィールド期間（日本のテレビ方式であれば１／６０秒）に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ１を短時間だけマイナスまたは０電位にすると、その期間だけＦＥＴ４及びＦＥＴ６がオンになる。また、少なくともその期間は走査電極Ｓ２をプラス電位にし、ＦＥＴ５をオフにする。
【００１１】
すると、その期間はＦＥＴ６を通して、その時点のデータ電流ＩｄａｔａがＦＥＴ２のソースに流入する。このとき、ＦＥＴ４によりＦＥＴ２のドレイン・ゲート間が短絡され、ＦＥＴ２のドレインからＦＥＴ４を通して保持容量３が充電される。ＦＥＴ２はゲート・ソース間電圧、すなわち保持容量３の両端間の電圧に応じた一定値の電流をソース・ドレイン間に流す性質があるため、逆に保持容量３は、ＦＥＴ２においてＩｄａｔａを流すのに必要な適切な電圧で充電される。以上が書き込み動作である。
【００１２】
このため、走査電極Ｓ１がプラス電位になってＦＥＴ４、ＦＥＴ６がオフになった後も、走査電極Ｓ２がマイナスまたは０電位になりＦＥＴ５がオンになっていれば、保持容量３に充電された電圧により、ＦＥＴ２には電圧源＋ＶｓｓからＦＥＴ５を通して電流Ｉｄａｔａが流れつづける。ＦＥＴ４がオフになっているので、その電流はそのままＯＬＥＤ１に流れ、ＯＬＥＤ１はＦＥＴ２の特性ぱらつきに影響されずデータ電流Ｉｄａｔａに応じた輝度で発光する。
【００１３】
【非特許文献１】
Ｄａｗｓｏｎ，ｅｔａｌ．“ＴｈｅＩｍｐａｃｔｏｆｔｈｅＴｒａｎｓｉｅｎｔＲｅｓｐｏｎｓｅｏｆＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅｓｏｎｔｈｅＤｅｓｉｇｎｏｆＡｃｔｉｖｅＭａｔｒｉｘＯＬＥＤＤｉｓｐｌａｙｓ，”ＩＥＤＭ９８，３２．６，ｐｐ．８７５−８７８（１９９８）．
【００１４】
【非特許文献２】
Ｈ．Ｔｓｕｇｅ，ｅｔａｌ．“ＡｎＩｍｐｒｏｖｅｄＣｕｒｒｅｎｔＤｒｉｖｉｎｇＭｅｔｈｏｄｆｏｒＡｃｔｉｖｅＭａｔｒｉｘＯＬＥＤＤｉｓｐｌａｙｓ，”ＥＵＲＯＤＩＳＰＬＡＹ２００２，ＬＮ−９，ｐｐ．８５５−８５８（２００２）．
【００１５】
【発明が解決しようとする課題】
しかし、以下のような場合には、書き込み誤差を生じ、正しい輝度が表示されない。一般にある程度以上の大きさや画素数を持つディスプレイではデータ電極７の配線も長くなるため、データ電極７と他の電極間には図１に示す寄生容量Ｃｐが生じる。
【００１６】
また、各画素の書き込みに割り当てられる時間は画素数に反比例し、一般のディスプレイでは短時間に書き込みを終了する必要がある。書き込みを正しく行うためには、データ電流ＩｄａｔａをＦＥＴ２に正しく流す必要があるが、電流源１００から流入する電流の一部は寄生容量Ｃｐの充電に費やされるため、寄生容量Ｃｐの充電が完了するまでは正しい書き込み動作は行われない。
【００１７】
一般にコンデンサの充電時間は充電電流が大きいほど速い。このため、Ｉｄａｔａが大きい、すなわち画像の明るい部分では比較的早く正しい書き込み動作が行われるが、Ｉｄａｔａが小さい、すなわち画像の暗い部分では短時間で正しい書き込み動作が行われず、書き込み誤差を生じるという問題があった。
【００１８】
これは例えば、明るい画像部分と暗い画像部分が隣接している場合、暗い部分でクロストークによる尾引き現象などの画質妨害を生じる（例えば非特許文献２参照。）。
【００１９】
本発明は、上記の点に鑑みなされたもので、表示輝度が低い場合の書き込み誤差を改善することができる表示素子駆動回路及びそれを用いたディスプレイ装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
請求項１乃至３に記載の発明は、一方のデータ電極から第１電流を流入させると共に他方のデータ電極から第２電流を流出させ、前記第１電流と前記第２電流の差分を前記表示素子駆動回路に画像データとして書き込むことにより、
画像データの値が小さく表示輝度が低い場合にも第１、第２電流を適切な値に設定することができ、データ電極の寄生容量に起因する書き込み誤差を改善することができる。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
【００２２】
図３は、本発明の電流書き込み型の表示素子駆動回路の第１実施例の回路構成図を示す。同図中、ＯＬＥＤ１１のカソードは共通電極に接続され、図では接地されている。ＯＬＥＤ１１のアノードにはＴＦＴであるｐチャネルＦＥＴ１２のドレイン（Ｄ）が接続されている。
【００２３】
ＦＥＴ１２のゲートとソースの間には、保持容量１３が形成されている。また、ＦＥＴ１２のゲートとドレインの間には、ｐチャネルＦＥＴ１４のドレインとソースが接続されている。ＦＥＴ１４のゲートは第１の走査電極Ｓ１に接続されている。ＦＥＴ１２のソースにはｐチャネルＦＥＴ１５のドレインが接続され、ＦＥＴ１５のソースは正の電圧源＋Ｖｓｓに接続されている。ＦＥＴ１５のゲートは第２の走査電極Ｓ２に接続されている。
【００２４】
また、ＦＥＴ１２のソースにはｐチャネルＦＥＴ１７のドレイン及びｐチャネルＦＥＴ１８のドレインが接続されている。ＦＥＴ１７のソースはデータ電極１９に接続され、ＦＥＴ１８のソースはデータ電極２０に接続されており、ＦＥＴ１７，１８それぞれのゲートは第１の走査電極Ｓ１に接続されている。
【００２５】
また、データ電極１９には外部の電流源１０１から電流Ｉ１が供給され、データ電極２０には外部の電流源１０２から電流Ｉ２が供給される。供給される電流の向きは、Ｉ１＞０、Ｉ２＞０のとき、シンボルに記されている向きである。そして、表示すべき画像データに対応する電流値をＩｄａｔａとすると、Ｉ１−Ｉ２＝Ｉｄａｔａとなるよう電流Ｉ１、Ｉ２を設定する。このとき、電流Ｉ１、Ｉ２の値は正負いずれでも良い。なお、負の場合は電流源１０１、１０２のシンボルの矢印と逆向きに電流が流れる。
【００２６】
図４は、走査電極Ｓ１、Ｓ２の電圧波形を示す。図４において、表示する画像信号の１フィールド期間に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ１を短時間だけマイナスまたは０電位にすると、その期間だけＦＥＴ１４、１７、１８がオンになる。また、少なくともその期間は走査電極Ｓ２をプラス電位にし、ＦＥＴ１５をオフにする。
【００２７】
すると、その期間はＦＥＴ１７、１８を通して、その時点のデータ電流（Ｉ１−Ｉ２＝Ｉｄａｔａ）がＦＥＴ１２のソースに流入する。このとき、ＦＥＴ１４によりＦＥＴ１２のドレイン・ゲート間が短絡され、ＦＥＴ１２のドレインからＦＥＴ１４を通して保持容量１３が充電される。ＦＥＴ１２はゲート・ソース間電圧、すなわち保持容量１３の両端間の電圧に応じた一定値の電流をソース・ドレイン間に流す性質があるため、逆に保持容量１３は、ＦＥＴ１２においてデータ電流Ｉｄａｔａを流すのに必要な適切な電圧で充電される。以上が書き込み動作である。
【００２８】
このため、走査電極Ｓ１がプラス電位になってＦＥＴ１４、１７、１８がオフになった後も、走査電極Ｓ２がマイナスまたは０電位になりＦＥＴ１５がオンになっていれば、保持容量１３に充電された電圧により、ＦＥＴ１２には電圧源＋ＶｓｓからＦＥＴ１５を通して電流Ｉｄａｔａが流れつづける。ＦＥＴ１４がオフになっているのでその電流は、そのままＯＬＥＤ１１に流れ、ＯＬＥＤ１１はＦＥＴ１２の特性ぱらつきに影響されずデータ電流Ｉｄａｔａに応じた輝度で発光する。
【００２９】
このように、Ｉ１−Ｉ２＝Ｉｄａｔａである限り、書き込み時にはＦＥＴ１２にデータ電流Ｉｄａｔａが流れ、正しい書き込みが行われる。しかも電流Ｉ１、Ｉ２それぞれの値は表示すべき画像の輝度に関わらず、Ｉ１−Ｉ２＝Ｉｄａｔａである限り電流Ｉ１、Ｉ２を任意に、即ち、ある程度大きな値に設定でき、データ電極１９，２０の寄生容量を高速に充電するのに適切な電流値に設定できる。このため、表示すべき輝度が低い場合でも高速かつ正確な書き込み動作が可能となり、これを用いたディスプレイ装置の表示画質を改善できる。
【００３０】
正確かつ高速な書き込み動作に最適な電流値は、回路の状況によって異なる場合もあるため、電流Ｉ１、Ｉ２の正負の極性や値を画像のフレーム毎、フィールド毎、またはライン（走査線）毎、もしくは画素毎に変化させることも場合により有効である。
【００３１】
なお、上記実施例においてＦＥＴ１４、１５、１７、１８はｐチャネルＦＥＴに限らずｎチャネルＦＥＴでも差し支えなく、ｎチャネルＦＥＴの場合は走査電極Ｓ１、Ｓ２の波形を正負反転すれば、上記と全く同様な動作を実現できる。また、図４の動作波形において、破線で示したように、走査電極Ｓ２がマイナスまたは０電位になっている期間を短くすれば、ＯＬＥＤ１１に電流が流れる時間もその分だけ短くなり、発光時間が短くなる。このため、表示光のホールド効果に起因する表示画像の動きぼけを低減させることができる。
【００３２】
図５は、本発明の電流書き込み型の表示素子駆動回路の第２実施例の回路構成図を示す。同図中、図３と同一部分には同一符号を付し、その説明を省略する。図５において、ＯＬＥＤ１１のアノードにはｐチャネルＦＥＴ２１のドレインが接続され、ＦＥＴ２１のソースはｐチャネルＦＥＴ１２、１４、１７、１８それぞれのドレインに接続されている。ＦＥＴ２１のゲートは第２の走査電極Ｓ２に接続されている。また、ＦＥＴ１２のソースは正の電圧源＋Ｖｓｓに接続されている。
【００３３】
この実施例では、ＦＥＴ１２のソースと電圧源＋Ｖｓｓの間にＦＥＴ１５を設ける代りに、ＦＥＴ１２のドレインとＯＬＥＤ１１のアノードの間にＦＥＴ２１を設け、ＦＥＴ２１をＦＥＴ１５と同様に第２の走査電極Ｓ２の信号でスイッチングする。走査電極Ｓ１、Ｓ２の電圧波形は図４と同一である。
【００３４】
図４において、表示する画像信号の１フィールド期間に１回、画像信号の垂直同期信号に同期して、走査電極Ｓ１を短時間だけマイナスまたは０電位にすると、その期間だけＦＥＴ１４、１７、１８がオンになる。また、少なくともその期間は走査電極Ｓ２をプラス電位にし、ＦＥＴ２１をオフにする。
【００３５】
すると、その期間はＦＥＴ１７、１８を通して、その時点のデータ電流（Ｉ１−Ｉ２＝Ｉｄａｔａ）がＦＥＴ１２のドレインに流入する。このとき、ＦＥＴ１４によりＦＥＴ１２のドレイン・ゲート間が短絡され、ＦＥＴ１２のドレインからＦＥＴ１４を通して保持容量１３が充電される。ＦＥＴ１２はゲート・ソース間電圧、すなわち保持容量１３の両端間の電圧に応じた一定値の電流をソース・ドレイン間に流す性質があるため、逆に保持容量１３は、ＦＥＴ１２においてＩｄａｔａを流すのに必要な適切な電圧で充電される。以上が書き込み動作である。
【００３６】
このため、走査電極Ｓ１がプラス電位になってＦＥＴ１４、１７、１８がオフになった後も、走査電極Ｓ２がマイナスまたは０電位になりＦＥＴ２１がオンになっていれば、保持容量１３に充電された電圧により、ＦＥＴ１２には電圧源＋ＶｓｓからＦＥＴ１５を通して電流Ｉｄａｔａが流れつづける。ＦＥＴ１４がオフになっているのでその電流は、そのままＯＬＥＤ１１に流れ、ＯＬＥＤ１１はＦＥＴ１２の特性ぱらつきに影響されずデータ電流Ｉｄａｔａに応じた輝度で発光する。
【００３７】
この実施例においても、Ｉ１−Ｉ２＝Ｉｄａｔａである限り電流Ｉ１、Ｉ２を任意に、即ち、ある程度大きな値に設定でき、データ電極１９，２０の寄生容量を高速に充電するのに適切な電流値に設定でき、画像の低輝度部分での書き込み誤差を改善でき、これを用いたディスプレイ装置の表示画質を改善できる。
【００３８】
なお、この実施例においても、ＦＥＴ２１はｐチャネルＦＥＴに限らずｎチャネルＦＥＴでも差し支えなく、ｎチャネルＦＥＴの場合は走査電極Ｓ２の波形を正負反転すれば、上記と全く同様な動作を実現できる。
【００３９】
次に、本実施例に係るディスプレイ装置は、上記第１，第２実施例の表示駆動回路のいずれかを有し、さらに、表示素子の種類に応じた部材を備える。これらの部材は、ＯＬＥＤ等の各表示素子において周知のものを適宜用いることができるため、具体的な説明を省略する。
【００４０】
このディスプレイ装置は、上記第１，第２実施例の表示駆動回路の作用効果を好適に得ることができる。
【００４１】
なお、ＦＥＴ１２が請求項記載の第１電界効果トランジスタに対応し、ＦＥＴ１４が第２電界効果トランジスタに対応し、ＦＥＴ１５が第３界効果トランジスタに対応し、ＦＥＴ１７が第４界効果トランジスタに対応し、ＦＥＴ１７が第５界効果トランジスタに対応し、ＦＥＴ２１が第６界効果トランジスタに対応する。
【００４２】
【発明の効果】
上述の如く、請求項１乃至５に記載の発明によれば、画像データの値が小さく表示輝度が低い場合にも第１、第２電流を適切な値に設定することができ、データ電極の寄生容量に起因する書き込み誤差を改善することができる。
【図面の簡単な説明】
【図１】従来の電流書き込み型の表示素子駆動回路の一例の回路構成図である。
【図２】走査電極Ｓ１、Ｓ２の電圧波形図である。
【図３】本発明の電流書き込み型の表示素子駆動回路の第１実施例の回路構成図である。
【図４】走査電極Ｓ１、Ｓ２の電圧波形図である。
【図５】本発明の電流書き込み型の表示素子駆動回路の第１実施例の回路構成図である。
【符号の説明】
１１ＯＬＥＤ
１２，１４〜１８，２１ＦＥＴ
１３保持容量
１９，２０データ電極

Claims

流れる直流電流値に応じた明るさで発光する表示素子を画素単位で駆動する表示素子駆動回路において、
前記表示素子駆動回路に一対のデータ電極を接続し、一方のデータ電極から第１電流を流入させると共に他方のデータ電極から第２電流を流出させ、前記第１電流と前記第２電流の差分を前記表示素子駆動回路に画像データとして書き込むことを特徴とする表示素子駆動回路。
流れる直流電流値に応じた明るさで発光する表示素子と、
前記表示素子のアノードにドレインを接続した第１電界効果トランジスタと、
前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、
前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、
前記第１電界効果トランジスタのソースと正電源の間にドレインとソースを接続した第３電界効果トランジスタと、
前記第１電界効果トランジスタのソースと一対のデータ電極のうちの一方のデータ電極の間にソースとドレインを接続した第４電界効果トランジスタと、
前記第１電界効果トランジスタのソースと前記一対のデータ電極のうちの他方のデータ電極の間にソースとドレインを接続した第５電界効果トランジスタを有し、
前記第２、第４、第５電界効果トランジスタをオンすると共に前記第３電界効果トランジスタをオフし、前記一方のデータ電極から第１電流を流入させると共に前記他方のデータ電極から第２電流を流出させ、前記第１電流と前記第２電流の差分を画像データとして前記保持容量に書き込むことを特徴とする表示素子駆動回路。
流れる直流電流値に応じた明るさで発光する表示素子と、
前記表示素子のアノードにドレインを接続した第６電界効果トランジスタと、
前記第６電界効果トランジスタのソースと正電源の間にドレインとソースを接続した第１電界効果トランジスタと、
前記第１電界効果トランジスタのゲートとソース間に両端を接続した保持容量と、
前記第１電界効果トランジスタのゲートとドレイン間にソースとドレインを接続した第２電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと一対のデータ電極のうちの一方のデータ電極の間にソースとドレインを接続した第４電界効果トランジスタと、
前記第１電界効果トランジスタのドレインと前記一対のデータ電極のうちの他方のデータ電極の間にソースとドレインを接続した第５電界効果トランジスタを有し、
前記第２、第４、第５電界効果トランジスタをオンすると共に前記第６電界効果トランジスタをオフし、前記一方のデータ電極から第１電流を流入させると共に前記他方のデータ電極から第２電流を流出させ、前記第１電流と前記第２電流の差分を画像データとして前記保持容量に書き込むことを特徴とする表示素子駆動回路。
請求項２または３記載の表示素子駆動回路において、
前記第１、第２電流を、画像のフレームまたはフィールドまたはラインまたは画素毎に変化させることを特徴とする表示素子駆動回路。
請求項１乃至４のいずれか記載の表示素子駆動回路を用いて構成したことを特徴とするディスプレイ装置。