[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004343031A - 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法 - Google Patents

誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004343031A
JP2004343031A JP2003309332A JP2003309332A JP2004343031A JP 2004343031 A JP2004343031 A JP 2004343031A JP 2003309332 A JP2003309332 A JP 2003309332A JP 2003309332 A JP2003309332 A JP 2003309332A JP 2004343031 A JP2004343031 A JP 2004343031A
Authority
JP
Japan
Prior art keywords
dielectric film
silicon
plasma
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003309332A
Other languages
English (en)
Other versions
JP2004343031A5 (ja
Inventor
Shinji Goto
真志 後藤
Yukihiko Nakada
行彦 中田
Kazufumi Azuma
東　　和文
Tetsuya Okamoto
哲也 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2003309332A priority Critical patent/JP2004343031A/ja
Priority to TW092124712A priority patent/TWI230969B/zh
Priority to KR10-2003-0066819A priority patent/KR100527149B1/ko
Priority to CNB2003101143644A priority patent/CN1312743C/zh
Priority to US10/726,870 priority patent/US20040113227A1/en
Publication of JP2004343031A publication Critical patent/JP2004343031A/ja
Publication of JP2004343031A5 publication Critical patent/JP2004343031A5/ja
Priority to US11/998,202 priority patent/US20090029507A1/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 低温環境下での形成においても品質が改善された誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法を提供すること。
【解決手段】 希ガス希釈または電源周波数を上げる等の方法により高電子密度のプラズマを生じさせ、高密度の酸素原子または窒素原子を生じさせることにより高品質の誘電体膜を形成する。誘電体膜は、基体上の少なくとも一部に形成された、シリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコン、シリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコン、あるいは、シリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンまたはシリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコンを備える酸窒化シリコンを含む。
【選択図】 図１

Description

本発明は、誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法に関する。
誘電体膜として、酸化シリコン（ＳｉＯ２）または窒化シリコン（Ｓｉ３Ｎ４）からなる膜があり、これらは、例えば半導体装置のゲート絶縁層やレンズのコーティング層に用いられる。また、これらの誘電体膜は、例えばプラズマ酸化法により形成される（例えば、特許文献１および２を参照。）。
特開平１１−２７９７７３号公報（第４〜７頁、図１） 特開２００１−１０２５８１号公報（第３〜５頁、図１）
上記特許文献１および２には、誘電体膜の形成の高速化および該膜の低損傷化のためのプラズマの高密度化および低温化について示されている。しかし、上記特許文献１に記載の方法では、低温環境下での誘電体膜の形成を高速化することはできるが、良好な誘電体膜を形成することができない。また、上記特許文献２に記載の方法では、誘電体膜にこれを構成する元素とは異なる他の元素が含有されるため、結晶構造上の欠陥を生じさせ、良好な誘電体膜を形成することができない。
また、良好な品質を有しない誘電体膜を、例えば半導体装置のゲート絶縁層やレンズのコーティング層に用いた場合には、半導体装置の電気的特性の劣化（例えば動作速度や信頼性の低下）やレンズの光学的特性の低下（例えば屈折率の低下）を生じさせる。このように、誘電体膜の品質が半導体装置の電気的特性やレンズの光学的特性に大きな影響を与える。
本発明の目的は、品質が改善された誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法を提供することにある。
本発明に係る誘電体膜は、ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されており、シリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコン、シリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコン、または、シリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンもしくはシリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコンを備える酸窒化シリコンを含む。
前記ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的にシリコン層またはシリコン化合物層が形成され、前記誘電体膜が前記シリコン層またはシリコン化合物層上の少なくとも一部に形成されるものとすることができる。これによれば、耐熱性の低いガラス基板またはプラスチック基板について誘電体膜を形成することができる。
前記プラスチック基板として、ポリイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルスルフォン樹脂、ポリエーテルイミド樹脂、ポリエチレンナフタレート樹脂またはポリエステル樹脂からなるものとすることができる。
本発明に係る誘電体膜の形成方法は、前記した誘電体膜を形成するための方法であって、前記ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層を表面に有する基板を準備すること、前記シリコン層の表面を、前記誘電体膜を構成する少なくとも１つの元素からなる気体が励起して形成された３×１０１１個ｃｍ−３以上の電子密度を有するプラズマ中で処理することを含む。
好ましくは、前記気体は、酸素分子、窒素分子またはアンモニア分子からなる。
好ましくは、前記気体は、さらに、希ガス元素からなる気体を含み、前記希ガス元素からなる気体の分圧が全圧力の９０％以上である。
さらに、好ましくは、前記希ガス元素は、アルゴン、キセノンまたはクリプトンである。
さらに、好ましくは、前記気体は酸素分子であり、前記希ガス元素はキセノンであり、前記プラズマから生じる光のエネルギーが８．８ｅＶ以下である。
好ましくは、前記プラズマを生じさせるための電源周波数が２．４５ＧＨｚ以上である。
好ましくは、前記ガラス基板またはプラスチック基板は９０℃以上４００℃以下に加熱されている。
本発明に係る半導体装置は、前記酸化シリコンを含む誘電体膜を有し、前記誘電体膜は、ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成されている。また、本発明に係る他の半導体装置は、前記窒化シリコンを含む誘電体膜を有し、前記誘電体膜は、ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成されている。また、本発明に係るさらに他の半導体装置は、前記酸窒化シリコンを含む誘電体膜を有し、前記誘電体膜は、ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成されている。
好ましくは、前記誘電体膜はゲート絶縁層の厚さ方向に関して該ゲート絶縁層の一部をなす。
前記誘電体膜は、ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成されている。
前記半導体装置のプラスチック基板として、前記した樹脂を用いることができる。
本発明に係る、前記した半導体装置を製造する方法は、前記ガラス基板またはプラスチック基板の少なくとも一部に直接または間接的に形成されたシリコン層を有する基板を準備すること、前記シリコン層の表面を、前記誘電体膜を構成する少なくとも１つの元素からなる気体を励起して形成された３×１０１１個ｃｍ−３以上の電子密度を有するプラズマ中で処理することを含む。
好ましくは、前記気体は、酸素分子、窒素分子またはアンモニア分子からなる。
好ましくは、前記気体は、さらに、希ガス元素からなる気体を含み、前記希ガス元素からなる気体の分圧が全圧力の９０％以上である。さらに、好ましくは、前記希ガス元素は、アルゴン、キセノンまたはクリプトンである。また、さらに、好ましくは、前記気体は酸素分子であり、前記希ガス元素はキセノンであり、前記プラズマから生じる光のエネルギーが８．８ｅＶ以下である。
好ましくは、前記プラズマを生じさせるための電源周波数が２．４５ＧＨｚ以上である。
好ましくは、前記ガラス基板またはプラスチック基板は９０℃以上４００℃以下に加熱されている。
好ましくは、前記誘電体膜はゲート絶縁層の厚さ方向に関して該ゲート絶縁層の一部をなす。
本発明によれば、誘電体膜は、シリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンを含み、この組成比は、酸化シリコン（ＳｉＯ２）のシリコンと酸素との理想的な組成比すなわち化学量論的組成比１：２にほぼ等しい。また、他の誘電体膜は、シリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコンを含み、この組成比は、窒化シリコン（Ｓｉ３Ｎ４）のシリコンと窒素との理想的な組成比３：４にほぼ等しい。さらに他の誘電体膜は、シリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンまたはシリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコンを備える酸窒化シリコンを含み、酸化シリコン（ＳｉＯ２）または窒化シリコン（Ｓｉ３Ｎ４）の組成比は、理想的な組成比にほぼ等しい。
したがって、本発明に係る誘電体膜は、結晶構造上の欠陥の極めて少ない、良好な品質を有し、これを用いた半導体装置の電気的特性やレンズの光学的特性を向上に寄与する。
前記プラスチック基板として、前記した樹脂からなるものとすることができるので、可撓性を有する基板について誘電体膜を形成することができる。
本発明に係る誘電体膜の形成方法によれば、前記シリコン層の表面は、前記誘電体膜を構成する少なくとも１つの元素からなる気体が存在する環境下で３×１０１１個ｃｍ−３以上の電子密度を有するプラズマにさらされる。プラズマ中には、２×１０１３個ｃｍ−３以上の原子密度を有する前記気体元素の原子状気体（例えばイオンのような電離状態の気体）が発生し、シリコンと前記気体元素との結合が促進され、シリコンと誘電体膜を構成する少なくとも１つの元素との理想的な組成比すなわち化学量論的組成比にほぼ等しい組成比を有する、シリコンの例えば酸化膜あるいは窒化膜を含む誘電体膜を形成することができる。
このようにして得られた誘電体膜は、結晶構造上の欠陥の極めて少なく、高い品質を有する。したがって、電気的特性の良い半導体装置や光学的特性の良いレンズを実現することができる。
また、プラズマはそのプラズマ内の温度がそのプラズマの電子密度の増加とともに低下する性質を有し、前記３×１０１１個ｃｍ−３以上の電子密度を有するプラズマ内においてはその温度は４００℃以下である。電子密度の増加によりさらに２００℃以下とすることができる。したがって、耐熱性の低いガラス基板やプラスチック基板について誘電体膜を形成することができる。
前記気体を、酸素分子、窒素分子またはアンモニア分子からなるものとすることにより、理想的な組成比にほぼ等しい組成比を有する酸化シリコンや窒化シリコンあるいはこのような組成比を有する酸化シリコンまたは窒化シリコンを備える酸窒化シリコンを含む誘電体膜を形成することができる。
前記気体を、さらに、希ガス元素からなる気体を含むものとし、前記希ガス元素からなる気体の分圧を全圧力の９０％以上とすることにより、シリコンと誘電体膜を構成する少なくとも１つの元素との結合がより一層促進され、理想的な組成比により一層近い組成比を有する酸化シリコンや窒化シリコンあるいはこのような組成比を有する酸化シリコンまたは窒化シリコンを備える酸窒化シリコンを含む誘電体膜を形成することができる。
前記希ガス元素を、アルゴン、キセノンまたはクリプトンとすることにより、シリコンと誘電体膜を構成する少なくとも１つの元素との結合がより一層促進される。
前記気体を酸素分子とし、前記希ガス元素をキセノンとし、前記プラズマから生じる光のエネルギーを８．８ｅＶ以下とすれば、前記結合によって生じたＳｉＯ２内に前記エネルギーによる電子励起によって生じる正孔の発生が防止される。ＳｉＯ２の充満帯と伝導帯との間のバンドギャップエネルギーは８．８ｅＶであるため、８．８ｅＶ以上のエネルギーを有する光がＳｉＯ２に入射すると、充満帯内の電子が伝導帯に励起され、充満帯に正孔を生じさせる。このような正孔は、誘電体膜を例えば半導体装置のゲート絶縁膜として用いた場合、結晶構造上の欠陥に捕獲（トラップ）され、半導体装置の電気的特性を変化させる。
前記プラズマを生じさせるための電源周波数を２．４５ＧＨｚ以上とすることにより、３×１０１１個ｃｍ−３以上の電子密度を有するプラズマを効率よく生じさせることができる。
前記ガラス基板またはプラスチック基板を９０℃以上４００℃以下に加熱することにより、耐熱性の小さいガラス基板やプラスチック基板を用いることができる。
本発明に係る半導体装置によれば、半導体装置は、シリコン層上に形成された、理想的な組成比にほぼ等しい酸化シリコン（ＳｉＯ２）を含む誘電体膜を有する。また、他の半導体装置は、シリコン層上に形成された、理想的な組成比にほぼ等しい窒化シリコン（Ｓｉ３Ｎ４）を含む誘電体膜を有する。また、さらに他の半導体装置は、シリコン層上に形成された、理想的な組成比にほぼ等しい酸化シリコン（ＳｉＯ２）または窒化シリコン（Ｓｉ３Ｎ４）を備える酸窒化シリコンを含む誘電体膜を有する。
これにより、結晶構造上の欠陥の極めて少ない酸化シリコン、窒化シリコンまたは酸窒化シリコンを含む誘電体膜を有する半導体装置とすることができ、半導体装置の信頼性および電気的特性を向上させることができる。
前記誘電体膜を、ゲート絶縁層の厚さ方向に関して該ゲート絶縁層の一部をなすことにより、前記ゲート絶縁層と前記シリコン層との間の界面特性が向上し、ゲート絶縁層としての機能を向上することができる。
前記誘電体膜を、ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成することによれば、耐熱性の低いガラス基板またはプラスチック基板について誘電体膜を形成することができる。
前記半導体装置のプラスチック基板として、前記した樹脂を用いることにより、可撓性を有する基板について誘電体膜を形成することができる。
本発明に係る半導体装置を製造する方法によれば、前記シリコン層の表面は、前記したと同様に、前記プラズマにさらされ、理想的な組成比にほぼ等しい組成比を有する、シリコンの例えば酸化物、窒化物あるいは酸窒化物を含む誘電体膜を有する半導体装置を形成することができる。
このように結晶構造上の欠陥の極めて少ない、理想的な組成比に極めて近いまたは等しい組成比を有する、シリコンの例えば酸化物あるいは窒化物を含む誘電体膜とすることができるので、誘電体膜の品質を向上させることができる。したがって、半導体装置の信頼性および電気的特性を向上させることができる。
前記気体を、酸素分子、窒素分子またはアンモニア分子からなるものとすることにより、前記したと同様の酸化シリコンや窒化シリコンあるいは酸化シリコンまたは窒化シリコンを備える酸窒化シリコンを含む誘電体膜を有する半導体装置を形成することができる。
前記気体を、さらに、希ガス元素からなる気体を含ものとし、前記希ガス元素からなる気体の分圧を全圧力の９０％以上とする。または、前記希ガス元素を、アルゴン、キセノンまたはクリプトンとする。または、前記気体を酸素分子とし、前記希ガス元素をキセノンとし、前記プラズマから生じる光のエネルギーを８．８ｅＶ以下とする。これにより、より電子や正孔の捕獲による特性変化が無い誘電体膜を有する半導体装置を形成することができる。
前記プラズマを生じさせるための電源周波数を２．４５ＧＨｚ以上とすることにより、前記プラズマを安価に効率よく生じさせることができる。
前記ガラス基板またはプラスチック基板を９０℃以上４００℃以下に加熱することにより、前記と同様の耐熱性の小さい基板を用いることができる。
前記誘電体膜を、ゲート絶縁層の厚さ方向に関して該ゲート絶縁層の一部をなすことにより、前記したと同様にゲート絶縁層としての機能を向上することができる。
本発明の実施例を詳細に説明する前に概要について述べる。
本発明に係る、シリコン層に誘電体膜を形成する方法にあっては、酸素または窒素からなる気体を励起して３×１０１１個ｃｍ−３以上の電子密度を有するプラズマを生じさせる。これにより、酸素または窒素の原子密度が２×１０１３個ｃｍ−３以上の原子状気体（例えばイオンのような電離状態の気体）が発生する。このようなプラズマ環境下で、酸化シリコンまたは窒化シリコンからなる誘電体例えば誘電体膜が形成される。これにより、４００℃以下、さらには２００℃以下においても良好な品質を有する誘電体膜を高速に形成することができる。
上記気体に代えて、希ガス元素を含む気体を励起して３×１０１１個ｃｍ−３以上の電子密度を有するプラズマを生じさせ、このプラズマ中に酸素または窒素からなる気体を導入することにより、酸素または窒素の原子密度が２×１０１３個ｃｍ−３以上の原子状気体（例えばイオンのような電離状態の気体）を発生させるものであってもよい。この場合にも、４００℃以下、さらには２００℃以下においても良好な品質を有する誘電体膜を高速に形成することができる。
このように、プラズマを生じさせるための気体として希ガス元素からなる気体を用い、これに酸素または窒素を混合することによってプラズマの電子密度が増加し、気体を構成する分子の分解効率が増加する。特に希ガスの混合比を９０％以上にすると前記電子密度が急激に増加し、より一層効果的である。
プラズマを生じさせるための電源周波数を増加させると電源電力が同じであってもプラズマの電子密度が増加し、気体を構成する分子の分解効率が増加する。
誘電体膜の形成において、基板を９０℃以上の温度で加熱した状態で形成された誘電体膜内の構成元素の組成比をＸ線光電子分光法（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ、以下「ＸＰＳ」という。）により求めると、酸化シリコンにおけるシリコンと酸素との組成比が１：１．９４より優れ、また、窒化シリコンにおけるシリコンと窒素との組成比が３：３．８４より優れる分析結果が得られた。これらを用いた電子デバイス例えば薄膜トランジスタのような半導体装置は、従来の半導体装置よりも界面準位やリーク電流等についての電気的特性が向上し、また、電気的特性が経時的に変化することがないので信頼性も向上する。
実施例１
誘電体例えば誘電体膜の形成のためのプラズマ処理装置、例えば図１に示すようなプラズマ処理装置１０を用いることができる。図示の装置１０は、プラズマ発生のために、マイクロ波発生用の電源装置１２と、マイクロ波の周波数と電力とを調整するチューナ１４とを備える。即ち、電源装置１２の出力端には導波管１６の一端側が接続され、この導波管１６の中間部にはチューナ１４が接続されている。導波管１６の他端側には同軸ケーブル１８の一端側が接続され、この同軸ケーブル１８の他端側には反応室２２内にマイクロ波電力を均一に出力するためのラジアルスロットアンテナ２０が接続されている。ラジアルスロットアンテナ２０は、同軸ケーブル１８の接続部を中心軸として多数のスリットを有し、被処理基板２４の大きさにほぼ等しいか、被処理基板２４以上の大きさを有する。
他方、ラジアルスロットアンテナ２０の対向面には、上記マイクロ波を透過する材料の例えば石英窓２６が設けられる。この石英窓２６は、反応室２２を形成するためのたとえば気密容器２１の上蓋に気密に取り着けられている。気密容器２１の側壁面には、反応気体を導入するためのガス導入管２３が被処理基板２４より上方位置に設けられ、処理済みの排気ガスを排気するための排気管２７が被処理基板２４より下方に設けられている。
ガス導入管２３は、反応ガスボンベ（図示せず）に配管により接続されている。
排気管２７は、排気ポンプ（図示せず）に配管により接続されている。この排気ポンプによる排気量を制御することにより反応室２２内の圧力を所望する圧力値に調整できるように構成されている。さらに、気密容器２１の側壁面には、反応室２２内に発生するプラズマの電子密度や発光分析するためのプローブを気密に挿入可能なポート３２が設けられている。
さらに、気密容器２１の側壁面には、被処理基板２４を搬入・出する際に開閉するゲートバルブ（図示せず）が設けられている。反応室２２の底部には、搬入された被処理基板２４を載置するための支持板２８が設けられ、この支持板２８は、中心軸に相当する裏面に支持軸が設けられ、この支持軸は駆動装置３０に接続されている。
駆動装置３０は、支持板２８を上下動させる機能が備えられている。上下動は、被処理基板２４の受け渡し時およびプラズマ酸化処理する際石英窓２６と被処理基板２４との間の距離を設定するときに上下動される。このようにして表面波プラズマ型のプラズマ発生装置１０が構成されている。
被処理基板２４は、表面にシリコン層２５が形成された被処理体である。被処理基板２４は、例えばガラス基板や、プラスチック基板である。
チューナ１４で周波数および電力を調整されたマイクロ波が、導波管１６内の同軸ケーブル１８を通って、大きさ例えば２６４ｍｍの外径を有するラジアルラインスロットアンテナ（以下「ＲＬＳＡ」という。）２０に供給される。ラジアルラインスロットアンテナ２０に供給されたマイクロ波は、石英窓２６を介して反応室２２内に伝播され、ガス導入管２３から供給された処理ガスを励起する。その結果、所定の真空度状態にある反応室２２内にプラズマが発生する。このプラズマは、表面波プラズマと言われる高電子密度の状態になっているのを確認した。少なくとも一部にシリコン層が形成された基板２４が、装置１０の石英窓２６から例えば５４ｍｍの距離をおいて上記シリコン層を石英窓２６に対向させて、反応室内２２の支持板２８に配置されている。
窓状の分析用ポート３２は、基板２４と石英窓２６との間の間隔と同じく、石英窓２６から５４ｍｍの距離だけ離されて設けられており、ポート３２は、ラングミュウアプローブによる電子密度測定および発光分析に用いられる。これにより、基板２４上に相当する電子密度測定および発光分析結果を得ることができる。
前記酸化シリコンからなる膜である酸化シリコン膜の膜厚は、基板２４を真空を破らずに測定容器に移動して、インサイチュウエリプソメータで測定する。
実施例１においては、基板２４として、Ｐ型（１００）のＳｉ単結晶ウエハ基板を用いた。まず、反応室２２内の真空排気処理後、反応室２２内に酸素およびクリプトン（以下「Ｋｒ」という。）の気体分子を反応室２２内の気体圧力が１００Ｐａになるまで導入し、基板２４を３００℃の温度で加熱した状態で２．４５ＧＨｚの周波数で１０００Ｗの電力を有するマイクロ波を反応室２２内に供給することにより、基板２４に形成されたシリコン層２５に酸化処理を施した。この酸化処理は、反応室２２内に発生した電子密度の高い例えば３×１０１１個ｃｍ-３以上の表面波プラズマによりシリコン層２５が酸化された。前記シリコン層２５に施した酸化処理時間は４分間である。このシリコン層２５の酸化処理によってシリコン層２５の表面に形成されたシリコン酸化膜の厚さを測定した。
さらに、Ｋｒと酸素（Ｏ２）との混合気体からなる電子密度が例えば３×１０１１個ｃｍ-３以上の表面波プラズマ中でシリコン層２５の酸化処理を行い、シリコン層２５の表面に形成された酸化シリコン膜の厚さを測定した。Ｋｒと酸素との気体混合比を種々に変えたときのシリコン層２５の表面に形成された酸化シリコン膜の厚さをグラフとして図２に示す。図２に示すように、Ｋｒと酸素との混合気体におけるＫｒの気体の分圧が約９０％以上の表面波プラズマ中で形成された酸化シリコン膜が最も厚いことがわかる。
次に、マイクロ波についての周波数および電力を前記したと同様の条件に設定し、酸素気体の圧力が１００％である環境（すなわち酸素のみの環境）、および気体分圧に関してＫｒ／Ｏ２が９７％／３％である環境からなる、異なる２つの環境下でそれぞれ生じさせたプラズマ内で、前記基板２４の表面に形成されたＳｉ層２５を９０℃から３５０℃の範囲の種々の温度で加熱した状態でシリコン層２５を酸化させて形成した４ｎｍの厚さを有する酸化シリコン膜の、シリコンと酸素との組成比を測定した。
シリコンと酸素との組成比の測定に用いた分析方法は、Ｘ線光電子分光法（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ、以下「ＸＰＳ」という。）である。分析結果をグラフとして図３に示す。
前記Ｋｒ／Ｏ２が９７％／３％である表面波プラズマ中で酸化してシリコン層２５の表面に形成された酸化シリコンについては、二酸化シリコン（ＳｉＯ２）におけるシリコンと酸素との化学量論的組成比が１：２であるところ、実際に形成された酸化シリコンＳｉＯｘにおけるＸの値は、基板２４の加熱温度が約３５０℃であるとき約１．９８であり、この値は化学量論的組成比に極めて近い。すなわち、この値は、ＳｉＯ２として結晶構造上の欠陥が非常に少ない酸化シリコン膜が得られたことを示す。また、基板２４の加熱温度が約９０℃であるときにおいても、Ｘの値が約１．９４であり、この値もまた化学量論的組成比に近く、このときの酸化シリコン膜の組成が良好であることを示している。
前記酸素のみの表面波プラズマ中で酸化してシリコン層２５の表面に形成された酸化シリコンについても、基板２４の加熱温度が約９０℃〜約３５０℃において、前記Ｘの値が約１．９１〜約１．９４であった。図３に示すようにＫｒ／Ｏ２が９７％／３％である表面波プラズマ中で酸化処理した場合は、Ｏ２が１００％の表面波プラズマ中で酸化処理した場合よりＸの値が２．００に近くＳｉＯ２として膜の組成が良好な酸化シリコン膜が得られる。
この原因を解析するため、アクチノメトリー法として知られている方法で酸素の原子密度（単位は任意単位ａ．ｕ．（ａｒｂｉｔｒａｒｙ ｕｎｉｔ）である。）を測定した。Ａｒ気体を分圧として１％になる量だけ前記気体に加え、酸素原子の９２６ｎｍの発光とＡｒの７５０ｎｍの発光との２つの光の強度比から、酸素原子の相対密度を求めた。この結果をグラフとして図４に示す。図４からわかるように、ＫｒとＯ２との混合気体におけるＫｒの分圧が９０％以上で酸素原子が急激に増加し、酸化シリコン膜の膜厚変化の傾向（図２を参照。）と一致している。また、Ｋｒ／Ｏ２が９０％／１０％の場合について、出現質量分析法により酸素原子密度を測定した。この方法によれば、測定に時間を要するが、原子について前記した相対原子密度ではなく、絶対原子密度を測定することができる。前記酸素原子の絶対原子密度を測定した結果、２×１０１３個ｃｍ−３の値が得られた。
このような傾向の一致に関し、酸素原子密度について数値解析した結果をグラフとして図５に示す。酸素気体分子と電子との衝突による酸素原子の生成（生成反応１、白四角印（□）で示す。）はＯ２分圧の減少と共に、直線的に減少する。また、酸素気体分子とＫｒ気体分子との衝突による酸素原子の生成（生成反応２、黒四角印（■）で示す。）は、Ｋｒ／Ｏ２が５０％／５０％であるとき最も多く、Ｋｒの増加と共に減少する。生成反応１および２は、以下の式で示される。
Figure 2004343031
これらの生成反応に関する分析のために、プラズマの電子密度をラングミュアプローブで測定した。この結果をグラフとして図６に示す。図６からわかるように、ＫｒとＯ２との混合気体におけるＫｒの分圧が９０％以上になるとプラズマの電子密度が急激に増加する。また、プラズマの電子密度が３×１０１１個ｃｍ−３以上のときの酸素原子密度を測定した結果、酸素原子密度は２×１０１３個ｃｍ−３以上であった。また、Ｋｒのみの気体環境下でのプラズマの電子密度は高く、このプラズマ内に酸素の気体を少しずつ導入すると、酸素原子が生じ、プラズマの電子密度が低下することが発見された。
図６に示すプラズマの電子密度の測定結果の値と図５に示す数値解析による計算値とより、図７に示すグラフが得られる。プラズマの電子密度の増加が酸素原子密度の増加に非常に影響していることが判る。酸化反応の理論によると、酸素原子が酸化により生成された酸化シリコン膜中を拡散する、いわゆる拡散律速の状態では酸化シリコン膜の厚さは、図８に示すように、酸素原子数の平方根で示される。図８に示すように、数値解析の値が、酸化シリコン膜の厚さの測定値とよく一致することが判る。
このように、３×１０１１個ｃｍ−３の電子密度を有するプラズマ内においては、酸素原子密度が２×１０１３個ｃｍ−３以上になることが見いだされた。
シリコンについてのプラズマ酸化膜の特性を解析するため、プラズマ酸化膜のの赤外線吸収スペクトラムを測定した。図１１に、クリプトンの、クリプトン・酸素の混合気体に対する比γ（すなわち、γ＝Ｋｒ／（Ｋｒ＋Ｏ２）である。）について、γ＝０（％）におけるプラズマ酸化膜の赤外線吸収スペクトラムを種々の基板温度で測定した結果を示す。同様に、図１２に、γ＝９７（％）において種々の基板温度で作成したプラズマ酸化膜の赤外線吸収スペクトラムの結果を示す。測定に用いた試料のプラズマ酸化膜の厚さは５〜８ｎｍである。図１１に示すように、γ＝０（％）であるＯ２プラズマを用いたときは、得られた酸化シリコン膜についてのＴＯフォノン・モードのピーク波数は、基板温度を、３５０℃、３００℃、２００℃と低下させていくと、各々１０６９ｃｍ−１、１０６６ｃｍ−１、１０６４ｃｍ−１と低下していく。図１２に示すように、γ＝９７（％）であるＫｒ／Ｏ２プラズマを用いたときは、得られた酸化シリコン膜についてのＴＯフォノン・モードのピーク波数は、ほぼ一定の値（図示の例では１０７０ｃｍ−１）であり、少なくとも図示の温度範囲では基板温度に依存しない。ＴＯフォノン・モードのピーク波数は、図１２に示すように、９５０℃における熱酸化シリコン膜のピーク波数とほぼ同じである。このことは、Ｋｒ／Ｏ２プラズマを用いると、低温でも良好な酸化膜が得られることを示している。
実施例２
図１に示すプラズマ処理装置１０を使用してプラズマ酸化法により、気体の分圧についてＫｒ／Ｏ２が９７％／３％である表面波プラズマ中で基板２４の表面に設けられているシリコン層２５を酸化してシリコン層２５の表面に、４ｎｍの厚さの酸化シリコン膜４１を形成した後、この酸化シリコン膜４１上に５０ｎｍの酸化シリコン膜（ＳｉＯ２）４２をテトラエチルオルトシリケート（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、以下「ＴＥＯＳ」という。）とＯ２との混合気体で、周波数帯としてＶＨＦ帯域を用いる化学気相成長装置（ＶＨＦ−ＣＶＤ装置）を用いて、プラズマ励起化学気相成長（ＰＥＣＶＤ）法により形成した。この酸化シリコン膜４２にアルミニウム電極を形成してキャパシターを作製し、容量電圧特性（Ｃ−Ｖ特性）より界面準位密度を測定した。
その測定結果を図９にグラフとして示す。界面準位密度は、４×１０１０ｃｍ−２ｅＶ−１であった。この値は、ＣＶＤ法で直接酸化シリコン膜４２を形成した場合における値１．４×１０１１ｃｍ−２ｅＶ−１より小さい。界面特性が改善された。次に、１５０℃の環境温度下でキャパシターに正および負の３ＭＶ／ｃｍの直流電圧を３０分間印加することにより信頼性試験を行った。特に負の電位を印加したとき、フラットバンド電圧が変化した。前記３×１０１１個ｃｍ−３以上の電子密度を有するプラズマにより形成された４ｎｍの酸化シリコン膜４１を有する場合のフラットバンド電圧の変化は−１．８Ｖから−１．４Ｖであり、この変化量は、前記プラズマによる酸化シリコン膜４１を有しない場合のフラットバンド電圧の−２．５Ｖから−１．４Ｖの変化量と比べて小さく、信頼性が改善された。
実施例３
前記した希ガスを用いずに酸素のみのプラズマ中でシリコンを酸化させ、酸化シリコン膜を形成した。
実施例１と同様に、図１に示すプラズマ処理装置１０を使用し、反応室２２内の真空排気処理後、反応室２２内に酸素の気体分子を反応室２２内の気体圧力が例えば４０Ｐａになるまで導入し、基板２４を３００℃の温度で加熱した状態で２．４５ＧＨｚの周波数で３０００Ｗの電力を有するマイクロ波を反応室２２内に供給することにより、３×１０１１個ｃｍ−３の電子密度を有するプラズマを生じさせ、基板２４の表面に形成されているシリコン層２５に酸化処理を施した。前記シリコンの酸化処理時間は４分間であった。
このシリコンの酸化処理によってシリコンに形成された酸化シリコン膜の組成を測定した。シリコンと酸素との組成比は１：１．９４であった。この酸化シリコン膜は、膜組成が優れた誘電体である。
実施例４
希ガスを用いず電源周波数を上昇させてプラズマの電子密度を増加させた。実施例１と同様に、図１に示すプラズマ処理装置１０を使用し、反応室２２内の真空排気後、反応室２２内に酸素ガスを反応室２２内の気体圧力が例えば４０Ｐａになるまで導入し、基板を３００℃の温度で加熱した状態で電源周波数を２．４５ＧＨｚから１０ＧＨｚの周波数に上昇させ１０００Ｗの電力とを有するマイクロ波を反応室２２内に供給することにより、３×１０１１個ｃｍ−３の電子密度を有するプラズマを生じさせ、基板２４の表面に形成されているシリコン層２５に酸化処理を施した。前記シリコンの酸化処理時間は４分間であった。
このシリコンの酸化処理によって形成された酸化シリコン膜のシリコンと酸素との組成比は１：１．９４であった。
実施例５
窒化シリコン膜を形成する場合の実施例である。図１に示すプラズマ処理装置１０を使用し、２．４５ＧＨｚの電源周波数を用い、混合気体としてＡｒの混合比率をＡｒ／（Ａｒ＋Ｎ２）＝９５％、気体圧力を８０Ｐａとし、反応室２２へのマイクロ波供給電力として１０００Ｗの電力を供給して表面波プラズマを発生させてプラズマ処理することによりシリコン層２５の表面に窒化シリコン膜を形成した。このシリコンの窒化処理によって窒化シリコン膜のシリコンと窒素との組成比は３：３．８４であった。
実施例６
酸化シリコン膜について、酸化温度とリーク電流密度との関係を調べた。図１３は、純粋酸素プラズマによる酸化シリコン膜およびＫｒ混合酸素（Ｋｒ＝９７％）プラズマによる酸化シリコン膜についての、酸化温度とリーク電流密度（２ＭＶ／ｃｍ印加時の電流密度）との関係を示すグラフである。酸化シリコン膜の厚さは４ｎｍである。Ｋｒ混合酸素プラズマによる酸化シリコン膜では、酸化温度が３５０℃から２００℃に低下したとき、リーク電流密度は１．５×１０−９Ａ／ｃｍ２以下と小さく、また、ほとんど変化しなかった。一方、純粋酸素プラズマによる酸化シリコン膜では、リーク電流密度は、温度が低くなるにつれて増加した。上記実施例では、表面波プラズマ状態で述べたが、これに限定されるものではない。
積層する膜に種々の組合せが可能である。実施例２の場合は、シリコン表面を酸素プラズマで酸化後、ＰＥＣＶＤ法で酸化シリコン膜を成膜している。この他、シリコン表面を窒素（Ｎ２）プラズマで窒化後、ＰＥＣＶＤ法で窒化シリコン膜を成膜することも可能である。
前記誘電体膜に代えて、シリコンの酸化物と窒化物とを備える酸窒化シリコン膜を含む誘電体膜としても、理想的な組成比を有する酸化シリコンまたは窒化シリコンを備えるシリコン酸窒化膜を含む誘電体膜とすることができる。即ち、実施例１の方法によりプラズマ酸化を行いＳｉＯ２層を形成し、このＳｉＯ２層に対して実施例５の方法によりプラズマ窒化を行いＳｉ３Ｎ４を形成した誘電体を得ることができる。この形成順序は、逆にしてもよい。
前記基板はガラス基板またはプラスチック基板である。あるいは、前記ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的にシリコン層またはシリコン化合物層が形成され、前記誘電体膜は前記シリコン層またはシリコン化合物層上の少なくとも一部に形成されるものであってもよい。
前記プラスチック基板として、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）樹脂（最高温度２７５℃）、ポリエーテルエーテルケトン（Ｐｏｌｙｅｔｈｅｒｅｔｈｅｒｋｅｔｏｎｅ）樹脂（以下「ＰＥＥＫ」という。最高温度２５０℃）、ポリエーテルスルフォン（Ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ）樹脂（以下「ＰＥＳ」という。最高温度２３０℃）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）樹脂（以下「ＰＥＩ」という。最高温度２００℃）、ポリエチレンナフタレート（Ｐｏｌｙｅｔｈｙｌｅｎｅｎａｐｈｔｈａｌａｔｅ）樹脂（以下「ＰＥＮ」という。最高温度１５０℃）、または、ポリエチレンテレフタレート（Ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｌｅｐｈｔｈａｌａｔｅ）樹脂（以下「ＰＥＴ」という。）のようなポリエステル（Ｐｏｌｙｅｓｔｅｒ）樹脂（最高温度１２０℃）からなるものを用いることができる。
前記ガラス基板を用いた場合には、製造工程における環境温度および前記ガラス基板に加えられる温度として、一般に約６００℃の最高温度を採用することができる。また、前記プラスチック基板を用いた場合には、製造工程における環境温度および前記プラスチック基板に加えられる温度として、前記した各樹脂についてそれぞれの前記最高温度を採用することができる、
前記した実施例において、例えば前記シリコンの全部を、透明性を有する膜である酸化シリコン膜に変えることにより、レンズのコーティング層に用いることができる。前記酸化シリコン膜について、前記したようにシリコンと酸素との組成比は理想的な組成比であるので、レンズのコーティング層における光学的特性、例えば屈折率が優れたものとなる。
実施例７
Ｋｒ／Ｏ２が９７％／３％であるプラズマ中で基板２４の表面に設けられているシリコン層２５をプラズマ酸化して形成された酸化シリコン膜にプラズマ窒化を行って酸窒化シリコン膜即ち前記した誘電体膜を半導体素子の絶縁層例えば薄膜トランジスタ（以下「ＴＦＴ」という。）のゲート絶縁層とすることにより、半導体装置におけるリーク電流および界面準位が改善され、半導体装置の電気的特性が向上した。また、組成比について少なくともＳｉ：Ｏ２＝１：１．９４の酸化シリコンまたはＳｉ：Ｎ＝３：３．８４の窒化シリコンを含む酸窒化シリコン膜を有するゲート絶縁層とすることにより、誘電率が高くなることによりＴＦＴの初期の電気的特性およびその電気的特性が経時的に保たれ、信頼性が改善された。
実施例８
基板としてポリイミド樹脂からなる基板を用いて薄膜トランジスタ（以下「ＴＦＴ」という。）を作製した例を、図１０を参照して説明する。図１０に示す例においては、ポリイミド樹脂からなる基板１０１は、その両面に、シリコンのレーザ結晶化時の耐熱性向上と前記樹脂からのガス放出の防止とのために、それぞれ２００ｎｍの厚さを有する酸化シリコン層（図示せず）が蒸着法またはスパッタ法により形成されている。
半導体装置の製造に際し、まず、図１０（ａ）に示すように、基板１０１上に下地絶縁層１０２と非晶質シリコン層１０３とをこの順に形成後、非晶質シリコン層１０３に脱水素処理を施す。図１０（ｂ）に示すように、ガラス基板１０１を矢印１０５の方向に走査させながら非晶質シリコン層１０３表面の広い範囲にレーザ光を照射する。レーザ光が照射された範囲の非晶質シリコン層１０３は、図１０（ｃ）に示すように、多結晶シリコン層１０６に結晶化される。
多結晶シリコン層１０６の予め定められた領域を部分的に除去後、図１０（ｄ）および（ｅ）に示すように、多結晶シリコン層１０６上にゲート絶縁層１０７とゲート電極１１０とを形成後、ゲート電極１１０をマスクにして多結晶シリコン層１０６の一部にｎ型またはｐ型の不純物をゲート絶縁層１０７を通して注入し、多結晶シリコン層１０６の一部にソース領域１０８およびドレイン領域１０９を形成する。ゲート絶縁層１０７は、実施例２に説明したと同様に、Ｋｒ／Ｏ２が９７％／３％であるプラズマ中で基板２４の表面に設けられているシリコン層２５を酸化して、シリコン層２５上に４ｎｍの厚さの酸化シリコン膜４１を形成した後、この酸化シリコン膜４１上に、ＴＥＯＳとＯ２との混合気体のプラズマ雰囲気中で５０ｎｍの酸化シリコン膜（ＳｉＯ２）４２を、ＶＨＦ−ＣＶＤ装置を用いて形成した。
次に、図１０（ｆ）を参照するに、レーザ光照射によりソース領域１０８およびドレイン領域１０９内の不純物の活性化を行った後、層間絶縁層１１１を形成し、ソース領域１０８およびドレイン領域１０９の各領域の上方に位置するゲート絶縁層１０７および層間絶縁層１１１の部分にコンタクトホールを形成し、ソース領域１０８およびドレイン領域１０９との電気的な接続のためのソース電極１１２およびドレイン電極１１３を形成し、電気的信号の伝達のための金属配線１１４を形成する。
これにより、ソース領域１０８とドレイン領域１０９との間のチャネル領域１１５を流れる電流がゲート電極１１０への印加電圧すなわちゲート電圧によって制御される多結晶シリコン薄膜トランジスタが得られる。
電子の移動度について、前記３×１０１１個ｃｍ−３以上の電子密度を有するプラズマにより形成された酸化シリコン膜を有しない場合には５０ｃｍ２／（Ｖ・ｓ）であるのに対し、前記酸化シリコン膜を有する場合は８０ｃｍ２／（Ｖ・ｓ）であり、電子の移動度が向上した。また、信頼性試験を、ソース電位、ドレイン電位およびゲート電位をそれぞれ０Ｖ、５Ｖおよび５Ｖとして２時間行った。ＴＦＴ特性のしきい値電圧の変化量が、前記プラズマによる酸化シリコン膜を有しない場合に２．０Ｖであるのに対し、前記プラズマによる酸化シリコン膜を有する場合には１．０Ｖであり、減少したことが確認された。これは、本発明により、化学量論的に理想に近い組成比を有するシリコンの酸化膜、窒化膜あるいは酸窒化膜を低温環境下で得ることができるからである。前記した例においては、プラスチック基板をポリイミド樹脂からなる基板としたが、これに代えて、ポリエーテルエーテルケトン樹脂、ポリエーテルスルフォン樹脂、ポリエーテルイミド樹脂、ポリエチレンナフタレート樹脂、または、ポリエチレンテレフタレート樹脂のようなポリエステル樹脂からなるものを用いることができる。
本発明に係る誘電体膜の形成方法を実施するために用いることのできるプラズマ発生装置の例を概略的に示す側面図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る半導体装置およびその製造方法を説明するための図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。 本発明に係る誘電体膜およびその形成方法を説明するためのグラフを示す図。
符号の説明
１０…プラズマ発生装置、１２…電源装置、１４…チューナ、１６…導波管、１８…同軸ケーブル、２０…ラジアルラインスロットアンテナ、２１…気密容器、２２…反応室、２３…ガス導入管、２４…基板、２５…シリコン層、２６…石英窓、２７…排気管、２８…支持板、３０…回転駆動装置、３２…分析用ポート、１０…ガラス基板、１０２…下地絶縁層、１０３…非晶質シリコン層、１０６…多結晶シリコン層、１０７…ゲート絶縁層、１０８…ソース領域、１０９…ドレイン領域、１１０…ゲート電極、１１１…層間絶縁層、１１２…ソース電極、１１３…ドレイン電極、１１４…金属配線

Claims (25)

  1. ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成された誘電体膜であって、この誘電体膜は少なくとも膜厚方向の一部にシリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンを含む、誘電体膜。
  2. ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成された誘電体膜であって、この誘電体膜は少なくとも膜厚方向の一部にシリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコンを含む、誘電体膜。
  3. ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成された誘電体膜であって、この誘電体膜は少なくとも膜厚方向の一部にシリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンまたはシリコンと窒素との組成比が（３：３．８４）〜（３：４）である酸窒化シリコンを含む、誘電体膜。
  4. 前記ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的にシリコン層またはシリコン化合物層が形成され、前記誘電体膜は前記シリコン層またはシリコン化合物層上の少なくとも一部に形成されている、請求項１から３のいずれか１項に記載の誘電体膜。
  5. 前記プラスチック基板は、ポリイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルスルフォン樹脂、ポリエーテルイミド樹脂、ポリエチレンナフタレート樹脂またはポリエステル樹脂からなる、請求項１から４のいずれか１項に記載の誘電体膜。
  6. 請求項１から５のいずれか１項に記載の誘電体膜を形成するための方法であって、前記ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層を表面に有する基板を準備すること、前記シリコン層の表面を、前記誘電体膜を構成する少なくとも１つの元素からなる気体を励起して形成された３×１０１１個ｃｍ−３以上の電子密度を有するプラズマ中で処理することを含む、誘電体膜の形成方法。
  7. 前記気体は、酸素分子、窒素分子またはアンモニア分子からなる、請求項６に記載の誘電体膜の形成方法。
  8. 前記気体は、さらに、希ガス元素からなる気体を含み、前記希ガス元素からなる気体の分圧が全圧力の９０％以上である、請求項６または７に記載の誘電体膜の形成方法。
  9. 前記希ガス元素は、アルゴン、キセノンまたはクリプトンである、請求項８に記載の誘電体膜の形成方法。
  10. 前記気体は酸素分子であり、前記希ガス元素はキセノンであり、前記プラズマから生じる光のエネルギーが８．８ｅＶ以下である、請求項６から９のいずれか１項に記載の誘電体膜の形成方法。
  11. 前記プラズマを生じさせるための電源周波数が２．４５ＧＨｚ以上である、請求項６から１０のいずれか１項に記載の誘電体膜の形成方法。
  12. 前記ガラス基板またはプラスチック基板は９０℃以上４００℃以下に加熱されている、請求項６から１１のいずれか１項に記載の誘電体膜の形成方法。
  13. ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成された誘電体膜であってシリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンを含む誘電体膜を有する半導体装置。
  14. ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成された誘電体膜であってシリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコンを含む誘電体膜を有する半導体装置。
  15. ガラス基板またはプラスチック基板上の少なくとも一部に直接または間接的に形成されたシリコン層上の少なくとも一部に形成された誘電体膜であってシリコンと酸素との組成比が（１：１．９４）〜（１：２）である酸化シリコンまたはシリコンと窒素との組成比が（３：３．８４）〜（３：４）である窒化シリコンを備える酸窒化シリコンを含む誘電体膜を有する半導体装置。
  16. 前記誘電体膜はゲート絶縁層の厚さ方向に関して該ゲート絶縁層の一部をなす、請求項１３から１５のいずれか１項に記載の半導体装置。
  17. 前記プラスチック基板は、ポリイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルスルフォン樹脂、ポリエーテルイミド樹脂、ポリエチレンナフタレート樹脂またはポリエステル樹脂からなる、請求項１３から１６のいずれか１項に記載の半導体装置。
  18. 請求項１３から１７のいずれか１項に記載の半導体装置を製造する方法であって、前記ガラス基板またはプラスチック基板の少なくとも一部に直接または間接的に形成されたシリコン層を有する基板を準備すること、前記シリコン層の表面を、前記誘電体膜を構成する少なくとも１つの元素からなる気体を励起して形成された３×１０１１個ｃｍ−３以上の電子密度を有するプラズマ中で処理することを含む、半導体装置の製造方法。
  19. 前記気体は、酸素分子、窒素分子またはアンモニア分子からなる、請求項１８に記載の半導体装置の製造方法。
  20. 前記気体は、さらに、希ガス元素からなる気体を含み、前記希ガス元素からなる気体の分圧が全圧力の９０％以上である、請求項１８または１９に記載の半導体装置の製造方法。
  21. 前記希ガス元素は、アルゴン、キセノンまたはクリプトンである、請求項２０に記載の半導体装置の製造方法。
  22. 前記気体は酸素分子であり、前記希ガス元素はキセノンであり、前記プラズマから生じる光のエネルギーが８．８ｅＶ以下である、請求項２０に記載の半導体装置の製造方法。
  23. 前記プラズマを生じさせるための電源周波数が２．４５ＧＨｚ以上である、請求項１８から２２のいずれか１項に記載の半導体装置の製造方法。
  24. 前記ガラス基板またはプラスチック基板は９０℃以上４００℃以下に加熱されている、請求項１８から２３のいずれか１項に記載の半導体装置の製造方法。
  25. 前記誘電体膜は薄膜トランジスタのゲート絶縁層である請求項１８から２４のいずれか１項に記載の半導体装置の製造方法。
JP2003309332A 2002-12-03 2003-09-01 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法 Abandoned JP2004343031A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003309332A JP2004343031A (ja) 2002-12-03 2003-09-01 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
TW092124712A TWI230969B (en) 2002-12-03 2003-09-08 Dielectric film, its formation method, semiconductor device using the dielectric film and its production method
KR10-2003-0066819A KR100527149B1 (ko) 2002-12-03 2003-09-26 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법
CNB2003101143644A CN1312743C (zh) 2002-12-03 2003-11-11 电介体膜及其形成方法，使用其的半导体装置及制造方法
US10/726,870 US20040113227A1 (en) 2002-12-03 2003-12-02 Dielectric film, its formation method, semiconductor device using the dielectric film and its production method
US11/998,202 US20090029507A1 (en) 2002-12-03 2007-11-28 Dielectric film, its formation method, semiconductor device using the dielectric film and its production method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002351167 2002-12-03
JP2003121773 2003-04-25
JP2003309332A JP2004343031A (ja) 2002-12-03 2003-09-01 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004343031A true JP2004343031A (ja) 2004-12-02
JP2004343031A5 JP2004343031A5 (ja) 2006-09-28

Family

ID=32512115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003309332A Abandoned JP2004343031A (ja) 2002-12-03 2003-09-01 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US20040113227A1 (ja)
JP (1) JP2004343031A (ja)
KR (1) KR100527149B1 (ja)
CN (1) CN1312743C (ja)
TW (1) TWI230969B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332634A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007013133A (ja) * 2005-06-02 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007250715A (ja) * 2006-03-15 2007-09-27 Konica Minolta Holdings Inc 半導体デバイスの製造方法
JP2011103370A (ja) * 2009-11-11 2011-05-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
US8361845B2 (en) 2005-06-30 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013062456A (ja) * 2011-09-15 2013-04-04 Nippon Hoso Kyokai <Nhk> 薄膜デバイスおよびその製造方法
JP2013214655A (ja) * 2012-04-03 2013-10-17 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763327B2 (en) * 1996-04-22 2010-07-27 Micron Technology, Inc. Methods using ozone for CVD deposited films
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
EP1786030A4 (en) * 2004-08-31 2011-06-29 Tokyo Electron Ltd SILICON OXIDE FILM PRODUCTION METHOD, METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS AND COMPUTER MEMORY MEDIUM
JP4028538B2 (ja) * 2004-09-10 2007-12-26 株式会社東芝 半導体装置の製造方法およびその製造装置
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
KR100648632B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
US8129290B2 (en) * 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
WO2007058329A1 (en) * 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP2010192755A (ja) * 2009-02-19 2010-09-02 Tokyo Electron Ltd シリコン酸化膜の成膜方法および半導体装置の製造方法
JPWO2011033987A1 (ja) * 2009-09-17 2013-02-14 東京エレクトロン株式会社 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
WO2012147680A1 (ja) * 2011-04-25 2012-11-01 東京エレクトロン株式会社 成膜方法
CN102260857B (zh) * 2011-07-25 2013-02-06 润峰电力有限公司 一种晶硅表面镀膜及其制备方法
JP2013179106A (ja) * 2012-02-28 2013-09-09 Hitachi Ltd Ｍｉｍキャパシタを有する半導体装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
KR102250116B1 (ko) 2020-08-20 2021-05-11 쿠팡 주식회사 보냉 포장박스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
JP3698390B2 (ja) * 1998-07-29 2005-09-21 パイオニア株式会社 電子放出表示装置及び電子放出装置
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
US6288435B1 (en) * 1999-12-28 2001-09-11 Xerox Corporation Continuous amorphous silicon layer sensors using doped poly-silicon back contact
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
JP2004527124A (ja) * 2001-04-10 2004-09-02 サーノフ コーポレイション 有機薄膜トランジスタを使用する高性能アクティブマトリクスピクセルを提供する方法及び装置
TW588570B (en) * 2001-06-18 2004-05-21 Semiconductor Energy Lab Light emitting device and method of fabricating the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332634A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007013133A (ja) * 2005-06-02 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP4679437B2 (ja) * 2005-06-02 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8361845B2 (en) 2005-06-30 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101524076B1 (ko) * 2005-06-30 2015-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2007250715A (ja) * 2006-03-15 2007-09-27 Konica Minolta Holdings Inc 半導体デバイスの製造方法
JP2011103370A (ja) * 2009-11-11 2011-05-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP2013062456A (ja) * 2011-09-15 2013-04-04 Nippon Hoso Kyokai <Nhk> 薄膜デバイスおよびその製造方法
JP2013214655A (ja) * 2012-04-03 2013-10-17 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子

Also Published As

Publication number Publication date
TWI230969B (en) 2005-04-11
CN1505116A (zh) 2004-06-16
TW200410297A (en) 2004-06-16
CN1312743C (zh) 2007-04-25
US20090029507A1 (en) 2009-01-29
US20040113227A1 (en) 2004-06-17
KR100527149B1 (ko) 2005-11-08
KR20040048808A (ko) 2004-06-10

Similar Documents

Publication Publication Date Title
KR100527149B1 (ko) 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법
JP2004343031A5 (ja)
US8021987B2 (en) Method of modifying insulating film
US7820558B2 (en) Semiconductor device and method of producing the semiconductor device
US20070224837A1 (en) Method for producing material of electronic device
US20100048033A1 (en) Process And Apparatus For Forming Oxide Film, And Electronic Device Material
US8012822B2 (en) Process for forming dielectric films
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
US7923360B2 (en) Method of forming dielectric films
US20050136610A1 (en) Process for forming oxide film, apparatus for forming oxide film and material for electronic device
Zhang et al. Low temperature photo-oxidation of silicon using a xenon excimer lamp
KR100441836B1 (ko) 성막 방법
US7968470B2 (en) Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
KR20050049294A (ko) 처리장치 및 방법
JP2008147678A (ja) 電子デバイス用材料およびその製造方法
TW200402093A (en) Manufacturing method of electronic device material
JP3770870B2 (ja) 基板処理方法
JP4078370B2 (ja) 基板処理装置
Boyd et al. Low temperature Si oxidation with excimer lamp sources
JP2006216774A (ja) 絶縁膜の成膜方法
JPH01239852A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090408