JP2004228167A - Lead frame and semiconductor device using it - Google Patents
Lead frame and semiconductor device using it Download PDFInfo
- Publication number
- JP2004228167A JP2004228167A JP2003011648A JP2003011648A JP2004228167A JP 2004228167 A JP2004228167 A JP 2004228167A JP 2003011648 A JP2003011648 A JP 2003011648A JP 2003011648 A JP2003011648 A JP 2003011648A JP 2004228167 A JP2004228167 A JP 2004228167A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- main surface
- region
- resin package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、実装リードを樹脂封止体裏面に有する小型パッケージの半導体装置において、特に、半導体素子の熱により樹脂封止体内に発生するガスを排出し、樹脂封止体の破損を防止する技術に関する。
【0002】
【従来の技術】
半導体装置は、年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が4方向より導出されるQFP(Quad Flat Package)型の半導体装置およびQFN(Quad Flat Non−leaded Package)型の半導体装置が使用されるようになってきている。その一方で、半導体装置では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そのため、実装面積の低減を求められる半導体装置では、樹脂封止体裏面からリードを露出させ、その実装面積をチップサイズと同等あるいはわずかに大きくするCSP(Chip Size Package)型のパッケージが利用されている。
【0003】
従来の半導体装置では、半導体素子を固着したアイランドの裏面を実装面となる樹脂パッケージの裏面から露出させていた。そして、そのアイランドの露出面を実装領域として用いることで、実装面積を増大させ、実装強度の向上を実現していた(例えば、特許文献1。)。
【0004】
以下に、図7を参照として、従来の半導体装置の構造に関し簡単に説明する。図7(A)は従来の半導体装置を表面側から見た斜視図であり、図7(B)は従来の半導体装置の実装面を説明するための平面図である。
【0005】
図7(A)及び(B)に示すように、従来の半導体装置1は、主に、樹脂パッケージ2、アウタリード3、吊りリード4、アイランド5、半導体素子7(図8参照)及び金属細線8(図8参照)から構成されている。そして、例えば、樹脂パッケージ2の表面には鏡面6が樹脂モールド時に形成され、実装時の位置認識マークとして用いられる。また、樹脂パッケージの裏面である実装面からは、アウタリード3、吊りリード4及びアイランド5が露出し、それらは樹脂パッケージ2の実装面でほぼ同一面を形成している。
【0006】
【特許文献1】
特開2002−222910号公報(第2−3頁、第3−9図)
【0007】
【発明が解決しようとする課題】
図8(A)は従来の半導体装置を実装基板の導電パターン上に実装する図であり、図8(B)は従来の半導体装置の内部を説明するための図である。上述したように、従来のQFN型の半導体装置1では、実装面となる樹脂パッケージ2の裏面からアウタリード3を露出させ、そのアウタリード3の露出面と実装基板9の導電パターン10とを半田11を介して実装していた。そして、半導体素子7を駆動させ、電気回路の一部として利用していた。このとき、樹脂パッケージ2は空気中の水分を樹脂パッケージ2内に含んでおり、半導体素子7が駆動する際に発生する熱により膨張し、気化しガスとなる。ここで、例えば、樹脂パッケージ2の端部に発生するガスは樹脂パッケージ2から容易に排出される。
【0008】
しかしながら、点線の丸印12で示したように、樹脂パッケージ2の中央部に発生するガスは、樹脂パッケージ2の表面、側面または裏面から排出されるが、特に、樹脂パッケージ2の側面または裏面から排出される場合は、そのガスの排出経路が長い。そのため、従来の半導体装置1では、特に、ガスの排出経路が長い場合には、樹脂パッケージ2内で発生したガスの膨張により、樹脂パッケージ2にクラックを生じさせ、樹脂パッケージを破損させるという問題があった。
【0009】
【課題を解決するための手段】
上記した各事情に鑑みて成されたものであり、本発明のリードフレームでは、少なくとも1つのアイランドと、前記アイランドの周囲に配置された支持領域及びタイバーと、前記タイバーから前記アイランド近傍へ延在された複数のリードとを有し、前記アイランドは半導体素子を固着する一主表面とその反対面に他の主表面とを有し、前記アイランドには前記一主表面と前記他の主表面とを貫通する孔が少なくとも1つ形成され、且つ少なくとも前記孔が形成された前記他の主表面の近傍領域は前記リードの実装面とほぼ同一面を成すことを特徴とする。従って、本発明のリードフレームでは、アイランドの一主面と他の主面とを貫通する孔を配置することで、通常、樹脂パッケージの中央領域に配置されるアイランドで樹脂パッケージ内に発生するガスの移動を可能とする。そして、特に、そのガスの排出経路が長い樹脂パッケージの中央領域において、その排出経路の短縮化を実現できる。
【0010】
また、本発明の半導体装置では、少なくとも導電性材料から成るアイランド及び該アイランド近傍から外側へと延在する複数のリードと、前記アイランドの一主表面上には半導体素子が固着され、該半導体素子と前記リードの一端とは導電部材により電気的に接続され、少なくとも前記アイランド、前記リード及び前記半導体素子とを封止する樹脂封止体とを有し、前記アイランドの他の主表面は前記樹脂封止体から露出し、露出する前記アイランドにはその前記一主表面と前記他の主表面とを貫通する孔が少なくとも1つ配置されることを特徴とする。従って、本発明の半導体装置では、樹脂封止体内で発生するガスの中で、特に、樹脂封止体の中央領域に発生するガスの排出経路を短縮し、樹脂封止体内で発生するガスにより、樹脂封止体にクラック等を発生させ、樹脂封止体の破損を防ぐことができる。
【0011】
【発明の実施の形態】
以下に、図1〜図6を参照として、本発明のリードフレーム及びそれを用いた半導体装置について詳細に説明する。
【0012】
先ず、図1〜図3を参照として、本発明のリードフレーム及び半導体装置の第1の実施に形態について説明する。図1(A)は本発明の半導体装置の斜視図であり、図1(B)は本発明の半導体装置裏面の斜視図であり、図2(A)及び(B)は本発明の半導体装置に用いるリードフレームの平面図であり、図3(A)は図1(B)に示した本発明の半導体装置のX−X線方向の断面図であり、図3(B)は図1(B)に示した本発明の半導体装置のY−Y線方向の断面図でる。
【0013】
先ず、図1(A)及び(B)に示すように、本実施の形態における半導体装置21では、絶縁性樹脂からなる樹脂パッケージ22の側面24及び裏面26からリード23が露出している。本実施の形態では、樹脂パッケージ22の側面24から露出するリード23の露出面231は、その側面22とほぼ同一面を形成している。そして、少なくともリード23の露出面231の一部は、その露出する樹脂パッケージ22の側面の1側辺25まで露出し、その側辺25を介して樹脂パッケージ22の裏面26に露出するリード23の露出面232と連続している。また、本実施の形態では、樹脂パッケージ22の裏面26に露出するリード23の露出面232も、その裏面26とほぼ同一面を形成している。
【0014】
一方、本実施の形態では、図1(B)に示すように、樹脂パッケージ22の裏面26のリード23が露出する外周領域の内側には、少なくともアイランド27の一部が露出している。尚、本実施の形態では、アイランド27は、ほぼ全面が樹脂パッケージ22の裏面26から露出している。そして、アイランド27の露出面もリードの露出面232と同様に、樹脂パッケージ22の裏面26とほぼ同一面を形成している。また、図示の如く、本実施の形態では、樹脂パッケージ22の裏面26から露出するアイランド27に、アイランド27を貫通する孔28がその中央領域に1箇所形成されている。詳細は後述するが、固着された半導体素子41(図3参照)近傍領域に存在する樹脂パッケージ22内に発生するガスは、この孔28を介してアイランド27の露出面から外部へと排出される。つまり、特に、樹脂パッケージ22内の中央領域に発生するガスにとって、従来の構造では外部への排出経路が長かったが、本実施の形態では、アイランド27に設けられた孔28を介して、その排出経路を短縮することができる。
【0015】
尚、樹脂パッケージ22の側面24に露出するリード23の露出面231は本実施の形状に限定する必要は無い。例えば、ダイシングブレードの消耗を抑制するため、露出面231がT字型に露出しても良いし、樹脂パッケージ22の側面24から露出する露出面231が側辺25から離間した位置でも良い。
【0016】
次に、図2(A)に示すように、本実施の形態に用いるリードフレーム31は、例えば、厚さが約100〜250μm程度の銅を主材料とするフレームから成る。しかし、Fe―Niを主材料としても良いし、他の金属材料でも良い。そして、リードフレーム31上には一点鎖線で示した1個の半導体装置に対応するユニットを示す搭載部32が複数個形成されている。尚、図2では、1つの搭載部32を図示しているが、例えば、この搭載部32が4つ集まることで1つの集合ブロックを形成し、この集合ブロック毎に一体の樹脂モールドされる。そして、リードフレーム31上には、この集合ブロックが複数形成される。
【0017】
具体的には、搭載部32は、主に、アイランド27とアイランド27を支持する吊りリード34と、アイランド27の4側辺の近傍に位置し、この4側辺を囲み隣接する搭載部32の共通のタイバー35へと延在される複数のリード23とから構成されている。そして、吊りリード34はアイランド27の4つのコーナー部から延在し、それぞれの方向のリード23を支持するタイバー35の交差する支持領域36と連結する。支持領域36はリードフレーム31と一体となっており、この構造により、アイランド27がリードフレーム31に支持されている。
【0018】
そして、本実施の形態では、リードフレーム31の吊りリード34でハッチング37で示す領域は、リードフレーム31の裏面からエッチングされ、例えば、0.05〜0.15μm程度、リードフレーム31の裏面から窪んでいる。一方、ハッチング33で示すアイランド27はエッチングされず、リードフレーム31の裏面とほぼ同一面に位置している。そして、このリードフレーム31の形状により、図1(B)に示すように、吊りリード34裏面には樹脂が充填され、樹脂パッケージ22裏面からはリード23及びアイランド27が露出する構造となる。
【0019】
また、リード23でハッチング38で示す領域は、リードフレーム31の表面からエッチングされ、例えば、0.05〜0.18μm程度、リードフレーム31の表面から窪んでいる。そのため、本実施の形態では、半導体装置の製造方法の説明は省略するが、個々の樹脂パッケージ22に分割する際に、ダイシングブレードとリードフレーム31との接触面積、接触時間を低減することができ、ダイシングブレードの摩耗を抑制することができる。
【0020】
一方、図2(B)に示すように、本実施の形態では、アイランド27に孔28を1箇所設ける場合に限定する必要はなく、アイランド27の複数箇所に孔28を配置することも可能である。例えば、図示の如く、アイランド27に9箇所の孔28をバランスを考慮して配置することで、上述の如く、アイランド27の近傍領域の樹脂パッケージ22に発生するガスをアイランド27の孔28を介して、外部に排出することができる。
【0021】
次に、図3(A)に示すように、図1(B)に示す半導体装置21のX−X線方向の断面構造では、アイランド27上には、例えば、Agペースト等の導電ペースト42を介して半導体素子41が固着されている。そして、半導体素子41の電極パッド部(図示せず)とリード23とは金属細線43を介して電気的に接続している。
【0022】
上述の如く、本実施の形態では、リードフレーム31は、例えば、厚さが約100〜250μmの銅を主材料とするフレームから成る。そのリードフレーム31には、アイランド27及びその周囲に配置されるリード23から成る搭載部32が複数形成されている。図示の如く、本実施の形態では、アイランド27は裏面からエッチングされず、アイランド27の裏面は、樹脂パッケージ22の裏面26からほぼ全ての領域を露出させている。そして、アイランド27には、アイランド27を貫通する孔28がその中央部に1箇所形成されており、孔28は樹脂パッケージ22の裏面から露出している。この構造を有することで、以下に説明する効果を実現できる。
【0023】
本実施の半導体装置21は、実装基板(図示せず)の所望の導電パターン(図示せず)上に、例えば、半田を介して実装され、電気回路の一部としてその役割を担う。このとき、半導体装置21の半導体素子41が駆動するが、その際に半導体素子41から熱を発生し、その熱により樹脂パッケージ22自体も高温な状態となる。そして、樹脂パッケージ22は外部の水分を吸収しており、その水分が半導体素子41から発生する熱により膨張し、最終的には気化しガスとなる。例えば、樹脂パッケージ22の端部領域に発生するガスは樹脂パッケージ22を介して容易に排出される。しかし、半導体素子41近傍の樹脂パッケージ22の中央領域に発生するガスや導電ペースト42のボイド内の水分が気化するガスは、樹脂パッケージ22の側面24まではその経路が長く、膨張したガスにより樹脂パッケージ22にクラックを発生させ、樹脂パッケージ22を破損してしまう。また、樹脂パッケージ22の裏面26へは、アイランド27が存在することで、アイランド27の外周辺から回り込む経路となり、この場合も上述の如く、膨張したガスにより樹脂パッケージ22にクラックを発生させ、樹脂パッケージ22を破損してしまう。
【0024】
そこで、本実施の形態では、特に、ガスが排出される為には長い経路を必要とする樹脂パッケージ22の中央領域において、アイランド27にアイランド27を貫通する孔28を設け、ガスの排出経路の短縮を実現している。つまり、半導体素子41近傍の樹脂パッケージ22の中央領域に発生するガスを樹脂パッケージ22の表面から、または孔28を介して樹脂パッケージ22の裏面26から排出することを実現する。そのことで、本実施の形態の半導体装置では、上述した膨張したガスにより樹脂パッケージ22にクラックを発生させ、樹脂パッケージ22を破損してしまう問題を解決することができる。
【0025】
また、図2(B)に示したように、アイランド27には複数の孔28を設けることも可能であり、半導体素子41の熱により発生するガスをより短い排出経路で樹脂パッケージ22の外部に排出することができる。
【0026】
次に、図3(B)に示すように、図1(B)に示す半導体装置21のY−Y線方向の断面構造では、アイランド27のコーナー部から樹脂パッケージ22の4つのコーナー部へと吊りリード34を配置し、アイランド27をリードフレーム31へと支持している。そして、上述したように、吊りリード34は裏面側から、例えば、0.05〜0.18μm程度エッチングされている。そのことで、半導体装置21のY−Y線方向の断面では、アイランド27と吊りリード34とが一体となり、断面全体にリードフレーム31が配置されている。図3(B)に示す断面構造では、アイランド27が樹脂パッケージ22の裏面26から露出している。
【0027】
次に、図4〜図6を参照として、本発明のリードフレーム及び半導体装置の第2の実施に形態について説明する。図4(A)は本発明の半導体装置の斜視図であり、図4(B)は本発明の半導体装置裏面の斜視図であり、図5(A)及び(B)は本発明の半導体装置に用いるリードフレームの平面図であり、図6(A)は図4(B)に示した本発明の半導体装置のM−M線方向の断面図であり、図6(B)は図4(B)に示した本発明の半導体装置のN−N線方向の断面図でる。
【0028】
先ず、図4(A)及び(B)に示すように、本実施の形態における半導体装置51では、絶縁性樹脂からなる樹脂パッケージ52の側面54及び裏面56からリード53が露出している。本実施の形態では、樹脂パッケージ52の側面54から露出するリード53の露出面531は、その側面54とほぼ同一面を形成している。そして、少なくともリード53の露出面531の一部は、その露出する樹脂パッケージ52の側面54の1側辺55まで露出し、その側辺55を介して樹脂パッケージ52の裏面56に露出するリード53の露出面532と連続している。また、本実施の形態では、樹脂パッケージ52の裏面56に露出するリード53の露出面532も、その裏面56とほぼ同一面を形成している。
【0029】
一方、本実施の形態では、図4(B)に示すように、樹脂パッケージ52の裏面のリード53が露出する外周領域の内側には、少なくともアイランドの一部57が露出している。尚、本実施の形態では、丸状のアイランドの一部57が複数個、リード53の露出する外周面の内側にほぼ均一の間隔で配置されている。そして、アイランド57の露出面もリードの露出面532と同様に、樹脂パッケージ52の裏面56とほぼ同一面を形成している。また、樹脂パッケージ52の側面54に露出するリード53の露出面531は本実施の形状に限定する必要は無い。例えば、ダイシングブレードの消耗を抑制するため、露出面531がT字型に露出しても良いし、樹脂パッケージ52の側面54から露出する露出面531が側辺55から離間した位置でも良い。
【0030】
次に、図5(A)に示すように、本実施の形態に用いるリードフレーム61は、例えば、厚さが約100〜250μm程度の銅を主材料とするフレームから成る。しかし、Fe―Niを主材料としても良いし、他の金属材料でも良い。そして、リードフレーム61上には一点鎖線で示した1個の半導体装置に対応するユニットを示す搭載部62が複数個形成されている。尚、図5では、1つの搭載部62を図示しているが、例えば、この搭載部62が4つ集まることで1つの集合ブロックを形成し、この集合ブロック毎に一体の樹脂モールドされる。そして、リードフレーム61上には、この集合ブロックが複数形成される。
【0031】
具体的には、搭載部62は、主に、アイランド63とアイランド63を支持する吊りリード64と、アイランド63の4側辺の近傍に位置し、この4側辺を囲み隣接する搭載部62の共通のタイバー65へと延在される複数のリード63とから構成されている。そして、吊りリード64はアイランド63の4つのコーナー部から延在し、それぞれの方向のリード63を支持するタイバー65の交差する支持領域66と連結する。支持領域66はリードフレーム61と一体となっており、この構造により、アイランド63がリードフレーム61に支持されている。
【0032】
そして、本実施の形態では、アイランド63の中央領域に紙面と同じ色で示す領域は、アイランド63を貫通する孔69であり、半導体素子71(図6参照)は孔69の周囲のアイランド63で固着される。また、リードフレーム61のアイランドの一部57及び吊りリード64でハッチング67で示す領域は、リードフレーム61の裏面からエッチングされ、例えば、0.05〜0.15μm程度、リードフレーム61の裏面から窪んでいる。一方、ハッチング70で示すアイランド63はエッチングされず、リードフレーム61の裏面とほぼ同一面に位置している。そして、このリードフレーム61の形状により、図4(B)に示すように、孔69内部には、アイランドの一部57間のエッチングした領域から樹脂が流入し、アイランド63、吊りリード64裏面には樹脂が充填される。その結果、樹脂パッケージ62裏面からはリード63及びアイランドの一部57が露出する構造となる。
【0033】
一方、リード63でハッチング68で示す領域は、リードフレーム61の表面からエッチングされ、例えば、0.05〜0.18μm程度、リードフレーム61の表面から窪んでいる。そのため、本実施の形態では、半導体装置の製造方法の説明は省略するが、個々の樹脂パッケージ62に分割する際に、ダイシングブレードとリードフレーム61との接触面積、接触時間を低減することができ、ダイシングブレードの摩耗を抑制することができる。
【0034】
図5(B)に示すように、本実施の形態では、アイランド63の中央部に孔69を1箇所設ける場合に限定する必要はなく、アイランド63の複数箇所に孔69を配置することも可能である。例えば、図示の如く、アイランド63を4つの領域70に分割し、その4つの領域上に半導体素子71を固着する場合でも良い。更に、図5(B)で、紙面と同じ色で示す分割した領域を裏面側からエッチングし、その一部の領域に孔を設ける場合でも良い。その他、任意の設計変更は可能であり、このような構造を有することで、上述の如く、樹脂パッケージ52の中央領域に発生するガスはアイランド63の孔69等により、その排出経路を短絡し、外部に排出されることが可能となる。
【0035】
次に、図6(A)に示すように、図4(B)に示す半導体装置51のM−M線方向の断面構造では、アイランド63上には、例えば、Agペースト等の導電ペースト72を介して半導体素子71が固着されている。そして、半導体素子71の電極パッド部(図示せず)とリード53とは金属細線73を介して電気的に接続している。
【0036】
上述の如く、本実施の形態では、リードフレーム61は、例えば、厚さが約100〜250μmの銅を主材料とするフレームから成る。そのリードフレーム61には、アイランド63及びその周囲に配置されるリード53から成る搭載部62が複数形成されている。図示の如く、本実施の形態では、アイランド63はその中央領域に孔69が設けられていることで、孔69が配置される領域では、半導体素子71裏面まで樹脂が充填されている。そのため、半導体素子71裏面は、直接、樹脂パッケージ52を構成する樹脂と当接している。そして、本実施の形態では、この構造を有することで、以下に説明する効果を実現できる。
【0037】
本実施の半導体装置51は、実装基板(図示せず)の所望の導電パターン(図示せず)上に、例えば、半田を介して実装され、電気回路の一部としてその役割を担う。このとき、半導体装置51の半導体素子71が駆動するが、その際に半導体素子71から熱を発生し、その熱により樹脂パッケージ52自体も高温な状態となる。そして、樹脂パッケージ52は外部の水分を吸収しており、その水分が半導体素子71から発生する熱により膨張し、気化しガスとなる。例えば、樹脂パッケージ52の端部領域で気化したガスは樹脂パッケージ52を介して容易に排出される。しかし、半導体素子71近傍の樹脂パッケージ52の中央領域に存在するガスは、樹脂パッケージ52の側面54まではその経路が長く、膨張したガスにより樹脂パッケージ52にクラックを発生させ、樹脂パッケージ52を破損してしまう。また、樹脂パッケージ52の裏面56へは、アイランド63が存在することで、アイランド63外周辺から回り込む経路となり、この場合も上述の如く、膨張したガスにより樹脂パッケージ52にクラックを発生させ、樹脂パッケージ52を破損してしまう。
【0038】
そこで、本実施の形態では、特に、ガスが排出される為には長い経路を有する樹脂パッケージ52の中央領域において、アイランド63を貫通する孔69を設け、ガスの排出経路の短縮を実現している。つまり、半導体素子71近傍の樹脂パッケージ52の中央領域に存在するガスを樹脂パッケージ52の表面から、または孔69を介して樹脂パッケージ52の裏面56から排出することを実現する。そのことで、本実施の形態の半導体装置では、上述した膨張したガスにより樹脂パッケージ52にクラックを発生させ、樹脂パッケージ52を破損してしまう問題を解決することができる。
【0039】
そして、第2の実施の形態における第1の実装形態とは異なる構造は、アイランド63に設けた孔69を樹脂パッケージ52内に配置していることである。つまり、第2の実施の形態の半導体装置51では、樹脂パッケージ52の外周面からはアイランド63に設けられた孔69は露出せず、外観上は孔69の存在を確認することは出来ない。しかしながら、第2の実施の形態の半導体装置51では、樹脂パッケージ52の中央領域では、孔69を介して樹脂パッケージ52の表面側と裏面側との間のガスの移動が可能となっている。そのことで、第2の実施の形態においても、上述したように、第1の実施の形態と同様な効果を得ることができる。
【0040】
更に、本実施の形態では、孔69の周囲を囲むように存在するアイランド63は裏面側から、例えば、0.05〜0.18μm程度エッチングされ、丸状のアイランドの一部57が形成されている。そして、丸状のアイランドの一部57はその裏面を樹脂パッケージ52の裏面56とほぼ同一面とし、露出されている。そのことで、本実施の形態の半導体装置51を実装基板の導電パターン上に実装する際に、丸状のアイランドの一部57も実装領域として活用することができ、実装強度の向上を実現できる。
【0041】
次に、図6(B)に示すように、図4(B)に示す半導体装置51のN−N線方向の断面構造では、アイランド63のコーナー部から樹脂パッケージ52の4つのコーナー部へと吊りリード64を配置し、アイランド63をリードフレーム61へと支持している。そして、上述したように、吊りリード64は裏面側から、例えば、0.05〜0.18μm程度エッチングされている。そのことで、半導体装置51のN−N線方向の断面では、アイランド63と吊りリード64とが一体となる。そして、図6(B)に示す断面構造においても、丸状のアイランドの一部57が形成されており、丸状のアイランドの一部57が樹脂パッケージ52の裏面56から露出している。そして、丸状のアイランドの一部57も実装領域として活用し、実装強度の向上を実現している。
【0042】
尚、本実施の形態では、QFN型のパッケージについて説明したが、この場合に限定するものではない。例えば、複数の搭載部を共通モールドしないQFN型のパッケージにおいても、また、QFP型のパッケージにおいてもアイランドにガスの排出経路を短縮する孔を設けることで同様な効果を得ることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0043】
【発明の効果】
上述したように、第1に、本発明の半導体装置では、半導体素子を固着するアイランドにアイランドを貫通する孔を少なくとの1箇所設け、半導体素子の熱により発生する樹脂パッケージ内のガスを排出する経路とする。つまり、本発明の半導体装置では、特に、その排出経路の長い樹脂パッケージの中央領域では、膨張したガスにより樹脂パッケージの破損を抑制し、発生したガスをアイランドの孔を通過させ、排出経路の短縮を実現している。
【0044】
第2に、本発明の半導体装置では、樹脂パッケージ裏面から多数のリードを露出させ、且つ半導体素子を固着したアイランド裏面を区分し、少なくとも1箇所以上露出させている。そのことで、裏面実装型のパッケージのように、実装面積を確保し難い半導体装置では、アイランドの一部も実装面積として活用することができ、実装強度を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置の概観状況を説明するための(A)斜視図、(B)斜視図である。
【図2】本発明の第1の実施の形態の半導体装置に用いるリードフレームを説明するための(A)平面図、(B)平面図である。
【図3】本発明の第1の実施の形態の半導体装置の断面構造を説明するための(A)断面図、(B)断面図である。
【図4】本発明の第2の実施の形態の半導体装置の概観状況を説明するための(A)斜視図、(B)斜視図である。
【図5】本発明の第2の実施の形態の半導体装置に用いるリードフレームを説明するための(A)平面図、(B)平面図である。
【図6】本発明の第2の実施の形態の半導体装置の断面構造を説明するための(A)断面図、(B)断面図である。
【図7】従来の半導体装置の外観状況を説明するための(A)斜視図、(B)平面図である。
【図8】従来の半導体装置を説明するための(A)断面図、(B)平面図である。
【符号の説明】
21 半導体装置
22 樹脂パッケージ
23 リード
24 側面
25 側辺
26 裏面
27 アイランド
28 孔
31 リードフレーム
32 搭載部
34 吊りリード
35 タイバー
36 支持領域
41 半導体素子
42 導電ペースト
43 金属細線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device of a small package having a mounting lead on the back surface of a resin sealing body, in particular, a technique for discharging gas generated in the resin sealing body due to heat of a semiconductor element to prevent breakage of the resin sealing body. About.
[0002]
[Prior art]
Semiconductor devices have been increasing in capacity year by year, and accordingly, the number of lead terminals serving as various signal lines has been increasing. With this tendency, a QFP (Quad Flat Package) type semiconductor device and a QFN (Quad Flat Non-leaded Package) type semiconductor device in which the lead terminals are led out from four directions have been used. . On the other hand, since semiconductor devices are used in mobile phones, portable computers, and the like, miniaturization, thinning, and weight reduction are required. Therefore, in a semiconductor device that requires a reduction in mounting area, a CSP (Chip Size Package) type package is used in which leads are exposed from the back surface of the resin sealing body and the mounting area is equal to or slightly larger than the chip size. I have.
[0003]
In the conventional semiconductor device, the back surface of the island to which the semiconductor element is fixed is exposed from the back surface of the resin package serving as the mounting surface. Then, by using the exposed surface of the island as a mounting region, the mounting area is increased and the mounting strength is improved (for example, Patent Document 1).
[0004]
The structure of a conventional semiconductor device will be briefly described below with reference to FIG. FIG. 7A is a perspective view of a conventional semiconductor device as viewed from the front side, and FIG. 7B is a plan view for explaining a mounting surface of the conventional semiconductor device.
[0005]
As shown in FIGS. 7A and 7B, the conventional semiconductor device 1 mainly includes a
[0006]
[Patent Document 1]
JP-A-2002-222910 (page 2-3, FIG. 3-9)
[0007]
[Problems to be solved by the invention]
FIG. 8A is a diagram in which a conventional semiconductor device is mounted on a conductive pattern of a mounting substrate, and FIG. 8B is a diagram for explaining the inside of the conventional semiconductor device. As described above, in the conventional QFN type semiconductor device 1, the
[0008]
However, as indicated by the
[0009]
[Means for Solving the Problems]
In the lead frame of the present invention, at least one island, a support region and a tie bar arranged around the island, and a tie bar extending from the tie bar to the vicinity of the island are provided. A plurality of leads, the island has one main surface for fixing a semiconductor element and another main surface on the opposite surface, and the island has one main surface and the other main surface. At least one hole penetrating the lead is formed, and at least a region near the other main surface where the hole is formed forms substantially the same plane as the mounting surface of the lead. Therefore, in the lead frame of the present invention, by arranging the hole penetrating one main surface of the island and the other main surface, the gas generated in the resin package in the island usually arranged in the central region of the resin package is provided. To move. In particular, in the central region of the resin package having a long gas discharge path, the discharge path can be shortened.
[0010]
In the semiconductor device of the present invention, at least an island made of a conductive material and a plurality of leads extending outward from the vicinity of the island, and a semiconductor element is fixed on one main surface of the island. And one end of the lead are electrically connected by a conductive member, and have at least the island, a resin sealing body for sealing the lead and the semiconductor element, and the other main surface of the island is the resin At least one hole penetrating the one main surface and the other main surface of the island that is exposed from the sealing body and is exposed is characterized in that the island is exposed. Therefore, in the semiconductor device of the present invention, among the gases generated in the resin-sealed body, the discharge path of the gas generated in the central region of the resin-sealed body is particularly shortened, and the gas generated in the resin-sealed body is reduced. In addition, a crack or the like is generated in the resin sealing body, and damage to the resin sealing body can be prevented.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a lead frame of the present invention and a semiconductor device using the same will be described in detail with reference to FIGS.
[0012]
First, a first embodiment of a lead frame and a semiconductor device of the present invention will be described with reference to FIGS. 1A is a perspective view of a semiconductor device of the present invention, FIG. 1B is a perspective view of the back surface of the semiconductor device of the present invention, and FIGS. 2A and 2B are semiconductor devices of the present invention. FIG. 3A is a cross-sectional view of the semiconductor device of the present invention shown in FIG. 1B in the XX line direction, and FIG. 3B is a cross-sectional view of FIG. FIG. 4B is a cross-sectional view of the semiconductor device of the present invention shown in FIG.
[0013]
First, as shown in FIGS. 1A and 1B, in a semiconductor device 21 according to the present embodiment, leads 23 are exposed from side surfaces 24 and a
[0014]
On the other hand, in the present embodiment, as shown in FIG. 1B, at least a part of the
[0015]
The exposed
[0016]
Next, as shown in FIG. 2A, the
[0017]
Specifically, the mounting
[0018]
In the present embodiment, the region indicated by hatching 37 in the
[0019]
A region indicated by hatching 38 in the
[0020]
On the other hand, as shown in FIG. 2B, in the present embodiment, it is not necessary to limit to the case where one
[0021]
Next, as shown in FIG. 3A, in the cross-sectional structure in the XX line direction of the semiconductor device 21 shown in FIG. 1B, a
[0022]
As described above, in the present embodiment, the
[0023]
The semiconductor device 21 of the present embodiment is mounted on a desired conductive pattern (not shown) of a mounting board (not shown) via, for example, solder, and plays a role as a part of an electric circuit. At this time, the
[0024]
Therefore, in the present embodiment, a
[0025]
Further, as shown in FIG. 2B, a plurality of
[0026]
Next, as shown in FIG. 3B, in the cross-sectional structure along the line YY of the semiconductor device 21 shown in FIG. 1B, the corners of the
[0027]
Next, a second embodiment of the lead frame and the semiconductor device of the present invention will be described with reference to FIGS. 4A is a perspective view of the semiconductor device of the present invention, FIG. 4B is a perspective view of the back surface of the semiconductor device of the present invention, and FIGS. 5A and 5B are semiconductor devices of the present invention. 6A is a cross-sectional view of the semiconductor device of the present invention shown in FIG. 4B along the line MM, and FIG. 6B is a cross-sectional view of FIG. FIG. 3B is a cross-sectional view of the semiconductor device of the present invention shown in FIG.
[0028]
First, as shown in FIGS. 4A and 4B, in a semiconductor device 51 according to the present embodiment, leads 53 are exposed from
[0029]
On the other hand, in the present embodiment, as shown in FIG. 4B, at least a
[0030]
Next, as shown in FIG. 5A, the
[0031]
Specifically, the mounting
[0032]
In the present embodiment, the region indicated by the same color as the paper surface in the central region of the
[0033]
On the other hand, a region indicated by hatching 68 in the
[0034]
As shown in FIG. 5B, in the present embodiment, it is not necessary to limit the case where one
[0035]
Next, as shown in FIG. 6A, in the cross-sectional structure along the line MM of the semiconductor device 51 shown in FIG. 4B, a
[0036]
As described above, in the present embodiment, the
[0037]
The semiconductor device 51 of this embodiment is mounted on a desired conductive pattern (not shown) of a mounting board (not shown) via, for example, solder, and plays a role as a part of an electric circuit. At this time, the
[0038]
Therefore, in the present embodiment, in particular, in the central region of the
[0039]
A structure different from the first embodiment in the second embodiment is that holes 69 provided in the
[0040]
Further, in the present embodiment, the
[0041]
Next, as shown in FIG. 6B, in the cross-sectional structure taken along the line NN of the semiconductor device 51 shown in FIG. 4B, the corners of the
[0042]
In this embodiment, the QFN type package has been described, but the present invention is not limited to this case. For example, even in a QFN type package in which a plurality of mounting portions are not commonly molded, or in a QFP type package, the same effect can be obtained by providing a hole for shortening the gas discharge path in the island. In addition, various changes can be made without departing from the spirit of the present invention.
[0043]
【The invention's effect】
As described above, first, in the semiconductor device of the present invention, at least one hole penetrating the island is provided in the island to which the semiconductor element is fixed, and the gas in the resin package generated by the heat of the semiconductor element is discharged. Route. In other words, in the semiconductor device of the present invention, in particular, in the central region of the resin package having a long discharge path, the expanded gas suppresses the damage of the resin package, allows the generated gas to pass through the holes of the island, and shortens the discharge path. Has been realized.
[0044]
Second, in the semiconductor device of the present invention, a large number of leads are exposed from the back surface of the resin package, and the back surface of the island to which the semiconductor element is fixed is divided and at least one portion is exposed. Thus, in a semiconductor device in which it is difficult to secure a mounting area such as a backside mounting type package, a part of the island can be used as the mounting area, and the mounting strength can be improved.
[Brief description of the drawings]
FIGS. 1A and 1B are a perspective view and a perspective view, respectively, for explaining an overview of a semiconductor device according to a first embodiment of the present invention;
FIGS. 2A and 2B are a plan view and a plan view illustrating a lead frame used in the semiconductor device according to the first embodiment of the present invention; FIGS.
FIGS. 3A and 3B are a cross-sectional view and a cross-sectional view illustrating a cross-sectional structure of the semiconductor device according to the first embodiment of the present invention; FIGS.
FIGS. 4A and 4B are a perspective view and a perspective view, respectively, for explaining an overview of a semiconductor device according to a second embodiment of the present invention;
FIGS. 5A and 5B are a plan view and a plan view illustrating a lead frame used in a semiconductor device according to a second embodiment of the present invention; FIGS.
FIGS. 6A and 6B are a cross-sectional view and a cross-sectional view illustrating a cross-sectional structure of a semiconductor device according to a second embodiment of the present invention;
7A is a perspective view and FIG. 7B is a plan view for explaining the appearance of a conventional semiconductor device.
8A is a cross-sectional view and FIG. 8B is a plan view for explaining a conventional semiconductor device.
[Explanation of symbols]
21 Semiconductor device
22 Resin package
23 Lead
24 sides
25 sides
26 back
27 Island
28 holes
31 Lead frame
32 Mounting section
34 Suspended lead
35 Tie bar
36 Support area
41 Semiconductor element
42 conductive paste
43 Fine metal wire
Claims (9)
前記アイランドの周囲に配置された支持領域及びタイバーと、
前記タイバーから前記アイランド近傍へ延在された複数のリードとを有し、
前記アイランドは半導体素子を固着する一主表面とその反対面に他の主表面とを有し、前記アイランドには前記一主表面と前記他の主表面とを貫通する孔が少なくとも1つ形成され、且つ少なくとも前記孔が形成された前記他の主表面の近傍領域は前記リードの実装面とほぼ同一面を成すことを特徴とするリードフレーム。At least one island,
A support area and a tie bar arranged around the island;
A plurality of leads extending from the tie bar to the vicinity of the island,
The island has one main surface for fixing a semiconductor element and another main surface on the opposite surface, and the island has at least one hole formed through the one main surface and the other main surface. A lead frame, wherein at least a region near the other main surface where the hole is formed is substantially flush with a mounting surface of the lead.
前記アイランドの周囲に配置された支持領域及びタイバーと、
前記タイバーから前記アイランド近傍へ延在された複数のリードとを有し、
前記アイランドは半導体素子を固着する一主表面とその反対面に他の主表面とを有し、前記アイランドには前記一主表面と前記他の主表面とを貫通する孔が少なくとも1つ形成され、且つ前記アイランドは厚さが厚い領域と薄い領域とから成ることを特徴とするリードフレーム。At least one island,
A support area and a tie bar arranged around the island;
A plurality of leads extending from the tie bar to the vicinity of the island,
The island has one main surface for fixing a semiconductor element and another main surface on the opposite surface, and the island has at least one hole formed through the one main surface and the other main surface. And the island comprises a thick region and a thin region.
前記アイランドの一主表面上には半導体素子が固着され、該半導体素子と前記リードの一端とは導電部材により電気的に接続され、少なくとも前記アイランド、前記リード及び前記半導体素子とを封止する樹脂封止体とを有し、
前記アイランドの他の主表面は前記樹脂封止体から露出し、露出する前記アイランドにはその前記一主表面と前記他の主表面とを貫通する孔が少なくとも1つ配置されることを特徴とする半導体装置。At least an island made of a conductive material and a plurality of leads extending outward from the vicinity of the island;
A semiconductor element is fixed on one main surface of the island, and the semiconductor element and one end of the lead are electrically connected to each other by a conductive member, and a resin for sealing at least the island, the lead, and the semiconductor element is provided. And a sealing body,
The other main surface of the island is exposed from the resin sealing body, and the exposed island has at least one hole penetrating the one main surface and the other main surface. Semiconductor device.
前記アイランドの一主表面上には半導体素子が固着され、該半導体素子と前記リードの一端とは導電部材により電気的に接続され、少なくとも前記アイランド、前記リード及び前記半導体素子とを封止する樹脂封止体とを有し、
前記アイランドは厚さが厚い領域と厚さが薄い領域とを有し、前記厚さが厚い領域は前記樹脂封止体の実装面から露出し、且つ前記厚さが薄い領域は前記樹脂封止体内配置されることを特徴とする半導体装置。At least an island made of a conductive material and a plurality of leads extending outward from the vicinity of the island;
A semiconductor element is fixed on one main surface of the island, and the semiconductor element and one end of the lead are electrically connected to each other by a conductive member, and a resin for sealing at least the island, the lead, and the semiconductor element is provided. And a sealing body,
The island has a thick region and a thin region, the thick region is exposed from the mounting surface of the resin sealing body, and the thin region is the resin sealing region. A semiconductor device which is arranged in a body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003011648A JP2004228167A (en) | 2003-01-20 | 2003-01-20 | Lead frame and semiconductor device using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003011648A JP2004228167A (en) | 2003-01-20 | 2003-01-20 | Lead frame and semiconductor device using it |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068177A Division JP2008153709A (en) | 2008-03-17 | 2008-03-17 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004228167A true JP2004228167A (en) | 2004-08-12 |
Family
ID=32900488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003011648A Pending JP2004228167A (en) | 2003-01-20 | 2003-01-20 | Lead frame and semiconductor device using it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004228167A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008010632A (en) * | 2006-06-29 | 2008-01-17 | Aoi Electronics Co Ltd | Method for manufacturing semiconductor device, semiconductor device manufactured thereby, and sheet to be used therein |
JP2009060093A (en) * | 2007-08-06 | 2009-03-19 | Seiko Instruments Inc | Semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209731A (en) * | 1990-01-11 | 1991-09-12 | Japan Radio Co Ltd | Semiconductor-device mounting method |
JPH1168034A (en) * | 1997-08-25 | 1999-03-09 | Sanyo Electric Co Ltd | Semiconductor device |
JPH11233683A (en) * | 1998-02-10 | 1999-08-27 | Dainippon Printing Co Ltd | Resin-encapsulated type semiconductor device, circuit member used for the device, and manufacture thereof |
JP2000150765A (en) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | Semiconductor integrated circuit plastic package, ultra- compact lead frame for manufacture thereof, and its manufacture |
JP2001358276A (en) * | 2000-06-12 | 2001-12-26 | Mitsui High Tec Inc | Semiconductor device and lead frame |
JP2002083918A (en) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | Lead frame and semiconductor device |
JP2002110885A (en) * | 2000-09-26 | 2002-04-12 | Dainippon Printing Co Ltd | Frame for resin-sealed semiconductor device |
-
2003
- 2003-01-20 JP JP2003011648A patent/JP2004228167A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209731A (en) * | 1990-01-11 | 1991-09-12 | Japan Radio Co Ltd | Semiconductor-device mounting method |
JPH1168034A (en) * | 1997-08-25 | 1999-03-09 | Sanyo Electric Co Ltd | Semiconductor device |
JPH11233683A (en) * | 1998-02-10 | 1999-08-27 | Dainippon Printing Co Ltd | Resin-encapsulated type semiconductor device, circuit member used for the device, and manufacture thereof |
JP2000150765A (en) * | 1998-10-21 | 2000-05-30 | Amkor Technology Inc | Semiconductor integrated circuit plastic package, ultra- compact lead frame for manufacture thereof, and its manufacture |
JP2001358276A (en) * | 2000-06-12 | 2001-12-26 | Mitsui High Tec Inc | Semiconductor device and lead frame |
JP2002083918A (en) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | Lead frame and semiconductor device |
JP2002110885A (en) * | 2000-09-26 | 2002-04-12 | Dainippon Printing Co Ltd | Frame for resin-sealed semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008010632A (en) * | 2006-06-29 | 2008-01-17 | Aoi Electronics Co Ltd | Method for manufacturing semiconductor device, semiconductor device manufactured thereby, and sheet to be used therein |
JP4549318B2 (en) * | 2006-06-29 | 2010-09-22 | アオイ電子株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP2009060093A (en) * | 2007-08-06 | 2009-03-19 | Seiko Instruments Inc | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0149798B1 (en) | Semiconductor device and method of manufacture and lead frame | |
US20020030289A1 (en) | Wire arrayed chip size package and fabrication method thereof | |
US8105876B2 (en) | Leadframe for leadless package, structure and manufacturing method using the same | |
KR20000003743A (en) | Ball grid array package and method thereof | |
JP2004071947A (en) | Semiconductor device | |
JP4523138B2 (en) | Semiconductor device and lead frame used therefor | |
JP2004014801A (en) | Semiconductor device and its manufacturing device | |
JP4215814B2 (en) | Manufacturing method of semiconductor device | |
JP2004228167A (en) | Lead frame and semiconductor device using it | |
JP3247544B2 (en) | Semiconductor device | |
JP2008153709A (en) | Method of manufacturing semiconductor device | |
JP2004047715A (en) | Semiconductor connection relay member and semiconductor device | |
JP2507852B2 (en) | Semiconductor device | |
JP2004363224A (en) | Connection structure of semiconductor chip | |
JP4225794B2 (en) | Semiconductor device | |
JPH0661289A (en) | Semiconductor package and semiconductor module using same | |
JP3998528B2 (en) | Semiconductor device | |
KR100575859B1 (en) | ball grid array package | |
JP2007005746A (en) | Semiconductor device | |
JP2000068404A (en) | Substrate for bga package | |
JPH0964232A (en) | Ceramic package | |
JP2000150712A (en) | Mounting wiring board and mounted circuit device | |
KR19980083734A (en) | Thin Film Ball Grid Array Package with Improved Thermal Dissipation | |
JPS6224634A (en) | Semiconductor device | |
JPH09283690A (en) | Lead frame for semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |