JP2004207613A

JP2004207613A - 半導体装置及びその製造方法

Info

Publication number: JP2004207613A
Application number: JP2002377251A
Authority: JP
Inventors: Tsuguo Sebe; 紹夫瀬部; Hiroaki Nakaoka; 弘明中岡; Kentaro Nakanishi; 賢太郎中西; Atsuhiro Kajitani; 敦宏柁谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-12-26
Filing date: 2002-12-26
Publication date: 2004-07-22

Abstract

【課題】動作遅延が抑えられ、且つホットキャリアによる特性劣化が抑制された半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体装置は、半導体基板１上に設けられたゲート絶縁膜６ａと、ゲート絶縁膜６ａ上に設けられたゲート電極５ａと、ゲート電極６ａ及びゲート絶縁膜６ａの側面上に設けられ、窒素を含有するシリコン酸化膜からなるオフセットサイドウォール９ａと、オフセットサイドウォール９ａの側面上に設けられ、シリコン窒化膜からなるサイドウォール８とを備えている。オフセットサイドウォール９ａに窒素が導入されているので、ホットキャリアによる電気的特性の劣化が抑えられている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にダブルサイドウォール構造を有するＭＯＳトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
微細化に伴うＭＯＳトランジスタの信頼性を低下させる要因の１つにゲート絶縁膜へのホットキャリアの注入がある。半導体装置の寸法が小さくなると、ソース−ドレイン間のチャネル領域に沿った方向の電界が強くなり、チャネル領域に存在するキャリアがこの電界によって加速され高いエネルギーを持つようになる。このようなキャリアはホットキャリアと呼ばれる。このホットキャリアは、高いエネルギーを有しているので、半導体基板とゲート絶縁膜界面のエネルギー障壁を越えて容易にＭＯＳトランジスタのゲート絶縁膜に注入される。ゲート絶縁膜に注入されたキャリアは、ゲート絶縁膜中に捕獲されたり、界面準位を発生させて半導体の閾値電圧を変動させたりして、ＭＯＳトランジスタの電流駆動能力を低下させる。
【０００３】
以下、このようなホットキャリアによる信頼性の向上が図られた半導体装置について説明する（例えば、特許文献１参照）。
【０００４】
図９は、第１の従来例に係るＭＯＳトランジスタの構造を示す断面図である。
【０００５】
同図に示すように、従来のＭＯＳトランジスタは、Ｐ型シリコンからなる半導体基板１０１と、半導体基板１０１上に設けられ、酸化シリコンからなるゲート絶縁膜１０６ａと、ポリシリコンからなり、ゲート絶縁膜１０６ａ上に設けられたゲート電極１０５ａと、ゲート電極１０５ａの側面上に設けられた絶縁膜からなるサイドウォール１０８と、半導体基板１０１のうちゲート電極１０５ａの両側方に位置する領域に設けられ、ｎ型不純物を含む高濃度不純物拡散領域１０３と、半導体基板１０１のうち、高濃度不純物拡散領域１０３及びゲート絶縁膜１０６ａの端部に接する領域に設けられ、高濃度不純物拡散領域１０３よりも低濃度のｎ型不純物を含む低濃度不純物拡散領域１０２と、ゲート絶縁膜１０６ａのうちゲート電極１０５ａの両下端部の下に位置する領域に設けられた窒素含有領域１０６ｂとを備えている。また、半導体基板１０１の活性領域は、素子分離用絶縁膜１０４に囲まれている。
【０００６】
第１の従来例に係るＭＯＳトランジスタの特徴は、ゲート絶縁膜１０６ａに窒素含有領域１０６ｂが設けられていることである。ＭＯＳトランジスタの動作時には、ゲート絶縁膜のうち、ゲート電極の下端部の下に位置する領域に電界が集中するので、ホットキャリアが発生しやすくなっている。そのため、電界が集中しやすい領域に窒素を導入することにより、ホットキャリアがゲート絶縁膜１０６ａ中にトラップされるのを防ぐことができる。このように、第１の従来例に係るＭＯＳトランジスタでは、ホットキャリア耐性の向上が図られている。
【０００７】
次に、第１の従来例に係るＭＯＳトランジスタの製造方法について簡単に説明する。
【０００８】
図１０（ａ）〜（ｃ）及び図１１（ａ），（ｂ）は、第１の従来例に係るＭＯＳトランジスタの製造工程を示す断面図である。
【０００９】
まず、図１０（ａ）に示すように、Ｐ型の半導体基板１０１上に通常のトレンチ分離法により素子分離用絶縁膜１０４を形成した後、熱酸化法により、半導体基板１０１上に酸化膜１０６を形成する。その後、基板上にポリシリコン膜１０５を形成する。
【００１０】
続いて、図１０（ｂ）に示すように、ポリシリコン膜１０５の全面上にレジスト膜を塗布し、リソグラフィー技術を用いて所定の形状にパターニングを行う。次に、このレジスト膜をマスクにしてポリシリコン膜１０５及び酸化膜１０６のエッチングを行った後、レジスト膜を除去し、ゲート絶縁膜１０６ａとゲート電極１０５ａとを形成する。
【００１１】
次に、図１０（ｃ）に示すように、アンモニアを含む雰囲気中で基板を熱処理し、ゲート絶縁膜１０６ａのうち、ゲート電極１０５ａの下端部の下に位置する領域を窒化することにより窒素含有領域１０６ａを形成する。なお、この際には、ゲート電極１０５ａや半導体基板１０１の露出部分も窒化される（図示せず）。
【００１２】
次いで、図１１（ａ）に示すように、ゲート電極１０５ａをマスクとして半導体基板１０１に砒素イオンを注入し、半導体基板１０１のうち、ゲート電極１０５ａの両側下方に位置する領域にｎ型の低濃度不純物拡散領域１０２を形成する。
【００１３】
次に、図１１（ｂ）に示すように、ゲート電極１０５ａの側面上にサイドウォール１０８を形成する。図示しないが、その後、ゲート電極１０５ａ及びサイドウォール１０８をマスクとして半導体基板１０１に砒素イオンを注入し、ｎ型の高濃度不純物拡散領域１０３を形成する。そして、基板に熱処理を加えることにより、図９に示す従来のＭＯＳトランジスタが作製できる。
【００１４】
一方、素子の微細化が進む近年においては、図１２に示すような、いわゆるダブルサイドウォール構造を有するＭＯＳトランジスタが広く用いられてきている。
【００１５】
図１２は、第２の従来例に係るＭＯＳトランジスタの構造を示す断面図である。同図では、第１の従来例に係るＭＯＳトランジスタと同様の部材または領域については同じ符号を使用している。
【００１６】
図１２に示すように、第２の従来例に係るＭＯＳトランジスタは、Ｐ型シリコンからなる半導体基板１０１と、半導体基板１０１上に設けられたゲート絶縁膜１０６ａと、ゲート絶縁膜１０６ａの上に設けられたポリシリコンからなるゲート電極１０５ａと、ｎ型不純物を含み、半導体基板１０１のうちゲート電極１０５ａの両側下方に位置する領域に設けられた高濃度不純物拡散領域１０３と、高濃度不純物拡散領域１０３よりも低濃度のｎ型不純物を含み、半導体基板１０１のうちゲート電極１０５ａの両側下方に位置する領域に設けられた低濃度不純物拡散領域１０２と、ゲート電極１０５ａの側面上に設けられたオフセットサイドウォール１１９と、オフセットサイドウォール１１９の側面上に設けられたサイドウォール１１８とを備えている。オフセットサイドウォール１１９は例えばシリコン酸化物からなり、サイドウォール１１８はシリコン窒化物からなっている。
【００１７】
第２の従来例に係るＭＯＳトランジスタでは、第１の従来例に比べてゲート電極１０５ａと低濃度不純物拡散領域１０２とのオーバーラップ領域を小さくするために、サイドウォール１１８とオフセットサイドウォール１１９とが設けられている。このオーバーラップ領域が大きくなると、ゲート電極１０５ａと半導体基板１０１との間の寄生容量が増大し、回路遅延の原因となる。このため、第２の従来例に係るＭＯＳトランジスタでは寄生容量の低減が図られている。
【００１８】
次に、第２の従来例に係るＭＯＳトランジスタの製造方法について、簡単に説明する。
【００１９】
図１３（ａ）〜（ｃ）及び図１４（ａ），（ｂ）は、第２の従来例に係るＭＯＳトランジスタの製造工程を示す断面図である。
【００２０】
まず、図１３（ａ）に示すように、Ｐ型の半導体基板１０１上に公知のトレンチ分離法により素子分離用絶縁膜１０４を形成した後に、基板の熱酸化により酸化膜１０６を形成する。次いで、酸化膜１０６上にポリシリコン膜１０５を形成する。
【００２１】
次に、図１３（ｂ）に示すように、基板の上面全体にレジストを塗布し、リソグラフィー技術を用いて所定の形状にパターニングを行う。次に、このレジスト膜をマスクにしてポリシリコン膜１０５及び酸化膜１０６のエッチングを行い、不要となったレジストを除去することにより、ゲート電極１０５ａ及びゲート絶縁膜１０６ａをそれぞれ形成する。
【００２２】
次いで、図１３（ｃ）に示すように、ゲート電極１０５ａの側面上に酸化シリコンからなるオフセットサイドウォール１１９を形成する。
【００２３】
その後、図１４（ａ）に示すように、ゲート電極１０５ａ及びオフセットサイドウォール１１９をマスクとして、半導体基板１０１に砒素イオンを注入し、ｎ型不純物を含む低濃度不純物拡散領域１０２を形成する。
【００２４】
次に、図１４（ｂ）に示すように、オフセットサイドウォール１１９の側面上にシリコン窒化膜などからなるサイドウォール１１８を形成する。これに続き、ゲート電極１０５ａ及びオフセットサイドウォール１１９及びサイドウォール１１８をマスクにして砒素イオンを注入し、ｎ型の高濃度不純物拡散領域１０３を形成する（図示せず）。次いで、基板に熱処理を加えることにより、第２の従来例に係るＭＯＳトランジスタが作製できる。
【００２５】
【特許文献１】
特開平９−３１２３９３号公報（第１図、第３図〜第８図）
【００２６】
【発明が解決しようとする課題】
上述のように、第２の従来例に係るＭＯＳトランジスタは、ゲート電極１０５ａと低濃度不純物拡散領域１０２との間の容量が小さくできるので、第１の従来例に比べて動作遅延が抑えられている。
【００２７】
しかしながら、第２の従来例に係るＭＯＳトランジスタにおいては、ゲート絶縁膜がシリコン酸化膜で構成されているので、ホットキャリアによる不具合は改善されていない。そこで、本願発明者らは、第１の従来例と同様にゲート絶縁膜１０６ａのうち、ゲート電極１０５ａの両下端の下に位置する領域に窒素を導入することを試みたが、ホットキャリアによるＭＯＳトランジスタの性能劣化を十分に抑えることができなかった。
【００２８】
本発明は上記の不具合を解決するためになされたものであり、動作遅延が抑えられ、且つホットキャリアによる特性劣化が抑制された、信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板と、上記半導体基板上に設けられ、絶縁体からなるゲート絶縁膜と、上記ゲート絶縁膜上に設けられ、導電体からなるゲート電極と、上記ゲート電極及び上記ゲート絶縁膜の側面上に設けられ、窒素が導入された絶縁体からなる第１のサイドウォールと、第１のサイドウォールの側面上に設けられ、絶縁体からなる第２のサイドウォールと、上記半導体基板のうち、上記ゲート電極の両側下方に位置する領域に設けられ、第１導電型の不純物を含む第１の不純物拡散領域とを備えている。
【００３０】
これにより、第１のサイドウォールに窒素が導入されているので、例えば第１のサイドウォールがシリコン酸化膜から構成される場合に比べ、動作中に生じるホットキャリアが第１のサイドウォール内にトラップされにくくなっている。このため、本発明の半導体装置は、ホットキャリアによるしきい値の変化や動作性能の劣化が抑えられ、信頼性が向上している。また、本発明の半導体装置はダブルサイドウォール構造を有しているので、ゲート電極と第１の不純物拡散領域との間に生じる寄生容量が低減されているので、回路遅延が抑えられている。
【００３１】
上記第１のサイドウォールは、シリコン酸窒化膜からなっていることにより、ダブルサイドウォール構造を取る場合でも、ホットキャリアによる電気的特性の劣化を低減することができる。
【００３２】
上記ゲート絶縁膜のうち少なくとも一部にシリコン酸窒化物からなる窒素含有領域が設けられていることにより、第１のサイドウォールにトラップされるホットキャリアだけでなく、ゲート絶縁膜にトラップされるホットキャリアも低減することができるので、半導体基板とゲート絶縁膜間に生じる界面準位の発生も抑えられる。そのため、この構成によれば、動作時にホットキャリアが生じた場合に、より電気的特性の劣化を受けにくくすることができる。
【００３３】
上記ゲート絶縁膜のうち、上記第１の不純物拡散領域に接する両端部に上記窒素含有領域が設けられており、上記ゲート絶縁膜のうち、上記窒素含有領域以外の部分は、シリコン酸化膜からなっていることにより、ゲート絶縁膜の全域がシリコン酸化膜からなる構成に比べて、ホットキャリアによる性能劣化をより小さくすることができる。
【００３４】
上記半導体基板のうち、上記第２のサイドウォールの両側下方であって上記第１の不純物拡散領域に隣接する位置に設けられ、上記第１の不純物拡散領域よりも高濃度で第１導電型の不純物を含む第２の不純物拡散領域をさらに備えていることにより、いわゆるＬＤＤ（lightly-doped drain)構造となるので、耐圧を向上させることができる。
【００３５】
本発明の第１の半導体装置の製造方法は、半導体基板上に設けられ、絶縁体からなるゲート絶縁膜と、上記ゲート絶縁膜上に設けられ、導電体からなるゲート電極とを形成する工程（ａ）と、上記工程（ａ）の後に、基板上の全面に上記ゲート電極の露出面上及び上記半導体基板上にシリコン酸化膜を形成する工程（ｂ）と、上記シリコン酸化膜をエッチングして、上記ゲート電極の側面上に第１のサイドウォールを形成する工程（ｃ）と、上記第１のサイドウォール中に窒素を導入する工程（ｄ）と、上記ゲート電極及び上記第１のサイドウォールをマスクとして上記半導体基板に第１導電型の不純物イオンを注入し、第１の不純物拡散領域を形成する工程（ｅ）と、上記工程（ｄ）及び（ｅ）の後に、上記第１のサイドウォールの側面上に絶縁体からなる第２のサイドウォールを形成する工程（ｆ）とを含んでいる。
【００３６】
この方法により、工程（ｄ）でシリコン酸化膜からなる第１のサイドウォールに窒素を導入するので、第１のサイドウォールでのキャリアのトラップが低減され、ホットキャリアによる影響を受けにくい半導体装置を製造することができる。
【００３７】
上記工程（ｄ）では、アンモニア雰囲気中で上記半導体基板を加熱することにより上記第１のサイドウォール中に窒素を導入するので、簡便に第１のサイドウォールに窒素を導入することができる。
【００３８】
上記工程（ｄ）では、窒素イオンの斜めイオン回転注入により上記第１のサイドウォールに窒素を導入する場合、所望の量の窒素を所望の場所に制御性よく導入することができる。
【００３９】
上記工程（ｄ）では、窒素ラジカルを含むプラズマ中に上記半導体基板をさらすことにより上記第１のサイドウォールに窒素を導入する場合、アンモニア雰囲気中で加熱する方法に比べて低温での処理が可能となるので、しきい値制御用に半導体基板に不純物が注入されている際などには、該不純物の拡散を抑えることができる。
【００４０】
上記工程（ａ）の後、上記工程（ｂ）の前に、上記ゲート絶縁膜の両端部に窒素を導入する工程をさらに含み、上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっていることにより、ゲート絶縁膜の全域がシリコン酸化膜からなる構成に比べて、さらにホットキャリアによる性能の劣化を受けにくい半導体装置を製造することができる。
【００４１】
上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっており、上記工程（ｄ）では、窒素イオンの斜めイオン回転注入により、上記第１のサイドウォールに窒素を導入すると同時に上記ゲート絶縁膜の両端部に窒素を導入する場合、より少ない工程でホットキャリアによる性能の劣化を受けにくい半導体装置を製造することができる。
【００４２】
上記工程（ｆ）の後に、上記ゲート電極，上記第１のサイドウォール及び上記第２のサイドウォールをマスクとして第１導電型の不純物イオンを上記半導体基板に注入し、上記第１の不純物拡散領域よりも高濃度の不純物イオンを含む第２の不純物拡散領域を形成することにより、耐圧性を向上させたＬＤＤ構造を有する半導体装置を製造することができる。
【００４３】
本発明の第２の半導体装置の製造方法は、半導体基板上に設けられ、絶縁体からなるゲート絶縁膜と、上記ゲート絶縁膜上に設けられ、導電体からなるゲート電極とを形成する工程（ａ）と、上記工程（ａ）の後に、基板上の全面に上記ゲート電極の露出面上及び上記半導体基板上にシリコン酸化膜を形成する工程（ｂ）と、上記シリコン酸化膜に窒素を導入し、窒素含有酸化膜を形成する工程（ｃ）と、上記窒素含有酸化膜をエッチングして、上記ゲート電極の側面上に第１のサイドウォールを形成する工程（ｄ）と、上記ゲート電極及び上記第１のサイドウォールをマスクとして上記半導体基板に第１導電型の不純物イオンを注入し、第１の不純物拡散領域を形成する工程（ｅ）と、上記工程（ｅ）の後に、上記第１のサイドウォールの側面上に絶縁体からなる第２のサイドウォールを形成する工程（ｆ）とを含んでいる。
【００４４】
この方法により、工程（ｃ）でシリコン酸化膜に窒素が導入されるので、第１のサイドウォールの構成材料を窒素含有酸化膜とすることができ、ホットキャリアによる影響を受けにくい半導体装置を製造することができる。
【００４５】
上記工程（ｃ）では、アンモニア雰囲気中で上記半導体基板を加熱することにより上記シリコン酸化膜に窒素を導入してもよい。
【００４６】
上記工程（ｃ）では、窒素イオンの斜めイオン回転注入により上記シリコン酸化膜に窒素を導入してもよい。
【００４７】
また、上記工程（ｃ）では、窒素ラジカルを含むプラズマ中に上記半導体基板をさらすことにより上記シリコン酸化膜に窒素を導入してもよい。
【００４８】
上記工程（ａ）の後、上記工程（ｂ）の前に、上記ゲート絶縁膜の両端部に窒素を導入する工程をさらに含み、上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっていることにより、さらにホットキャリアによる性能の劣化を受けにくい半導体装置を製造することができる。
【００４９】
上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっており、上記工程（ｃ）では、窒素イオンの斜めイオン回転注入により、上記第１のサイドウォールに窒素を導入すると同時に上記ゲート絶縁膜の両端部に窒素を導入する場合、より少ない工程でホットキャリアによる性能の劣化を受けにくい半導体装置を製造することができる。
【００５０】
上記工程（ｆ）の後に、上記ゲート電極，上記第１のサイドウォール及び上記第２のサイドウォールをマスクとして第１導電型の不純物イオンを上記半導体基板に注入し、上記第１の不純物拡散領域よりも高濃度の不純物イオンを含む第２の不純物拡散領域を形成することにより、耐圧性を向上させたＬＤＤ構造を有する半導体装置を製造することができる。
【００５１】
【発明の実態の形態】
−不具合の原因についての検討−
まず、本願発明者らは、図１２に示す第２の従来例において、ホットキャリアによる特性劣化が生じやすくなる原因について調べた。その結果、第２の従来例に係るＭＯＳトランジスタにおいては、ホットキャリアがオフセットサイドウォール１１９の下部にトラップされることによって、半導体基板１０１とオフセットサイドウォール１１９との間に界面準位が発生し、電気的特性が劣化することが分かった。これは、オフセットサイドウォール１１９が酸化シリコンから構成されているために生じると考えられる。そこで、本願発明者らは、オフセットサイドウォール１１９にトラップされるキャリアを低減する手段を考え、本発明に想到した。
【００５２】
以下、図を参照して、本発明の実施形態に係る半導体装置及びその製造方法について説明する。
【００５３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＯＳトランジスタの構造を示す断面図である。本実施形態のＭＯＳトランジスタの特徴は、オフセットサイドウォール９ａとサイドウォール８のダブルサイドウォール構造を有し、オフセットサイドウォール９ａに窒素が導入されていることである。
【００５４】
すなわち、図１に示すように、本実施形態のＭＯＳトランジスタは、活性領域を有し、Ｐ型シリコンからなる半導体基板１と、半導体基板１の活性領域上に設けられた厚さ３ｎｍのゲート絶縁膜６ａと、ゲート絶縁膜６ａ上に設けられたポリシリコンからなるゲート電極５ａと、半導体基板１上に設けられ、且つゲート電極５ａ及びゲート絶縁膜６ａの側面上に形成されたオフセットサイドウォール９ａと、半導体基板１上に設けられ、オフセットサイドウォール９ａの側面上に形成されたサイドウォール８とを備えている。また、半導体基板１のうち、ゲート電極５ａの両側方に位置する領域には、例えば５×１０¹⁸ｃｍ^-3程度の低濃度でＮ型不純物を含む低濃度不純物拡散領域２と、低濃度不純物拡散領域２と接し、例えば５×１０²⁰ｃｍ^-3程度の高濃度でＮ型不純物を含む高濃度不純物拡散領域３とがそれぞれ設けられている。そして、活性領域は、素子分離用絶縁膜４に囲まれている。
【００５５】
また、オフセットサイドウォール９ａは約１０ｎｍの厚み（ゲート長方向の幅）を有し、窒素を含有した酸化膜（窒素含有酸化膜）からなっている。一方、サイドウォール８は例えばシリコン窒化膜からなっている。
【００５６】
上述のように、本実施形態のＭＯＳトランジスタは、窒素含有酸化膜からなるオフセットサイドウォール９ａを有しているので、第２の従来例に係るＭＯＳトランジスタに比べ、ホットキャリアがオフセットサイドウォール９ａ中にトラップされにくくなっている。従って、本実施形態のＭＯＳトランジスタでは、ホットキャリアによるしきい値の変動や電流駆動特性の変化などを受けにくく、信頼性の向上が図られている。
【００５７】
加えて、本実施形態のＭＯＳトランジスタは、第２の従来例に係るＭＯＳトランジスタと同様に低濃度不純物拡散領域２とゲート電極５ａとのオーバーラップが小さくなっているので、第１の従来例と比べて動作速度が向上している。
【００５８】
次に、本実施形態のＭＯＳトランジスタの製造方法について、図を用いて説明する。
【００５９】
図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）は、本実施形態のＭＯＳトランジスタの製造工程を示す断面図である。
【００６０】
まず、図２（ａ）に示すように、Ｐ型の半導体基板１上に公知のトレンチ分離法により素子分離用絶縁膜４を形成後、熱酸化により半導体基板１上に酸化膜６を形成する。その後、基板上に厚さ１６０ｎｍ程度のポリシリコン膜５を形成する。
【００６１】
次に、図２（ｂ）に示すように、ポリシリコン膜５の上面全体にレジスト（図示せず）を塗布し、リソグラフィー技術を用いて所定の形状にパターニングを行う。次に、このレジスト膜をマスクにしてポリシリコン膜５及び酸化膜６のエッチングを行い、不要となったレジストを除去して、ゲート電極５ａ及びゲート絶縁膜６ａをそれぞれ形成する。
【００６２】
次に、図２（ｃ）に示すように、ＣＶＤ（Chemical Vapor Deposition)法によって基板上に厚さ約１４ｎｍのシリコン酸化膜９を形成する。なお、ここで堆積するシリコン酸化膜９は、例えば高温で堆積したＨＴＯ膜（High temperature oxcide)である。
【００６３】
次いで、図２（ｄ）に示すように、酸化膜９をエッチバックすることにより、ゲート電極５ａ及びゲート絶縁膜６ａの側面上に酸化膜からなるオフセットサイドウォール９Ａを残す。ここで、オフセットサイドウォール９Ａの幅は、約１０ｎｍとなる。
【００６４】
次に、図３（ａ）に示すように、アンモニア（ＮＨ₃）を含む雰囲気中、６００℃以上９００℃以下の温度で基板を熱処理する。これにより、酸化膜からなるオフセットサイドウォール９Ａに窒素が導入され、窒素含有酸化膜からなるオフセットサイドウォール９ａとなる。なお、本工程では、半導体基板１の露出部及びゲート電極５ａの露出部にも窒素が導入されるが、発明の本質ではないので図示していない。
【００６５】
次に、図３（ｂ）に示すように、ゲート電極５ａ及びオフセットサイドウォール９ａをマスクとして半導体基板１に砒素イオンなどのＮ型不純物イオンを注入し、低濃度不純物拡散領域２を形成する。ここでは、オフセットサイドウォール９ａの厚みの分、上面から見た場合の低濃度不純物拡散領域２とゲート電極５ａとのオーバーラップが小さくなっている。
【００６６】
続いて、図３（ｃ）に示すように、基板全体に厚さ約６０ｎｍのシリコン窒化膜を堆積後、該シリコン窒化膜をエッチバックすることにより、オフセットサイドウォール９ａの側面上にサイドウォール８を形成する。その後、ゲート電極５ａ，オフセットサイドウォール９ａ及びサイドウォール８をマスクとして砒素イオンを注入し、高濃度不純物拡散領域３を形成する（図示せず）。これに続いて、基板に熱処理を加えることにより、図１に示す本実施形態のＭＯＳトランジスタが作製できる。
【００６７】
本実施形態のＭＯＳトランジスタの製造方法では、酸化膜からなるオフセットサイドウォール９Ａを形成した後に、図３（ａ）に示す工程で、窒素を導入することによって窒素含有酸化膜からなるオフセットサイドウォール９ａにしている。この方法をとるのは、シリコン酸窒化膜を直接ＣＶＤ法などで堆積するのが困難であるためである。
【００６８】
また、上述の方法では、オフセットサイドウォール９Ａへの窒素の導入を酸化膜９のエッチバック後に行っているが、図２（ｃ）に示す酸化膜９の形成工程の後、酸化膜９のエッチバック前に行ってもよい。この場合には、半導体基板１の露出部やゲート電極５ａの上面部に窒化膜が形成されることはない。ただし、酸化膜９のエッチバック後に窒素を導入する方法の方が、酸化膜９のエッチングを制御性良く行なうことができるので好ましい。
【００６９】
なお、以上の説明では、Ｎ型のＭＯＳトランジスタの場合についてのみ示したが、Ｐ型のＭＯＳトランジスタの場合にも、同様の工程により窒素含有酸化膜からなるオフセットサイドウォールを形成することができる。
【００７０】
また、本実施形態では、ＭＯＳＦＥＴを用いて説明したが、フラッシュＥＥＰＲＯＭでも上述と同様な方法でダブルサイドウォール構造を形成すれば、同様な効果を得ることができる。
【００７１】
（第２の実施形態）
本発明の第２の実施形態に係るＭＯＳトランジスタの製造方法について以下に説明する。
【００７２】
本実施形態のＭＯＳトランジスタの製造方法は、オフセットサイドウォール９Ａへの窒素の導入工程のみ第１の実施形態の方法と異なり、それ以外の工程は第１の実施形態の方法と同じである。
【００７３】
すなわち、図２（ａ）に示すように、Ｐ型の半導体基板１上に公知のトレンチ分離法により素子分離用絶縁膜４を形成後、熱酸化により半導体基板１上に酸化膜６を形成する。その後、基板上にポリシリコン膜５を形成する。
【００７４】
次に、図２（ｂ）に示すように、ポリシリコン膜５の上面全体にレジスト（図示せず）を塗布し、リソグラフィー技術を用いて所定の形状にパターニングを行う。次に、このレジスト膜をマスクにしてポリシリコン膜５及び酸化膜６のエッチングを行い、不要となったレジストを除去して、ゲート電極５ａ及びゲート絶縁膜６ａをそれぞれ形成する。
【００７５】
次に、図２（ｃ）に示すように、ＣＶＤ法によって基板上にＨＴＯからなる酸化膜９を形成する。
【００７６】
次いで、図２（ｄ）に示すように、酸化膜９をエッチバックすることにより、ゲート電極５ａ及びゲート絶縁膜６ａの側面上にオフセットサイドウォール９Ａを残す。
【００７７】
次に、オフセットサイドウォール９Ａに窒素を導入する。
【００７８】
図４は、本実施形態のＭＯＳトランジスタの製造方法における、斜めイオン注入工程を示す断面図である。
【００７９】
同図に示す工程では、基板に対して３度以上４５度以下傾けた位置から、基板を回転させながら窒素イオンを注入する。これによって、オフセットサイドウォール９Ａに窒素が導入される。この際の窒素イオンの注入量は５×１０¹⁴ｃｍ^-2以上１×１０¹⁶ｃｍ^-2以下とするのが好ましく、注入エネルギーは５ｋｅＶ以上２０ｋｅＶ以下とするのが好ましい。これにより、オフセットサイドウォール９Ａを構成する酸化膜に窒素が導入されて、窒素含有酸化膜からなオフセットサイドウォール９ａとなる。ここで、注入エネルギーを大きくする場合には、後に説明するように、ゲート絶縁膜６ａの両端部にも窒素イオンが注入される。
【００８０】
なお、本工程の後、図３（ｂ），（ｃ）に示すように、Ｎ型イオンの注入による低濃度不純物拡散領域２の形成工程、シリコン窒化膜からなるサイドウォール８の形成工程、高濃度不純物拡散領域３の形成工程及び熱処理による不純物の活性化工程を順に経て本実施形態のＭＯＳトランジスタ（第１の実施形態のＭＯＳトランジスタ）が作製される。なお、高濃度不純物拡散領域３を形成後の熱処理は、オフセットサイドウォール９ａに導入された窒素に対する熱処理も兼ねている。
【００８１】
以上の窒素注入によって形成した窒素含有酸化膜からなるオフセットサイドウォール９ａの場合でも、第１の実施形態の方法と同様に、ホットキャリアのオフセットサイドウォール９ａへのトラップによる電気的特性の変化が抑えられた信頼性の高いＭＯＳトランジスタを作製することができる。
【００８２】
特に、本実施形態のＭＯＳトランジスタの製造方法では、イオン注入によりオフセットサイドウォール９Ａに窒素を導入するので、導入する窒素量の制御が容易になっている。また、オフセットサイドウォール９Ａの膜厚に合わせて注入エネルギーを調節できるので、オフセットサイドウォール９ａ膜中の窒素プロファイルを任意に制御できる。なお、窒素イオンの注入エネルギーをより大きくすることで、オフセットサイドウォール９ａだけでなくゲート絶縁膜６ａの両端部にも同時に窒素を導入することができる。
【００８３】
また、上述の説明において、図４に示す窒素イオンの注入工程で形成するレジストマスクを図３（ｂ）に示す低濃度不純物拡散領域２の形成工程でも利用することができる。これにより、別々にマスクを形成する場合に比べ、工程数を減らすことができる。また、所定の領域にレジストをパターニングする工程をイオン注入の前に追加するだけで、例えばＮＭＯＳ領域のみ、例えばＩ／Ｏ領域（入出力回路領域）のみのオフセットサイドウォールに窒素を含有させることができる。
【００８４】
なお、本実施形態の方法においても、窒素イオンの注入工程を、酸化膜９の形成後、該酸化膜９のエッチバック前に行ってもよい。ただし、酸化膜９のエッチバック後に窒素を導入する方法の方が、酸化膜９のエッチングを制御性良く行なうことができるのでより好ましい。
【００８５】
（第３の実施形態）
本発明の第３の実施形態として、第１の実施形態のＭＯＳトランジスタのさらに別の製造方法について説明する。
【００８６】
本実施形態のＭＯＳトランジスタの製造方法では、オフセットサイドウォール９ａへの窒素導入をプラズマ窒化で行い、それ以外の工程は、第１及び第２の実施形態の方法と同様である。
【００８７】
すなわち、図２（ａ）に示すように、Ｐ型の半導体基板１上に公知のトレンチ分離法により素子分離用絶縁膜４を形成後、熱酸化により半導体基板１上に酸化膜６を形成する。その後、基板上にポリシリコン膜５を形成する。
【００８８】
次に、図２（ｂ）に示すように、ポリシリコン膜５の上面全体にレジスト（図示せず）を塗布し、リソグラフィー技術を用いて所定の形状にパターニングを行う。次に、このレジスト膜をマスクにしてポリシリコン膜５及び酸化膜６のエッチングを行い、不要となったレジストを除去して、ゲート電極５ａ及びゲート絶縁膜６ａをそれぞれ形成する。
【００８９】
次に、図２（ｃ）に示すように、ＣＶＤ法によって基板上にＨＴＯからなる酸化膜９を形成する。
【００９０】
次いで、図２（ｄ）に示すように、酸化膜９をエッチバックすることにより、ゲート電極５ａ及びゲート絶縁膜６ａの側面上にオフセットサイドウォール９Ａを残す。
【００９１】
次に、オフセットサイドウォール９Ａに窒素を導入する。
【００９２】
図５は、本実施形態のＭＯＳトランジスタの製造方法における、プラズマ窒化工程を示す断面図である。
【００９３】
本工程では、図５に示すように、窒素ラジカルを含むプラズマ中に基板をさらすことにより、オフセットサイドウォール９Ａを窒化する。この際には、例えば、圧力を約１．２７Ｐａ（９５０ｍＴｏｒｒ）、温度を２００℃以上４００℃以下、処理時間を２０ｓｅｃとすることが好ましい。また、アルゴン（Ａｒ）ガスと窒素（Ｎ₂）ガスの流量は、それぞれ２．０×１０³ｍｌ／ｍｉｎと１．５×１０²ｍｌ／ｍｉｎとし、パワーは１．５ｋＷとするのが好ましい。本工程では、反応性の高い窒素プラズマによってオフセットサイドウォール９Ａの側面を含む基板の表面から急速に窒化が進む。
【００９４】
なお、本工程の後、図３（ｂ），（ｃ）に示すように、Ｎ型イオンの注入による低濃度不純物拡散領域２の形成工程、シリコン窒化膜からなるサイドウォール８の形成工程、高濃度不純物拡散領域３の形成工程及び熱処理による不純物の活性化工程を順に経て本実施形態のＭＯＳトランジスタ（第１の実施形態のＭＯＳトランジスタ）が作製される。
【００９５】
以上のプラズマ窒化によって形成した窒素含有酸化膜からなるオフセットサイドウォール９ａの場合でも、ホットキャリアのオフセットサイドウォール９ａへのトラップによる電気的特性の変化が抑えられた信頼性の高いＭＯＳトランジスタを作製することができる。
【００９６】
これに加え、本実施形態の方法によれば、プラズマ窒化を行なうことで、第１の実施形態の方法に比べ、低温でオフセットサイドウォール９ａに窒素を導入することができるので、半導体基板１内に注入されたしきい値制御用不純物などの拡散を防止することができる。
【００９７】
（第４の実施形態）
本発明の第４の実施形態として、オフセットサイドウォールだけでなくゲート絶縁膜の両端部にも窒素が導入されたＭＯＳトランジスタ及びその製造方法を説明する。
【００９８】
図６は、本発明の第４の実施形態に係るＭＯＳトランジスタの構造を示す断面図である。
【００９９】
同図に示すように、本実施形態のＭＯＳトランジスタは、活性領域を有し、Ｐ型シリコンからなる半導体基板１と、半導体基板１の活性領域上に設けられた厚さ３ｎｍのゲート絶縁膜６ａと、ゲート絶縁膜６ａ上に設けられたポリシリコンからなるゲート電極５ａと、半導体基板１上に設けられ、且つゲート電極５ａ及びゲート絶縁膜６ａの側面上に形成されたオフセットサイドウォール９ａと、半導体基板１上に設けられ、オフセットサイドウォール９ａの側面上に形成されたサイドウォール８とを備えている。また、半導体基板１のうち、ゲート電極５ａの両側方に位置する領域には、例えば５×１０¹⁸ｃｍ^-3程度の低濃度でＮ型不純物を含む低濃度不純物拡散領域２と、低濃度不純物拡散領域２と接し、例えば５×１０²⁰ｃｍ^-3程度の高濃度でＮ型不純物を含む高濃度不純物拡散領域３とがそれぞれ設けられている。そして、活性領域は、素子分離用絶縁膜４に囲まれている。また、オフセットサイドウォール９ａは約１０ｎｍの厚みを有し、窒素含有酸化膜からなっている。
【０１００】
そして、本実施形態のＭＯＳトランジスタにおいては、ゲート絶縁膜６ａのうち両端部、すなわち低濃度不純物拡散領域２と接する部分に窒素含有領域６ｂが設けられ、ゲート絶縁膜６ａのそれ以外の部分はシリコン酸化膜からなっている。
【０１０１】
このため、本実施形態のＭＯＳトランジスタでは、ホットキャリアがオフセットサイドウォール９ａだけでなくゲート絶縁膜６ａの両端部にもトラップされにくくなっている。そのため、本実施形態のＭＯＳトランジスタでは、ホットキャリアが生じた場合の電気的特性の劣化が第１の実施形態のＭＯＳトランジスタに比べてさらに効果的に低減されている。
【０１０２】
次に、本実施形態のＭＯＳトランジスタの製造方法について説明する。
【０１０３】
図７（ａ）〜（ｄ）及び図８（ａ）〜（ｄ）は、本実施形態のＭＯＳトランジスタの製造工程を示す断面図である。
【０１０４】
まず、図７（ａ）に示すように、Ｐ型の半導体基板１上に公知のトレンチ分離法により素子分離用絶縁膜４を形成後、熱酸化により半導体基板１上に酸化膜６を形成する。その後、基板上に厚さ１６０ｎｍ程度のポリシリコン膜５を形成する。
【０１０５】
次に、図７（ｂ）に示すように、ポリシリコン膜５の上面全体にレジスト（図示せず）を塗布し、リソグラフィー技術を用いて所定の形状にパターニングを行う。次に、このレジスト膜をマスクにしてポリシリコン膜５及び酸化膜６のエッチングを行い、不要となったレジストを除去して、ゲート電極５ａ及びゲート絶縁膜６ａをそれぞれ形成する。ここまでの工程は第１の実施形態と同様である。
【０１０６】
次に、図７（ｃ）に示すように、アンモニア雰囲気中で基板を熱処理してゲート絶縁膜６ａの両端部に窒素を導入し、窒素含有領域６ｂを形成する。ただし、この方法に代えて、プラズマ窒化や窒素イオンの注入などの窒素導入法を用いてもよい。
【０１０７】
続いて、図７（ｄ）に示すように、ＣＶＤ法によって基板上に厚さ約１４ｎｍの酸化膜９を形成する。
【０１０８】
次いで、図８（ａ）に示すように、酸化膜９をエッチバックすることにより、ゲート電極５ａ及びゲート絶縁膜６ａの側面上にオフセットサイドウォール９Ａを残す。
【０１０９】
次に、図８（ｂ）に示すように、オフセットサイドウォール９Ａに窒素を導入する。ここで、窒素の導入方法としては、第１〜第３の実施形態で説明したいずれの方法を用いてもよい。すなわち、アンモニア雰囲気中での熱処理、窒素イオンの斜めイオン注入及び窒素プラズマ処理のいずれを用いてもよい。これにより、オフセットサイドウォール９Ａに窒素が導入され、窒素含有酸化膜からなるオフセットサイドウォール９ａとなる。
【０１１０】
次いで、図８（ｃ）に示すように、ゲート電極５ａ及びオフセットサイドウォール９ａをマスクとして半導体基板１に砒素イオンなどのＮ型不純物イオンを注入し、低濃度不純物拡散領域２を形成する。
【０１１１】
次に、図８（ｄ）に示すように、基板全体に厚さ約６０ｎｍのシリコン窒化膜を堆積後、該シリコン窒化膜をエッチバックすることにより、オフセットサイドウォール９ａの側面上にサイドウォール８を形成する。その後、ゲート電極５ａ，オフセットサイドウォール９ａ及びサイドウォール８をマスクとして砒素イオンを注入し、高濃度不純物拡散領域３を形成する（図示せず）。これに続いて、基板に熱処理を加えることにより、図６に示す本実施形態のＭＯＳトランジスタが作製できる。
【０１１２】
なお、上述の説明では、ゲート絶縁膜６ａの両端部に窒素を導入する工程とオフセットサイドウォール９ａに窒素を導入する工程とを別々に行う例を示したが、斜めイオン注入回転法を用いる場合には、両工程を同時に行なうことができる。その場合には、図７（ｃ）に示す工程を行わず、図８（ｂ）に示す工程においてゲート絶縁膜９ａの端部に到達できるだけのエネルギーで窒素イオンを注入すればよい。この際には、注入エネルギーを２０ｋｅＶ程度とし、基板に対して３度以上４５度以下傾けた位置から注入する。
この方法によれば、より少ない工程で本実施形態のＭＯＳトランジスタを製造することが可能となる。
【０１１３】
また、本実施形態のＭＯＳトランジスタでは、ゲート絶縁膜６ａのうち端部に窒素含有領域６ｂが設けられていたが、ゲート絶縁膜６ａ全体に窒素を含むシリコン酸窒化膜からなる窒素含有領域６ｂであってもよい。このようなＭＯＳ（ＭＩＳ）トランジスタにおいては、ホットキャリアによる性能の低下はより低減される。なお、図７（ｃ）に示す工程を行う代わりに、図７（ａ）に示す工程において、酸化膜６の形成後、ポリシリコン膜５の形成前に窒素を導入する工程を行なうこと等によりこのＭＩＳトランジスタを作製できる。
【０１１４】
【発明の効果】
本発明の第１の半導体装置は、ゲート電極の側面を覆うオフセットサイドウォールと、オフセットサイドウォールの側面上に設けられたサイドウォールとを備えたＭＯＳトランジスタであって、オフセットサイドウォールに窒素が導入されている。そのため、オフセットサイドウォールにキャリアがトラップされにくくなっているので、ホットキャリアの注入による電気的特性の劣化が低減することができる。
【０１１５】
本発明の第２の半導体装置は、ゲート電極の側面を覆うオフセットサイドウォールと、オフセットサイドウォールの側面上に設けられたサイドウォールとを備えたＭＯＳトランジスタであって、オフセットサイドウォール及びゲート絶縁膜の両端部に窒素が導入されている。これにより、オフセットサイドウォールだけでなく、ゲート絶縁膜の両端部にキャリアがトラップされにくくなっているので、ホットキャリアの注入による電気的特性の劣化をより効果的に低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＯＳトランジスタの構造を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態に係るＭＯＳトランジスタの製造工程のうち、オフセットサイドウォールを形成するまでの工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＭＯＳトランジスタの製造工程のうち、サイドウォールを形成するまでの工程を示す断面図である。
【図４】本発明の第２の実施形態に係るＭＯＳトランジスタの製造方法における、斜めイオン注入工程を示す断面図である。
【図５】本発明の第３の実施形態に係るＭＯＳトランジスタの製造方法における、プラズマ窒化工程を示す断面図である。
【図６】本発明の第４の実施形態に係るＭＯＳトランジスタの構造を示す断面図である。
【図７】（ａ）〜（ｄ）は、第４の実施形態に係るＭＯＳトランジスタの製造工程のうち、酸化膜を形成する工程までを示す断面図である。
【図８】（ａ）〜（ｄ）は、第４の実施形態に係るＭＯＳトランジスタの製造工程のうち、サイドウォールを形成するまでの工程を示す断面図である。
【図９】第１の従来例に係るＭＯＳトランジスタの構造を示す断面図である。
【図１０】（ａ）〜（ｃ）は、第１の従来例に係るＭＯＳトランジスタの製造工程のうち、ゲート絶縁膜に窒素を導入するまでを示す断面図である。
【図１１】（ａ），（ｂ）は、第１の従来例に係るＭＯＳトランジスタの製造工程のうち、サイドウォールを形成するまでを示す断面図である。
【図１２】第２の従来例に係るＭＯＳトランジスタの構造を示す断面図である。
【図１３】（ａ）〜（ｃ）は、第２の従来例に係るＭＯＳトランジスタの製造工程のうち、オフセットサイドウォールを形成するまでを示す断面図である。
【図１４】（ａ），（ｂ）は、第２の従来例に係るＭＯＳトランジスタの製造工程のうち、サイドウォールを形成するまでを示す断面図である。
【符号の説明】
１半導体基板
２低濃度不純物拡散領域
３高濃度不純物拡散領域
４素子分離用絶縁膜
５ポリシリコン膜
５ａゲート電極
６酸化膜
６ａゲート絶縁膜
６ｂ窒素導入領域
８サイドウォール
９酸化膜
９Ａオフセットサイドウォール（酸化膜）
９ａオフセットサイドウォール（窒素含有酸化膜）

Claims

半導体基板と、
上記半導体基板上に設けられ、絶縁体からなるゲート絶縁膜と、
上記ゲート絶縁膜上に設けられ、導電体からなるゲート電極と、
上記ゲート電極及び上記ゲート絶縁膜の側面上に設けられ、窒素が導入された絶縁体からなる第１のサイドウォールと、
第１のサイドウォールの側面上に設けられ、絶縁体からなる第２のサイドウォールと、
上記半導体基板のうち、上記ゲート電極の両側下方に位置する領域に設けられ、第１導電型の不純物を含む第１の不純物拡散領域と
を備えている半導体装置。
請求項１に記載の半導体装置において、
上記第１のサイドウォールは、シリコン酸窒化膜からなっていることを特徴とする半導体装置。
請求項１または２に記載の半導体装置において、
上記ゲート絶縁膜のうち少なくとも一部に窒素含有領域が設けられていることを特徴とする半導体装置。
請求項３に記載の半導体装置において、
上記ゲート絶縁膜のうち、上記第１の不純物拡散領域に接する両端部に上記窒素含有領域が設けられており、
上記ゲート絶縁膜のうち、上記窒素含有領域以外の部分は、シリコン酸化膜からなっていることを特徴とする半導体装置。
請求項１〜４のうちいずれか１つに記載の半導体装置において、
上記半導体基板のうち、上記第２のサイドウォールの両側下方であって上記第１の不純物拡散領域に隣接する位置に設けられ、上記第１の不純物拡散領域よりも高濃度で第１導電型の不純物を含む第２の不純物拡散領域をさらに備えていることを特徴とする半導体装置。
半導体基板上に設けられ、絶縁体からなるゲート絶縁膜と、上記ゲート絶縁膜上に設けられ、導電体からなるゲート電極とを形成する工程（ａ）と、
上記工程（ａ）の後に、基板上の全面にシリコン酸化膜を形成する工程（ｂ）と、
上記シリコン酸化膜をエッチングして、上記ゲート電極の側面上に第１のサイドウォールを形成する工程（ｃ）と、
上記第１のサイドウォール中に窒素を導入する工程（ｄ）と、
上記ゲート電極及び上記第１のサイドウォールをマスクとして上記半導体基板に第１導電型の不純物イオンを注入し、第１の不純物拡散領域を形成する工程（ｅ）と、
上記工程（ｄ）及び（ｅ）の後に、上記第１のサイドウォールの側面上に絶縁体からなる第２のサイドウォールを形成する工程（ｆ）と
を含む半導体装置の製造方法。
請求項６に記載の半導体装置の製造方法において、
上記工程（ｄ）では、アンモニア雰囲気中で上記半導体基板を加熱することにより上記第１のサイドウォール中に窒素を導入することを特徴とする半導体装置の製造方法。
請求項６に記載の半導体装置の製造方法において、
上記工程（ｄ）では、窒素イオンの斜めイオン回転注入により上記第１のサイドウォール中に窒素を導入することを特徴とする半導体装置の製造方法。
請求項６に記載の半導体装置の製造方法において、
上記工程（ｄ）では、窒素ラジカルを含むプラズマ中に上記半導体基板をさらすことにより上記第１のサイドウォール中に窒素を導入することを特徴とする半導体装置の製造方法。
請求項６〜９のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ａ）の後、上記工程（ｂ）の前に、上記ゲート絶縁膜の両端部に窒素を導入する工程をさらに含み、
上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっていることを特徴とする半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、
上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっており、
上記工程（ｄ）では、窒素イオンの斜めイオン回転注入により、上記第１のサイドウォールに窒素を導入すると同時に上記ゲート絶縁膜の両端部に窒素を導入することを特徴とする半導体装置の製造方法。
請求項６〜１１のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ｆ）の後に、上記ゲート電極，上記第１のサイドウォール及び上記第２のサイドウォールをマスクとして第１導電型の不純物イオンを上記半導体基板に注入し、上記第１の不純物拡散領域よりも高濃度の不純物イオンを含む第２の不純物拡散領域を形成することを特徴とする半導体装置の製造方法。
半導体基板上に設けられ、絶縁体からなるゲート絶縁膜と、上記ゲート絶縁膜上に設けられ、導電体からなるゲート電極とを形成する工程（ａ）と、
上記工程（ａ）の後に、基板上の全面にシリコン酸化膜を形成する工程（ｂ）と、
上記シリコン酸化膜に窒素を導入し、窒素含有酸化膜を形成する工程（ｃ）と、
上記窒素含有酸化膜をエッチングして、上記ゲート電極の側面上に第１のサイドウォールを形成する工程（ｄ）と、
上記ゲート電極及び上記第１のサイドウォールをマスクとして上記半導体基板に第１導電型の不純物イオンを注入し、第１の不純物拡散領域を形成する工程（ｅ）と、
上記工程（ｅ）の後に、上記第１のサイドウォールの側面上に絶縁体からなる第２のサイドウォールを形成する工程（ｆ）と
を含む半導体装置の製造方法。
請求項１３に記載の半導体装置の製造方法において、
上記工程（ｃ）では、アンモニア雰囲気中で上記半導体基板を加熱することにより上記シリコン酸化膜に窒素を導入することを特徴とする半導体装置の製造方法。
請求項１３に記載の半導体装置の製造方法において、
上記工程（ｃ）では、窒素イオンの斜めイオン回転注入により上記シリコン酸化膜に窒素を導入することを特徴とする半導体装置の製造方法。
請求項１３に記載の半導体装置の製造方法において、
上記工程（ｃ）では、窒素ラジカルを含むプラズマ中に上記半導体基板をさらすことにより上記シリコン酸化膜に窒素を導入することを特徴とする半導体装置の製造方法。
請求項１３〜１６のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ａ）の後、上記工程（ｂ）の前に、上記ゲート絶縁膜の両端部に窒素を導入する工程をさらに含み、
上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっていることを特徴とする半導体装置の製造方法。
請求項１５に記載の半導体装置の製造方法において、
上記工程（ａ）で形成する上記ゲート絶縁膜はシリコン酸化膜からなっており、
上記工程（ｃ）では、窒素イオンの斜めイオン回転注入により、上記第１のサイドウォールに窒素を導入すると同時に上記ゲート絶縁膜の両端部に窒素を導入することを特徴とする半導体装置の製造方法。
請求項１３〜１８のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ｆ）の後に、上記ゲート電極，上記第１のサイドウォール及び上記第２のサイドウォールをマスクとして第１導電型の不純物イオンを上記半導体基板に注入し、上記第１の不純物拡散領域よりも高濃度の不純物イオンを含む第２の不純物拡散領域を形成することを特徴とする半導体装置の製造方法。