JP2004134719A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2004134719A JP2004134719A JP2002368427A JP2002368427A JP2004134719A JP 2004134719 A JP2004134719 A JP 2004134719A JP 2002368427 A JP2002368427 A JP 2002368427A JP 2002368427 A JP2002368427 A JP 2002368427A JP 2004134719 A JP2004134719 A JP 2004134719A
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- semiconductor device
- oxide film
- voltage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 70
- 230000008569 process Effects 0.000 claims abstract description 60
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000007789 gas Substances 0.000 claims abstract description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000012298 atmosphere Substances 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 230000009977 dual effect Effects 0.000 claims abstract description 14
- 238000005121 nitriding Methods 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- -1 Nitrogen ions Chemical class 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】異なる厚さの窒化酸化膜を１回の酸化工程で形成した後窒化させ、誘電定数の増加したデュアルゲート絶縁膜を形成して高電圧素子及び低電圧素子を同時に製造する方法を提供する。
【解決手段】半導体基板を高電圧及び低電圧素子領域に確定した後、全体にスクリーン酸化膜を形成する段階と、前記低電圧素子領域の半導体基板にのみ窒素イオンを注入し、急速熱処理工程を行う段階と、前記スクリーン酸化膜を除去した後、窒素と酸素を含むガス雰囲気中で酸化を行って前記高電圧素子領域及び前記低電圧素子領域の半導体基板上に厚さの異なる第１及び第２窒素酸化膜を形成し、急速窒化させ、第３及び第４窒化酸化膜からなるデュアルゲート絶縁膜を形成する。全体にポリシリコン膜を形成し、ポリシリコン膜及び第３窒化酸化膜と第４窒化酸化膜の所定の領域をそれぞれエッチングして、第１及び第２ゲート電極を形成する。
【選択図】 図２
【解決手段】半導体基板を高電圧及び低電圧素子領域に確定した後、全体にスクリーン酸化膜を形成する段階と、前記低電圧素子領域の半導体基板にのみ窒素イオンを注入し、急速熱処理工程を行う段階と、前記スクリーン酸化膜を除去した後、窒素と酸素を含むガス雰囲気中で酸化を行って前記高電圧素子領域及び前記低電圧素子領域の半導体基板上に厚さの異なる第１及び第２窒素酸化膜を形成し、急速窒化させ、第３及び第４窒化酸化膜からなるデュアルゲート絶縁膜を形成する。全体にポリシリコン膜を形成し、ポリシリコン膜及び第３窒化酸化膜と第４窒化酸化膜の所定の領域をそれぞれエッチングして、第１及び第２ゲート電極を形成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、特にそれぞれ異なる厚さの窒化酸化膜を１回の酸化工程で形成した後窒化させ、誘電定数の増加したデュアルゲート絶縁膜を形成して高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
低電力消費及び高性能の半導体素子のために、一つの基板に駆動電圧の異なる２つ以上の素子を同時に製造している。このような半導体素子を製造するために、素子に応じてゲート酸化膜の厚さを異にするデュアルゲート酸化膜を形成しており、これと同時にデュアルゲート酸化膜の厚さを減少させて高性能などを実現している。すなわち、高電圧で動作する高電圧素子のゲート酸化膜は低電圧で動作する低電圧素子のゲート酸化膜に比べて厚く形成される。これは高電圧に対するブレークダウン電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）特性を向上させるためである。
【０００３】
このような高電圧素子及び低電圧素子を同時に製造する従来の半導体素子の製造方法を図１（ａ）乃至図１（ｃ）を用いて説明すると、次のとおりである。
【０００４】
図１（ａ）を参照すると、半導体基板１０１の所定の領域に素子分離膜１０２を形成して活性領域及び不活性領域を確定すると同時に、高電圧素子領域Ａ及び低電圧素子領域Ｂを確定する。ウェル形成及びしきい値電圧を調節するための不純物イオン注入工程を行った後、全体構造上に第１酸化膜１０３を水素と酸素ガスを用いて形成する。第１酸化膜１０３上に感光膜１０４を形成した後、低電圧素子領域Ｂが露出されるようにパターニングする。パターニングされた感光膜１０４をマスクとして低電圧素子領域Ｂの第１酸化膜１０３をフッ酸溶液で除去して半導体基板１０１を露出させる。
【０００５】
図１（ｂ）を参照すると、感光膜１０４を除去した後、第１酸化膜１０３より薄い厚さに第２酸化膜１０５を成長させる。これにより、それぞれ異なる厚さの第１及び第２酸化膜１０３及び１０５からなるデュアルゲート酸化膜が形成される。デュアルゲート酸化膜を含んだ全体構造上にポリシリコン膜１０６を形成する。ゲートマスクを用いたリソグラフィ工程及びエッチング工程で高電圧素子領域Ａのポリシリコン膜１０６及び第１酸化膜１０３と低電圧素子領域Ｂのポリシリコン膜１０６及び第２酸化膜１０５の所定の領域を選択的にエッチングし、第１及び第２ゲート電極を形成する。第１及び第２ゲート電極をマスクとして低濃度不純物イオン注入工程を行って半導体基板１０１上の所定の領域に低濃度不純物領域１０７を形成する。
【０００６】
図１（ｃ）を参照すると、全体構造上に酸化膜１０８及び窒化膜１０９を形成した後、全面エッチング工程を行って第１及び第２ゲート電極側壁に二重スペーサを形成する。第１及び第２ゲート電極及びその側壁に形成されたスペーサをマスクとして高濃度不純物イオン注入工程を行った後、急速熱処理工程を行って半導体基板１０１上の所定の領域に高濃度不純物領域１１０を形成することにより、接合領域を形成する。全体構造上に金属膜、たとえばコバルト膜を形成した後、熱処理工程を行って金属膜と第１及び第２ゲート電極のポリシリコン膜１０６及び接合領域の半導体基板１０１を反応させてサリサイド膜１１１を形成する。このようなサリサイド膜１１１によって配線工程時の接触抵抗を低める。以後、全体構造上に絶縁膜を形成し平坦化させた後、ゲート電極及び接合領域を露出させるコンタクトホールを形成し、コンタクトホールが埋め込まれるように導電層を形成した後、パターニングして配線を形成する。
【０００７】
上述した従来の高電圧素子及び低電圧素子からなる半導体素子の製造方法は次の問題点がある。
【０００８】
一つ目、高電圧素子領域の第１酸化膜上に形成される感光膜は有機物質であって、低電圧素子領域の第１酸化膜をエッチングした以後の除去工程によっても完全に除去されず、第１酸化膜上に残留するおそれがあるので、ゲート酸化膜の信頼性を劣化させる激しい問題を生じさせ、低電圧素子領域の第１酸化膜のエッチング工程で素子分離膜が損傷して素子間の漏洩電流が増加するという問題点がある。
【０００９】
二つ目、第１及び第２酸化膜を成長させるために２回の熱酸化工程を行うが、このような２回の熱酸化工程によって過度な熱が基板に加えられるという問題点がある。
【００１０】
三つ目、第２酸化膜を成長する以前に洗浄工程を実施するが、これにより第１酸化膜の表面粗さが激しくなって酸化膜の信頼性を低下させるという問題点がある。
【００１１】
四つ目、酸化膜の厚さが薄くなるにつれて、熱酸化膜を適用している従来の技術ではゲート酸化膜から漏洩電流が大きく発生し、熱酸化膜はその厚さを減少させるのに物理的な限界がある。
【００１２】
五つ目、ｐ型半導体素子を製造するためにポリシリコン膜にボロンイオンを注入する場合、熱処理工程でボロンイオンがチャネル領域に浸透し、チャネル領域のドーピング濃度を変化させてしきい値電圧などを変化させる。一方、ｎ型半導体素子の場合、ソースからドレインへ移動する電子及び正孔が電界から半導体基板とゲート酸化膜との界面のエネルギー障壁より高いエネルギーを得てゲート酸化膜内に流入し、しきい値電圧減少などの問題を発生させる。
【００１３】
本発明に関連し、公開された発明に関する特許公報及び／または文献は次のとおりである。
【００１４】
１９９５ ＩＥＥＥ “Ｋｅｎｎｅｔｈ Ｋ． Ｏ． ｅｔ ａｌ．， Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ， ｖｏｌｕｍｅ： ４２Ｉｓｓｕｅ： １， Ｊａｎ． １９９５， Ｐａｇｅｓ １９０−１９２”には “Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｔｗｏ Ｄｉｆｆｅｒｅｎｔ ＧａｔｅＯｘｉｄｅ Ｔｈｉｃｋｎｅｓｓｅｓ ｉｎ ａ ０．６ｕｍ Ｄｕａｌ Ｖｏｌｔａｇｅ Ｍｉｘｅｄ ＳｉｇｎａｌＣＭＯＳ Ｐｒｏｃｅｓｓ”が記載されている。
【００１５】
１９９９ ＩＥＥＥ “Ｓｅｏｋ−Ｗｏｏ Ｌｅｅ ｅｔ ａｌ．， ＶＬＳＩ ａｎｄ ＣＡＤ， １９９９． ＩＣＶＤ ’９９． ６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ， １９９９， Ｐａｇｅｓ ２４９−２５２” には“Ｇａｔｅ Ｏｘｉｄｅ Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔｓ ａｔ ｔｈｅ Ｅｄｇｅ ｏｆ Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ ｉｎ ｔｈｅ Ｄｕａｌ Ｇａｔｅ ＯｘｉｄｅＰｒｏｃｅｓｓ” が記載されている。
【００１６】
【発明が解決しようとする課題】
本発明の目的は、所定の領域に窒素イオンを注入した後、１回の酸化工程でデュアルゲート絶縁膜を形成することにより、かかる問題点を解決することが可能な半導体素子の製造方法を提供することにある。
【００１７】
本発明の他の目的は、１回の酸化工程で形成されたデュアルゲート絶縁膜を窒化させて誘電定数を増加させることにより、かかる問題を解決することが可能な半導体素子の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、酸化膜の成長速度を減少させる特性のある窒素イオンを低電圧素子領域にのみ選択的に注入した後、Ｎ２ＯまたはＮＯ雰囲気中で酸化工程を実施して厚い窒化酸化膜と薄い窒化酸化膜を同時に形成し、遠隔プラズマ窒化方法を用いてこれらを窒化させてゲート絶縁膜として適用した。窒化酸化膜の誘電定数を増加させ、物理的な厚さを増加させて電気的なゲート絶縁膜の厚さは減少させることができて、ゲート絶縁膜による漏洩電流を減少させることができる。また、窒化酸化膜は不純物またはホットキャリアの浸透に対する抵抗性に優れており、ｐ型素子のボロンイオンがゲート絶縁膜及びチャネル領域に浸透することを防止することができ、ホットキャリア特性を改善させることができる。
【００１９】
本発明に係る半導体素子の製造方法は、半導体基板を高電圧素子領域及び低電圧素子領域に確定した後、全体構造上にスクリーン酸化膜を形成する段階と、前記低電圧素子領域の半導体基板にのみ窒素イオン注入工程を実施した後、急速熱処理工程を行う段階と、前記スクリーン酸化膜を除去した後、窒素と酸素を含むガス雰囲気中で酸化工程を行って前記高電圧素子領域の半導体基板上及び前記低電圧素子領域の半導体基板上に厚さのそれぞれ異なる第１及び第２窒化酸化膜をそれぞれ形成する段階と、前記第１及び第２窒化酸化膜を急速窒化させて第３及び第４窒化酸化膜からなるデュアルゲート絶縁膜を形成する段階と、全体構造上にポリシリコン膜を形成する段階と、前記高電圧素子領域のポリシリコン膜及び第３窒化酸化膜と前記低電圧素子領域のポリシリコン膜及び第４窒化酸化膜の所定の領域をそれぞれエッチングして第１及び第２ゲート電極を形成する段階と、前記半導体基板上の所定の領域に接合領域を形成する段階とを含んでなることを特徴とする。
【００２０】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々に変形実現することができる。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。一方、添付図において、同一の符号は同一の要素を指す。
【００２１】
図２及び図３は、本発明に係る高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【００２２】
図２（ａ）を参照すると、半導体基板２０１の所定の領域に素子分離膜２０２を形成して活性領域及び不活性領域を確定すると同時に、高電圧素子領域Ａ及び低電圧素子領域Ｂを確定する。ウェル形成及びしきい値電圧を調節するための不純物イオン注入工程を行った後、全体構造上にスクリーン酸化膜２０３を４５Å以上、且つ５５Å以下程度の厚さに形成する。全体構造上に感光膜２０４を形成した後、リソグラフィ工程を行って低電圧素子領域Ｂが露出されるようにパターニングする。パターニングされた感光膜２０４をマスクとして窒素イオン注入工程を行った後、急速熱処理工程を施して低電圧素子領域Ｂの半導体基板２０１上に窒素イオン注入領域２０５を形成する。この際、窒素イオン注入工程は５ＫｅＶ以上、且つ３０ＫｅＶ以下のエネルギーと、７Ｅ１３ｉｏｎｓ／ｃｍ２以上、且つ７Ｅ１５ｉｏｎｓ／ｃｍ２以下の量で実施し、急速熱処理工程は１０００℃以上、且つ１０５０℃以下の窒素雰囲気中で１０秒以上、且つ３０秒間以下で実施する。
【００２３】
図２（ｂ）を参照すると、感光膜２０４及びスクリーン酸化膜２０３を除去し、洗浄工程を行った後、窒素と酸素を含むガス雰囲気、例えばＮ２ＯガスまたはＮＯガス雰囲気中で酸化工程を実施する。ここで、ＮＯガス雰囲気における酸化工程はＮＯガスを３００ｓｃｃｍ以上、且つ９００ｓｃｃｍ以下程度流入させて７５０℃以上、且つ９５０℃以下の温度で実施し、工程の安定化のためにＮ２ガスを５ｓｌｍ以上、且つ１０ｓｌｍ以下程度さらに流入させて実施することもできる。また、Ｎ２Ｏガス雰囲気中での酸化工程は、Ｎ２Ｏガスを３００ｓｃｃｍ以上、且つ９００ｓｃｃｍ以下程度流入させて８００℃以上、且つ１０５０℃以下の温度で実施し、工程の安定化のためにＮ２ガスを５ｓｌｍ以上、且つ１０ｓｌｍ以下程度さらに流入させて実施することもできる。これにより、高電圧素子領域Ａの半導体基板２０１上には厚い第１窒化酸化膜２０６が形成され、低電圧素子領域Ｂの半導体基板２０１上には、窒素イオン注入領域２０５の窒素によって酸化膜の成長速度が低下し、高い窒素イオン濃度を有する薄い第２窒化酸化膜２０７が形成される。この際、第１及び第２窒化酸化膜２０６及び２０７は半導体基板２０１との境界面に窒素イオンが蓄積され、表面が一般酸化膜の性質を維持する。
【００２４】
図２（ｃ）を参照すると、第１及び第２窒化酸化膜２０６及び２０７の表面を遠隔プラズマ窒化方法で急速窒化させる。遠隔プラズマ窒化工程は５００℃以上、且つ９００℃以下の温度と、１Ｔｏｒｒ以上、且つ３Ｔｏｒｒ以下の圧力を維持するＮ２またはＮＨ３雰囲気中で１００Ｗ以上、且つ７００Ｗ以下の電力を印加して３分以上、且つ５分間以下で実施する。これにより、第１及び第２窒化酸化膜２０６及び２０７は表面までも完全に窒化され、４．５以上、且つ６．５以下の誘電定数を有する第３及び第４窒化酸化膜２０８及び２０９からなるデュアルゲート絶縁膜が形成される。その後、全体構造上にポリシリコン膜２１０を形成する。
【００２５】
図３（ａ）を参照すると、ゲートマスクを用いたリソグラフィ工程及びエッチング工程によって高電圧素子領域Ａのポリシリコン膜２１０及び第３窒化酸化膜２０８と低電圧素子領域Ｂのポリシリコン膜２１０及び第４窒化酸化膜２０９の所定の領域を選択的にエッチングして第１及び第２ゲート電極を形成する。この際、エッチング工程はＨＢｒガスの含まれたエッチングガスを用いた非等方性ドライエッチング工程で実施する。そして、エッチング工程時に発生したダメージを除去するために、酸素雰囲気中で熱処理工程を実施する。第１及び第２ゲート電極をマスクとして低濃度不純物のイオン注入工程を実施して半導体基板２０１上の所定の領域に低濃度不純物領域２１１を形成する。
【００２６】
図３（ｂ）を参照すると、全体構造上に酸化膜２１２及び窒化膜２１３を形成した後、全面エッチング工程を行って第１及び第２ゲート電極側壁に二重スペーサを形成する。第１及び第２ゲート電極及びその側壁に形成されたスペーサをマスクとして高濃度不純物イオン注入工程を行った後、急速熱処理工程によって半導体基板２０１上の所定の領域に高濃度不純物領域２１４を形成することにより、接合領域を形成する。全体構造上に金属膜、例えばコバルト膜を形成した後、熱処理工程を行って金属膜、第１及び第２ゲート電極のポリシリコン膜２１０及び接合領域上の半導体基板２０１を反応させてサリサイド膜２１５を形成する。このようなサリサイド膜２１５は配線工程時に接触抵抗を低めるために形成する。その後、全体構造上に絶縁膜を形成し平坦化した後、ゲート電極及び接合領域を露出させるコンタクトホールを形成し、コンタクトホールが埋め込まれるように導電層を形成した後、パターニングして配線を形成する。
【００２７】
【発明の効果】
上述したように、本発明によれば、低電圧素子領域に窒素イオンを注入した後、１回の酸化工程で厚さのそれぞれ異なる窒化酸化膜を形成することにより、窒化酸化膜に感光膜が残留しないため、ゲート絶縁膜の信頼性を向上させることができ、デュアルゲート絶縁膜を形成する工程においてエッチング工程を実施しないため、オーバーエッチングによる素子分離膜の損傷による漏洩電流の増加問題を解決することができ、１回の熱工程のみを実施するため、熱工程の数が従来に比べて減少する。
【００２８】
また、デュアルゲート絶縁膜を形成する工程において洗浄工程を実施しないため、ゲート絶縁膜の表面粗さが激しく発生する酸化膜の信頼性問題を改善することができ、窒化酸化膜をゲート絶縁膜として適用して誘電定数が４〜６．５程度に増加するため、ゲート絶縁膜の厚さを既存より約１．５倍以上減らすことができ、ゲート絶縁膜による漏洩電流を減少させることができる。
【００２９】
そして、窒化酸化膜をゲート絶縁膜として適用することにより、ｎ型半導体素子の場合には、ホットキャリア特性を増加させて素子のしきい値電圧の変化を防止することができるため、素子の信頼性を向上させることができ、ｐ型半導体素子の場合には、ゲート電極に注入されたボロンイオンがチャネル領域に浸透することを防止することができるため、ボロン浸透によるしきい値電圧減少などの問題を解決することができ、素子の信頼性を増進することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｃ）は従来の高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【図２】本発明に係る高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【図３】本発明に係る高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【符号の説明】
２０１ 半導体基板
２０２ 素子分離膜
２０３ スクリーン酸化膜
２０４ 感光膜
２０５ 窒素イオン注入領域
２０６ 第１窒化酸化膜
２０７ 第２窒化酸化膜
２０８ 第３窒化酸化膜
２０９ 第４窒化酸化膜
２１０ ポリシリコン膜
２１１ 低濃度不純物領域
２１２ 酸化膜
２１３ 窒化膜
２１４ 高濃度不純物領域
２１５ サリサイド膜
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、特にそれぞれ異なる厚さの窒化酸化膜を１回の酸化工程で形成した後窒化させ、誘電定数の増加したデュアルゲート絶縁膜を形成して高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
低電力消費及び高性能の半導体素子のために、一つの基板に駆動電圧の異なる２つ以上の素子を同時に製造している。このような半導体素子を製造するために、素子に応じてゲート酸化膜の厚さを異にするデュアルゲート酸化膜を形成しており、これと同時にデュアルゲート酸化膜の厚さを減少させて高性能などを実現している。すなわち、高電圧で動作する高電圧素子のゲート酸化膜は低電圧で動作する低電圧素子のゲート酸化膜に比べて厚く形成される。これは高電圧に対するブレークダウン電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）特性を向上させるためである。
【０００３】
このような高電圧素子及び低電圧素子を同時に製造する従来の半導体素子の製造方法を図１（ａ）乃至図１（ｃ）を用いて説明すると、次のとおりである。
【０００４】
図１（ａ）を参照すると、半導体基板１０１の所定の領域に素子分離膜１０２を形成して活性領域及び不活性領域を確定すると同時に、高電圧素子領域Ａ及び低電圧素子領域Ｂを確定する。ウェル形成及びしきい値電圧を調節するための不純物イオン注入工程を行った後、全体構造上に第１酸化膜１０３を水素と酸素ガスを用いて形成する。第１酸化膜１０３上に感光膜１０４を形成した後、低電圧素子領域Ｂが露出されるようにパターニングする。パターニングされた感光膜１０４をマスクとして低電圧素子領域Ｂの第１酸化膜１０３をフッ酸溶液で除去して半導体基板１０１を露出させる。
【０００５】
図１（ｂ）を参照すると、感光膜１０４を除去した後、第１酸化膜１０３より薄い厚さに第２酸化膜１０５を成長させる。これにより、それぞれ異なる厚さの第１及び第２酸化膜１０３及び１０５からなるデュアルゲート酸化膜が形成される。デュアルゲート酸化膜を含んだ全体構造上にポリシリコン膜１０６を形成する。ゲートマスクを用いたリソグラフィ工程及びエッチング工程で高電圧素子領域Ａのポリシリコン膜１０６及び第１酸化膜１０３と低電圧素子領域Ｂのポリシリコン膜１０６及び第２酸化膜１０５の所定の領域を選択的にエッチングし、第１及び第２ゲート電極を形成する。第１及び第２ゲート電極をマスクとして低濃度不純物イオン注入工程を行って半導体基板１０１上の所定の領域に低濃度不純物領域１０７を形成する。
【０００６】
図１（ｃ）を参照すると、全体構造上に酸化膜１０８及び窒化膜１０９を形成した後、全面エッチング工程を行って第１及び第２ゲート電極側壁に二重スペーサを形成する。第１及び第２ゲート電極及びその側壁に形成されたスペーサをマスクとして高濃度不純物イオン注入工程を行った後、急速熱処理工程を行って半導体基板１０１上の所定の領域に高濃度不純物領域１１０を形成することにより、接合領域を形成する。全体構造上に金属膜、たとえばコバルト膜を形成した後、熱処理工程を行って金属膜と第１及び第２ゲート電極のポリシリコン膜１０６及び接合領域の半導体基板１０１を反応させてサリサイド膜１１１を形成する。このようなサリサイド膜１１１によって配線工程時の接触抵抗を低める。以後、全体構造上に絶縁膜を形成し平坦化させた後、ゲート電極及び接合領域を露出させるコンタクトホールを形成し、コンタクトホールが埋め込まれるように導電層を形成した後、パターニングして配線を形成する。
【０００７】
上述した従来の高電圧素子及び低電圧素子からなる半導体素子の製造方法は次の問題点がある。
【０００８】
一つ目、高電圧素子領域の第１酸化膜上に形成される感光膜は有機物質であって、低電圧素子領域の第１酸化膜をエッチングした以後の除去工程によっても完全に除去されず、第１酸化膜上に残留するおそれがあるので、ゲート酸化膜の信頼性を劣化させる激しい問題を生じさせ、低電圧素子領域の第１酸化膜のエッチング工程で素子分離膜が損傷して素子間の漏洩電流が増加するという問題点がある。
【０００９】
二つ目、第１及び第２酸化膜を成長させるために２回の熱酸化工程を行うが、このような２回の熱酸化工程によって過度な熱が基板に加えられるという問題点がある。
【００１０】
三つ目、第２酸化膜を成長する以前に洗浄工程を実施するが、これにより第１酸化膜の表面粗さが激しくなって酸化膜の信頼性を低下させるという問題点がある。
【００１１】
四つ目、酸化膜の厚さが薄くなるにつれて、熱酸化膜を適用している従来の技術ではゲート酸化膜から漏洩電流が大きく発生し、熱酸化膜はその厚さを減少させるのに物理的な限界がある。
【００１２】
五つ目、ｐ型半導体素子を製造するためにポリシリコン膜にボロンイオンを注入する場合、熱処理工程でボロンイオンがチャネル領域に浸透し、チャネル領域のドーピング濃度を変化させてしきい値電圧などを変化させる。一方、ｎ型半導体素子の場合、ソースからドレインへ移動する電子及び正孔が電界から半導体基板とゲート酸化膜との界面のエネルギー障壁より高いエネルギーを得てゲート酸化膜内に流入し、しきい値電圧減少などの問題を発生させる。
【００１３】
本発明に関連し、公開された発明に関する特許公報及び／または文献は次のとおりである。
【００１４】
１９９５ ＩＥＥＥ “Ｋｅｎｎｅｔｈ Ｋ． Ｏ． ｅｔ ａｌ．， Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ， ｖｏｌｕｍｅ： ４２Ｉｓｓｕｅ： １， Ｊａｎ． １９９５， Ｐａｇｅｓ １９０−１９２”には “Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｔｗｏ Ｄｉｆｆｅｒｅｎｔ ＧａｔｅＯｘｉｄｅ Ｔｈｉｃｋｎｅｓｓｅｓ ｉｎ ａ ０．６ｕｍ Ｄｕａｌ Ｖｏｌｔａｇｅ Ｍｉｘｅｄ ＳｉｇｎａｌＣＭＯＳ Ｐｒｏｃｅｓｓ”が記載されている。
【００１５】
１９９９ ＩＥＥＥ “Ｓｅｏｋ−Ｗｏｏ Ｌｅｅ ｅｔ ａｌ．， ＶＬＳＩ ａｎｄ ＣＡＤ， １９９９． ＩＣＶＤ ’９９． ６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ， １９９９， Ｐａｇｅｓ ２４９−２５２” には“Ｇａｔｅ Ｏｘｉｄｅ Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔｓ ａｔ ｔｈｅ Ｅｄｇｅ ｏｆ Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ ｉｎ ｔｈｅ Ｄｕａｌ Ｇａｔｅ ＯｘｉｄｅＰｒｏｃｅｓｓ” が記載されている。
【００１６】
【発明が解決しようとする課題】
本発明の目的は、所定の領域に窒素イオンを注入した後、１回の酸化工程でデュアルゲート絶縁膜を形成することにより、かかる問題点を解決することが可能な半導体素子の製造方法を提供することにある。
【００１７】
本発明の他の目的は、１回の酸化工程で形成されたデュアルゲート絶縁膜を窒化させて誘電定数を増加させることにより、かかる問題を解決することが可能な半導体素子の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、酸化膜の成長速度を減少させる特性のある窒素イオンを低電圧素子領域にのみ選択的に注入した後、Ｎ２ＯまたはＮＯ雰囲気中で酸化工程を実施して厚い窒化酸化膜と薄い窒化酸化膜を同時に形成し、遠隔プラズマ窒化方法を用いてこれらを窒化させてゲート絶縁膜として適用した。窒化酸化膜の誘電定数を増加させ、物理的な厚さを増加させて電気的なゲート絶縁膜の厚さは減少させることができて、ゲート絶縁膜による漏洩電流を減少させることができる。また、窒化酸化膜は不純物またはホットキャリアの浸透に対する抵抗性に優れており、ｐ型素子のボロンイオンがゲート絶縁膜及びチャネル領域に浸透することを防止することができ、ホットキャリア特性を改善させることができる。
【００１９】
本発明に係る半導体素子の製造方法は、半導体基板を高電圧素子領域及び低電圧素子領域に確定した後、全体構造上にスクリーン酸化膜を形成する段階と、前記低電圧素子領域の半導体基板にのみ窒素イオン注入工程を実施した後、急速熱処理工程を行う段階と、前記スクリーン酸化膜を除去した後、窒素と酸素を含むガス雰囲気中で酸化工程を行って前記高電圧素子領域の半導体基板上及び前記低電圧素子領域の半導体基板上に厚さのそれぞれ異なる第１及び第２窒化酸化膜をそれぞれ形成する段階と、前記第１及び第２窒化酸化膜を急速窒化させて第３及び第４窒化酸化膜からなるデュアルゲート絶縁膜を形成する段階と、全体構造上にポリシリコン膜を形成する段階と、前記高電圧素子領域のポリシリコン膜及び第３窒化酸化膜と前記低電圧素子領域のポリシリコン膜及び第４窒化酸化膜の所定の領域をそれぞれエッチングして第１及び第２ゲート電極を形成する段階と、前記半導体基板上の所定の領域に接合領域を形成する段階とを含んでなることを特徴とする。
【００２０】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々に変形実現することができる。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。一方、添付図において、同一の符号は同一の要素を指す。
【００２１】
図２及び図３は、本発明に係る高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【００２２】
図２（ａ）を参照すると、半導体基板２０１の所定の領域に素子分離膜２０２を形成して活性領域及び不活性領域を確定すると同時に、高電圧素子領域Ａ及び低電圧素子領域Ｂを確定する。ウェル形成及びしきい値電圧を調節するための不純物イオン注入工程を行った後、全体構造上にスクリーン酸化膜２０３を４５Å以上、且つ５５Å以下程度の厚さに形成する。全体構造上に感光膜２０４を形成した後、リソグラフィ工程を行って低電圧素子領域Ｂが露出されるようにパターニングする。パターニングされた感光膜２０４をマスクとして窒素イオン注入工程を行った後、急速熱処理工程を施して低電圧素子領域Ｂの半導体基板２０１上に窒素イオン注入領域２０５を形成する。この際、窒素イオン注入工程は５ＫｅＶ以上、且つ３０ＫｅＶ以下のエネルギーと、７Ｅ１３ｉｏｎｓ／ｃｍ２以上、且つ７Ｅ１５ｉｏｎｓ／ｃｍ２以下の量で実施し、急速熱処理工程は１０００℃以上、且つ１０５０℃以下の窒素雰囲気中で１０秒以上、且つ３０秒間以下で実施する。
【００２３】
図２（ｂ）を参照すると、感光膜２０４及びスクリーン酸化膜２０３を除去し、洗浄工程を行った後、窒素と酸素を含むガス雰囲気、例えばＮ２ＯガスまたはＮＯガス雰囲気中で酸化工程を実施する。ここで、ＮＯガス雰囲気における酸化工程はＮＯガスを３００ｓｃｃｍ以上、且つ９００ｓｃｃｍ以下程度流入させて７５０℃以上、且つ９５０℃以下の温度で実施し、工程の安定化のためにＮ２ガスを５ｓｌｍ以上、且つ１０ｓｌｍ以下程度さらに流入させて実施することもできる。また、Ｎ２Ｏガス雰囲気中での酸化工程は、Ｎ２Ｏガスを３００ｓｃｃｍ以上、且つ９００ｓｃｃｍ以下程度流入させて８００℃以上、且つ１０５０℃以下の温度で実施し、工程の安定化のためにＮ２ガスを５ｓｌｍ以上、且つ１０ｓｌｍ以下程度さらに流入させて実施することもできる。これにより、高電圧素子領域Ａの半導体基板２０１上には厚い第１窒化酸化膜２０６が形成され、低電圧素子領域Ｂの半導体基板２０１上には、窒素イオン注入領域２０５の窒素によって酸化膜の成長速度が低下し、高い窒素イオン濃度を有する薄い第２窒化酸化膜２０７が形成される。この際、第１及び第２窒化酸化膜２０６及び２０７は半導体基板２０１との境界面に窒素イオンが蓄積され、表面が一般酸化膜の性質を維持する。
【００２４】
図２（ｃ）を参照すると、第１及び第２窒化酸化膜２０６及び２０７の表面を遠隔プラズマ窒化方法で急速窒化させる。遠隔プラズマ窒化工程は５００℃以上、且つ９００℃以下の温度と、１Ｔｏｒｒ以上、且つ３Ｔｏｒｒ以下の圧力を維持するＮ２またはＮＨ３雰囲気中で１００Ｗ以上、且つ７００Ｗ以下の電力を印加して３分以上、且つ５分間以下で実施する。これにより、第１及び第２窒化酸化膜２０６及び２０７は表面までも完全に窒化され、４．５以上、且つ６．５以下の誘電定数を有する第３及び第４窒化酸化膜２０８及び２０９からなるデュアルゲート絶縁膜が形成される。その後、全体構造上にポリシリコン膜２１０を形成する。
【００２５】
図３（ａ）を参照すると、ゲートマスクを用いたリソグラフィ工程及びエッチング工程によって高電圧素子領域Ａのポリシリコン膜２１０及び第３窒化酸化膜２０８と低電圧素子領域Ｂのポリシリコン膜２１０及び第４窒化酸化膜２０９の所定の領域を選択的にエッチングして第１及び第２ゲート電極を形成する。この際、エッチング工程はＨＢｒガスの含まれたエッチングガスを用いた非等方性ドライエッチング工程で実施する。そして、エッチング工程時に発生したダメージを除去するために、酸素雰囲気中で熱処理工程を実施する。第１及び第２ゲート電極をマスクとして低濃度不純物のイオン注入工程を実施して半導体基板２０１上の所定の領域に低濃度不純物領域２１１を形成する。
【００２６】
図３（ｂ）を参照すると、全体構造上に酸化膜２１２及び窒化膜２１３を形成した後、全面エッチング工程を行って第１及び第２ゲート電極側壁に二重スペーサを形成する。第１及び第２ゲート電極及びその側壁に形成されたスペーサをマスクとして高濃度不純物イオン注入工程を行った後、急速熱処理工程によって半導体基板２０１上の所定の領域に高濃度不純物領域２１４を形成することにより、接合領域を形成する。全体構造上に金属膜、例えばコバルト膜を形成した後、熱処理工程を行って金属膜、第１及び第２ゲート電極のポリシリコン膜２１０及び接合領域上の半導体基板２０１を反応させてサリサイド膜２１５を形成する。このようなサリサイド膜２１５は配線工程時に接触抵抗を低めるために形成する。その後、全体構造上に絶縁膜を形成し平坦化した後、ゲート電極及び接合領域を露出させるコンタクトホールを形成し、コンタクトホールが埋め込まれるように導電層を形成した後、パターニングして配線を形成する。
【００２７】
【発明の効果】
上述したように、本発明によれば、低電圧素子領域に窒素イオンを注入した後、１回の酸化工程で厚さのそれぞれ異なる窒化酸化膜を形成することにより、窒化酸化膜に感光膜が残留しないため、ゲート絶縁膜の信頼性を向上させることができ、デュアルゲート絶縁膜を形成する工程においてエッチング工程を実施しないため、オーバーエッチングによる素子分離膜の損傷による漏洩電流の増加問題を解決することができ、１回の熱工程のみを実施するため、熱工程の数が従来に比べて減少する。
【００２８】
また、デュアルゲート絶縁膜を形成する工程において洗浄工程を実施しないため、ゲート絶縁膜の表面粗さが激しく発生する酸化膜の信頼性問題を改善することができ、窒化酸化膜をゲート絶縁膜として適用して誘電定数が４〜６．５程度に増加するため、ゲート絶縁膜の厚さを既存より約１．５倍以上減らすことができ、ゲート絶縁膜による漏洩電流を減少させることができる。
【００２９】
そして、窒化酸化膜をゲート絶縁膜として適用することにより、ｎ型半導体素子の場合には、ホットキャリア特性を増加させて素子のしきい値電圧の変化を防止することができるため、素子の信頼性を向上させることができ、ｐ型半導体素子の場合には、ゲート電極に注入されたボロンイオンがチャネル領域に浸透することを防止することができるため、ボロン浸透によるしきい値電圧減少などの問題を解決することができ、素子の信頼性を増進することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｃ）は従来の高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【図２】本発明に係る高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【図３】本発明に係る高電圧素子及び低電圧素子を同時に製造する半導体素子の製造方法を説明するために順次示した素子の断面図である。
【符号の説明】
２０１ 半導体基板
２０２ 素子分離膜
２０３ スクリーン酸化膜
２０４ 感光膜
２０５ 窒素イオン注入領域
２０６ 第１窒化酸化膜
２０７ 第２窒化酸化膜
２０８ 第３窒化酸化膜
２０９ 第４窒化酸化膜
２１０ ポリシリコン膜
２１１ 低濃度不純物領域
２１２ 酸化膜
２１３ 窒化膜
２１４ 高濃度不純物領域
２１５ サリサイド膜
Claims (16)
- 半導体基板を高電圧素子領域及び低電圧素子領域に確定した後、全体構造上にスクリーン酸化膜を形成する段階と、
前記低電圧素子領域の半導体基板にのみ窒素イオン注入工程を実施した後、急速熱処理工程を行う段階と、
前記スクリーン酸化膜を除去した後、窒素と酸素を含むガス雰囲気中で酸化工程を行って前記高電圧素子領域の半導体基板上及び前記低電圧素子領域の半導体基板上に厚さの異なる第１及び第２窒化酸化膜をそれぞれ形成する段階と、
前記第１及び第２窒化酸化膜を急速窒化させ、第３及び第４窒化酸化膜からなるデュアルゲート絶縁膜を形成する段階と、
全体構造上にポリシリコン膜を形成する段階と、
前記高電圧素子領域のポリシリコン膜及び第３窒化酸化膜と前記低電圧素子領域のポリシリコン膜及び第４窒化酸化膜の所定の領域をそれぞれエッチングして第１及び第２ゲート電極を形成する段階と、
前記半導体基板上の所定の領域に接合領域を形成する段階とを含んでなることを特徴とする半導体素子の製造方法。 - 前記スクリーン酸化膜は、４５Å以上、且つ５５Å以下の厚さに形成することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記窒素イオン注入工程は、５ＫｅＶ以上、且つ３０ＫｅＶ以下のエネルギーと、７Ｅ１３ｉｏｎｓ／ｃｍ２以上、且つ７Ｅ１５ｉｏｎｓ／ｃｍ２以下の量で実施することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記急速熱処理工程は、１０００℃以上、且つ１０５０℃以下の窒素雰囲気中で１０秒以上、且つ３０秒間以下で実施することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記窒素と酸素を含むガスは、Ｎ２ＯガスまたはＮＯガスであることを特徴とする請求項１記載の半導体素子の製造方法。
- 前記ＮＯガス雰囲気中での酸化工程は、ＮＯガスを３００ｓｃｃｍ以上、且つ９００ｓｃｃｍ以下程度流入させて７５０℃以上、且つ９５０℃以下の温度で実施することを特徴とする請求項５記載の半導体素子の製造方法。
- 前記ＮＯガス雰囲気中での酸化工程は、Ｎ２ガスを５ｓｌｍ以上、且つ１０ｓｌｍ以下程度さらに流入させて実施することを特徴とする請求項６記載の半導体素子の製造方法。
- 前記Ｎ２Ｏガス雰囲気中での酸化工程は、Ｎ２Ｏガスを３００ｓｃｃｍ以上、且つ９００ｓｃｃｍ以下程度流入させて８００℃以上、且つ１０５０℃以下の温度で実施することを特徴とする請求項５記載の半導体素子の製造方法。
- 前記Ｎ２Ｏガス雰囲気中での酸化工程は、Ｎ２ガスを５ｓｌｍ以上、且つ１０ｓｌｍ以下程度さらに流入させて実施することを特徴とする請求項８記載の半導体素子の製造方法。
- 前記第１窒化酸化膜は、前記第２窒化酸化膜よりも厚く形成されることを特徴とする請求項１記載の半導体素子の製造方法。
- 前記急速窒化は、遠隔プラズマ窒化工程で実施することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記遠隔プラズマ窒化工程は、５００℃以上、且つ９００℃以下の温度と１Ｔｏｒｒ以上、且つ３Ｔｏｒｒ以下の圧力を維持するＮ２またはＮＨ３雰囲気中で１００Ｗ以上、且つ７００Ｗ以下の電力を印加して３分以上、且つ５分間以下で実施することを特徴とする請求項１１記載の半導体素子の製造方法。
- 前記第３及び第４窒化酸化膜は、４．５以上、且つ６．５以下の誘電定数を有することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記第１及び第２ゲート電極を形成するためのエッチング工程は、ＨＢｒガスの含まれたエッチングガスを用いた非等方性ドライエッチング工程であることを特徴とする請求項１記載の半導体素子の製造方法。
- 前記第１及び第２ゲート電極を形成した後、エッチング工程時に発生したダメージを除去するために酸素雰囲気中で熱処理工程を実施することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記接合領域を形成した後、前記第１及び第２ゲート電極の上部及び前記接合領域の上部にサリサイド膜を形成する段階をさらに含むことを特徴とする請求項１記載の半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0062420A KR100473735B1 (ko) | 2002-10-14 | 2002-10-14 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134719A true JP2004134719A (ja) | 2004-04-30 |
| JP4093855B2 JP4093855B2 (ja) | 2008-06-04 |
Family
ID=29578313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002368427A Expired - Fee Related JP4093855B2 (ja) | 2002-10-14 | 2002-12-19 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6653192B1 (ja) |
| JP (1) | JP4093855B2 (ja) |
| KR (1) | KR100473735B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417461B1 (ko) * | 2002-07-12 | 2004-02-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100440263B1 (ko) * | 2002-10-29 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| US6821868B2 (en) * | 2002-12-27 | 2004-11-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness |
| US7049242B2 (en) * | 2003-01-06 | 2006-05-23 | Texas Instruments Incorporated | Post high voltage gate dielectric pattern plasma surface treatment |
| US7514376B2 (en) * | 2003-04-30 | 2009-04-07 | Fujitsu Microelectronics Limited | Manufacture of semiconductor device having nitridized insulating film |
| US20050074947A1 (en) * | 2003-09-18 | 2005-04-07 | Kim Hak Dong | Methods for fabricating semiconductor devices |
| US7141480B2 (en) * | 2004-03-26 | 2006-11-28 | Texas Instruments Incorporated | Tri-gate low power device and method for manufacturing the same |
| KR100525078B1 (ko) * | 2004-04-28 | 2005-11-01 | 매그나칩 반도체 유한회사 | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 |
| US7087470B2 (en) * | 2004-06-21 | 2006-08-08 | International Business Machines Corporation | Dual gate dielectric thickness devices |
| KR101026377B1 (ko) * | 2004-12-16 | 2011-04-07 | 주식회사 하이닉스반도체 | Ｐｍｏｓｆｅｔ 문턱전압의 ｉｎｗｅ 억제방법 |
| KR100769134B1 (ko) | 2005-08-03 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 반도체 장치의 게이트 유전막 형성 방법 |
| US7678675B2 (en) * | 2007-04-24 | 2010-03-16 | Texas Instruments Incorporated | Structure and method for a triple-gate transistor with reverse STI |
| CN105226023A (zh) * | 2014-06-26 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106033744B (zh) * | 2015-03-09 | 2019-12-10 | 无锡华润上华科技有限公司 | 半导体器件的制备方法 |
| CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
| CN111785687B (zh) * | 2019-04-03 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法及半导体器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205944A (ja) * | 1987-02-23 | 1988-08-25 | Matsushita Electronics Corp | Ｍｏｓ集積回路の製造方法 |
| KR19990004657A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 제조방법 |
| KR100275111B1 (ko) * | 1997-12-23 | 2000-12-15 | 김영환 | 반도체소자의게이트산화막형성방법 |
| US5960289A (en) * | 1998-06-22 | 1999-09-28 | Motorola, Inc. | Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region |
| KR100267400B1 (ko) * | 1998-09-11 | 2000-10-16 | 김규현 | 스플릿 게이트 제조 방법 |
| US6165849A (en) * | 1998-12-04 | 2000-12-26 | Advanced Micro Devices, Inc. | Method of manufacturing mosfet with differential gate oxide thickness on the same IC chip |
| US6268266B1 (en) * | 1999-10-22 | 2001-07-31 | United Microelectronics Corp. | Method for forming enhanced FOX region of low voltage device in high voltage process |
| US6225167B1 (en) * | 2000-03-13 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation |
-
2002
- 2002-10-14 KR KR10-2002-0062420A patent/KR100473735B1/ko not_active IP Right Cessation
- 2002-12-06 US US10/310,866 patent/US6653192B1/en not_active Expired - Lifetime
- 2002-12-19 JP JP2002368427A patent/JP4093855B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6653192B1 (en) | 2003-11-25 |
| JP4093855B2 (ja) | 2008-06-04 |
| KR100473735B1 (ko) | 2005-03-10 |
| KR20040033362A (ko) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535067B2 (en) | Transistor in semiconductor devices and method of fabricating the same | |
| US6849513B2 (en) | Semiconductor device and production method thereof | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| JP4128396B2 (ja) | 半導体装置の製造方法 | |
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| US6548363B1 (en) | Method to reduce the gate induced drain leakage current in CMOS devices | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| KR100743618B1 (ko) | 반도체 소자의 게이트 및 그 제조방법 | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| US6063692A (en) | Oxidation barrier composed of a silicide alloy for a thin film and method of construction | |
| KR100507377B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100945648B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| US6821853B1 (en) | Differential implant oxide process | |
| JP2004207613A (ja) | 半導体装置及びその製造方法 | |
| KR100806136B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| KR100412141B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2006120801A (ja) | 半導体装置及びその製造方法 | |
| KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101002046B1 (ko) | 반도체소자의 제조방법 | |
| JPH0298173A (ja) | 半導体記憶装置の製造方法 | |
| KR20040063333A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4093855 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |