JP2004112749A - 通信用半導体集積回路および無線通信システム - Google Patents
通信用半導体集積回路および無線通信システム Download PDFInfo
- Publication number
- JP2004112749A JP2004112749A JP2003048631A JP2003048631A JP2004112749A JP 2004112749 A JP2004112749 A JP 2004112749A JP 2003048631 A JP2003048631 A JP 2003048631A JP 2003048631 A JP2003048631 A JP 2003048631A JP 2004112749 A JP2004112749 A JP 2004112749A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- oscillation
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 230000010355 oscillation Effects 0.000 claims abstract description 189
- 230000005540 biological transmission Effects 0.000 claims abstract description 95
- 238000005259 measurement Methods 0.000 claims description 82
- 238000003860 storage Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 description 15
- 230000003044 adaptive effect Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101100519699 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA11 gene Proteins 0.000 description 3
- 101100519713 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA23 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 1
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 1
- 101100508921 Arabidopsis thaliana IPT8 gene Proteins 0.000 description 1
- 101100519700 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA12 gene Proteins 0.000 description 1
- 101100519701 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA13 gene Proteins 0.000 description 1
- 101100519712 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA22 gene Proteins 0.000 description 1
- 101100193923 Candida albicans (strain SC5314 / ATCC MYA-2876) RBR2 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/008—Compensating DC offsets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
- H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
【課題】送信用ＰＬＬ回路を構成する発振回路（ＶＣＯ）を、受信用ＰＬＬ回路を構成する発振回路や中間周波数用の発振回路と共に１つの半導体チップ上に形成する場合においても、広い周波数範囲に亘って発振動作することができるとともに、回路規模をそれほど増大させることなく周波数のバラツキを補正することができる通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】送信用ＰＬＬ回路を構成する発振回路（ＴＸＶＣＯ２４０）を、受信用ＰＬＬ回路を構成する発振回路（ＲＦＶＣＯ２５０）や中間周波数用の発振回路（ＩＦＶＣＯ２３０）と共に１つの半導体チップ上に形成した通信用半導体集積回路において、送信用ＰＬＬ回路を構成する発振回路を複数のバンドで動作可能に構成し、かつ送信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路と受信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路または中間周波数用の発振回路の発振周波数を測定する回路と兼用させるようにした。
【選択図】 図３
【解決手段】送信用ＰＬＬ回路を構成する発振回路（ＴＸＶＣＯ２４０）を、受信用ＰＬＬ回路を構成する発振回路（ＲＦＶＣＯ２５０）や中間周波数用の発振回路（ＩＦＶＣＯ２３０）と共に１つの半導体チップ上に形成した通信用半導体集積回路において、送信用ＰＬＬ回路を構成する発振回路を複数のバンドで動作可能に構成し、かつ送信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路と受信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路または中間周波数用の発振回路の発振周波数を測定する回路と兼用させるようにした。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、発振周波数が切替え可能なオンチップの電圧制御発振回路（ＶＣＯ）に適用して有効な技術に関し、特に、複数バンドの信号を送受信可能な例えば携帯電話機のような無線通信装置において受信信号を復調したり送信信号を変調したりする高周波用半導体集積回路および無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するＶＣＯを有するＰＬＬ回路（フェーズ・ロックド・ループ）が用いられている。従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００３】
ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
【０００４】
このような複数のバンドに対応できる携帯電話機に使用される送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）には、部品点数の低減という観点からダイレクトコンバージョン方式が有効である。しかしながら、ダイレクトコンバージョン方式は、複数のバンドに対応することが比較的容易ではあるが、ＶＣＯの発振可能な周波数範囲が広くなる。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧の感度が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
【０００５】
一方、部品点数の低減には、従来は一般に高周波ＩＣとは別個のモジュールとして構成されることが多いＶＣＯを、高周波ＩＣと同一の半導体チップ上に形成することが有効である。しかしながら、現在の製造技術ではＶＣＯをオンチップとした場合には、発振周波数の絶対値のバラツキが大きくなるので、製造後に発振周波数を補正する機能が不可欠となる。そして、このバラツキの補正を従来の半導体集積回路に用いられている一般的なマスクオプションやボンディングワイヤオプションによるトリミングで行なおうとすると、コストアップが避けられなくなる。
【０００６】
この問題を解決するため、本発明者等は、ＰＬＬ回路を備えた通信用半導体集積回路（高周波ＩＣ）を開発し、先に出願した（２００１年１１月１６日出願の英国特許出願第０１２７５３７．９号）。この通信用半導体集積回路は、送受信に使用される高周波の信号を生成する発振回路（ＲＦＶＣＯ）を複数の帯域で動作可能に構成し、発振回路の制御電圧を所定の値に固定した状態で各帯域での発振回路の発振周波数を測定して記憶回路に記憶しておいて、ＰＬＬ動作時に与えられる周波数指定用の設定値と上記記憶しておいた周波数の測定値とを比較して、その比較結果から実際に発振回路において使用する帯域を決定するように構成されている。これにより、この通信用半導体集積回路は、複数の通信方式に対応するためＶＣＯの発振可能な周波数範囲を広くしても、ＶＣＯの制御電圧の感度が高くならず外来ノイズや電源電圧変動による影響を受けにくいとともに、ＶＣＯの発振周波数のバラツキを内部回路で自動的に補正することができる。
【０００７】
【発明が解決しようとする課題】
携帯電話機に使用される高周波ＩＣは、送信系回路と受信系回路が１つの半導体チップ上に集積されるようになっている。前記先願においても送信系回路が受信系回路とともに１つの半導体チップ上に集積されているものが開示されている。しかしながら、上記先願において開示されている高周波ＩＣは、ＲＦＶＣＯはオンチップ化されているが、送信用ＶＣＯは外付け回路として構成されている。このように、送信用ＶＣＯよりもＲＦＶＣＯのオンチップ化を先行させたのは、以下のような理由からである。
【０００８】
第１に、本発明者等が開発しようとしたＧＳＭとＤＣＳの２つの通信方式に対応可能な高周波ＩＣにおいては、送信用ＶＣＯよりもＲＦＶＣＯの方が高い周波数帯域で発振動作するため、消費電力等の点でオンチップ化することにより得られる効果が大きかったためである。第２に、ＶＣＯをオンチップ化する場合、それに伴う周波数バラツキを補正するための回路が必要になるが、受信信号をダウンコンバートするために受信信号と混合される周波数信号を生成するＰＬＬ回路には、基準となる信号と比較してＰＬＬループを所望の周波数でロックするためにＶＣＯの発振信号を分周して周波数を計数する分周カウンタが設けられることが多く、この分周カウンタを使用して周波数を測定しバラツキを補正するための回路を構成することはできるが、送信用ＰＬＬ回路にはこのような分周カウンタがないため周波数を測定しバラツキを補正するための回路を新たに設ける必要があり、それによって回路規模の大幅な増大が予想されたためである。
【０００９】
一方、ＲＦＶＣＯよりも送信用ＶＣＯの方が広い周波数帯域で発振可能であることが要求されるため、送信用ＶＣＯはＧＳＭ用とＤＣＳ用の２つが必要になるので、部品点数の削減の点ではＲＦＶＣＯよりも送信用ＶＣＯをオンチップ化することが有効である。そこで、本発明者等は、さらに部品点数を減らすため、マルチバンド方式の携帯電話機に好適な高周波ＩＣに送信用ＶＣＯを搭載することについて検討した。本発明は、そのような検討の過程で生まれたものである。
【００１０】
マルチバンド方式の携帯電話機用の高周波ＩＣに送信用ＶＣＯを搭載する際に生じる技術的課題は、▲１▼送信用ＶＣＯは広い周波数範囲に亘って発振動作することができること、▲２▼送信用ＶＣＯは発振周波数のバラツキを補正できること、▲３▼送信用ＶＣＯのオンチップによるチップ面積の増大をできるだけ抑えられること等がある。
【００１１】
前記先願においては、ＲＦＶＣＯについてオンチップ化するのに伴う周波数のバラツキを補正する回路が開示されており、その技術を送信用ＶＣＯに適用することで周波数バラツキを低減することはできるが、送信用ＶＣＯについても同様な周波数のバラツキを補正する回路を設けると回路規模が非常に大きくなってしまうという不具合がある。特に、本発明者等が検討したシステムでは、受信用ＰＬＬ回路は分周用のカウンタを備えるが、送信用ＰＬＬ回路は分周用のカウンタを備えていないため、先願で開示されているような周波数を計数して補正を行なう回路を設けようとすると、回路規模が一層増大してしまう。
【００１２】
この発明の目的は、送信用ＰＬＬ回路を構成する発振回路（ＶＣＯ）を、中間周波数用の発振回路のような他の発振回路と共に１つの半導体チップ上に形成する場合においても、広い周波数範囲に亘って発振動作することができるとともに、回路規模をそれほど増大させることなく周波数のバラツキを補正することができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【００１３】
この発明の他の目的は、送信用ＰＬＬ回路を構成する発振回路（ＶＯＣ）を、中間周波数用の発振回路のような他の発振回路と共に１つの半導体チップ上に形成する場合に、各発振回路の周波数のバラツキを短時間に補正することができる通信用半導体集積回路を提供することにある。
【００１４】
この発明のさらに他の目的は、複数の周波数帯の信号による通信が可能であり、しかも複数の発振回路を同一の半導体チップ上に形成することができ、これによって部品点数を削減することができる通信用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本発明の一側面によれば、通信用半導体集積回路は、送信用ＰＬＬ回路を構成する発振回路が、受信用ＰＬＬ回路を構成する発振回路や中間周波数用の発振回路と共に１つの半導体チップ上に形成され、送信用ＰＬＬ回路を構成する発振回路は複数のバンドで動作可能に構成され、また送信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路は受信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路または中間周波数用の発振回路の発振周波数を測定する回路と兼用される。
【００１６】
上記側面によれば、通信用半導体集積回路は、送信用ＰＬＬ回路が広い周波数範囲に亘って発振動作することができるとともに、各発振回路の発振周波数測定回路を兼用しているため回路規模をそれほど増大させることなく周波数のバラツキを補正することができる。
【００１７】
本発明の他の側面によれば、通信用半導体集積回路は、送信用ＰＬＬ回路を構成する発振回路が、受信用ＰＬＬ回路を構成する発振回路や中間周波数用の発振回路と共に１つの半導体チップ上に形成され、送信用ＰＬＬ回路を構成する発振回路の発振周波数の測定と受信用ＰＬＬ回路を構成する発振回路の発振周波数の測定が並行して行なわれる。これにより、この通信用半導体集積回路は各発振回路の周波数のバラツキを短時間に補正することができる。
【００１８】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
図１は、本発明の一実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
図１に示す無線通信システムは、信号電波を送受信するアンテナ１００と、送受信を切り替えるスイッチ１１０と、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ１２０ａ〜１２０ｃと、送信信号を増幅する高周波電力増幅回路１３０と、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００と、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）３００とからなる。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
【００１９】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、無線通信システムは、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ｃととからなる。ＬＮＡ２１０ａを用いて８５０ＭＨｚと９００ＭＨｚで動作させるために、８５０ＭＨｚのフィルタと９００ＭＨｚのフィルタを備え、スイッチを用いて何れか一方を選択する構成とする。
【００２０】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
受信系回路ＲＸＣは、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃと、高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周し互いに９０°位相がずれた直交信号を生成する位相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃで増幅された受信信号に分周回路２１１で分周された直交信号を合成することで復調を行なうミキサからなる復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００２１】
高利得増幅部２２０Ａは、交互に直列形態に接続された複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４および利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３と、最終段に接続された利得固定のアンプＡＭＰ１とから構成されており、Ｉ信号を増幅してベースバンド回路３０へ出力する。高利得増幅部２２０Ｂも同様に、交互に直列形態に接続された複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４および利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３と、最終段に接続された利得固定のアンプＡＭＰ２とから構成されており、Ｑ信号を増幅してベースバンド回路３００へ出力する。
【００２２】
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００２３】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φＩＦを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する位相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φＴＸを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φＴＸをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周した信号φＲＦ’とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号ＴＸＩＦとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
【００２４】
なお、ループフィルタ２３８は、外付け素子として実施例の高周波ＩＣ２００の外部端子に接続される抵抗および容量を有する。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。
【００２５】
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
【００２６】
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φｒｅｆを生成する基準発振回路（ＶＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、それぞれ位相比較回路とチャージポンプとループフィルタなどで構成される。
【００２７】
なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。
【００２８】
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
【００２９】
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００は主としてマイクロプロセッサから構成される。
【００３０】
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波用発振回路（ＲＦＶＣＯ）２５０や中間周波数の発振回路（ＩＦＶＣＯ）２３０におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
【００３１】
この実施例では、周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）は、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって構成される。本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数φＲＦを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
【００３２】
表１は、本実施例のクウォッドバンド用の高周波ＩＣにおける中間周波用発振回路（ＩＦＶＣＯ）２３０、送信用発振回路（ＴＸＶＣＯ）２４０および高周波用発振回路（ＲＦＶＣＯ）２５０の発振信号φＩＦ，φＴＸ，φＲＦの周波数の設定例を示す。
【００３３】
【表１】
【００３４】
表１に示されているように、本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定される。また、ＩＣは６４８ＭＨｚまたは６５６ＭＨｚを用いることもできる。６４０ＭＨｚの発振信号は分周回路２３１と位相分周回路２３２で１／８に分周されて８０（８１，８２）ＭＨｚの搬送波（ＴＸＩＦ）が生成されて変調が行なわれる。
【００３５】
一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆＲＦは、送信モードでは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、この発振周波数ｆＲＦが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３６に供給される。
【００３６】
オフセットミキサ２３６は、φＲＦ’と送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号を出力し、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φＲＦ’の周波数（ＧＳＭの場合はｆＲＦ／４，ＤＣＳとＰＣＳの場合はｆＲＦ／２）と変調信号ＴＸＩＦの周波数（ｆＩＦ’）の差に相当する周波数で発振するように制御される。これが、いわゆるオフセットＰＬＬ方式と呼ばれるシステムにおける送信動作である。
【００３７】
図２には、ＶＣＯの周波数測定機能と測定結果に基づいてＶＣＯの周波数特性を補正する機能を備えたＰＬＬ回路の具体例が示されている。図２に示すＰＬＬ回路は、高周波用発振回路（ＲＦＶＣＯ）２５０と、ＲＦＶＣＯ２５０の発振信号φＲＦを分周する可変分周回路１２と、基準発振回路２６４からの基準発振信号φｒｅｆを１／６５に分周する固定分周回路１３と、上記可変分周回路１２と固定分周回路１３で分周された信号の位相を比較して位相差に応じた電圧ＵＰ，ＤＯＷＮを出力する位相比較器１４と、チャージポンプ１５と、ループフィルタ１６とからなる。、チャージポンプ１５によってループフィルタ１６の容量素子がチャージアップされて上記ＲＦＶＣＯ２５０の制御電圧Ｖｃとして出力され、ＲＦＶＣＯ２５０が所定の周波数で発振動作される。ループフィルタ１６を構成する容量や抵抗は外付け素子として接続される。
【００３８】
図２に示されているように、この実施例のＰＬＬ回路は、チャージポンプ１５とループフィルタ１６との間に、周波数測定時やＰＬＬ引込み時にチャージポンプ１５からの電圧Ｖｃの代わりに所定の直流電圧ＶＤＣをループフィルタ１６に供給可能なスイッチＳＷ０と、チャージポンプ１５に印加される直流電圧ＶＤＣを生成する直流電圧源１７が設けられている。また、ＰＬＬ回路には、可変分周回路１２により計数された値を記憶するレジスタなどからなる記憶回路１８と、該記憶回路１８に記憶されている周波数値と外部からカウンタ２２に設定される設定値Ｎ８〜Ｎ０およびＡ５，Ａ４とを比較してＲＦＶＣＯ２５０のバンド切り替え信号ＶＢ３〜ＶＢ０を生成する適合バンド決定回路１９等が設けられている。なお、この適合バンド決定回路１９は前記制御回路２６０の一部として構成することも可能である。
【００３９】
周波数測定時、スイッチＳＷ０によりループフィルタ１６に供給される直流電圧ＶＤＣは、制御電圧Ｖｃの有効可変範囲内であればどのような電圧値であってもよい。本実施例では、制御電圧Ｖｃの可変範囲の上限値（Ｖｃｐ−ｍａｘ）が直流電圧ＶＤＣとして選択される。周波数測定中、直流電圧ＶＤＣは、バンドを切り替えても同一の値とされる。上記スイッチＳＷ０、可変分周回路１２、記憶回路１８および適合バンド決定回路１９は、前記制御回路２６０によって制御される。可変分周回路１２と固定分周回路１３、位相比較器１４、チャージポンプ１５、記憶回路１８および適合バンド決定回路１９により、図１に示されているＲＦシンセサイザ２６１が構成される。
【００４０】
ＲＦＶＣＯ２５０は、例えばＬＣ共振回路を用いたコルピッツ型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子を上記バンド切り替え信号ＶＢ３〜ＶＢ０で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＲＦＶＣＯ２５０は可変容量素子としてバリキャップダイオードを有しており、上記ループフィルタ１６からの制御電圧Ｖｃによってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
【００４１】
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリキャップダイオードの容量値の変化のみで行なおうとすると、図４に破線Ａで示すように、Ｖｃ−ｆＲＦ特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｃに僅かなノイズがのっただけでＶＣＯの発振周波数ｆＲＦが大きく変化してしまう。
【００４２】
この問題を解決するために、この実施例のＲＦＶＣＯ２５０は、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替え信号ＶＢ３〜ＶＢ０で使用する容量素子をｎ段階に切り替えてＣの値を変化させることで、図４に実線で示すように、複数のＶｃ−ｆＲＦ特性線に従った発振制御を行なえるように構成したものである。しかも、この実施例では、記憶回路１８と適合バンド決定回路１９とをＲＦＶＣＯ２５０内に設けたことにより、従来のＰＬＬ回路で行なわれている周波数の合わせ込みという調整作業が不要になっている。
【００４３】
すなわち、従来のＰＬＬ回路では、例えば図４のような複数のＶｃ−ｆＲＦ特性線を有するＶＣＯを構成する場合にも、ＶＣＯを動作させて周波数を測定し各複数のＶｃ−ｆＲＦ特性線が所定の初期値と所定の傾きとなるように、周波数の合わせ込みを行なっていた。これに対し、本実施例のＰＬＬ回路は、予めスイッチＳＷ０を切り替えて所定の直流電圧ＶＤＣをＲＦＶＣＯ２５０に印加して各バンドでの周波数を測定して記憶回路１８に記憶しておき、実際の使用に際しては、外部からカウンタ２２に与えられる指定バンドに応じた設定値Ｎ８〜Ｎ０およびＡ５，Ａ４と記憶回路１８に記憶されている測定値を比較して、その指定バンドの周波数範囲をカバーできるものを、図４のような複数（ｎ個）のＶｃ−ｆＲＦ特性線の中から１つだけ選んでその特性線に従って発振制御動作するように、ＲＦＶＣＯの切り替え（容量素子の切り替え）を行なうようにする。
【００４４】
このような方式によれば、予めカバーしたい周波数範囲よりもバラツキを考慮した分だけ少し広めの範囲をカバーするとともに、図４のようにｎ段階のＶｃ−ｆＲＦ特性線を隣接するもの同士で少しずつ（望ましくは半分ずつ）周波数範囲が重なるようにＲＦＶＣＯを設計しておけば、必ず指定された周波数範囲をカバーできる特性線が存在することになる。従って、測定によって分かった実際の特性に基づいて、各指定バンドに対応しているＶｃ−ｆＲＦ特性線を選択すればよく、周波数の合わせ込みが不要となるとともに、予め使用バンドとＲＦＶＣＯの切り替え状態とを１対１で対応させておく必要がない。
【００４５】
可変分周回路１２は、ＲＦＶＣＯ２５０の発振信号を分周するプリスケーラ２１と、プリスケーラ２１で分周された信号をさらに分周する第１カウンタ２２Ｎおよび第２カウンタ２２Ａからなるモジュロカウンタ２２とにより構成されている。
【００４６】
プリスケーラ２１とモジュロカウンタ２２による発振信号の分周の仕方は既に公知の技術である。プリスケーラ２１は、例えば１／６４分周と１／６５分周のように、分周比の異なる２種類の分周が可能に構成されており、第２カウンタ２２Ａのカウント終了信号で一方の分周比から他方への切り替えが行なわれる。第１カウンタ２２Ｎと第２カウンタ２２Ａはプログラマブルカウンタで、第１カウンタ２２Ｎには、所望の周波数（出力として得たいＶＣＯの発振周波数ｆＲＦ）を基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’とプリスケーラ２１の第１の分周比（実施例では６４）とで割り算したときの整数部が、また第２カウンタ２２Ａには、その余り（ＭＯＤ）が設定され、各カウンタはその設定された値を計数するとカウント動作を終了し、再度設定値のカウントを行なう。
【００４７】
具体的には、例えば基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’が４００ｋＨｚで、所望のＶＣＯの発振周波数ｆＲＦが３７８９．６ＭＨｚの場合を考えると、３７８９．６÷０．４÷６４＝１４８余り２であるので、第１カウンタ２２Ｎに設定される値Ｎは「１４８」で、第２カウンタ２２Ａに設定される値Ａは「２」である。それぞれのカウンタにこのような値が設定された状態でプリスケーラ２１とモジュロカウンタ２２が動作すると、プリスケーラ２１は先ずＲＦＶＣＯ２５０の発振信号を１／６４分周し、その出力を第２カウンタ２２Ａが設定値の「２」まで計数すると、第２カウンタ２２Ａからカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ２１の動作が切り替えられ、再び第２カウンタ２２Ａが設定値の「２」を計数するまでプリスケーラ２１はＲＦＶＣＯ２５０の発振信号を１／６５分周する。
【００４８】
このような動作をすることによって、モジュロカウンタ２２は整数比でなく、小数部を有する比で発振信号の分周を行なうことができるようになる。実施例のＰＬＬ回路は、第１カウンタ２２Ｎの出力の周波数が基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’（４００ｋＨｚ）と一致するようにフィードバックがかかってＲＦＶＣＯ２５０が発振制御されるため、第１カウンタ２２Ｎに設定される値Ｎが「１４８」で、第２カウンタ２２Ａに設定される値Ａが「２」である上記具体例の場合には、ＲＦＶＣＯ２５０の発振周波数ｆＲＦは、
ｆＲＦ＝（６４×１４８＋２）×ｆｒｅｆ’＝９４７４×４００＝３７８９６００
より、３７８９．６ＭＨｚとなる。
【００４９】
なお、第１カウンタ２２Ｎと第２カウンタ２２Ａは実際にはバイナリカウンタで構成されるので、第１カウンタ２２Ｎに設定される値Ｎと第２カウンタ２２Ａに設定される値Ａは、バイナリコードで与えられる。この実施例では、特に制限されるものでないが、ＰＬＬ動作時には第１カウンタ２２Ｎは９ビットカウンタとして、また第２カウンタ２２Ａは６ビットカウンタとして動作するため、第１カウンタ２２Ｎに設定される値は９ビットコードＮ８〜Ｎ０で、また第２カウンタ２２Ａに設定される値は、６ビットコードＡ５〜Ａ０で与えられるようにされる。
【００５０】
さらに、この実施例では、第１カウンタ２２Ｎは周波数の測定時には１１ビットのカウンタとして動作できるように構成されている。ＲＦＶＣＯ２５０は１６バンドすなわち１６段階で発振周波数を切り替えることができるように構成され、記憶回路１８には１５バンドのそれぞれについて測定された周波数を記憶するため１５個のレジスタＲＥＧ０〜ＲＥＧ１４が設けられている。つまり、ＲＦＶＣＯのバンド毎に測定する必要はない。ＲＦＶＣＯが１６個の切り替えバンドを有している場合、１５バンドのキャリブレーション値を測定するだけでよい（例えば、バンド＃０〜＃１４までについて測定し、バンド＃１５は測定する必要はない）。ＲＦＶＣＯに関してバンド＃０，＃１，＃２，＃３〜＃１４の測定できる。または、バンド＃０，＃２，＃４，＃６〜＃１４のように測定して、バンドスキッピング方式を用いて一つおきに測定することもできる。また、適合バンド決定回路１９は、記憶回路１８のレジスタＲＥＧ０〜ＲＥＧ１４に記憶されている値と第１カウンタ２２Ｎに設定される９ビットコードＮ８〜Ｎ０および第２カウンタ２２Ａに設定される６ビットコードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４とを比較する１１ビットのコンパレータを備え、ＲＦＶＣＯ２５０に対するバンド切り替え信号として４ビットのコードＶＢ３〜ＶＢ０を出力するように構成されている。
【００５１】
周波数測定時には、制御回路２６０は、ＲＦＶＣＯ２５０に対して１６個のバンドを順番に選択するように切り替え信号ＶＢ３〜ＶＢ０を生成して出力する。さらに、制御回路２６０は、周波数測定時には、第１カウンタ２２Ｎを１１ビットのカウンタとして動作させるとともに基準発振信号φｒｅｆ’の１周期よりも長い例えば４周期のような期間におけるクロック数を計数するように第１カウンタ２２Ｎを制御する。また、制御回路２６０は、周波数測定時には、第２カウンタ２２Ａの動作を停止させ、プリスケーラ２２の分周比の切り替えが行なわれないように制御する。これによって、周波数測定時に、プリスケーラ２２は１／６４のみの分周動作を行なうようにされる。
【００５２】
この実施例において、制御回路２６０が周波数測定時に第１カウンタ２２Ｎにより基準発振信号φｒｅｆ’の１周期よりも長い４周期にわたって計数動作させるようにしているのは、測定精度を高くするためである。すなわち、プリスケーラ２１が設けられていることによって、基準発振信号φｒｅｆ’の１周期の測定でカウンタ２２Ｎにおいて生じる最大誤差つまりφｒｅｆ’の１周期の測定でカウンタ２２Ｎが１パルスカウントエラーを起こしたとすると、そのときの誤差はプリスケーラ２１の分周比である６４倍に拡大される。そのため、基準発振信号φｒｅｆ’が４００ｋＨｚの場合には、カウンタ２２Ｎの最大誤差は２５．６ＭＨｚ（＝４００ｋＨｚ×６４）であるが、４周期の測定でカウンタ２２Ｎにおいて生じる誤差は１／４の約６．４ＭＨｚに低減される。
【００５３】
周波数測定時に第１カウンタ２２Ｎによって計数された１１ビットの計数値は記憶回路１８のいずれかのレジスタに格納される。そして、この格納された値は、ＰＬＬ動作の間、上位９ビットが整数部とみなされて適合バンド決定回路１９において、外部から供給される第１カウンタ２２Ｎの設定コードＮ８〜Ｎ０と比較される。また、記憶回路１８のレジスタに格納された値のうち下位２ビットは小数部とみなされて適合バンド決定回路１９において、外部から供給される第２カウンタ２２Ａの設定コードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４と比較される。
【００５４】
適合バンド決定回路１９は、コンパレータとイクスクルーシブＯＲゲートなどから構成されており、記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０および設定コードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドを決定し、そのバンドを選択するようなバンド切り替えコードＶＢ３〜ＶＢ０を生成してＲＦＶＣＯ２５０に供給する。ＲＦＶＣＯ２５０がＧＳＭのような通信システムに使用されるＰＬＬ回路の場合には、各バンドがＧＳＭのチャンネル間隔に応じて例えば４００ｋＨｚのような間隔に設定される。
【００５５】
以下、この実施例のＰＬＬ回路における制御回路２６０による周波数測定および周波数特性の補正の手順を説明する。なお、このＲＦＶＣＯ２５０の周波数測定と測定結果に基づく周波数特性の補正は、例えばアイドルモード中にベースバンド回路３００から所定のコマンドが入力される度に行なわれる。
【００５６】
ＲＦＶＣＯ２５０の周波数測定が開始されると、制御回路２６０は、先ずスイッチＳＷ０を切り替えてループフィルタ１６に直流電圧ＶＤＣを供給する。そして、制御回路２６０は、ループフィルタ１６の電圧Ｖｃが安定し、ＲＦＶＣＯ２５０の発振周波数が安定するのを待つ。次に、制御回路２６０は、プリスケーラ２１の分周比を１／６４に固定するとともに、第１カウンタ２２Ｎが１１ビットカウンタとして動作するように設定する。それから、制御回路２６０は、選択バンドを示すポインタを参照してＲＦＶＣＯ２５０のバンドを選択するコードＶＢ３〜ＶＢ０を出力する。ここで、最初に選択されるバンドは、例えば周波数範囲が最も低いＢＡＮＤ０である。
【００５７】
次に、制御回路２６０は、第１カウンタ２２Ｎを基準発振信号φｒｅｆ’の４周期にわたって計数動作させ、第１カウンタ２２Ｎの計数値を記憶回路１８のいずれかのレジスタに格納する。計数値を最初に格納されるレジスタは第１レジスタＲＥＧ０である。それから、制御回路２６０は、全てのバンドの周波数測定を終了したか判定する。ここで、終了していなければ選択バンドを示すポインタの値を加算（＋２）して上記の動作を繰り返す。
【００５８】
その後、スタンバイ状態で送受信開始に伴いベースバンド回路から使用チャネルに応じた周波数設定値がＰＬＬ回路に供給されると、適合バンド決定回路１９においてその周波数設定値に基づいて記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０およびＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドが決定される。そして、適合バンド決定回路１９は、周波数特性を補正するため、ＲＦＶＣＯ２５０にバンド選択信号ＶＢ３〜ＶＢ０を供給する。
【００５９】
図１の実施例の高周波ＩＣ２００においては、中間周波数用ＶＣＯ（ＩＦＶＣＯ）２３０と送信用ＶＣＯ（ＴＸＶＣＯ）２４０に関しても周波数測定機能と測定結果に基づく周波数特性の補正機能が設けられている。しかも、これらの機能を共通の回路により実行できるように構成することで、回路規模の増加を抑制している。
【００６０】
以下、ＩＦＶＣＯ２３０とＴＸＶＣＯ２４０の周波数測定機能と、測定結果に基づく周波数特性の補正機能を実現するＰＬＬ回路の実施例を、図３を用いて説明する。なお、図３において、図１および図２に示されている回路と同一の回路には同一の符号を付して重複した説明は省略する。
【００６１】
図３に示されているように、ＩＦシンセサイザ２６２は、図２に示されているＲＦシンセサイザ２６１と類似な構成を備えている。すなわち、１／１６分周または１／１７分周が可能なプリスケーラ３１と、モジュロカウンタを構成するＮカウンタ３２ＮおよびＡカウンタ３２Ａと、固定分周回路３３などの回路が設けられている。図３においては、図２に示されている位相比較器１４と、チャージポンプ１５と、スイッチＳＷ０およびループフィルタ１６に相当する回路がＩＦＰＬＬ回路３０として示されている。固定分周回路３３は、４００ＫＨｚのような基準発振信号φｒｅｆ’の他に、制御回路２６０の動作クロック（１ＭＨｚ）を生成するようにされる。Ｎカウンタ３２ＮおよびＡカウンタ３２Ａの動作は図２の実施例と同様であるので説明を省略する。
【００６２】
また、ＩＦシンセサイザ２６２は、中間周波数信号φＩＦを分周した信号またはＴＸＶＣＯ２４０からの発振信号φＴＸを分周した信号のいずれかを、制御回路２６０からの信号に応じて前記プリスケーラ３１へ選択的に供給するセレクタ３４や、ＩＦＶＣＯの周波数測定時にＮカウンタ３２Ｎが計数した値とＲＯＭ４０に記憶されている基準データ（ＩＦ周波数情報）とを比較する比較回路３５、この比較回路３５における比較結果に基づいてＩＦＶＣＯ２３０の使用バンド情報を保持するカウンタレジスタ３６、ＴＸＶＣＯの周波数測定時にＮカウンタ３２Ｎが計数した値を記憶するレジスタ３７、ベースバンド回路から供給されるＲＦＶＣＯとＩＦＶＣＯの周波数設定値ＲＦ／ＩＦ（Ｎ，Ａ）に基づいてＴＸＶＣＯの目標発振周波数値ＴＸ（Ｎ，Ａ）を算出する演算回路３８、該演算回路３８による算出値と前記レジスタ３７に記憶されている値とを比較してＴＸＶＣＯ２４０における使用バンドを指定するコードＶＢ２〜ＶＢ０を生成するバンド決定回路３９を備えている。
【００６３】
図３において、スイッチＳＷ０’はＴＸＶＣＯ２４０の周波数測定時やＰＬＬ引込み時にチャージポンプからの電圧Ｖｃの代わりに所定の直流電圧ＶＤＣをループフィルタ２３８に供給可能で、直流電圧源２１７はチャージポンプ２３８に印加される直流電圧ＶＤＣを生成する。なお、図２に示されているチャージポンプ１５に相当する回路が図３に示されていないのは、図３においては位相比較回路２３７の出力段がチャージポンプと同様な機能を有するためである。ＧＳＭ用のＴＸＶＣＯ２４０ａと、ＤＣＳ／ＰＣＳ用のＴＸＶＣＯ２４０ｂは、周波数測定時および送信時に、制御回路２６０からの制御信号によっていずれか一方が動作状態にされる。
【００６４】
図５に示されているように、ＩＦＶＣＯの４つのバンドの目標値は高周波チップ内部のレジスタ内にあり、ベースバンドからプログラムされている。 ＴＸＶＣＯ２４０は、図５に示されているように、８つのバンドのいずれかの特性に従って動作されるようにされる。演算回路３８を設けているのは、ベースバンド回路３００から供給されるＲＦＶＣＯとＩＦＶＣＯの周波数設定値ＲＦ／ＩＦ（Ｎ，Ａ）からＴＸＶＣＯの使用バンドを決定することにより、ベースバンド回路３００がＴＸＶＣＯの周波数設定値を供給しなくて済み、短時間にＴＸＶＣＯの使用バンドを決定することができるようにするためである。バンド決定回路３９は、レジスタ３７に記憶されているＴＸＶＣＯの周波数測定値と、演算回路３８により算出されたＴＸＶＣＯの目標発振周波数値ＴＸ（Ｎ，Ａ）とに基づいて使用バンドを決定する。
【００６５】
表１に示されているように、ＩＦＶＣＯの周波数は、本来は一定で良い。しかしながら、実際のシステムでは、使用チャネルの周波数によっては、基準発振回路２６４で生成される信号の高調波やその高調波と中間周波数信号の周波数差に相当するビートノイズにより、ＩＦＶＣＯ２３０で生成される発振信号にノイズがのったり、変調回路２３３にノイズが飛び込んでＣＮ比が劣化するおそれがある。そのような場合でもＩＦＶＣＯの周波数を例えば６４０ＭＨｚから６４８ＭＨｚあるいは６５６ＭＨｚ等に変更することによってノイズを低減しＣＮ比を向上させることができることがある。従って、実施例のようにＩＦＶＣＯ２３０を複数のバンドで動作可能に構成して利用できるバンドから使用バンドを選択することは極めて有効である。
【００６６】
次に、この実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）のタイミングについて、図７を用いて説明する。
図７において、“Ｉｄｌｅ”は待ち受け時のような送信も受信も行なわないアイドルモード、“Ｗａｒｍ ｕｐ”は送信や受信の前にＰＬＬを起動してロックさせるウォームアップモード、“Ｒｘ”は受信系回路を動作させて信号の受信を行なう受信モード、“Ｔｘ” は送信系回路を動作させて信号の送信を行なう送信モードである。これらのモードは、ベースバンド回路３００から高周波ＩＣ２００の制御回路２６０に対して供給されるコマンドによって開始される。コマンドは例えば８ビットのような所定のビット長のコード（以下、Ｗｏｒｄと呼ぶ）によって構成されており、予め複数種類のコマンドコードが用意されている。
【００６７】
電源投入後に、ベースバンド回路３００から高周波ＩＣ２００に対して“Ｓｙｓｔｅｍ Ｒｅｓｅｔ Ｗｏｒｄ”なるコマンドが供給されると、制御回路２６０によって高周波ＩＣ２００内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣ２００はアイドルモードに入る（図７のタイミングｔ１）。このアイドルモードは、各ＶＣＯの発振動作が停止される低消費電力モードである。
【００６８】
次に、所定のビットコードからなる“ＶＣＯ Ｃａｌｉｂｒａｔｉｏｎ Ｗｏｒｄ”なるコマンドが制御回路２６０に供給されると、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０の各バンドの周波数測定が開始される（タイミングｔ２）。この実施例の高周波ＩＣ２００においては、ＲＦＶＣＯ２５０は１６バンド、ＩＦＶＣＯ２３０は８バンドであるため、ＩＦＶＣＯ２３０の周波数測定の方がＲＦＶＣＯ２５０よりも早く終了する（タイミングｔ３）。すると、ＩＦＶＣＯ２３０の周波数測定に使用したカウンタ３２Ｎ，３２Ａを用いた送信用ＴＸＶＣＯ２４０ａの周波数測定が自動的に開始される。そして、このＴＸＶＣＯ２４０ａの周波数測定が終了すると、ＴＸＶＣＯ２４０ｂの周波数測定が開始される（タイミングｔ４）。なお、ＩＦＶＣＯ２３０に関しては、その周波数測定終了時点で直ちに使用バンドの選択を行なうようにされている。
【００６９】
ベースバンド回路３００は “ＶＣＯ Ｃａｌｉｂｒａｔｉｏｎ Ｗｏｒｄ”の送信後、適当な時間が経過すると初期設定を指令する“Ｓｙｓｔｅｍ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｗｏｒｄ”を送って来る（タイミングｔ５）。ＴＸＶＣＯ２４０ｂの周波数測定が終了すると、終了が制御回路２６０に通知され、制御回路２６０は測定終了後に高周波ＩＣ２００の内部回路を送受信動作のために初期設定する。
【００７０】
この初期設定が終了すると、ベースバンド回路３００から高周波ＩＣ２００に対して、カウンタ２２に設定する値（使用チャネルの周波数情報）を含む“Ｓｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”が供給される（タイミングｔ６）。すると、制御回路２６０はウォームアップモードに入り、ベースバンド回路３００からの周波数情報とレジスタ１８に記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０の使用バンドを選択するとともにカウンタ２２に周波数値を設定する。そして、制御回路２６０は、ＲＦＶＣＯ２５０を発振動作させ、受信用ＰＬＬループをロック状態にさせる。このＳｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄは、ＩＣに次のアクティブスロットが送信スロットであるか受信スロットであるかを知らせるために用いられるシングル制御バイト［ＴＲ］を含んでいる。送信モードが選択されると、Ｓｙｎｔｈｅｓｉｓｅｒ Ｗｏｒｄ を高周波チップに送ることでＩＦＶＣＯ／ＩＦシンセサイザをオンさせる。ＩＦＶＣＯは動作しており、送信スロットの前にロックされているはずである。一方、受信モードが選択されると、Ｓｙｎｔｈｅｓｉｓｅｒ ＷｏｒｄがＩＣに送られてもＩＦＶＣＯ／ＩＦシンセサイザはオンされない。もちろん、ベースバンドは送信モードを送り、この場合それからＲｅｃｅｉｖｅ Ｗｏｒｄを送ることもでき、ＩＣがＳｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ を受信したときに、ＩＦＶＣＯ／ＩＦシンセサイザがアクティブになり、正しい周波数にロックする。そして、Ｒｅｃｅｉｖｅ ＷｏｒｄがＩＣにプログラムされたときに、ＩＦＶＣＯ／ＩＦシンセサイザは自動的にオフされる。
【００７１】
その後、ベースバンド回路３００は高周波ＩＣ２００に対して、受信動作を指令する“Ｒｅｃｅｉｖｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”を送って来る（タイミングｔ７）。すると、制御回路２６０は、オフセットキャンセル回路２１３を起動させて高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットキャンセルを行なわせる。このＤＣオフセットキャンセルの後、制御回路２６０は受信モードに入り、受信系回路ＲＸＣを動作させて受信信号の増幅、復調を行なわせる。また、制御回路２６０は、受信信号がＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ１などの切替え制御も行なう。なお、この受信モードは、送信モードと共にタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。
【００７２】
受信モードが終了すると、ベースバンド回路３００はカウンタ２２および３２に設定する値（使用チャネルの周波数情報）を含みウォームアップモードを指令する“Ｓｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”を送って来る（タイミングｔ８）。すると、制御回路２６０はウォームアップモードに入り、ベースバンド３００からの周波数情報とレジスタに記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０の使用バンドを選択するとともに、カウンタ２２および３２に周波数値を設定する。そして、制御回路２６０は、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０を発振動作させ、ＲＦＰＬＬおよびＩＦＰＬＬループをロック状態にさせる。
【００７３】
その後、ベースバンド回路３００は高周波ＩＣ２００に対して、送信動作を指令する“Ｔｒａｎｓｍｉｔｔｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”を送って来る（タイミングｔ９）。すると、制御回路２６０は送信モードに入り、演算回路３８からの周波数情報とレジスタ３７に記憶されている周波数測定結果に基づいてＴＸＶＣＯ２４０の使用バンドを選択し、ＴＸＶＣＯ２４０ａまたは２４０ｂおよび送信系回路ＴＸＣを動作させ、送信用ＰＬＬループをロック状態に持って行き、送信信号の変調、増幅を行なわせる。また、制御回路２６０は、送信切替えスイッチＳＷ４をオンさせると共に、送信信号がＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ２などの切替え制御も行なう。ＴＸＶＣＯ２４０ａまたは２４０ｂのいずれを使用するかは、ベースバンド回路３００から供給されるコマンドに含まれる所定のコードで決定される。
【００７４】
図８には、前記アイドルモード中に行なわれるＲＦＶＣＯ２５０とＩＦＶＣＯ２３０、ＴＸＶＣＯ２４０ａ，２４０ｂに割り当てられた各バンドの周波数測定のより詳細なタイミングが示されている。図８において、Ｔ０はＲＦＶＣＯ２５０の周波数測定期間、Ｔ１はＩＦＶＣＯ２３０の周波数測定期間、Ｔ２はＴＸＶＣＯ２４０ａの周波数測定期間、Ｔ３はＴＸＶＣＯ２４０ｂの周波数測定期間である。
【００７５】
図８に示されているように、本実施例の高周波ＩＣにおいては、ＲＦＶＣＯ２５０に割り当てられた１６バンドのうち周波数の低い方から１５個のバンド（０〜１４）について測定を行ない、ＴＸＶＣＯ２４０ａ，２４０ｂに割り当てられた８バンドのうち周波数の低い方から７個のバンド（０〜６）について測定を行なっている。これは、最も周波数の高いバンドの測定値がなくても、ベースバントにより指定された周波数に対応するバンドが測定値のあるバンドのいずれにも該当しない場合には、バンド決定回路は測定値のない最も周波数の高いバンドを選択すればよくまたそのような選択をせざるを得ないためである。
【００７６】
図８から分かるように、この実施例の高周波ＩＣでは、ＲＦＶＣＯ２５０の周波数測定は周期が５μｓのようなクロックＲＦＣＬＫに同期して行なわれ、ＩＦＶＣＯ２３０，ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定は周期が１μｓのようなクロックＩＦＣＬＫに同期して行なわれる。これは、測定を送受信モードの際に動作するカウンタ２２と３２の動作速度に合わせるためである。
【００７７】
次に、制御回路２６０の制御下のカウンタ３２を用いたＩＦＶＣＯ２３０とＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定の手順を、図９のフローチャートを用いて説明する。
コマンドとしてＶＣＯ Ｃａｌｉｂｒａｔｉｏｎ Ｗｏｒｄがセットされると、ＩＦＶＣＯ２３０の周波数測定処理（ステップＳ１）を行ないつつ、これと並行して送信側ＴＸＰＬＬのループフィルタ２３８に周波数測定のための直流電圧ＶＤＣを印加して保持させる（ステップＳ２）。制御回路２６０は、ＩＦＶＣＯ２３０の周波数測定が終了し、ループフィルタ２３８の電圧が印加された直流電圧ＶＤＣに安定するまでのセトリング時間が経過する（ステップＳ３，Ｓ４）と、プリスケーラ３１への値（初期値は「１６」）の設定やＮカウンタ３２Ｎを測定のための１１ビットカウント動作への設定などＴＸＶＣＯの周波数測定のための準備を行なう（ステップＳ５）。
【００７８】
次に、制御回路２６０は、ＴＸＶＣＯバンド選択レジスタを使って２つのＴＸＶＣＯ２４０ａ，２４０ｂのうちいずれの周波数を測定するか指定する（ステップＳ６）。この実施例では、制御回路２６０は最初にバンドセレクトレジスタに１を設定してＧＳＭ用のＴＸＶＣＯ２４０ａを指定する。それから、制御回路２６０は測定を行なうバンドを、バンド選択コードＶＢ２〜ＶＢ０を用いて指定する（ステップＳ８）。それから、制御回路２６０はＮカウンタ３２Ｎを例えば４０μｓ間カウント動作させる（ステップＳ９）。そして、その計数値をレジスタ３７に格納する（ステップＳ１０）。その後、制御回路２６０は測定バンドが最後のバンドに達したか判定して、達していなければバンド選択コードＶＢ２〜ＶＢ０により測定バンドを更新してからステップＳ７へ戻る（ステップＳ１１，Ｓ１２）。
【００７９】
一方、制御回路２６０はステップＳ１１で最終バンド測定終了と判定するとステップＳ１３へ移行して測定対象のＴＸＶＣＯを指定するバンドセレクトレジスタを「２」に切り替えてステップＳ７へ戻る。その後、制御回路２６０はステップＳ８〜Ｓ１２と同様な処理ステップＳ１４〜Ｓ１８を実行してＴＸＶＣＯ２４０ｂの周波数を測定し、アイドルモードへ復帰する（ステップＳ１９）。
【００８０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定を、ＩＦＶＣＯ２３０のために設けられているカウンタ３２を用いて行なっているが、ＲＦＶＣＯ２５０のために設けられているカウンタ２２を用いて行なうようにしても良い。また、ＴＸＶＣＯ２４０ａの周波数測定をＩＦＶＣＯ２３０のために設けられているカウンタ３２を用いて行ない、ＴＸＶＣＯ２４０ｂの周波数測定をＲＦＶＣＯ２５０のために設けられているカウンタ２２を用いて行なうようにしても良い。さらに、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定をすべてのバンドについて行なう代わりに、奇数バンドのみまたは偶数バンドのみ測定を行ない、未測定のバンドの周波数は前後のバンドの周波数測定値からその平均値を演算して得るようにしてもよい。
【００８１】
さらに、前記実施例においては、回路規模の増大を抑制する観点からＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定をＩＦＶＣＯ２３０のために設けられているカウンタ３２を用いて行なっているが、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定を行なうためのカウンタ３２を別途設け、１つのコマンドに応じてＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定をＲＦＶＣＯ２５０またはＩＦＶＣＯ２３０の周波数測定と並行して行なうようにしても良い。カウンタ３２を追加することにより、回路規模は多少増大するが複数のＶＣＯの周波数測定を短時間に終了することができるという効果が得られる。
【００８２】
また、前記実施例においては、ＩＦＶＣＯ２３０が４つのバンドのいずれかで動作可能に構成されているが、ＩＦＶＣＯは１つのバンドで動作可能なものとして構成され、ＩＦＶＣＯが周波数を測定可能に構成されていなくても良い。その場合、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定はＲＦＶＣＯ２５０の周波数測定のために設けられたカウンタ２２を用いて行なうようにすれば良い。
【００８３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はこの高周波ＩＣに限定されるものでなく、ＧＳＭにおける位相変調に振幅変調を加えたようなＱＰＳＫ変調モードを有するＥＤＧＥと呼ばれる通信方式にも対応可能な携帯電話機に用いられる高周波ＩＣであって、変調方法として位相ループと振幅ループを有するポーラーループ方式と呼ばれる方式を採用した送信系回路を有する高周波ＩＣの送信用ＶＣＯに対しても本発明を適用することができる。
【００８４】
このシステムはＧＳＭやＧＰＲＳ、ＥＤＧＥまたはＷＣＤＭＡの動作に限定されない。すなわち、無線ＩＣに搭載される発振器に関するこのバンド選択システムは、複数の切り替えバンド発振器を搭載したＩＣを備えた何れの通信システムにおいても用いることができる。
【００８５】
【発明の効果】
上記実施例によれば下記の効果が得られる。
すなわち、送信用ＰＬＬ回路を構成する発振回路を、受信用ＰＬＬ回路を構成する発振回路や中間周波数用の発振回路と共に１つの半導体チップ上に形成する場合に、上記実施例の通信用半導体集積回路は広い周波数範囲に亘って発振動作することができるとともに、回路規模をそれほど増大させることなくしかも短時間に各発振回路の周波数のバラツキを補正することができる。
【００８６】
さらに、上記実施例の通信用半導体集積回路は、複数の周波数帯の信号による通信が可能であり、しかもＲＦＶＣＯ，ＩＦＶＣＯ，ＴＸＶＣＯを変復調回路などと共に一つの半導体チップ上に形成することができ、これによってシステムを構成する部品点数を低減しシステムの小型化を達成することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【図２】図１の実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）におけるＲＦＶＣＯを含むＰＬＬ回路の一実施例を示すブロック図である。
【図３】図１の実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）におけるＩＦＶＣＯを含むＰＬＬ回路とＴＸＶＣＯを含むＰＬＬ回路の一実施例を示すブロック図である。
【図４】ＲＦＶＣＯの周波数可変範囲を連続的に変化させる場合と複数の帯域に分けて段階的に変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
【図５】ＩＦＶＣＯの周波数可変範囲を複数の帯域に分けて段階的に変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
【図６】ＴＸＶＣＯの周波数可変範囲を複数の帯域に分けて段階的に変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
【図７】本発明の一実施例による高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）のタイミングを示すタイミングチャートである。
【図８】各ＶＣＯの周波数測定時のより詳細なタイミングを示すタイミングチャートである。
【図９】ＴＸＶＣＯの周波数測定手順の一例を示すフローチャートである。
【符号の説明】
１４ 位相比較回路
１５ チャージポンプ
１６ ループフィルタ
１７ 周波数測定時の直流電圧源
１８，３７ 周波数記憶回路
１９，３９ 適合バンド決定回路
２６０ 制御回路
２２，３２ モジュロカウンタ
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ａ〜１２０ｃ 高周波フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１２ 復調用ミキサ
２３３ 変調用ミキサ
２２０ 電力増幅部
２３０ 中間周波数発振回路（ＩＦＶＣＯ）
２３８ 送信用ＰＬＬのループフィルタ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２５０ 高周波発振回路（受信用ＶＣＯ，ＲＦＶＣＯ）
２６１ ＲＦＰＬＬ用シンセサイザ回路
２６２ ＩＦＰＬＬ用シンセサイザ回路
２６４ 基準発振回路
３００ ベースバンド回路
【発明の属する技術分野】
本発明は、発振周波数が切替え可能なオンチップの電圧制御発振回路（ＶＣＯ）に適用して有効な技術に関し、特に、複数バンドの信号を送受信可能な例えば携帯電話機のような無線通信装置において受信信号を復調したり送信信号を変調したりする高周波用半導体集積回路および無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するＶＣＯを有するＰＬＬ回路（フェーズ・ロックド・ループ）が用いられている。従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００３】
ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
【０００４】
このような複数のバンドに対応できる携帯電話機に使用される送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）には、部品点数の低減という観点からダイレクトコンバージョン方式が有効である。しかしながら、ダイレクトコンバージョン方式は、複数のバンドに対応することが比較的容易ではあるが、ＶＣＯの発振可能な周波数範囲が広くなる。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧の感度が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
【０００５】
一方、部品点数の低減には、従来は一般に高周波ＩＣとは別個のモジュールとして構成されることが多いＶＣＯを、高周波ＩＣと同一の半導体チップ上に形成することが有効である。しかしながら、現在の製造技術ではＶＣＯをオンチップとした場合には、発振周波数の絶対値のバラツキが大きくなるので、製造後に発振周波数を補正する機能が不可欠となる。そして、このバラツキの補正を従来の半導体集積回路に用いられている一般的なマスクオプションやボンディングワイヤオプションによるトリミングで行なおうとすると、コストアップが避けられなくなる。
【０００６】
この問題を解決するため、本発明者等は、ＰＬＬ回路を備えた通信用半導体集積回路（高周波ＩＣ）を開発し、先に出願した（２００１年１１月１６日出願の英国特許出願第０１２７５３７．９号）。この通信用半導体集積回路は、送受信に使用される高周波の信号を生成する発振回路（ＲＦＶＣＯ）を複数の帯域で動作可能に構成し、発振回路の制御電圧を所定の値に固定した状態で各帯域での発振回路の発振周波数を測定して記憶回路に記憶しておいて、ＰＬＬ動作時に与えられる周波数指定用の設定値と上記記憶しておいた周波数の測定値とを比較して、その比較結果から実際に発振回路において使用する帯域を決定するように構成されている。これにより、この通信用半導体集積回路は、複数の通信方式に対応するためＶＣＯの発振可能な周波数範囲を広くしても、ＶＣＯの制御電圧の感度が高くならず外来ノイズや電源電圧変動による影響を受けにくいとともに、ＶＣＯの発振周波数のバラツキを内部回路で自動的に補正することができる。
【０００７】
【発明が解決しようとする課題】
携帯電話機に使用される高周波ＩＣは、送信系回路と受信系回路が１つの半導体チップ上に集積されるようになっている。前記先願においても送信系回路が受信系回路とともに１つの半導体チップ上に集積されているものが開示されている。しかしながら、上記先願において開示されている高周波ＩＣは、ＲＦＶＣＯはオンチップ化されているが、送信用ＶＣＯは外付け回路として構成されている。このように、送信用ＶＣＯよりもＲＦＶＣＯのオンチップ化を先行させたのは、以下のような理由からである。
【０００８】
第１に、本発明者等が開発しようとしたＧＳＭとＤＣＳの２つの通信方式に対応可能な高周波ＩＣにおいては、送信用ＶＣＯよりもＲＦＶＣＯの方が高い周波数帯域で発振動作するため、消費電力等の点でオンチップ化することにより得られる効果が大きかったためである。第２に、ＶＣＯをオンチップ化する場合、それに伴う周波数バラツキを補正するための回路が必要になるが、受信信号をダウンコンバートするために受信信号と混合される周波数信号を生成するＰＬＬ回路には、基準となる信号と比較してＰＬＬループを所望の周波数でロックするためにＶＣＯの発振信号を分周して周波数を計数する分周カウンタが設けられることが多く、この分周カウンタを使用して周波数を測定しバラツキを補正するための回路を構成することはできるが、送信用ＰＬＬ回路にはこのような分周カウンタがないため周波数を測定しバラツキを補正するための回路を新たに設ける必要があり、それによって回路規模の大幅な増大が予想されたためである。
【０００９】
一方、ＲＦＶＣＯよりも送信用ＶＣＯの方が広い周波数帯域で発振可能であることが要求されるため、送信用ＶＣＯはＧＳＭ用とＤＣＳ用の２つが必要になるので、部品点数の削減の点ではＲＦＶＣＯよりも送信用ＶＣＯをオンチップ化することが有効である。そこで、本発明者等は、さらに部品点数を減らすため、マルチバンド方式の携帯電話機に好適な高周波ＩＣに送信用ＶＣＯを搭載することについて検討した。本発明は、そのような検討の過程で生まれたものである。
【００１０】
マルチバンド方式の携帯電話機用の高周波ＩＣに送信用ＶＣＯを搭載する際に生じる技術的課題は、▲１▼送信用ＶＣＯは広い周波数範囲に亘って発振動作することができること、▲２▼送信用ＶＣＯは発振周波数のバラツキを補正できること、▲３▼送信用ＶＣＯのオンチップによるチップ面積の増大をできるだけ抑えられること等がある。
【００１１】
前記先願においては、ＲＦＶＣＯについてオンチップ化するのに伴う周波数のバラツキを補正する回路が開示されており、その技術を送信用ＶＣＯに適用することで周波数バラツキを低減することはできるが、送信用ＶＣＯについても同様な周波数のバラツキを補正する回路を設けると回路規模が非常に大きくなってしまうという不具合がある。特に、本発明者等が検討したシステムでは、受信用ＰＬＬ回路は分周用のカウンタを備えるが、送信用ＰＬＬ回路は分周用のカウンタを備えていないため、先願で開示されているような周波数を計数して補正を行なう回路を設けようとすると、回路規模が一層増大してしまう。
【００１２】
この発明の目的は、送信用ＰＬＬ回路を構成する発振回路（ＶＣＯ）を、中間周波数用の発振回路のような他の発振回路と共に１つの半導体チップ上に形成する場合においても、広い周波数範囲に亘って発振動作することができるとともに、回路規模をそれほど増大させることなく周波数のバラツキを補正することができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【００１３】
この発明の他の目的は、送信用ＰＬＬ回路を構成する発振回路（ＶＯＣ）を、中間周波数用の発振回路のような他の発振回路と共に１つの半導体チップ上に形成する場合に、各発振回路の周波数のバラツキを短時間に補正することができる通信用半導体集積回路を提供することにある。
【００１４】
この発明のさらに他の目的は、複数の周波数帯の信号による通信が可能であり、しかも複数の発振回路を同一の半導体チップ上に形成することができ、これによって部品点数を削減することができる通信用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本発明の一側面によれば、通信用半導体集積回路は、送信用ＰＬＬ回路を構成する発振回路が、受信用ＰＬＬ回路を構成する発振回路や中間周波数用の発振回路と共に１つの半導体チップ上に形成され、送信用ＰＬＬ回路を構成する発振回路は複数のバンドで動作可能に構成され、また送信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路は受信用ＰＬＬ回路を構成する発振回路の発振周波数を測定する回路または中間周波数用の発振回路の発振周波数を測定する回路と兼用される。
【００１６】
上記側面によれば、通信用半導体集積回路は、送信用ＰＬＬ回路が広い周波数範囲に亘って発振動作することができるとともに、各発振回路の発振周波数測定回路を兼用しているため回路規模をそれほど増大させることなく周波数のバラツキを補正することができる。
【００１７】
本発明の他の側面によれば、通信用半導体集積回路は、送信用ＰＬＬ回路を構成する発振回路が、受信用ＰＬＬ回路を構成する発振回路や中間周波数用の発振回路と共に１つの半導体チップ上に形成され、送信用ＰＬＬ回路を構成する発振回路の発振周波数の測定と受信用ＰＬＬ回路を構成する発振回路の発振周波数の測定が並行して行なわれる。これにより、この通信用半導体集積回路は各発振回路の周波数のバラツキを短時間に補正することができる。
【００１８】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
図１は、本発明の一実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
図１に示す無線通信システムは、信号電波を送受信するアンテナ１００と、送受信を切り替えるスイッチ１１０と、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ１２０ａ〜１２０ｃと、送信信号を増幅する高周波電力増幅回路１３０と、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００と、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）３００とからなる。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
【００１９】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、無線通信システムは、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ｃととからなる。ＬＮＡ２１０ａを用いて８５０ＭＨｚと９００ＭＨｚで動作させるために、８５０ＭＨｚのフィルタと９００ＭＨｚのフィルタを備え、スイッチを用いて何れか一方を選択する構成とする。
【００２０】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
受信系回路ＲＸＣは、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃと、高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周し互いに９０°位相がずれた直交信号を生成する位相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃで増幅された受信信号に分周回路２１１で分周された直交信号を合成することで復調を行なうミキサからなる復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００２１】
高利得増幅部２２０Ａは、交互に直列形態に接続された複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４および利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３と、最終段に接続された利得固定のアンプＡＭＰ１とから構成されており、Ｉ信号を増幅してベースバンド回路３０へ出力する。高利得増幅部２２０Ｂも同様に、交互に直列形態に接続された複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４および利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３と、最終段に接続された利得固定のアンプＡＭＰ２とから構成されており、Ｑ信号を増幅してベースバンド回路３００へ出力する。
【００２２】
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００２３】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φＩＦを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する位相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φＴＸを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φＴＸをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周した信号φＲＦ’とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号ＴＸＩＦとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
【００２４】
なお、ループフィルタ２３８は、外付け素子として実施例の高周波ＩＣ２００の外部端子に接続される抵抗および容量を有する。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。
【００２５】
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
【００２６】
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φｒｅｆを生成する基準発振回路（ＶＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、それぞれ位相比較回路とチャージポンプとループフィルタなどで構成される。
【００２７】
なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。
【００２８】
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
【００２９】
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００は主としてマイクロプロセッサから構成される。
【００３０】
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波用発振回路（ＲＦＶＣＯ）２５０や中間周波数の発振回路（ＩＦＶＣＯ）２３０におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
【００３１】
この実施例では、周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）は、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって構成される。本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数φＲＦを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
【００３２】
表１は、本実施例のクウォッドバンド用の高周波ＩＣにおける中間周波用発振回路（ＩＦＶＣＯ）２３０、送信用発振回路（ＴＸＶＣＯ）２４０および高周波用発振回路（ＲＦＶＣＯ）２５０の発振信号φＩＦ，φＴＸ，φＲＦの周波数の設定例を示す。
【００３３】
【表１】
表１に示されているように、本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定される。また、ＩＣは６４８ＭＨｚまたは６５６ＭＨｚを用いることもできる。６４０ＭＨｚの発振信号は分周回路２３１と位相分周回路２３２で１／８に分周されて８０（８１，８２）ＭＨｚの搬送波（ＴＸＩＦ）が生成されて変調が行なわれる。
【００３５】
一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆＲＦは、送信モードでは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、この発振周波数ｆＲＦが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３６に供給される。
【００３６】
オフセットミキサ２３６は、φＲＦ’と送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号を出力し、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φＲＦ’の周波数（ＧＳＭの場合はｆＲＦ／４，ＤＣＳとＰＣＳの場合はｆＲＦ／２）と変調信号ＴＸＩＦの周波数（ｆＩＦ’）の差に相当する周波数で発振するように制御される。これが、いわゆるオフセットＰＬＬ方式と呼ばれるシステムにおける送信動作である。
【００３７】
図２には、ＶＣＯの周波数測定機能と測定結果に基づいてＶＣＯの周波数特性を補正する機能を備えたＰＬＬ回路の具体例が示されている。図２に示すＰＬＬ回路は、高周波用発振回路（ＲＦＶＣＯ）２５０と、ＲＦＶＣＯ２５０の発振信号φＲＦを分周する可変分周回路１２と、基準発振回路２６４からの基準発振信号φｒｅｆを１／６５に分周する固定分周回路１３と、上記可変分周回路１２と固定分周回路１３で分周された信号の位相を比較して位相差に応じた電圧ＵＰ，ＤＯＷＮを出力する位相比較器１４と、チャージポンプ１５と、ループフィルタ１６とからなる。、チャージポンプ１５によってループフィルタ１６の容量素子がチャージアップされて上記ＲＦＶＣＯ２５０の制御電圧Ｖｃとして出力され、ＲＦＶＣＯ２５０が所定の周波数で発振動作される。ループフィルタ１６を構成する容量や抵抗は外付け素子として接続される。
【００３８】
図２に示されているように、この実施例のＰＬＬ回路は、チャージポンプ１５とループフィルタ１６との間に、周波数測定時やＰＬＬ引込み時にチャージポンプ１５からの電圧Ｖｃの代わりに所定の直流電圧ＶＤＣをループフィルタ１６に供給可能なスイッチＳＷ０と、チャージポンプ１５に印加される直流電圧ＶＤＣを生成する直流電圧源１７が設けられている。また、ＰＬＬ回路には、可変分周回路１２により計数された値を記憶するレジスタなどからなる記憶回路１８と、該記憶回路１８に記憶されている周波数値と外部からカウンタ２２に設定される設定値Ｎ８〜Ｎ０およびＡ５，Ａ４とを比較してＲＦＶＣＯ２５０のバンド切り替え信号ＶＢ３〜ＶＢ０を生成する適合バンド決定回路１９等が設けられている。なお、この適合バンド決定回路１９は前記制御回路２６０の一部として構成することも可能である。
【００３９】
周波数測定時、スイッチＳＷ０によりループフィルタ１６に供給される直流電圧ＶＤＣは、制御電圧Ｖｃの有効可変範囲内であればどのような電圧値であってもよい。本実施例では、制御電圧Ｖｃの可変範囲の上限値（Ｖｃｐ−ｍａｘ）が直流電圧ＶＤＣとして選択される。周波数測定中、直流電圧ＶＤＣは、バンドを切り替えても同一の値とされる。上記スイッチＳＷ０、可変分周回路１２、記憶回路１８および適合バンド決定回路１９は、前記制御回路２６０によって制御される。可変分周回路１２と固定分周回路１３、位相比較器１４、チャージポンプ１５、記憶回路１８および適合バンド決定回路１９により、図１に示されているＲＦシンセサイザ２６１が構成される。
【００４０】
ＲＦＶＣＯ２５０は、例えばＬＣ共振回路を用いたコルピッツ型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子を上記バンド切り替え信号ＶＢ３〜ＶＢ０で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＲＦＶＣＯ２５０は可変容量素子としてバリキャップダイオードを有しており、上記ループフィルタ１６からの制御電圧Ｖｃによってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
【００４１】
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリキャップダイオードの容量値の変化のみで行なおうとすると、図４に破線Ａで示すように、Ｖｃ−ｆＲＦ特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｃに僅かなノイズがのっただけでＶＣＯの発振周波数ｆＲＦが大きく変化してしまう。
【００４２】
この問題を解決するために、この実施例のＲＦＶＣＯ２５０は、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替え信号ＶＢ３〜ＶＢ０で使用する容量素子をｎ段階に切り替えてＣの値を変化させることで、図４に実線で示すように、複数のＶｃ−ｆＲＦ特性線に従った発振制御を行なえるように構成したものである。しかも、この実施例では、記憶回路１８と適合バンド決定回路１９とをＲＦＶＣＯ２５０内に設けたことにより、従来のＰＬＬ回路で行なわれている周波数の合わせ込みという調整作業が不要になっている。
【００４３】
すなわち、従来のＰＬＬ回路では、例えば図４のような複数のＶｃ−ｆＲＦ特性線を有するＶＣＯを構成する場合にも、ＶＣＯを動作させて周波数を測定し各複数のＶｃ−ｆＲＦ特性線が所定の初期値と所定の傾きとなるように、周波数の合わせ込みを行なっていた。これに対し、本実施例のＰＬＬ回路は、予めスイッチＳＷ０を切り替えて所定の直流電圧ＶＤＣをＲＦＶＣＯ２５０に印加して各バンドでの周波数を測定して記憶回路１８に記憶しておき、実際の使用に際しては、外部からカウンタ２２に与えられる指定バンドに応じた設定値Ｎ８〜Ｎ０およびＡ５，Ａ４と記憶回路１８に記憶されている測定値を比較して、その指定バンドの周波数範囲をカバーできるものを、図４のような複数（ｎ個）のＶｃ−ｆＲＦ特性線の中から１つだけ選んでその特性線に従って発振制御動作するように、ＲＦＶＣＯの切り替え（容量素子の切り替え）を行なうようにする。
【００４４】
このような方式によれば、予めカバーしたい周波数範囲よりもバラツキを考慮した分だけ少し広めの範囲をカバーするとともに、図４のようにｎ段階のＶｃ−ｆＲＦ特性線を隣接するもの同士で少しずつ（望ましくは半分ずつ）周波数範囲が重なるようにＲＦＶＣＯを設計しておけば、必ず指定された周波数範囲をカバーできる特性線が存在することになる。従って、測定によって分かった実際の特性に基づいて、各指定バンドに対応しているＶｃ−ｆＲＦ特性線を選択すればよく、周波数の合わせ込みが不要となるとともに、予め使用バンドとＲＦＶＣＯの切り替え状態とを１対１で対応させておく必要がない。
【００４５】
可変分周回路１２は、ＲＦＶＣＯ２５０の発振信号を分周するプリスケーラ２１と、プリスケーラ２１で分周された信号をさらに分周する第１カウンタ２２Ｎおよび第２カウンタ２２Ａからなるモジュロカウンタ２２とにより構成されている。
【００４６】
プリスケーラ２１とモジュロカウンタ２２による発振信号の分周の仕方は既に公知の技術である。プリスケーラ２１は、例えば１／６４分周と１／６５分周のように、分周比の異なる２種類の分周が可能に構成されており、第２カウンタ２２Ａのカウント終了信号で一方の分周比から他方への切り替えが行なわれる。第１カウンタ２２Ｎと第２カウンタ２２Ａはプログラマブルカウンタで、第１カウンタ２２Ｎには、所望の周波数（出力として得たいＶＣＯの発振周波数ｆＲＦ）を基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’とプリスケーラ２１の第１の分周比（実施例では６４）とで割り算したときの整数部が、また第２カウンタ２２Ａには、その余り（ＭＯＤ）が設定され、各カウンタはその設定された値を計数するとカウント動作を終了し、再度設定値のカウントを行なう。
【００４７】
具体的には、例えば基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’が４００ｋＨｚで、所望のＶＣＯの発振周波数ｆＲＦが３７８９．６ＭＨｚの場合を考えると、３７８９．６÷０．４÷６４＝１４８余り２であるので、第１カウンタ２２Ｎに設定される値Ｎは「１４８」で、第２カウンタ２２Ａに設定される値Ａは「２」である。それぞれのカウンタにこのような値が設定された状態でプリスケーラ２１とモジュロカウンタ２２が動作すると、プリスケーラ２１は先ずＲＦＶＣＯ２５０の発振信号を１／６４分周し、その出力を第２カウンタ２２Ａが設定値の「２」まで計数すると、第２カウンタ２２Ａからカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ２１の動作が切り替えられ、再び第２カウンタ２２Ａが設定値の「２」を計数するまでプリスケーラ２１はＲＦＶＣＯ２５０の発振信号を１／６５分周する。
【００４８】
このような動作をすることによって、モジュロカウンタ２２は整数比でなく、小数部を有する比で発振信号の分周を行なうことができるようになる。実施例のＰＬＬ回路は、第１カウンタ２２Ｎの出力の周波数が基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’（４００ｋＨｚ）と一致するようにフィードバックがかかってＲＦＶＣＯ２５０が発振制御されるため、第１カウンタ２２Ｎに設定される値Ｎが「１４８」で、第２カウンタ２２Ａに設定される値Ａが「２」である上記具体例の場合には、ＲＦＶＣＯ２５０の発振周波数ｆＲＦは、
ｆＲＦ＝（６４×１４８＋２）×ｆｒｅｆ’＝９４７４×４００＝３７８９６００
より、３７８９．６ＭＨｚとなる。
【００４９】
なお、第１カウンタ２２Ｎと第２カウンタ２２Ａは実際にはバイナリカウンタで構成されるので、第１カウンタ２２Ｎに設定される値Ｎと第２カウンタ２２Ａに設定される値Ａは、バイナリコードで与えられる。この実施例では、特に制限されるものでないが、ＰＬＬ動作時には第１カウンタ２２Ｎは９ビットカウンタとして、また第２カウンタ２２Ａは６ビットカウンタとして動作するため、第１カウンタ２２Ｎに設定される値は９ビットコードＮ８〜Ｎ０で、また第２カウンタ２２Ａに設定される値は、６ビットコードＡ５〜Ａ０で与えられるようにされる。
【００５０】
さらに、この実施例では、第１カウンタ２２Ｎは周波数の測定時には１１ビットのカウンタとして動作できるように構成されている。ＲＦＶＣＯ２５０は１６バンドすなわち１６段階で発振周波数を切り替えることができるように構成され、記憶回路１８には１５バンドのそれぞれについて測定された周波数を記憶するため１５個のレジスタＲＥＧ０〜ＲＥＧ１４が設けられている。つまり、ＲＦＶＣＯのバンド毎に測定する必要はない。ＲＦＶＣＯが１６個の切り替えバンドを有している場合、１５バンドのキャリブレーション値を測定するだけでよい（例えば、バンド＃０〜＃１４までについて測定し、バンド＃１５は測定する必要はない）。ＲＦＶＣＯに関してバンド＃０，＃１，＃２，＃３〜＃１４の測定できる。または、バンド＃０，＃２，＃４，＃６〜＃１４のように測定して、バンドスキッピング方式を用いて一つおきに測定することもできる。また、適合バンド決定回路１９は、記憶回路１８のレジスタＲＥＧ０〜ＲＥＧ１４に記憶されている値と第１カウンタ２２Ｎに設定される９ビットコードＮ８〜Ｎ０および第２カウンタ２２Ａに設定される６ビットコードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４とを比較する１１ビットのコンパレータを備え、ＲＦＶＣＯ２５０に対するバンド切り替え信号として４ビットのコードＶＢ３〜ＶＢ０を出力するように構成されている。
【００５１】
周波数測定時には、制御回路２６０は、ＲＦＶＣＯ２５０に対して１６個のバンドを順番に選択するように切り替え信号ＶＢ３〜ＶＢ０を生成して出力する。さらに、制御回路２６０は、周波数測定時には、第１カウンタ２２Ｎを１１ビットのカウンタとして動作させるとともに基準発振信号φｒｅｆ’の１周期よりも長い例えば４周期のような期間におけるクロック数を計数するように第１カウンタ２２Ｎを制御する。また、制御回路２６０は、周波数測定時には、第２カウンタ２２Ａの動作を停止させ、プリスケーラ２２の分周比の切り替えが行なわれないように制御する。これによって、周波数測定時に、プリスケーラ２２は１／６４のみの分周動作を行なうようにされる。
【００５２】
この実施例において、制御回路２６０が周波数測定時に第１カウンタ２２Ｎにより基準発振信号φｒｅｆ’の１周期よりも長い４周期にわたって計数動作させるようにしているのは、測定精度を高くするためである。すなわち、プリスケーラ２１が設けられていることによって、基準発振信号φｒｅｆ’の１周期の測定でカウンタ２２Ｎにおいて生じる最大誤差つまりφｒｅｆ’の１周期の測定でカウンタ２２Ｎが１パルスカウントエラーを起こしたとすると、そのときの誤差はプリスケーラ２１の分周比である６４倍に拡大される。そのため、基準発振信号φｒｅｆ’が４００ｋＨｚの場合には、カウンタ２２Ｎの最大誤差は２５．６ＭＨｚ（＝４００ｋＨｚ×６４）であるが、４周期の測定でカウンタ２２Ｎにおいて生じる誤差は１／４の約６．４ＭＨｚに低減される。
【００５３】
周波数測定時に第１カウンタ２２Ｎによって計数された１１ビットの計数値は記憶回路１８のいずれかのレジスタに格納される。そして、この格納された値は、ＰＬＬ動作の間、上位９ビットが整数部とみなされて適合バンド決定回路１９において、外部から供給される第１カウンタ２２Ｎの設定コードＮ８〜Ｎ０と比較される。また、記憶回路１８のレジスタに格納された値のうち下位２ビットは小数部とみなされて適合バンド決定回路１９において、外部から供給される第２カウンタ２２Ａの設定コードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４と比較される。
【００５４】
適合バンド決定回路１９は、コンパレータとイクスクルーシブＯＲゲートなどから構成されており、記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０および設定コードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドを決定し、そのバンドを選択するようなバンド切り替えコードＶＢ３〜ＶＢ０を生成してＲＦＶＣＯ２５０に供給する。ＲＦＶＣＯ２５０がＧＳＭのような通信システムに使用されるＰＬＬ回路の場合には、各バンドがＧＳＭのチャンネル間隔に応じて例えば４００ｋＨｚのような間隔に設定される。
【００５５】
以下、この実施例のＰＬＬ回路における制御回路２６０による周波数測定および周波数特性の補正の手順を説明する。なお、このＲＦＶＣＯ２５０の周波数測定と測定結果に基づく周波数特性の補正は、例えばアイドルモード中にベースバンド回路３００から所定のコマンドが入力される度に行なわれる。
【００５６】
ＲＦＶＣＯ２５０の周波数測定が開始されると、制御回路２６０は、先ずスイッチＳＷ０を切り替えてループフィルタ１６に直流電圧ＶＤＣを供給する。そして、制御回路２６０は、ループフィルタ１６の電圧Ｖｃが安定し、ＲＦＶＣＯ２５０の発振周波数が安定するのを待つ。次に、制御回路２６０は、プリスケーラ２１の分周比を１／６４に固定するとともに、第１カウンタ２２Ｎが１１ビットカウンタとして動作するように設定する。それから、制御回路２６０は、選択バンドを示すポインタを参照してＲＦＶＣＯ２５０のバンドを選択するコードＶＢ３〜ＶＢ０を出力する。ここで、最初に選択されるバンドは、例えば周波数範囲が最も低いＢＡＮＤ０である。
【００５７】
次に、制御回路２６０は、第１カウンタ２２Ｎを基準発振信号φｒｅｆ’の４周期にわたって計数動作させ、第１カウンタ２２Ｎの計数値を記憶回路１８のいずれかのレジスタに格納する。計数値を最初に格納されるレジスタは第１レジスタＲＥＧ０である。それから、制御回路２６０は、全てのバンドの周波数測定を終了したか判定する。ここで、終了していなければ選択バンドを示すポインタの値を加算（＋２）して上記の動作を繰り返す。
【００５８】
その後、スタンバイ状態で送受信開始に伴いベースバンド回路から使用チャネルに応じた周波数設定値がＰＬＬ回路に供給されると、適合バンド決定回路１９においてその周波数設定値に基づいて記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０およびＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドが決定される。そして、適合バンド決定回路１９は、周波数特性を補正するため、ＲＦＶＣＯ２５０にバンド選択信号ＶＢ３〜ＶＢ０を供給する。
【００５９】
図１の実施例の高周波ＩＣ２００においては、中間周波数用ＶＣＯ（ＩＦＶＣＯ）２３０と送信用ＶＣＯ（ＴＸＶＣＯ）２４０に関しても周波数測定機能と測定結果に基づく周波数特性の補正機能が設けられている。しかも、これらの機能を共通の回路により実行できるように構成することで、回路規模の増加を抑制している。
【００６０】
以下、ＩＦＶＣＯ２３０とＴＸＶＣＯ２４０の周波数測定機能と、測定結果に基づく周波数特性の補正機能を実現するＰＬＬ回路の実施例を、図３を用いて説明する。なお、図３において、図１および図２に示されている回路と同一の回路には同一の符号を付して重複した説明は省略する。
【００６１】
図３に示されているように、ＩＦシンセサイザ２６２は、図２に示されているＲＦシンセサイザ２６１と類似な構成を備えている。すなわち、１／１６分周または１／１７分周が可能なプリスケーラ３１と、モジュロカウンタを構成するＮカウンタ３２ＮおよびＡカウンタ３２Ａと、固定分周回路３３などの回路が設けられている。図３においては、図２に示されている位相比較器１４と、チャージポンプ１５と、スイッチＳＷ０およびループフィルタ１６に相当する回路がＩＦＰＬＬ回路３０として示されている。固定分周回路３３は、４００ＫＨｚのような基準発振信号φｒｅｆ’の他に、制御回路２６０の動作クロック（１ＭＨｚ）を生成するようにされる。Ｎカウンタ３２ＮおよびＡカウンタ３２Ａの動作は図２の実施例と同様であるので説明を省略する。
【００６２】
また、ＩＦシンセサイザ２６２は、中間周波数信号φＩＦを分周した信号またはＴＸＶＣＯ２４０からの発振信号φＴＸを分周した信号のいずれかを、制御回路２６０からの信号に応じて前記プリスケーラ３１へ選択的に供給するセレクタ３４や、ＩＦＶＣＯの周波数測定時にＮカウンタ３２Ｎが計数した値とＲＯＭ４０に記憶されている基準データ（ＩＦ周波数情報）とを比較する比較回路３５、この比較回路３５における比較結果に基づいてＩＦＶＣＯ２３０の使用バンド情報を保持するカウンタレジスタ３６、ＴＸＶＣＯの周波数測定時にＮカウンタ３２Ｎが計数した値を記憶するレジスタ３７、ベースバンド回路から供給されるＲＦＶＣＯとＩＦＶＣＯの周波数設定値ＲＦ／ＩＦ（Ｎ，Ａ）に基づいてＴＸＶＣＯの目標発振周波数値ＴＸ（Ｎ，Ａ）を算出する演算回路３８、該演算回路３８による算出値と前記レジスタ３７に記憶されている値とを比較してＴＸＶＣＯ２４０における使用バンドを指定するコードＶＢ２〜ＶＢ０を生成するバンド決定回路３９を備えている。
【００６３】
図３において、スイッチＳＷ０’はＴＸＶＣＯ２４０の周波数測定時やＰＬＬ引込み時にチャージポンプからの電圧Ｖｃの代わりに所定の直流電圧ＶＤＣをループフィルタ２３８に供給可能で、直流電圧源２１７はチャージポンプ２３８に印加される直流電圧ＶＤＣを生成する。なお、図２に示されているチャージポンプ１５に相当する回路が図３に示されていないのは、図３においては位相比較回路２３７の出力段がチャージポンプと同様な機能を有するためである。ＧＳＭ用のＴＸＶＣＯ２４０ａと、ＤＣＳ／ＰＣＳ用のＴＸＶＣＯ２４０ｂは、周波数測定時および送信時に、制御回路２６０からの制御信号によっていずれか一方が動作状態にされる。
【００６４】
図５に示されているように、ＩＦＶＣＯの４つのバンドの目標値は高周波チップ内部のレジスタ内にあり、ベースバンドからプログラムされている。 ＴＸＶＣＯ２４０は、図５に示されているように、８つのバンドのいずれかの特性に従って動作されるようにされる。演算回路３８を設けているのは、ベースバンド回路３００から供給されるＲＦＶＣＯとＩＦＶＣＯの周波数設定値ＲＦ／ＩＦ（Ｎ，Ａ）からＴＸＶＣＯの使用バンドを決定することにより、ベースバンド回路３００がＴＸＶＣＯの周波数設定値を供給しなくて済み、短時間にＴＸＶＣＯの使用バンドを決定することができるようにするためである。バンド決定回路３９は、レジスタ３７に記憶されているＴＸＶＣＯの周波数測定値と、演算回路３８により算出されたＴＸＶＣＯの目標発振周波数値ＴＸ（Ｎ，Ａ）とに基づいて使用バンドを決定する。
【００６５】
表１に示されているように、ＩＦＶＣＯの周波数は、本来は一定で良い。しかしながら、実際のシステムでは、使用チャネルの周波数によっては、基準発振回路２６４で生成される信号の高調波やその高調波と中間周波数信号の周波数差に相当するビートノイズにより、ＩＦＶＣＯ２３０で生成される発振信号にノイズがのったり、変調回路２３３にノイズが飛び込んでＣＮ比が劣化するおそれがある。そのような場合でもＩＦＶＣＯの周波数を例えば６４０ＭＨｚから６４８ＭＨｚあるいは６５６ＭＨｚ等に変更することによってノイズを低減しＣＮ比を向上させることができることがある。従って、実施例のようにＩＦＶＣＯ２３０を複数のバンドで動作可能に構成して利用できるバンドから使用バンドを選択することは極めて有効である。
【００６６】
次に、この実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）のタイミングについて、図７を用いて説明する。
図７において、“Ｉｄｌｅ”は待ち受け時のような送信も受信も行なわないアイドルモード、“Ｗａｒｍ ｕｐ”は送信や受信の前にＰＬＬを起動してロックさせるウォームアップモード、“Ｒｘ”は受信系回路を動作させて信号の受信を行なう受信モード、“Ｔｘ” は送信系回路を動作させて信号の送信を行なう送信モードである。これらのモードは、ベースバンド回路３００から高周波ＩＣ２００の制御回路２６０に対して供給されるコマンドによって開始される。コマンドは例えば８ビットのような所定のビット長のコード（以下、Ｗｏｒｄと呼ぶ）によって構成されており、予め複数種類のコマンドコードが用意されている。
【００６７】
電源投入後に、ベースバンド回路３００から高周波ＩＣ２００に対して“Ｓｙｓｔｅｍ Ｒｅｓｅｔ Ｗｏｒｄ”なるコマンドが供給されると、制御回路２６０によって高周波ＩＣ２００内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣ２００はアイドルモードに入る（図７のタイミングｔ１）。このアイドルモードは、各ＶＣＯの発振動作が停止される低消費電力モードである。
【００６８】
次に、所定のビットコードからなる“ＶＣＯ Ｃａｌｉｂｒａｔｉｏｎ Ｗｏｒｄ”なるコマンドが制御回路２６０に供給されると、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０の各バンドの周波数測定が開始される（タイミングｔ２）。この実施例の高周波ＩＣ２００においては、ＲＦＶＣＯ２５０は１６バンド、ＩＦＶＣＯ２３０は８バンドであるため、ＩＦＶＣＯ２３０の周波数測定の方がＲＦＶＣＯ２５０よりも早く終了する（タイミングｔ３）。すると、ＩＦＶＣＯ２３０の周波数測定に使用したカウンタ３２Ｎ，３２Ａを用いた送信用ＴＸＶＣＯ２４０ａの周波数測定が自動的に開始される。そして、このＴＸＶＣＯ２４０ａの周波数測定が終了すると、ＴＸＶＣＯ２４０ｂの周波数測定が開始される（タイミングｔ４）。なお、ＩＦＶＣＯ２３０に関しては、その周波数測定終了時点で直ちに使用バンドの選択を行なうようにされている。
【００６９】
ベースバンド回路３００は “ＶＣＯ Ｃａｌｉｂｒａｔｉｏｎ Ｗｏｒｄ”の送信後、適当な時間が経過すると初期設定を指令する“Ｓｙｓｔｅｍ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｗｏｒｄ”を送って来る（タイミングｔ５）。ＴＸＶＣＯ２４０ｂの周波数測定が終了すると、終了が制御回路２６０に通知され、制御回路２６０は測定終了後に高周波ＩＣ２００の内部回路を送受信動作のために初期設定する。
【００７０】
この初期設定が終了すると、ベースバンド回路３００から高周波ＩＣ２００に対して、カウンタ２２に設定する値（使用チャネルの周波数情報）を含む“Ｓｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”が供給される（タイミングｔ６）。すると、制御回路２６０はウォームアップモードに入り、ベースバンド回路３００からの周波数情報とレジスタ１８に記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０の使用バンドを選択するとともにカウンタ２２に周波数値を設定する。そして、制御回路２６０は、ＲＦＶＣＯ２５０を発振動作させ、受信用ＰＬＬループをロック状態にさせる。このＳｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄは、ＩＣに次のアクティブスロットが送信スロットであるか受信スロットであるかを知らせるために用いられるシングル制御バイト［ＴＲ］を含んでいる。送信モードが選択されると、Ｓｙｎｔｈｅｓｉｓｅｒ Ｗｏｒｄ を高周波チップに送ることでＩＦＶＣＯ／ＩＦシンセサイザをオンさせる。ＩＦＶＣＯは動作しており、送信スロットの前にロックされているはずである。一方、受信モードが選択されると、Ｓｙｎｔｈｅｓｉｓｅｒ ＷｏｒｄがＩＣに送られてもＩＦＶＣＯ／ＩＦシンセサイザはオンされない。もちろん、ベースバンドは送信モードを送り、この場合それからＲｅｃｅｉｖｅ Ｗｏｒｄを送ることもでき、ＩＣがＳｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ を受信したときに、ＩＦＶＣＯ／ＩＦシンセサイザがアクティブになり、正しい周波数にロックする。そして、Ｒｅｃｅｉｖｅ ＷｏｒｄがＩＣにプログラムされたときに、ＩＦＶＣＯ／ＩＦシンセサイザは自動的にオフされる。
【００７１】
その後、ベースバンド回路３００は高周波ＩＣ２００に対して、受信動作を指令する“Ｒｅｃｅｉｖｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”を送って来る（タイミングｔ７）。すると、制御回路２６０は、オフセットキャンセル回路２１３を起動させて高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットキャンセルを行なわせる。このＤＣオフセットキャンセルの後、制御回路２６０は受信モードに入り、受信系回路ＲＸＣを動作させて受信信号の増幅、復調を行なわせる。また、制御回路２６０は、受信信号がＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ１などの切替え制御も行なう。なお、この受信モードは、送信モードと共にタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。
【００７２】
受信モードが終了すると、ベースバンド回路３００はカウンタ２２および３２に設定する値（使用チャネルの周波数情報）を含みウォームアップモードを指令する“Ｓｙｎｔｈｅｓｉｓｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”を送って来る（タイミングｔ８）。すると、制御回路２６０はウォームアップモードに入り、ベースバンド３００からの周波数情報とレジスタに記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０の使用バンドを選択するとともに、カウンタ２２および３２に周波数値を設定する。そして、制御回路２６０は、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０を発振動作させ、ＲＦＰＬＬおよびＩＦＰＬＬループをロック状態にさせる。
【００７３】
その後、ベースバンド回路３００は高周波ＩＣ２００に対して、送信動作を指令する“Ｔｒａｎｓｍｉｔｔｅｒ Ｃｏｎｔｒｏｌ Ｗｏｒｄ”を送って来る（タイミングｔ９）。すると、制御回路２６０は送信モードに入り、演算回路３８からの周波数情報とレジスタ３７に記憶されている周波数測定結果に基づいてＴＸＶＣＯ２４０の使用バンドを選択し、ＴＸＶＣＯ２４０ａまたは２４０ｂおよび送信系回路ＴＸＣを動作させ、送信用ＰＬＬループをロック状態に持って行き、送信信号の変調、増幅を行なわせる。また、制御回路２６０は、送信切替えスイッチＳＷ４をオンさせると共に、送信信号がＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ２などの切替え制御も行なう。ＴＸＶＣＯ２４０ａまたは２４０ｂのいずれを使用するかは、ベースバンド回路３００から供給されるコマンドに含まれる所定のコードで決定される。
【００７４】
図８には、前記アイドルモード中に行なわれるＲＦＶＣＯ２５０とＩＦＶＣＯ２３０、ＴＸＶＣＯ２４０ａ，２４０ｂに割り当てられた各バンドの周波数測定のより詳細なタイミングが示されている。図８において、Ｔ０はＲＦＶＣＯ２５０の周波数測定期間、Ｔ１はＩＦＶＣＯ２３０の周波数測定期間、Ｔ２はＴＸＶＣＯ２４０ａの周波数測定期間、Ｔ３はＴＸＶＣＯ２４０ｂの周波数測定期間である。
【００７５】
図８に示されているように、本実施例の高周波ＩＣにおいては、ＲＦＶＣＯ２５０に割り当てられた１６バンドのうち周波数の低い方から１５個のバンド（０〜１４）について測定を行ない、ＴＸＶＣＯ２４０ａ，２４０ｂに割り当てられた８バンドのうち周波数の低い方から７個のバンド（０〜６）について測定を行なっている。これは、最も周波数の高いバンドの測定値がなくても、ベースバントにより指定された周波数に対応するバンドが測定値のあるバンドのいずれにも該当しない場合には、バンド決定回路は測定値のない最も周波数の高いバンドを選択すればよくまたそのような選択をせざるを得ないためである。
【００７６】
図８から分かるように、この実施例の高周波ＩＣでは、ＲＦＶＣＯ２５０の周波数測定は周期が５μｓのようなクロックＲＦＣＬＫに同期して行なわれ、ＩＦＶＣＯ２３０，ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定は周期が１μｓのようなクロックＩＦＣＬＫに同期して行なわれる。これは、測定を送受信モードの際に動作するカウンタ２２と３２の動作速度に合わせるためである。
【００７７】
次に、制御回路２６０の制御下のカウンタ３２を用いたＩＦＶＣＯ２３０とＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定の手順を、図９のフローチャートを用いて説明する。
コマンドとしてＶＣＯ Ｃａｌｉｂｒａｔｉｏｎ Ｗｏｒｄがセットされると、ＩＦＶＣＯ２３０の周波数測定処理（ステップＳ１）を行ないつつ、これと並行して送信側ＴＸＰＬＬのループフィルタ２３８に周波数測定のための直流電圧ＶＤＣを印加して保持させる（ステップＳ２）。制御回路２６０は、ＩＦＶＣＯ２３０の周波数測定が終了し、ループフィルタ２３８の電圧が印加された直流電圧ＶＤＣに安定するまでのセトリング時間が経過する（ステップＳ３，Ｓ４）と、プリスケーラ３１への値（初期値は「１６」）の設定やＮカウンタ３２Ｎを測定のための１１ビットカウント動作への設定などＴＸＶＣＯの周波数測定のための準備を行なう（ステップＳ５）。
【００７８】
次に、制御回路２６０は、ＴＸＶＣＯバンド選択レジスタを使って２つのＴＸＶＣＯ２４０ａ，２４０ｂのうちいずれの周波数を測定するか指定する（ステップＳ６）。この実施例では、制御回路２６０は最初にバンドセレクトレジスタに１を設定してＧＳＭ用のＴＸＶＣＯ２４０ａを指定する。それから、制御回路２６０は測定を行なうバンドを、バンド選択コードＶＢ２〜ＶＢ０を用いて指定する（ステップＳ８）。それから、制御回路２６０はＮカウンタ３２Ｎを例えば４０μｓ間カウント動作させる（ステップＳ９）。そして、その計数値をレジスタ３７に格納する（ステップＳ１０）。その後、制御回路２６０は測定バンドが最後のバンドに達したか判定して、達していなければバンド選択コードＶＢ２〜ＶＢ０により測定バンドを更新してからステップＳ７へ戻る（ステップＳ１１，Ｓ１２）。
【００７９】
一方、制御回路２６０はステップＳ１１で最終バンド測定終了と判定するとステップＳ１３へ移行して測定対象のＴＸＶＣＯを指定するバンドセレクトレジスタを「２」に切り替えてステップＳ７へ戻る。その後、制御回路２６０はステップＳ８〜Ｓ１２と同様な処理ステップＳ１４〜Ｓ１８を実行してＴＸＶＣＯ２４０ｂの周波数を測定し、アイドルモードへ復帰する（ステップＳ１９）。
【００８０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定を、ＩＦＶＣＯ２３０のために設けられているカウンタ３２を用いて行なっているが、ＲＦＶＣＯ２５０のために設けられているカウンタ２２を用いて行なうようにしても良い。また、ＴＸＶＣＯ２４０ａの周波数測定をＩＦＶＣＯ２３０のために設けられているカウンタ３２を用いて行ない、ＴＸＶＣＯ２４０ｂの周波数測定をＲＦＶＣＯ２５０のために設けられているカウンタ２２を用いて行なうようにしても良い。さらに、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定をすべてのバンドについて行なう代わりに、奇数バンドのみまたは偶数バンドのみ測定を行ない、未測定のバンドの周波数は前後のバンドの周波数測定値からその平均値を演算して得るようにしてもよい。
【００８１】
さらに、前記実施例においては、回路規模の増大を抑制する観点からＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定をＩＦＶＣＯ２３０のために設けられているカウンタ３２を用いて行なっているが、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定を行なうためのカウンタ３２を別途設け、１つのコマンドに応じてＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定をＲＦＶＣＯ２５０またはＩＦＶＣＯ２３０の周波数測定と並行して行なうようにしても良い。カウンタ３２を追加することにより、回路規模は多少増大するが複数のＶＣＯの周波数測定を短時間に終了することができるという効果が得られる。
【００８２】
また、前記実施例においては、ＩＦＶＣＯ２３０が４つのバンドのいずれかで動作可能に構成されているが、ＩＦＶＣＯは１つのバンドで動作可能なものとして構成され、ＩＦＶＣＯが周波数を測定可能に構成されていなくても良い。その場合、ＴＸＶＣＯ２４０ａ，２４０ｂの周波数測定はＲＦＶＣＯ２５０の周波数測定のために設けられたカウンタ２２を用いて行なうようにすれば良い。
【００８３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はこの高周波ＩＣに限定されるものでなく、ＧＳＭにおける位相変調に振幅変調を加えたようなＱＰＳＫ変調モードを有するＥＤＧＥと呼ばれる通信方式にも対応可能な携帯電話機に用いられる高周波ＩＣであって、変調方法として位相ループと振幅ループを有するポーラーループ方式と呼ばれる方式を採用した送信系回路を有する高周波ＩＣの送信用ＶＣＯに対しても本発明を適用することができる。
【００８４】
このシステムはＧＳＭやＧＰＲＳ、ＥＤＧＥまたはＷＣＤＭＡの動作に限定されない。すなわち、無線ＩＣに搭載される発振器に関するこのバンド選択システムは、複数の切り替えバンド発振器を搭載したＩＣを備えた何れの通信システムにおいても用いることができる。
【００８５】
【発明の効果】
上記実施例によれば下記の効果が得られる。
すなわち、送信用ＰＬＬ回路を構成する発振回路を、受信用ＰＬＬ回路を構成する発振回路や中間周波数用の発振回路と共に１つの半導体チップ上に形成する場合に、上記実施例の通信用半導体集積回路は広い周波数範囲に亘って発振動作することができるとともに、回路規模をそれほど増大させることなくしかも短時間に各発振回路の周波数のバラツキを補正することができる。
【００８６】
さらに、上記実施例の通信用半導体集積回路は、複数の周波数帯の信号による通信が可能であり、しかもＲＦＶＣＯ，ＩＦＶＣＯ，ＴＸＶＣＯを変復調回路などと共に一つの半導体チップ上に形成することができ、これによってシステムを構成する部品点数を低減しシステムの小型化を達成することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【図２】図１の実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）におけるＲＦＶＣＯを含むＰＬＬ回路の一実施例を示すブロック図である。
【図３】図１の実施例によるマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）におけるＩＦＶＣＯを含むＰＬＬ回路とＴＸＶＣＯを含むＰＬＬ回路の一実施例を示すブロック図である。
【図４】ＲＦＶＣＯの周波数可変範囲を連続的に変化させる場合と複数の帯域に分けて段階的に変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
【図５】ＩＦＶＣＯの周波数可変範囲を複数の帯域に分けて段階的に変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
【図６】ＴＸＶＣＯの周波数可変範囲を複数の帯域に分けて段階的に変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
【図７】本発明の一実施例による高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）のタイミングを示すタイミングチャートである。
【図８】各ＶＣＯの周波数測定時のより詳細なタイミングを示すタイミングチャートである。
【図９】ＴＸＶＣＯの周波数測定手順の一例を示すフローチャートである。
【符号の説明】
１４ 位相比較回路
１５ チャージポンプ
１６ ループフィルタ
１７ 周波数測定時の直流電圧源
１８，３７ 周波数記憶回路
１９，３９ 適合バンド決定回路
２６０ 制御回路
２２，３２ モジュロカウンタ
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ａ〜１２０ｃ 高周波フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１２ 復調用ミキサ
２３３ 変調用ミキサ
２２０ 電力増幅部
２３０ 中間周波数発振回路（ＩＦＶＣＯ）
２３８ 送信用ＰＬＬのループフィルタ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２５０ 高周波発振回路（受信用ＶＣＯ，ＲＦＶＣＯ）
２６１ ＲＦＰＬＬ用シンセサイザ回路
２６２ ＩＦＰＬＬ用シンセサイザ回路
２６４ 基準発振回路
３００ ベースバンド回路
Claims (10)
- 複数の周波数帯で発振動作可能に構成された２以上の発振回路と、
上記発振回路の発振周波数を測定可能な複数の周波数カウンタと、
該周波数カウンタにより上記発振回路の各周波数帯ごとに測定された周波数情報を記憶する記憶手段と、
上記発振回路に所定の直流制御電圧を印加してそれぞれの発振周波数で発振動作させて、上記周波数カウンタを制御して上記発振回路の各周波数帯ごとにその周波数を測定して、該測定周波数を上記記憶手段に記憶させる制御回路とを備え、
上記制御回路は、所定のコマンドに基づいて上記複数の周波数カウンタを動作させて、上記２以上の発振回路の発振周波数を並行して測定させて、測定された発振周波数を上記記憶手段に記憶させ、上記周波数カウンタにより測定され記憶された周波数と設定周波数情報とに基づいて送信動作または受信動作に用いる周波数帯を決定するように構成されていることを特徴とする通信用半導体集積回路。 - それぞれ複数の周波数帯で発振動作可能に構成された第１、第２、第３の発振回路と、
上記第１の発振回路の発振周波数を測定可能な第１の周波数カウンタと、
該第１の周波数カウンタにより上記第１の発振回路の各周波数帯ごとに測定された周波数情報を記憶する第１の記憶手段と、
上記第２の発振回路の発振周波数を測定可能な第２の周波数カウンタと、
該第２の周波数カウンタにより上記第２の発振回路の各周波数帯ごとに測定された周波数情報を記憶する第２の記憶手段と、
上記第１、第２、第３の発振回路に所定の直流制御電圧を印加してそれぞれの発振周波数で発振動作させて、上記第１または第２の周波数カウンタを制御して各発振回路の各周波数帯ごとにその周波数を測定して、該測定周波数を上記第１または第２の記憶手段に記憶させるとともに、
上記第１の周波数カウンタまたは第２の周波数カウンタのいずれかを制御して上記発振回路のそれぞれの周波数帯において上記第３の発振回路の発振周波数を測定して、該測定周波数を第３の記憶手段に記憶させる制御回路とを備え、
上記制御回路は、上記周波数カウンタにより測定された周波数情報と設定周波数情報とに基づいて送信動作または受信動作に用いる周波数帯を決定するように構成されていることを特徴とする通信用半導体集積回路。 - 上記制御回路は、上記第１および第２の周波数カウンタを制御して、上記第１の発振回路の発振周波数の測定と並行して上記第２の発振回路および第３の発振回路の発振周波数の測定実行させることを特徴とする請求項２に記載の通信用半導体集積回路。
- 上記第２の発振回路の発振信号もしくはそれを分周した信号をベースバンド信号に応じて変調する変調回路と、
上記第１の発振回路からの発振信号もしくはそれを分周した信号と上記第３の発振回路の発振出力に応じた信号とを合成してそれらの周波数差に相当する周波数の信号を生成するミキサと、
該ミキサの出力信号の周波数が上記変調回路の出力信号の周波数と一致するように制御するＰＬＬループとを備えていることを特徴とする請求項３に記載の通信用半導体集積回路。 - 上記制御回路は、上記第１および第２のカウンタを制御して、上記第２の発振回路の発振周波数の測定の後に上記第３の発振回路の発振周波数の測定を実行させることを特徴とする請求項４に記載の通信用半導体集積回路。
- 上記各発振回路の前段に、対応する発振回路からの発振信号を分周するカウンタが設けられている場合に、該カウンタは上記周波数カウンタを兼用するように構成されていることを特徴とする請求項１〜５のいずれかに記載の通信用半導体集積回路。
- 上記制御回路は、上記記憶手段に記憶されている周波数測定値と上記カウンタに設定される周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成することを特徴とする請求項６に記載の通信用半導体集積回路。
- 上記第１の発振回路から出力される発振信号もしくはそれを分周した信号と受信信号とに基づいて復調された信号を得る復調回路を有することを特徴とする請求項１〜７のいずれかに記載の通信用半導体集積回路。
- 請求項１〜７のいずれかに記載の通信用半導体集積回路と、
該通信用半導体集積回路によって所望の周波数までダウンコンバートされた受信信号からデータを抽出したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路と、
を含む無線通信システムであって、
上記制御回路は、上記周波数カウンタを制御して上記ベースバンド回路から供給される所定のコマンドに基づいて上記発振回路の周波数の測定を実行させるように構成されてなることを特徴とする無線通信システム。 - 少なくともＧＳＭ方式とＤＣＳ方式とＰＣＳ方式を含む３以上の通信方式に従った送受信が可能に構成されていることを特徴とする請求項９に記載の無線通信システム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0221310A GB2393050B (en) | 2002-09-13 | 2002-09-13 | Communication semiconductor integrated circuit and radio communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004112749A true JP2004112749A (ja) | 2004-04-08 |
Family
ID=9944041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003048631A Pending JP2004112749A (ja) | 2002-09-13 | 2003-02-26 | 通信用半導体集積回路および無線通信システム |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6900700B2 (ja) |
| JP (1) | JP2004112749A (ja) |
| GB (1) | GB2393050B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187911B2 (en) | 2003-09-17 | 2007-03-06 | Renesas Technology Corp. | Calibrated PLL for wide band communication semiconductor integrated polar loop transmitter |
| US7205850B2 (en) | 2004-07-19 | 2007-04-17 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171183B2 (en) * | 2002-06-12 | 2007-01-30 | Broadcom Corporation | Linearized fractional-N synthesizer having a current offset charge pump |
| GB2393049B (en) * | 2002-09-13 | 2005-09-28 | Hitachi Ltd | High frequency semiconductor integrated circuit and radio communication system |
| GB2393050B (en) * | 2002-09-13 | 2006-11-15 | Hitachi Ltd | Communication semiconductor integrated circuit and radio communication system |
| US7447493B2 (en) * | 2003-02-28 | 2008-11-04 | Silicon Laboratories, Inc. | Tuner suitable for integration and method for tuning a radio frequency signal |
| US7358885B2 (en) | 2003-02-28 | 2008-04-15 | Silicon Laboratories, Inc. | Mixing DAC architectures for a radio frequency receiver |
| US7425995B2 (en) * | 2003-02-28 | 2008-09-16 | Silicon Laboratories, Inc. | Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor |
| EP1611688A4 (en) * | 2003-02-28 | 2006-05-31 | Silicon Lab Inc | ACCORDING CIRCUIT FOR HIGH FREQUENCY RECEIVERS AND CORRESPONDING METHOD |
| US7003274B1 (en) * | 2003-03-05 | 2006-02-21 | Cisco Systems Wireless Networking (Australia) Pty Limited | Frequency synthesizer and synthesis method for generating a multiband local oscillator signal |
| US7082295B2 (en) * | 2003-04-03 | 2006-07-25 | Broadcom Corporation | On-chip loop filter for use in a phase locked loop and other applications |
| JP4010504B2 (ja) * | 2003-06-04 | 2007-11-21 | 日立金属株式会社 | マルチバンド用送受信機およびそれを用いた無線通信機 |
| US7245882B1 (en) * | 2003-07-17 | 2007-07-17 | Atheros Communications, Inc. | Method and apparatus for a signal selective RF transceiver system |
| US7676210B2 (en) * | 2003-09-29 | 2010-03-09 | Tod Paulus | Method for performing dual mode image rejection calibration in a receiver |
| TWI373925B (en) * | 2004-02-10 | 2012-10-01 | Tridev Res L L C | Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit |
| JP2006033108A (ja) * | 2004-07-13 | 2006-02-02 | Renesas Technology Corp | Ｐｌｌ回路を内蔵する半導体集積回路 |
| JP4487695B2 (ja) * | 2004-09-07 | 2010-06-23 | 日本電気株式会社 | マルチバンド無線機 |
| JP4214098B2 (ja) * | 2004-09-09 | 2009-01-28 | 株式会社ルネサステクノロジ | シグマデルタ送信回路及びそれを用いた送受信機 |
| GB2418790A (en) * | 2004-09-29 | 2006-04-05 | Renesas Tech Corp | Direct upconversion of transmission signal employing a notch filter |
| US7102401B2 (en) * | 2004-11-30 | 2006-09-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Measuring the 3 dB frequency bandwidth of a phase-locked loop |
| GB2424324B (en) * | 2005-03-14 | 2008-10-01 | Renesas Tech Corp | Communication semiconductor integrated circuit device incorporating a pll circuit therein |
| JP2006319393A (ja) * | 2005-05-10 | 2006-11-24 | Renesas Technology Corp | 通信用半導体集積回路および無線通信装置 |
| JP2007081593A (ja) * | 2005-09-13 | 2007-03-29 | Neuro Solution Corp | 発振器、ｐｌｌ回路および受信機、送信機 |
| US7672645B2 (en) * | 2006-06-15 | 2010-03-02 | Bitwave Semiconductor, Inc. | Programmable transmitter architecture for non-constant and constant envelope modulation |
| US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
| US7773968B2 (en) * | 2006-11-30 | 2010-08-10 | Silicon Laboratories, Inc. | Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures |
| US7599676B2 (en) * | 2007-01-31 | 2009-10-06 | Silicon Laboratories, Inc. | Power consumption reduction techniques for an RF receiver implementing a mixing DAC architecture |
| US20080181337A1 (en) * | 2007-01-31 | 2008-07-31 | Silicon Laboratories, Inc. | Spur and Distortion Management Techniques for an RF Receiver |
| US20080180579A1 (en) * | 2007-01-31 | 2008-07-31 | Silicon Laboratories, Inc. | Techniques for Improving Harmonic and Image Rejection Performance of an RF Receiver Mixing DAC |
| US20080181340A1 (en) * | 2007-01-31 | 2008-07-31 | Silicon Laboratories, Inc. | Spur Rejection Techniques for an RF Receiver |
| US7586458B2 (en) * | 2007-03-19 | 2009-09-08 | Ahmadreza Rofougaran | Method and system for using a transformer for FM transmit and FM receive functionality |
| JP5625955B2 (ja) * | 2010-03-26 | 2014-11-19 | 富士通株式会社 | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
| CN102104392B (zh) * | 2010-12-15 | 2013-10-09 | 华为技术有限公司 | 多频段多路收发设备及方法、基站系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4458214A (en) * | 1981-09-28 | 1984-07-03 | The Bendix Corporation | Fast sampling phase locked loop frequency synthesizer |
| JPH05304467A (ja) * | 1992-04-24 | 1993-11-16 | Ricoh Co Ltd | 発振回路 |
| SE505090C2 (sv) * | 1995-10-05 | 1997-06-23 | Ericsson Telefon Ab L M | Förfarande och anordning vid generering av en signal |
| GB2357381B (en) * | 1999-12-13 | 2003-12-24 | Sony Uk Ltd | Changing the output frequency of a phased-locked loop |
| US6643499B1 (en) * | 1999-12-22 | 2003-11-04 | Texas Instruments Incorporated | Apparatus and method for controlling a phase-locked loop circuit |
| JP2001244416A (ja) * | 2000-02-29 | 2001-09-07 | Hitachi Ltd | 信号処理用半導体集積回路 |
| JP2003318732A (ja) * | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
| GB2393050B (en) * | 2002-09-13 | 2006-11-15 | Hitachi Ltd | Communication semiconductor integrated circuit and radio communication system |
| GB2393049B (en) * | 2002-09-13 | 2005-09-28 | Hitachi Ltd | High frequency semiconductor integrated circuit and radio communication system |
| KR100486262B1 (ko) | 2002-09-17 | 2005-05-03 | 삼성전자주식회사 | 단일 측파대 믹서 및 단일 측파대 신호 추출 방법 |
-
2002
- 2002-09-13 GB GB0221310A patent/GB2393050B/en not_active Expired - Fee Related
-
2003
- 2003-02-26 US US10/373,046 patent/US6900700B2/en not_active Expired - Fee Related
- 2003-02-26 JP JP2003048631A patent/JP2004112749A/ja active Pending
-
2005
- 2005-05-05 US US11/122,062 patent/US7313369B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187911B2 (en) | 2003-09-17 | 2007-03-06 | Renesas Technology Corp. | Calibrated PLL for wide band communication semiconductor integrated polar loop transmitter |
| US7450921B2 (en) | 2003-09-17 | 2008-11-11 | Renesas Technology Corp. | Communication semiconductor integrated circuit device for use in a mobile communication device for correcting variations in the oscillation frequency of a transmission oscillator by calibrating a current of the charge pump |
| US7205850B2 (en) | 2004-07-19 | 2007-04-17 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
| US7499689B2 (en) | 2004-07-19 | 2009-03-03 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
| US7499688B2 (en) | 2004-07-19 | 2009-03-03 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| GB0221310D0 (en) | 2002-10-23 |
| GB2393050A (en) | 2004-03-17 |
| US20040051095A1 (en) | 2004-03-18 |
| US7313369B2 (en) | 2007-12-25 |
| US20050239499A1 (en) | 2005-10-27 |
| GB2393050B (en) | 2006-11-15 |
| US6900700B2 (en) | 2005-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3997525B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| JP2004112749A (ja) | 通信用半導体集積回路および無線通信システム | |
| JP4018393B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| JP4242559B2 (ja) | 移動電話における簡略化基準周波数配信 | |
| US7146143B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| KR101070541B1 (ko) | 다수의 통신 시스템들에 대한 기준 신호 생성 | |
| US20050059372A1 (en) | Communication semiconductor integrated circuit device | |
| JP2004120728A (ja) | 発振回路および通信用半導体集積回路 | |
| JP2006261714A (ja) | 通信用半導体集積回路および携帯通信端末 | |
| US6564039B1 (en) | Frequency generation circuit and method of operating a tranceiver | |
| US7154341B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| WO2008107736A1 (en) | Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor | |
| US20090128242A1 (en) | Frequency generation in a wireless communication unit | |
| JP3831908B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| JP2001523911A (ja) | デュアル・バンド移動体電話内のトランシーバ・アーキテクチャ | |
| JP2006041580A (ja) | 通信用半導体集積回路 | |
| US20060209990A1 (en) | Communication semiconductor integrated circuit device incorporating a PLL circuit therein | |
| JP2003324365A (ja) | 高周波受信用集積回路およびそれを備えた高周波受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |