JP2004172466A

JP2004172466A - 電子部品

Info

Publication number: JP2004172466A
Application number: JP2002338166A
Authority: JP
Inventors: Katsuhiko Ishida; 勝彦石田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-11-21
Filing date: 2002-11-21
Publication date: 2004-06-17
Anticipated expiration: 2022-11-21
Also published as: JP4122942B2

Abstract

【課題】長さ方向及び幅方向を有する矩形板状の電子部品素体を用いた電子部品であって、実装時あるいは実装後の外力による長さ方向中央におけるクラックや割れの発生が生じ難い、信頼性に優れた電子部品を提供する。
【解決手段】上面２ａまたは下面２ｂが実装面とされており、長さ方向と幅方向とを有する矩形板状の電子部品素体としてのセラミック焼結体２と、セラミック焼結体２の実装面に形成された複数の端子電極１０，１１とを備え、実装面の長さ方向中央において幅方向全長に渡る無電極部分が存在しないように複数の端子電極１０，１１が形成されている、電子部品。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、表面実装型の電子部品に関し、より詳細には、長さ方向及び幅方向を有する矩形板状の電子部品素体の上面または下面が実装面とされている電子部品に関する。
【０００２】
【従来の技術】
従来、積層コンデンサなどの電子部品として、電子機器のプリント回路基板などに表面実装される電子部品が広く用いられている。電子機器の小型化、薄型化に伴い、この種の表面実装型の電子部品においても、小型化だけでなく低背化が要求されており、電子部品の厚みを薄くする必要がある。
【０００３】
すなわち、電子部品の長さ寸法をＬ、幅寸法をＷ、高さ寸法をＴとすると、小型化という点からＬ、Ｗ、Ｔが全体的に小さくなるのはもちろんであるが、低背化という点からＷに対してＴを相対的に小さくする必要がある（Ｔ／Ｗ＜１）。
なお、一般的にはＴ／Ｗ＝１である。そしてこのような低背化された電子部品では特に機械的強度の低下が問題となる。
【０００４】
図１０は、従来の表面実装型電子部品の問題点を説明するための部分切欠断面図である。表面実装型の電子部品１０１が、プリント回路基板１０２上に表面実装されている。電子部品１０１は、複数の内部電極１０３ａ〜１０３ｃを有するセラミック焼結体１０３を備える。セラミック焼結体１０３の両端面には外部電極１０４，１０５が形成されている。外部電極１０４，１０５は、セラミック焼結体１０３の端面だけでなく、上面、下面、及び側面に至る電極折り返し部１０４ａ，１０５ａを有する。
【０００５】
図１１に、電極折り返し部１０４ａ，１０５ａのセラミック焼結体１０３の下面上に形成されている部分を模式的に底面図で示す。
図１０に示すように、電極折り返し部１０４ａ，１０５ａの内、セラミック焼結体１０３の下面に位置する部分が端子電極とされており、該端子電極を利用して電子部品１０１が表面実装されている。すなわち、電極折り返し部１０４ａ，１０５ａがプリント回路基板１０２上の電極ランド１０６，１０７に対して半田１０８，１０９により接合されている。
【０００６】
電子部品１０１の低背化に伴って、セラミック焼結体１０３の厚みが薄くなると、セラミック焼結体１０３の機械的強度が低下する。従って、実装時に応力が加わったり、あるいはプリント回路基板１０２がたわんだ場合、セラミック焼結体１０３の長さ方向中央において矢印Ａで示すクラックが生じたり、甚だしき場合には、セラミック焼結体１０３が長さ方向中央で折れることがあった。
【０００７】
他方、下記の特許文献１には、図１２に模式的底面図で示すように、セラミック焼結体１１１の下面１１１ａ上における端子電極１１２，１１３の形状が改良された電子部品が開示されている。ここでは、端子電極１１２，１１３は、それぞれ、複数の三角形状電極１１２ａ，１１２ｂ，１１３ａ，１１３ｂにより構成されている。すなわち、端子電極１１２，１１３のセラミック焼結体１１１の下面１１１ａ内の電極端縁がセラミック焼結体１１１の長さ方向と垂直な直線とはならないように構成されており、それによって、曲げ応力が長手方向に分散されるように構成されている。このような曲げ応力を長手方向に分散させることにより、セラミック焼結体１１１におけるクラックの発生が低減されるとされている。
【０００８】
他方、下記の特許文献２には、図１３に低面図で示す端子電極１２２，１２３を有する電子部品１２１が開示されている。ここでは、電子部品１２１の底面１２１ａの形状は正方形の形状を有し、該正方形の対角線方向に無電極部が存在するように、端子電極１２２，１２３が形成されている。もっとも、特許文献２に記載の電子部品１２１では、上記のように端子電極１２２，１２３を形成することにより、実装に際しての方向性を無くすことができるとされており、電子部品の機械的強度については特に言及されていない。
【０００９】
【特許文献１】
特開２００１−１２６９５０号公報
【特許文献２】
特開平２−９８１１３号公報
【００１０】
【発明が解決しようとする課題】
上記のように、特許文献１では、外力が加わった場合のセラミック焼結体１１１の曲げ応力が長さ方向に分散されて、セラミック焼結体１１１のクラックの発生が抑制される。しかしながら、外力によりセラミック焼結体１１１が長さ方向にたわんだ場合、すなわちこのような外力が加わった場合には、クラックの発生が生じがちであった。また、特に、セラミック焼結体１１１の厚みが薄くなった場合には、クラックの発生やセラミック焼結体１１１の折れ等が生じざるを得なかった。
【００１１】
他方、特許文献２では、単に実装時の方向性をなくすために端子電極１２２，１２３が正方形の対角線方向の無電極部分を隔てて形成されているに過ぎず、この構造では対角線上に外力が集中し、やはり低背化を進めた場合、クラックや割れが生じざる得ない。
【００１２】
本発明の目的は、上述した従来技術の現状に鑑み、長さ方向を有する電子部品素体を有する表面実装型の電子部品であって、低背化を進めるために電子部品素体の厚みが薄くされた場合であっても、実装時や実装後の外力による電子部品素体の長さ方向中央におけるクラックや割れの発生を効果的に抑制し得る電子部品を提供することにある。
【００１３】
【課題を解決するための手段】
本願の第１の発明は、上面または下面が実装面とされており、長さ方向と幅方向とを有する矩形板状の電子部品素体と、前記電子部品素体の実装面に形成された複数の端子電極とを備え、前記実装面の長さ方向中央において幅方向全長に渡る無電極部分が存在しないように前記複数の端子電極が形成されている、電子部品である。
【００１４】
本願の第２の発明は、上面または下面が実装面とされており、長さ方向と幅方向とを有する矩形板状の電子部品素体と、前記電子部品素体の実装面に形成された複数の端子電極とを備え、前記実装面の長さ方向を２等分する中心線上に少なくとも１つの前記端子電極が存在するように前記複数の端子電極が形成されている、電子部品である。
【００１５】
第１，第２の発明（以下、本発明と総称する。）のある特定の局面では、前記複数の端子電極が、前記電子部品素体の実装面の長さ方向中央の両側に配置された端子電極であり、第１の端子電極及び第２の端子電極の少なくとも一方が前記長さ方向中央を超えて延ばされている。
【００１６】
本発明の他の特定の局面では、前記電子部品素体が、セラミック焼結体と、セラミック焼結体内に配置された内部電極とを備えたセラミック電子部品である。
この場合には、本発明に従って、低背化を進めた場合であっても実装時や実装後の外力による割れやクラックが生じ難い積層型の電子部品を提供することができる。
【００１７】
本発明に係る電子部品のさらに別の特定の局面では、前記セラミック焼結体内に複数のビアホール電極が形成されており、該ビアホール電極を介して前記内部電極が前記端子電極に電気的に接続されている。このように、本発明に係る電子部品では、端子電極と内部電極とがビアホール電極を介して電気的に接続されていてもよい。ビアホール電極を介して電気的接続を果たすことにより、電子部品の小型化を進めることができる。
【００１８】
また、本発明に係る電子部品では、前記セラミック焼結体の側面に形成された外部電極をさらに備え、外部電極を介して前記内部電極が前記端子電極に電気的に接続されていてもよい。
【００１９】
本発明に係る電子部品のある別の特定の局面では、上記内部電極が複数設けられ、前記複数の内部電極がセラミック層を介して対向するように配置され、それによって積層セラミックコンデンサが構成される。従って、本発明に従って、低背化を進めた場合であってもクラックや割れが生じ難い積層セラミックコンデンサを提供することができる。
【００２０】
本発明のさらに他の特定の局面では、前記電子部品素体の上面及び下面の双方に前記複数の端子電極が形成されている。この場合には、電子部品の上面及び下面のいずれをも実装面とすることができ、積層作業を容易とすることができる。
【００２１】
本発明に係る電子部品のさらに別の特定の局面では、前記電子部品素体の上面の長さ方向中央における端子電極の配置と、前記電子部品素体の下面の長さ方向中央における端子電極の配置とが異なっている。従って、上面及び下面のいずれを実装面とした場合であっても、上面と下面の長さ方向中央における端子電極の配置が異なっているため、クラックの発生をより一層確実に防止することができる。
【００２２】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【００２３】
図１（ａ）及び（ｂ）は、本発明の第１の実施例に係る積層セラミックコンデンサをプリント回路基板上に実装した状態を示す正面断面図及び該積層セラミックコンデンサの下面の端子電極を平面視した状態を示す模式的平面図である。
【００２４】
本実施例の積層セラミックコンデンサ１は、長さ１．０ｍｍ×幅０．５ｍｍ×厚さ０．１５ｍｍの寸法を有する。
積層セラミックコンデンサ１は、セラミック焼結体２を有する。セラミック焼結体２は、上面２ａ，下面２ｂ、端面２ｃ，２ｄ及び一対の側面を有する。上面２ａ及び下面２ｂは長方形の形状を有し、端面２ｃ，２ｄを結ぶ方向が長さ方向である。セラミック焼結体２内には、複数の内部電極３〜５がセラミック層を介して対向するように配置されている。また、セラミック焼結体２においては、ビアホール電極６，７がセラミック焼結体２の上面２ａから下面２ｂに至るように形成されている。
【００２５】
ビアホール電極６は、内部電極３，５の一端に接続されており、ビアホール電極７は内部電極４の一端に接続されている。
セラミック焼結体２内において、内部電極３〜５がセラミック層を介して対向するため、内部電極３，５間の静電容量が引き出され、それによってコンデンサが構成されている。
【００２６】
他方、セラミック焼結体２の上面２ａには、端子電極８，９が形成されており、セラミック焼結体２ｂの下面には、端子電極１０，１１が形成されている。端子電極１０，１１の平面形状を、図１（ｂ）に略図的平面図で示す。なお、図１（ｂ）の断面は、図１（ｂ）のＢ−Ｂ線に沿う部分の断面に相当する。
【００２７】
端子電極１０は、セラミック焼結体２の下面２ｂにおいて、端面２ｃ側から端面２ｄ側に延びるＬ字型の形状を有する。すなわち、端面２ｃ側において端子電極１０は、下面２ｂの全幅に至り、下面２ｂの長さ方向を２等分する中心線Ｃの手前から中心線Ｃを超える部分では幅が細くされている。
【００２８】
同様に、端子電極１１は、端面２ｄから２ｃに向かって延びるＬ字型の形状を有する。端子電極１１は、端面２ｄ側においては下面２ｂの全幅に至り、途中から相対的に幅が細くされている。端子電極１１の相対的に幅が狭くされている先端部１１ａは、中心線Ｃを超えて端面２ｃ側に延ばされている。
【００２９】
従って、中心線Ｃ、すなわち下面２ｂの長さ方向中央では、端子電極１０の先端部１０ａと、端子電極１１の先端部１１ａとがスペースＤを隔てて配置されている。
【００３０】
よって、下面２ｂにおいては、長さ方向中央において、下面２ｂの全幅に至る無電極部が存在しないように、端子電極１０，１１が形成されている。言い換えれば、下面２ｂを長さ方向に２等分する中心線Ｃ上において、端子電極１０及び端子電極１１の一部である先端部１０ａ，１１ａが存在するように端子電極１０，１１が形成されている。
【００３１】
なお、本実施例では、上面２ａに形成されている端子電極８，９は、端子電極１０，１１を裏返した平面形状を有する。すなわち、図４に示すように、セラミック焼結体２の上面に形成されている端子電極８，９は、図１（ａ）に示す端子電極１０，１１を反転した形状に相当する。
【００３２】
端子電極８，１０がビアホール電極６に電気的に接続されており、端子電極９，１１がビアホール電極７に電気的に接続されている。
積層セラミックコンデンサ１では、上面２ａまたは下面２ｂが実装面とされて、プリント回路基板１２上に表面実装される。図１（ａ）では、下面２ｂが実装面とされて、積層セラミックコンデンサ１が表面実装されている。
【００３３】
プリント回路基板１２の上面には、電極ランド１３，１４が形成されている。
この電極ランド１３，１４に対し、半田１５，１６を用いて、端子電極１０，１１が接合されている。
【００３４】
上記のように、下面２ｂの長さ方向中央において、無電極部が幅方向全幅に渡るように形成されていないため、プリント回路基板１２に実装する際に積層セラミックコンデンサ１にたわみ力が加わったり、あるいはプリント回路基板１２がたわむことにより外力が積層セラミックコンデンサ１に加わったとしても、セラミック焼結体２の長さ方向中央におけるクラックが生じ難い。これは、半田１３，１４による接合部分が、端子電極１０，１１の全面積に渡るため、セラミック焼結体２の下面２ｂの中央において、セラミック焼結体２が半田１３，１４によりプリント回路基板１２に強固に接合されていることによる。よって、上記のように長さ方向中央におけるクラックの発生を確実に抑制することができる。
【００３５】
従って、積層セラミックコンデンサ１のセラミック焼結体２の厚みが０．３２ｍｍ以下のように非常に薄い場合であっても、実装に際し、あるいは実装後の積層セラミックコンデンサ１の長さ方向中央におけるクラックや割れの発生を確実に抑制することができる。
【００３６】
なお、上記積層セラミックコンデンサ１は、長さ１．０ｍｍ×幅０．５ｍｍ×厚さ０．１５ｍｍの寸法を有していたが、長さ０．６〜１．６ｍｍ、幅０．３〜０．８ｍｍ、及び厚み０．０３〜０．３２ｍｍの範囲の積層セラミックコンデンサを構成した場合、上記と同様に、積層に際し、あるいは実装後の積層セラミックコンデンサの長さ方向中央におけるクラックや割れの発生を確実に抑制することができる。特に、厚み／幅の比が０．１〜０．４、さらには０．１〜０．２のような低背型の積層セラミックコンデンサにおいて、本発明が好適に用いられる。
【００３７】
なお、積層セラミックコンデンサ１の製造に際しては、図２に斜視図で示すように、内部電極３〜５が形成されたセラミックグリーンシート２１〜２３と、その上下に配置される無地のセラミックグリーンシート２４，２５を積層することにより、積層体を得る。しかる後、この積層体に、図３（ａ）及び（ｂ）に示すように、上面及び下面を貫通する貫通孔２６，２７を形成し、該貫通孔２６，２７に導電ペーストを充填することにより、ビアホール電極６，７が形成される。
このようにして得られた積層体２８を焼成することにより、セラミック焼結体２が得られる。
【００３８】
上記実施例では、端子電極１０，１１の他に、端子電極８，９が形成されていたが、実装面である下面２ｂ上にのみ端子電極１０，１１が形成されていてもよい。
【００３９】
しかしながら、好ましくは、上記のように上面２ａ及び下面２ｂの双方に端子電極が形成される。この場合、上面２ａ及び下面２ｂのいずれをも実装面として用いることができる。
【００４０】
なお、上面及び下面に、それぞれ端子電極が形成される場合、上記の実施例のように、上面の複数の端子電極８，９と下面の複数の端子電極１０，１１は、上面２ａ及び下面２ｂの長さ方向の中央において異なるように配置されていることが望ましい。上面の長さ方向中央における端子電極の配置と、下面の長さ方向中央における端子電極の配置とが異なっている場合には、長さ方向中央における無電極部の位置が上面及び下面において異なることになる。従って、無電極部の重なり面積が小さくなったり、無電極部が重ならないことになるため、長さ方向中央におけるクラックの発生や割れの発生をより確実に抑制することができる。
【００４１】
また、上記実施例では、端子電極８〜１１はＬ字状の形状を有していたが、図５に示す端子電極１０Ａ，１１Ａのように、端縁が曲線状であってもよい。
また、本発明においては、第１，第２の端子電極がＬ字型の形状に限定されるものではない。図６及び図７は、端子電極の平面形状の変形例を示すための各平面図である。
【００４２】
図６に示す端子電極３１は、端面２ｃから端面２ｄ側に延ばされており、端面２ｃ近傍では、下面２ｂの全幅に至っているが、先端に２つの電極部３１ａ，３１ｂに分岐されている。そして、電極部３１ａ，３１ｂは、それぞれ、下面２ｂの長さ方向端縁に沿うように形成されている。電極部３１ａ，３１ｂ間に他方の端子電極３２の先端の電極部３２ａが入り込むように形成されている。電極部３１ａ，３１ｂ及び電極部３２ａは、いずれも、下面２ｂの長さ方向を２分割する中心線Ｃを超えて相手側の端子電極側に延ばされている。
【００４３】
図７に示す端子電極４１，４２は、それぞれ、端面２ｃ，２ｄ近傍に配置された幅方向全幅に至る電極部４１ａ，４２ａと、電極部４１ａ，４２ａから相手側の端子電極に延びる複数の電極部４１ｂ，４１ｃ，４２ｂ，４２ｃを有する。すなわち、くし形電極により端子電極４１，４２が形成されている。ここでも、電極部４１ｂ，４１ｃ，４２ｂ，４２ｃは、中心Ｃを超えて相手側の端子電極側に延ばされている。
【００４４】
図５〜図７に示した変形例においても、上記に示した実施例と同様に、下面２ｂの長さ方向中央において、全幅に至る無電極部が存在しないように複数の端子電極が形成されている。従って、図１に示した実施例の場合と同様に、下面２ｂを実装面として実装した場合の長さ方向中央におけるクラックや割れの発生を効果的に抑制することができる。
【００４５】
積層セラミックコンデンサ１では、上面２ａにも端子電極８，９が形成されていたが、図８に示す変形例の積層セラミックコンデンサ５１では、上面２ａには端子電極は形成されていない。すなわち、下面２ｂのみを実装面とする場合には、上面２ａに端子電極を設ける必要は必ずしもない。
【００４６】
また、図８に示す積層セラミックコンデンサ５１では、ビアホール電極６，７は、内部電極３〜５を貫くように形成されている。すなわち、ビアホール電極６は内部電極３，５を貫通するように形成されており、ビアホール電極７は内部電極４を貫通するように形成されている。このように、ビアホール電極６，７は、内部電極を貫通するように形成されていてもよい。
【００４７】
図９は、本発明の第２の実施例に係る積層セラミックコンデンサを示す正面断面図である。図９に示す積層セラミックコンデンサ６１は、セラミック焼結体６２を有する。セラミック焼結体６２内には、内部電極６３〜６５がセラミック層を介して対向するように配置されている。ここでは、ビアホール電極６，７は形成されていない。すなわち、内部電極６３，６５がセラミック焼結体６２の端面６２ｃに引き出されており、内部電極６４がセラミック焼結体の端面６２ｄに引き出されている。そして、端面６２ｃ，６２ｄに、それぞれ、外部電極６６，６７が形成されている。外部電極６６，６７は、下面に形成された端子電極１１と一体的に形成されている。端子電極１０，１１の平面形状は第１の実施例と同様である。従って、下面６２ｂを実装面として用いることにより、積層セラミックコンデンサ６１においても、積層セラミックコンデンサ１と同様に長さ方向中央におけるクラックや割れの発生を確実に抑制することができる。
【００４８】
なお、上記外部電極６６，６７は、端子電極１０，１１と導電ペーストの塗布・焼付けにより同じ工程で一体に形成することができる。
また、図９では、上記導電ペーストがセラミック焼結体６２の上面６２ａにも回り込んで、外部電極折り返し部６６ａ，６７ａが上面６２ａ上に形成されている。この外部電極折り返し部は、セラミック焼結体６２の一対の側面に形成されていてもよい。
【００４９】
第１，第２の実施例では、積層セラミックコンデンサ１，６１について説明したが、本発明は、上記のように表面実装型の電子部品における実装面の端子電極の配置に特徴を有するものである。従って、対象とする電子部品は、積層セラミックコンデンサに限定されず、積層インダクタ、積層バリスタ、積層ＬＣフィルタなどの他の積層セラミック電子部品、並びに積層型以外の電子部品にも適用することができる。さらに、セラミックス以外の材料からなる電子部品素体を有する表面実装型の電子部品にも本発明を適用することができる。また、第１，第２の実施例では、一対の端子電極が実装面に形成されていたが、３以上の端子電極が実装面に形成されていてもよい。
【００５０】
【発明の効果】
第１の発明に係る電子部品では、実装面の長さ方向中央において幅方向全長に渡る無電極部が存在しないように、複数の端子電極が形成されているため、また、第２の発明では、実装面の長さ方向を２等分する中心線上に少なくとも１つの端子電極が存在するように複数の端子電極が形成されているため、プリント回路基板などに実装された場合、実装時や実装後の外力が加わったとしても、電子部品素体の長さ方向中央におけるクラックの発生や割れの発生が確実に抑制される。従って、電子部品の低背化に伴って、電子部品素体の厚みを薄くした場合であっても、クラックや割れの発生が生じ難い、信頼性に優れた電子部品を提供することが可能となる。よって、電子機器の小型化及び一層の薄型化に対応し得る、信頼性に優れた低背型の電子部品を提供することができる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）ば、本発明の第１の実施例に係る電子部品としての積層セラミックコンデンサをプリント回路基板に実装した状態を示す正面断面図及び下面の端子電極形状を平面視する模式的平面図。
【図２】図１に示した実施例の積層セラミックコンデンサを製造する際に用意されるセラミックグリーンシート及び内部電極形状を説明するための分解斜視図。
【図３】（ａ）及び（ｂ）は、図１に示したセラミック焼結体得るために用意される積層体を示す正面断面図及び平面図。
【図４】セラミック焼結体の上面に形成されている端子電極の形状の変形例を説明するための模式的平面図。
【図５】複数の端子電極の形状の他の変形例を説明するための模式的平面図。
【図６】複数の端子電極の形状のさらに他の変形例を説明するための模式的平面図。
【図７】複数の端子電極の形状のさらに他の変形例を説明するための模式的平面図。
【図８】セラミック焼結体の変形例を説明するための正面断面図。
【図９】本発明の第２の実施例に係る電子部品としての積層セラミックコンデンサを示す正面断面図。
【図１０】従来の積層セラミックコンデンサの問題点を説明するための部分切欠正面断面図。
【図１１】図１０に示した積層セラミックコンデンサの下面の電極形状を説明するための模式的底面図。
【図１２】従来の電子部品の下面の端子電極形状の他の例を説明するための模式的底面図。
【図１３】従来の電子部品の下面の端子電極形状のさらに他の例を説明するための模式的底面図。
【符号の説明】
１…積層セラミックコンデンサ
２…セラミック焼結体
２ａ…上面
２ｂ…下面
２ｃ，２ｄ…端面
３〜５…内部電極
６，７…ビアホール電極
８，９…端子電極
１０，１１…端子電極
１２…プリント回路基板
１３，１４…電極ランド
１５，１６…半田
Ｂ…中心線

Claims

上面または下面が実装面とされており、長さ方向と幅方向とを有する矩形板状の電子部品素体と、
前記電子部品素体の実装面に形成された複数の端子電極とを備え、
前記実装面の長さ方向中央において幅方向全長に渡る無電極部分が存在しないように前記複数の端子電極が形成されている、電子部品。
上面または下面が実装面とされており、長さ方向と幅方向とを有する矩形板状の電子部品素体と、
前記電子部品素体の実装面に形成された複数の端子電極とを備え、
前記実装面の長さ方向を２等分する中心線上に少なくとも１つの前記端子電極が存在するように前記複数の端子電極が形成されている、電子部品。
前記複数の端子電極が、前記電子部品素体の実装面の長さ方向中央の両側に配置された端子電極であり、第１の端子電極及び第２の端子電極の少なくとも一方が前記長さ方向中央を超えて延ばされている、請求項１または２に記載の電子部品。
前記電子部品素体が、セラミック焼結体と、セラミック焼結体内に配置された内部電極とを備えたセラミック電子部品である、請求項１〜３のいずれかに記載の電子部品。
前記セラミック焼結体内に複数のビアホール電極が形成されており、該ビアホール電極を介して前記内部電極が前記端子電極に電気的に接続されている、請求項４に記載の電子部品。
前記セラミック焼結体の側面に形成された外部電極をさらに備え、外部電極を介して前記内部電極が前記端子電極に電気的に接続されている、請求項４に記載の電子部品。
前記内部電極が複数設けられ、前記複数の内部電極がセラミック層を介して対向するように配置される積層セラミックコンデンサである、請求項４〜６のいずれかに記載の電子部品。
前記電子部品素体の上面及び下面の双方に前記複数の端子電極が形成されている、請求項１〜７のいずれかに記載の電子部品。
前記電子部品素体の上面の長さ方向中央における端子電極の配置と、前記電子部品素体の下面の長さ方向中央における端子電極の配置とが異なっている、請求項８に記載の電子部品。