[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004006647A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004006647A
JP2004006647A JP2003024284A JP2003024284A JP2004006647A JP 2004006647 A JP2004006647 A JP 2004006647A JP 2003024284 A JP2003024284 A JP 2003024284A JP 2003024284 A JP2003024284 A JP 2003024284A JP 2004006647 A JP2004006647 A JP 2004006647A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
buried
semiconductor
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003024284A
Other languages
English (en)
Other versions
JP3930436B2 (ja
Inventor
Yoshitaka Hokomoto
鉾　本　吉　孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003024284A priority Critical patent/JP3930436B2/ja
Publication of JP2004006647A publication Critical patent/JP2004006647A/ja
Application granted granted Critical
Publication of JP3930436B2 publication Critical patent/JP3930436B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電界効果トランジスタの順バイアス時におけるオン抵抗を小さく抑制しながら、半導体基板中のドリフト層の比抵抗を高めてショットキーバリアダイオード領域における垂直方向の電界を緩和し、逆方向耐圧を向上させることが可能な構成の半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、同一半導体基板内に電界効果トランジスタ及びショットキーバリアダイオードを搭載した半導体装置が、ショットキーバリアダイオード領域における第一導電型のドリフト層中の所定の深さに所定のピッチで埋め込まれた第二導電型の埋込ドープ層を備えているものである。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に、同一半導体基板内にショットキーバリアダイオードを搭載したトレンチゲート型ｎチャネル電界効果トランジスタの構造に関する。
【０００２】
【従来の技術】
図９は、電界効果トランジスタが使用される一般的な同期整流回路の回路図である。
【０００３】
図９に示す同期整流回路は、電源電位ノードＶＤＤと接地電位ノードとの間に直列接続された第一の電界効果トランジスタＦＥＴ１及び第二の電界効果トランジスタＦＥＴ２と、第二の電界効果トランジスタＦＥＴ２に並列接続されたショットキーバリアダイオードＳＢＤと、第一の電界効果トランジスタＦＥＴ１及び第二の電界効果トランジスタＦＥＴ２の接続ノードと出力ノードＯＵＴとの間に接続されたインダクタンスＬと、出力ノードＯＵＴと接地電位ノードとの間に接続されたキャパシタＣとを備えている。尚、符号Ｄ１，Ｄ２により示されているのは、それぞれ第一、第二の電界効果トランジスタＦＥＴ１，ＦＥＴ２の寄生ダイオードである。
【０００４】
この同期整流回路は、第一の電界効果トランジスタＦＥＴ１及び第二の電界効果トランジスタＦＥＴ２のゲートに交互に電圧を印加することにより、出力ノードＯＵＴの電位レベルの高低を交互に切り換えるものである。
【０００５】
ここで、ショットキーバリアダイオードＳＢＤが備えられていないと仮定すると、第一の電界効果トランジスタＦＥＴ１のゲートオフ後、第二の電界効果トランジスタＦＥＴ２のゲートオンまでの間に、インダクタンスＬの逆起電力によって第二の電界効果トランジスタＦＥＴ２の寄生ダイオードＤ２に順方向電流が流れ、比較的大きな電力損失が発生する。
【０００６】
そこで、この電力損失を低減させる目的で、第二の電界効果トランジスタＦＥＴ２のソース・ドレイン間に独立したショットキーバリアダイオードＳＢＤを付加する場合がある。
【０００７】
図１０は、同一基板上に電界効果トランジスタ及びショットキーバリアダイオードを搭載する場合における半導体基板上の概略構成を示す平面図である。
【０００８】
同一基板上に電界効果トランジスタ及びショットキーバリアダイオードを搭載する場合、図１０に示すように、ショットキーバリアダイオード領域６と電界効果トランジスタ領域７とは分離して配置される一方、ショットキーバリアダイオードのアノード電極と電界効果トランジスタのソース電極とは、共通の金属膜１により形成されている。尚、半導体基板の角部には、ゲート電極パッド１４が配設されている。
【０００９】
図１１は、同一基板上に電界効果トランジスタ及びショットキーバリアダイオードを搭載した従来の半導体装置の断面構造図である。尚、図１１に示す断面は、図１０に示した半導体装置の切断線ＡＡ’における断面である。
【００１０】
図１１に示す従来の半導体装置は、ｎ＋＋型半導体基板１２と、ｎ＋＋型半導体基板１２上に形成されたドリフト層であるｎ＋型エピタキシャル層（半導体層）９と、ｎ＋型エピタキシャル層９の電界効果トランジスタ領域７における表面近傍部に形成されたｐ型ベース層８と、ｐ型ベース層８の表面部に形成されたｎ＋型ソース層５と、ｎ＋型ソース層５表面からｎ＋型エピタキシャル層９上層部まで掘り込まれたトレンチの底面及び内側面に形成されたゲート酸化膜（ゲート絶縁膜）１１と、底面及び内側面にゲート酸化膜１１が形成されたトレンチ内に形成されたゲート電極１０と、ゲート電極１０上に形成された層間絶縁膜３と、ショットキーバリアダイオード領域６の基板端部側周縁部に沿ってｎ＋型エピタキシャル層９の表面部にガードリングとして形成されたｐ型ベース層１８と、ｎ＋型エピタキシャル層９の周縁部側におけるｎ＋型エピタキシャル層９とｐ型ベース層１８との接合部を覆って形成された酸化膜（絶縁膜）４と、電界効果トランジスタ領域７及びショットキーバリアダイオード領域６の表面上に形成されたバリアメタル２と、バリアメタル２上にソース電極及びアノード電極として形成された金属膜１と、ｎ＋＋型半導体基板１２の裏面上にドレイン電極及びカソード電極として形成された金属膜１３と、を備えている。
【００１１】
図１０及び図１１に示す従来の半導体装置の構造が、図９に示す同期整流回路の電界効果トランジスタ及びショットキーバリアダイオードを同一基板上に形成した場合における典型的な構造である。
【００１２】
【発明が解決しようとする課題】
しかし、図１０及び図１１に示す従来の半導体装置の構造においては、ソース−ドレイン間、即ち、アノード−カソード間に逆バイアス電圧が印加されると、ショットキーバリアダイオード領域６のガードリング部、即ち、ｐ型ベース層１８周辺において空乏層に過大な電界が印加されて電圧降伏が発生することがあり、電界効果トランジスタ領域７の単一素子に比較して逆方向耐圧が低いという問題点がある。
【００１３】
一方、上記従来の半導体装置の構造において、逆方向耐圧を向上させるためには、ドリフト層（ｎ＋型エピタキシャル層９）の比抵抗を高くするという手段が考えられるが、そうすると電界効果トランジスタの順バイアス時におけるオン抵抗が大きくなってしまい、問題の根本的な解決にはならない。
【００１４】
本発明は、上記問題点に鑑みてなされたもので、その目的は、電界効果トランジスタの順バイアス時におけるオン抵抗を小さく抑制しながら、半導体基板中のドリフト層の比抵抗を高めてショットキーバリアダイオード領域における垂直方向の電界を緩和し、逆方向耐圧を向上させることが可能な構成の半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の実施の一形態に係る半導体装置によれば、同一半導体基板内に電界効果トランジスタ及びショットキーバリアダイオードを搭載した半導体装置であって、ショットキーバリアダイオード領域における第一導電型のドリフト層中の所定の深さに所定のピッチで埋め込まれた第二導電型の埋込ドープ層を備えていることを特徴とする。
【００１６】
本発明の実施の一形態に係る半導体装置の第一の観点によれば、
第一導電型の半導体基板と、
上記半導体基板上に形成されたドリフト層である第一導電型の半導体層と、
上記半導体層の電界効果トランジスタ領域における表面近傍部に形成された第二導電型の第一ベース層と、
上記第一ベース層の表面部に形成された第一導電型のソース層と、
上記ソース層上に形成されたゲート絶縁膜と、
上記ゲート絶縁膜上に形成されたゲート電極と、
上記電界効果トランジスタ領域及びショットキーバリアダイオード領域にソース電極及びアノード電極として形成された第一金属膜と、
上記半導体基板の裏面上にドレイン電極及びカソード電極として形成された第二金属膜と、
上記ショットキーバリアダイオード領域における上記半導体層中の所定の深さに所定のピッチで埋め込まれた第二導電型の埋込ドープ層と、
を備えていることを特徴とする。
【００１７】
本発明の実施の一形態に係る半導体装置の第二の観点によれば、
第一導電型の半導体基板と、
上記半導体基板上に形成されたドリフト層である第一導電型の半導体層と、
上記半導体層の電界効果トランジスタ領域における表面近傍部に形成された第二導電型の第一ベース層と、
上記第一ベース層の表面部に形成された第一導電型のソース層と、
上記ソース層表面から上記半導体層上層部まで掘り込まれたトレンチの内面に形成されたゲート絶縁膜と、
上記トレンチ内のゲート絶縁膜上に形成されたゲート電極と、
上記電界効果トランジスタ領域及びショットキーバリアダイオード領域にソース電極及びアノード電極として形成された第一金属膜と、
上記半導体基板の裏面上にドレイン電極及びカソード電極として形成された第二金属膜と、
上記ショットキーバリアダイオード領域における上記半導体層中の所定の深さに所定のピッチで埋め込まれ、かつ、上記電界効果トランジスタ領域における上記半導体層中の上記ゲート電極を被覆する上記ゲート絶縁膜底面に接する深さに、上記ゲート電極と同一のピッチで埋め込まれた第二導電型の埋込ドープ層と、を備えていることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施の形態について、図面を参照しながら説明する。
【００１９】
図１は、本発明の第一の実施の形態に係る半導体装置の断面構造図である。
【００２０】
本発明の第一の実施の形態に係る半導体装置は、ｎ＋＋型半導体基板１２と、ｎ＋＋型半導体基板１２上に形成されたドリフト層であるｎ＋型エピタキシャル層（半導体層）９と、ｎ＋型エピタキシャル層９の電界効果トランジスタ領域７における表面近傍部に形成されたｐ型ベース層８と、ｐ型ベース層８の表面部に形成されたｎ＋型ソース層５と、ｎ＋型ソース層５表面からｎ＋型エピタキシャル層９上層部まで掘り込まれたトレンチの底面及び内側面に形成されたゲート酸化膜（ゲート絶縁膜）１１と、底面及び内側面にゲート酸化膜１１が形成されたトレンチ内に形成されたゲート電極１０と、ゲート電極１０上に形成された層間絶縁膜３と、ショットキーバリアダイオード領域６の基板端部側周縁部に沿ってｎ＋型エピタキシャル層９の表面部にガードリングとして形成されたｐ型ベース層１８と、ｎ＋型エピタキシャル層９の周縁部側におけるｎ＋型エピタキシャル層９とｐ型ベース層１８との接合部を覆って形成された酸化膜（絶縁膜）４と、電界効果トランジスタ領域７及びショットキーバリアダイオード領域６の表面上に形成されたバリアメタル２と、バリアメタル２上にソース電極及びアノード電極として形成された金属膜１と、ｎ＋＋型半導体基板１２の裏面上にドレイン電極及びカソード電極として形成された金属膜１３と、ショットキーバリアダイオード領域６におけるｎ＋型エピタキシャル層９中の所定の深さに所定のピッチで埋め込まれたｐ型埋込ドープ層１５と、を備えている。
【００２１】
尚、図１におけるｐ型ベース層８とｐ型ベース層１８とは、一体的な拡散層として形成されていてもよいし、独立した拡散層として形成されていてもよい。
【００２２】
本発明の第一の実施の形態に係る半導体装置は、上述のように、同一半導体基板上にショットキーバリアダイオードを搭載した電界効果トランジスタであり、ショットキーバリアダイオード領域６において、ドリフト層であるｎ＋型エピタキシャル層９中の所定の深さに所定のピッチでｐ型埋込ドープ層１５が埋め込まれるようにして形成されている。
【００２３】
埋込ドープ層１５の深さ及びピッチは任意であるが、埋込ドープ層１５の深さは主として耐圧に、ピッチは主として順方向抵抗に影響を及ぼすので、素子の要求特性に応じて最適化するとよい。
【００２４】
また、ｐ型埋込ドープ層１５からバリアメタル２までの距離、及び、ｐ型埋込ドープ層１５からｐ型ベース層８，１８までの距離については、空乏層のブレークダウンを回避すべく、以下のように設定するとよい。即ち、逆方向バイアス時に、バリアメタル２とｎ＋型エピタキシャル層９との界面から伸張する空乏層、又は、ｐ型ベース層８，１８から伸張する空乏層が、ｐ型埋込ドープ層１５に接触する前にブレークダウンを起こしてしまうと、ｐ型埋込ドープ層１５を埋め込んだことによる効果は得られず、素子全体の耐圧は、ｐ型埋込ドープ層１５が埋め込まれていない従来の素子と変わらないこととなってしまう。従って、空乏層は、ブレークダウンする前に、ｐ型埋込ドープ層１５に接触する必要がある。そこで、ｐ型埋込ドープ層１５からバリアメタル２までの距離、及び、ｐ型埋込ドープ層１５からｐ型ベース層８，１８までの距離は、ブレークダウン電圧ＶＢにより定義されるシリコンドリフト層厚ｔｄｒｉｆｔの理論式
ｔｄｒｉｆｔ＝２．５９×１０−６・ＶＢ ７／６
より、シリコンドリフト層厚ｔｄｒｉｆｔの１／２以下程度とするのが望ましい。
【００２５】
図２は、本発明の第一の実施の形態に係る半導体装置における埋込ドープ層の第一の例を示す平面図である。
【００２６】
図２に示すように、第一の例における埋込ドープ層１５は、ショットキーバリアダイオード領域６におけるドリフト層中の所定の深さに所定のピッチでドット状に埋め込まれている。
【００２７】
図３は、本発明の第一の実施の形態に係る半導体装置における埋込ドープ層の第二の例を示す平面図である。
【００２８】
図３に示すように、第二の例における埋込ドープ層１５は、ショットキーバリアダイオード領域６におけるドリフト層中の所定の深さに所定のピッチでストライプ状に埋め込まれている。
【００２９】
以上のように、本発明の第一の実施の形態に係る半導体装置は、ショットキーバリアダイオード領域６におけるｎ＋型エピタキシャル層９中の所定の深さに所定のピッチでｐ型埋込ドープ層１５を埋め込んだので、電界効果トランジスタの順バイアス時におけるオン抵抗を小さく抑制しながら、半導体基板中のドリフト層の比抵抗を高めてショットキーバリアダイオード領域における垂直方向の電界を緩和し、逆方向耐圧を向上させることができる。
【００３０】
具体的には、ｎチャネル型電界効果トランジスタのソース−ドレイン（アノード−カソード）間に逆バイアス電圧を印加すると、ショットキーバリア接合部よりドリフト層中へと空乏層が伸張し、ｐ型埋込ドープ層１５に到達する。さらに逆バイアス電圧が印加されると空乏層が埋込ドープ層からさらに伸張する。その結果、ショットキーバリアダイオード領域における垂直方向の電界が緩和されて逆方向耐圧が向上するとともに、ドリフト層の実質的ドープ濃度が高くなって電界効果トランジスタの順バイアス時におけるオン抵抗も低減される。
【００３１】
図４は、本発明の第二の実施の形態に係る半導体装置の断面構造図である。
【００３２】
本発明の第二の実施の形態に係る半導体装置は、ｎ＋＋型半導体基板１２と、ｎ＋＋型半導体基板１２上に形成されたドリフト層であるｎ＋型エピタキシャル層（半導体層）９と、ｎ＋型エピタキシャル層９の電界効果トランジスタ領域７における表面近傍部に形成されたｐ型ベース層８と、ｐ型ベース層８の表面部に形成されたｎ＋型ソース層５と、ｎ＋型ソース層５表面からｎ＋型エピタキシャル層９上層部まで掘り込まれたトレンチの底面及び内側面に形成されたゲート酸化膜（ゲート絶縁膜）１１と、底面及び内側面にゲート酸化膜１１が形成されたトレンチ内に形成されたゲート電極１０と、ゲート電極１０上に形成された層間絶縁膜３と、ショットキーバリアダイオード領域６の基板端部側周縁部に沿ってｎ＋型エピタキシャル層９の表面部にガードリングとして形成されたｐ型ベース層１８と、ｎ＋型エピタキシャル層９の周縁部側におけるｎ＋型エピタキシャル層９とｐ型ベース層１８との接合部を覆って形成された酸化膜（絶縁膜）４と、電界効果トランジスタ領域７及びショットキーバリアダイオード領域６の表面上に形成されたバリアメタル２と、バリアメタル２上にソース電極及びアノード電極として形成された金属膜１と、ｎ＋＋型半導体基板１２の裏面上にドレイン電極及びカソード電極として形成された金属膜１３と、ショットキーバリアダイオード領域６におけるｎ＋型エピタキシャル層９中の所定の深さに所定のピッチで埋め込まれ、かつ、電界効果トランジスタ領域７におけるｎ＋型エピタキシャル層９中のゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチで埋め込まれたｐ型埋込ドープ層１５と、を備えている。
【００３３】
本発明の第二の実施の形態に係る半導体装置が本発明の第一の実施の形態に係る半導体装置と異なる点は、ｐ型埋込ドープ層１５が、ショットキーバリアダイオード領域６におけるｎ＋型エピタキシャル層９中のみならず、電界効果トランジスタ領域７におけるｎ＋型エピタキシャル層９中にも、ゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチで埋め込まれている点である。
【００３４】
このように、電界効果トランジスタのゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチでｐ型埋込ドープ層１５を埋め込んでおくことにより、ゲート酸化膜１１の帰還容量を低減させることができ、電界効果トランジスタのスイッチング動作の高速化を図ることができる。
【００３５】
尚、ショットキーバリアダイオード領域６におけるｎ＋型エピタキシャル層９中の埋込ドープ層１５の深さ及びピッチは任意であるが、埋込ドープ層１５の深さは主として耐圧に、ピッチは主として順方向抵抗に影響を及ぼすので、素子の要求特性に応じて最適化するとよい。
【００３６】
また、ｐ型埋込ドープ層１５からバリアメタル２までの距離、及び、ｐ型埋込ドープ層１５からｐ型ベース層８，１８までの距離についても、第一の実施の形態と同様に空乏層のブレークダウンを回避すべく、ブレークダウン電圧ＶＢにより定義されるシリコンドリフト層厚ｔｄｒｉｆｔの理論式
ｔｄｒｉｆｔ＝２．５９×１０−６・ＶＢ ７／６
より、シリコンドリフト層厚ｔｄｒｉｆｔの１／２以下程度とするのが望ましい。
【００３７】
図５（ａ）、（ｂ）、（ｃ）は、本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第一の例を示す平面図である。
【００３８】
図５（ａ）に示すように、第二の例における埋込ドープ層１５は、ショットキーバリアダイオード領域６においてはドリフト層中の所定の深さに所定のピッチで、電界効果トランジスタ領域７においてはドリフト層中のゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチでドット状に埋め込まれている。
【００３９】
また、ドット状の埋込ドープ層１５の個々のドットが完全に独立して形成されていると、電位的に不安定となり、キャリアが抜けにくく素子のスイッチング速度が低下するおそれがあるため、図５（ｂ）、（ｃ）に示すように、ドット状の埋込ドープ層１５の個々のドットを、埋込ドープ層１５より低い不純物濃度であって同一導電型の連結用ストライプ状埋込ドープ層１６により格子状に、又は、ストライプ状及び枠状に連結させるとよい。これにより、埋込ドープ層１５からキャリアが抜けやすくなり、素子のスイッチング速度の低下を防止することができる。連結用ストライプ状埋込ドープ層１６の不純物濃度が高すぎると、電界効果トランジスタのオン抵抗が大きくなってしまうので、連結用ストライプ状埋込ドープ層１６の不純物濃度は、例えば、（埋込ドープ層１５の不純物濃度）×１０−２乃至（埋込ドープ層１５の不純物濃度）×１０−３程度とするとよい。
【００４０】
図６（ａ）、（ｂ）、（ｃ）は、本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第二の例を示す平面図である。
【００４１】
図６（ａ）に示すように、第二の例における埋込ドープ層１５は、ショットキーバリアダイオード領域６においてはドリフト層中の所定の深さに所定のピッチで、電界効果トランジスタ領域７においてはドリフト層中のゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチでストライプ状に埋め込まれている。
【００４２】
ストライプ状の埋込ドープ層１５を形成する場合においても、素子のスイッチング速度低下防止の観点から、図６（ｂ）、（ｃ）に示すように、ストライプ状の埋込ドープ層１５に直交し、埋込ドープ層１５より低い不純物濃度であって同一導電型の連結用ストライプ状埋込ドープ層１６により格子状又は枠状に連結させるとよい。
【００４３】
図７（ａ）、（ｂ）、（ｃ）は、本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第三の例を示す平面図である。
【００４４】
図７（ａ）に示すように、第三の例における埋込ドープ層１５は、ショットキーバリアダイオード領域６においてはドリフト層中の所定の深さに所定のピッチでドット状に埋め込まれており、電界効果トランジスタ領域７においてはドリフト層中のゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチでストライプ状に埋め込まれている。
【００４５】
ショットキーバリアダイオード領域６にはドット状の埋込ドープ層１５を、電界効果トランジスタ領域７にはストライプ状の埋込ドープ層１５を形成する場合においても、素子のスイッチング速度低下防止の観点から、図７（ｂ）、（ｃ）に示すように、埋込ドープ層１５より低い不純物濃度であって同一導電型の連結用ストライプ状埋込ドープ層１６により格子状、又は、ストライプ状及び枠状に連結させるとよい。
【００４６】
図８（ａ）、（ｂ）、（ｃ）は、本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第四の例を示す平面図である。
【００４７】
図８（ａ）に示すように、第三の例における埋込ドープ層１５は、ショットキーバリアダイオード領域６においてはドリフト層中の所定の深さに所定のピッチでストライプ状に埋め込まれており、電界効果トランジスタ領域７においてはドリフト層中のゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチでドット状に埋め込まれている。
【００４８】
ショットキーバリアダイオード領域６にはストライプ状の埋込ドープ層１５を、電界効果トランジスタ領域７にはドット状の埋込ドープ層１５を形成する場合においても、素子のスイッチング速度低下防止の観点から、図８（ｂ）、（ｃ）に示すように、埋込ドープ層１５より低い不純物濃度であって同一導電型の連結用ストライプ状埋込ドープ層１６により格子状、又は、ストライプ状及び枠状に連結させるとよい。
【００４９】
以上のように、本発明の第二の実施の形態に係る半導体装置は、ショットキーバリアダイオード領域６におけるｎ＋型エピタキシャル層９中のみならず、電界効果トランジスタ領域７におけるｎ＋型エピタキシャル層９中にも、ゲート電極１０を被覆するゲート酸化膜１１底面に接する深さに、ゲート電極１０と同一のピッチでｐ型埋込ドープ層１５が埋め込まれているので、第一の実施の形態と同様の効果に加えて、ゲート酸化膜１１の帰還容量を低減させることができ、電界効果トランジスタのスイッチング動作のさらなる高速化を図ることができる。
【００５０】
次に、本発明の実施の一形態に係る半導体装置の製造方法について説明する。
【００５１】
埋込ドープ層１５の形成に関わるプロセスについて説明すると、先ず、ドリフト層であるｎ＋型エピタキシャル層９が、その最終的な厚さの一部分だけエピタキシャル結晶成長により形成された半導体基板表面に感光性レジストを塗布し、露光し、現像することにより、埋込ドープ層１５のパターンのマスクを形成する。この時点で形成されているｎ＋型エピタキシャル層９の厚さと、埋込ドープ層１５形成後にさらに成長させるｎ＋型エピタキシャル層９の厚さとによって、埋込ドープ層１５を埋め込む深さが決定される。
【００５２】
また、本発明の第一の実施の形態に係る半導体装置のように埋込ドープ層１５をショットキーバリアダイオード領域６のみに形成するか、又は、本発明の第二の実施の形態に係る半導体装置のように埋込ドープ層１５をショットキーバリアダイオード領域６及び電界効果トランジスタ領域７に形成するかは、このレジストのパターニングによって決定する。尚、本発明の第二の実施の形態に係る半導体装置のように埋込ドープ層１５を、電界効果トランジスタ領域７におけるｎ＋型エピタキシャル層９中のゲート電極１０を被覆するゲート絶縁膜１１底面に接するように、ゲート電極１０と同一のピッチで埋め込む場合には、このレジストのパターニングの際に、予め位置合わせ用のマークを形成しておくとよい。
【００５３】
レジストのパターン形成後、基板表面から、ｐ型埋込ドープ層１５を形成するための不純物として、例えば、ホウ素（Ｂ）を注入する。不純物注入後、レジストを除去する。
【００５４】
図５（ｂ）、（ｃ）、図６（ｂ）、（ｃ）、図７（ｂ）、（ｃ）、図８（ｂ）、（ｃ）に示したように、連結用ストライプ状埋込ドープ層１６を形成する場合には、さらに、レジストのパターニング、不純物注入、レジストの除去のプロセスを上記同様に繰り返す。
【００５５】
不純物注入後、ＣＶＤ法により、さらにｎ＋型エピタキシャル層９を最終的な厚さまでエピタキシャル結晶成長させる。
【００５６】
その後は、通常のプロセスにより、ショットキーバリアダイオード及び電界効果トランジスタを形成すると、本発明の実施の一形態に係る半導体装置が完成する。
【００５７】
【発明の効果】
本発明の実施の一形態に係る半導体装置によれば、同一半導体基板内にトレンチゲート型電界効果トランジスタ及びショットキーバリアダイオードを搭載した半導体装置において、ショットキーバリアダイオード領域における第一導電型のドリフト層中の所定の深さに所定のピッチで埋め込まれた第二導電型の埋込ドープ層を備えているので、ドリフト層のドープ濃度を実質的に高めて、電界効果トランジスタの順バイアス時におけるオン抵抗を小さく抑制しながら、半導体基板中のドリフト層の比抵抗を高めてショットキーバリアダイオード領域における垂直方向の電界を緩和し、逆方向耐圧を向上させることができる。
【００５８】
埋込ドープ層は、さらに、電界効果トランジスタ領域におけるドリフト層中のゲート電極を被覆するゲート酸化膜底面に接する深さに、ゲート電極と同一のピッチで埋め込まれているものとすると、ゲート酸化膜の帰還容量を低減させることができ、電界効果トランジスタのスイッチング動作のさらなる高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態に係る半導体装置の断面構造図である。
【図２】本発明の第一の実施の形態に係る半導体装置における埋込ドープ層の第一の例を示す平面図である。
【図３】本発明の第一の実施の形態に係る半導体装置における埋込ドープ層の第二の例を示す平面図である。
【図４】本発明の第二の実施の形態に係る半導体装置の断面構造図である。
【図５】本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第一の例を示す平面図である。
【図６】本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第二の例を示す平面図である。
【図７】本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第三の例を示す平面図である。
【図８】本発明の第二の実施の形態に係る半導体装置における埋込ドープ層の第四の例を示す平面図である。
【図９】電界効果トランジスタが使用される一般的な同期整流回路の回路図である。
【図１０】同一基板上に電界効果トランジスタ及びショットキーバリアダイオードを搭載する場合における半導体基板上の概略構成を示す平面図である。
【図１１】同一基板上に電界効果トランジスタ及びショットキーバリアダイオードを搭載した従来の半導体装置の断面構造図である。
【符号の説明】
１　金属膜（ソース電極及びアノード電極）
２　バリアメタル
３　層間絶縁膜
４　酸化膜
５　ｎ＋型ソース層
６　ショットキーバリアダイオード領域
７　電界効果トランジスタ領域
８　ｐ型ベース層
９　ｎ＋型エピタキシャル層
１０　ゲート電極
１１　ゲート酸化膜
１２　ｎ＋＋型半導体基板
１３　金属膜（ドレイン電極及びカソード電極）
１４　ゲート電極パッド
１５　ｐ型埋込ドープ層
１６　連結用ストライプ状埋込ドープ層
１８　ｐ型ベース層（ガードリング）

Claims (20)

  1. 同一半導体基板内に電界効果トランジスタ及びショットキーバリアダイオードを搭載した半導体装置であって、ショットキーバリアダイオード領域における第一導電型のドリフト層中の所定の深さに所定のピッチで埋め込まれた第二導電型の埋込ドープ層を備えていることを特徴とする半導体装置。
  2. 前記埋込ドープ層は、さらに、電界効果トランジスタ領域における前記ドリフト層中のゲート電極を被覆するゲート絶縁膜底面に接する深さに、前記ゲート電極と同一のピッチで埋め込まれていることを特徴とする請求項１に記載の半導体装置。
  3. 前記電界効果トランジスタは、トレンチゲート型であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 第一導電型の半導体基板と、
    前記半導体基板上に形成されたドリフト層である第一導電型の半導体層と、
    前記半導体層の電界効果トランジスタ領域における表面近傍部に形成された第二導電型の第一ベース層と、
    前記第一ベース層の表面部に形成された第一導電型のソース層と、
    前記ソース層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記電界効果トランジスタ領域及びショットキーバリアダイオード領域にソース電極及びアノード電極として形成された第一金属膜と、
    前記半導体基板の裏面上にドレイン電極及びカソード電極として形成された第二金属膜と、
    前記ショットキーバリアダイオード領域における前記半導体層中の所定の深さに所定のピッチで埋め込まれた第二導電型の埋込ドープ層と、
    を備えていることを特徴とする半導体装置。
  5. 前記埋込ドープ層は、ドット状であることを特徴とする請求項４に記載の半導体装置。
  6. 前記埋込ドープ層は、ストライプ状であることを特徴とする請求項４に記載の半導体装置。
  7. 前記ゲート絶縁膜は、前記ソース層表面から前記半導体層上層部まで掘り込まれたトレンチの内面に形成されたゲート絶縁膜であり、
    前記ゲート電極は、前記トレンチ内のゲート絶縁膜上に形成されたゲート電極であることを特徴とする請求項４乃至６のいずれかに記載の半導体装置。
  8. 前記半導体層の周縁部に沿って前記半導体層の表面部にガードリングとして形成された第二導電型の第二ベース層と、
    前記半導体基板の周縁部側における前記半導体層と前記第二ベース層との接合部を覆って形成された絶縁膜と、
    をさらに備えていることを特徴とする請求項４乃至７のいずれかに記載の半導体装置。
  9. 前記第一金属膜の下地金属膜としてバリアメタルをさらに備えていることを特徴とする請求項４乃至８のいずれかに記載の半導体装置。
  10. 第一導電型の半導体基板と、
    前記半導体基板上に形成されたドリフト層である第一導電型の半導体層と、
    前記半導体層の電界効果トランジスタ領域における表面近傍部に形成された第二導電型の第一ベース層と、
    前記第一ベース層の表面部に形成された第一導電型のソース層と、
    前記ソース層表面から前記半導体層上層部まで掘り込まれたトレンチの内面に形成されたゲート絶縁膜と、
    前記トレンチ内のゲート絶縁膜上に形成されたゲート電極と、
    前記電界効果トランジスタ領域及びショットキーバリアダイオード領域にソース電極及びアノード電極として形成された第一金属膜と、
    前記半導体基板の裏面上にドレイン電極及びカソード電極として形成された第二金属膜と、
    前記ショットキーバリアダイオード領域における前記半導体層中の所定の深さに所定のピッチで埋め込まれ、かつ、前記電界効果トランジスタ領域における前記半導体層中の前記ゲート電極を被覆する前記ゲート絶縁膜底面に接する深さに、前記ゲート電極と同一のピッチで埋め込まれた第二導電型の埋込ドープ層と、を備えていることを特徴とする半導体装置。
  11. 前記埋込ドープ層は、ドット状であることを特徴とする請求項１０に記載の半導体装置。
  12. 前記埋込ドープ層は、ストライプ状であることを特徴とする請求項１０に記載の半導体装置。
  13. 前記埋込ドープ層は、前記ショットキーバリアダイオード領域ではドット状であり、前記電界効果トランジスタ領域ではストライプ状であることを特徴とする請求項１０に記載の半導体装置。
  14. 前記埋込ドープ層は、前記ショットキーバリアダイオード領域ではストライプ状であり、前記電界効果トランジスタ領域ではドット状であることを特徴とする請求項１０に記載の半導体装置。
  15. 前記埋込ドープ層は、前記第二導電型の連結用ストライプ状埋込ドープ層により格子状に連結されていることを特徴とする請求項１１乃至１４のいずれかに記載の半導体装置。
  16. 前記埋込ドープ層は、前記第二導電型の連結用ストライプ状埋込ドープ層により枠状及びストライプ状に連結されていることを特徴とする請求項１１，１３，１４に記載の半導体装置。
  17. 前記埋込ドープ層は、前記第二導電型の連結用ストライプ状埋込ドープ層により枠状に連結されていることを特徴とする請求項１２に記載の半導体装置。
  18. 前記連結用ストライプ状埋込ドープ層の不純物濃度は、前記埋込ドープ層の不純物濃度より低いことを特徴とする請求項１５乃至１７のいずれかに記載の半導体装置。
  19. 前記半導体層の周縁部に沿って前記半導体層の表面部にガードリングとして形成された第二導電型の第二ベース層と、
    前記半導体基板の周縁部側における前記半導体層と前記第二ベース層との接合部を覆って形成された絶縁膜と、
    をさらに備えていることを特徴とする請求項１０乃至１８のいずれかに記載の半導体装置。
  20. 前記第一金属膜の下地金属膜としてバリアメタルをさらに備えていることを特徴とする請求項１０乃至１９のいずれかに記載の半導体装置。
JP2003024284A 2002-03-26 2003-01-31 半導体装置 Expired - Fee Related JP3930436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003024284A JP3930436B2 (ja) 2002-03-26 2003-01-31 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002085898 2002-03-26
JP2003024284A JP3930436B2 (ja) 2002-03-26 2003-01-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2004006647A true JP2004006647A (ja) 2004-01-08
JP3930436B2 JP3930436B2 (ja) 2007-06-13

Family

ID=30446003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003024284A Expired - Fee Related JP3930436B2 (ja) 2002-03-26 2003-01-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3930436B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2008516451A (ja) * 2004-10-08 2008-05-15 フェアチャイルド・セミコンダクター・コーポレーション 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ
JP2009059860A (ja) * 2007-08-31 2009-03-19 Toshiba Corp トレンチゲート型半導体装置
JP2010539720A (ja) * 2007-09-21 2010-12-16 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体装置および同半導体装置の製造方法
WO2014132689A1 (ja) * 2013-03-01 2014-09-04 住友電気工業株式会社 炭化珪素半導体装置
JP2017055145A (ja) * 2016-12-22 2017-03-16 三菱電機株式会社 半導体装置
JP2020533811A (ja) * 2017-09-15 2020-11-19 アスカトロン アーベー ショットキーダイオードのｍｏｓｆｅｔとの集積化

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2008516451A (ja) * 2004-10-08 2008-05-15 フェアチャイルド・セミコンダクター・コーポレーション 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ
TWI412131B (zh) * 2007-08-31 2013-10-11 Toshiba Kk Diversion gate type semiconductor device and manufacturing method thereof
JP4599379B2 (ja) * 2007-08-31 2010-12-15 株式会社東芝 トレンチゲート型半導体装置
JP2009059860A (ja) * 2007-08-31 2009-03-19 Toshiba Corp トレンチゲート型半導体装置
JP2010539720A (ja) * 2007-09-21 2010-12-16 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体装置および同半導体装置の製造方法
US8334179B2 (en) 2007-09-21 2012-12-18 Robert Bosch Gmbh Semiconductor device and method for its production
WO2014132689A1 (ja) * 2013-03-01 2014-09-04 住友電気工業株式会社 炭化珪素半導体装置
JP2014170778A (ja) * 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2017055145A (ja) * 2016-12-22 2017-03-16 三菱電機株式会社 半導体装置
JP2020533811A (ja) * 2017-09-15 2020-11-19 アスカトロン アーベー ショットキーダイオードのｍｏｓｆｅｔとの集積化
US11581431B2 (en) 2017-09-15 2023-02-14 Ii-Vi Delaware, Inc. Integration of a Schottky diode with a MOSFET
JP7389038B2 (ja) 2017-09-15 2023-11-29 アスカトロン アーベー ショットキーダイオードのｍｏｓｆｅｔとの集積化
US11984497B2 (en) 2017-09-15 2024-05-14 Ii-Vi Advanced Materials, Llc Integration of a Schottky diode with a MOSFET

Also Published As

Publication number Publication date
JP3930436B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
US6750508B2 (en) Power semiconductor switching element provided with buried electrode
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
US9653599B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6621107B2 (en) Trench DMOS transistor with embedded trench schottky rectifier
JP3721172B2 (ja) 半導体装置
JP2004511910A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US20200020798A1 (en) Power mosfet with an integrated pseudo-schottky diode in source contact trench
KR20120084694A (ko) 감소된 온-저항을 가지는 트렌치 전력 ｍｏｒｆｅｔ
JP2002540603A (ja) トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法
JP2007173783A (ja) 半導体装置およびその製造方法
US7986004B2 (en) Semiconductor device and method of manufacture thereof
JP4840551B2 (ja) Ｍｏｓトランジスタ
JPH1079507A (ja) トレンチゲート型ｍｏｓ電界効果トランジスタ及びその製造方法
JP6981585B1 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
US8357952B2 (en) Power semiconductor structure with field effect rectifier and fabrication method thereof
JP2003142698A (ja) 電力用半導体装置
US6855998B2 (en) Semiconductor device
JP3930436B2 (ja) 半導体装置
KR20210009005A (ko) 반도체 소자 및 그 제조 방법
US7282764B2 (en) Semiconductor device
US8039906B2 (en) High-voltage metal oxide semiconductor device and fabrication method thereof
JP2010010583A (ja) 半導体装置及びその製造方法
US20230231042A1 (en) Semiconductor device and method of manufacturing the same
JP7074267B1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2009259968A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees