JP2004004216A

JP2004004216A - 液晶表示装置

Info

Publication number: JP2004004216A
Application number: JP2002158639A
Authority: JP
Inventors: Yutaka Ochi; 越智　豊
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2002-05-31
Filing date: 2002-05-31
Publication date: 2004-01-08

Abstract

【課題】従来のＤＲＡＭ構造のメモリにより色画像データを記憶する表示装置では、高速のデータ転送には適しないため、画素数が多い表示素子からなる液晶表示装置では、輝度低下が発生し、階調特性が不十分である。
【解決手段】トランジスタＳ１ａ、Ｓ１ｂが、走査信号の立ち上がりでオンとなり、そのドレイン、ソースを介して画像データがフリップフロップのＡ点とＢ点に印加される。続いて、信号線Ｘを介して全画素のトランジスタＳ２ａ、Ｓ２ｂのゲートに一斉に短期間ハイレベルの転送信号が入力され、Ａ点とＢ点に保持されていた画像データが、トランジスタＳ２ａ、Ｓ２ｂのドレイン、ソースを通してサンプルホールド回路２２内のフリップフロップのＥ点とＦ点に転送される。続いて、トランジスタＱ８を通して液晶ＬＣに端子ＶＢから飽和電圧Ｖｓａｔが印加され、液晶ＬＣが駆動する。画素スイッチ２３のこのスイッチ動作は全画素一斉に行う。
【選択図】　　　　　　図３

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に投射型ディスプレイやビューファインダー、ヘッドマウントディスプレイ等に設けられ、時分割方式を用いてフルカラー表示を行う液晶表示装置に関する。
【０００２】
【従来の技術】
カラー画像表示方式として、青（Ｂ）、緑（Ｇ）、赤（Ｒ）の３原色光を時間的に分割して同じ表示装置に照射して加法混色でカラー表示する時分割駆動方式がある。この方式では、１枚の表示素子で３原色を生成する単板方式であるため、３原色をそれぞれ専用の全部で３枚の表示素子で生成する３板方式に比較し、表示素子の個数を少なくでき、色むら、レジ調整などが有利であり、解像度、画素数は低下しないという利点がある。
【０００３】
しかし、光源から発生した白色光をＢ、Ｇ、Ｒの３原色光に分解するカラーフィルタを透過すると、最大でも各原色光の１／３しか効率は得られない。また、Ｂ、Ｇ、Ｒの画像データを表示素子に加え、表示される画像特性は液晶を動作させる駆動方式にも大きく依存する。
【０００４】
これらの駆動方法に基づく欠点、明るさが十分に得られない、階調特性が不十分であるなどの課題を克服する方法が、例えば、特開２０００−２２７７８２号公報や文献（ＳＩＤ００　ＤＩＧＥＳＴ　ｐ１９４〜ｐ１９７（２０００））に示されている。図９は上記の文献に示された従来の液晶表示装置の駆動方法を示す。同図において、液晶を駆動する回路は、トランジスタＱ１とコンデンサＣ１からなる記憶部ＭＥＭ−１と、トランジスタＱ２とコンデンサＣ２からなる記憶部ＭＥＭ−２と、トランジスタＱ４、Ｑ５及びコンデンサＣｓからなる駆動部ＦＤＲＶとから構成されている。
【０００５】
この従来の液晶表示装置の駆動方法では、選択された画素の記憶部ＭＥＭ−１内のトランジスタＱ１のゲートに、ロウ（ｒｏｗ）信号が印加されてＱ１をオンとすると共に、表示用画像信号であるカラム（ｃｏｌｕｍｎ）信号をオン状態のトランジスタＱ１のドレイン、ソースを通してコンデンサＣ１に一時的に保持する。
【０００６】
続いて、コンデンサＣ１に保持された画像データが、所定のタイミングで記憶部ＭＥＭ−２内のトランジスタＱ２がオン状態とされ、オン状態のトランジスタＱ２のドレイン、ソースを通してＭＥＭ−２内のコンデンサＣ２に保持された後、全画素のインバータ回路ＦＤＲＶ内のトランジスタＱ４のゲートに転送される。
【０００７】
なお、コンデンサＣ２に蓄積された画像データ（電荷）は、コントロール信号ＤＣＨＧによりトランジスタＱ３がオンとされた期間にトランジスタＱ３を通じて放電される。これは、各サブフレームの初めに行い、コンデンサＣ２の電荷を放電することで、そのサブフレームのコンデンサＣ１に蓄積された画像データ（電荷）をコンデンサＣ２にそのまま蓄積するためである。
【０００８】
トランジスタＱ５のゲートに印加されるコントロール信号ＰＣＨＧにより、トランジスタＱ５がオンとされる期間は、電圧ＶｐｃｈｇがトランジスタＱ５を通じてコンデンサＣｓに蓄積され、強誘電液晶ＦＬＣに電圧が加わる。コンデンサＣ２に電荷が蓄積されている、つまりトランジスタＱ２がオン状態にあるときには、トランジスタＱ４を通じてコンデンサＣｓに０Ｖが印加される。
【０００９】
コンデンサＣ２に電荷が蓄積されていないときには、トランジスタＱ４がオフ状態になり、コンデンサＣｓに電荷が蓄積され、強誘電液晶ＦＬＣに電圧Ｖｐｃｈｇが加わる。コントロール信号ＰＣＨＧは強誘電液晶ＦＬＣを駆動する期間のみ、”１”とされ、その他の時間は”０”とされる。
【００１０】
この従来の液晶表示装置の駆動方法では、画像信号を記憶部ＭＥＭ−１に保持するアドレス動作と、記憶部ＭＥＭ−２を通じて液晶表示素子ＦＬＣを駆動する書き込み動作が同時に進行でき、全画素同時に液晶表示素子ＦＬＣを駆動できるため、高速で液晶に書き込みが可能となる。さらに、入射光に発光ダイオード（ＬＥＤ）を使用し、ＬＥＤの各色が点灯する時間とそれに対応する画像信号を同期させることで、輝度低下の無い、良好な階調特性をもつ表示画面が得られる。
【００１１】
【発明が解決しようとする課題】
ところで、例えば、プロジェクション表示装置など照明光にＵＨＰ（超高圧水銀ランプ）、キセノンランプなどの放電型のランプを使用する表示装置に、上記の液晶表示装置を適用した場合、放電型のランプでは発光強度が瞬時に調整できないため、良好な階調性を得るためには、サブフレーム数がさらに必要である。
【００１２】
すなわち、液晶表示装置では、１フレームをｎ個のサブフレームに分割し、各サブフレーム毎に階調の重み付けに従って予め書き込まれたオン又はオフの画像データが全画素一斉に読み出されて液晶の各画素電極に印加され、各画素電極に印加された画像データがオンのときにのみ、その画素の液晶がサブフレーム期間駆動されるようにされるため、ｎ個のサブフレーム経過すると、階調の重み付け期間の異なるｎ個のパルス幅の組み合わせの２^ｎの階調のいずれかを決定するようにしている。従って、サブフレーム数であるｎの数が大きいほど、良好な階調性が得られる。また、表示素子の高解像度化に伴う画素数増加が要求されている。
【００１３】
このサブフレーム数増加と画素数増加に対応するために、画像信号を液晶表示素子に転送する速度を速くする必要がある。しかるに、図９に示した従来の駆動方法は、駆動トランジスタにコンデンサを使用したＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）構造からなり、コンデンサＣ１、Ｃ２に電荷を蓄積し一定電圧を得るため、その動作速度はコンデンサＣ１、Ｃ２への電荷の充電と放電特性に大きく依存し、高速のデータ転送には適しない。その結果、放電型のランプを使用した光学系で、画素数が多い表示素子からなる液晶表示装置では、輝度低下が発生し、階調特性が不十分であるという課題がある。
【００１４】
本発明は上記の点に鑑みなされたもので、フィールドシーケンシャルな液晶表示装置のＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）回路を通じてパルス幅変調で駆動し、良好な階調特性を有し、高解像度な表示画像が可能な液晶表示装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の液晶表示装置は、複数の画素の各々が画素電極と全画素共通の対向電極との間に液晶部材が設けられた液晶表示素子からなり、対向電極に３原色光を切り替え入射すると共に、複数の画素の画素電極に色画像データの階調に応じて、対応する画素を個別に駆動または非駆動とする駆動信号を印加して、複数の画素の液晶からの光を用いてカラー画像表示を行わせる時分割方式の液晶表示装置において、色画像データを保持するスタティック・ランダム・アクセス・メモリ構造の記憶手段と、記憶手段に記憶された色画像データを、所定のタイミングに応じて全画素一括して画素電極に転送する一括転送手段とを有する構成としたものである。
【００１６】
この発明では、スタティック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶してから、全画素一括して画素電極にその色画像データを転送するようにしたため、ダイナミック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶する従来装置に比べ、データを高速で画素に転送することができる。
【００１７】
また、本発明の液晶表示装置の駆動方法は、複数の画素の各々が画素電極と全画素共通の対向電極との間に液晶部材が設けられた液晶表示素子からなり、対向電極に３原色光を切り替え入射すると共に、複数の画素の画素電極に色画像データの階調に応じて、対応する画素を個別に駆動または非駆動とする駆動信号を印加して、複数の画素の液晶からの光を用いてカラー画像表示を行わせる時分割方式の液晶表示装置の駆動方法において、色画像データをスタティック・ランダム・アクセス・メモリ構造の記憶手段に記憶する第１のステップと、記憶手段に記憶された色画像データを、所定のタイミングに応じて全画素一括して画素電極に転送する第２のステップとを含むことを特徴とする。
【００１８】
この発明では、スタティック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶してから、全画素一括して画素電極にその色画像データを転送するようにしたため、ダイナミック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶する従来装置に比べ、データを高速で画素に転送することができる。
【００１９】
【発明の実施の形態】
次に本発明の実施の形態について図面と共に説明する。図１は本発明になる液晶表示装置の一実施の形態の構成図を示す。同図において、反射型光学系で、互いに振動面が直交するｐ波とｓ波からなる入射光が、偏光ビームスプリッタ（ＰＢＳ）１５に入射され、ここで反射されてｓ波のみが対向電極１４、液晶１２及び画素電極１３からなる液晶表示素子側へ進行する。
【００２０】
一方、駆動回路部１１からの駆動電圧が画素電極１３に印加されることにより液晶１２は動作し、ＰＢＳ１５から液晶表示素子に入射するｓ波は駆動電圧に応じて変調を受ける。これにより液晶表示素子から出射する光は、ｐ波とｓ波からなり、ＰＢＳ１５に入射してこのＰＢＳ１５を透過すると、ｐ波のみとなる。ＰＢＳ１５を透過した変調光（ｐ波）は直進し、投射レンズ１６を通じてスクリーン１７上に表示画像を投影する。
【００２１】
なお、入射光が回転カラーフィルタを透過した３原色光のうちの一の原色光であり、その原色光が、回転カラーフィルタの回転及びサブフレーム期間に同期して順次に切り替え入力され、また、画素電極１３は一つの画素からなり、駆動回路部１１から各原色光に対応した原色の画像データがサブフレームに同期して、かつ、階調に対応して各画素電極に切り替え入力される場合は、スクリーン１７には、３原色光の時分割多重によるフルカラー画像が表示される。
【００２２】
図２は液晶１２の駆動電圧（入力電圧）と液晶表示素子の出射光の強度との関係を示す。ここで、画素電極１３の入力電圧と対向電極１４の電圧との電位差が液晶１２の駆動電圧である。図２に示すように、出射光強度が大きくなり始める駆動電圧を閾値電圧Ｖｔｈ、出射光強度が飽和し始める駆動電圧を飽和電圧Ｖｓａｔとする。
【００２３】
図３は画素部における駆動回路の一実施の形態の回路図を示す。同図に示すように、この駆動回路は、１画素を駆動する回路で、画像信号を一時的に保持するサンプルホールド回路２１とサンプルホールド回路２２、及び保持された画像信号を画素電極に面一括で転送し液晶を駆動する画素スイッチ回路２３からなる。サンプルホールド回路２１とサンプルホールド回路２２は、いずれもＳＲＡＭ構造のフリップフロップを有している。
【００２４】
また、サンプルホールド回路２１は、データ線Ｄ、Ｄバーからの画像データがスイッチング用電界効果トランジスタ（スイッチングトランジスタ）Ｓ１ａ、Ｓ１ｂのドレイン、ソースを介してフリップフロップのＡ点、Ｂ点に印加される構成であり、サンプルホールド回路２２は、データ線Ｄ、Ｄバーからの画像データがスイッチングトランジスタＳ２ａ、Ｓ２ｂのドレイン、ソースを介してフリップフロップのＥ点、Ｆ点に印加される構成である。更に、電子スイッチ回路２３は、Ｐチャネル電界効果トランジスタＱ７とＮチャネル電界効果トランジスタＱ８とがゲートが共通接続され、かつ、ドレインが共通接続されたＣＭＯＳ構成とされており、Ｑ７のソースが端子ＶＡに、Ｑ８のソースが端子ＶＢに接続されると共に、共通のゲートが液晶ＬＣの画素電極に接続されている。
【００２５】
次に、この駆動回路の動作について、図４のタイミングチャートと共に説明する。図４（Ａ）、（Ｂ）に示すデータ線Ｄ、Ｄバーを介して入力される画像データは、サンプルホールド回路２１のトランジスタＳ１ａ、Ｓ１ｂのドレインに印加されており、ワード線Ｗを介して入力される図４（Ｃ）に示す走査信号がゲートに印加されるトランジスタＳ１ａ、Ｓ１ｂが、走査信号の立ち上がりでオンとなると、そのドレイン、ソースを介してフリップフロップのＡ点とＢ点に印加される。これにより、フリップフロップのＡ点とＢ点には、図４（Ｄ）、（Ｅ）に示すように画像データが保持される。
【００２６】
続いて、信号線Ｘを介して全画素のサンプルホールド回路２２のトランジスタＳ２ａ、Ｓ２ｂのゲートに一斉に図４（Ｆ）に示す短期間ハイレベルの転送信号が入力され、そのハイレベル期間トランジスタＳ２ａ、Ｓ２ｂがオンされる。これにより、サンプルホールド回路２１のＡ点とＢ点に保持されていた画像データが、トランジスタＳ２ａ、Ｓ２ｂのドレイン、ソースを通してサンプルホールド回路２２内のフリップフロップのＥ点とＦ点に転送されて、図４（Ｇ）、（Ｈ）に示す如く保持される。
【００２７】
一方、画素スイッチ回路２３の端子ＶＡ、ＶＢには通常は図４（Ｉ）、（Ｊ）に示す如く、前記閾値電圧Ｖｔｈが印加されており、またサンプルホールド回路２２への画像データ転送前ではＥ点の電位がローレベルであり、トラジスタＱ７がオン、Ｑ８がオフであるため、端子ＶＡに入力されている閾値電圧ＶｔｈがトランジスタＱ７を通して液晶ＬＣに印加され、液晶ＬＣは非駆動状態にある。
【００２８】
しかし、サンプルホールド回路２２への画像データ転送後に、Ｅ点の電位が図４（Ｇ）に示すようにハイレベルになるため、トランジスタＱ８がオン、Ｑ７がオフとなり、また、図４（Ｊ）に示すように端子ＶＢに前記飽和電圧Ｖｓａｔが入力されるため、トランジスタＱ８を通して液晶ＬＣに飽和電圧Ｖｓａｔが印加され、液晶ＬＣが駆動する。画素スイッチ２３のこのスイッチ動作は全画素一斉に行う。
【００２９】
なお、上記の液晶ＬＣを駆動するサンプルホールド回路２２に保持されている画像データ（これを便宜上１とする）に続いて入力される次の画像データ（これを便宜上２とする）は、画像データ１が液晶ＬＣを駆動している期間に、サンプルホールド回路２１に転送されて上記と同様の動作により保持されている。画像データ２以降の入力画像データも同様である。
【００３０】
このため、本実施の形態では、液晶ＬＣを駆動中の画像データ１の次に液晶駆動する画像データ２が、サンプルホールド回路２１に保持されているため、液晶ＬＣは画像データ１により所定期間駆動されてから、直ちに次の画像データ２によりサンプルホールド回路２２を介して所定期間駆動され、以下同様の動作が行われるため、１個のサブフレームに必要な時間が短くとれ、サブフレーム数が多くなり、階調特性をとるためには有利となる。
【００３１】
図５は本発明の一実施の形態で使用するアクティブマトリックス液晶表示素子駆動回路を示す。同図中、列信号電極駆動回路３１はｉ個の列信号電極Ｄ１、Ｄ２、・・・、Ｄｉに、サンプリングした画像信号を順次に出力する。一方、行走査電極駆動回路３２は、長手方向が上記の列信号電極Ｄ１、Ｄ２、・・・、Ｄｉの長手方向に直交するｊ個の行走査電極Ｗ１、Ｗ２、・・・、Ｗｊに、順次に１水平期間毎に走査パルスを出力する。
【００３２】
上記のｉ個の列信号電極Ｄ１、Ｄ２、・・・、Ｄｉとｊ個の行走査電極Ｗ１、Ｗ２、・・・、Ｗｊとがそれぞれ交差するｉ×ｊ箇所に、図３に示した画素駆動回路（液晶含む）３４が配置されている。すなわち、画素駆動回路３４は、ｉ行Ｊ列の二次元マトリクス状に配列されている。なお、列信号電極Ｄ１、Ｄ２、・・・、Ｄｉのそれぞれは、互いに逆相のデータ信号を伝送する一対の信号電極（データ線）からなる。
【００３３】
列信号電極駆動回路３１に入力された画像信号Ｖｉｄｅｏは、水平同期信号ＨＣＫによりサンプリングされて列信号電極（データ線）Ｄ１、Ｄ２、・・・、Ｄｉに順次に表示用ビデオ信号として出力される。一方、表示用ビデオ信号の垂直期間と同期した垂直スタートクロックＶＳＴ及び水平期間に同期した垂直シフトクロックＶＣＫにより駆動される行走査電極駆動回路３２から、行走査電極Ｗ１、Ｗ２、・・・、Ｗｊに対して１水平期間毎（行毎）に順次走査パルスが出力される。
【００３４】
その結果、行走査電極、すなわちワード線Ｗ１、Ｗ２、・・・、Ｗｊにそれぞれ接続された、図３に示した画素駆動回路３４内のスイッチングトランジスタＳ１ａ、Ｓ１ｂをオンにし、列信号電極（データ線）Ｄ１、Ｄ２、・・・、Ｄｉからの表示用信号データが画素駆動回路３４内の第１のサンプルホールド回路２１で保持される。その後、図５の一括パルス発生回路３３から信号線Ｘ１〜Ｘｉを介して出力される一括パルスにより、全画素の画素駆動回路３４内の第１のサンプルホールド回路２１に保持されたデータが、同じ画素駆動回路３４内の図３に示した第２のサンプルホールド回路２２へ転送される。以後、図３及び図４と共に説明した方法により、液晶が駆動される。
【００３５】
ところで、面順次カラー液晶表示装置では、光源であるランプから出射された白色光を、図６に示すように、光入射側から見たときに円形をなすフィルタを等角度間隔で３分割して得られた３つの扇形状の分割部を、Ｒ、Ｇ及びＢの各原色光をそれぞれ透過する３つのフィルタ部とした構成の回転カラーフィルタにより、赤色光、緑色光及び青色光の３原色光に分解した後、各原色光に対応した各表示信号により単一ドット内の液晶を時分割駆動して、加法混色でカラー表示するため、良好な色再現性を得るためには液晶の応答速度特性を満足する必要がある。これに適した液晶材料として、例えば液晶セル厚が１μｍ程度の強誘電性液晶等がある。
【００３６】
一方、強誘電性液晶以外の液晶で面順次方式のカラー液晶表示に対応可能な高速応答性を有するものとして、負の誘電異方性液晶の分子配列を基板にほぼ垂直方向に配向した垂直配向方式がある。セル厚が２μｍ以下で液晶の粘性を小さくし、面順次カラーに対応する高速応答性を満足することができる。
【００３７】
今、画素数が水平方向１９２０個、垂直方向が１２００個のＦＨＤ（Ｆｕｌｌ　　Ｈｉｇｈ　　Ｄｅｎｓｉｔｙ）の解像度をもつ液晶表示装置の場合、並列データ２４０個を同時に２００ＭＨｚクロックで入力、表示させると、Ｒ、Ｇ、Ｂ１色あたりのサブフレームの期間は５０μｓとなり、応答速度では強誘電性液晶が適する。１フレームあたりのサブフレーム個数は１１６個となり、照明光が連続光の場合でも良好な階調特性を実現することができる。
【００３８】
次に、画素部における駆動回路の他の実施の形態について説明する。図７は画素部における駆動回路の他の実施の形態の回路図を示す。同図に示すように、この駆動回路は、１画素を駆動する回路で、画像信号を一時的に保持するサンプルホールド回路４１と、保持された画像信号を画素電極に面一括で転送し液晶を駆動する画素スイッチ回路４２からなる。サンプルホールド回路４１は、Ｐチャネル電界効果トランジスタＱ１１及びＱ１３と、Ｎチャネル電界効果トランジスタＱ１２及びＱ１４とからなるＳＲＡＭ構造のフリップフロップと、スイッチング用電界効果トランジスタＳ３ａ及びＳ３ｂとからなる。
【００３９】
また、サンプルホールド回路４１は、データ線Ｄ、Ｄバーからの画像データがスイッチングトランジスタＳ３ａ、Ｓ３ｂのドレイン、ソースを介してフリップフロップのＡ点、Ｂ点に印加される構成である。更に、電子スイッチ回路４２は、Ｐチャネル電界効果トランジスタＱ１５とＮチャネル電界効果トランジスタＱ１６とがゲートが共通接続され、かつ、ドレインが共通接続されたＣＭＯＳ構成とされており、Ｑ１５のソースが端子ＶＡに、Ｑ１６のソースが端子ＶＢに接続されると共に、共通のゲートが液晶ＬＣの画素電極に接続されている。
【００４０】
次に、この駆動回路の動作について、図８のタイミングチャートと共に説明する。図８（Ａ）、（Ｂ）に示すデータ線Ｄ、Ｄバーを介して入力される画像データは、サンプルホールド回路４１のトランジスタＳ３ａ、Ｓ３ｂのドレインに印加されており、ワード線Ｗを介して入力される図８（Ｃ）に示す走査信号がゲートに印加されるトランジスタＳ３ａ、Ｓ３ｂが、走査信号の立ち上がりでオンとなると、そのドレイン、ソースを介してフリップフロップのＡ点とＢ点に印加される。これにより、フリップフロップのＡ点とＢ点には、図８（Ｄ）、（Ｅ）に示すように画像データが保持される。
【００４１】
一方、画素スイッチ回路４２の端子ＶＡ、ＶＢには通常は図８（Ｆ）、（Ｇ）に示す如く、前記閾値電圧Ｖｔｈが印加されており、またサンプルホールド回路４１への画像データ転送前ではＡ点の電位がローレベルであるため、端子ＶＡに入力されている閾値電圧Ｖｔｈが、オン状態にあるトランジスタＱ１５を通して液晶ＬＣに印加され、液晶ＬＣは非駆動状態にある。
【００４２】
しかし、サンプルホールド回路４１への画像データ転送後に、Ａ点の電位が図８（Ｄ）に示すようにハイレベルになるため、トランジスタＱ１６がオン、Ｑ１５がオフとなり、また、図８（Ｇ）に示すように端子ＶＢに前記飽和電圧Ｖｓａｔが入力されるため、トランジスタＱ１６を通して液晶ＬＣに飽和電圧Ｖｓａｔが印加され、液晶ＬＣが駆動する。画素スイッチ４２のこのスイッチ動作は全画素一斉に行う。
【００４３】
画像データ１がサンプルールド回路４１に保持された後、画素スイッチ４２を制御して液晶ＬＣを所定期間駆動すると、次の画像データ２がサンプルホールド回路４１に保持された後、画素スイッチ４２を制御して液晶ＬＣを所定期間駆動する。以下、上記と同様の動作が行われる。すなわち、この実施の形態では、直前の画像データが液晶ＬＣを駆動してから次の画像データがサンプルホールド回路４１に保持される。
【００４４】
今、画素数が水平方向１９２０個、垂直方向が１２００個のＦＨＤ（Ｆｕｌｌ　Ｈｉｇｈ　Ｄｅｎｓｉｔｙ）の解像度をもつ液晶表示装置の場合、並列データ４０個を同時に２００ＭＨｚクロックで入力、表示させると、Ｒ、Ｇ、Ｂ１色あたりのサブフレームの期間は３００μｓとなり、応答速度では垂直配向液晶などが適する。１フレームあたりのサブフレーム個数は２０個となり、照明光が連続光の場合でも良好な階調特性を実現できる。図７に示す駆動回路は、サンプルホールド回路２２に相当するサンプルホールド回路を不要としたため、前述した一括パルス発生回路３３は不要である。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、液晶表示装置のフィールドシーケンシャル方式において、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）構造の記憶手段に色画像データを記憶してから、全画素一括して画素電極にその色画像データを転送することにより、ダイナミック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶する従来装置に比べ、データを高速で画素に転送することができるため、従来に比べて輝度低下がなく、良好な階調特性を有し、高解像度な表示装置が実現できる。
【００４６】
また、本発明によれば、フィールドシーケンシャル方式であるため、表示素子が１個でカラー表示が実現でき、ＳＲＡＭ方式の駆動方式でデータ転送を高速することと相まって階調特性の優れた画像表示を低コストで実現できる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一実施の形態の構成図である。
【図２】液晶の駆動電圧（入力電圧）と液晶表示素子の出射光の強度との関係を示す図である。
【図３】画素部における駆動回路の一実施の形態の回路図である。
【図４】図３の動作説明用タイミングチャートである。
【図５】本発明の一実施の形態で使用するアクティブマトリックス液晶表示素子駆動回路を示す図である。
【図６】回転カラーフィルタの一例を光入射側から見た模式図である。
【図７】画素部における駆動回路の他の実施の形態の回路図である。
【図８】図７の動作説明用タイミングチャートである。
【図９】従来の液晶駆動回路の一例を示す図である。
【符号の説明】
１１　駆動回路部
１２　液晶
１３　画素電極
１４　対向電極
１５　偏光ビームスプリッタ（ＰＢＳ）
１６　投射レンズ
１７　スクリーン
２１、２２、４１　サンプルホールド回路
２３、４２　画素スイッチ回路
３１　列信号電極駆動回路
３２　行走査電極駆動回路
３３　一括パルス発生回路
３４　画素駆動回路
Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂ　スイッチング用電界効果トランジスタ（スイッチングトランジスタ）
Ｑ７、Ｑ１１、Ｑ１３、Ｑ１５　Ｐチャネル電界効果トランジスタ
Ｑ８、Ｑ１２、Ｑ１４、Ｑ１６　Ｎチャネル電界効果トランジスタ

Claims

複数の画素の各々が画素電極と全画素共通の対向電極との間に液晶部材が設けられた液晶表示素子からなり、前記対向電極に３原色光を切り替え入射すると共に、前記複数の画素の画素電極に色画像データの階調に応じて、対応する画素を個別に駆動または非駆動とする駆動信号を印加して、前記複数の画素の液晶からの光を用いてカラー画像表示を行わせる時分割方式の液晶表示装置において、
前記色画像データを保持するスタティック・ランダム・アクセス・メモリ構造の記憶手段と、
前記記憶手段に記憶された前記色画像データを、所定のタイミングに応じて全画素一括して前記画素電極に転送する一括転送手段と
を有することを特徴とする液晶表示装置。