JP2004095854A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2004095854A JP2004095854A JP2002254966A JP2002254966A JP2004095854A JP 2004095854 A JP2004095854 A JP 2004095854A JP 2002254966 A JP2002254966 A JP 2002254966A JP 2002254966 A JP2002254966 A JP 2002254966A JP 2004095854 A JP2004095854 A JP 2004095854A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- core substrate
- wiring
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】表面3および裏面4を有するコア基板2と、かかるコア基板2の表面3上方に形成され且つ複数の絶縁層18,24およびその層間に位置する複数の配線層22,28からなるビルドアップ層BUと、を含み、上記コア基板2は、表面6および裏面7を有する中間絶縁層5と、かかる中間絶縁層5の表面6に形成した表面絶縁層8と、上記中間絶縁層5の裏面7に形成した裏面絶縁層9と、を備え、かかる裏面絶縁層9の厚みt2が上記表面絶縁層8の厚みt1よりも厚い、多層配線基板1。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、複数の絶縁層からなるコア基板とその表面上方にのみビルドアップ層を形成した多層配線基板に関する。
【0002】
【従来の技術】
近年、低コスト化の要請に応じるため、図6(A)に示すように、コア基板41の片面(表面)42上方にのみ複数の絶縁層45,49,51および複数の配線層44,47,50を積層したビルドアップ層BUを形成した配線基板40が提案されている。上記コア基板41は、厚み約800μmの絶縁板であり、その表面42上方に厚み約30μmの絶縁層45,49,51と厚み約15μmの配線層44,47,50とを交互に積層している。
また、図6(A)に示すように、配線層44,47,50間を導通するため、ビア導体46,48が絶縁層45,49に形成されている。更に、最上層の配線層50上の所定の位置には、絶縁層51を貫通し且つ第1主面53よりも高く突出するハンダバンプ54が複数形成され、第1主面53上に実装する図示しないICチップなどの電子部品の端子と個別に接続される。
【0003】
以上のような配線基板40おいては、コア基板41の表面42側に絶縁層45,49,51と配線層44,47,50とからなるビルドアップ層BUを形成しているのに対し、コア基板41の裏面43側には何も形成されていない。
このため、コア基板41と絶縁層45,49,51との熱膨張率の差により、図6(A)中の一点鎖線で示すように、配線基板40全体が、当該配線基板40の厚み方向と垂直方向の長さ330mmに対し、厚み方向に約4〜5mm変形した反りを生じることがある。かかる反りにより、例えば配線層44,47,50、ビア導体46,48、およびハンダバンプ54相互間の接続が不十分になったり、ハンダバンプ54とICチップなどの電子部品との接続が不十分となるため、これらの間において導通が取れなくなる、という問題があった。
【0004】
以上の問題点を解決するため、図6(B)に示すような配線基板60も検討されている。即ち、配線基板60は、厚み約800μmの絶縁板であるコア基板61と、その表面62上方に厚み約30μmの絶縁層70,76,82と厚み約15μmの配線層68,74,80とを交互に積層したビルドアップ層BUと、コア基板61の裏面63に形成した厚み約15μmの配線層69および厚みが約40μmの裏面絶縁層(ソルダーレジスト層)71と、を備えている。
コア基板61には、その表面62と裏面63との間を貫通する複数のスルーホール64が形成され、それらの内壁に沿ってスルーホール導体66および充填樹脂67が形成されている。各スルーホール導体66は、上端と下端で配線層68,69と接続している。
【0005】
図6(B)に示すように、上記配線層68,74,80間を導通するため、ビア導体72,78が絶縁層70,76に形成されている。最上層の配線層80上の所定の位置には、絶縁層(ソルダーレジスト層)82を貫通し且つ第1主面84よりも高く突出するハンダバンプ86が複数形成され、第1主面84上に実装する図示しないICチップなどの電子部品の端子と個別に接続される。
一方、図6(B)に示すように、コア基板61の裏面63に形成した配線層69から延び且つ絶縁層71の開口部75から第2主面73側に露出する配線77は、図示しないマザーボードなどのプリント基板との接続端子として用いられる。
以上の配線基板60では、コア基板61を挟んでビルドアップ層BUと厚めの絶縁層(ソルダーレジスト層)71が配置されている。このため、コア基板61と絶縁層70,76,82との熱膨張率の差による反りは、図6(B)中の一点鎖線で示すように、第2主面73寄りのある程度の変形に抑制される。
【0006】
【発明が解決すべき課題】
しかしながら、図6(B)に示す反りによっても、配線層68,74,80、ビア導体72,78、ハンダバンプ86、スルーホール導体66、および、配線層69の相互間の接続が不十分になり得るため、これらの間において導通が取れなくなる、という問題があった。また、ハンダバンプ86とICチップなどの電子部品との接続も不十分になる、という問題もあった。
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板の表面上方にのみビルドアップ層を有し且つ反りを生じないか、あるいは反りにくい多層配線基板を提供する、ことを課題とする。
【0007】
【課題を解決するための手段】
本発明は、上記課題を解決するため、コア基板を3つの絶縁層から形成し、それらの間における厚みや材質を相違させるか、コア基板の表面および裏面に個別に形成する表面配線層と裏面配線層との面積を相違させる、ことに着目して成されたものである。
即ち、本発明の第1の多層配線基板(請求項1)は、表面および裏面を有するコア基板と、かかるコア基板の表面上方に形成され且つ複数の絶縁層およびその層間に位置する複数の配線層からなるビルドアップ層と、を含み、上記コア基板は、表面および裏面を有する中間絶縁層と、かかる中間絶縁層の表面に形成した表面絶縁層と、上記中間絶縁層の裏面に形成した裏面絶縁層と、を備え、かかる裏面絶縁層の厚みが上記表面絶縁層の厚みよりも厚い、ことを特徴とする。
【0008】
これによれば、コア基板における裏面絶縁層の厚みを表面絶縁層よりも厚くしたため、かかるコア基板の表面上方に形成されるビルドアップ層の熱膨張・収縮による反り変形をなくすか、抑制することが可能となる。従って、複数の平坦な絶縁層および複数の平坦な配線層からなるビルドアップ層を有するため、信頼性の高い多層配線基板となる。上記裏面絶縁層の厚みと上記表面絶縁層の厚みとは、同じ素材の場合、少なくとも30μm以上の差を設けるものとする。
尚、コア基板の中間絶縁層の表面および裏面には、所定パターンを有する一対のコア配線層が個別に形成されていても良い。また、コア基板の表面および裏面にも、所定パターンの表面配線層と裏面配線層とがされていても良い。更に、コア基板の表面と裏面との間に上記3層の絶縁層を貫通するスルーホール導体が形成されていても良く、かかるスルーホール導体は、その中間で上記一対のコア配線層と個別に接続されていても良い。
【0009】
また、本発明の第2の多層配線基板(請求項2)は、表面および裏面を有するコア基板と、かかるコア基板の表面上方に形成され且つ複数の絶縁層およびその層間に位置する複数の配線層からなるビルドアップ層と、を含み、上記コア基板は、表面および裏面を有する中間絶縁層と、かかる中間絶縁層の表面に形成した表面絶縁層と、上記中間絶縁層の裏面に形成した裏面絶縁層と、を備え、上記裏面絶縁層は硬化収縮の大きな無機繊維を含み且つ上記表面絶縁層はかかる無機繊維を含まないか硬化収縮の小さな無機繊維を含む、ことを特徴とする。
【0010】
これによれば、コア基板の裏面絶縁層は硬化収縮の大きな無機繊維を含むのに対し、コア基板の表面絶縁層はかかる無機繊維を含まないか硬化収縮の小さな無機繊維を含むため、かかるコア基板の表面上方に形成されるビルドアップ層と裏面絶縁層との熱膨張・収縮が互いに打ち消し合う。このため、反り変形をなくすか抑制可能で、平坦性が確保された多層配線基板となる。
尚、裏面絶縁層に含まれる無機繊維の硬化収縮と表面絶縁層に含まれる無機繊維の硬化収縮との差は、少なくとも1000ppm以上とすることが必要である。また、上記無機繊維は、ガラスやシリコンなどの無機材からなるフィラ、不織布、あるいはクロスの何れかである。更に、前記第1の多層配線基板のコア基板における裏面絶縁層の厚みを表面絶縁層の厚みよりも厚くする構成を、上記第2の多層配線基板に併用した形態としても良い。
【0011】
更に、本発明の第3の多層配線基板(請求項3)は、表面および裏面を有するコア基板と、かかるコア基板の表面および裏面に個別に形成された表面配線層および裏面配線層と、上記コア基板の表面上方に形成され且つ複数の絶縁層およびその層間に位置する複数の配線層からなるビルドアップ層と、を含み、上記コア基板は、表面および裏面を有する中間絶縁層と、かかる中間絶縁層の表面に形成した表面絶縁層と、上記中間絶縁層の裏面に形成した裏面絶縁層と、を備え、平面視における上記裏面配線層の面積は、上記表面配線層の面積よりも大きく形成されている、ことを特徴とする。
【0012】
これによれば、コア基板の表面に形成される表面配線層に対し、かかるコアの裏面に形成される裏面配線層の面積率を大きくしているため、かかるコア基板の表面上方に形成されるビルドアップ層と上記裏面配線層との熱膨張・収縮が互いに打ち消し合う。このため、反り変形をなくすか抑制可能で、平坦性が確保された多層配線基板となる。同じ素材で且つ同じ厚みの裏面配線層と表面配線層との面積率の差は、少なくとも10%以上が必要である。
尚、前記第1の多層配線基板のコア基板における裏面絶縁層の厚みを表面絶縁層の厚みよりも厚くする構成を、上記第3の多層配線基板に併用した形態、前記第2の多層配線基板のコア基板における無機繊維の有無または硬化収縮が相違する構成を、第3の多層配線基板に併用した形態、あるいは、前記第1および第2の多層配線基板の構成を上記第3の多層配線基板に併用した形態としても良い。
【0013】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図1は、本発明の第1の多層配線基板1における主要部の断面を示す。
かかる多層配線基板1は、図1に示すように、表面3および裏面4を有するコア基板2と、かかるコア基板2の表面3上方に形成され且つ複数の絶縁層18,24および複数の配線層22,28からなるビルドアップ層BUと、を含む。
上記コア基板2は、図1に示すように、表面6および裏面7を有し且つ厚みが約400μmの中間絶縁層5と、かかる中間絶縁層5の表面6に形成され且つ厚みt1が約30μmの表面絶縁層8と、中間絶縁層5の裏面7に形成され且つ厚みt2が約60μmの裏面絶縁層9と、を備えている。中間絶縁層5の表面6および裏面7には、所定パターンのコア配線層10,11が個別に形成され、これらを含めたコア基板2は、図1に示すような多層基板である。
【0014】
上記中間絶縁層5、表面絶縁層8、および裏面絶縁層9は、それぞれガラス繊維などの無機繊維を含むエポキシ系樹脂などからなる。また、コア配線層10,11は、厚みが約15μmの銅メッキ膜からなる。
尚、表面絶縁層8の表面はコア基板2の表面3であり、裏面配線層9の表面はコア基板2の裏面4である。
図1に示すように、コア基板2の表面3と裏面4との間には、複数のスルーホール14が貫通し、その内壁面に沿って上記同様の銅メッキ膜からなるほぼ円筒形のスルーホール導体15が形成され、かかるスルーホール導体15の内側には、非導電性または導電性の樹脂からなる充填樹脂16が形成されている。スルーホール導体14は、その中間の位置でコア配線層10,11と接続されている。
【0015】
また、図1に示すように、コア基板2の表面3および裏面4には、所定パターンを有し前記同様の銅メッキ膜からなる表面配線層12および裏面配線層13が個別に形成されている。表面配線層12は、各スルーホール導体14の上端と接続し、裏面配線層13は、各スルーホール導体14の下端と接続している。このため、コア配線層10,11、表面配線層12、および裏面配線層13は、スルーホール導体14を介して互いに導通可能されている。
図1に示すように、コア基板2の表面3および表面配線層12の上方には、ビルドアップ層BUを形成する絶縁層18,24と配線層22,28とが交互に積層されている。かかる絶縁層18,24は、シリカフィラなどの無機フィラを含み厚みが約40μmのエポキシ系樹脂などからなり、上記配線層22,28は、前記同様の銅メッキ膜からなる。
表面配線層12、配線層22,28の相互の間は、図1に示すように、絶縁層18,24を貫通する銅メッキからなるビア導体(フィルドビア)20,26を介して導通されている。
【0016】
更に、図1に示すように、絶縁層24および最上層の配線層28の上には、厚みが約30μmの絶縁層(ソルダーレジスト層)30が形成され、配線層28上の適所からは絶縁層30を貫通して第1主面32よりも高く突出するハンダバンプ34が複数形成されている。かかるハンダバンプ34は、例えばSn−Ag系などの低融点合金からなり、図1に示すように、第1主面32上に実装するICチップ(半導体素子)36の図示しない端子と個別に接続される。尚、かかる端子と各バンプ34とは、図示しないアンダーフィル材により埋設されて保護される。
一方、図1に示すように、コア基板2の裏面4の上方(図示で下側)には、厚みが約30μmのエポキシ系樹脂などからなる絶縁層(ソルダーレジスト層)17が形成され、その表面である第2主面23に開口する開口部19の底面にはね裏面配線層13から延びた配線21が露出する。かかる配線21は、その表面にNiメッキおよびAuメッキが施され、図示しないマザーボードなどのプリント基板との接続に活用される。
【0017】
以上のような第1の多層配線基板では、コア基板2を形成し且つその中間絶縁層5を挟んで位置する一方の裏面絶縁層9の厚みt2が他方の表面絶縁層8の厚みt1よりも厚く形成されている。このため、かかる裏面絶縁層9とコア基板2を挟んで反対側の表面3上方に形成されるビルドアップ層BUの熱膨張・収縮による反り変形をなくすか、抑制することが可能となる。従って、複数の平坦な絶縁層18,24および複数の平坦な配線層22,28からなるビルドアップ層を含むため、信頼性の高い多層配線基板となる。
尚、前記裏面絶縁層9の厚みt2は、表面絶縁層8の厚みt1よりも少なくとも30μm以上厚くすることにより、上述した効果を得ることができる。
【0018】
ここで、第1の多層配線基板1の製造方法について説明する。
図2(A)は、表面6および裏面7を有し且つこれらに厚みが18μmの銅箔6a,7aを個別に貼り付けた中間絶縁層5の断面を示す。かかる銅箔6a,7aの上に図示しない感光性樹脂を形成し、所定パターンの露光および現像を行う。
その結果、図2(B)に示すように、銅箔6a,7aの上には、上記パターンに倣ったエッチングレジスト6b,7bが形成される。次に、かかるレジスト6b,7bの間から露出する上記銅箔6a,7aをエッチングした後、上記レジスト6b,7bを公知の剥離液により剥離する。
その結果、図2(C)に示すように、中間絶縁層5の表面6と裏面7とには、上記パターンに倣ったコア配線層10,11が形成される。
【0019】
次いで、図2(D)に示すように、中間絶縁層5の表面6およびコア配線層10の上に厚みが前記t1の表面絶縁層8を、中間絶縁層5の裏面7およびコア配線層11の上(図示で下側)に厚みが前記t2の裏面絶縁層9を、形成する。
この結果、図2(D)に示すように、3つの絶縁層5,8,9およびこれらの間に位置するコア配線層10,11からなり、表面3および裏面4を有する多層基板のコア基板2が形成される。
更に、コア基板2における所定の位置に図示しないレーザを照射するか細径のドリルを挿入する。その結果、図3(A)に示すように、コア基板2の表面3と裏面4との間を貫通し且つ中間でコア配線層10,11を貫通する内径が約200μmのスルーホール14が複数形成される。
【0020】
次に、各スルーホール14の内壁に予めPdなどを含むメッキ触媒を付着した後、コア基板2の全面に対して無電解銅メッキおよび電解銅メッキを施す。
その結果、図3(B)に示すように、各スルーホール14の内壁に沿ってスルーホール導体15が形成され、コア基板2の表面3および裏面4には、銅メッキ膜3a,4aが個別に形成される。この際、各スルーホール導体15は、その中間でコア配線層10,11と接続される。
次いで、図3(C)に示すように、各スルーホール導体14の内側に、シリカフィラなどの無機フィラを含むエポキシ樹脂からなる充填樹脂16を形成した後、銅メッキ膜3a,4aの上に前記同様のエッチングレジストを形成し且つかかるレジストの間から露出する上記銅メッキ膜3a,4aをエッチングする。
その結果、図3(C)に示すように、コア基板2の表面3および裏面4には、所定パターンの表面配線層12および裏面配線層13が個別に形成される。
【0021】
更に、コア基板2の表面3および表面配線層12の上方に、ビルドアップ層BUを形成する。かかるビルドアップ工程は、図1で示したように、ビルドアップ層BUを形成する絶縁層18,24、配線層22,28、ビア導体20,26、およびソルダーレジスト層(絶縁層)30を、公知のビルトアップ技術(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術)によって形成する。加えて、最上層の配線層28の適所には、ハンダバンプ(IC接続端子)34を第1主面32側に形成する。
【0022】
そして、前記図1で示したように、コア基板2の裏面4および裏面配線層13の上方(図3(C)で下側)にソルダーレジスト層(絶縁層)17を形成し、その所定の位置に第2主面23側に開口する複数の開口部19を、レーザ加工などにより形成する。裏面配線層13から延び且つ開口部19の底面に露出する配線21の表面に、NiメッキおよびAuメッキを形成する。
これにより、前記図1に示した多層配線基板1を得ることができる。
以上の各工程は、製品単位である複数のコア基板2を有する多数個取り用の基板(パネル)の状態で行っても良い。
【0023】
図4は、本発明の第2の多層配線基板1aにおける主要部の断面を示す。
多層配線基板1aもコア基板2およびその表面3上方のビルドアップ層BUを備えている。上記コア基板2は、図4に示すように、表面6および裏面7を有し且つ厚みが約600μmの中間絶縁層5と、かかる中間絶縁層5の表面6に形成され且つ厚みが約30μmの表面絶縁層8と、中間絶縁層5の裏面7に形成され且つ厚みが約60μmの裏面絶縁層9aと、を前記同様に備えた多層基板である。中間絶縁層5の表面6と裏面7には、前記同様のコア配線層10,11が個別に形成されている。
【0024】
上記中間絶縁層5、表面絶縁層8、および裏面絶縁層9aは、それぞれガラス繊維などの無機繊維を含むエポキシ系樹脂などからなる。このうち、裏面絶縁層9aには、硬化収縮が大きなガラスクロスが含まれ、且つ表面絶縁層8には、硬化収縮が小さなガラスクロスが含まれている。両者間における硬化収縮の差は、少なくとも1000ppm以上に設定される。
また、図4に示すように、コア基板2の表面3と裏面4との間には、前記同様のスルーホール14やスルーホール導体15が複数貫通し、コア基板2の表面3および表面配線層12の上方には、前記同様のビルドアップ層BU、絶縁層30、および複数のハンダバンプ34が形成される。
【0025】
更に、図4に示すように、上記コア基板2の裏面4および裏面配線層13の上方(図示で下側)には、前記同様に絶縁層17、開口部19、および表面にNiメッキおよびAuメッキが被覆された配線21が形成される。
以上のような第2の多層配線基板1aによれば、コア基板2の裏面絶縁層9aは硬化収縮の大きな無機繊維を含むのに対し、コア基板2の表面絶縁層8は硬化収縮の小さな無機繊維を含むため、かかるコア基板2の表面3上方に形成されるビルドアップ層BUと裏面絶縁層9aとの熱膨張・収縮が互いに打ち消し合う。このため、反り変形をなくすか抑制可能で、平坦性が確保された多層配線基板となる。尚、表面絶縁層8は無機繊維を含まないものとしても良い。また、かかる第2の多層配線基板1aも前述した各工程によって製造することができる。
【0026】
図5は、本発明の第3の多層配線基板1bにおける主要部の断面を示す。
多層配線基板1bもコア基板2およびその表面3上方のビルドアップ層BUを備えている。上記コア基板2は、図5に示すように、表面6および裏面7を有し且つ厚みが約500μmの中間絶縁層5と、かかる中間絶縁層5の表面6に形成され且つ厚みが約30μmの表面絶縁層8と、中間絶縁層5の裏面7に形成され且つ厚みが約60μmの裏面絶縁層9と、を前記同様に備えた多層基板である。中間絶縁層5の表面6と裏面7には、前記同様のコア配線層10,11が個別に形成されている。
【0027】
上記中間絶縁層5、表面絶縁層8、および裏面絶縁層9は、それぞれガラス繊維などの無機繊維を含むエポキシ系樹脂などからなる。
また、図5に示すように、コア基板2の表面3と裏面4との間には、前記同様のスルーホール14やスルーホール導体15が複数貫通し、コア基板2の表面3および表面配線層12の上方には、前記同様のビルドアップ層BU、絶縁層30、および複数のハンダバンプ34が形成される。
更に、図5に示すように、上記コア基板2の裏面4および裏面配線層13aの上方(図示で下側)には、前記同様に絶縁層17、開口部19、および表面にNiメッキおよびAuメッキが被覆された配線21が形成される。
【0028】
裏面配線層13aは、表面配線層12と同じ厚みの銅メッキ膜からなるが、図5に示すように、平面視における裏面配線層13aの面積は、表面配線層12の面積よりも大きく形成されている。かかる裏面配線層13aの面積を大きくすることにより、コア基板2の表面3上方に形成されるビルドアップ層BUの熱膨張による反りをなくすか、極く僅かに抑制することが可能となる。かかる効果を得るため、裏面配線層13aの面積は、平面視において表面配線層12の面積よりも少なくとも10%以上大きく形成することが必要である。併せて、コア基板2における裏面4寄りのコア配線層11の面積を、表面3寄りのコア配線層10の面積よりも大きくすると、更に反りを防ぐ上で好適となる。
以上のような第3の多層配線基板1bによっても、反り変形をなくすか抑制可能で、平坦性が確保された多層配線基板とすることができる。尚、かかる第3の多層配線基板1bも前述した各工程によって製造することができる。
【0029】
本発明は、以上において説明した各形態に限定されるものではない。
前記コア基板2を形成する絶縁層5,8,9,9aの材質は、前記ガラス繊維または炭素繊維を含むものであれば、エポキシ系樹脂の他、ビスマレイミド・トリアジン(BT)樹脂、エポキシ樹脂、ポリイミド樹脂などを用いても良い。あるいは、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にガラス繊維などを含有させた複合材料などを用いることも可能である。
前記スルーホール導体15、表面配線層12、配線層22などの材質は、前記Cu(銅)の他、Ag、Ni、Ni−Au系合金などにしても良く、あるいは金属のメッキ層を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
【0030】
更に、前記ビルドアップ層BUの絶縁層18,24などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、BT樹脂、PPE樹脂、あるいは、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。尚また、絶縁層に混入するガラス繊維またはガラスフィラの組成は、Eガラス、Dガラス、Qガラス、Sガラスの何れか、またはこれらのうちの2種類以上を併用したものとしても良い。
また、ビア導体は、前記フィルドビア導体20などでなく、内部が完全に導体で埋まってない逆円錐形状のコンフォーマルビア導体とすることもできる。あるいは、各ビア導体の軸心をずらしつつ積み重ねるスタックガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。
【0031】
【発明の効果】
以上に説明した本発明の第1の多層配線基板(請求項1)によれば、コア基板における裏面絶縁層の厚みを表面絶縁層よりも厚くしたため、かかるコア基板の表面上方に形成されるビルドアップ層による反り変形をなくすか、抑制することが可能となる。従って、複数の平坦な絶縁層および複数の平坦な配線層からなるビルドアップ層を有する信頼性の高い多層配線基板となる。
【0032】
また、第2の多層配線基板(請求項2)によれば、コア基板の裏面絶縁層は硬化収縮の大きな無機繊維を含み、コア基板の表面絶縁層はかかる無機繊維を含まないか硬化収縮の小さな無機繊維を含むため、コア基板の表面上方に形成されるビルドアップ層と裏面絶縁層とが反りを互いに打ち消し合う。このため、反り変形をなくすか抑制可能で、平坦性が確保された多層配線基板となる。
更に、第3の多層配線基板(請求項3)によれば、コア基板の表面に形成される表面配線層よりも、コアの裏面に形成される裏面配線層の面積率を大きくしているため、かかるコア基板の表面上方に形成されるビルドアップ層と上記裏面配線層との熱膨張・収縮が互いに打ち消し合う。従って、反り変形をなくすか抑制可能で、平坦性が確保された多層配線基板となる。
【図面の簡単な説明】
【図1】本発明の第1の多層配線基板における要部を示す断面図。
【図2】(A)〜(D)は図1の多層配線基板の製造工程を示す概略図。
【図3】(A)〜(C)は図2(D)に続く製造工程を示す概略図。
【図4】本発明の第2の多層配線基板における要部を示す断面図。
【図5】本発明の第3の多層配線基板における要部を示す断面図。
【図6】(A),(B)は従来の配線基板における主要部を示す断面図。
【符号の説明】
1,1a,1b…配線基板、 2………………コア基板、
3,6…………表面、 4,7…………裏面、
5………………中間絶縁層、 8………………表面絶縁層、
9,9a………裏面絶縁層、 12……………表面配線層、
13,13a…裏面配線層、 18,24……絶縁層、
22,28……配線層、 BU……………ビルドアップ層、
t1,t2……厚み
Claims (3)
- 表面および裏面を有するコア基板と、
上記コア基板の表面上方に形成され且つ複数の絶縁層およびその層間に位置する複数の配線層からなるビルドアップ層と、を含み、
上記コア基板は、表面および裏面を有する中間絶縁層と、かかる中間絶縁層の表面に形成した表面絶縁層と、上記中間絶縁層の裏面に形成した裏面絶縁層と、を備え、かかる裏面絶縁層の厚みが上記表面絶縁層の厚みよりも厚い、
ことを特徴とする多層配線基板。 - 表面および裏面を有するコア基板と、
上記コア基板の表面上方に形成され且つ複数の絶縁層およびその層間に位置する複数の配線層からなるビルドアップ層と、を含み、
上記コア基板は、表面および裏面を有する中間絶縁層と、かかる中間絶縁層の表面に形成した表面絶縁層と、上記中間絶縁層の裏面に形成した裏面絶縁層と、を備え、
上記裏面絶縁層は硬化収縮の大きな無機繊維を含み且つ上記表面絶縁層はかかる無機繊維を含まないか硬化収縮の小さな無機繊維を含む、
ことを特徴とする多層配線基板。 - 表面および裏面を有するコア基板と、
上記コア基板の表面および裏面に個別に形成された表面配線層および裏面配線層と、
上記コア基板の表面上方に形成され且つ複数の絶縁層およびその層間に位置する複数の配線層からなるビルドアップ層と、を含み、
上記コア基板は、表面および裏面を有する中間絶縁層と、かかる中間絶縁層の表面に形成した表面絶縁層と、上記中間絶縁層の裏面に形成した裏面絶縁層と、を備え、
平面視における上記裏面配線層の面積は、上記表面配線層の面積よりも大きく形成されている、ことを特徴とする多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002254966A JP3856743B2 (ja) | 2002-08-30 | 2002-08-30 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002254966A JP3856743B2 (ja) | 2002-08-30 | 2002-08-30 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095854A true JP2004095854A (ja) | 2004-03-25 |
JP3856743B2 JP3856743B2 (ja) | 2006-12-13 |
Family
ID=32060618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002254966A Expired - Fee Related JP3856743B2 (ja) | 2002-08-30 | 2002-08-30 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3856743B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180211A (ja) * | 2005-12-27 | 2007-07-12 | Ngk Spark Plug Co Ltd | 配線基板製造用コア基板、配線基板の製造方法 |
JP2008294387A (ja) * | 2007-04-24 | 2008-12-04 | Hitachi Chem Co Ltd | 半導体装置用ビルドアップ配線板 |
JP4473935B1 (ja) * | 2009-07-06 | 2010-06-02 | 新光電気工業株式会社 | 多層配線基板 |
JP4576480B1 (ja) * | 2010-01-18 | 2010-11-10 | 新光電気工業株式会社 | 多層配線基板 |
JP2011014912A (ja) * | 2010-07-12 | 2011-01-20 | Shinko Electric Ind Co Ltd | 多層配線基板 |
KR101055504B1 (ko) | 2009-07-30 | 2011-08-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR101067223B1 (ko) * | 2009-06-10 | 2011-09-22 | 삼성전기주식회사 | 패키지 기판 |
JP2014168007A (ja) * | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
KR101531097B1 (ko) * | 2013-08-22 | 2015-06-23 | 삼성전기주식회사 | 인터포저 기판 및 이의 제조방법 |
US11031328B2 (en) | 2019-03-04 | 2021-06-08 | Samsung Electronics Co., Ltd. | Semiconductor package |
-
2002
- 2002-08-30 JP JP2002254966A patent/JP3856743B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180211A (ja) * | 2005-12-27 | 2007-07-12 | Ngk Spark Plug Co Ltd | 配線基板製造用コア基板、配線基板の製造方法 |
JP2008294387A (ja) * | 2007-04-24 | 2008-12-04 | Hitachi Chem Co Ltd | 半導体装置用ビルドアップ配線板 |
KR101067223B1 (ko) * | 2009-06-10 | 2011-09-22 | 삼성전기주식회사 | 패키지 기판 |
JP4473935B1 (ja) * | 2009-07-06 | 2010-06-02 | 新光電気工業株式会社 | 多層配線基板 |
JP2011014847A (ja) * | 2009-07-06 | 2011-01-20 | Shinko Electric Ind Co Ltd | 多層配線基板 |
US8609997B2 (en) | 2009-07-06 | 2013-12-17 | Shinko Electric Industries Co., Ltd. | Multilayer wiring substrate |
KR101055504B1 (ko) | 2009-07-30 | 2011-08-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP4576480B1 (ja) * | 2010-01-18 | 2010-11-10 | 新光電気工業株式会社 | 多層配線基板 |
JP2011014865A (ja) * | 2010-01-18 | 2011-01-20 | Shinko Electric Ind Co Ltd | 多層配線基板 |
JP4669908B2 (ja) * | 2010-07-12 | 2011-04-13 | 新光電気工業株式会社 | 多層配線基板 |
JP2011014912A (ja) * | 2010-07-12 | 2011-01-20 | Shinko Electric Ind Co Ltd | 多層配線基板 |
JP2014168007A (ja) * | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
KR101531097B1 (ko) * | 2013-08-22 | 2015-06-23 | 삼성전기주식회사 | 인터포저 기판 및 이의 제조방법 |
US11031328B2 (en) | 2019-03-04 | 2021-06-08 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11626362B2 (en) | 2019-03-04 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP3856743B2 (ja) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
US20100108371A1 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
KR20090130727A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
KR102449368B1 (ko) | 다층 인쇄회로기판 | |
JP3856743B2 (ja) | 多層配線基板 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP5861400B2 (ja) | 半導体実装部材 | |
US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
KR20080073648A (ko) | 다층 배선 기판 및 그 제조 방법 | |
JP2003229661A (ja) | 配線基板およびその製造方法 | |
JP2003229662A (ja) | 配線基板の製造方法 | |
JP4179407B2 (ja) | 配線基板 | |
JP7288339B2 (ja) | 配線基板および配線基板の製造方法 | |
JP3786894B2 (ja) | 配線基板およびその製造方法 | |
JP7392966B2 (ja) | プリント回路基板 | |
JP3725489B2 (ja) | 配線基板の製造方法 | |
US20220248530A1 (en) | Wiring substrate | |
JP2004031738A (ja) | 配線基板およびその製造方法 | |
JP2008181920A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
JP2008181921A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |