JP2004070367A

JP2004070367A - 液晶表示装置

Info

Publication number: JP2004070367A
Application number: JP2003309353A
Authority: JP
Inventors: Yojiro Matsueda; 松枝　洋二郎
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-09-01
Filing date: 2003-09-01
Publication date: 2004-03-04

Abstract

【課題】Ｄ／Ａコンバータ内蔵液晶表示装置の高画質化を図る。
【解決手段】ｎビットのデジタル画像データをγ補正テーブルでｎ＋ｍビットに変換し、ｎ＋ｍビットのＤ／Ａコンバータを用いて表示する。周辺ドライバのロジック部は低電圧共通電源で駆動しノイズ対策をする。Ｄ／Ａコンバータのデータは反転させずにＤ／Ａコンバータの電源を交流化する。また、ドライバ内部の遅延時間を補償するための回路を設ける。
【選択図】図１

Description

　本発明は液晶表示装置、その駆動方法及び表示システムに関する。

　従来の液晶表示装置の例としては特開平６−２２２７４１などがある。図２はその液晶表示装置のデータドライバの回路図の例である。一般に、液晶表示装置に画像信号を書き込むデータドライバの方式としては、アナログ方式とデジタル方式とがある。このうち、アナログ方式は回路の消費電力が大きいため、携帯用のコンピュータ等のディスプレイにはあまり適していない。一方、デジタル方式は消費電力は少ないが、出力電圧を外部から供給する必要があるため外部電源数が多くなるという問題がある。Ｄ／Ａコンバータを内蔵し、外部電源数を最小にする方式もあるが、一般的にはＤ／Ａコンバータの出力電圧は線形的であり、液晶のγ特性とは異なるため階調表示に適していない。そこで、入力電圧間の電圧を補完して出力させ、外部入力電源数を減らしながらある程度のγ補正をするという工夫が行われる。

　たとえば、図２の例では外部から９レベルの電圧を供給し、合計６４レベルの出力電圧を出すことができる。Ｖ１，Ｖ２．．．Ｖ９は外部から与えられた９つの電源電圧である。上位３ビット画像信号２１はデコーダ２３によって８値のデータに変換され、電源選択回路２４と２５によってこの９つの電源電圧のうち隣接する２つの電源を選択する。下位３ビット画像信号２２はデコーダ２４によって８値のデータに変換され、抵抗分割方式Ｄ／Ａコンバータ２６によって前述の選択された２つの電圧レベルを８等分したものの中から一つを選んで出力させる。この方式では、外部から入力する９つの電源電圧を液晶のγ特性に応じて最適化しておけば、ある程度のγ補正が可能である。

　しかし、従来のＴＦＴ回路においては以下に述べるような課題があった。すなわち補間されて出力された電圧は本来表示すべき電圧と異なってしまうという点であり、これについて以下図面を用いて説明する。図３は液晶表示装置の印加電圧と透過率の関係を示す図である。実際の液晶表示装置の透過率依存性は３１の破線のような曲線を描くが、図２のデータドライバ回路では９つの入力電源電圧Ｖ１、Ｖ２．．．Ｖ９を用いて出力電圧を補間するため３２に示すような折れ線の透過率依存性を前提としていることになる。図４は、図３の一部を拡大したものであるが、例えば２つの入力電圧Ｖ１とＶ２の間を８等分して出力電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄ，Ｖｅ，Ｖｆ，Ｖｇを液晶表示装置に印加すると、それに対応したグレイスケールの表示はＴａ，Ｔｂ，Ｔｃ，Ｔｄ，Ｔｅ，Ｔｆ，Ｔｇのように白つぶれしたものになってしまう。

　本発明の液晶表示装置及びその駆動方法及び表示システムはこの様な課題を解決するものであり、その目的とするところは、高画質な液晶表示装置を実現することである。

　本発明の液晶表示装置は、ｎビットのデジタル入力映像データをｎ＋ｍビットに変換するデータ変換回路と、ｎ＋ｍビットのデジタルデータドライバを備えていることを特徴とする。また、本発明の液晶表示装置の駆動方法は、ｎビットのデジタル入力信号を液晶のγ特性に合わせてｎ＋ｍビットのデジタルデータに逐次変換し、ｎ＋ｍビットのデジタルデータドライバを用いてｎビット分の階調表示を行うことを特徴とする。

　本発明の液晶表示装置は、信号線を駆動するデータドライバはＣＭＯＳスタティックシフトレジスタとレベルシフタ及びＤ／Ａコンバータとからなり、走査線を駆動する走査ドライバはＣＭＯＳスタティックシフトレジスタとレベルシフタ及びバッファとからなり、前記データドライバ内のシフトレジスタと前記走査ドライバ内のシフトレジスタ及びＤ／Ａコンバータの入力映像信号入力部は共通の電源に接続され、前記共通の電源の電圧は前記Ｄ／Ａコンバータ及び前記バッファ回路の電源電圧より小さいことを特徴とする。また、本発明の液晶表示装置の駆動方法は、データドライバ内にＤ／Ａコンバータを有し、前記Ｄ／Ａコンバータの入力映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用い、前記Ｄ／Ａコンバータ用の電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、データドライバ内に複数の系統のＤ／Ａコンバータを有し、前記Ｄ／Ａコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、液晶に交流電圧を印加し、隣接する信号線には常に逆極性の映像信号を印加することを特徴とする。あるいは、データドライバ内に複数の系統のＤ／Ａコンバータを有し、前記Ｄ／Ａコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、液晶に交流電圧を印加し、隣接する信号線には常に逆極性の映像信号を印加することを特徴とする。あるいは、Ｄ／Ａコンバータ用の電源レベルをフィールド毎に交互に切り替え、共通電極の電位もフィールド毎に交互に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、Ｄ／Ａコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、共通電極の電位も水平走査期間毎に交互に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、Ｄ／Ａコンバータ用の電源レベルをフィールド毎に交互に切り替え、走査信号は４レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択電位以上の電位を保つ場合と非選択電位以下の電位を保つ場合とをフィールド毎に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、Ｄ／Ａコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、走査信号は４レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択電位以上の電位を保つ場合と非選択電位以下の電位を保つ場合とを水平走査期間毎に切り替え、液晶に交流電圧を印加することを特徴とする。

　本発明の液晶表示装置は、データドライバにはシフトレジスタとラッチを備え、前記シフトレジスタ内部の遅延時間に応じて映像信号データのタイミングを遅延させる遅延回路を備えたことを特徴とする。また、本発明の液晶表示装置の駆動方法は、シフトレジスタのクロック信号からラッチを制御する出力信号までの遅延時間に応じて、映像信号データのタイミングを遅延させることを特徴とする。

　本発明の表示システムはアナログ映像信号をｎビットのデジタルデータに変換するＡ／Ｄコンバータと、前記ｎビットの映像信号データを液晶のγ特性にあわせてｎ＋ｍビットのデータに変換するγ補正回路、ｎ＋ｍビットのＤ／Ａコンバータを有するデータドライバ、及びこれらの回路の動作タイミングを制御するタイミングコントローラとを備えたことを特徴とする。

　本発明の液晶表示装置はｎビットのデジタル入力映像データをｎ＋ｍビットに変換するデータ変換回路とｎ＋ｍビットのデジタルデータドライバを備えているから、任意の階調表示特性に合わせた画像表示が可能である。また、データ変換回路に液晶のγ特性を補正するための変換テーブルを書き込んだＲＯＭを用いたから、階調表示のすべての点についてγ補正を行うことができるため非常にすぐれた階調表示性能を得ることができる。また、ｎ＋ｍビットのＤ／Ａコンバータを内蔵しているから、外部入力電源数が減少し、装置の小型・軽量化・低コスト化が可能となる。また、ＴＦＴ又は非線形素子を用いたアクティブマトリクス型液晶表示装置を用いたから、高いコントラスト比を得ることができ多階調表示やフルカラー化が可能となる。また、ガラス基板上にポリシリコンＴＦＴ回路を用いて周辺ドライバを一体形成したから、装置のさらなる小型・軽量化が可能となる。また、容量結合方式のＤ／Ａコンバータを用いたから低消費電力化が可能となる。また、Ｄ／Ａコンバータの容量を同じ形状のものを並列に配置したから容量比のばらつきがなく、高い精度で階調表示が可能となる。また、定電流２進減衰方式のＤ／Ａコンバータを用いたから、非常に大型の液晶表示装置を実現することもできる。

　本発明の液晶表示装置の駆動方法は、ｎビットのデジタル入力信号を液晶のγ特性に合わせてｎ＋ｍビットのデジタルデータに逐次変換するから、単純な回路で正確なγ補正を行うことができ、高品位の表示画像を得ることができる。また、水平走査期間のブランキング期間内に全ての信号線を同一電位にリセットした後、ｎ＋ｍビットのＤ／Ａ変換された電圧を各信号線に印加するから、前回書き込まれた信号の影響をなくすことができ、残像を生じることもない。

　本発明の液晶表示装置は、ロジック部分が単一低電源電圧で駆動されＤ／Ａコンバータ部やバッファ部より電圧が低いから、表示画面にノイズを発生しにくい。また、ポリシリコンＴＦＴを用いて周辺駆動回路を一体形成したから、電源の配線を共通化し低抵抗化できるため、よりノイズを発生しにくくなる。また、容量分割方式のＤ／Ａコンバータを用いたから、必要最低限の電流しか流れないためさらにノイズを発生しにくくなる。また、並列接続されたｎチャネルとｐチャネルの２つのトランジスタに入力部が接続されているレベルシフタを用いたから、レベルシフタに流れる電流も抑えることができ、ますますノイズを発生しにくくなる。

　本発明の液晶表示装置の駆動方法は、Ｄ／Ａコンバータの電源レベルをフィールド毎に交互に切り換えるから、消費電流が少なくノイズも発生しにくい。また、容量分割方式のＤ／Ａコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

　本発明の液晶表示装置の駆動方法は、複数系列のＤ／Ａコンバータを用いて電源レベルをフィールド毎に交互に切り換え隣接する信号線には逆極性の映像信号を印加するから、消費電流が少なくフリッカーや横クロストークも生じない。また、容量分割方式のＤ／Ａコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

　本発明の液晶表示装置の駆動方法は、複数系列のＤ／Ａコンバータを用いて電源レベルを水平走査期間毎に交互に切り換え上下左右に隣接する画素には逆極性の映像信号を印加するから、消費電力が少なくフリッカーや上下左右のクロストークを生じない。また、容量分割方式のＤ／Ａコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

　本発明の液晶表示装置の駆動方法は、Ｄ／Ａコンバータの電源レベルをフィールド毎に交互に切り換え共通電極電位も逆極性で交互に切り換えるから、Ｄ／Ａコンバータ用の電源電圧範囲を縮小することができる。また、容量分割方式のＤ／Ａコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

　本発明の液晶表示装置の駆動方法は、Ｄ／Ａコンバータの電源レベルを水平走査期間毎に交互に切り換え共通電極電位も逆極性で交互に切り換えるから、Ｄ／Ａコンバータ用の電源電圧範囲を縮小することができ、フリッカーや縦クロストークを生じにくい。また、容量分割方式のＤ／Ａコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

　本発明の液晶表示装置の駆動方法は、Ｄ／Ａコンバータの電源レベルをフィールド毎に交互に切り換え非選択期間の走査線信号も逆極性で交互に切り換えるから、Ｄ／Ａコンバータ用の電源電圧範囲を縮小することができ、消費電流が少なくノイズも発生しにくい。また、容量分割方式のＤ／Ａコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

　本発明の液晶表示装置の駆動方法は、Ｄ／Ａコンバータの電源レベルを水平走査期間毎に交互に切り換え非選択期間の走査線信号も逆極性で交互に切り換えるから、Ｄ／Ａコンバータ用の電源電圧範囲を縮小することができ、消費電流が少なくノイズも発生しにくく縦クロストークを生じにくい。また、容量分割方式のＤ／Ａコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

　本発明の液晶表示装置は、ドライバ内部の遅延時間に合わせて映像信号を遅延させる回路を備えているから、ドライバの駆動電圧を低電圧化しても表示画面がずれることがない。また、ドライバ内部に遅延時間検出回路と遅延時間補償回路を備えているから、ドライバの製造条件のばらつきや使用環境の変化があっても表示画面がずれることはない。また、ポリシリコンＴＦＴ回路を用いて周辺ドライバをガラス基板上に一体形成したから、装置の小型・軽量化が可能となる。

　本発明の液晶表示装置の駆動方法は、ドライバ内部の遅延時間を見積って映像信号を遅延させるから、様々な性能のドライバ回路を様々な条件で用いても表示画面がずれることがない。また、ドライバ内部の遅延時間を検出し遅延時間補償回路で自己補正させるため、ドライバの製造条件のばらつきや使用環境の変化があっても表示画面がずれることがなく、特にＴＦＴ回路のようにばらつきの大きい回路でドライバを構成しても簡単な外部回路で駆動できる。

　本発明の表示システムは、アナログ映像信号をＤ／Ａ変換しｎビットのデジタル信号とし、γ補正回路でデータ変換しｎ＋ｍビットのＤ／Ａコンバータ内蔵ドライバで駆動するため、すぐれた階調表示が再現でき、フルカラー化が容易である。たとえばマルチメディア対応の高画質表示システムを容易に実現できる。また、ロジック部の信号振幅を同一の低電圧としたため、消費電力が少なく小型のバッテリーでも長時間使用できるシステムとなる。また、ドライバ内部の遅延時間に合わせて映像信号を遅延させるため、低電圧で駆動しても画面がずれることがない。したがって、さらに低消費電力化が可能でノイズの影響も受けにくくなる。また、ポリシリコンＴＦＴ回路による周辺ドライバ一体形成型の液晶表示装置を用いるため、システムの小型・軽量化が可能となる。

　本発明の液晶表示装置を以下図面に基づいて説明する。

　図１は本実施例の液晶表示装置の回路図の例である。ここでは、薄膜トランジスタ（以下ＴＦＴと略記）を用いた液晶表示装置について説明する。画像表示を行うアクティブマトリクス部１には信号線４と走査線５とがマトリクス状に配置され、その交点に画素ＴＦＴ６、保持容量７、液晶容量８が接続されている。走査線４に選択パルスを供給する走査ドライバ部３はシフトレジスタ９とレベルシフタ１０とからなる。レベルシフタ１０の出力部にはバッファ回路がついている場合も多い。信号線４に画像信号を供給するデータドライバ部２は、シフトレジスタ１１とその出力タイミングに応じてｎ＋ｍビットのデジタル画像信号１７からデータを取り込むラッチ１２、ラッチ１２に蓄積されたデータを一斉に書き込むラッチ１３、そしてラッチ１３に蓄積されたｎ＋ｍビットのデジタル画像データをアナログ信号に変換するＤ／Ａコンバータ１４とからなる。このように２段のラッチを備えていると、１段目のラッチ１２にデータを書き換える期間中も、もう一方のラッチ１３に蓄積されているデータでＤ／Ａコンバータを動作させることができるため、信号線４を駆動するのに十分な時間が確保できる。

　ｎビットのデジタル画像信号データ１６はデータ変換回路でｎ＋ｍビットのデジタル画像信号データに変換される。ここではこのデータ変換回路としてγ補正用ＲＯＭ１５を用いている。液晶のγ特性を実際に測定して、ＲＯＭのアドレスを入力画像信号のｎビット、出力に所望のγ特性に変換するｎ＋ｍビットのデータにしてしておけば簡単に逐次データを変換できる。たとえば、異なる液晶材料を用いる場合にもこのＲＯＭを差し替えるでけでよい。もちろん他の回路でデータ変換を行ってもよいが、望ましくはγ補正用テーブルを書き込んだＲＯＭを用いるべきである。

　なお、ここではＤ／Ａコンバータを内蔵したデジタルデータドライバを用いているが、フルデジタル方式のドライバやＰＷＭ出力のドライバ等でもかまわない。ただし、ここではｎビットからｎ＋ｍビットへ画像データの変換を行うことでγ補正を行っているのでデータ変換された後の出力は線形的であってもかまわない。線形的な出力でもかまわなければ、入力電源数も少なく比較的簡単な回路構成で様々な大きさの画面に対応できるＤ／Ａコンバータ内蔵方式が望ましい。

　また、ここではアクティブマトリクス型の液晶表示装置を用いて説明したが、本発明は単純マトリクスを含むすべての液晶表示装置に用いることができる。ただし、単純マトリクス方式では走査線数の増大とともに選択部と非選択部の電圧比が減少するため、原理的に多階調表示化するのが困難である。したがって多階調表示によって高画質を実現するためにはアクティブマトリクス型の液晶表示装置を用いるのが望ましい。

　次に、図５を用いて本発明がどのようにγ補正を行っているかについて説明する。ここでは６ビットのデジタル画像信号データをγ補正テーブルに基づき８ビットのデジタル画像信号データに変換した場合を想定してある。同図において白い丸は８ビットＤ／Ａコンバータによって出力可能な電圧とその場合の液晶表示装置の透過率を示した点であり、黒い丸は６ビットのデータ出力をγ補正テーブルに基づいて８ビット分のデータより選択された６ビットのデータとそれに対応する出力電圧と液晶表示装置の透過率を示したものである。

　一般に、６ビットのデータを８ビットのデータに変換すると、８ビットの全データの４個について１個の割合で変換データが選択されることになるが、ここでは液晶表示装置の印加電圧に対する透過率依存性に応じて選択される電圧差を変化させている。たとえば液晶表示装置の印加電圧に対する透過率依存性が急峻な領域では３個について１個あるいは２個について１個の割合で選択され、なだらかな領域では５個以上に対して１個の割合で選択される。この結果、階調表示の透過率をＴａ，Ｔｂ，Ｔｃ，．．．Ｔｇに示すようにほぼ等間隔にすることができる。もちろん透過率を等比間隔にすることもできるし、必要に応じて任意のγ特性にすることができる。例えば、画面の明るさを重視してやや明るい方を中心に階調表示を行うことも可能である。もし、γ補正用テーブルＲＯＭを複数備えていれば、使用目的によって異なるγ特性に切り換えて表示することもできる。

　なお、ここでは２ビット分を加えてγ補正したが、３ビット、４ビットと余分に加えるビット数を増加させればそれだけ厳密なγ補正が可能になる。ただし、あまり多ビット化するとＤ／Ａコンバータ回路が複雑化してしまう。したがって実用的には２〜３ビット分を加えるのが望ましい。また、階調表示ビット数の増加にはフレームレートコントロール等の方法も使うことができる。たとえば、６ビットのＤ／Ａコンバータ内蔵のドライバに２ビット分のフレームレートコントロールを加えて合計８ビット分の線形的な電圧による階調表示を可能にしておき、前述のようにγ補正テーブルを用いて６ビット分の表示を行うこと等も可能である。

　図１においては、アクティブマトリクス部と走査ドライバ部及びデータドライバ部を分離した形で示したが、これは通常はドライバ回路には外部ＬＳＩチップをアクティブマトリクス形液晶パネルに実装して用いることが多いためである。
外形寸法を小型化し装置を低コスト化するためには、望ましくはこれらのドライバ回路をアクティブマトリクス基板上にＴＦＴを用いて一体形成する必要がある。これを実現できる素子としては、ガラス基板上に形成されたポリシリコンＴＦＴ回路がある。以下、このポリシリコンＴＦＴ回路の形成方法について説明する。

　図１６は、ＣＭＯＳセルフアラインＴＦＴ回路でドライバ部を形成し、ＬＤＤ型ＴＦＴ回路でアクティブマトリクス部を形成する場合の、各プロセスにおけるポリシリコンＴＦＴの断面図である。まず、同図（ａ）に示すように、ガラス基板上に基板からの不純物の拡散を防止するための絶縁膜を堆積させた後、ポリシリコン薄膜７２を堆積させる。このポリシリコン薄膜７２の結晶性を向上させることが電界効果移動度を増大させるのには必要となる。そこで、レーザーアニールや固相成長法などを用いてポリシリコン薄膜を再結晶化したり、アモルファスシリコン薄膜を結晶化してポリシリコン化したものを使う。このポリシリコン薄膜７２を島状にパターニングした後、ゲート絶縁膜７３を堆積させる。次に同図（ｂ）に示すように、ゲート電極７４を形成した後、ＮチャネルＴＦＴとなる部分をマスク材７５覆いボロンイオンを高濃度でドーピングし、ＰチャネルＴＦＴのソース・ドレイン部を形成する。次に同図（ｃ）に示すように、マスク材を除去して全面にリンイオンを低濃度でドーピングする。さらに同図（ｄ）に示すように、ＰチャネルＴＦＴとなる部分と画素ＴＦＴのＬＤＤ部分を再びマスク材で覆い、リンイオンを高濃度でドーピングする。こうして画素部のＴＦＴはＮ型低抵抗ポリシリコン薄膜（ｎ⁺poly-Si）からなるソース・ドレイン電極とチャネル部との間に、Ｎ型高抵抗ポリシリコン薄膜（ｎ^-poly-Si）からなるＬＤＤ領域が形成される。これによって画素ＴＦＴのオフ電流が十分低く抑えられ、アクティブマトリクス部でのクロストークの発生を防ぐことができる。最後に、同図（ｅ）に示すように、層間絶縁膜７６を形成し、金属薄膜７７で配線を形成し、透明導電膜７９で画素電極を形成し、パッシーベション膜７８を形成すればドライバ一体形成アクティブマトリクス基板が完成する。この基板に配向処理を施し、同様に配向処理を施した対向基板を数μｍのギャップを介して対向させ、アクティブマトリクス部に液晶を封入すれば液晶表示装置が完成する。

　では、ここでＤ／Ａコンバータの構成について具体的な例をあげて説明する。図６は容量分割方式のＤ／Ａコンバータを用いた８ビットデータドライバの回路図の例である。シフトレジスタ６１からは信号線１本分のデータをラッチに取り込むタイミングパルスが各段毎に出力される。この出力によって８個のデジタルラッチＡ１，Ａ２，Ａ３．．．Ａ８にはデータラインＤ１，Ｄ２，Ｄ３．．．Ｄ８から８ビット分のデータが同時に取り込まれる。ＬＰは２段目のラッチＢ１，Ｂ２，Ｂ３．．．Ｂ８を制御するラッチパルス端子である。ＳＥＴはＤ／Ａコンバータにデータを送るタイミングを制御するセット端子であり、ＲＥＳＥＴはＤ／Ａコンバータのデータをリセットするためのリセット端子である。Ｖ０はＤ／Ａコンバータ用の共通電源であり、ＣＯＭは信号線の電位をリセットするための電源である。Ｃ０は信号線１本分の等価容量である。Ｐ点は信号線に相当する。

　８ビットＤ／Ａコンバータは８つの容量Ｃ１，Ｃ２，Ｃ３．．．Ｃ８と８つのリセット用トランジスタＴａ１，Ｔａ２，Ｔａ３．．．Ｔａ８及び８つのセット用トランジスタＴｂ１，Ｔｂ２，Ｔｂ３．．．Ｔｂ８とからなる。Ｔｃは信号線の電位をリセットするトランジスタである。ここで、Ｃ１，Ｃ２，Ｃ３．．．Ｃ８の８つの容量の大きさは１：２：４：８：１６：３２：６４：１２８にしてある。すべての容量の電荷をリセットした後、同じ電圧を印加するとこれらの容量に蓄積される電荷量もこの比に等しくなる。一方、信号線の容量は一定であるから、この８つの容量の任意の容量のスチッチを閉じて信号線に接続すると、その選択の組合せ２５６通りの電圧を信号線に印加することができる。

　この方式では非線形的な階調電圧を印加するのは難しいが、前述のようにｎビットデータをｎ＋ｍビットデータに変換する場合にγ補正を行っているので、このＤ／Ａコンバータを用いたデータドライバですぐれた階調表示特性が得られる。

　この方式はＤ／Ａコンバータの消費電力が非常に少なくてすみ、回路も非常に簡単であるため携帯用のディスプレイには最適である。なお、この方式で高い精度のＤ／Ａ変換を行うためには容量比が正確でなければならない。しかし、一般的に半導体技術や薄膜技術を用いてこの容量を形成すると、パターン寸法が若干ずれた場合にも、最も大きい容量の値は最も小さい容量の大きさ分程度の誤差はすぐに生じてしまう。そこで、望ましくは同一形状の容量パターンを容量比の数だけ並列に接続すればよい。たとえば、同一パターンの容量を１個、２個、４個．．．１２８個と並列接続するわけである。この方法では、もしパターンがやや大きめにずれたり、やや小さめにずれても容量比は一定に保たれる。

　次に他の方式のＤ／Ａコンバータを用いた例を説明する。図８は定電流２進減衰方式の８ビットＤ／Ａコンバータを用いたデータドライバの例である。これは８個の定電流電源と８組のＲ，２Ｒ型の抵抗回路網を組み合わせたもので、定電流回路にはすべて一定の電流ＩＲが流れるため同一トランジスタを用いて回路を構成できる。このＤ／Ａコンバータは電流源を備えているため、負荷となる信号線の容量の大きさの制約をあまりうけない。従って比較的小さな画面から大きな画面まで対応できる。ただし、電流供給能力を上げすぎると消費電力が増大する。

　以上２種類のＤ／Ａコンバータの例を説明したが、本発明はいかなるＤ／Ａコンバータを用いたデータドライバにも対応できるし、異なる種類のＤ／Ａコンバータを組み合わせて用いることも可能である。また、以上の説明はｎビット画像信号を基に説明してきたが、いうまでもなくカラーの３原色の信号が同時に入力される場合には３×ｎビットのデータを３×（ｎ＋ｍ）ビットに変換することになる。また、データドライバの動作周波数を低下させるために画面をｐ分割してｐ×ｎビットのデータが同時に入力される場合にはｐ×ｎビットのデータをｐ×（ｎ＋ｍ）ビットのデータに変換すればよい。このように、本発明の液晶表示装置は様々な入力のデジタル信号に対して良好なγ補正を行うことができる。

　本実施例では液晶表示装置の駆動方法について説明する。図１において、ｎビット画像信号１６は逐次γ補正用ＲＯＭ１５によってｎ＋ｍビット画像信号１７に変換されてデータドライバ部２に入力される。ここで、γ補正用ＲＯＭに記憶させるγ補正用テーブルの作り方について説明する。まず、液晶表示装置の透過率を測定し、透過率を縦軸に入力電圧を横軸にして透過率の入力電圧依存性のグラフを作製する。次に、ｎ＋ｍビットのＤ／Ａコンバータで出力することが可能な2^n+m個の電圧値を入力電圧の横軸上にプロットする。さらに、目的とするｎビットの階調表示の透過率を縦軸にプロットし、その点からグラフ上の透過率のカーブに水平な平行線を引き、交点から垂線をおろす。この垂線と横軸の交点に最も近いｎ＋ｍビットの点が変換されるべきデータとなる。たとえば、図５中で黒丸で示された点もこの方法で求められたものである。こうしてＲＯＭのアドレスにｎビットのデータを対応させ、そこに記憶するデータを以上の方法で求められたｎ＋ｍビットのデータにしておけば、１個のＲＯＭで簡単に逐次変換することができる。

　次に、このように逐次γ補正用テーブルで変換された画像信号を用いて、液晶表示装置を駆動する方法について説明する。図７は図６に示すような８ビットデジタルデータドライバの駆動電圧のタイミングチャートの例である。１水平走査期間は映像信号データが送られて来る水平走査選択期間と、映像信号データが送られて来ない水平ブランキング期間の２つに分けられる。水平走査選択期間において８ビットの画像信号データＤ１，Ｄ２，Ｄ３．．．Ｄ８が順次送られてくると、このデータと同期してシフトレジスタの出力ＳＲ１，ＳＲ２．．．が１段ずつ選択される。これによって８ビット分のデータが１段目のラッチに順次取り込まれていく。全てのデータが１段目のラッチに書き込まれた後、水平ブランキング期間にセット信号ＳＥＴがローレベルとなりＤ／Ａコンバータの入力がリセットされ、リセット信号ＲＥＳＥＴがハイレベルとなりすべての信号線が同一電位となる。この間に、ラッチパルスＬＰによって１段目のラッチに書き込まれていたデータが２段目のラッチに書き込まれる。そして、再びリセット信号をローレベルとして信号線をオープンにした後、セット信号をハイレベルとしてＤ／Ａコンバータの出力を信号線に接続する。このセットとリセットのタイミングは水平走査期間内で自由に設定することも可能だが、望ましくは水平ブランキング期間中に全ての信号線の電位を同一電位にリセットした後、ｎ＋ｍビットのＤ／Ａ変換された電圧を各信号線に印加するべきである。なぜなら、こうすることによって、水平走査選択期間中は常に信号線を駆動することができ、液晶に十分な信号を印加することができるからである。

　本実施例ではノイズを低減させることにより高画質化できる液晶表示装置について説明する。一般に、多ビットのＤ／Ａコンバータを備えたデジタルドライバではアナログ変換する際、様々なノイズを取り込みやすい。

　図９は、デジタルデータドライバに用いられる代表的なシフトレジスタ回路の回路図とタイミングチャートである。この回路では１８０度位相のずれたクロック信号を用いてクロック信号の半周期ずつ選択パルスをシフトさせることができる。この回路は左右方向のいずれにもパルスを転送することができ、Ｒをハイレベル、Ｌをローレベルにすれば右方向へ、逆にＲをローレベル、Ｌをハイレベルにすれば左方向へシフトさせることができる。このシフトレジスタのクロック信号の立ち上がりと立ち下がりのタイミングは、ちょうどデジタル映像信号のドット毎の切り替わりと同じタイミングである。このクロック信号とデジタルデータ信号のＤ／Ａコンバータへの影響を最小にするためには、なるべく低い電圧で駆動するべきである。しかし、液晶には通常±５Ｖ程度の信号は印加しなければならないからＤ／Ａコンバータの電源電圧はあまり低くできない。

　そこで、本実施例の液晶表示装置では以下の構成とする。まず、データドライバはＣＭＯＳスタティックシフトレジスタとレベルシフタ及びＤ／Ａコンバータからなり、走査ドライバはＣＭＯＳスタティックシフトレジスタとレベルシフタ及びバッファからなる。そして、これらのシフトレジスタ及びラッチ回路は共通の電源に接続しておく。したがって、シフトレジスタのクロック信号や入力信号、デジタル画像信号データはすべて同一電源のロジック信号となる。そしてレベルシフタによって各Ｄ／Ａコンバータの制御信号を必要なだけ昇圧し、走査線を駆動するバッファの入力信号も同様に昇圧する。一般に、ＣＭＯＳスタティック型のシフトレジスタは低電圧でも非常に高速動作が可能で、消費電流も少ないため携帯用の液晶表示装置のドライバに適している。上記構成によれば同一の低電圧電源ですべてのロジックを動かすためインタフェースも簡単でノイズを生じにくい。さらに、共通の電源が使えるため、ドライバ内部までの配線を非常に低インピーダンスにすることが可能となり、もし局所的に電流が多く流れる部分があっても電源電圧が変動する可能性がほとんど無い。

　以上の構成は、データドライバＬＳＩと走査ドライバＬＳＩを実装部分の接触抵抗や配線抵抗を十分低く保ちながら液晶パネルに接続することでも実現できるが、さらに効果を高めるためには同一ガラス基板上に一体形成するのが望ましい。すなわち、図１６に示すようなポリシリコン薄膜トランジスタを用いてドライバ部もアクティブマトリクス部と一体形成すれば電源を共通化しやすくなり、幅広い配線で各ロジック部を囲むことでノイズの低減が可能である。

　また、本実施例の液晶表示装置においては各種Ｄ／Ａコンバータを用いることが可能だが、電流源を用いるＤ／Ａコンバータはノイズを発生しやすい。望ましくは必要最低限だけ電流を流すＤ／Ａコンバータを用いるべきである。たとえば、図６の容量分割方式のＤ／Ａコンバータは、容量に電荷を充放電する電流しか流さないためノイズの発生も少ない。

　さらに本実施例においては、高速でかつ安定にレベルシフトさせることができしかもノイズの発生の少ないレベルシフタを用いるのが望ましい。本実施例の液晶表示装置に適したレベルシフタ回路の回路図とタイミングチャートの例を図１０に示す。同図（ｂ）のＩＮに示すような波形が入力すると、ＯＵＴに示すような波形が出力される。つまり、ＶＣＣレベルからＶＤＤレベルへ出力電圧がレベルシフトされる。このレベルシフタ回路では、同図（ａ）に示すように並列接続されたｎチャネルとｐチャネルの２つのトランジスタに入力部が接続されている。こうすることによって、レベルシフタの入力が切り替わって出力が切り替わるまでの途中段階で流れる貫通電流を低く抑えることができ、スイッチング速度が向上し安定に動作する。もちろん消費電流も低く抑えられるためノイズの発生も少ない。

　本実施例ではＤ／Ａコンバータを用いる液晶表示装置の高画質化を図る駆動方法について説明する。図１１は液晶表示装置の駆動方法を示すタイミングチャートである。液晶は交流駆動する必要があるため映像信号Ｖｉｄはある電位Ｖｃを中心に対称に１フィールド毎に交流反転させる。走査信号Ｖｇは１フィールドにつき１回ある期間Ｔ１だけ選択レベルになる。このＴ１が１水平走査期間に相当する。なお、ＴＦＴ方式の液晶表示装置では画素ＴＦＴがオフする際に生じるつきぬけ電圧分だけ画素電極の電位が信号線の電位より下がるため、対向基板上の共通電極電位Ｖｃｏｍは、映像信号中心Ｖｉｄよりこのつきぬけ電圧分だけ低く設定する必要がある。本実施例では、ノイズの少ない映像信号をＤ／Ａコンバータでフィールド毎に交流反転出力させるために下記の方法を用いる。

　まず、Ｄ／Ａコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてＤ／Ａコンバータの電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加する。すなわち、本実施例の駆動方法においてはあるフィールド期間内で信号線に印加すべきＤ／Ａコンバータのアナログ出力電圧範囲は限られており、その範囲を出力するのに必要最低限の電圧にしておくわけである。たとえば、６Ｖ±５Ｖの電圧範囲で液晶を駆動する場合最大１０Ｖの出力レンジになるが、実際に必要なのは正極性の信号を印加するフィールドで８Ｖ〜１１Ｖ程度、負極性の信号を印加するフィールドで１Ｖ〜４Ｖ程度である。つまりそれぞれのフィールドで３Ｖ程度のアナログ出力が可能な範囲でＤ／Ａコンバータの電源を必要最低限にしておけば、Ｄ／Ａコンバータで消費される電流も少なくてすみ、ノイズの発生も少ない。

　さらに、より望ましい駆動方法としては以下の方法があるすなわち、図６に示すような容量結合方式のＤ／Ａコンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。容量結合方式の場合、リセットする電位ＣＯＭに対して、データを書き込む電源Ｖ０をＣＯＭに対して正側と負側を交互に設定することができる。この場合、Ｄ／Ａ変換される階調電圧も白レベルと黒レベルが交流反転されることになるため、外部回路でデータを白黒反転させる必要が無い。高速でデータを反転させるような回路が不要になるため、ノイズの発生も抑えることができ、外部回路は簡略化される。もちろん、消費電流も少ない。

　以上述べた方法は、画面全体に同じ極性の映像信号を書き込むため、映像信号に加わるノイズが最も少なくてすむ方法である。ただし、この方法では十分な保持容量を確保しなければ、液晶の誘電異方性に基づくつきぬけ電圧の差によるフリッカーを生じやすい。また、走査線や容量線の配線抵抗を十分下げなければ遅延による左右方向の輝度むらや左右方向のクロストークを生じやすい。これらの問題を回避する駆動方法としては以下に述べる方法がある。

　まず、Ｄ／Ａコンバータを複数系統に分けておき、電源も別配線にしておく。Ｄ／Ａコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてＤ／Ａコンバータの電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加するが、奇数列の信号線に接続されたＤ／Ａコンバータの電源電圧と偶数列の信号線に接続されたＤ／Ａコンバータの電源電圧は１８０度位相をずらして交互に切り換える。すなわち、この駆動方法においては隣接する信号線には常に逆極性の映像信号が印加されることになる。したがって、正極性で書き込まれた画素と負極性で書き込まれた画素が同数存在するからフリッカーが目立たなくなる。また、走査線や容量線を通じて画素に印加される電荷が隣接する画素間である程度補われるため、左右方向の輝度むらや左右のクロストークを生じにくくなる。もちろん、この方法でもＤ／Ａコンバータ用の電源は正極性と負極性でそれぞれ必要なアナログ出力範囲をカバーできる最低限の電源電圧に設定しているから、Ｄ／Ａコンバータの消費電力も少なく発生するノイズも少ない。なおこの方法では、Ｄ／Ａコンバータに白黒反転機能が無い場合には、データ配線も複数系列設けて正極性の信号と負極性の信号を分けて入力しなければならない。

　そこで、より望ましい駆動方法としては以下の方法がある。すなわち、図６に示すような容量結合方式のＤ／Ａコンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。前述のように、この方法ではＤ／Ａコンバータ自身に白黒反転機能があるため、データ配線を複数系列化する必要が無い。もちろん、高速でデータを反転させるような回路が不要になるためノイズの発生を抑えることができ、外部回路が簡略化され、消費電流も少ない。

　さらに、信号線方向のクロストークも回避できる駆動方法について説明する。まず、Ｄ／Ａコンバータを複数系統に分けておき、電源も別配線にしておく。Ｄ／Ａコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてＤ／Ａコンバータの電源レベルを水平走査期間毎に交互に切り替え、液晶に交流電圧を印加するが、奇数列の信号線に接続されたＤ／Ａコンバータの電源電圧と偶数列の信号線に接続されたＤ／Ａコンバータの電源電圧は１８０度位相をずらして交互に切り換える。すなわち、この駆動方法においては隣接する信号線には常に逆極性の映像信号が印加されることになり、しかもその極性が１水平走査期間毎に交流反転するから、上下左右に隣接する画素には反対の極性の信号が書き込まれていることになる。これによって、フリッカーが目立たなくなるのはもちろん、走査線や容量線を通じて画素に印加される電荷が隣接する画素間である程度補われるため左右方向の輝度むらや左右のクロストークを生じにくくなり、信号線の平均的な電位が映像信号によらずほぼ一定になるから上下方向の輝度むらや上下方向のクロストークも生じにくくなる。つまり、上下左右両方向の輝度の均一性を向上しクロストークを抑える駆動方法である。もちろん、この方法でもＤ／Ａコンバータ用の電源は正極性と負極性でそれぞれ必要なアナログ出力範囲をカバーできる最低限の電源電圧に設定しているから、Ｄ／Ａコンバータの消費電力も少なく発生するノイズも少ない。なおこの方法では、Ｄ／Ａコンバータに白黒反転機能が無い場合には、データ配線も複数系列設けて正極性の信号と負極性の信号を分けて入力しなければならない。

　本実施例ではＤ／Ａコンバータを用いる液晶表示装置の高画質化を図る第２の駆動方法について説明する。図１１に示す駆動方法ではＤ／Ａコンバータの電源電圧を大きな振幅で交互に移動させる必要があったので、ここではこの電圧の振幅を減らす方法について説明する。図１２は液晶表示装置の駆動方法を示すタイミングチャートである。液晶は交流駆動する必要があるため映像信号Ｖｉｄはある電位Ｖｃを中心に対称に１フィールド毎に交流反転させるが、このＶｃもフィールド毎に逆位相で交流駆動する。この結果、映像信号Ｖｉｄの電圧範囲は図１１に比べるとかなり狭い範囲となる。このＶｃと同期させて対向基板上の共通電極電位Ｖｃｏｍも交流駆動する。なお、ＴＦＴ方式の液晶表示装置では画素ＴＦＴがオフする際に生じるつきぬけ電圧分だけ画素電極の電位が信号線の電位より下がるため、対向基板上の共通電極電位Ｖｃｏｍは、映像信号中心Ｖｉｄよりこのつきぬけ電圧分だけ低く設定する必要がある。保持容量が蓄積容量方式すなわち専用の容量線に接続されている場合には、容量線をＶｃｏｍと同じ波形で駆動すればよいが、保持容量が付加容量方式すなわち前段の走査線に接続されている場合には図１２のように非選択電位をＶｃｏｍと同期させて平行移動させることになる。本実施例でも、ノイズの少ない映像信号をＤ／Ａコンバータでフィールド毎に交流反転出力させるために、Ｄ／Ａコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてＤ／Ａコンバータの電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加する。この方法では信号線に印加すべきＤ／Ａコンバータのアナログ出力電圧範囲は正極性と負極性でそれほど大きな電位差がないため、Ｄ／Ａコンバータ用の電源もあまり大きな振幅を必要としない。

　さらに、より望ましい駆動方法としては以下の方法があるすなわち、図６に示すような容量結合方式のＤ／Ａコンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。これによって、高速でデータを反転させるような回路が不要になるため、ノイズの発生も抑えることができ、外部回路が簡略化され、消費電流も少なくなる。

　次に、本実施例においても信号線方向のクロストークも回避できる駆動方法について説明する。まず、液晶は交流駆動する必要があるため映像信号Ｖｉｄはある電位Ｖｃを中心に対称に１水平走査期間毎に交流反転させ、このＶｃも１水平走査期間毎に逆位相で交流駆動する。このＶｃと同期させて対向基板上の共通電極電位Ｖｃｏｍも１水平走査期間毎に交流駆動する。なお、ＴＦＴ方式の液晶表示装置では画素ＴＦＴがオフする際に生じるつきぬけ電圧分だけ画素電極の電位が信号線の電位より下がるため、対向基板上の共通電極電位Ｖｃｏｍは、映像信号中心Ｖｉｄよりこのつきぬけ電圧分だけ低く設定する必要がある。保持容量が蓄積容量方式すなわち専用の容量線に接続されている場合には、容量線をＶｃｏｍと同じ波形で駆動すればよいが、保持容量が付加容量方式すなわち前段の走査線に接続されている場合には非選択電位をＶｃｏｍと同期させて平行移動させることになる。この方法では１水平走査期間毎に逆極性の信号が信号線に印加されるためフリッカーが目立たなくなり、上下方向の輝度むらやクロストークも目立たなくなる。

　さらに、より望ましい駆動方法としては以下の方法がある。すなわち、図６に示すような容量結合方式のＤ／Ａコンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。これによって、高速でデータを反転させるような回路が不要になるためノイズの発生を抑えることができ、外部回路が簡略化され、消費電流も少なくなる。

　本実施例ではＤ／Ａコンバータを用いる液晶表示装置の高画質化を図る第３の駆動方法について説明する。図１２では対向基板の共通電極を交流駆動するため消費電力がやや大きくなる。本実施例ではＤ／Ａコンバータ用の電源電圧範囲は狭くしながら、消費電力も比較的少ない駆動方法について説明する。なお、本実施例は付加容量方式つまり前段の走査線に保持容量が接続されている場合に適用できる。図１３は液晶表示装置の駆動方法を示すタイミングチャートである。映像信号Ｖｉｄは図１２と同様の信号を用いるが、対向基板上の共通電極電位Ｖｃｏｍは一定のままである。一方、走査信号は４レベルの電位の信号から成り、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択電位以上の電位を保つ場合と非選択電位以下の電位を保つ場合とをフィールド毎に切り換える。たとえば、図１３において選択期間Ｔ１後にたとえばＴ２として２水平走査期間分だけ非選択電位と異なる電位を与える。この図においてＴ２後は第１フィールドではＶ１だけ保持容量の電位が上げられ、第２フィールドではＶ２だけ電位が下げられるから、共通電極電位を交流駆動した場合と同様に液晶に交流電圧を印加できる。本実施例でも、ノイズの少ない映像信号をＤ／Ａコンバータでフィールド毎に交流反転出力させるために、Ｄ／Ａコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてＤ／Ａコンバータの電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加する。この方法では信号線に印加すべきＤ／Ａコンバータのアナログ出力電圧範囲は正極性と負極性でそれほど大きな電位差がないため、Ｄ／Ａコンバータ用の電源もあまり大きな振幅を必要としない。しかも共通電極電位は一定であるから液晶表示装置の消費電力も図１２の場合より小さい。

　次に、本実施例においても信号線方向のクロストークも回避できる駆動方法について説明する。まず、液晶は交流駆動する必要があるため映像信号Ｖｉｄはある電位Ｖｃを中心に対称に１水平走査期間毎に交流反転させ、このＶｃも１水平走査期間毎に逆位相で交流駆動する。ただし、共通電極は一定のままである。そして、図１３の第１フィールドの選択信号波形のように選択期間直後に非選択信号以下の電位を保つ波形と、第２フィールドのように選択期間直後に非選択信号以上の電位を保つ波形とを１水平走査期間毎に交互に繰り返す。これによって、１水平走査期間毎に逆極性の信号が信号線に印加されるためフリッカーが目立たなくなり、上下方向の輝度むらやクロストークも目立たなくなる。

　本実施例では液晶表示装置のドライバ回路内部の遅延時間に注目し、高画質化を図るための手段について説明する。一般に、デジタルデータドライバを用いる液晶表示装置においては、表示画面上のノイズの影響をなるべく少なくするため低電圧で駆動するのが望ましい。一方、画面の高精細化の要求からドライバの動作速度はむしろ高速化してきている。このため、ドライバ内部の遅延時間から本来の画像がずれて表示されることがある。あるいは、それを避けるためにあまり低電圧化できないという問題もある。本実施例の液晶表示装置では図１４に示すように、データドライバに画像信号５９が入力される部分に遅延回路５９を設けている。一方、データドライバ内部ではクロック信号５８によってシフトレジスタ４２がラッチ５２の選択パルスを１段ずつシフトさせている。ここで、ドライバ内部のロジックを低電圧化していくと、シフトレジスタ内部の遅延時間とラッチ回路の遅延時間によって、画像信号が取り込まれる時間が遅れてしまう。このドライバ内部の遅延時間をあらかじめシミュレーションで見積るか実際に測定しておき、その遅延時間分だけ遅延回路５９で画像信号５６を遅らせるとちょうど本来のタイミングでデータを取り込むことができる。遅延回路の構成は、必要な時間だけデジタルデータを遅延させればよいからどんな回路でもかまわない。フリップフロップでもよいし、ただインバータ等を多段接続するだけでもかまわない。この方法によれば表示画像がずれる心配がないので、ロジック部の電圧を下げることができ、表示画面のノイズが減少する。

　さらに、理想的にはドライバ毎に遅延時間を補償できるのが望ましい。そこで図１５に示すように、データドライバ内部に遅延時間検出回路６６と遅延時間補償回路６９とを設けておく。ここで、遅延時間検出回路とはシフトレジスタ５１とラッチ５２の１段分の回路構成と同様の回路や同じ寸法の素子で形成して遅延時間が等しくなる回路にしておき、クロック信号５８からその遅延時間分だけ遅れてパルスを発生させる。このパルスをトリガにして遅延時間補償回路６９から画像信号５６をを入力すればよい。この方式では、ドライバのプロセス条件のばらつきによってドライバ毎に遅延時間が異なっていても表示画面がずれることがない。あるいは、同じ液晶表示装置でも低温や高温で動作させることでドライバ内部の遅延時間がずれても全く問題がない。

　本実施例の液晶表示装置が最もその効果を発揮できるのは、ドライバ回路をアクティブマトリクス基板上に一体形成した場合である。図１６に示すように、ガラス基板上に形成したＣＭＯＳ型のポリシリコンＴＦＴを用いて周辺ドライバ回路を一体形成した液晶表示装置の場合、ポリシリコンＴＦＴの移動度が単結晶シリコンのそれの数分の１しかないため、ドライバ内部の遅延時間が大きい。また非単結晶であるために、プロセス条件のばらつきによってドライバ間のばらつきも大きい。従って、本実施例の画像信号遅延回路や遅延時間検出回路と遅延時間補償回路を用いることによって、高画質のドライバ内蔵型液晶表示装置を実現できる。

　次に、本実施例の液晶表示装置の駆動方法についても説明しておく。まず、図１４の画像信号遅延回路を用いた場合について説明する。一般に液晶表示装置の映像信号データには輝度信号とタイミング信号が同時に送られてくるから、外部同期回路で容易にクロック信号５８と画像信号５６とを形成できる。もちろん、この２つの信号は同期しており、タイミングのずれはない。このクロック信号を用いた場合のシフトレジスタ５１内部の遅延時間と、ラッチ５２の遅延時間をシミュレーションや実測で正確に見積る。この見積られた遅延時間分だけ画像信号遅延回路５９を用いて画像信号５６を遅らせる。この結果、ラッチに取り込まれる画像信号の遅延時間と、シフトレジスタ及びラッチ回路の動作に要する遅延時間とが同期がとれることになる。すなわち理想的なタイミングで画像信号データを取り込めるため画面のずれを生じない。

　同様に、図１５を用いた場合についても説明しておく。ここでも外部同期回路で形成されたクロック信号５８と画像信号５６とを用いる。もちろん、この２つの信号は同期しており、タイミングのずれはない。このクロック信号を用いた場合のシフトレジスタ５１内部の遅延時間とラッチ５２の遅延時間を遅延時間検出回路６６で検出する。この検出された遅延時間分だけ遅延時間補償回路回路６９を用いて画像信号５６を遅らせる。この結果、ラッチに取り込まれる画像信号の遅延時間と、シフトレジスタ及びラッチ回路の動作に要する遅延時間とが同期がとれることになる。この方法では、遅延時間のずれが自己補償されているため、どんな条件で駆動しても常に理想的なタイミングで画像信号データを取り込めるため画面のずれを生じない。

　本実施例ではＤ／Ａコンバータ内蔵の液晶表示装置を用いた表示システムについて説明する。図１７において、コンピュータ等のアナログ映像信号発生装置から発生されたアナログＲ，Ｇ，Ｂの映像信号はＤ／Ａコンバータでｎビット×３のデジタル信号に変換される。信号源にビデオ装置等を用いる場合にはアナログＲ，Ｇ，Ｂの映像信号に変換した上でＤ／Ａコンバータに入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのＤ／Ａコンバータは不要となる。次に、このｎビット×３のデジタル映像信号をγ補正用ＲＯＭによって逐次（ｎ＋ｍ）×３ビットのデジタル映像信号に変換する。変換された映像信号はデータドライバに送られる。一方、タイミングコントローラはアナログ映像信号発生回路の信号と同期をとって、Ａ／Ｄコンバータ、データドライバ、走査ドライバの駆動信号を発生させる。データドライバは、タイミングコントローラから受けるクロック信号と同期して、順次（ｎ＋ｍ）×３ビットの映像信号をラッチに取り込み、（ｎ＋ｍ）×３ビットのＤ／Ａコンバータを介してアクティブマトリクス部の信号線を駆動する。走査ドライバによって選択された走査線毎にこの映像信号を画素に書き込み、アクティブマトリクス部の画面が表示される。この表示システムではγ補正はＲＯＭに書き込まれたテーブルで行っているため複雑な電源が不要で、しかもすべての階調信号について補正をかけることができるためすぐれた色再現表示が可能である。

　本実施例を携帯用のシステムとして用いる場合には、消費電流をなるべく抑える必要がある。そこで、望ましくはＡ／Ｄコンバータの出力信号、γ補正用ＲＯＭの入出力信号、タイミングコントローラの出力信号、及びデータドライバと走査ドライバの入力信号の電圧振幅を同一とし、なるべく低い電圧で駆動する。必要な部分はレベルシフタで昇圧する。また、Ｄ／Ａコンバータ用の電源も２レベル用いて正極性の信号を印加する場合と負極性の信号を印加する場合とで使い分けるとさらに低消費電力化が図れる。

　低電圧電源のロジックを用いて高速で画像信号を書き込むと表示画面のずれを生じやすくなるため、さらに望ましくは表示システム内部の遅延時間を最適化する。すなわち、図１７においてＤ／Ａコンバータとγ補正用ＲＯＭの遅延時間がデータドライバ内部のクロック信号から映像信号データをラッチするまでの遅延時間と等しくなるようにする。もし、データドライバ内部の遅延時間が大きすぎる場合には、データドライバのデジタル映像信号入力部に遅延回路を設け、この遅延回路の遅延時間とＡ／Ｄコンバータ及びγ補正用ＲＯＭの遅延時間の和がデータドライバ内部の遅延時間と等しくなるようにすればよい。

　さらに、携帯性を追求するなら周辺駆動回路を一体形成したアクティブマトリクス型の液晶表示装置を用いるのが望ましい。すなわち、図１６に示すようなガラス基板上に形成したポリシリコンＴＦＴ回路を用いて、アクティブマトリクス部の周辺にドライバ回路を形成する。これによって、システムの小型・軽量化が可能となる。

液晶表示装置の回路図。従来のＤ／Ａコンバータ内蔵データドライバの回路図。９電源方式の液晶表示装置の透過率の入力電圧依存性を示す図。９電源方式の液晶表示装置の透過率の入力電圧依存性の一部を示す図。液晶表示装置の透過率の入力電圧依存製の一部を示す図。容量分割方式Ｄ／Ａコンバータ内蔵データドライバの回路図。８ビットデータドライバの動作電圧のタイミングチャート。定電流２進減衰方式Ｄ／Ａコンバータ内蔵データドライバの回路図。双方向シフトレジスタの回路図とタイミングチャート。レベルシフタの回路図とタイミングチャート。液晶表示装置の動作方法を示すタイミングチャート。液晶表示装置の動作方法を示すタイミングチャート。液晶表示装置の動作方法を示すタイミングチャート。液晶表示装置のデータ入力部の回路図。液晶表示装置のデータ入力部の回路図。ポリシリコンＴＦＴの製造工程を示す断面図。液晶表示装置を用いた表示システムのブロック図。

符号の説明

　１　アクティブマトリクス部
　２、４２　データドライバ部
　３　走査ドライバ部
　４　信号線
　５　走査線
　６　画素ＴＦＴ
　７　保持容量
　８　液晶容量
　９、１１、５１、６１　シフトレジスタ
　１０　レベルシフタ
　１２、１３、５２　ラッチ
　１４　Ｄ／Ａコンバータ
　１５　γ補正用ＲＯＭ
　１６　ｎビット画像信号
　１７　ｎ＋ｍビット画像信号
　２１　上位３ビット画像信号
　２２　下位３ビット画像信号
　２３、２４　デコーダ
　２５　電源選択回路
　２６　抵抗分割方式Ｄ／Ａコンバータ
　３１　実際の透過率依存性
　３２　９電源方式で前提とした透過率依存性
　５６　画像信号
　５８　クロック信号
　５９　画像信号遅延回路
　６６　遅延時間検出回路
　６９　遅延時間補償回路
　７１　ガラス基板
　７２　ｐｏｌｙ−Ｓｉ薄膜
　７３　ゲート絶縁膜
　７４　ゲート電極
　７５　マスク材
　７６　層間絶縁膜
　７７　金属薄膜
　７８　パッシベーション膜
　７９　透明導電膜

Claims

それぞれに電極が形成され電極面が互いに対向するように配置された一対の基板と、前記一対の基板間に挟持された液晶材料とを有し、対向する電極間に印加された交流電圧の実効値に応じた輝度で表示を行う液晶表示装置において、ｎビットのデジタル入力画像データをｎ＋ｍビットのデジタル画像データに変換するデータ変換回路と、ｎ＋ｍビットのデジタルデータドライバを備えてなることを特徴とする液晶表示装置。
前記データ変換回路は、液晶のγ特性を補正するための変換テーブルを書き込んだＲＯＭを備えてなることを特徴とする請求項１記載の液晶表示装置。
前記デジタルデータドライバは、ｎ＋ｍビットのＤ／Ａコンバータを内蔵してなることを特徴とする請求項１又は請求項２記載の液晶表示装置。
前記液晶表示装置は、薄膜トランジスタ又は薄膜非線形素子をスイッチング素子として用いたアクティブマトリクス型液晶表示装置であることを特徴とする請求項１〜請求項３のいずれかに記載の液晶表示装置。
前記一対の基板のうち一方の基板上には、画素用のポリシリコン薄膜トランジスタと前記デジタルデータドライバ用ポリシリコン薄膜トランジスタとが形成されてなることを特徴とする請求項１〜請求項４のいずれかの請求項に記載の液晶表示装置。
前記ｎ＋ｍビットのデジタルデータドライバは、１：２：４：．．．２^n+m-1の比からなるｎ＋ｍ個の容量とｎ＋ｍ個のアナログスイッチとを組み合わせてなるＤ／Ａコンバータ回路を有してなることを特徴とする請求項１〜請求項５のいずれかの請求項に記載の液晶表示装置。
前記ｎ＋ｍ個の容量は、同一形状のパターンを１個、２個、４個．．．２^n+m-1個並列に接続して形成されてなることを特徴とする請求項１〜請求項６のいずれかの請求項に記載の液晶表示装置。
前記ｎ＋ｍビットのデジタルデータドライバは、ｎ＋ｍ個の定電流回路とｎ＋ｍ組のＲ、２Ｒの抵抗回路網とを組み合わせた定電流２進減衰方式Ｄ／Ａコンバータ回路を用いてなることを特徴とする請求項１〜請求項５のいずれかの請求項に記載の液晶表示装置。
それぞれに電極が形成され電極面が互いに対向するように配置された一対の基板と、前記一対の基板間に挟持された液晶材料とを有し、対向する電極間に印加された交流電圧の実効値に応じた輝度で表示を行う液晶表示装置の駆動方法において、ｎビットのデジタル入力信号を液晶のγ特性に合わせてｎ＋ｍビットのデジタルデータに逐次変換し、ｎ＋ｍビットのデジタルデータドライバを用いてｎビット分の階調表示を行うことを特徴とする液晶表示装置の駆動方法。
水平走査期間のブランキング期間中に全ての信号線を同一電位にリセットした後、ｎ＋ｍビットのＤ／Ａ変換された電圧を各信号線に印加することを特徴とする請求項９記載の液晶表示装置の駆動方法。
ａ）複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタとを有する第１の基板と、ｂ）前記第１の基板に対向して配置され共通電極を有する第２の基板と、ｃ）前記第１の基板と前記第２の基板との間に挟持された液晶層とを有し、
　前記信号線は、シフトレジスタとレベルシフタとＤ／Ａコンバータとを有するデータドライバにより駆動され、前記走査線は、シフトレジスタとレベルシフタとバッファとを有する走査ドライバにより駆動されてなる液晶表示装置において、
　前記データドライバのシフトレジスタと、前記走査ドライバのシフトレジスタとは、共通の電源に接続され、
　前記共通の電源の電圧は、前記Ｄ／Ａコンバータ及び前記バッファの電源の電圧より小さいことを特徴とする液晶表示装置。
前記データドライバは第１の基板上に形成されたデータドライバ用薄膜トランジスタを有し、前記走査ドライバは第１の基板上に形成された走査ドライバ用薄膜トランジスタを有し、前記画素用薄膜トランジスタと前記データドライバ用薄膜トランジスタと前記走査ドライバ用薄膜トランジスタとはポリシリコン薄膜トランジスタであることを特徴とする請求項１１記載の液晶表示装置。
前記データドライバは、１：２：４：．．．２^n-1の比からなるｎ個の容量とｎ個のアナログスイッチを組み合わせてなるＤ／Ａコンバータ回路を有してなることを特徴とする請求項１１又は請求項１２記載の液晶表示装置。
前記レベルシフタは、並列接続されたｎチャネルとｐチャネルの２つのトランジスタに入力部が接続されてなることを特徴とする請求項１１又は請求項１２記載の液晶表示装置。
ａ）複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタとを有する第１の基板と、ｂ）前記第１の基板に対向して配置され共通電極を有する第２の基板と、ｃ）前記第１の基板と前記第２の基板との間に挟持された液晶層とを有し、
　前記信号線は、シフトレジスタとレベルシフタとＤ／Ａコンバータとを有するデータドライバにより駆動され、
　前記走査線は、シフトレジスタとレベルシフタとを有する走査ドライバにより駆動されてなる液晶表示装置の駆動方法において、
　前記Ｄ／Ａコンバータに入力する画像信号と前記シフトレジスタに入力するタイミング信号とには同一振幅の信号を用い、前記Ｄ／Ａコンバータ用の電源レベルをフィールド毎に交互に切り替え、液晶層に交流電圧を印加することを特徴とする液晶表示装置の駆動方法。
ａ）複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタとを有する第１の基板と、ｂ）前記第１の基板に対向して配置され共通電極を有する第２の基板と、ｃ）前記第１の基板と前記第２の基板との間に挟持された液晶層とを有し、
　前記信号線は、シフトレジスタとレベルシフタとＤ／Ａコンバータとを有するデータドライバにより駆動され、
　前記走査線は、シフトレジスタとレベルシフタとを有する走査ドライバにより駆動されてなる液晶表示装置の駆動方法において、
　前記Ｄ／Ａコンバータに入力する画像信号と前記シフトレジスタに入力するタイミング信号とには同一振幅の信号を用い、前記Ｄ／Ａコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、液晶層に交流電圧を印加することを特徴とする液晶表示装置の駆動方法。
前記Ｄ／Ａコンバータを複数の系列に分けて駆動し、隣接する信号線には常に逆極性の画像信号を印加することを特徴とする請求項１５又は請求項１６記載の液晶表示装置の駆動方法。
前記共通電極の電位をフィールド毎に交互に切り換えすることを特徴とする請求項１５〜請求項１７のいずれかの請求項に記載の液晶表示装置の駆動方法。
前記共通電極の電位を水平走査期間毎に切り換えることを特徴とする請求項１５〜請求項１７のいずれかの請求項に記載の液晶表示装置の駆動方法。
前記走査線に出力される走査信号は４レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択期間以上の電位を保つ場合と非選択期間以下の電位を保つ場合とをフィールド期間毎に切り換えること特徴とする請求項１５〜請求項１９のいずれかの請求項に記載の液晶表示装置の駆動方法。
前記走査線に出力される走査信号は４レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択電位以上の電位を保つ場合と非選択電位以下の電位を保つ場合とを水平走査期間毎に切り替えることを特徴とする請求項１５〜請求項１９のいずれかの請求項に液晶表示装置の駆動方法。
前記Ｄ／Ａコンバータとして容量結合方式のＤ／Ａコンバータを用い、前記Ｄ／Ａコンバータには白黒レベルを反転させていないデジタル信号を入力することを特徴とする請求項１５〜請求項２１のいずれかの請求項に記載の液晶表示装置の駆動方法。
ａ）複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタとを有する第１の基板と、ｂ）前記第１の基板に対向して配置され共通電極を有する第２の基板と、ｃ）前記第１の基板と前記第２の基板との間に挟持された液晶層と、前記信号線を駆動するデータドライバと、前記走査線を駆動する走査ドライバとを有する液晶表示装置において、
　前記データドライバは、シフトレジスタと、ラッチと、前記シフトレジスタ内部の遅延時間に応じて画像信号データのタイミングを遅延させる遅延回路とを有することを特徴とする液晶表示装置。
前記遅延回路は、前記シフトレジスタの遅延時間を検出する遅延時間検出回路と、前記遅延時間検出回路で検出された時間分だけ画像信号データを遅延させる遅延時間補償回路とを有することを特徴とする請求項２３記載の液晶表示装置。
前記データドライバは第１の基板上に形成されたデータドライバ用薄膜トランジスタを有し、前記走査ドライバは第１の基板上に形成された走査ドライバ用薄膜トランジスタを有し、前記画素用薄膜トランジスタと前記データドライバ用薄膜トランジスタと前記走査ドライバ用薄膜トランジスタとはポリシリコン薄膜トランジスタであることを特徴とする請求項２３又は請求項２４記載の液晶表示装置。
ａ）複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタとを有する第１の基板と、ｂ）前記第１の基板に対向して配置され共通電極を有する第２の基板と、ｃ）前記第１の基板と前記第２の基板との間に挟持された液晶層と、前記信号線を駆動するデータドライバと、前記走査線を駆動する走査ドライバとを有する液晶表示装置の駆動方法において、　前記データドライバは、シフトレジスタと、ラッチと、前記シフトレジスタのクロック信号から前記ラッチを制御する出力信号までの遅延時間に応じて画像信号データのタイミングを遅延させることを特徴とする液晶表示装置の駆動方法。
前記遅延回路は、前記シフトレジスタのクロック信号から前記ラッチを制御する出力信号までの遅延時間を検出し、前記検出された遅延時間を画像信号データを遅延させる回路にフィードバックし自動的に遅延時間を補償することを特徴とする請求項２６記載の液晶表示装置の駆動方法。
ａ）アクティブマトリクス型の液晶表示パネルと、ｂ）アナログ画像信号をｎビットのデジタルデータに変換するＡ／Ｄコンバータと、前記ｎビットのデジタルデータを液晶のγ特性にあわせてｎ＋ｍビットのデジタルデータに変換するγ補正回路と、ｎ＋ｍビットのデジタルデータをアナログ信号に変換するＤ／Ａコンバータとを有するデータドライバと、ｃ）これらの回路の動作タイミングを制御するタイミングコントローラと、を備えてなることを特徴とする表示システム。
前記Ａ／Ｄコンバータの出力信号と、前記γ補正回路の入出力信号と、前記タイミングコントローラの出力信号と、前記データドライバの入力信号とは、電圧振幅が同一であることを特徴とする請求項２８記載の表示システム。
前記γ補正回路の出力データを遅延させる遅延回路を有し、前記Ａ／Ｄコンバータの遅延時間と前記γ補正回路の遅延時間と前記遅延回路の遅延時間との和が、前記データドライバのクロック信号から画像信号データをラッチするまでの遅延時間と等しくなるように、前記遅延回路の遅延時間を設定したことを特徴とする請求項２８又は請求項２９記載の表示システム。
前記データドライバは第１の基板上に形成されたデータドライバ用薄膜トランジスタを有し、前記走査ドライバは第１の基板上に形成された走査ドライバ用薄膜トランジスタを有し、前記画素用薄膜トランジスタと前記データドライバ用薄膜トランジスタとはポリシリコン薄膜トランジスタであることを特徴とする請求項２８〜請求項３０のいずれかの請求項に記載の表示システム。