JP2003316333A - 表示駆動装置およびそれを用いた表示装置 - Google Patents
表示駆動装置およびそれを用いた表示装置Info
- Publication number
- JP2003316333A JP2003316333A JP2002125028A JP2002125028A JP2003316333A JP 2003316333 A JP2003316333 A JP 2003316333A JP 2002125028 A JP2002125028 A JP 2002125028A JP 2002125028 A JP2002125028 A JP 2002125028A JP 2003316333 A JP2003316333 A JP 2003316333A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- display
- resistor
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 製造コストを増加させることなく液晶材料や
液晶パネルの特性に応じてγ特性を容易に変更できる表
示駆動装置およびそれを用いた表示装置を提供する。 【解決手段】 階調数分の基準電圧を発生させる階調電
圧発生回路１７と、上記基準電圧の中から表示データに
応じた基準電圧を選択して出力するＤＡ変換回路１８と
を備え、アクティブマトリクス方式の表示パネルのデー
タ信号線に対して階調表示用電圧を印加するソースドラ
イバ２において、階調電圧発生回路１７内に、上限電圧
ＶＨと下限電圧ＶＬとの間の電圧値を有する階調数分の
基準電圧を発生させる抵抗分割回路４１２・４１３と、
上限電圧ＶＨおよび下限電圧ＶＬを発生させる調整回路
４１６とを設ける。そして、階調電圧発生回路１７外部
の電子ボリュームで調整した参照電圧Ｖｒｅｆを調整回
路４１６に供給し、参照電圧Ｖｒｅｆに基づいて上限電
圧ＶＨおよび下限電圧ＶＬの両方を変化させる。
液晶パネルの特性に応じてγ特性を容易に変更できる表
示駆動装置およびそれを用いた表示装置を提供する。 【解決手段】 階調数分の基準電圧を発生させる階調電
圧発生回路１７と、上記基準電圧の中から表示データに
応じた基準電圧を選択して出力するＤＡ変換回路１８と
を備え、アクティブマトリクス方式の表示パネルのデー
タ信号線に対して階調表示用電圧を印加するソースドラ
イバ２において、階調電圧発生回路１７内に、上限電圧
ＶＨと下限電圧ＶＬとの間の電圧値を有する階調数分の
基準電圧を発生させる抵抗分割回路４１２・４１３と、
上限電圧ＶＨおよび下限電圧ＶＬを発生させる調整回路
４１６とを設ける。そして、階調電圧発生回路１７外部
の電子ボリュームで調整した参照電圧Ｖｒｅｆを調整回
路４１６に供給し、参照電圧Ｖｒｅｆに基づいて上限電
圧ＶＨおよび下限電圧ＶＬの両方を変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶パネルやＥＬ（electroluminescent；エ
レクトロルミネセント）パネル等の表示パネルを駆動す
る表示駆動装置、およびそれを用いた表示装置に関する
ものである。
クス方式の液晶パネルやＥＬ（electroluminescent；エ
レクトロルミネセント）パネル等の表示パネルを駆動す
る表示駆動装置、およびそれを用いた表示装置に関する
ものである。
【０００２】
【従来の技術】液晶表示装置やＥＬディスプレイ等のよ
うなマトリクス型の表示装置における種々の表示方式の
うち、高精細な表示を行える方式としてスイッチング素
子にＴＦＴ（Thin Film Transistor；薄膜トランジス
タ）を用いたアクティブマトリクス方式がある。
うなマトリクス型の表示装置における種々の表示方式の
うち、高精細な表示を行える方式としてスイッチング素
子にＴＦＴ（Thin Film Transistor；薄膜トランジス
タ）を用いたアクティブマトリクス方式がある。
【０００３】アクティブマトリクス方式の表示装置の代
表例であるＴＦＴ方式の液晶表示装置を、そのブロック
構成を示す図１３に基づいて説明する。
表例であるＴＦＴ方式の液晶表示装置を、そのブロック
構成を示す図１３に基づいて説明する。
【０００４】この液晶表示装置は、液晶表示部とそれを
駆動する液晶駆動装置とで構成されている。上記液晶表
示部は、ＴＦＴ方式の液晶パネル９０１を含んでいる。
駆動する液晶駆動装置とで構成されている。上記液晶表
示部は、ＴＦＴ方式の液晶パネル９０１を含んでいる。
【０００５】この液晶パネル９０１内には、図示しない
液晶表示素子と、対向電極（共通電極）９０７とが設け
られている。一方、この液晶駆動装置は、それぞれＩＣ
(Integrated Circuit；集積回路）からなる複数のソー
スドライバ９０２で構成されたソース駆動回路９０２Ａ
と、それぞれＩＣからなる複数のゲートドライバ９０３
で構成されたゲート駆動回路９０３Ａと、コントローラ
９０４と、液晶駆動電源９０５と、対向電極９０７の電
位を制御するための対向電極駆動回路９０６とを含んで
いる。
液晶表示素子と、対向電極（共通電極）９０７とが設け
られている。一方、この液晶駆動装置は、それぞれＩＣ
(Integrated Circuit；集積回路）からなる複数のソー
スドライバ９０２で構成されたソース駆動回路９０２Ａ
と、それぞれＩＣからなる複数のゲートドライバ９０３
で構成されたゲート駆動回路９０３Ａと、コントローラ
９０４と、液晶駆動電源９０５と、対向電極９０７の電
位を制御するための対向電極駆動回路９０６とを含んで
いる。
【０００６】ソースドライバ９０２やゲートドライバ９
０３は、一般的には、配線を形成した絶縁フィルム上に
ＩＣチップを搭載した、例えばＴＣＰ（Tape Carrier P
ackage；テープキャリアパッケージ）を液晶パネル９０
１のＩＴＯ（Indium Tin Oxide;酸化インジウム錫）等
からなる端子上に実装し、接続したり、ＩＣチップをＡ
ＣＦ（Anisotropic Conductive Film ;異方性導電膜）
を介して直接、液晶パネル９０１のＩＴＯ等からなる端
子に熱圧着して実装し、接続する方法で構成されてい
る。図１３では、これらの構成を機能別に分離した形で
示している。
０３は、一般的には、配線を形成した絶縁フィルム上に
ＩＣチップを搭載した、例えばＴＣＰ（Tape Carrier P
ackage；テープキャリアパッケージ）を液晶パネル９０
１のＩＴＯ（Indium Tin Oxide;酸化インジウム錫）等
からなる端子上に実装し、接続したり、ＩＣチップをＡ
ＣＦ（Anisotropic Conductive Film ;異方性導電膜）
を介して直接、液晶パネル９０１のＩＴＯ等からなる端
子に熱圧着して実装し、接続する方法で構成されてい
る。図１３では、これらの構成を機能別に分離した形で
示している。
【０００７】コントローラ９０４は、デジタル化された
表示データ（例えば、赤、緑、青に対応するＲＧＢの各
信号）Ｄおよび各種制御信号をソースドライバ９０２に
出力すると共に、各種制御信号をゲートドライバ９０３
にも出力している。ソースドライバ９０２への主な制御
信号は、水平同期信号（ラッチ信号）、ソースドライバ
用スタートパルス信号およびソースドライバ用クロック
信号等があり、図中ではＳ１で示されている。一方、ゲ
ートドライバ９０３への主な制御信号は、垂直同期信号
やゲートドライバ用クロック信号等があり、図中ではＳ
２で示されている。なお、図中、各ＩＣチップを駆動す
るための電源は省略している。
表示データ（例えば、赤、緑、青に対応するＲＧＢの各
信号）Ｄおよび各種制御信号をソースドライバ９０２に
出力すると共に、各種制御信号をゲートドライバ９０３
にも出力している。ソースドライバ９０２への主な制御
信号は、水平同期信号（ラッチ信号）、ソースドライバ
用スタートパルス信号およびソースドライバ用クロック
信号等があり、図中ではＳ１で示されている。一方、ゲ
ートドライバ９０３への主な制御信号は、垂直同期信号
やゲートドライバ用クロック信号等があり、図中ではＳ
２で示されている。なお、図中、各ＩＣチップを駆動す
るための電源は省略している。
【０００８】液晶駆動電源９０５は、ソースドライバ９
０２やゲートドライバ９０３へ液晶パネル表示用電圧
（後述する参照電圧ＶＲ等）を供給するものである。
０２やゲートドライバ９０３へ液晶パネル表示用電圧
（後述する参照電圧ＶＲ等）を供給するものである。
【０００９】外部から入力された表示データは、コント
ローラ９０４を通してデジタル信号をソースドライバ９
０２へ上記表示データＤとして入力される。
ローラ９０４を通してデジタル信号をソースドライバ９
０２へ上記表示データＤとして入力される。
【００１０】ソースドライバ９０２は、コントローラ９
０４から入力された表示データＤを時分割で内部にラッ
チし、その後、コントローラ９０４から入力される水平
同期信号（ラッチ信号ＬＳ（図１４参照）とも言う）に
同期してＤＡ（デジタル−アナログ）変換を行なう。そ
して、ソースドライバ９０２は、ＤＡ変換によって得ら
れた階調表示用のアナログ電圧（階調表示用電圧；デー
タ信号）を、液晶駆動電圧出力端子から、図示しないソ
ース信号線（データ信号線）を介して、その液晶駆動電
圧出力端子に対応した、液晶パネル９０１内の液晶表示
素子（図示せず）へそれぞれ出力する。ゲートドライバ
９０３は、図示しないゲート信号線（走査信号線）に走
査信号を出力し、ゲート信号線を選択する。
０４から入力された表示データＤを時分割で内部にラッ
チし、その後、コントローラ９０４から入力される水平
同期信号（ラッチ信号ＬＳ（図１４参照）とも言う）に
同期してＤＡ（デジタル−アナログ）変換を行なう。そ
して、ソースドライバ９０２は、ＤＡ変換によって得ら
れた階調表示用のアナログ電圧（階調表示用電圧；デー
タ信号）を、液晶駆動電圧出力端子から、図示しないソ
ース信号線（データ信号線）を介して、その液晶駆動電
圧出力端子に対応した、液晶パネル９０１内の液晶表示
素子（図示せず）へそれぞれ出力する。ゲートドライバ
９０３は、図示しないゲート信号線（走査信号線）に走
査信号を出力し、ゲート信号線を選択する。
【００１１】図１４は、上記ソースドライバ９０２のブ
ロック構成を示している。以下、基本的な部分のみ説明
する。また、ここでは、最終段以外の段のソースドライ
バ９０２について説明するが、最終段のソースドライバ
９０２もカスケード出力信号Ｓを出力しない点以外は同
様の構成である。
ロック構成を示している。以下、基本的な部分のみ説明
する。また、ここでは、最終段以外の段のソースドライ
バ９０２について説明するが、最終段のソースドライバ
９０２もカスケード出力信号Ｓを出力しない点以外は同
様の構成である。
【００１２】上記ソースドライバ９０２は、入力ラッチ
回路１０１１、シフトレジスタ回路１０１２、サンプリ
ングメモリ回路１０１３、ホールドメモリ回路１０１
４、レベルシフタ回路１０１５、ＤＡ変換回路１０１
６、出力回路１０１７、および基準電圧発生回路１０１
９を備えている。
回路１０１１、シフトレジスタ回路１０１２、サンプリ
ングメモリ回路１０１３、ホールドメモリ回路１０１
４、レベルシフタ回路１０１５、ＤＡ変換回路１０１
６、出力回路１０１７、および基準電圧発生回路１０１
９を備えている。
【００１３】コントローラ９０４から転送されてきた各
表示データ（デジタル信号）ＤＲ・ＤＧ・ＤＢ（例えば
各６ビット）は、一旦、入力ラッチ回路１０１１でラッ
チされる。なお、各表示データＤＲ・ＤＧ・ＤＢは、そ
れぞれ赤、緑、青に対応している。
表示データ（デジタル信号）ＤＲ・ＤＧ・ＤＢ（例えば
各６ビット）は、一旦、入力ラッチ回路１０１１でラッ
チされる。なお、各表示データＤＲ・ＤＧ・ＤＢは、そ
れぞれ赤、緑、青に対応している。
【００１４】一方、表示データＤＲ・ＤＧ・ＤＢの転送
を制御するためのスタートパルス信号ＳＰは、クロック
信号ＣＫに同期を取り、シフトレジスタ回路１０１２内
を転送され、シフトレジスタ回路１０１２の各段（フリ
ップフロップ）からサンプリングメモリ回路１０１３に
出力信号Ｓとして出力されると共に、シフトレジスタ回
路１０１２の最終段から次段のソースドライバ９０２に
カスケード出力信号Ｓ（次段のソースドライバ９０２の
スタートパルス信号ＳＰ）として出力される。
を制御するためのスタートパルス信号ＳＰは、クロック
信号ＣＫに同期を取り、シフトレジスタ回路１０１２内
を転送され、シフトレジスタ回路１０１２の各段（フリ
ップフロップ）からサンプリングメモリ回路１０１３に
出力信号Ｓとして出力されると共に、シフトレジスタ回
路１０１２の最終段から次段のソースドライバ９０２に
カスケード出力信号Ｓ（次段のソースドライバ９０２の
スタートパルス信号ＳＰ）として出力される。
【００１５】このシフトレジスタ回路１０１２の各段か
らの出力信号に同期して先の入力ラッチ回路１０１１に
てラッチされた表示データＤＲ・ＤＧ・ＤＢは、時分割
でサンプリングメモリ回路１０１３内に一旦記憶される
と共に、次のホールドメモリ回路１０１４に出力され
る。
らの出力信号に同期して先の入力ラッチ回路１０１１に
てラッチされた表示データＤＲ・ＤＧ・ＤＢは、時分割
でサンプリングメモリ回路１０１３内に一旦記憶される
と共に、次のホールドメモリ回路１０１４に出力され
る。
【００１６】１水平同期期間の表示データがサンプリン
グメモリ回路１０１３に記憶されると、ホールドメモリ
回路１０１４は、水平同期信号（ラッチ信号ＬＳ）に基
づいてサンプリングメモリ回路１０１３からの出力信号
を取り込み、次のレベルシフタ回路１０１５に出力する
と共に、次の水平同期信号が入力されるまでその表示デ
ータを維持する。
グメモリ回路１０１３に記憶されると、ホールドメモリ
回路１０１４は、水平同期信号（ラッチ信号ＬＳ）に基
づいてサンプリングメモリ回路１０１３からの出力信号
を取り込み、次のレベルシフタ回路１０１５に出力する
と共に、次の水平同期信号が入力されるまでその表示デ
ータを維持する。
【００１７】レベルシフタ回路１０１５は、ホールドメ
モリ回路１０１４からの出力信号（表示データ）の信号
レベルを、次段のＤＡ変換回路１０１６で液晶パネル９
０１への印加電圧（アナログ電圧）に変換可能な範囲に
適合させるために、昇圧等により変換する回路である。
モリ回路１０１４からの出力信号（表示データ）の信号
レベルを、次段のＤＡ変換回路１０１６で液晶パネル９
０１への印加電圧（アナログ電圧）に変換可能な範囲に
適合させるために、昇圧等により変換する回路である。
【００１８】基準電圧発生回路１０１９は、液晶駆動電
源９０５（図１３参照）からの参照電圧ＶＲに基づき、
階調数分の階調表示用のアナログ電圧を発生させ、ＤＡ
変換回路１０１６に出力する。
源９０５（図１３参照）からの参照電圧ＶＲに基づき、
階調数分の階調表示用のアナログ電圧を発生させ、ＤＡ
変換回路１０１６に出力する。
【００１９】ＤＡ変換回路１０１６は、基準電圧発生回
路１０１９から供給される階調数分のアナログ電圧（階
調表示用電圧）の中から、レベルシフタ回路１０１５に
てレベル変換された表示データに応じたアナログ電圧を
選択する。この階調表示を表すアナログ電圧は、出力回
路１０１７を介して、各液晶駆動電圧出力端子（以下、
単に出力端子と記載する）１０１８から液晶パネル９０
１の各ソース信号線へ出力される。
路１０１９から供給される階調数分のアナログ電圧（階
調表示用電圧）の中から、レベルシフタ回路１０１５に
てレベル変換された表示データに応じたアナログ電圧を
選択する。この階調表示を表すアナログ電圧は、出力回
路１０１７を介して、各液晶駆動電圧出力端子（以下、
単に出力端子と記載する）１０１８から液晶パネル９０
１の各ソース信号線へ出力される。
【００２０】出力回路１０１７は、基本的にはバッファ
回路であり、例えば差動増幅回路を用いたボルテージフ
ォロワ回路で構成されるものである。
回路であり、例えば差動増幅回路を用いたボルテージフ
ォロワ回路で構成されるものである。
【００２１】次に、本発明に特に関係する基準電圧発生
回路１０１９およびＤＡ変換回路１０１６について、そ
れらの回路構成をさらに詳細に説明する。
回路１０１９およびＤＡ変換回路１０１６について、そ
れらの回路構成をさらに詳細に説明する。
【００２２】図１５は、基準電圧発生回路１０１９の回
路構成例を示している。ＲＧＢに対応するデジタル表示
データが各々例えば６ビットで構成されている場合（１
８ビットカラーである場合）、基準電圧発生回路１０１
９は、２6＝６４通りの階調表示に対応する６４種類の
アナログ電圧Ｖ0〜Ｖ63を出力する。以下、その具体的
構成について説明する。
路構成例を示している。ＲＧＢに対応するデジタル表示
データが各々例えば６ビットで構成されている場合（１
８ビットカラーである場合）、基準電圧発生回路１０１
９は、２6＝６４通りの階調表示に対応する６４種類の
アナログ電圧Ｖ0〜Ｖ63を出力する。以下、その具体的
構成について説明する。
【００２３】基準電圧発生回路１０１９は、抵抗器Ｒ0
〜Ｒ7が直列に接続された抵抗分割回路で構成されてお
り、最も簡単な構成となっている。
〜Ｒ7が直列に接続された抵抗分割回路で構成されてお
り、最も簡単な構成となっている。
【００２４】上記の抵抗器Ｒ0〜Ｒ7のそれぞれは、８本
の抵抗素子が直列に接続されて構成されている。例え
ば、抵抗器Ｒ0について説明すれば、図１６に示すよう
に、８本の抵抗素子Ｒ01、Ｒ02、・・・Ｒ08が直列接続
されて抵抗器Ｒ0が構成されている。
の抵抗素子が直列に接続されて構成されている。例え
ば、抵抗器Ｒ0について説明すれば、図１６に示すよう
に、８本の抵抗素子Ｒ01、Ｒ02、・・・Ｒ08が直列接続
されて抵抗器Ｒ0が構成されている。
【００２５】また、他の抵抗器Ｒ1〜Ｒ7についても、上
記した抵抗器Ｒ0と同様に、８本の抵抗素子が直列接続
された構成である。したがって、基準電圧発生回路１０
１９は、合計６４本の抵抗素子が直列接続されて構成さ
れていることになる。
記した抵抗器Ｒ0と同様に、８本の抵抗素子が直列接続
された構成である。したがって、基準電圧発生回路１０
１９は、合計６４本の抵抗素子が直列接続されて構成さ
れていることになる。
【００２６】また、基準電圧発生回路１０１９は、９種
類の参照電圧Ｖ’0、Ｖ’8、・・・Ｖ’56、Ｖ’64に対
応する９つの中間調電圧入力端子を含んでいる。そし
て、抵抗器Ｒ0の一端に、参照電圧Ｖ’64に対応する中
間調電圧入力端子が接続されている一方、抵抗器Ｒ0の
他端、すなわち、抵抗器Ｒ0と抵抗器Ｒ1との接続点に、
参照電圧Ｖ’56に対応する中間調電圧入力端子が接続さ
れている。
類の参照電圧Ｖ’0、Ｖ’8、・・・Ｖ’56、Ｖ’64に対
応する９つの中間調電圧入力端子を含んでいる。そし
て、抵抗器Ｒ0の一端に、参照電圧Ｖ’64に対応する中
間調電圧入力端子が接続されている一方、抵抗器Ｒ0の
他端、すなわち、抵抗器Ｒ0と抵抗器Ｒ1との接続点に、
参照電圧Ｖ’56に対応する中間調電圧入力端子が接続さ
れている。
【００２７】以下、隣り合う各抵抗器Ｒ1、Ｒ2、Ｒ3、
Ｒ4、・・・、Ｒ6、Ｒ7の接続点に、参照電圧Ｖ’48、
Ｖ’40、・・・Ｖ’8に対応する中間調電圧入力端子が
接続されている。そして、抵抗器Ｒ7における抵抗器Ｒ6
の接続点とは反対側に、参照電圧Ｖ’0に対応する中間
調電圧入力端子が接続されている。
Ｒ4、・・・、Ｒ6、Ｒ7の接続点に、参照電圧Ｖ’48、
Ｖ’40、・・・Ｖ’8に対応する中間調電圧入力端子が
接続されている。そして、抵抗器Ｒ7における抵抗器Ｒ6
の接続点とは反対側に、参照電圧Ｖ’0に対応する中間
調電圧入力端子が接続されている。
【００２８】この構成により、６４本の抵抗素子の隣り
合う２抵抗素子間のノードから出力される電圧Ｖ1〜Ｖ
63と、参照電圧Ｖ’0からそのまま得られる電圧Ｖ0とを
合わせて、計６４通りの階調表示用アナログ電圧Ｖ0〜
Ｖ63を得ることができる。結局、基準電圧発生回路１０
１９が抵抗分割回路で構成される場合、階調表示用アナ
ログ電圧である電圧Ｖ0〜Ｖ63は、基準電圧発生回路１
０１９からＤＡ変換回路１０１６に入力される。
合う２抵抗素子間のノードから出力される電圧Ｖ1〜Ｖ
63と、参照電圧Ｖ’0からそのまま得られる電圧Ｖ0とを
合わせて、計６４通りの階調表示用アナログ電圧Ｖ0〜
Ｖ63を得ることができる。結局、基準電圧発生回路１０
１９が抵抗分割回路で構成される場合、階調表示用アナ
ログ電圧である電圧Ｖ0〜Ｖ63は、基準電圧発生回路１
０１９からＤＡ変換回路１０１６に入力される。
【００２９】なお、一般的には、両端の２つの中間調電
圧入力端子には、常に参照電圧Ｖ’ 0およびＶ’64が入
力される一方、残るＶ’8〜Ｖ’56に対応する７つの中
間調電圧入力端子は微調整用として使用され、実際に
は、これら７本の端子には電圧が入力されない場合もあ
る。
圧入力端子には、常に参照電圧Ｖ’ 0およびＶ’64が入
力される一方、残るＶ’8〜Ｖ’56に対応する７つの中
間調電圧入力端子は微調整用として使用され、実際に
は、これら７本の端子には電圧が入力されない場合もあ
る。
【００３０】次に、ＤＡ変換回路１０１６について説明
する。図１７は、ＤＡ変換回路１０１６の一構成例を示
している。なお、図中、１０１７は、先に示した出力回
路であり、ここではボルテージフォロワ回路で構成され
ている。
する。図１７は、ＤＡ変換回路１０１６の一構成例を示
している。なお、図中、１０１７は、先に示した出力回
路であり、ここではボルテージフォロワ回路で構成され
ている。
【００３１】ＤＡ変換回路１０１６では、６ビットのデ
ジタル信号からなる表示データに応じて、入力された６
４通りの電圧Ｖ0〜Ｖ63のうちの１つが選択されて出力
されるように、アナログスイッチが配置されている。す
なわち、６ビットのデジタル信号からなる表示データの
それぞれ（Ｂｉｔ０〜Ｂｉｔ５）に応じて、上記アナロ
グスイッチがオン／オフされる。これにより、入力され
た６４通りの電圧のうちの１つが選択されて出力回路１
０１７に出力される。なお、アナログスイッチは、例え
ば、ＭＯＳ(metal oxide semiconductor)トランジスタ
やトランスミッションゲート等で構成される。
ジタル信号からなる表示データに応じて、入力された６
４通りの電圧Ｖ0〜Ｖ63のうちの１つが選択されて出力
されるように、アナログスイッチが配置されている。す
なわち、６ビットのデジタル信号からなる表示データの
それぞれ（Ｂｉｔ０〜Ｂｉｔ５）に応じて、上記アナロ
グスイッチがオン／オフされる。これにより、入力され
た６４通りの電圧のうちの１つが選択されて出力回路１
０１７に出力される。なお、アナログスイッチは、例え
ば、ＭＯＳ(metal oxide semiconductor)トランジスタ
やトランスミッションゲート等で構成される。
【００３２】以下に、このアナログスイッチの配置を説
明する。
明する。
【００３３】６ビットのデジタル信号（表示データ）
は、Ｂｉｔ０が最下位ビット（ＬＳＢ；the Least Sign
ificant Bit）であり、Ｂｉｔ５が最上位ビット（ＭＳ
Ｂ；Most Significant Bit）である。上記アナログスイ
ッチ（以下、単にスイッチと称する）は、２個で１組の
スイッチ対を構成している。Ｂｉｔ０には３２組のスイ
ッチ対（６４個のスイッチ）が対応しており、Ｂｉｔ１
には１６組のスイッチ対（３２個のスイッチ）が対応し
ている。
は、Ｂｉｔ０が最下位ビット（ＬＳＢ；the Least Sign
ificant Bit）であり、Ｂｉｔ５が最上位ビット（ＭＳ
Ｂ；Most Significant Bit）である。上記アナログスイ
ッチ（以下、単にスイッチと称する）は、２個で１組の
スイッチ対を構成している。Ｂｉｔ０には３２組のスイ
ッチ対（６４個のスイッチ）が対応しており、Ｂｉｔ１
には１６組のスイッチ対（３２個のスイッチ）が対応し
ている。
【００３４】以下、Ｂｉｔごとに個数が２分の１にな
り、Ｂｉｔ５には１組のスイッチ対（２個のスイッチ）
が対応することになる。したがって、合計で、２5＋２4
＋２3＋２2＋２1＋１＝６３組のスイッチ対（１２６個
のスイッチ）が存在する。
り、Ｂｉｔ５には１組のスイッチ対（２個のスイッチ）
が対応することになる。したがって、合計で、２5＋２4
＋２3＋２2＋２1＋１＝６３組のスイッチ対（１２６個
のスイッチ）が存在する。
【００３５】Ｂｉｔ０に対応するスイッチの一端は、先
の電圧Ｖ0〜Ｖ63が入力される端子となっている。そし
て、上記スイッチの他端は、２個１組で接続されると共
に、さらに次のＢｉｔ１に対応するスイッチの一端に接
続されている。以降、この構成がＢｉｔ５に対応するス
イッチまで繰り返される。最終的には、Ｂｉｔ５に対応
するスイッチから１本の線が引き出され、出力回路１０
１７に接続されている。
の電圧Ｖ0〜Ｖ63が入力される端子となっている。そし
て、上記スイッチの他端は、２個１組で接続されると共
に、さらに次のＢｉｔ１に対応するスイッチの一端に接
続されている。以降、この構成がＢｉｔ５に対応するス
イッチまで繰り返される。最終的には、Ｂｉｔ５に対応
するスイッチから１本の線が引き出され、出力回路１０
１７に接続されている。
【００３６】Ｂｉｔ０〜Ｂｉｔ５に対応するスイッチ
を、それぞれスイッチ群ＳＷ0〜ＳＷ5と呼ぶことにす
る。スイッチ群ＳＷ0〜ＳＷ5の各スイッチは、６ビット
のデジタル信号（表示データ）Ｂｉｔ０〜Ｂｉｔ５によ
り、以下のように制御される。スイッチ群ＳＷ0〜ＳＷ5
では、対応するＢｉｔが０（Ｌｏｗレベル）のときは各
２個１組のアナログスイッチの一方（同図では下側のス
イッチ）がＯＮし、逆に、対応するＢｉｔが１（Ｈｉｇ
ｈレベル）のときは別のアナログスイッチの一方（同図
では上側のスイッチ）がＯＮする。
を、それぞれスイッチ群ＳＷ0〜ＳＷ5と呼ぶことにす
る。スイッチ群ＳＷ0〜ＳＷ5の各スイッチは、６ビット
のデジタル信号（表示データ）Ｂｉｔ０〜Ｂｉｔ５によ
り、以下のように制御される。スイッチ群ＳＷ0〜ＳＷ5
では、対応するＢｉｔが０（Ｌｏｗレベル）のときは各
２個１組のアナログスイッチの一方（同図では下側のス
イッチ）がＯＮし、逆に、対応するＢｉｔが１（Ｈｉｇ
ｈレベル）のときは別のアナログスイッチの一方（同図
では上側のスイッチ）がＯＮする。
【００３７】同図では、Ｂｉｔ０〜Ｂｉｔ５が（１１１
１１１）であり、全てのスイッチ対において上のスイッ
チがオンし、下のスイッチがオフとなっている。この場
合、ＤＡ変換回路１０１６からは、電圧Ｖ63が出力回路
１０１７に出力される。
１１１）であり、全てのスイッチ対において上のスイッ
チがオンし、下のスイッチがオフとなっている。この場
合、ＤＡ変換回路１０１６からは、電圧Ｖ63が出力回路
１０１７に出力される。
【００３８】同様に、例えば、Ｂｉｔ０〜Ｂｉｔ５が
（１１１１１０）であれば、ＤＡ変換回路１０１６から
は、電圧Ｖ62が出力回路１０１７に出力され、（０００
００１）であれば電圧Ｖ1が出力され、（０００００
０）であれば電圧Ｖ0が出力される。このようにして、
デジタル表示に応じた階調表示用アナログ電圧Ｖ0〜Ｖ
63の中から１つが選択され、階調表示が実現される。
（１１１１１０）であれば、ＤＡ変換回路１０１６から
は、電圧Ｖ62が出力回路１０１７に出力され、（０００
００１）であれば電圧Ｖ1が出力され、（０００００
０）であれば電圧Ｖ0が出力される。このようにして、
デジタル表示に応じた階調表示用アナログ電圧Ｖ0〜Ｖ
63の中から１つが選択され、階調表示が実現される。
【００３９】上記した基準電圧発生回路１０１９は、通
常１つのソースドライバＩＣに１つ設置され、共有化し
て使用される。一方、ＤＡ変換回路１０１６および出力
回路１０１７は、各出力端子１０１８に対応して設けら
れている。
常１つのソースドライバＩＣに１つ設置され、共有化し
て使用される。一方、ＤＡ変換回路１０１６および出力
回路１０１７は、各出力端子１０１８に対応して設けら
れている。
【００４０】また、カラー表示の場合は、出力端子１０
１８は、各色に対応して使用されるので、その場合は、
ＤＡ変換回路１０１６および出力回路１０１７は、画素
ごとで、かつ、１色につき各々１回路が使用される。
１８は、各色に対応して使用されるので、その場合は、
ＤＡ変換回路１０１６および出力回路１０１７は、画素
ごとで、かつ、１色につき各々１回路が使用される。
【００４１】すなわち、液晶パネル９０１の長辺方向
（水平ライン方向）の画素数がＮであれば、赤、緑、青
の各色用の出力端子１０１８を、それぞれＲ，Ｇ，Ｂに
添え字ｎ（ｎ＝１、２、・・・、Ｎ）を付して表せば、
この出力端子１０１８としては、Ｒ1、Ｇ1、Ｂ1、Ｒ2、
Ｇ2、Ｂ2、・・・、ＲN、ＧN、ＢNがあり、そのため、
３Ｎ個のＤＡ変換回路１０１６および出力回路１０１７
が必要になる。
（水平ライン方向）の画素数がＮであれば、赤、緑、青
の各色用の出力端子１０１８を、それぞれＲ，Ｇ，Ｂに
添え字ｎ（ｎ＝１、２、・・・、Ｎ）を付して表せば、
この出力端子１０１８としては、Ｒ1、Ｇ1、Ｂ1、Ｒ2、
Ｇ2、Ｂ2、・・・、ＲN、ＧN、ＢNがあり、そのため、
３Ｎ個のＤＡ変換回路１０１６および出力回路１０１７
が必要になる。
【００４２】ところで、実際の液晶表示装置における階
調表示では、液晶材料の光透過特性と人の視覚特性との
違いを調整し、自然な階調表示を行なうためにγ補正を
行っている。このγ補正としては、基準電圧発生回路１
０１９にて、各種階調表示用アナログ電圧値を、内部抵
抗を等分分割して発生させるのではなく、非等分に分割
して発生させる方法が一般的である。
調表示では、液晶材料の光透過特性と人の視覚特性との
違いを調整し、自然な階調表示を行なうためにγ補正を
行っている。このγ補正としては、基準電圧発生回路１
０１９にて、各種階調表示用アナログ電圧値を、内部抵
抗を等分分割して発生させるのではなく、非等分に分割
して発生させる方法が一般的である。
【００４３】図１８は、γ補正を行った場合における、
階調表示データ（デジタル表示データ）と液晶駆動出力
電圧（階調表示用アナログ電圧）との関係を示してい
る。同図に示すように、デジタル表示データに対する階
調表示用アナログ電圧値に折れ線特性を持たせている。
階調表示データ（デジタル表示データ）と液晶駆動出力
電圧（階調表示用アナログ電圧）との関係を示してい
る。同図に示すように、デジタル表示データに対する階
調表示用アナログ電圧値に折れ線特性を持たせている。
【００４４】この特性を実現するために、図１５に示す
基準電圧発生回路１０１９では、各抵抗器Ｒ0、・・
・、Ｒ7内を等分に８分割するとともに、各抵抗器Ｒ0、
・・・、Ｒ7の抵抗値としては、先のγ補正を実現でき
るような抵抗値としている。
基準電圧発生回路１０１９では、各抵抗器Ｒ0、・・
・、Ｒ7内を等分に８分割するとともに、各抵抗器Ｒ0、
・・・、Ｒ7の抵抗値としては、先のγ補正を実現でき
るような抵抗値としている。
【００４５】つまり、例えば、抵抗器Ｒ0を構成する、
直列に接続された８本の抵抗素子R01、Ｒ02、・・・、
Ｒ08は全て同じ抵抗値とするとともに、各８本の抵抗素
子を束ねた形で構成される抵抗器Ｒ0、Ｒ1、・・・、Ｒ
7の抵抗値の比を、先のγ補正を実現できるような比に
変えることで、γ補正を実現している。
直列に接続された８本の抵抗素子R01、Ｒ02、・・・、
Ｒ08は全て同じ抵抗値とするとともに、各８本の抵抗素
子を束ねた形で構成される抵抗器Ｒ0、Ｒ1、・・・、Ｒ
7の抵抗値の比を、先のγ補正を実現できるような比に
変えることで、γ補正を実現している。
【００４６】前記液晶パネル９０１は、液晶を分極させ
ないために、反転駆動（交流駆動）される。反転駆動の
手法には、いわゆるドット反転駆動法といわゆるライン
反転駆動法とがある。
ないために、反転駆動（交流駆動）される。反転駆動の
手法には、いわゆるドット反転駆動法といわゆるライン
反転駆動法とがある。
【００４７】以後の説明では、前記液晶パネル９０１の
画素（絵素）の配列が、６行５列であり、６本のゲート
信号線および５本のソース信号線によって駆動されると
仮定する。
画素（絵素）の配列が、６行５列であり、６本のゲート
信号線および５本のソース信号線によって駆動されると
仮定する。
【００４８】まず、前述の構成の液晶表示装置をライン
反転駆動法を用いて駆動する場合の、該液晶表示装置の
挙動を説明する。
反転駆動法を用いて駆動する場合の、該液晶表示装置の
挙動を説明する。
【００４９】図１９は、前記液晶表示装置内の前記ゲー
トドライバ９０３から６本のゲート信号線にそれぞれ与
えられる走査信号Ｓ１１ａ〜Ｓ１１ｆを示すタイミング
チャートである。
トドライバ９０３から６本のゲート信号線にそれぞれ与
えられる走査信号Ｓ１１ａ〜Ｓ１１ｆを示すタイミング
チャートである。
【００５０】図２０は、前記液晶表示装置において、前
述の走査信号Ｓ１１ａ〜Ｓ１１ｆのうちのいずれか１つ
の走査信号Ｓ１１と、ソースドライバ９０２から５本の
ソース信号線にそれぞれ与えられるデータ信号のうちの
１つのデータ信号Ｓ１２と、前記の対向電極９０７に印
加される対向電極駆動電圧Ｓ１３とのタイミングチャー
トである。
述の走査信号Ｓ１１ａ〜Ｓ１１ｆのうちのいずれか１つ
の走査信号Ｓ１１と、ソースドライバ９０２から５本の
ソース信号線にそれぞれ与えられるデータ信号のうちの
１つのデータ信号Ｓ１２と、前記の対向電極９０７に印
加される対向電極駆動電圧Ｓ１３とのタイミングチャー
トである。
【００５１】図１９と図２０とを併せて説明する。
【００５２】走査信号Ｓ１１ａ〜Ｓ１１ｆは、予め定め
るフレーム表示期間ＣＨ毎に、予め定める単一の水平同
期期間ＷＨの間だけ、ハイレベルをそれぞれ保ち、残余
の期間はローレベルを保つ。水平同期期間単位で複数の
走査信号Ｓ１１ａ〜Ｓ１１ｆがそれぞれハイレベルを保
つタイミングは、相互に異なる。ゆえに、いずれか１本
のゲート信号線上の画素の行内の全ての画素には、該い
ずれか１本のゲート信号線に与えられた走査信号がハイ
レベルを保つ間に、前記保持させるべき電圧が書き込ま
れる。ゲート信号線上の画素の行とは、そのゲート信号
線にゲート端子が接続された複数のＴＦＴのドレイン端
子に、それぞれ接続された画素電極を含む複数の画素の
集合を指す。
るフレーム表示期間ＣＨ毎に、予め定める単一の水平同
期期間ＷＨの間だけ、ハイレベルをそれぞれ保ち、残余
の期間はローレベルを保つ。水平同期期間単位で複数の
走査信号Ｓ１１ａ〜Ｓ１１ｆがそれぞれハイレベルを保
つタイミングは、相互に異なる。ゆえに、いずれか１本
のゲート信号線上の画素の行内の全ての画素には、該い
ずれか１本のゲート信号線に与えられた走査信号がハイ
レベルを保つ間に、前記保持させるべき電圧が書き込ま
れる。ゲート信号線上の画素の行とは、そのゲート信号
線にゲート端子が接続された複数のＴＦＴのドレイン端
子に、それぞれ接続された画素電極を含む複数の画素の
集合を指す。
【００５３】対向電極９０７に印加される対向電極駆動
電圧Ｓ１３の交流成分の周期は、水平期間ＷＨと等し
い。すなわち、ライン反転駆動法が用いられる場合、通
常、対向電極９０７は、単一の定電圧（５Ｖ）電源で水
平期間ＷＨと同じ周期で交流駆動され、その電位（対向
電極駆動電圧Ｓ１３）は電源電圧レベル（５Ｖ）とＧＮ
Ｄ電圧レベル（０Ｖ）との間で変化する。
電圧Ｓ１３の交流成分の周期は、水平期間ＷＨと等し
い。すなわち、ライン反転駆動法が用いられる場合、通
常、対向電極９０７は、単一の定電圧（５Ｖ）電源で水
平期間ＷＨと同じ周期で交流駆動され、その電位（対向
電極駆動電圧Ｓ１３）は電源電圧レベル（５Ｖ）とＧＮ
Ｄ電圧レベル（０Ｖ）との間で変化する。
【００５４】データ信号Ｓ１２（ソースドライバ９０２
の出力）の交流成分は、対向電極９０７に印加される対
向電極駆動電圧Ｓ１３の交流成分の振幅中心を中心とし
て、水平期間ＷＨ以下の予め定める周期で変化する。デ
ータ信号Ｓ１２の交流成分の振幅は画素の階調に応じて
変化する。画素の階調が最大である場合、すなわち画素
を黒色にする場合のデータ信号Ｓ１２ａの交流成分と、
画素の階調が最小である場合、すなわち画素を白色にす
る場合のデータ信号Ｓ１２ｂの交流成分とは、ちょうど
極性が反転した形となっている。
の出力）の交流成分は、対向電極９０７に印加される対
向電極駆動電圧Ｓ１３の交流成分の振幅中心を中心とし
て、水平期間ＷＨ以下の予め定める周期で変化する。デ
ータ信号Ｓ１２の交流成分の振幅は画素の階調に応じて
変化する。画素の階調が最大である場合、すなわち画素
を黒色にする場合のデータ信号Ｓ１２ａの交流成分と、
画素の階調が最小である場合、すなわち画素を白色にす
る場合のデータ信号Ｓ１２ｂの交流成分とは、ちょうど
極性が反転した形となっている。
【００５５】画素の階調が最大および最小である場合の
データ信号Ｓ１２ａおよびＳ１２ｂの振幅は、どちら
も、対向電極９０７に印加される対向電極駆動電圧Ｓ１
３の交流成分の振幅よりも小さい。
データ信号Ｓ１２ａおよびＳ１２ｂの振幅は、どちら
も、対向電極９０７に印加される対向電極駆動電圧Ｓ１
３の交流成分の振幅よりも小さい。
【００５６】矢印Ｓ１４ａ・Ｓ１４ｂは、画素に前記保
持させるべき電圧を書込むために該画素内を流れる電流
の極性、すなわち、該画素に前記保持させるべき電圧を
書込む時点において、前記ソース信号線に保持させる電
圧Ｓ１２ｂが、対向電極９０７に保持される電圧（対向
電極駆動電圧Ｓ１３）に対してどのような大小関係にあ
るかを示す。
持させるべき電圧を書込むために該画素内を流れる電流
の極性、すなわち、該画素に前記保持させるべき電圧を
書込む時点において、前記ソース信号線に保持させる電
圧Ｓ１２ｂが、対向電極９０７に保持される電圧（対向
電極駆動電圧Ｓ１３）に対してどのような大小関係にあ
るかを示す。
【００５７】矢印Ｓ１４ａ・Ｓ１４ｂが上向きならば、
前記ソース信号線（データ線）の電圧が前記対向電極９
０７のセンター電圧（Ｓ１３）よりも高いので、画素内
を流れる電流の極性はプラスになる。矢印Ｓ１４ａ・Ｓ
１４ｂが下向きならば、前記ソース信号線の電圧が前記
対向電極９０７のセンター電圧（Ｓ１３）よりも低いの
で、画素内を流れる電流の極性はマイナスになる。画素
内を流れる電流の極性がプラスである場合、前記電流は
ソース信号線から前記画素を通り前記対向電極９０７に
向かって流れる。画素内を流れる電流の極性がマイナス
である場合、前記電流は対向電極９０７から前記画素を
通りソース信号線に向かって流れる。
前記ソース信号線（データ線）の電圧が前記対向電極９
０７のセンター電圧（Ｓ１３）よりも高いので、画素内
を流れる電流の極性はプラスになる。矢印Ｓ１４ａ・Ｓ
１４ｂが下向きならば、前記ソース信号線の電圧が前記
対向電極９０７のセンター電圧（Ｓ１３）よりも低いの
で、画素内を流れる電流の極性はマイナスになる。画素
内を流れる電流の極性がプラスである場合、前記電流は
ソース信号線から前記画素を通り前記対向電極９０７に
向かって流れる。画素内を流れる電流の極性がマイナス
である場合、前記電流は対向電極９０７から前記画素を
通りソース信号線に向かって流れる。
【００５８】図２１（ａ）は、前記液晶表示装置が前記
ライン反転駆動法を用いて駆動される場合に、或るフレ
ーム（最初のフレームとする）において、液晶パネル９
０１内の全ての画素に前記保持させるべき電圧をそれぞ
れ書込むための、全ての画素内の電流の極性を、それぞ
れ示す図である。
ライン反転駆動法を用いて駆動される場合に、或るフレ
ーム（最初のフレームとする）において、液晶パネル９
０１内の全ての画素に前記保持させるべき電圧をそれぞ
れ書込むための、全ての画素内の電流の極性を、それぞ
れ示す図である。
【００５９】図２１（ｂ）は、前記場合に、図２１
（ａ）のフレームに続く次のフレームにおいて、前記全
ての画素内の電流の極性をそれぞれ示す図である。行列
状に並べられた複数の矩形は、６行５列の前記液晶パネ
ル９０１内の画素にそれぞれ相当する。前記矩形の行
は、前記画素の行にそれぞれ相当する。前記矩形の列
は、画素の列、すなわち任意の１本のソース信号線にＴ
ＦＴを介して接続された画素電極を含む全ての画素の集
合に、それぞれ相当する。画素に流れる電流の極性がプ
ラスの場合、該画素に相当する矩形内に「＋」（正極
性）を描き、前記極性がマイナスの場合、前記矩形内に
「−」（負極性）を描いている。
（ａ）のフレームに続く次のフレームにおいて、前記全
ての画素内の電流の極性をそれぞれ示す図である。行列
状に並べられた複数の矩形は、６行５列の前記液晶パネ
ル９０１内の画素にそれぞれ相当する。前記矩形の行
は、前記画素の行にそれぞれ相当する。前記矩形の列
は、画素の列、すなわち任意の１本のソース信号線にＴ
ＦＴを介して接続された画素電極を含む全ての画素の集
合に、それぞれ相当する。画素に流れる電流の極性がプ
ラスの場合、該画素に相当する矩形内に「＋」（正極
性）を描き、前記極性がマイナスの場合、前記矩形内に
「−」（負極性）を描いている。
【００６０】以上、ＴＦＴ方式の液晶表示装置の階調表
示を行うための駆動装置について述べた。
示を行うための駆動装置について述べた。
【００６１】
【発明が解決しようとする課題】ところで、これまでの
液晶表示装置は、テレビ用画面やパソコン用画面等への
活用のため、大画面化の要求のもとで開発がすすめられ
てきた。しかし、一方では、最近、急速に市場が拡大し
ている携帯電話やゲーム機器等の活用のため、携帯用表
示装置に適した液晶表示装置並びにそれに搭載する液晶
駆動装置も求められている。
液晶表示装置は、テレビ用画面やパソコン用画面等への
活用のため、大画面化の要求のもとで開発がすすめられ
てきた。しかし、一方では、最近、急速に市場が拡大し
ている携帯電話やゲーム機器等の活用のため、携帯用表
示装置に適した液晶表示装置並びにそれに搭載する液晶
駆動装置も求められている。
【００６２】この携帯端末の用途に合致した液晶表示装
置並びに液晶駆動装置の画面サイズは、基本的には小型
である。したがって、これら用途に合わせて液晶駆動装
置も、小型、軽量、低消費電力化（電池駆動のため）、
さらには表示品位の向上、低コスト化などが強く求めら
れる。
置並びに液晶駆動装置の画面サイズは、基本的には小型
である。したがって、これら用途に合わせて液晶駆動装
置も、小型、軽量、低消費電力化（電池駆動のため）、
さらには表示品位の向上、低コスト化などが強く求めら
れる。
【００６３】しかしながら、従来の基準電圧発生回路１
０１９においては、以下のような問題がある。すなわ
ち、最適なγ補正を行った場合（図１８に示す液晶駆動
出力電圧の折れ線特性）は、液晶パネル９０１の画素数
や液晶材料の種類によって異なり、液晶表示装置ごとに
異なる。そして、ソースドライバ９０２に内蔵される基
準電圧発生回路１０１９の抵抗分割比は、ソースドライ
バ９０２の設計段階において決定されている。
０１９においては、以下のような問題がある。すなわ
ち、最適なγ補正を行った場合（図１８に示す液晶駆動
出力電圧の折れ線特性）は、液晶パネル９０１の画素数
や液晶材料の種類によって異なり、液晶表示装置ごとに
異なる。そして、ソースドライバ９０２に内蔵される基
準電圧発生回路１０１９の抵抗分割比は、ソースドライ
バ９０２の設計段階において決定されている。
【００６４】したがって、適用する液晶パネル１の液晶
材料の種類や液晶パネル１の画素数に応じてγ補正特性
を変更する場合には、その都度ソースドライバ９０２を
作り換えなければならないという問題がある。
材料の種類や液晶パネル１の画素数に応じてγ補正特性
を変更する場合には、その都度ソースドライバ９０２を
作り換えなければならないという問題がある。
【００６５】なお、γ補正特性を変更する方法として、
上記基準電圧発生回路９０２の中間調電圧入力端子Ｖ
‘０〜Ｖ’６４に供給される参照電圧（複数の中間調電
圧）を調整する方法も考えられる。しかしながら、上記
調整方法では、端子数が増加したり回路規模が大きくな
って、製造コストが増加するという問題がある。
上記基準電圧発生回路９０２の中間調電圧入力端子Ｖ
‘０〜Ｖ’６４に供給される参照電圧（複数の中間調電
圧）を調整する方法も考えられる。しかしながら、上記
調整方法では、端子数が増加したり回路規模が大きくな
って、製造コストが増加するという問題がある。
【００６６】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、製造コストを増加させるこ
となく液晶材料や液晶パネルの特性に応じてγ補正特性
を該γ補正値電圧範囲内で容易に変更できる表示駆動装
置およびそれを用いた表示装置を提供することにある。
たものであり、その目的は、製造コストを増加させるこ
となく液晶材料や液晶パネルの特性に応じてγ補正特性
を該γ補正値電圧範囲内で容易に変更できる表示駆動装
置およびそれを用いた表示装置を提供することにある。
【００６７】
【課題を解決するための手段】本発明の表示駆動装置
は、上記の課題を解決するために、データ信号線を備え
るアクティブマトリクス方式の表示パネルに対して、所
定の周期で極性が反転されると共に、表示データに応じ
て変調される階調表示用電圧を該表示パネルのデータ信
号線に印加する表示駆動装置において、階調数分の基準
電圧を発生させる階調電圧発生器と、上記基準電圧の中
から表示データに応じた基準電圧を選択して階調表示用
電圧として出力するデジタル−アナログ変換器とを備
え、上記階調電圧発生器は、上限電圧と下限電圧との間
の電圧値を有する階調数分の基準電圧を発生させる基準
電圧発生器と、上記上限電圧および下限電圧を発生させ
る上限・下限電圧発生器とを備え、上限・下限電圧発生
器は、外部の電圧調整器で調整された入力電圧が入力さ
れ、上限電圧および下限電圧の両方を同一の入力電圧に
基づいて変化させるようになっていることを特徴として
いる。
は、上記の課題を解決するために、データ信号線を備え
るアクティブマトリクス方式の表示パネルに対して、所
定の周期で極性が反転されると共に、表示データに応じ
て変調される階調表示用電圧を該表示パネルのデータ信
号線に印加する表示駆動装置において、階調数分の基準
電圧を発生させる階調電圧発生器と、上記基準電圧の中
から表示データに応じた基準電圧を選択して階調表示用
電圧として出力するデジタル−アナログ変換器とを備
え、上記階調電圧発生器は、上限電圧と下限電圧との間
の電圧値を有する階調数分の基準電圧を発生させる基準
電圧発生器と、上記上限電圧および下限電圧を発生させ
る上限・下限電圧発生器とを備え、上限・下限電圧発生
器は、外部の電圧調整器で調整された入力電圧が入力さ
れ、上限電圧および下限電圧の両方を同一の入力電圧に
基づいて変化させるようになっていることを特徴として
いる。
【００６８】上記構成によれば、外部の電圧調整器で入
力電圧を調整することにより、表示駆動装置をいちいち
作り換えることなく、表示パネル（液晶材料や液晶パネ
ル）の特性に合わせて表示装置のγ特性（表示データの
輝度値に対する表示パネルの表示輝度の特性）を簡単に
調整することができる。
力電圧を調整することにより、表示駆動装置をいちいち
作り換えることなく、表示パネル（液晶材料や液晶パネ
ル）の特性に合わせて表示装置のγ特性（表示データの
輝度値に対する表示パネルの表示輝度の特性）を簡単に
調整することができる。
【００６９】また、上記構成では、上限電圧の発生と下
限電圧の発生とを共通の外部電圧で調整することができ
るため、上記上限電圧および下限電圧を別々に調整して
基準電圧発生器に外部から供給する場合と比較して、外
部から供給する電圧が少なくて済むので、構成を簡素化
することができると共に、γ特性の調整作業が容易にな
る。
限電圧の発生とを共通の外部電圧で調整することができ
るため、上記上限電圧および下限電圧を別々に調整して
基準電圧発生器に外部から供給する場合と比較して、外
部から供給する電圧が少なくて済むので、構成を簡素化
することができると共に、γ特性の調整作業が容易にな
る。
【００７０】上記上限・下限電圧発生器は、上限電圧と
下限電圧との差を一定に保つように構成されていること
が好ましい。
下限電圧との差を一定に保つように構成されていること
が好ましい。
【００７１】上記構成によれば、上限電圧と下限電圧と
の差が一定に保たれるので、表示パネルに表示される画
像のコントラストを略一定に保つことができる。そのた
め、コントラストが低下したり、コントラストが高すぎ
てフリッカ（画面のちらつき）が知覚され易くなったり
することを回避しながら、表示パネルの特性に応じたγ
特性の調整が容易に行える。
の差が一定に保たれるので、表示パネルに表示される画
像のコントラストを略一定に保つことができる。そのた
め、コントラストが低下したり、コントラストが高すぎ
てフリッカ（画面のちらつき）が知覚され易くなったり
することを回避しながら、表示パネルの特性に応じたγ
特性の調整が容易に行える。
【００７２】なお、コントラストとは、最高輝度をＬo
n、最低輝度をＬoffとしたときに、（Ｌon−Ｌoff）／
Ｌoffで表される、同一画像内における明暗の差の大き
さを表すものとする。
n、最低輝度をＬoffとしたときに、（Ｌon−Ｌoff）／
Ｌoffで表される、同一画像内における明暗の差の大き
さを表すものとする。
【００７３】上記上限・下限電圧発生器は、入力電圧と
電源電圧とから分圧により上限電圧を生成する第１の分
圧器と、入力電圧と固定電圧（接地電位等）とから分圧
により下限電圧を生成する第２の分圧器とを備えている
ことが好ましい。また、第１および第２の分圧器は、抵
抗分割により構成されていることが好ましい。
電源電圧とから分圧により上限電圧を生成する第１の分
圧器と、入力電圧と固定電圧（接地電位等）とから分圧
により下限電圧を生成する第２の分圧器とを備えている
ことが好ましい。また、第１および第２の分圧器は、抵
抗分割により構成されていることが好ましい。
【００７４】上記上限・下限電圧発生器は、電源と接地
電位との間に直列接続された第１ないし第４の抵抗器で
構成され、第２の抵抗器と第３の抵抗器との間のノード
に外部の電圧調整器からの入力電圧が供給され、かつ、
第１の抵抗器と第２の抵抗器との間のノードに上限電
圧、第３の抵抗器と第４の抵抗器との間のノードに下限
電圧をそれぞれ発生させるようになっており、さらに、
第１の抵抗器の抵抗値をＲ１、第２の抵抗器の抵抗値を
Ｒ２、第４の抵抗器の抵抗値をＲ３、第３の抵抗器の抵
抗値をＲ４とすると、 Ｒ１：Ｒ２＝Ｒ３：Ｒ４ を満たすように抵抗値が設定されていることがさらに好
ましい。
電位との間に直列接続された第１ないし第４の抵抗器で
構成され、第２の抵抗器と第３の抵抗器との間のノード
に外部の電圧調整器からの入力電圧が供給され、かつ、
第１の抵抗器と第２の抵抗器との間のノードに上限電
圧、第３の抵抗器と第４の抵抗器との間のノードに下限
電圧をそれぞれ発生させるようになっており、さらに、
第１の抵抗器の抵抗値をＲ１、第２の抵抗器の抵抗値を
Ｒ２、第４の抵抗器の抵抗値をＲ３、第３の抵抗器の抵
抗値をＲ４とすると、 Ｒ１：Ｒ２＝Ｒ３：Ｒ４ を満たすように抵抗値が設定されていることがさらに好
ましい。
【００７５】上記構成によれば、抵抗分割により、入力
電圧に応じた上限電圧および下限電圧を安定して生成す
ることができると共に、上限電圧と下限電圧との差を一
定に保つことが容易に実現できる。
電圧に応じた上限電圧および下限電圧を安定して生成す
ることができると共に、上限電圧と下限電圧との差を一
定に保つことが容易に実現できる。
【００７６】本発明の表示駆動装置は、好ましくは、上
記基準電圧発生器は、階調数分の基準電圧を抵抗分割に
よって生成するものであり、上記上限・下限電圧発生器
と基準電圧発生器との間には、上限電圧および下限電圧
をバッファする第１のバッファが介在している構成であ
る。
記基準電圧発生器は、階調数分の基準電圧を抵抗分割に
よって生成するものであり、上記上限・下限電圧発生器
と基準電圧発生器との間には、上限電圧および下限電圧
をバッファする第１のバッファが介在している構成であ
る。
【００７７】上記構成によれば、上限電圧および下限電
圧を低インピーダンス変換して基準電圧発生器に供給す
るので、表示パネルの画素への充放電時の電圧変動をな
くし、基準電圧の安定化を実現することができる。ま
た、基準電圧発生器に流れる電流値を抑えることがで
き、消費電力を低減できる。
圧を低インピーダンス変換して基準電圧発生器に供給す
るので、表示パネルの画素への充放電時の電圧変動をな
くし、基準電圧の安定化を実現することができる。ま
た、基準電圧発生器に流れる電流値を抑えることがで
き、消費電力を低減できる。
【００７８】上記第１のバッファは、外部から供給され
る制御信号に応じて動作または停止することができるよ
うになっていてもよい。
る制御信号に応じて動作または停止することができるよ
うになっていてもよい。
【００７９】上記構成によれば、第１のバッファの動作
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
【００８０】本発明の表示駆動装置は、好ましくは、電
源から供給された電源電圧を用いて上記表示パネルの対
向電極を駆動するための対向電極駆動回路をさらに備
え、上記対向電極駆動回路は、電源電圧をバッファする
第２のバッファを備えており、上記第２のバッファは、
外部から供給される制御信号に応じて動作または停止す
ることができるようになっている構成である。
源から供給された電源電圧を用いて上記表示パネルの対
向電極を駆動するための対向電極駆動回路をさらに備
え、上記対向電極駆動回路は、電源電圧をバッファする
第２のバッファを備えており、上記第２のバッファは、
外部から供給される制御信号に応じて動作または停止す
ることができるようになっている構成である。
【００８１】上記構成によれば、第２のバッファの動作
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
【００８２】本発明の表示駆動装置は、好ましくは、上
記表示パネルの対向電極を駆動するための対向電極駆動
回路をさらに備え、少なくとも上記階調電圧発生器、デ
ジタル−アナログ変換器、および対向電極駆動回路が１
つの集積回路内に形成されている構成である。
記表示パネルの対向電極を駆動するための対向電極駆動
回路をさらに備え、少なくとも上記階調電圧発生器、デ
ジタル−アナログ変換器、および対向電極駆動回路が１
つの集積回路内に形成されている構成である。
【００８３】上記構成によれば、従来はソースドライバ
ＩＣ内に形成されていた階調電圧発生器やデジタル−ア
ナログ変換器等と、従来はソースドライバＩＣとは別の
ＩＣに形成されていた対向駆動電極回路とを、１つのＩ
Ｃに形成したので、表示駆動装置を小型化できる。ま
た、これにより、表示装置の小型化が図れる。
ＩＣ内に形成されていた階調電圧発生器やデジタル−ア
ナログ変換器等と、従来はソースドライバＩＣとは別の
ＩＣに形成されていた対向駆動電極回路とを、１つのＩ
Ｃに形成したので、表示駆動装置を小型化できる。ま
た、これにより、表示装置の小型化が図れる。
【００８４】本発明の表示駆動装置は、好ましくは、上
記基準電圧発生器が、階調数分の正極性の基準電圧を発
生させる正の基準電圧発生器と、階調数分の負極性の基
準電圧を発生させる負の基準電圧発生器とからなり、上
記階調電圧発生器が、上記階調表示用電圧の極性反転周
期にしたがって、正および負の基準電圧発生器のどちら
か一方を動作状態にし、他方を動作停止状態とする切替
器をさらに備える構成である。
記基準電圧発生器が、階調数分の正極性の基準電圧を発
生させる正の基準電圧発生器と、階調数分の負極性の基
準電圧を発生させる負の基準電圧発生器とからなり、上
記階調電圧発生器が、上記階調表示用電圧の極性反転周
期にしたがって、正および負の基準電圧発生器のどちら
か一方を動作状態にし、他方を動作停止状態とする切替
器をさらに備える構成である。
【００８５】上記構成によれば、正および負の基準電圧
発生器のどちらか一方の動作が停止されるので、基準電
圧発生器に流れる貫通電流を抑制できる。それゆえ、消
費電力が低減された表示駆動装置を提供できる。
発生器のどちらか一方の動作が停止されるので、基準電
圧発生器に流れる貫通電流を抑制できる。それゆえ、消
費電力が低減された表示駆動装置を提供できる。
【００８６】本発明の表示装置は、上記の課題を解決す
るために、前記の何れかの構成の表示駆動装置と、上記
表示駆動装置からデータ信号が入力されるデータ信号線
を含むアクティブマトリクス方式の表示パネルと上記表
示駆動装置に接続されたアクティブマトリクス方式の表
示パネルと上記入力電圧を表示駆動装置に供給すると共
に、入力電圧を調整可能な電圧調整器とを備えることを
特徴としている。
るために、前記の何れかの構成の表示駆動装置と、上記
表示駆動装置からデータ信号が入力されるデータ信号線
を含むアクティブマトリクス方式の表示パネルと上記表
示駆動装置に接続されたアクティブマトリクス方式の表
示パネルと上記入力電圧を表示駆動装置に供給すると共
に、入力電圧を調整可能な電圧調整器とを備えることを
特徴としている。
【００８７】上記構成によれば、電圧調整器で入力電圧
を調整することにより、表示駆動装置をいちいち作り換
えることなく、表示パネル（液晶材料や液晶パネル）の
特性に合わせて表示装置のγ特性を簡単に調整すること
ができる。
を調整することにより、表示駆動装置をいちいち作り換
えることなく、表示パネル（液晶材料や液晶パネル）の
特性に合わせて表示装置のγ特性を簡単に調整すること
ができる。
【００８８】また、上記構成では、電圧調整器による入
力電圧の調整のみで上限電圧および下限電圧の両方を調
整できるため、上限電圧および下限電圧を別々に調整す
る電圧調整器を設ける場合と比較して、構成を簡素化す
ることができると共に、γ特性の調整作業が容易にな
る。
力電圧の調整のみで上限電圧および下限電圧の両方を調
整できるため、上限電圧および下限電圧を別々に調整す
る電圧調整器を設ける場合と比較して、構成を簡素化す
ることができると共に、γ特性の調整作業が容易にな
る。
【００８９】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について、図１ないし図９に基づいて説明すれ
ば、以下の通りである。
一形態について、図１ないし図９に基づいて説明すれ
ば、以下の通りである。
【００９０】図２は、アクティブマトリクス方式の代表
例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装
置のブロック構成を示している。図１３に基づいて先に
説明した従来の構成と同様に、この液晶表示装置は、液
晶表示部とそれを駆動する液晶駆動装置とで構成されて
いる。上記液晶表示部は、ＴＦＴ方式の液晶パネル（表
示パネル）１を含んでいる。
例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装
置のブロック構成を示している。図１３に基づいて先に
説明した従来の構成と同様に、この液晶表示装置は、液
晶表示部とそれを駆動する液晶駆動装置とで構成されて
いる。上記液晶表示部は、ＴＦＴ方式の液晶パネル（表
示パネル）１を含んでいる。
【００９１】この液晶パネル１内には、図示しない液晶
表示素子と、後述の対向電極（共通電極）７とが設けら
れている。一方、この液晶駆動回路は、表示駆動装置と
しての複数のソースドライバ２からなるソース駆動回路
２Ａと、複数のゲートドライバ３からなるゲート駆動回
路３Ａと、コントローラ４と、液晶駆動電源５と、ソー
スドライバ２に対して外付け（外部に配設）された電子
ボリューム（電圧調整器）６と、対向電極７の電位を制
御するための対向電極駆動回路２１とを含んでいる。
表示素子と、後述の対向電極（共通電極）７とが設けら
れている。一方、この液晶駆動回路は、表示駆動装置と
しての複数のソースドライバ２からなるソース駆動回路
２Ａと、複数のゲートドライバ３からなるゲート駆動回
路３Ａと、コントローラ４と、液晶駆動電源５と、ソー
スドライバ２に対して外付け（外部に配設）された電子
ボリューム（電圧調整器）６と、対向電極７の電位を制
御するための対向電極駆動回路２１とを含んでいる。
【００９２】ソースドライバ２やゲートドライバ３は、
一般的には、それぞれＩＣチップからなり、このＩＣチ
ップの端子が、液晶パネル１のＩＴＯ等の透明導電体で
形成されたソース信号線やゲート信号線の端子部に対し
て接続されることで、実装される。実装方法としては、
一般的には、（１）絶縁フィルム上に配線を形成してな
る配線基板上に上記ＩＣチップを搭載したＴＣＰ（テー
プキャリアパッケージ）等の回路基板を、液晶パネル１
のソース信号線やゲート信号線の端子部上に実装し、接
続する方法、（２）上記ＩＣチップをＡＣＦ（異方性導
電膜）を介して直接、液晶パネル１のソース信号線やゲ
ート信号線の端子部に熱圧着して実装し、接続する方法
等を用いることができる。
一般的には、それぞれＩＣチップからなり、このＩＣチ
ップの端子が、液晶パネル１のＩＴＯ等の透明導電体で
形成されたソース信号線やゲート信号線の端子部に対し
て接続されることで、実装される。実装方法としては、
一般的には、（１）絶縁フィルム上に配線を形成してな
る配線基板上に上記ＩＣチップを搭載したＴＣＰ（テー
プキャリアパッケージ）等の回路基板を、液晶パネル１
のソース信号線やゲート信号線の端子部上に実装し、接
続する方法、（２）上記ＩＣチップをＡＣＦ（異方性導
電膜）を介して直接、液晶パネル１のソース信号線やゲ
ート信号線の端子部に熱圧着して実装し、接続する方法
等を用いることができる。
【００９３】本実施形態では、液晶表示装置の更なる小
型化を図るため、対向電極駆動回路２１が、ソースドラ
イバ２に内蔵され、ソース信号線を駆動するための回路
部分（後述する入力ラッチ回路１２、シフトレジスタ回
路１３、サンプリングメモリ回路１４、ホールドメモリ
回路１５、レベルシフタ回路１６、階調電圧発生回路１
７、ＤＡ変換回路１８、出力回路１９、およびセレクタ
回路２０）と、対向電極駆動回路２１とが、１つのＩＣ
チップで構成されている。これにより、本実施形態で
は、更なる液晶表示装置の小型化に対応できる液晶駆動
回路およびそれを用いた液晶駆動装置を提供することが
可能となっている。
型化を図るため、対向電極駆動回路２１が、ソースドラ
イバ２に内蔵され、ソース信号線を駆動するための回路
部分（後述する入力ラッチ回路１２、シフトレジスタ回
路１３、サンプリングメモリ回路１４、ホールドメモリ
回路１５、レベルシフタ回路１６、階調電圧発生回路１
７、ＤＡ変換回路１８、出力回路１９、およびセレクタ
回路２０）と、対向電極駆動回路２１とが、１つのＩＣ
チップで構成されている。これにより、本実施形態で
は、更なる液晶表示装置の小型化に対応できる液晶駆動
回路およびそれを用いた液晶駆動装置を提供することが
可能となっている。
【００９４】コントローラ４は、デジタル化された表示
データ（例えば、赤、緑、青に対応するＲＧＢの各信
号）Ｄおよび各種制御信号をソースドライバ２に出力す
ると共に、各種制御信号をゲートドライバ９０３にも出
力している。ソースドライバ２への主な制御信号は、水
平同期信号（ラッチ信号）、ソースドライバ用スタート
パルス信号およびソースドライバ用クロック信号等があ
り、図中ではＳ１で示されている。一方、ゲートドライ
バ３への主な制御信号は、垂直同期信号やゲートドライ
バ用クロック信号等があり、図中ではＳ２で示されてい
る。なお、図中、各ＩＣを駆動するための電源は省略し
ている。
データ（例えば、赤、緑、青に対応するＲＧＢの各信
号）Ｄおよび各種制御信号をソースドライバ２に出力す
ると共に、各種制御信号をゲートドライバ９０３にも出
力している。ソースドライバ２への主な制御信号は、水
平同期信号（ラッチ信号）、ソースドライバ用スタート
パルス信号およびソースドライバ用クロック信号等があ
り、図中ではＳ１で示されている。一方、ゲートドライ
バ３への主な制御信号は、垂直同期信号やゲートドライ
バ用クロック信号等があり、図中ではＳ２で示されてい
る。なお、図中、各ＩＣを駆動するための電源は省略し
ている。
【００９５】液晶駆動電源５は、ソースドライバ２やゲ
ートドライバ３へ、液晶パネル１での階調表示のための
表示用電圧（後述する電源電圧ＶＣＣや対向電極駆動電
圧Ｖｃｏｍ等）を供給するものである。
ートドライバ３へ、液晶パネル１での階調表示のための
表示用電圧（後述する電源電圧ＶＣＣや対向電極駆動電
圧Ｖｃｏｍ等）を供給するものである。
【００９６】外部から入力された表示データは、コント
ローラ４を通してデジタル信号をソースドライバ２へ上
記表示データＤとして入力される。
ローラ４を通してデジタル信号をソースドライバ２へ上
記表示データＤとして入力される。
【００９７】ソースドライバ２は、コントローラ４から
入力された表示データＤを時分割で内部にラッチし、そ
の後、コントローラ４から入力される水平同期信号（ラ
ッチ信号ＬＳ（図３参照）とも言う）に同期してＤＡ
（デジタル−アナログ）変換を行なう。そして、ソース
ドライバ２は、ＤＡ変換によって得られた階調表示用の
アナログ電圧（階調表示用電圧；データ信号）を、液晶
駆動電圧出力端子から、後述するソース信号線（データ
信号線）３４を介して、その液晶駆動電圧出力端子に対
応した、液晶パネル１内の液晶表示素子（図示せず）へ
それぞれ出力する。ゲートドライバ３は、後述するゲー
ト信号線（走査信号線）３５に走査信号を出力し、後述
するゲート信号線３５を選択する。
入力された表示データＤを時分割で内部にラッチし、そ
の後、コントローラ４から入力される水平同期信号（ラ
ッチ信号ＬＳ（図３参照）とも言う）に同期してＤＡ
（デジタル−アナログ）変換を行なう。そして、ソース
ドライバ２は、ＤＡ変換によって得られた階調表示用の
アナログ電圧（階調表示用電圧；データ信号）を、液晶
駆動電圧出力端子から、後述するソース信号線（データ
信号線）３４を介して、その液晶駆動電圧出力端子に対
応した、液晶パネル１内の液晶表示素子（図示せず）へ
それぞれ出力する。ゲートドライバ３は、後述するゲー
ト信号線（走査信号線）３５に走査信号を出力し、後述
するゲート信号線３５を選択する。
【００９８】次に、上記液晶パネル１について、その構
成を示す図３に基づいて説明する。
成を示す図３に基づいて説明する。
【００９９】液晶パネル１には、画素電極３１、液晶で
ある画素容量３２、画素容量３２への電圧印加をオン／
オフするスイッチング素子としてのＴＦＴ３３、ソース
信号線（データ信号線）３４、ゲート信号線３５、およ
び対向電極７が設けられている。図中にＡで示す領域
が、１つの画素、すなわち１画素分の液晶表示素子であ
る。
ある画素容量３２、画素容量３２への電圧印加をオン／
オフするスイッチング素子としてのＴＦＴ３３、ソース
信号線（データ信号線）３４、ゲート信号線３５、およ
び対向電極７が設けられている。図中にＡで示す領域
が、１つの画素、すなわち１画素分の液晶表示素子であ
る。
【０１００】ソース信号線３４には、ソースドライバ２
から、表示対象の画素の明るさに応じた階調表示電圧
（ソース信号、データ信号）が与えられる。ゲート信号
線３５には、ゲートドライバ３から、縦方向に並んだＴ
ＦＴ３３が順次オンするように走査信号（ゲート信号）
が与えられる。
から、表示対象の画素の明るさに応じた階調表示電圧
（ソース信号、データ信号）が与えられる。ゲート信号
線３５には、ゲートドライバ３から、縦方向に並んだＴ
ＦＴ３３が順次オンするように走査信号（ゲート信号）
が与えられる。
【０１０１】オン状態のＴＦＴ３３を通して、該ＴＦＴ
３３のドレインに接続された画素電極３１にソース信号
線３４の階調表示電圧が印加されると、画素電極３１と
対向電極７との間の画素容量３２に電荷が蓄積される。
これにより、液晶（画素容量３２）の光透過率が階調表
示電圧に応じて変化し、表示が行なわれる。
３３のドレインに接続された画素電極３１にソース信号
線３４の階調表示電圧が印加されると、画素電極３１と
対向電極７との間の画素容量３２に電荷が蓄積される。
これにより、液晶（画素容量３２）の光透過率が階調表
示電圧に応じて変化し、表示が行なわれる。
【０１０２】図４および図５に、液晶駆動信号の波形の
一例を示している。これらの図中、１０１，１１１はソ
ースドライバ２からの出力信号（階調表示電圧）の波
形、１０２，１１２はゲートドライバ３からの出力信号
（走査信号）の波形である。１０３，１１３は対向電極
７の電位を表す波形であり、１０４，１１４は画素電極
３１の電位を表す波形である。液晶（画素容量３２）に
印加される電圧は、画素電極３１と対向電極７との電位
差であり、図中には斜線で示している。
一例を示している。これらの図中、１０１，１１１はソ
ースドライバ２からの出力信号（階調表示電圧）の波
形、１０２，１１２はゲートドライバ３からの出力信号
（走査信号）の波形である。１０３，１１３は対向電極
７の電位を表す波形であり、１０４，１１４は画素電極
３１の電位を表す波形である。液晶（画素容量３２）に
印加される電圧は、画素電極３１と対向電極７との電位
差であり、図中には斜線で示している。
【０１０３】例えば、図４では、波形１１２で示すゲー
トドライバ３からの出力信号がＨｉｇｈレベルのときＴ
ＦＴ３３がオンし、駆動波形１１１で示すソースドライ
バ２からの出力信号と対向電極７の電位１１３との差が
画素容量３２に印加される。その後、駆動波形１１２で
示すゲートドライバ３からの出力信号はＬｏｗレベルと
なり、ＴＦＴ３３はオフ状態となる。このとき、画素容
量３２に電荷が保持されるため、画素電極３１の電位
は、オン状態のときの電位（駆動波形１１１で示すソー
スドライバ２からの出力信号の電位）に維持され、液晶
（画素容量３２）に印加される電圧が維持される。図５
の場合も同様である。
トドライバ３からの出力信号がＨｉｇｈレベルのときＴ
ＦＴ３３がオンし、駆動波形１１１で示すソースドライ
バ２からの出力信号と対向電極７の電位１１３との差が
画素容量３２に印加される。その後、駆動波形１１２で
示すゲートドライバ３からの出力信号はＬｏｗレベルと
なり、ＴＦＴ３３はオフ状態となる。このとき、画素容
量３２に電荷が保持されるため、画素電極３１の電位
は、オン状態のときの電位（駆動波形１１１で示すソー
スドライバ２からの出力信号の電位）に維持され、液晶
（画素容量３２）に印加される電圧が維持される。図５
の場合も同様である。
【０１０４】図４と図５とは、液晶に印加される電圧が
異なる場合を示しており、図４の場合は、図５の場合と
比べて印加電圧が高い。このように、液晶に印加される
電圧をアナログ電圧として変化させることで、液晶の光
透過率をアナログ的に変え、多階調表示を実現してい
る。表示可能な階調数は、液晶に印加されるアナログ電
圧の選択肢の数により決定される。
異なる場合を示しており、図４の場合は、図５の場合と
比べて印加電圧が高い。このように、液晶に印加される
電圧をアナログ電圧として変化させることで、液晶の光
透過率をアナログ的に変え、多階調表示を実現してい
る。表示可能な階調数は、液晶に印加されるアナログ電
圧の選択肢の数により決定される。
【０１０５】ところで、本発明は、階調表示用の液晶駆
動装置の中で特に大きな回路規模および消費電力を占め
るソースドライバ２中の階調表示基準電圧発生回路（以
後、階調電圧発生回路と称す）や対向電極駆動回路８に
関するものであるため、以後、ソースドライバ２を中心
に液晶駆動装置の説明を行う。
動装置の中で特に大きな回路規模および消費電力を占め
るソースドライバ２中の階調表示基準電圧発生回路（以
後、階調電圧発生回路と称す）や対向電極駆動回路８に
関するものであるため、以後、ソースドライバ２を中心
に液晶駆動装置の説明を行う。
【０１０６】図６は、本発明に係る液晶駆動装置の実施
の一形態としてのソースドライバ２の概略の構成を示し
ている。上記ソースドライバ２は、入力ラッチ回路１２
と、シフトレジスタ回路１３と、サンプリングメモリ回
路１４と、ホールドメモリ回路１５とレベルシフタ回路
１６と、階調電圧発生回路（階調電圧発生器）１７と、
ＤＡ変換回路（デジタル−アナログ変換器）１８と、出
力回路１９と、セレクタ回路２０と、対向電極駆動回路
２１とで構成されている。
の一形態としてのソースドライバ２の概略の構成を示し
ている。上記ソースドライバ２は、入力ラッチ回路１２
と、シフトレジスタ回路１３と、サンプリングメモリ回
路１４と、ホールドメモリ回路１５とレベルシフタ回路
１６と、階調電圧発生回路（階調電圧発生器）１７と、
ＤＡ変換回路（デジタル−アナログ変換器）１８と、出
力回路１９と、セレクタ回路２０と、対向電極駆動回路
２１とで構成されている。
【０１０７】コントローラ４（図２参照）から転送され
てきた、デジタル表示データＤＲ・ＤＧ・ＤＢ（例えば
各６ビット）からなる表示データＤは、一旦、入力ラッ
チ回路１２でラッチされる。なお、各デジタル表示デー
タＤＲ・ＤＧ・ＤＢは、それぞれ赤、緑、青に対応して
いる。
てきた、デジタル表示データＤＲ・ＤＧ・ＤＢ（例えば
各６ビット）からなる表示データＤは、一旦、入力ラッ
チ回路１２でラッチされる。なお、各デジタル表示デー
タＤＲ・ＤＧ・ＤＢは、それぞれ赤、緑、青に対応して
いる。
【０１０８】一方、デジタル表示データＤＲ・ＤＧ・Ｄ
Ｂの転送を制御するためのスタートパルス信号ＳＰは、
クロック信号ＣＫに同期を取り、シフトレジスタ回路１
３内を転送され、シフトレジスタ回路１３の各段（フリ
ップフロップ）からサンプリングメモリ回路１４に出力
信号Ｓとして出力されると共に、シフトレジスタ回路１
３の最終段から次段のソースドライバ２にカスケード出
力信号Ｓ（次段のソースドライバ２のスタートパルス信
号ＳＰ）として出力される。
Ｂの転送を制御するためのスタートパルス信号ＳＰは、
クロック信号ＣＫに同期を取り、シフトレジスタ回路１
３内を転送され、シフトレジスタ回路１３の各段（フリ
ップフロップ）からサンプリングメモリ回路１４に出力
信号Ｓとして出力されると共に、シフトレジスタ回路１
３の最終段から次段のソースドライバ２にカスケード出
力信号Ｓ（次段のソースドライバ２のスタートパルス信
号ＳＰ）として出力される。
【０１０９】このシフトレジスタ回路１３の各段からの
出力信号に同期して、先の入力ラッチ回路１２にてラッ
チされたデジタル表示データＤＲ・ＤＧ・ＤＢは、時分
割でサンプリングメモリ回路１４内に一旦、記憶される
と共に、次のホールドメモリ回路１５に出力される。
出力信号に同期して、先の入力ラッチ回路１２にてラッ
チされたデジタル表示データＤＲ・ＤＧ・ＤＢは、時分
割でサンプリングメモリ回路１４内に一旦、記憶される
と共に、次のホールドメモリ回路１５に出力される。
【０１１０】１水平同期期間の表示データ（表示パネル
の１水平線（１ゲート線）の画素に対応する表示デー
タ）がサンプリングメモリ回路１４に記憶されると、ホ
ールドメモリ回路１５は、水平同期信号（ラッチ信号Ｌ
Ｓ）に基づいてサンプリングメモリ回路１４からの出力
信号を取り込み、次のレベルシフタ回路１６に出力する
と共に、次の水平同期信号が入力されるまでのその表示
データを維持する。
の１水平線（１ゲート線）の画素に対応する表示デー
タ）がサンプリングメモリ回路１４に記憶されると、ホ
ールドメモリ回路１５は、水平同期信号（ラッチ信号Ｌ
Ｓ）に基づいてサンプリングメモリ回路１４からの出力
信号を取り込み、次のレベルシフタ回路１６に出力する
と共に、次の水平同期信号が入力されるまでのその表示
データを維持する。
【０１１１】レベルシフタ回路１６は、ホールドメモリ
回路１５からの出力信号（表示データ）の信号レベル
を、次段のＤＡ変換回路１８で液晶パネル１への印加電
圧（アナログ電圧）に変換可能な範囲に適合させるため
に、昇圧等により変換する回路である。
回路１５からの出力信号（表示データ）の信号レベル
を、次段のＤＡ変換回路１８で液晶パネル１への印加電
圧（アナログ電圧）に変換可能な範囲に適合させるため
に、昇圧等により変換する回路である。
【０１１２】階調電圧発生回路１７は、図１に示す通
り、外付けにて参照電圧入力端子Ｖｒｅｆに接続される
電子ボリューム６からの参照電圧Ｖｒｅｆを基に、階調
表示用アナログ電圧の範囲（下限電圧ＶＬから上限電圧
ＶＨまでの範囲）を、一定の幅（差）で、かつ、上下に
調整可能な調整回路（上限・下限電圧発生器）４１６
と、後述する抵抗分割回路４１２・４１３でのγ補正値
を調整するためのボルテージフォロワ回路４１４・４１
５からなるバッファ回路（第１のバッファ）４１１と、
正極性および負極性の交流駆動に対応するための２つの
抵抗分割回路（基準電圧発生器）４１２・４１３と有し
ている。抵抗分割回路４１２・４１３は、それぞれ、正
極性の複数の階調表示用アナログ電圧（基準電圧Ｖ+0〜
Ｖ+63）および負極性の複数の階調表示用アナログ電圧
（基準電圧Ｖ-63〜Ｖ-0）を発生させる。電子ボリュー
ム６は、抵抗分割回路４１２・４１３でのγ補正値を調
整するためのものである。
り、外付けにて参照電圧入力端子Ｖｒｅｆに接続される
電子ボリューム６からの参照電圧Ｖｒｅｆを基に、階調
表示用アナログ電圧の範囲（下限電圧ＶＬから上限電圧
ＶＨまでの範囲）を、一定の幅（差）で、かつ、上下に
調整可能な調整回路（上限・下限電圧発生器）４１６
と、後述する抵抗分割回路４１２・４１３でのγ補正値
を調整するためのボルテージフォロワ回路４１４・４１
５からなるバッファ回路（第１のバッファ）４１１と、
正極性および負極性の交流駆動に対応するための２つの
抵抗分割回路（基準電圧発生器）４１２・４１３と有し
ている。抵抗分割回路４１２・４１３は、それぞれ、正
極性の複数の階調表示用アナログ電圧（基準電圧Ｖ+0〜
Ｖ+63）および負極性の複数の階調表示用アナログ電圧
（基準電圧Ｖ-63〜Ｖ-0）を発生させる。電子ボリュー
ム６は、抵抗分割回路４１２・４１３でのγ補正値を調
整するためのものである。
【０１１３】すなわち、階調電圧発生回路１７は、階調
表示用最上位電圧（基準電圧の上限；電圧Ｖ+63または
Ｖ-0）を決める上限電圧ＶＨと、階調表示用最下位電圧
（基準電圧の下限；電圧Ｖ+0またはＶ-63）を決める下
限電圧ＶＬとが入力され、上限電圧ＶＨと下限電圧ＶＬ
との間の電圧値を有する階調数分の基準電圧Ｖ+0〜Ｖ
+63およびＶ-63〜Ｖ-0を抵抗分割によって発生させる抵
抗分割回路４１２・４１３と、上記上限電圧ＶＨおよび
下限電圧ＶＬを発生させる調整回路４１６とを備えてい
る。調整回路４１６は、外部の電子ボリューム６で調整
された可変の参照電圧（入力電圧）Ｖｒｅｆが入力さ
れ、上限電圧ＶＨおよび下限電圧ＶＬの両方を同一の参
照電圧Ｖｒｅｆに基づいて変化させるようになってい
る。
表示用最上位電圧（基準電圧の上限；電圧Ｖ+63または
Ｖ-0）を決める上限電圧ＶＨと、階調表示用最下位電圧
（基準電圧の下限；電圧Ｖ+0またはＶ-63）を決める下
限電圧ＶＬとが入力され、上限電圧ＶＨと下限電圧ＶＬ
との間の電圧値を有する階調数分の基準電圧Ｖ+0〜Ｖ
+63およびＶ-63〜Ｖ-0を抵抗分割によって発生させる抵
抗分割回路４１２・４１３と、上記上限電圧ＶＨおよび
下限電圧ＶＬを発生させる調整回路４１６とを備えてい
る。調整回路４１６は、外部の電子ボリューム６で調整
された可変の参照電圧（入力電圧）Ｖｒｅｆが入力さ
れ、上限電圧ＶＨおよび下限電圧ＶＬの両方を同一の参
照電圧Ｖｒｅｆに基づいて変化させるようになってい
る。
【０１１４】また、本実施の形態における抵抗分割回路
４１２・４１３は、図１５に示す従来の基準電圧発生回
路１０１９の場合と同様に、６４通りの基準電圧を作成
し上限電圧ＶＨと下限電圧ＶＬとの間の中間電圧を生成
するものであるが、正極性の参照電圧Ｖｒｅｆに対応す
るための正極性用の抵抗分割回路（正の基準電圧発生
器）４１２と、負極性の参照電圧Ｖｒｅｆに対応するた
めの負極性用の抵抗分割回路（負の基準電圧発生器）４
１３とで構成されている。すなわち、抵抗分割回路４１
２・４１３は、正極性の参照電圧Ｖｒｅｆに対応した階
調数分の正極性の基準電圧Ｖ+0〜Ｖ+63を発生させる正
極性用の抵抗分割回路４１２と、負極性の参照電圧Ｖｒ
ｅｆに対応した階調数分の負極性の基準電圧Ｖ-63〜Ｖ
-0を発生させる負極性用の抵抗分割回路４１３とで構成
されている。
４１２・４１３は、図１５に示す従来の基準電圧発生回
路１０１９の場合と同様に、６４通りの基準電圧を作成
し上限電圧ＶＨと下限電圧ＶＬとの間の中間電圧を生成
するものであるが、正極性の参照電圧Ｖｒｅｆに対応す
るための正極性用の抵抗分割回路（正の基準電圧発生
器）４１２と、負極性の参照電圧Ｖｒｅｆに対応するた
めの負極性用の抵抗分割回路（負の基準電圧発生器）４
１３とで構成されている。すなわち、抵抗分割回路４１
２・４１３は、正極性の参照電圧Ｖｒｅｆに対応した階
調数分の正極性の基準電圧Ｖ+0〜Ｖ+63を発生させる正
極性用の抵抗分割回路４１２と、負極性の参照電圧Ｖｒ
ｅｆに対応した階調数分の負極性の基準電圧Ｖ-63〜Ｖ
-0を発生させる負極性用の抵抗分割回路４１３とで構成
されている。
【０１１５】抵抗分割回路４１２・４１３には、コント
ローラ４から極性反転用端子ＰＬＯを通して入力される
極性反転用信号ＲＥＶの極性に応じて、抵抗分割回路４
１２および抵抗分割回路４１３のうちの一方（出力を選
択した方）を動作状態にし、他方を動作停止状態とする
切替器が付加されている。すなわち、抵抗分割回路４１
２・４１３は、極性反転用信号ＲＥＶと異なる極性の出
力（階調表示用アナログ電圧）を選択し、それに応じた
抵抗分割回路（４１２又は４１３）だけが動作し、正極
性または負極性の基準電圧を発生させるように構成され
ている。
ローラ４から極性反転用端子ＰＬＯを通して入力される
極性反転用信号ＲＥＶの極性に応じて、抵抗分割回路４
１２および抵抗分割回路４１３のうちの一方（出力を選
択した方）を動作状態にし、他方を動作停止状態とする
切替器が付加されている。すなわち、抵抗分割回路４１
２・４１３は、極性反転用信号ＲＥＶと異なる極性の出
力（階調表示用アナログ電圧）を選択し、それに応じた
抵抗分割回路（４１２又は４１３）だけが動作し、正極
性または負極性の基準電圧を発生させるように構成され
ている。
【０１１６】上記切替器には、正極性用の抵抗分割回路
４１２に付加された極性反転用信号ＲＥＶが入力される
アナログスイッチＳＡと、負極性用の抵抗分割回路４１
３に付加されたアナログスイッチＳＢと、極性反転用信
号ＰＬＯの極性を反転してアナログスイッチＳＡに供給
するためのインバータ４１９とが付加されている。
４１２に付加された極性反転用信号ＲＥＶが入力される
アナログスイッチＳＡと、負極性用の抵抗分割回路４１
３に付加されたアナログスイッチＳＢと、極性反転用信
号ＰＬＯの極性を反転してアナログスイッチＳＡに供給
するためのインバータ４１９とが付加されている。
【０１１７】抵抗分割回路４１２および４１３の極性の
選択は、液晶駆動出力の極性反転用端子ＰＬＯからの極
性反転用信号ＲＥＶのレベル（“Ｈｉｇｈ”レベルであ
るか“Ｌｏｗ”レベルであるか）に応じて、抵抗分割回
路４１２・４１３内に設けられたアナログスイッチＳＡ
並びにアナログスイッチＳＢのどちらか一方を開放状態
とし他方は遮断状態とするよう構成されている。なお、
ここでは、アナログスイッチＳＡ・ＳＢは、“Ｈｉｇ
ｈ”レベルの極性反転用信号ＲＥＶ（印加電圧）がアナ
ログスイッチＳＡ・ＳＢのゲートに印加されることによ
って抵抗分割回路４１２・４１３のどちらか一方のみが
導通状態となるように構成されている。すなわち、アナ
ログスイッチＳＡ・ＳＢは、正極性の信号が入力された
ときのみ導通状態となるように構成されている。
選択は、液晶駆動出力の極性反転用端子ＰＬＯからの極
性反転用信号ＲＥＶのレベル（“Ｈｉｇｈ”レベルであ
るか“Ｌｏｗ”レベルであるか）に応じて、抵抗分割回
路４１２・４１３内に設けられたアナログスイッチＳＡ
並びにアナログスイッチＳＢのどちらか一方を開放状態
とし他方は遮断状態とするよう構成されている。なお、
ここでは、アナログスイッチＳＡ・ＳＢは、“Ｈｉｇ
ｈ”レベルの極性反転用信号ＲＥＶ（印加電圧）がアナ
ログスイッチＳＡ・ＳＢのゲートに印加されることによ
って抵抗分割回路４１２・４１３のどちらか一方のみが
導通状態となるように構成されている。すなわち、アナ
ログスイッチＳＡ・ＳＢは、正極性の信号が入力された
ときのみ導通状態となるように構成されている。
【０１１８】抵抗分割回路４１２は、正極性の参照電圧
Ｖｒｅｆに対応するためのものであり、基準となるγ補
正を行うための抵抗比を有する抵抗器ＲＰ０〜ＢＰ５
と、極性反転用信号ＲＥＶの極性によってオン・オフが
制御されるアナログスイッチＳＡとによって構成されて
いる。通常、上記抵抗器ＲＰ０〜ＲＰ５は、高抵抗のポ
リシリコン（多結晶シリコン）によって形成されてい
る。
Ｖｒｅｆに対応するためのものであり、基準となるγ補
正を行うための抵抗比を有する抵抗器ＲＰ０〜ＢＰ５
と、極性反転用信号ＲＥＶの極性によってオン・オフが
制御されるアナログスイッチＳＡとによって構成されて
いる。通常、上記抵抗器ＲＰ０〜ＲＰ５は、高抵抗のポ
リシリコン（多結晶シリコン）によって形成されてい
る。
【０１１９】抵抗器ＲＰ０〜ＲＰ５のうち、抵抗器ＲＰ
０における一端には、バッファ回路４１１における上限
電圧用のボルテージフォロワ回路４１４の出力が接続さ
れ、抵抗器ＲＰ０の他端には抵抗器ＲＰ１の一端が接続
されている。抵抗器ＲＰ１〜ＲＰ４のそれぞれは、複数
本の抵抗素子が直列に接続されて構成されている。例え
ば、抵抗器ＲＰ１は、１５本の抵抗素子（図示なし）が
直列接続されて構成されている。また、他の抵抗器ＲＰ
２〜ＲＰ４も、１６本の抵抗素子が直列接続されて構成
されている。抵抗器ＲＰ４の他端には、抵抗器ＲＰ５の
一端が接続されている。抵抗器ＲＰ５の他端には、アナ
ログスイッチＳＡを介して下限電圧用のボルテージフォ
ロワ回路４１５の出力が接続されている。
０における一端には、バッファ回路４１１における上限
電圧用のボルテージフォロワ回路４１４の出力が接続さ
れ、抵抗器ＲＰ０の他端には抵抗器ＲＰ１の一端が接続
されている。抵抗器ＲＰ１〜ＲＰ４のそれぞれは、複数
本の抵抗素子が直列に接続されて構成されている。例え
ば、抵抗器ＲＰ１は、１５本の抵抗素子（図示なし）が
直列接続されて構成されている。また、他の抵抗器ＲＰ
２〜ＲＰ４も、１６本の抵抗素子が直列接続されて構成
されている。抵抗器ＲＰ４の他端には、抵抗器ＲＰ５の
一端が接続されている。抵抗器ＲＰ５の他端には、アナ
ログスイッチＳＡを介して下限電圧用のボルテージフォ
ロワ回路４１５の出力が接続されている。
【０１２０】したがって、抵抗分割回路４１２は、合計
６５本の抵抗素子が直列接続されて構成されていること
になる。
６５本の抵抗素子が直列接続されて構成されていること
になる。
【０１２１】一方、正極性に対応するための抵抗分割回
路４１２と同様に、負極性に対応するための抵抗分割回
路４１３も、基準となるγ補正を行うための抵抗比を有
する抵抗器ＲＮ０〜ＲＮ５と、極性反転用信号ＲＥＶの
極性によってオン・オフが制御されるアナログスイッチ
ＳＢとによって構成されている。通常、上記抵抗器ＲＮ
０〜ＲＮ５は、高抵抗のポリシリコンによって形成され
ている。
路４１２と同様に、負極性に対応するための抵抗分割回
路４１３も、基準となるγ補正を行うための抵抗比を有
する抵抗器ＲＮ０〜ＲＮ５と、極性反転用信号ＲＥＶの
極性によってオン・オフが制御されるアナログスイッチ
ＳＢとによって構成されている。通常、上記抵抗器ＲＮ
０〜ＲＮ５は、高抵抗のポリシリコンによって形成され
ている。
【０１２２】抵抗器ＲＮ０〜ＲＮ５のうち、抵抗器ＲＮ
０における一端には、下限電圧用のボルテージフォロワ
回路４１５の出力が接続され、抵抗器ＲＮ０の他端は抵
抗器ＲＮ１の一端に接続される。抵抗器ＲＮ１〜ＲＮ４
のそれぞれは、複数本の抵抗素子が直列に接続されて構
成されている。例えば、抵抗器ＲＮ１は、１５本の抵抗
素子（図示なし）が直列接続されて構成されている。ま
た、他の抵抗器ＲＮ２〜ＲＮ４も、１６本の抵抗素子が
直列接続されて構成されている。抵抗器ＲＮ４の他端は
抵抗器ＲＮ５の一端と接続され、抵抗器ＲＮ５の他端
は、アナログスイッチＳＢを介して上限電圧用のボルテ
ージフォロワ回路４１４の出力が接続される。
０における一端には、下限電圧用のボルテージフォロワ
回路４１５の出力が接続され、抵抗器ＲＮ０の他端は抵
抗器ＲＮ１の一端に接続される。抵抗器ＲＮ１〜ＲＮ４
のそれぞれは、複数本の抵抗素子が直列に接続されて構
成されている。例えば、抵抗器ＲＮ１は、１５本の抵抗
素子（図示なし）が直列接続されて構成されている。ま
た、他の抵抗器ＲＮ２〜ＲＮ４も、１６本の抵抗素子が
直列接続されて構成されている。抵抗器ＲＮ４の他端は
抵抗器ＲＮ５の一端と接続され、抵抗器ＲＮ５の他端
は、アナログスイッチＳＢを介して上限電圧用のボルテ
ージフォロワ回路４１４の出力が接続される。
【０１２３】したがって、抵抗分割回路４１３も、合計
６５本の抵抗素子が直列接続されて構成されていること
になる。
６５本の抵抗素子が直列接続されて構成されていること
になる。
【０１２４】次に、前記の調整回路４１６の構成につい
て、図７に基づいて詳細に説明する。
て、図７に基づいて詳細に説明する。
【０１２５】調整回路４１６は、液晶駆動電源５と接地
電位ＧＮＤとの間に直列接続された４つの抵抗素子から
なる抵抗分割回路（抵抗分圧器）で形成されている。よ
り詳細には、調整回路４１６は、電源電圧Ｖｃｃの供給
点（ノード）Ａと上限電圧ＶＨとの間の抵抗素子（第１
の抵抗器）Ｒ１と、上限電圧ＶＨの出力点と参照電圧Ｖ
ｒｅｆの供給点（ノード）Ｂとの間の抵抗素子（第２の
抵抗器）Ｒ２、接地電位ＧＮＤの供給点（ノード）Ｃと
下限電圧ＶＬの出力点との間の抵抗素子（第４の抵抗
器）Ｒ３、および参照電圧Ｖｒｅｆの供給点Ｂと下限電
圧ＶＬとの間の抵抗素子（第３の抵抗器）Ｒ４から構成
されている。
電位ＧＮＤとの間に直列接続された４つの抵抗素子から
なる抵抗分割回路（抵抗分圧器）で形成されている。よ
り詳細には、調整回路４１６は、電源電圧Ｖｃｃの供給
点（ノード）Ａと上限電圧ＶＨとの間の抵抗素子（第１
の抵抗器）Ｒ１と、上限電圧ＶＨの出力点と参照電圧Ｖ
ｒｅｆの供給点（ノード）Ｂとの間の抵抗素子（第２の
抵抗器）Ｒ２、接地電位ＧＮＤの供給点（ノード）Ｃと
下限電圧ＶＬの出力点との間の抵抗素子（第４の抵抗
器）Ｒ３、および参照電圧Ｖｒｅｆの供給点Ｂと下限電
圧ＶＬとの間の抵抗素子（第３の抵抗器）Ｒ４から構成
されている。
【０１２６】抵抗素子Ｒ１〜Ｒ４は、抵抗素子Ｒ１の抵
抗値をＲ１、抵抗素子Ｒ２の抵抗値をＲ２、抵抗素子Ｒ
３の抵抗値をＲ３、抵抗素子Ｒ４の抵抗値をＲ４とする
と、Ｒ１：Ｒ２＝Ｒ３：Ｒ４を満たすように抵抗値が設
定されている。また、参照電圧入力端子Ｖｒｅｆには、
外部より電源電圧ＶＣＣと接地電位ＧＮＤ（＝０Ｖ）と
の間の電圧値に設定された参照電圧Ｖｒｅｆが入力され
るようになっている。
抗値をＲ１、抵抗素子Ｒ２の抵抗値をＲ２、抵抗素子Ｒ
３の抵抗値をＲ３、抵抗素子Ｒ４の抵抗値をＲ４とする
と、Ｒ１：Ｒ２＝Ｒ３：Ｒ４を満たすように抵抗値が設
定されている。また、参照電圧入力端子Ｖｒｅｆには、
外部より電源電圧ＶＣＣと接地電位ＧＮＤ（＝０Ｖ）と
の間の電圧値に設定された参照電圧Ｖｒｅｆが入力され
るようになっている。
【０１２７】このように抵抗素子Ｒ１〜Ｒ４の抵抗比を
Ｒ１：Ｒ２＝Ｒ３：Ｒ４にすることで、ノードＡに生成
される上限電圧ＶＨ、およびノードＣに生成される下限
電圧ＶＬは、 ＶＨ＝Ｖｒｅｆ＋（ＶＣＣ−Ｖｒｅｆ）×Ｒ２／（Ｒ１＋Ｒ２） ＝Ｖｒｅｆ×Ｒ１／（Ｒ１＋Ｒ２）＋ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２） ＶＬ＝ＧＮＤ＋（Ｖｒｅｆ−ＧＮＤ）×Ｒ３／（Ｒ３＋Ｒ４） ＝ＧＮＤ×Ｒ４／（Ｒ３＋Ｒ４）＋Ｖｒｅｆ×Ｒ３／（Ｒ３＋Ｒ４） ＝ＧＮＤ×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｒｅｆ×Ｒ１／（Ｒ１＋Ｒ２） となる。したがって、上限電圧ＶＨと下限電圧ＶＬとの差（電圧の範囲）は、 ＶＨ−ＶＬ＝（ＶＣＣ−ＧＮＤ）×Ｒ２／（Ｒ１＋Ｒ２） となり、電圧Ｖｒｅｆの値に係わらず一定となる。
Ｒ１：Ｒ２＝Ｒ３：Ｒ４にすることで、ノードＡに生成
される上限電圧ＶＨ、およびノードＣに生成される下限
電圧ＶＬは、 ＶＨ＝Ｖｒｅｆ＋（ＶＣＣ−Ｖｒｅｆ）×Ｒ２／（Ｒ１＋Ｒ２） ＝Ｖｒｅｆ×Ｒ１／（Ｒ１＋Ｒ２）＋ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２） ＶＬ＝ＧＮＤ＋（Ｖｒｅｆ−ＧＮＤ）×Ｒ３／（Ｒ３＋Ｒ４） ＝ＧＮＤ×Ｒ４／（Ｒ３＋Ｒ４）＋Ｖｒｅｆ×Ｒ３／（Ｒ３＋Ｒ４） ＝ＧＮＤ×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｒｅｆ×Ｒ１／（Ｒ１＋Ｒ２） となる。したがって、上限電圧ＶＨと下限電圧ＶＬとの差（電圧の範囲）は、 ＶＨ−ＶＬ＝（ＶＣＣ−ＧＮＤ）×Ｒ２／（Ｒ１＋Ｒ２） となり、電圧Ｖｒｅｆの値に係わらず一定となる。
【０１２８】このことから、参照電圧Ｖｒｅｆの電圧値
の設定を変更するのみで、階調表示用の基準電圧の範囲
を決める上限電圧ＶＨおよび下限電圧ＶＬの電圧値を、
電圧差を一定に保ちながら可変制御することができる。
の設定を変更するのみで、階調表示用の基準電圧の範囲
を決める上限電圧ＶＨおよび下限電圧ＶＬの電圧値を、
電圧差を一定に保ちながら可変制御することができる。
【０１２９】次に、この点について、具体例に基づいて
説明する。例えば、図７において抵抗素子Ｒ１〜Ｒ４の
抵抗比をＲ１：Ｒ２＝１：９、Ｒ３：Ｒ４＝１：９と
し、ＶＣＣ＝５Ｖ、ＧＮＤ＝０Ｖ、Ｖｒｅｆ＝２．５Ｖ
であるときの上限電圧ＶＨ、下限電圧ＶＬ、および上限
電圧ＶＨと下限電圧ＶＬとの差を求めると、以下のよう
になる。すなわち、上限電圧ＶＨの電圧値は、 ＶＨ＝Ｖｒｅｆ＋（ＶＣＣ−Ｖｒｅｆ）×Ｒ２／（Ｒ１＋Ｒ２） ＝２．５Ｖ＋２．２５Ｖ ＝４．７５Ｖ となる。下限電圧ＶＬの電圧値は、 ＶＬ＝ＧＮＤ＋（Ｖｒｅｆ−ＧＮＤ）×Ｒ３／（Ｒ３＋Ｒ４） ＝０Ｖ＋０．２５Ｖ ＝０．２５Ｖ となる。上限電圧ＶＨと下限電圧ＶＬとの差は、 ＶＨ−ＶＬ＝４．７５Ｖ−０．２５Ｖ＝４．５Ｖ となる。
説明する。例えば、図７において抵抗素子Ｒ１〜Ｒ４の
抵抗比をＲ１：Ｒ２＝１：９、Ｒ３：Ｒ４＝１：９と
し、ＶＣＣ＝５Ｖ、ＧＮＤ＝０Ｖ、Ｖｒｅｆ＝２．５Ｖ
であるときの上限電圧ＶＨ、下限電圧ＶＬ、および上限
電圧ＶＨと下限電圧ＶＬとの差を求めると、以下のよう
になる。すなわち、上限電圧ＶＨの電圧値は、 ＶＨ＝Ｖｒｅｆ＋（ＶＣＣ−Ｖｒｅｆ）×Ｒ２／（Ｒ１＋Ｒ２） ＝２．５Ｖ＋２．２５Ｖ ＝４．７５Ｖ となる。下限電圧ＶＬの電圧値は、 ＶＬ＝ＧＮＤ＋（Ｖｒｅｆ−ＧＮＤ）×Ｒ３／（Ｒ３＋Ｒ４） ＝０Ｖ＋０．２５Ｖ ＝０．２５Ｖ となる。上限電圧ＶＨと下限電圧ＶＬとの差は、 ＶＨ−ＶＬ＝４．７５Ｖ−０．２５Ｖ＝４．５Ｖ となる。
【０１３０】また、参照電圧Ｖｒｅｆのみを３．０Ｖに
変更し、他の電圧条件を同一（ＶＣＣ＝５Ｖ、ＧＮＤ＝
０Ｖ）としたときの上限電圧ＶＨ、下限電圧ＶＬ、およ
び上限電圧ＶＨと下限電圧ＶＬとの差を求めると、以下
のようになる。すなわち、上限電圧ＶＨの電圧値は、 ＶＨ＝Ｖｒｅｆ＋（ＶＣＣ−Ｖｒｅｆ）×Ｒ２／（Ｒ１＋Ｒ２） ＝３．０Ｖ＋１．８０Ｖ ＝４．８０Ｖ となる。下限電圧ＶＬの電圧値は、 ＶＬ＝ＧＮＤ＋（Ｖｒｅｆ−ＧＮＤ）×Ｒ３／（Ｒ３＋Ｒ４） ＝０Ｖ＋０．３０Ｖ ＝０．３０Ｖ となる。上限電圧ＶＨと下限電圧ＶＬとの差は、 ＶＨ−ＶＬ＝４．８０Ｖ−０．３０Ｖ＝４．５Ｖ となる。
変更し、他の電圧条件を同一（ＶＣＣ＝５Ｖ、ＧＮＤ＝
０Ｖ）としたときの上限電圧ＶＨ、下限電圧ＶＬ、およ
び上限電圧ＶＨと下限電圧ＶＬとの差を求めると、以下
のようになる。すなわち、上限電圧ＶＨの電圧値は、 ＶＨ＝Ｖｒｅｆ＋（ＶＣＣ−Ｖｒｅｆ）×Ｒ２／（Ｒ１＋Ｒ２） ＝３．０Ｖ＋１．８０Ｖ ＝４．８０Ｖ となる。下限電圧ＶＬの電圧値は、 ＶＬ＝ＧＮＤ＋（Ｖｒｅｆ−ＧＮＤ）×Ｒ３／（Ｒ３＋Ｒ４） ＝０Ｖ＋０．３０Ｖ ＝０．３０Ｖ となる。上限電圧ＶＨと下限電圧ＶＬとの差は、 ＶＨ−ＶＬ＝４．８０Ｖ−０．３０Ｖ＝４．５Ｖ となる。
【０１３１】このようにして、外付けにて入力端子Ｖｒ
ｅｆに接続された電圧調整器としての電子ボリューム６
からの参照電圧Ｖｒｅｆに応じて、階調表示用の６４段
階の基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0（下限電圧
ＶＬから上限電圧ＶＨまでの範囲）を、一定の幅（電圧
差ＶＨ−ＶＬ）で、かつ、上下に容易に調整が可能とな
る。
ｅｆに接続された電圧調整器としての電子ボリューム６
からの参照電圧Ｖｒｅｆに応じて、階調表示用の６４段
階の基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0（下限電圧
ＶＬから上限電圧ＶＨまでの範囲）を、一定の幅（電圧
差ＶＨ−ＶＬ）で、かつ、上下に容易に調整が可能とな
る。
【０１３２】また、調整回路４１６のノードＢと参照電
圧入力端子Ｖｒｅｆとの間には、図１に示すように、ボ
ルテージフォロワ回路４１７が挿入されている。このボ
ルテージフォロワ回路４１７は、抵抗素子Ｒ１〜Ｒ４に
貫通電流が流れることで消費される電力を低減するため
のものである。ボルテージフォロワ回路４１７を挿入す
ることにより、抵抗素子Ｒ１〜Ｒ４の抵抗値を高くし、
抵抗素子Ｒ１〜Ｒ４に流れる電流値を抑制することがで
きる。この結果、消費電力を低減することができる。ボ
ルテージフォロワ回路４１７を挿入することで、低イン
ピーダンスの電圧（参照電圧Ｖｒｅｆ）を抵抗素子Ｒ１
〜Ｒ４に供給できる。これにより、抵抗素子Ｒ１〜Ｒ４
において上限電圧ＶＨと下限電圧ＶＬとの差を確実に一
定に保つことができる。なお、調整回路４１６内のボル
テージフォロワ回路４１７を省いても、動作上、問題を
生じることはない。
圧入力端子Ｖｒｅｆとの間には、図１に示すように、ボ
ルテージフォロワ回路４１７が挿入されている。このボ
ルテージフォロワ回路４１７は、抵抗素子Ｒ１〜Ｒ４に
貫通電流が流れることで消費される電力を低減するため
のものである。ボルテージフォロワ回路４１７を挿入す
ることにより、抵抗素子Ｒ１〜Ｒ４の抵抗値を高くし、
抵抗素子Ｒ１〜Ｒ４に流れる電流値を抑制することがで
きる。この結果、消費電力を低減することができる。ボ
ルテージフォロワ回路４１７を挿入することで、低イン
ピーダンスの電圧（参照電圧Ｖｒｅｆ）を抵抗素子Ｒ１
〜Ｒ４に供給できる。これにより、抵抗素子Ｒ１〜Ｒ４
において上限電圧ＶＨと下限電圧ＶＬとの差を確実に一
定に保つことができる。なお、調整回路４１６内のボル
テージフォロワ回路４１７を省いても、動作上、問題を
生じることはない。
【０１３３】セレクタ回路２０は、抵抗分割回路４１２
から出力される複数の階調表示用アナログ電圧（基準電
圧Ｖ+0〜Ｖ+63）、抵抗分割回路４１３から出力される
複数の階調表示用アナログ電圧（基準電圧Ｖ-63〜
Ｖ-0）の何れか一方の組を、前記液晶駆動出力の極性反
転用端子ＰＬＯから供給される極性反転用信号ＲＥＶの
極性に応じて選択し、ＤＡ変換回路１８へ出力させるも
のである。
から出力される複数の階調表示用アナログ電圧（基準電
圧Ｖ+0〜Ｖ+63）、抵抗分割回路４１３から出力される
複数の階調表示用アナログ電圧（基準電圧Ｖ-63〜
Ｖ-0）の何れか一方の組を、前記液晶駆動出力の極性反
転用端子ＰＬＯから供給される極性反転用信号ＲＥＶの
極性に応じて選択し、ＤＡ変換回路１８へ出力させるも
のである。
【０１３４】この基準電圧は、出力回路３８を介して、
各液晶駆動電圧出力端子４０（以下、単に出力端子と記
載する）から液晶パネル１の各ソース信号線３４へ出力
される。出力回路３８は、後述する差動増幅回路を用い
たボルテージフォロワ回路で構成される。
各液晶駆動電圧出力端子４０（以下、単に出力端子と記
載する）から液晶パネル１の各ソース信号線３４へ出力
される。出力回路３８は、後述する差動増幅回路を用い
たボルテージフォロワ回路で構成される。
【０１３５】セレクタ回路２０は、極性反転用信号ＲＥ
Ｖによって制御される１つのアナログスイッチ（図示な
し）により構成されている。セレクタ回路２０は、液晶
駆動電圧出力端子の１出力毎に前記、正極性に対応した
抵抗分割回路４１２からの印加電圧＋Ｖ0〜＋Ｖ63若し
くは負極性に対応した抵抗分割回路４１３からの印加電
圧−Ｖ0〜−Ｖ63のどちらか一方を極性反転用端子ＰＬ
Ｏから供給される極性反転用信号ＲＥＶの“Ｈｉｇｈ”
レベル若しくは“Ｌｏｗ”レベルに応じて選択し、ＤＡ
変換回路１８へ出力させる。なお、該アナログスイッチ
は、印加電圧“Ｈｉｇｈ”レベルがアナログスイッチの
ゲートに印加されることによって導通状態となるように
構成されている。
Ｖによって制御される１つのアナログスイッチ（図示な
し）により構成されている。セレクタ回路２０は、液晶
駆動電圧出力端子の１出力毎に前記、正極性に対応した
抵抗分割回路４１２からの印加電圧＋Ｖ0〜＋Ｖ63若し
くは負極性に対応した抵抗分割回路４１３からの印加電
圧−Ｖ0〜−Ｖ63のどちらか一方を極性反転用端子ＰＬ
Ｏから供給される極性反転用信号ＲＥＶの“Ｈｉｇｈ”
レベル若しくは“Ｌｏｗ”レベルに応じて選択し、ＤＡ
変換回路１８へ出力させる。なお、該アナログスイッチ
は、印加電圧“Ｈｉｇｈ”レベルがアナログスイッチの
ゲートに印加されることによって導通状態となるように
構成されている。
【０１３６】下記の表１に、前記の極性反転用信号ＲＥ
Ｖとセレクタ回路２０にて選択される印加電圧の関係を
示す。
Ｖとセレクタ回路２０にて選択される印加電圧の関係を
示す。
【０１３７】
【表１】
【０１３８】ＤＡ変換回路１８は、階調電圧発生回路１
７から供給される各種階調表示用電圧（アナログ電圧）
から、レベルシフタ回路１６にてレベル変換された表示
データに応じたアナログ電圧を１つ選択する。
７から供給される各種階調表示用電圧（アナログ電圧）
から、レベルシフタ回路１６にてレベル変換された表示
データに応じたアナログ電圧を１つ選択する。
【０１３９】この階調表示を表すアナログ電圧は、出力
回路１９を介して、各液晶駆動電圧出力端子２２（以
下、単に出力端子と記載する）から液晶パネルの各ソー
ス信号線へ出力される。出力回路１９は、差動増幅回路
を用いたボルテージフォロワ回路で構成されるものであ
る。
回路１９を介して、各液晶駆動電圧出力端子２２（以
下、単に出力端子と記載する）から液晶パネルの各ソー
ス信号線へ出力される。出力回路１９は、差動増幅回路
を用いたボルテージフォロワ回路で構成されるものであ
る。
【０１４０】ＤＡ変換回路１８および出力回路１９とし
ては、先に説明した従来の構成と同様に、図１７に示す
ＤＡ変換回路１０１６および出力回路１０１７が好適に
用いられる。ＤＡ変換回路１０１６および出力回路１０
１７については、前述した通りであるため、ここではそ
の説明を省略する。
ては、先に説明した従来の構成と同様に、図１７に示す
ＤＡ変換回路１０１６および出力回路１０１７が好適に
用いられる。ＤＡ変換回路１０１６および出力回路１０
１７については、前述した通りであるため、ここではそ
の説明を省略する。
【０１４１】対向電極駆動回路２１は、図８に示す通
り、電源電圧をバッファする第２のバッファとして、差
動増幅回路２１ａを用いたボルテージフォロワ回路（第
２のバッファ）２１ｂを内蔵している。対向電極駆動回
路２１は、極性反転用端子ＰＬＯから供給される極性反
転用信号ＲＥＶを、ボルテージフォロワ回路２１ｂで低
インピーダンス変換を行った上で、液晶パネル１の対向
電極７に対向電極駆動電圧Ｖｃｏｍとして出力する。
り、電源電圧をバッファする第２のバッファとして、差
動増幅回路２１ａを用いたボルテージフォロワ回路（第
２のバッファ）２１ｂを内蔵している。対向電極駆動回
路２１は、極性反転用端子ＰＬＯから供給される極性反
転用信号ＲＥＶを、ボルテージフォロワ回路２１ｂで低
インピーダンス変換を行った上で、液晶パネル１の対向
電極７に対向電極駆動電圧Ｖｃｏｍとして出力する。
【０１４２】なお、上記説明においては、対向電極駆動
回路２１として、オペアンプ（演算増幅器）によるボル
テージフォロワ回路２１ｂを備える例を挙げたが、この
構成に限定されるものではない。例えば、他の構成の対
向電極駆動回路２１として、極性反転用信号ＲＥＶをレ
ベルシフタ回路（例えば、ソースドライバ２内のレベル
シフタ回路１６と同じ回路）にて一旦、液晶駆動電圧に
レベルシフトさせた後、出力バッファ回路（ボルテージ
フォロワ回路）を介して出力させることで同様の効果を
実現できることは言うまでもない。また、ボルテージフ
ォロワ回路２１ｂを用いて電圧レベルを保ったまま低イ
ンピーダンス変換するのではなく、差動増幅回路を反転
増幅回路や非反転増幅回路として用いて、入力信号（電
圧レベル）を増幅しても良い。
回路２１として、オペアンプ（演算増幅器）によるボル
テージフォロワ回路２１ｂを備える例を挙げたが、この
構成に限定されるものではない。例えば、他の構成の対
向電極駆動回路２１として、極性反転用信号ＲＥＶをレ
ベルシフタ回路（例えば、ソースドライバ２内のレベル
シフタ回路１６と同じ回路）にて一旦、液晶駆動電圧に
レベルシフトさせた後、出力バッファ回路（ボルテージ
フォロワ回路）を介して出力させることで同様の効果を
実現できることは言うまでもない。また、ボルテージフ
ォロワ回路２１ｂを用いて電圧レベルを保ったまま低イ
ンピーダンス変換するのではなく、差動増幅回路を反転
増幅回路や非反転増幅回路として用いて、入力信号（電
圧レベル）を増幅しても良い。
【０１４３】以上のように、本実施形態に係る階調電圧
発生回路１７では、外付けにて１つの入力端子Ｖｒｅｆ
に接続された電子ボリューム６からの参照電圧Ｖｒｅｆ
を基に、階調表示用の６４段階の基準電圧Ｖ+0〜Ｖ+63
またはＶ-63〜Ｖ-0の範囲（階調表示用アナログ電圧の
振幅電圧値）を、上限電圧ＶＨおよび下限電圧により、
一定の電圧幅で、かつ、容易に上下に調整可能である。
発生回路１７では、外付けにて１つの入力端子Ｖｒｅｆ
に接続された電子ボリューム６からの参照電圧Ｖｒｅｆ
を基に、階調表示用の６４段階の基準電圧Ｖ+0〜Ｖ+63
またはＶ-63〜Ｖ-0の範囲（階調表示用アナログ電圧の
振幅電圧値）を、上限電圧ＶＨおよび下限電圧により、
一定の電圧幅で、かつ、容易に上下に調整可能である。
【０１４４】さらに、階調表示用の６４段階の基準電圧
Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0を容易に調整することが
できることから、液晶パネル１の特性や液晶材料の種類
等に応じてγ補正特性（γ特性）をγ補正値電圧範囲内
で容易に変更することができる。より詳細に説明する
と、まず、上述したように、γ補正を行う場合の液晶駆
動出力電圧の折れ線特性は、液晶材料の種類や液晶パネ
ルの画素数によって異なるものであるが、階調値が等し
ければ、その特性曲線における各階調間での電圧比は等
しいものとなる。このため、理論的には、階調電圧発生
回路１７における上限電圧ＶＨおよび下限電圧ＶＬの電
圧値を調整すれば、所望のγ補正を行うことができる。
そして、階調電圧発生回路１７では、その外部から入力
される参照電圧Ｖｒｅｆに応じて上限電圧ＶＨおよび下
限電圧ＶＬが任意の電圧値を持つ直流電圧に調整される
ので、抵抗分割回路４１２・４１３でのバイアス値(階
調表示用アナログ電圧値)は、参照電圧Ｖｒｅｆに応じ
て調整される。したがって、本実施形態の構成では、参
照電圧Ｖｒｅｆの調整のみでγ補正特性（γ特性）を容
易に変更することができる。
Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0を容易に調整することが
できることから、液晶パネル１の特性や液晶材料の種類
等に応じてγ補正特性（γ特性）をγ補正値電圧範囲内
で容易に変更することができる。より詳細に説明する
と、まず、上述したように、γ補正を行う場合の液晶駆
動出力電圧の折れ線特性は、液晶材料の種類や液晶パネ
ルの画素数によって異なるものであるが、階調値が等し
ければ、その特性曲線における各階調間での電圧比は等
しいものとなる。このため、理論的には、階調電圧発生
回路１７における上限電圧ＶＨおよび下限電圧ＶＬの電
圧値を調整すれば、所望のγ補正を行うことができる。
そして、階調電圧発生回路１７では、その外部から入力
される参照電圧Ｖｒｅｆに応じて上限電圧ＶＨおよび下
限電圧ＶＬが任意の電圧値を持つ直流電圧に調整される
ので、抵抗分割回路４１２・４１３でのバイアス値(階
調表示用アナログ電圧値)は、参照電圧Ｖｒｅｆに応じ
て調整される。したがって、本実施形態の構成では、参
照電圧Ｖｒｅｆの調整のみでγ補正特性（γ特性）を容
易に変更することができる。
【０１４５】したがって、本実施形態の構成によれば、
ソースドライバ２をいちいち作り換えることなく、液晶
材料や液晶パネル１の特性に合わせてγ特性（γ補正
量）を簡単に調整することができる。また、上限電圧Ｖ
Ｈと下限電圧ＶＬとの差が一定に保たれるので、表示パ
ネル１に表示される画像のコントラストを略一定に保つ
ことができる。そのため、コントラストが低下したり、
コントラストが高すぎてフリッカ（画面のちらつき）が
知覚され易くなったりすることを回避しながら、表示パ
ネル１の特性に応じたγ特性の調整が容易に行える。
ソースドライバ２をいちいち作り換えることなく、液晶
材料や液晶パネル１の特性に合わせてγ特性（γ補正
量）を簡単に調整することができる。また、上限電圧Ｖ
Ｈと下限電圧ＶＬとの差が一定に保たれるので、表示パ
ネル１に表示される画像のコントラストを略一定に保つ
ことができる。そのため、コントラストが低下したり、
コントラストが高すぎてフリッカ（画面のちらつき）が
知覚され易くなったりすることを回避しながら、表示パ
ネル１の特性に応じたγ特性の調整が容易に行える。
【０１４６】すなわち、本実施形態の階調電圧発生回路
１７においては、抵抗分割回路４１２・４１３と調整回
路４１６との組み合わせによって、内部で１つの参照電
圧Ｖｒｅｆから、階調表示用の６４段階の基準電圧Ｖ+0
〜Ｖ+63またはＶ-63〜Ｖ-0を生成することができる。し
たがって、図１５に示す従来の階調表示基準電圧発生回
路１０１９のように９個の中間調電圧入力端子Ｖ０〜Ｖ
６４を設ける必要がなく、外部から参照電圧Ｖｒｅｆを
入力するための１つの参照電圧入力端子Ｖｒｅｆ（およ
び電源電圧ＶＣＣを入力するための端子）を設けるだけ
でよい。したがって、階調電圧発生回路１７の端子数お
よび回路規模を低減できるので、階調電圧発生回路１７
を小型化が図れると共に、製造コストを抑制できる。ま
た、階調電圧発生回路１７の構成が簡素化することで、
ソースドライバ２が簡単な回路となり、１チップ化が容
易となる。
１７においては、抵抗分割回路４１２・４１３と調整回
路４１６との組み合わせによって、内部で１つの参照電
圧Ｖｒｅｆから、階調表示用の６４段階の基準電圧Ｖ+0
〜Ｖ+63またはＶ-63〜Ｖ-0を生成することができる。し
たがって、図１５に示す従来の階調表示基準電圧発生回
路１０１９のように９個の中間調電圧入力端子Ｖ０〜Ｖ
６４を設ける必要がなく、外部から参照電圧Ｖｒｅｆを
入力するための１つの参照電圧入力端子Ｖｒｅｆ（およ
び電源電圧ＶＣＣを入力するための端子）を設けるだけ
でよい。したがって、階調電圧発生回路１７の端子数お
よび回路規模を低減できるので、階調電圧発生回路１７
を小型化が図れると共に、製造コストを抑制できる。ま
た、階調電圧発生回路１７の構成が簡素化することで、
ソースドライバ２が簡単な回路となり、１チップ化が容
易となる。
【０１４７】さらに、階調電圧発生回路１７を備える本
実施形態の液晶表示装置においては、中間調基準電圧
（基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0）を内部で発
生させるため、階調電圧発生回路１７の外部から中間調
基準電圧を供給する必要がない。それゆえ、液晶表示装
置における電圧供給部の構成を簡素化でき、小型化が図
れると共に、製造コストを抑えることができる。また、
１つの参照電圧Ｖｒｅｆを電子ボリューム６で調整する
ことにより、階調表示用の６４段階の基準電圧Ｖ +0〜Ｖ
+63またはＶ-63〜Ｖ-0を容易に調整することができるの
で、参照電圧Ｖｒｅｆを調整するための構成も簡素化で
き、小型化が図れると共に、製造コストを抑えることが
できる。
実施形態の液晶表示装置においては、中間調基準電圧
（基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0）を内部で発
生させるため、階調電圧発生回路１７の外部から中間調
基準電圧を供給する必要がない。それゆえ、液晶表示装
置における電圧供給部の構成を簡素化でき、小型化が図
れると共に、製造コストを抑えることができる。また、
１つの参照電圧Ｖｒｅｆを電子ボリューム６で調整する
ことにより、階調表示用の６４段階の基準電圧Ｖ +0〜Ｖ
+63またはＶ-63〜Ｖ-0を容易に調整することができるの
で、参照電圧Ｖｒｅｆを調整するための構成も簡素化で
き、小型化が図れると共に、製造コストを抑えることが
できる。
【０１４８】また、本実施形態に係る表示駆動装置とし
てのソース駆動回路２Ａは、ソース線を駆動する回路と
対向電極駆動回路２１とが１チップ（ソースドライバ
２）で構成されたものであるため、更なる小型化が図ら
れている。それゆえ、さらに小型の液晶駆動回路および
液晶駆動装置の提供を実現することができる。
てのソース駆動回路２Ａは、ソース線を駆動する回路と
対向電極駆動回路２１とが１チップ（ソースドライバ
２）で構成されたものであるため、更なる小型化が図ら
れている。それゆえ、さらに小型の液晶駆動回路および
液晶駆動装置の提供を実現することができる。
【０１４９】また、本実施形態に係る表示装置としての
液晶表示装置では、参照電圧Ｖｒｅｆを基準電圧入力端
子Ｖｒｅｆに供給すると共に基準電圧Ｖｒｅｆを調整す
るための電子ボリューム６を階調電圧発生回路１７に対
して外付けしている。これにより、階調電圧発生回路１
７における液晶駆動電源５を新規に作り換えることなく
γ補正値を容易に調整できる。
液晶表示装置では、参照電圧Ｖｒｅｆを基準電圧入力端
子Ｖｒｅｆに供給すると共に基準電圧Ｖｒｅｆを調整す
るための電子ボリューム６を階調電圧発生回路１７に対
して外付けしている。これにより、階調電圧発生回路１
７における液晶駆動電源５を新規に作り換えることなく
γ補正値を容易に調整できる。
【０１５０】また、本実施形態では、抵抗分割回路４１
２・４１３と調整回路４１６との間に、上限電圧ＶＨお
よび下限電圧ＶＬをバッファするバッファ回路４１１を
設けている。液晶表示負荷（画素）は容量性負荷である
ため、階調表示用アナログ電圧（基準電圧Ｖ+0〜Ｖ+63
またはＶ-63〜Ｖ-0）の各レベルの安定度が特に重要で
ある。本実施形態では、上限電圧ＶＨおよび下限電圧Ｖ
Ｌを、バッファ回路４１１を介して、抵抗分割回路４１
２・４１３における最大電圧ＶＨおよび最小電圧ＶＬが
入力されるラインの抵抗に入力しているので、入力電圧
を低インピーダンス変換して容量負荷への充放電時の電
圧変動をなくし、階調表示用アナログ電圧の安定化を実
現することができる。また、抵抗分割回路４１２・４１
３に流れる電流値を抑えることができ、消費電力を低減
できる。なお、バッファ回路４１１の追加は、大きな消
費電力の増大を招くものではない。
２・４１３と調整回路４１６との間に、上限電圧ＶＨお
よび下限電圧ＶＬをバッファするバッファ回路４１１を
設けている。液晶表示負荷（画素）は容量性負荷である
ため、階調表示用アナログ電圧（基準電圧Ｖ+0〜Ｖ+63
またはＶ-63〜Ｖ-0）の各レベルの安定度が特に重要で
ある。本実施形態では、上限電圧ＶＨおよび下限電圧Ｖ
Ｌを、バッファ回路４１１を介して、抵抗分割回路４１
２・４１３における最大電圧ＶＨおよび最小電圧ＶＬが
入力されるラインの抵抗に入力しているので、入力電圧
を低インピーダンス変換して容量負荷への充放電時の電
圧変動をなくし、階調表示用アナログ電圧の安定化を実
現することができる。また、抵抗分割回路４１２・４１
３に流れる電流値を抑えることができ、消費電力を低減
できる。なお、バッファ回路４１１の追加は、大きな消
費電力の増大を招くものではない。
【０１５１】図９に、極性反転用信号ＲＥＶと、対向電
極駆動電圧Ｖｃｏｍと、ソースドライバ出力端子からの
正極性および負極性による階調表示用アナログ電圧との
関係を示す。
極駆動電圧Ｖｃｏｍと、ソースドライバ出力端子からの
正極性および負極性による階調表示用アナログ電圧との
関係を示す。
【０１５２】負極性出力期間の場合には、図９に５本の
実線および破線で示すように、階調表示用アナログ電圧
として、電圧ＶＬに近い００階調（１６進表示；１０進
表示では０階調）表示用電圧（階調表示用最下位電圧）
から電圧ＶＨに近い３Ｆ階調（１６進表示；１０進表示
では６３階調）表示用電圧（階調表示用最上位電圧）ま
での各階調表示用電圧が出力される。一方、正極性出力
期間の場合には、図９に５本の実線および破線で示すよ
うに、電圧ＶＬに近い３Ｆ階調表示用電圧から電圧ＶＨ
に近い００階調表示用電圧までの各階調表示用電圧が出
力される。そして、各階調表示電圧と対向電極駆動電圧
Ｖｃｏｍとの差が実効電圧として液晶に印加され、階調
表示がなされる。
実線および破線で示すように、階調表示用アナログ電圧
として、電圧ＶＬに近い００階調（１６進表示；１０進
表示では０階調）表示用電圧（階調表示用最下位電圧）
から電圧ＶＨに近い３Ｆ階調（１６進表示；１０進表示
では６３階調）表示用電圧（階調表示用最上位電圧）ま
での各階調表示用電圧が出力される。一方、正極性出力
期間の場合には、図９に５本の実線および破線で示すよ
うに、電圧ＶＬに近い３Ｆ階調表示用電圧から電圧ＶＨ
に近い００階調表示用電圧までの各階調表示用電圧が出
力される。そして、各階調表示電圧と対向電極駆動電圧
Ｖｃｏｍとの差が実効電圧として液晶に印加され、階調
表示がなされる。
【０１５３】なお、本実施形態の構成は、抵抗分割回路
（４１２・４１３）を２つの抵抗分割回路４１２・４１
３に分割し、これらを切り替えるアナログスイッチＳＡ
・ＳＢを設けていたが、抵抗分割回路を２つに分割せ
ず、アナログスイッチＳＡ・ＳＢを省略することも可能
である。但し、前述したように抵抗分割回路４１２・４
１３に流れる貫通電流を低減するためには、抵抗分割回
路（４１２・４１３）を２つの抵抗分割回路４１２・４
１３に分割し、これらを切り替えるアナログスイッチＳ
Ａ・ＳＢを設けることが好ましい。また、バッファ回路
（第１のバッファ）４１１を省略しても、消費電力は増
大するものの、γ補正値を容易に調整できるという効果
は得られる。
（４１２・４１３）を２つの抵抗分割回路４１２・４１
３に分割し、これらを切り替えるアナログスイッチＳＡ
・ＳＢを設けていたが、抵抗分割回路を２つに分割せ
ず、アナログスイッチＳＡ・ＳＢを省略することも可能
である。但し、前述したように抵抗分割回路４１２・４
１３に流れる貫通電流を低減するためには、抵抗分割回
路（４１２・４１３）を２つの抵抗分割回路４１２・４
１３に分割し、これらを切り替えるアナログスイッチＳ
Ａ・ＳＢを設けることが好ましい。また、バッファ回路
（第１のバッファ）４１１を省略しても、消費電力は増
大するものの、γ補正値を容易に調整できるという効果
は得られる。
【０１５４】〔実施の形態２〕本実施の他の実施形態を
図１０ないし図１２と図２２とに基づいて以下に説明す
る。
図１０ないし図１２と図２２とに基づいて以下に説明す
る。
【０１５５】本実施形態の発明は、実施の形態１の階調
電圧発生回路１７および対向電極駆動回路２１について
更なる低消費電力化を図ることを目的としている。
電圧発生回路１７および対向電極駆動回路２１について
更なる低消費電力化を図ることを目的としている。
【０１５６】本実施形態に係る表示駆動装置としてのソ
ースドライバ２は、図１０に示すように、実施の形態１
のソースドライバ２に対して、“Ｈｉｇｈ”レベルまた
は“Ｌｏｗ”レベルの電圧レベルを持つ制御信号ＣＴＲ
が印加される制御端子ＣＴＲを新たに追加し、、階調電
圧発生回路１７をこの制御信号ＣＴＲに基づいて各部の
動作を制御するように変更した階調電圧発生回路４１と
し、対向電極駆動回路２１をこの制御信号ＣＴＲに基づ
いて各部の動作を制御するように変更した対向電極駆動
回路４２とした点以外は実施の形態１のソースドライバ
２と同一の構成を備えている。
ースドライバ２は、図１０に示すように、実施の形態１
のソースドライバ２に対して、“Ｈｉｇｈ”レベルまた
は“Ｌｏｗ”レベルの電圧レベルを持つ制御信号ＣＴＲ
が印加される制御端子ＣＴＲを新たに追加し、、階調電
圧発生回路１７をこの制御信号ＣＴＲに基づいて各部の
動作を制御するように変更した階調電圧発生回路４１と
し、対向電極駆動回路２１をこの制御信号ＣＴＲに基づ
いて各部の動作を制御するように変更した対向電極駆動
回路４２とした点以外は実施の形態１のソースドライバ
２と同一の構成を備えている。
【０１５７】制御端子ＣＴＲに印加される制御信号ＣＴ
Ｒが“Ｈｉｇｈ”レベルおよび“Ｌｏｗ”レベルのいず
れであるかに応じて、階調電圧発生回路４１内におけ
る、バッファ回路４１１のボルテージフォロワ回路４１
４・４１５、調整回路４１６のボルテージフォロワ回路
４１７、および対向電極駆動回路４１のボルテージフォ
ロワ回路４１ｂ（ボルテージフォロワ回路２１ｂと同様
のもの）が動作または停止するように構成される。
Ｒが“Ｈｉｇｈ”レベルおよび“Ｌｏｗ”レベルのいず
れであるかに応じて、階調電圧発生回路４１内におけ
る、バッファ回路４１１のボルテージフォロワ回路４１
４・４１５、調整回路４１６のボルテージフォロワ回路
４１７、および対向電極駆動回路４１のボルテージフォ
ロワ回路４１ｂ（ボルテージフォロワ回路２１ｂと同様
のもの）が動作または停止するように構成される。
【０１５８】ボルテージフォロワ回路４１４・４１５・
４１７・２１ｂの各々として使用可能なオペアンプの一
例を以下に説明する。
４１７・２１ｂの各々として使用可能なオペアンプの一
例を以下に説明する。
【０１５９】このオペアンプは、制御信号ＣＴＲが“Ｈ
ｉｇｈ”レベルである通常の駆動時には差動増幅回路と
して動作する一方、制御信号ＣＴＲが“Ｌｏｗ”レベル
であるときには、出力がハイインピーダンス状態とな
り、停止状態となる。
ｉｇｈ”レベルである通常の駆動時には差動増幅回路と
して動作する一方、制御信号ＣＴＲが“Ｌｏｗ”レベル
であるときには、出力がハイインピーダンス状態とな
り、停止状態となる。
【０１６０】図２２に示すように、オペアンプ３８１で
は、ＤＩＳ端子には制御信号ＣＴＲが入力され、ＤＩＳ
Ｎ端子には、図示しないインバータ回路を介して反転さ
れた制御信号ＣＴＲが入力されている。また、図２２中
のＶＢは、動作点を決める差動対を流れる定電流値を設
定する電圧入力端子である。
は、ＤＩＳ端子には制御信号ＣＴＲが入力され、ＤＩＳ
Ｎ端子には、図示しないインバータ回路を介して反転さ
れた制御信号ＣＴＲが入力されている。また、図２２中
のＶＢは、動作点を決める差動対を流れる定電流値を設
定する電圧入力端子である。
【０１６１】オペアンプ３８１では、制御信号ＣＴＲが
Ｈｉｇｈレベル（Ｖｄｄレベル）の時、ＮｃｈＭＯＳト
ランジスタ３８１１・３８１２がＯＮ状態となり、動作
電流が供給されると共に、ＮｃｈＭＯＳトランジスタ３
８１３およびＰｃｈＭＯＳトランジスタ３８１４はＯＦ
Ｆ状態となることから通常の差動増幅回路として動作す
る。
Ｈｉｇｈレベル（Ｖｄｄレベル）の時、ＮｃｈＭＯＳト
ランジスタ３８１１・３８１２がＯＮ状態となり、動作
電流が供給されると共に、ＮｃｈＭＯＳトランジスタ３
８１３およびＰｃｈＭＯＳトランジスタ３８１４はＯＦ
Ｆ状態となることから通常の差動増幅回路として動作す
る。
【０１６２】逆に、制御信号ＣＴＲがＬｏｗレベル（Ｇ
ＮＤレベル）の時、ＮｃｈＭＯＳトランジスタ３８１１
・３８１２がＯＦＦ状態となり、動作電流の供給が停止
されると共に、ＮｃｈＭＯＳトランジスタ３８１３およ
びＰｃｈＭＯＳトランジスタ３８１４はＯＮ状態とな
る。このことから、出力段のＮｃｈＭＯＳトランジスタ
３８１５とＰｃｈＭＯＳトランジスタ３８１６とをＯＦ
Ｆ状態、つまり、出力をハイインピーダンス状態にす
る。
ＮＤレベル）の時、ＮｃｈＭＯＳトランジスタ３８１１
・３８１２がＯＦＦ状態となり、動作電流の供給が停止
されると共に、ＮｃｈＭＯＳトランジスタ３８１３およ
びＰｃｈＭＯＳトランジスタ３８１４はＯＮ状態とな
る。このことから、出力段のＮｃｈＭＯＳトランジスタ
３８１５とＰｃｈＭＯＳトランジスタ３８１６とをＯＦ
Ｆ状態、つまり、出力をハイインピーダンス状態にす
る。
【０１６３】ボルテージフォロワ回路４１４・４１５・
４１７・４２ｂとしてオペアンプ３８１を用いた場合、
オペアンプ３８１の動作としては、まず、１水平同期期
間内に、該アナログスイッチのゲートに接続されたＤＩ
Ｓ端子（制御端子ＣＴＲ）に“Ｈｉｇｈ”レベルの制御
信号ＣＴＲが供給されると動作状態となる。これによ
り、通常通り、階調電圧発生回路４１内における、バッ
ファ回路４１１、調整回路４１６のボルテージフォロワ
回路４１７、および対向電極駆動回路４１の各々のオペ
アンプ３８１（ボルテージフォロワ回路４１４・４１５
・４１７・４２ｂ）が動作される。
４１７・４２ｂとしてオペアンプ３８１を用いた場合、
オペアンプ３８１の動作としては、まず、１水平同期期
間内に、該アナログスイッチのゲートに接続されたＤＩ
Ｓ端子（制御端子ＣＴＲ）に“Ｈｉｇｈ”レベルの制御
信号ＣＴＲが供給されると動作状態となる。これによ
り、通常通り、階調電圧発生回路４１内における、バッ
ファ回路４１１、調整回路４１６のボルテージフォロワ
回路４１７、および対向電極駆動回路４１の各々のオペ
アンプ３８１（ボルテージフォロワ回路４１４・４１５
・４１７・４２ｂ）が動作される。
【０１６４】一方、ＤＩＳ端子（制御端子ＣＴＲ）に印
加電圧“Ｌｏｗ”レベルが供給されると、階調電圧発生
回路４１内における、バッファ回路４１１、調整回路４
１６のボルテージフォロワ回路４１７、および対向電極
駆動回路４１の各々のオペアンプ３８１（ボルテージフ
ォロワ回路４１４・４１５・４１７・４２ｂ）が停止さ
れる。非動作時はオペアンプ３８１（ボルテージフォロ
ワ回路４１４・４１５・４１７・４２ｂ）内の消費電流
はカットされ、出力段はハイインピーダンス状態とな
る。
加電圧“Ｌｏｗ”レベルが供給されると、階調電圧発生
回路４１内における、バッファ回路４１１、調整回路４
１６のボルテージフォロワ回路４１７、および対向電極
駆動回路４１の各々のオペアンプ３８１（ボルテージフ
ォロワ回路４１４・４１５・４１７・４２ｂ）が停止さ
れる。非動作時はオペアンプ３８１（ボルテージフォロ
ワ回路４１４・４１５・４１７・４２ｂ）内の消費電流
はカットされ、出力段はハイインピーダンス状態とな
る。
【０１６５】図１１、図１２に、上記で説明した階調電
圧発生回路４１並びに対向電極駆動回路４２の一例を示
す。
圧発生回路４１並びに対向電極駆動回路４２の一例を示
す。
【０１６６】ボルテージフォロワ回路４１４・４１５・
４１７・４２ｂの動作／非動作の切替えは、例えば以下
のように行うことが好適である。例えば、一定時間ＴＩ
（ＴＩは、１水平期間内の値とする）が経過し、画素容
量（液晶）への充放電が終了すると、ボルテージフォロ
ワ回路４１４・４１５・４１７・４２ｂの動作が停止状
態となる制御信号を入力する、垂直同期ブランキング期
間においてボルテージフォロワ回路４１４・４１５・４
１７・２１ｂの動作を停止する、などの制御によってボ
ルテージフォロワ回路４１４・４１５・４１７・４２ｂ
における消費電力を低減できる。
４１７・４２ｂの動作／非動作の切替えは、例えば以下
のように行うことが好適である。例えば、一定時間ＴＩ
（ＴＩは、１水平期間内の値とする）が経過し、画素容
量（液晶）への充放電が終了すると、ボルテージフォロ
ワ回路４１４・４１５・４１７・４２ｂの動作が停止状
態となる制御信号を入力する、垂直同期ブランキング期
間においてボルテージフォロワ回路４１４・４１５・４
１７・２１ｂの動作を停止する、などの制御によってボ
ルテージフォロワ回路４１４・４１５・４１７・４２ｂ
における消費電力を低減できる。
【０１６７】あるいは、携帯電話等、携帯機器に使用す
る液晶表示装置において、待ちうけ時間時や、待ちうけ
時間時に走査信号を止めてＴＦＴをオフさせ電荷を保持
状態にしている時にボルテージフォロワ回路４１４・４
１５・４１７・４２ｂの動作を停止することも効果があ
る。これによっても、消費電力を低減できる。
る液晶表示装置において、待ちうけ時間時や、待ちうけ
時間時に走査信号を止めてＴＦＴをオフさせ電荷を保持
状態にしている時にボルテージフォロワ回路４１４・４
１５・４１７・４２ｂの動作を停止することも効果があ
る。これによっても、消費電力を低減できる。
【０１６８】
【発明の効果】本発明の表示駆動装置は、以上のよう
に、階調数分の基準電圧を発生させる階調電圧発生器
と、上記基準電圧の中から表示データに応じた基準電圧
を選択して階調表示用電圧として出力するデジタル−ア
ナログ変換器とを備え、上記階調電圧発生器は、上限電
圧と下限電圧との間の電圧値を有する階調数分の基準電
圧を発生させる基準電圧発生器と、上記上限電圧および
下限電圧を発生させる上限・下限電圧発生器とを備え、
上限・下限電圧発生器は、外部の電圧調整器で調整され
た入力電圧が入力され、上限電圧および下限電圧の両方
を同一の入力電圧に基づいて変化させるようになってい
る構成である。
に、階調数分の基準電圧を発生させる階調電圧発生器
と、上記基準電圧の中から表示データに応じた基準電圧
を選択して階調表示用電圧として出力するデジタル−ア
ナログ変換器とを備え、上記階調電圧発生器は、上限電
圧と下限電圧との間の電圧値を有する階調数分の基準電
圧を発生させる基準電圧発生器と、上記上限電圧および
下限電圧を発生させる上限・下限電圧発生器とを備え、
上限・下限電圧発生器は、外部の電圧調整器で調整され
た入力電圧が入力され、上限電圧および下限電圧の両方
を同一の入力電圧に基づいて変化させるようになってい
る構成である。
【０１６９】上記構成によれば、外部の電圧調整器で入
力電圧を調整することにより、表示駆動装置をいちいち
作り換えることなく、表示パネルの特性に合わせて表示
装置のγ特性を簡単に調整することができるという効果
が得られる。また、上記構成では、共通の外部電圧で上
限電圧および下限電圧を調整し、基準電圧の範囲を調整
することができるため、外部から供給する電圧が少なく
て済むので、入力端子の数を少なく抑えることができる
と共に、回路構成を簡素化することができるという効果
が得られる。
力電圧を調整することにより、表示駆動装置をいちいち
作り換えることなく、表示パネルの特性に合わせて表示
装置のγ特性を簡単に調整することができるという効果
が得られる。また、上記構成では、共通の外部電圧で上
限電圧および下限電圧を調整し、基準電圧の範囲を調整
することができるため、外部から供給する電圧が少なく
て済むので、入力端子の数を少なく抑えることができる
と共に、回路構成を簡素化することができるという効果
が得られる。
【０１７０】上記上限・下限電圧発生器は、上限電圧と
下限電圧との差を一定に保つように構成されていること
が好ましい。
下限電圧との差を一定に保つように構成されていること
が好ましい。
【０１７１】上記構成によれば、表示される画像のコン
トラストを略一定に保つことができるので、コントラス
トの低下や、過度なコントラストの上昇によるフリッカ
の発生を回避しながらγ特性の調整が容易に行える。
トラストを略一定に保つことができるので、コントラス
トの低下や、過度なコントラストの上昇によるフリッカ
の発生を回避しながらγ特性の調整が容易に行える。
【０１７２】上記上限・下限電圧発生器は、電源と接地
電位との間に直列接続された第１ないし第４の抵抗器で
構成され、第２の抵抗器と第３の抵抗器との間のノード
に外部の電圧調整器からの入力電圧が供給され、かつ、
第１の抵抗器と第２の抵抗器との間のノードに上限電
圧、第３の抵抗器と第４の抵抗器との間のノードに下限
電圧をそれぞれ発生させるようになっており、さらに、
第１の抵抗器の抵抗値をＲ１、第２の抵抗器の抵抗値を
Ｒ２、第４の抵抗器の抵抗値をＲ３、第３の抵抗器の抵
抗値をＲ４とすると、Ｒ１：Ｒ２＝Ｒ３：Ｒ４を満たす
ように抵抗値が設定されていることがさらに好ましい。
電位との間に直列接続された第１ないし第４の抵抗器で
構成され、第２の抵抗器と第３の抵抗器との間のノード
に外部の電圧調整器からの入力電圧が供給され、かつ、
第１の抵抗器と第２の抵抗器との間のノードに上限電
圧、第３の抵抗器と第４の抵抗器との間のノードに下限
電圧をそれぞれ発生させるようになっており、さらに、
第１の抵抗器の抵抗値をＲ１、第２の抵抗器の抵抗値を
Ｒ２、第４の抵抗器の抵抗値をＲ３、第３の抵抗器の抵
抗値をＲ４とすると、Ｒ１：Ｒ２＝Ｒ３：Ｒ４を満たす
ように抵抗値が設定されていることがさらに好ましい。
【０１７３】上記構成によれば、抵抗分割により、入力
電圧に応じた上限電圧および下限電圧を安定して生成す
ることができると共に、上限電圧と下限電圧との差を一
定に保つことが容易に実現できる。
電圧に応じた上限電圧および下限電圧を安定して生成す
ることができると共に、上限電圧と下限電圧との差を一
定に保つことが容易に実現できる。
【０１７４】本発明の表示駆動装置は、好ましくは、上
記基準電圧発生器は、階調数分の基準電圧を抵抗分割に
よって生成するものであり、上記上限・下限電圧発生器
と基準電圧発生器との間には、上限電圧および下限電圧
をバッファする第１のバッファが介在している構成であ
る。
記基準電圧発生器は、階調数分の基準電圧を抵抗分割に
よって生成するものであり、上記上限・下限電圧発生器
と基準電圧発生器との間には、上限電圧および下限電圧
をバッファする第１のバッファが介在している構成であ
る。
【０１７５】上記構成によれば、上限電圧および下限電
圧を低インピーダンス変換して基準電圧発生器に供給す
るので、表示パネルの画素への充放電時の電圧変動をな
くし、基準電圧の安定化を実現することができると共
に、基準電圧発生器に流れる電流値を抑えて、消費電力
を低減できる。
圧を低インピーダンス変換して基準電圧発生器に供給す
るので、表示パネルの画素への充放電時の電圧変動をな
くし、基準電圧の安定化を実現することができると共
に、基準電圧発生器に流れる電流値を抑えて、消費電力
を低減できる。
【０１７６】上記第１のバッファは、外部から供給され
る制御信号に応じて動作または停止することができるよ
うになっていてもよい。
る制御信号に応じて動作または停止することができるよ
うになっていてもよい。
【０１７７】上記構成によれば、第１のバッファの動作
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
【０１７８】本発明の表示駆動装置は、好ましくは、電
源から供給された電源電圧を用いて上記表示パネルの対
向電極を駆動するための対向電極駆動回路をさらに備
え、上記対向電極駆動回路は、電源電圧をバッファする
第２のバッファを備えており、上記第２のバッファは、
外部から供給される制御信号に応じて動作または停止す
ることができるようになっている構成である。
源から供給された電源電圧を用いて上記表示パネルの対
向電極を駆動するための対向電極駆動回路をさらに備
え、上記対向電極駆動回路は、電源電圧をバッファする
第２のバッファを備えており、上記第２のバッファは、
外部から供給される制御信号に応じて動作または停止す
ることができるようになっている構成である。
【０１７９】上記構成によれば、第２のバッファの動作
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
が不要であるときに第１のバッファによる動作を停止さ
せることによって、更なる低消費電力化を図ることがで
きる。
【０１８０】本発明の表示駆動装置は、好ましくは、上
記表示パネルの対向電極を駆動するための対向電極駆動
回路をさらに備え、少なくとも上記階調電圧発生器、デ
ジタル−アナログ変換器、および対向電極駆動回路が１
つの集積回路内に形成されている構成である。
記表示パネルの対向電極を駆動するための対向電極駆動
回路をさらに備え、少なくとも上記階調電圧発生器、デ
ジタル−アナログ変換器、および対向電極駆動回路が１
つの集積回路内に形成されている構成である。
【０１８１】上記構成によれば、従来はソースドライバ
ＩＣ内に形成されていた階調電圧発生器やデジタル−ア
ナログ変換器等と、従来はソースドライバＩＣとは別の
ＩＣに形成されていた対向駆動電極回路とを、１つのＩ
Ｃに形成したので、表示駆動装置を小型化できる。ま
た、これにより、表示装置の小型化が図れる。
ＩＣ内に形成されていた階調電圧発生器やデジタル−ア
ナログ変換器等と、従来はソースドライバＩＣとは別の
ＩＣに形成されていた対向駆動電極回路とを、１つのＩ
Ｃに形成したので、表示駆動装置を小型化できる。ま
た、これにより、表示装置の小型化が図れる。
【０１８２】本発明の表示駆動装置は、好ましくは、上
記基準電圧発生器が、階調数分の正極性の基準電圧を発
生させる正の基準電圧発生器と、階調数分の負極性の基
準電圧を発生させる負の基準電圧発生器とからなり、上
記階調電圧発生器が、上記階調表示用電圧の極性反転周
期にしたがって、正および負の基準電圧発生器のどちら
か一方を動作状態にし、他方を動作停止状態とする切替
器をさらに備える構成である。
記基準電圧発生器が、階調数分の正極性の基準電圧を発
生させる正の基準電圧発生器と、階調数分の負極性の基
準電圧を発生させる負の基準電圧発生器とからなり、上
記階調電圧発生器が、上記階調表示用電圧の極性反転周
期にしたがって、正および負の基準電圧発生器のどちら
か一方を動作状態にし、他方を動作停止状態とする切替
器をさらに備える構成である。
【０１８３】上記構成によれば、正および負の基準電圧
発生器のどちらか一方の動作が停止されるので、基準電
圧発生器に流れる貫通電流を抑制できる。それゆえ、消
費電力が低減された表示駆動装置を提供できる。
発生器のどちらか一方の動作が停止されるので、基準電
圧発生器に流れる貫通電流を抑制できる。それゆえ、消
費電力が低減された表示駆動装置を提供できる。
【０１８４】本発明の表示装置は、上記の課題を解決す
るために、前記の何れかの構成の表示駆動装置と、上記
表示駆動装置からデータ信号が入力されるデータ信号線
を含むアクティブマトリクス方式の表示パネルと上記表
示駆動装置に接続されたアクティブマトリクス方式の表
示パネルと上記入力電圧を表示駆動装置に供給すると共
に、入力電圧を調整可能な電圧調整器とを備えることを
特徴としている。
るために、前記の何れかの構成の表示駆動装置と、上記
表示駆動装置からデータ信号が入力されるデータ信号線
を含むアクティブマトリクス方式の表示パネルと上記表
示駆動装置に接続されたアクティブマトリクス方式の表
示パネルと上記入力電圧を表示駆動装置に供給すると共
に、入力電圧を調整可能な電圧調整器とを備えることを
特徴としている。
【０１８５】上記構成によれば、電圧調整器で入力電圧
を調整することにより、表示駆動装置をいちいち作り換
えることなく、表示パネルの特性に合わせて表示装置の
γ特性を簡単に調整することができるという効果が得ら
れる。また、上記構成では、電圧調整器による入力電圧
の調整のみで上限電圧および下限電圧の両方を調整でき
るため、上限電圧および下限電圧を別々に調整する電圧
調整器を設ける場合と比較して、構成を簡素化すること
ができると共に、γ特性の調整作業が容易になるという
効果が得られる。
を調整することにより、表示駆動装置をいちいち作り換
えることなく、表示パネルの特性に合わせて表示装置の
γ特性を簡単に調整することができるという効果が得ら
れる。また、上記構成では、電圧調整器による入力電圧
の調整のみで上限電圧および下限電圧の両方を調整でき
るため、上限電圧および下限電圧を別々に調整する電圧
調整器を設ける場合と比較して、構成を簡素化すること
ができると共に、γ特性の調整作業が容易になるという
効果が得られる。
【図１】本発明の実施の一形態に係るソースドライバが
備える階調電圧発生回路の回路構成を示す回路図であ
る。
備える階調電圧発生回路の回路構成を示す回路図であ
る。
【図２】本発明の実施の一形態に係る液晶表示装置の概
略の構成を示すブロック図である。
略の構成を示すブロック図である。
【図３】本発明の実施の一形態に係る液晶パネルの概略
の構成を示す回路図である。
の構成を示す回路図である。
【図４】液晶表示装置における液晶駆動波形の一例を示
す。
す。
【図５】液晶表示装置における液晶駆動波形の他の一例
を示す。
を示す。
【図６】本発明の実施の一形態に係るソースドライバの
概略の構成を示すブロック図である。
概略の構成を示すブロック図である。
【図７】図１の階調電圧発生回路内における調整回路の
部分の構成を示す回路図である。
部分の構成を示す回路図である。
【図８】図６のソースドライバにおける対向電極駆動回
路の回路構成を示す回路図である。
路の回路構成を示す回路図である。
【図９】極性反転用信号と、対向電極駆動電圧と、ソー
スドライバ出力端子からの正極性および負極性による階
調表示用アナログ電圧との関係を示す図である。
スドライバ出力端子からの正極性および負極性による階
調表示用アナログ電圧との関係を示す図である。
【図１０】本発明の他の実施の形態に係るソースドライ
バの概略の構成を示すブロック図である。
バの概略の構成を示すブロック図である。
【図１１】図１０のソースドライバにおける階調電圧発
生回路の回路構成を示す回路図である。
生回路の回路構成を示す回路図である。
【図１２】図１０のソースドライバにおける対向電極駆
動回路の回路構成を示す回路図である。
動回路の回路構成を示す回路図である。
【図１３】従来の液晶表示装置の概略のブロック構成例
を示す。
を示す。
【図１４】従来のソースドライバの概略の構成を示すブ
ロック図である。
ロック図である。
【図１５】従来のソースドライバが含む基準電圧発生回
路の概略の構成を示す。
路の概略の構成を示す。
【図１６】図１５の基準電圧発生回路が含む抵抗分割回
路を構成する詳細な説明図を示す。
路を構成する詳細な説明図を示す。
【図１７】従来のソースドライバが含むＤＡ変換回路と
出力回路の概略の構成を示す。
出力回路の概略の構成を示す。
【図１８】γ補正を行った場合における、階調表示デー
タと液晶駆動出力電圧との関係を示す。
タと液晶駆動出力電圧との関係を示す。
【図１９】走査信号を示すタイミングチャートである。
【図２０】走査信号と、データ信号と、対向電極に印加
される電圧とのタイミングチャートである。
される電圧とのタイミングチャートである。
【図２１】（ａ）は、液晶表示装置がライン反転駆動法
を用いて駆動される場合における、或るフレームにおけ
る各画素内の電流の極性を示す図である。（ｂ）は、
（ａ）のフレームに続く次のフレームにおける各画素内
の電流の極性を示す図である。
を用いて駆動される場合における、或るフレームにおけ
る各画素内の電流の極性を示す図である。（ｂ）は、
（ａ）のフレームに続く次のフレームにおける各画素内
の電流の極性を示す図である。
【図２２】本発明に係る他の実施形態において使用可能
なオペアンプの例を示す回路図である。
なオペアンプの例を示す回路図である。
１ 液晶パネル（表示パネル）
２、２’ ソースドライバ（表示駆動装置）
２Ａ ソース駆動回路（集積回路）
３ ゲートドライバ
３Ａ ゲート駆動回路
４ コントローラ
５ 液晶駆動電源
６ 電子ボリューム（電圧調整器）
７ 対向電極
８ 対向電極駆動回路
１２ 入力ラッチ回路
１３ シフトレジスタ回路
１４ サンプリングメモリ回路
１５ ホールドメモリ回路
１６ レベルシフタ回路
１７、４１ 階調電圧発生回路（階調電圧発生器）
１８ ＤＡ変換回路（デジタル−アナログ変換器）
１９ 出力回路
２０ セレクタ回路
２１、４２ 対向電極駆動回路
２１ｂ ボルテージフォロワ回路（第２のバッファ）
２２ 液晶駆動電圧出力端子
３９ セレクタ回路
３４ ソース信号線（データ信号線）
４１１ バッファ回路（第１のバッファ）
４１２ 抵抗分割回路（基準電圧発生器、正の基準電
圧発生器） ４１３ 抵抗分割回路（基準電圧発生器、負の基準電
圧発生器） ４１４・４１５ ボルテージフォロワ回路 ４１６ 調整回路（上限・下限電圧発生器） ４１７ ボルテージフォロワ回路 ４１９ インバータ ＣＴＲ 制御信号 ＧＮＤ 接地電位 Ｒ１ 抵抗素子（第１の抵抗器） Ｒ２ 抵抗素子（第２の抵抗器） Ｒ３ 抵抗素子（第４の抵抗器） Ｒ４ 抵抗素子（第３の抵抗器） ＲＥＶ 極性反転用信号 ＲＮ１〜ＲＮ４ 抵抗器 ＲＰ１〜ＲＰ４ 抵抗器 ＳＡ アナログスイッチ ＳＢ アナログスイッチ Ｖ0〜Ｖ63 基準電圧 ＶＨ 上限電圧 ＶＬ 下限電圧 Ｖｃｃ 電源電圧 Ｖｃｏｍ 対向電極駆動電圧 Ｖｒｅｆ 参照電圧
圧発生器） ４１３ 抵抗分割回路（基準電圧発生器、負の基準電
圧発生器） ４１４・４１５ ボルテージフォロワ回路 ４１６ 調整回路（上限・下限電圧発生器） ４１７ ボルテージフォロワ回路 ４１９ インバータ ＣＴＲ 制御信号 ＧＮＤ 接地電位 Ｒ１ 抵抗素子（第１の抵抗器） Ｒ２ 抵抗素子（第２の抵抗器） Ｒ３ 抵抗素子（第４の抵抗器） Ｒ４ 抵抗素子（第３の抵抗器） ＲＥＶ 極性反転用信号 ＲＮ１〜ＲＮ４ 抵抗器 ＲＰ１〜ＲＰ４ 抵抗器 ＳＡ アナログスイッチ ＳＢ アナログスイッチ Ｖ0〜Ｖ63 基準電圧 ＶＨ 上限電圧 ＶＬ 下限電圧 Ｖｃｃ 電源電圧 Ｖｃｏｍ 対向電極駆動電圧 Ｖｒｅｆ 参照電圧
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２１Ｍ
６２３ ６２３Ｆ
６２４ ６２４Ｅ
６４１ ６４１Ｃ
６４１Ｑ
６８０ ６８０Ｇ
Ｆターム(参考） 2H093 NA16 NA31 NA43 NA52 NC03
NC22 NC23 NC24 NC34 ND06
ND07 ND34 ND43 ND50 ND53
ND54 ND58
5C006 AA16 AA22 AC26 AF45 AF46
AF51 AF52 AF53 AF61 AF68
AF69 AF71 AF83 BB16 BC03
BC12 BC20 BF14 BF24 BF25
BF43 EB05 FA47 FA56
5C080 AA06 AA10 BB05 CC03 DD03
DD26 EE29 FF11 JJ02 JJ03
JJ04
Claims (9)
- 【請求項１】データ信号線を備えるアクティブマトリク
ス方式の表示パネルに対して、所定の周期で極性が反転
されると共に、表示データに応じて変調される階調表示
用電圧を該表示パネルのデータ信号線に印加する表示駆
動装置において、 階調数分の基準電圧を発生させる階調電圧発生器と、 上記基準電圧の中から表示データに応じた基準電圧を選
択して階調表示用電圧として出力するデジタル−アナロ
グ変換器とを備え、 上記階調電圧発生器は、 上限電圧と下限電圧との間の電圧値を有する階調数分の
基準電圧を発生させる基準電圧発生器と、 上記上限電圧および下限電圧を発生させる上限・下限電
圧発生器とを備え、 上限・下限電圧発生器は、外部の電圧調整器で調整され
た入力電圧が入力され、上限電圧および下限電圧の両方
を同一の入力電圧に基づいて変化させるようになってい
ることを特徴とする表示駆動装置。 - 【請求項２】上記上限・下限電圧発生器が、上限電圧と
下限電圧との差を一定に保つように構成されていること
を特徴とする請求項１記載の表示駆動装置。 - 【請求項３】上記上限・下限電圧発生器は、電源と接地
電位との間に直列接続された第１ないし第４の抵抗器で
構成され、 第２の抵抗器と第３の抵抗器との間のノードに外部の電
圧調整器からの入力電圧が供給され、かつ、第１の抵抗
器と第２の抵抗器との間のノードに上限電圧、第３の抵
抗器と第４の抵抗器との間のノードに下限電圧をそれぞ
れ発生させるようになっており、 さらに、第１の抵抗器の抵抗値をＲ１、第２の抵抗器の
抵抗値をＲ２、第４の抵抗器の抵抗値をＲ３、第３の抵
抗器の抵抗値をＲ４とすると、 Ｒ１：Ｒ２＝Ｒ３：Ｒ４ を満たすように抵抗値が設定されていることを特徴とす
る請求項２に記載の表示駆動装置。 - 【請求項４】上記基準電圧発生器は、階調数分の基準電
圧を抵抗分割によって生成するものであり、 上記上限・下限電圧発生器と基準電圧発生器との間に
は、上限電圧および下限電圧をバッファする第１のバッ
ファが介在していることを特徴とする請求項１ないし３
のいずれか１項に記載の表示駆動装置。 - 【請求項５】上記第１のバッファは、外部から供給され
る制御信号に応じて動作または停止することができるよ
うになっていることを特徴とする請求項４記載の表示駆
動装置。 - 【請求項６】電源から供給された電源電圧を用いて上記
表示パネルの対向電極を駆動するための対向電極駆動回
路をさらに備え、 上記対向電極駆動回路は、電源電圧をバッファする第２
のバッファを備えており、 上記第２のバッファは、外部から供給される制御信号に
応じて動作または停止することができるようになってい
ることを特徴とする請求項１ないし５のいずれか１項に
記載の表示駆動装置。 - 【請求項７】上記表示パネルの対向電極を駆動するため
の対向電極駆動回路をさらに備え、 少なくとも上記階調電圧発生器、デジタル−アナログ変
換器、および対向電極駆動回路が１つの集積回路内に形
成されていることを特徴とする請求項１ないし５のいず
れか１項に記載の表示駆動装置。 - 【請求項８】上記基準電圧発生器は、階調数分の正極性
の基準電圧を発生させる正の基準電圧発生器と、階調数
分の負極性の基準電圧を発生させる負の基準電圧発生器
とからなり、 上記階調電圧発生器は、上記階調表示用電圧の極性反転
周期にしたがって、正および負の基準電圧発生器のどち
らか一方を動作状態にし、他方を動作停止状態とする切
替器をさらに備えることを特徴とする請求項１ないし７
のいずれか１項に記載の表示駆動装置。 - 【請求項９】請求項１ないし８の何れかに記載の表示駆
動装置と、 上記表示駆動装置からデータ信号が入力されるデータ信
号線を含むアクティブマトリクス方式の表示パネルと上
記表示駆動装置に接続されたアクティブマトリクス方式
の表示パネルと上記入力電圧を表示駆動装置に供給する
と共に、入力電圧を調整可能な電圧調整器とを備えるこ
とを特徴とする表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125028A JP4108360B2 (ja) | 2002-04-25 | 2002-04-25 | 表示駆動装置およびそれを用いた表示装置 |
| KR10-2003-0025972A KR100536871B1 (ko) | 2002-04-25 | 2003-04-24 | 표시 구동 장치 및 그것을 이용한 표시 장치 |
| US10/421,712 US7307610B2 (en) | 2002-04-25 | 2003-04-24 | Display driving device and display using the same |
| CNB031230008A CN1265335C (zh) | 2002-04-25 | 2003-04-25 | 显示驱动装置以及采用该装置的显示装置 |
| TW092109747A TWI223224B (en) | 2002-04-25 | 2003-04-25 | Display driving device and display using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125028A JP4108360B2 (ja) | 2002-04-25 | 2002-04-25 | 表示駆動装置およびそれを用いた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003316333A true JP2003316333A (ja) | 2003-11-07 |
| JP4108360B2 JP4108360B2 (ja) | 2008-06-25 |
Family
ID=29243760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002125028A Expired - Fee Related JP4108360B2 (ja) | 2002-04-25 | 2002-04-25 | 表示駆動装置およびそれを用いた表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7307610B2 (ja) |
| JP (1) | JP4108360B2 (ja) |
| KR (1) | KR100536871B1 (ja) |
| CN (1) | CN1265335C (ja) |
| TW (1) | TWI223224B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
| JP2005321745A (ja) * | 2004-04-07 | 2005-11-17 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2006178047A (ja) * | 2004-12-21 | 2006-07-06 | Sharp Corp | 映像信号線駆動回路およびそれを備える液晶表示装置 |
| JP2006195019A (ja) * | 2005-01-12 | 2006-07-27 | Sharp Corp | 液晶表示装置ならびにその駆動回路および駆動方法 |
| JP2007086391A (ja) * | 2005-09-22 | 2007-04-05 | Nec Electronics Corp | 階調電圧発生回路 |
| JP2007148403A (ja) * | 2005-11-24 | 2007-06-14 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置 |
| US7265584B2 (en) | 2005-11-01 | 2007-09-04 | Chunghwa Picture Tubes, Ltd. | Voltage divider circuit |
| JP2007286525A (ja) * | 2006-04-20 | 2007-11-01 | Nec Electronics Corp | 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置 |
| CN101226723B (zh) * | 2006-11-29 | 2012-03-07 | 瑞萨电子株式会社 | 显示设备的灰度电势产生电路、数据驱动器以及显示设备 |
| JP2012063527A (ja) * | 2010-09-15 | 2012-03-29 | Lapis Semiconductor Co Ltd | 表示パネルの駆動装置 |
| WO2012081213A1 (ja) * | 2010-12-17 | 2012-06-21 | シャープ株式会社 | 表示装置の駆動装置、駆動方法、および表示装置システム |
| US8217870B2 (en) | 2007-10-12 | 2012-07-10 | Samsung Electronics Co., Ltd. | Method and apparatus for generating gradation voltage for X-axis symmetric gamma inversion |
| US8223099B2 (en) | 2006-04-20 | 2012-07-17 | Renesas Electronics Corporation | Display and circuit for driving a display |
| CN105489184A (zh) * | 2016-01-22 | 2016-04-13 | 京东方科技集团股份有限公司 | Gamma电压控制系统、控制方法和显示装置 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004086146A (ja) * | 2002-06-27 | 2004-03-18 | Fujitsu Display Technologies Corp | 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置 |
| KR100520383B1 (ko) * | 2003-03-18 | 2005-10-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 기준전압 발생회로 |
| US7427985B2 (en) * | 2003-10-31 | 2008-09-23 | Au Optronics Corp. | Integrated circuit for driving liquid crystal display device |
| US7436401B2 (en) * | 2004-02-12 | 2008-10-14 | Leslie Louis Szepesi | Calibration of a voltage driven array |
| JP4239095B2 (ja) * | 2004-03-30 | 2009-03-18 | ソニー株式会社 | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP4114628B2 (ja) * | 2004-04-08 | 2008-07-09 | ソニー株式会社 | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| EP1774503A1 (en) * | 2004-07-29 | 2007-04-18 | Koninklijke Philips Electronics N.V. | Driving a display with a polarity inversion pattern |
| CN100375643C (zh) * | 2004-08-26 | 2008-03-19 | 复旦大学 | 一种军棋电子裁判装置 |
| JP4506355B2 (ja) * | 2004-08-26 | 2010-07-21 | セイコーエプソン株式会社 | 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法 |
| JP4676183B2 (ja) * | 2004-09-24 | 2011-04-27 | パナソニック株式会社 | 階調電圧生成装置，液晶駆動装置，液晶表示装置 |
| JP4039414B2 (ja) * | 2004-09-27 | 2008-01-30 | セイコーエプソン株式会社 | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 |
| US7940286B2 (en) * | 2004-11-24 | 2011-05-10 | Chimei Innolux Corporation | Display having controllable gray scale circuit |
| JP2008107369A (ja) * | 2005-02-01 | 2008-05-08 | Sharp Corp | 液晶表示装置および液晶表示駆動回路 |
| KR20060096857A (ko) * | 2005-03-04 | 2006-09-13 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| TWI307873B (en) * | 2005-03-23 | 2009-03-21 | Au Optronics Corp | Gamma voltage generator and lcd utilizing the same |
| JP4721763B2 (ja) * | 2005-04-26 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | Ｄ／ａ変換回路、ディスプレイドライバ、及び表示装置 |
| JP4348318B2 (ja) * | 2005-06-07 | 2009-10-21 | シャープ株式会社 | 階調表示基準電圧発生回路および液晶駆動装置 |
| JP4878795B2 (ja) * | 2005-08-16 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 表示制御回路および表示制御方法 |
| US7675352B2 (en) * | 2005-09-07 | 2010-03-09 | Tpo Displays Corp. | Systems and methods for generating reference voltages |
| JP2007086153A (ja) * | 2005-09-20 | 2007-04-05 | Seiko Epson Corp | 駆動回路、電気光学装置及び電子機器 |
| CN1937025B (zh) * | 2005-09-23 | 2011-11-23 | 奇美电子股份有限公司 | 用于平面显示器的灰阶电压产生电路及其操作方法 |
| KR100745339B1 (ko) * | 2005-11-30 | 2007-08-02 | 삼성에스디아이 주식회사 | 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법 |
| CN100414361C (zh) * | 2005-12-17 | 2008-08-27 | 群康科技(深圳)有限公司 | 液晶显示面板及其电压调整方法 |
| JP2007212591A (ja) * | 2006-02-08 | 2007-08-23 | Hitachi Displays Ltd | 表示装置 |
| JP4528748B2 (ja) * | 2006-07-20 | 2010-08-18 | Ｏｋｉセミコンダクタ株式会社 | 駆動回路 |
| JP4528759B2 (ja) * | 2006-11-22 | 2010-08-18 | Ｏｋｉセミコンダクタ株式会社 | 駆動回路 |
| US8284123B2 (en) * | 2006-11-29 | 2012-10-09 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus, liquid crystal display apparatus driving circuit, liquid crystal display apparatus source driver, and liquid crystal display apparatus controller |
| JP5072068B2 (ja) * | 2006-12-25 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 抵抗分割回路 |
| KR101369398B1 (ko) * | 2007-01-15 | 2014-03-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 구동 방법 |
| KR100800494B1 (ko) * | 2007-02-09 | 2008-02-04 | 삼성전자주식회사 | 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버 |
| US20090046044A1 (en) * | 2007-08-14 | 2009-02-19 | Himax Technologies Limited | Apparatus for driving a display panel |
| KR20090027372A (ko) * | 2007-09-12 | 2009-03-17 | 삼성전자주식회사 | 디지털 아날로그 컨버터 및 이의 구동 방법과 이를포함하는 소스 드라이버 및 표시 장치 |
| US8446142B2 (en) * | 2008-03-12 | 2013-05-21 | O2Micro, Inc. | Capacity detector for detecting capacity of an energy storage unit |
| JP4649489B2 (ja) * | 2008-03-27 | 2011-03-09 | 株式会社日立製作所 | 組電池の総電圧検出回路 |
| TWI396171B (zh) * | 2008-07-30 | 2013-05-11 | Raydium Semiconductor Corp | 源極驅動裝置及其驅動方法 |
| KR101037561B1 (ko) | 2009-02-18 | 2011-05-27 | 주식회사 실리콘웍스 | 전류소모가 적은 액정디스플레이 구동회로 |
| US8115723B2 (en) * | 2009-03-30 | 2012-02-14 | Sitronix Technology Corp. | Driving circuit for display panel |
| US7973690B1 (en) * | 2010-01-19 | 2011-07-05 | Himax Technologies Limited | Gamma voltage generation circuit |
| US8547405B2 (en) * | 2010-01-19 | 2013-10-01 | Himax Technologies Limited | Gamma voltage generation circuit |
| JP5437871B2 (ja) * | 2010-03-18 | 2014-03-12 | セイコーインスツル株式会社 | 分圧回路及び半導体装置 |
| KR20120050114A (ko) * | 2010-11-10 | 2012-05-18 | 삼성모바일디스플레이주식회사 | 액정 표시 장ㅊ치 및 그 구동 방법 |
| KR101806406B1 (ko) * | 2010-12-29 | 2017-12-08 | 삼성디스플레이 주식회사 | 계조 전압 생성기 및 이를 포함하는 표시 장치 |
| KR101990975B1 (ko) | 2012-04-13 | 2019-06-19 | 삼성전자 주식회사 | 계조 전압 발생기 및 디스플레이 구동 장치 |
| KR20140037413A (ko) * | 2012-09-18 | 2014-03-27 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 |
| KR20140145429A (ko) * | 2013-06-13 | 2014-12-23 | 삼성디스플레이 주식회사 | 표시장치 |
| CN103366667B (zh) | 2013-07-01 | 2016-03-30 | 北京京东方光电科技有限公司 | 伽马电压产生电路及控制方法 |
| KR102142287B1 (ko) * | 2013-11-19 | 2020-08-10 | 주식회사 실리콘웍스 | 감마 전압 제공 회로 및 방법 그리고 전원 관리 집적 회로 |
| US9536488B2 (en) * | 2013-11-20 | 2017-01-03 | Silicon Works Co., Ltd. | Gamma voltage supply circuit and method and power management IC |
| CN104091575A (zh) * | 2014-06-26 | 2014-10-08 | 京东方科技集团股份有限公司 | 伽马电压产生电路及产生方法、数据驱动器 |
| CN104714320B (zh) * | 2015-03-30 | 2017-09-19 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
| JP2016206283A (ja) * | 2015-04-17 | 2016-12-08 | シナプティクス・ジャパン合同会社 | 駆動装置、表示ドライバ、及び電子機器 |
| JP6574629B2 (ja) * | 2015-07-24 | 2019-09-11 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
| CN105070262B (zh) * | 2015-08-26 | 2018-01-26 | 深圳市华星光电技术有限公司 | 一种源极驱动电路和液晶显示面板 |
| CN108597447A (zh) * | 2018-07-09 | 2018-09-28 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板灰阶电压的调试方法及装置 |
| KR20210116785A (ko) * | 2020-03-16 | 2021-09-28 | 삼성디스플레이 주식회사 | 데이터 드라이버 및 이를 갖는 표시장치 |
| JP7564732B2 (ja) * | 2021-02-26 | 2024-10-09 | ラピステクノロジー株式会社 | 出力回路、表示ドライバ及び表示装置 |
| WO2023087142A1 (zh) * | 2021-11-16 | 2023-05-25 | 华为技术有限公司 | 液晶驱动装置和用于驱动液晶的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3506219B2 (ja) | 1998-12-16 | 2004-03-15 | シャープ株式会社 | Ｄａ変換器およびそれを用いた液晶駆動装置 |
| JP2001022325A (ja) | 1999-07-08 | 2001-01-26 | Advanced Display Inc | 液晶表示装置 |
| US20020135575A1 (en) * | 2000-01-07 | 2002-09-26 | Mikiya Mizuno | Liquid crystal driving power supply |
| JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
| US6762565B2 (en) * | 2001-06-07 | 2004-07-13 | Hitachi, Ltd. | Display apparatus and power supply device for displaying |
-
2002
- 2002-04-25 JP JP2002125028A patent/JP4108360B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-24 KR KR10-2003-0025972A patent/KR100536871B1/ko not_active IP Right Cessation
- 2003-04-24 US US10/421,712 patent/US7307610B2/en not_active Expired - Lifetime
- 2003-04-25 CN CNB031230008A patent/CN1265335C/zh not_active Expired - Lifetime
- 2003-04-25 TW TW092109747A patent/TWI223224B/zh not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507633B2 (ja) * | 2004-02-24 | 2010-07-21 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、表示装置、および電子機器 |
| JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
| JP2005321745A (ja) * | 2004-04-07 | 2005-11-17 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2006178047A (ja) * | 2004-12-21 | 2006-07-06 | Sharp Corp | 映像信号線駆動回路およびそれを備える液晶表示装置 |
| JP2006195019A (ja) * | 2005-01-12 | 2006-07-27 | Sharp Corp | 液晶表示装置ならびにその駆動回路および駆動方法 |
| JP2007086391A (ja) * | 2005-09-22 | 2007-04-05 | Nec Electronics Corp | 階調電圧発生回路 |
| JP4647448B2 (ja) * | 2005-09-22 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路 |
| US7265584B2 (en) | 2005-11-01 | 2007-09-04 | Chunghwa Picture Tubes, Ltd. | Voltage divider circuit |
| JP2007148403A (ja) * | 2005-11-24 | 2007-06-14 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置 |
| JP2007286525A (ja) * | 2006-04-20 | 2007-11-01 | Nec Electronics Corp | 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置 |
| US8094107B2 (en) | 2006-04-20 | 2012-01-10 | Renesas Electronics Corporation | Liquid crystal display apparatus containing driver IC with grayscale voltage generating circuit |
| US8223099B2 (en) | 2006-04-20 | 2012-07-17 | Renesas Electronics Corporation | Display and circuit for driving a display |
| CN101226723B (zh) * | 2006-11-29 | 2012-03-07 | 瑞萨电子株式会社 | 显示设备的灰度电势产生电路、数据驱动器以及显示设备 |
| US8217870B2 (en) | 2007-10-12 | 2012-07-10 | Samsung Electronics Co., Ltd. | Method and apparatus for generating gradation voltage for X-axis symmetric gamma inversion |
| JP2012063527A (ja) * | 2010-09-15 | 2012-03-29 | Lapis Semiconductor Co Ltd | 表示パネルの駆動装置 |
| WO2012081213A1 (ja) * | 2010-12-17 | 2012-06-21 | シャープ株式会社 | 表示装置の駆動装置、駆動方法、および表示装置システム |
| CN105489184A (zh) * | 2016-01-22 | 2016-04-13 | 京东方科技集团股份有限公司 | Gamma电压控制系统、控制方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI223224B (en) | 2004-11-01 |
| US20030201959A1 (en) | 2003-10-30 |
| TW200405241A (en) | 2004-04-01 |
| US7307610B2 (en) | 2007-12-11 |
| KR20030084728A (ko) | 2003-11-01 |
| JP4108360B2 (ja) | 2008-06-25 |
| CN1265335C (zh) | 2006-07-19 |
| CN1453758A (zh) | 2003-11-05 |
| KR100536871B1 (ko) | 2005-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4108360B2 (ja) | 表示駆動装置およびそれを用いた表示装置 | |
| JP3926651B2 (ja) | 表示駆動装置およびそれを用いた表示装置 | |
| JP4425556B2 (ja) | 駆動装置およびそれを備えた表示モジュール | |
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| US10311825B2 (en) | Display driver | |
| US8031154B2 (en) | Display device | |
| JP5522334B2 (ja) | 液晶駆動方法及び液晶駆動装置 | |
| JP3795361B2 (ja) | 表示駆動装置およびそれを用いる液晶表示装置 | |
| US8416175B2 (en) | Liquid crystal display device and method for driving the same | |
| JP2008176159A (ja) | 表示装置 | |
| KR100864497B1 (ko) | 액정 표시 장치 | |
| JP4140810B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US8659528B2 (en) | Electro-optical device driven by polarity reversal during each sub-field and electronic apparatus having the same | |
| JP2006065158A (ja) | 表示パネル駆動回路 | |
| KR100964566B1 (ko) | 액정 표시 장치와 이의 구동 장치 및 방법 | |
| KR100951909B1 (ko) | 액정 표시 장치와 이의 구동 방법 | |
| KR101197222B1 (ko) | 액정표시장치용 구동회로 및 그 구동방법 | |
| JP4218616B2 (ja) | 表示装置及びその制御回路、駆動回路、駆動方法 | |
| KR20080048267A (ko) | 액정표시장치와 그 구동방법 | |
| JP2003223148A (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| KR101097585B1 (ko) | 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치 | |
| JP2006126346A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2006323138A (ja) | 液晶表示装置 | |
| KR20070119880A (ko) | 디스플레이 패널 구동 장치의 소오스 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4108360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |