[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100800494B1 - 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버 - Google Patents

적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버 Download PDF

Info

Publication number
KR100800494B1
KR100800494B1 KR1020070013800A KR20070013800A KR100800494B1 KR 100800494 B1 KR100800494 B1 KR 100800494B1 KR 1020070013800 A KR1020070013800 A KR 1020070013800A KR 20070013800 A KR20070013800 A KR 20070013800A KR 100800494 B1 KR100800494 B1 KR 100800494B1
Authority
KR
South Korea
Prior art keywords
voltage
bit
terminal
mode
digital
Prior art date
Application number
KR1020070013800A
Other languages
English (en)
Inventor
고주현
신윤승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070013800A priority Critical patent/KR100800494B1/ko
Priority to US12/007,333 priority patent/US7573411B2/en
Application granted granted Critical
Publication of KR100800494B1 publication Critical patent/KR100800494B1/ko
Priority to CN2008100966524A priority patent/CN101286743B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/667—Recirculation type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)

Abstract

n 비트 데이터에 상응하는 아날로그 데이터 전압을 출력하는 디지털 아날로그 컨버터에 있어서, 본 발명에 따른 디지털 아날로그 컨버터는 상기 n 비트 데이터의 상위 x 비트에 상응하는 상위 비트 전압 및 상기 n 비트 데이터의 하위 y 비트에 상응하는 하위 비트 전압을 입력받아 상기 아날로그 데이터 전압을 출력하는 쵸핑 앰프(chopping amp)부;를 구비한다. 상기 쵸핑 앰프부는, 비반전 모드시 상기 상위 비트 전압으로 충전되는 샘플 홀드 커패시터; 및 상기 비반전 모드시 상기 상위 비트 전압을 상기 샘플 홀드 커패시터에 공급하고, 반전 모드시 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압을 상기 아날로그 데이터 전압으로서 출력하는 쵸핑 앰프;를 구비한다.
디지털 아날로그 컨버터, 칩 사이즈, 쵸핑 앰프, 비반전, 반전

Description

적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터, 디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그 컨버터를 구비하는 디스플레이 패널 드라이버{Apparatus and method for digital analog converting, and display panel driver comprising the same}
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 디스플레이 장치의 개략적인 구성을 나타내는 도면이다.
도 2는 도 1에서의 디지털 아날로그 컨버터(DAC)를 예시하는 도면이다.
도 3은 2 개의 앰프부를 구비하는 디지털 아날로그 컨버터를 나타내는 도면이다.
도 4는 도 3에 도시된 디지털 아날로그 컨버터의 동작 타이밍을 나타내는 도면이다.
도 5a는 본 발명의 바람직한 실시예에 따른 디지털 아날로그 컨버터를 나타내는 도면이고, 도 5b는 도 5a에 도시된 디지털 아날로그 컨버터가 비반전(Non-inverting) 모드로 동작하는 경우를 나타내며, 도 5c는 도 5a에 도시된 디지털 아날로그 컨버터가 반전(Inverting) 모드로 동작하는 경우를 나타낸다.
도 6은 도 5a에 도시된 디지털 아날로그 컨버터의 동작 타이밍을 나타내는 도면이다.
< 도면의 참조 번호에 대한 설명 >
110: 디스플레이 패널 120: 소스 드라이버
130: 스캔 컨트롤러 240: 레벨 전압 생성부
250: 디코더 260: 앰프부
341: 상위 레벨 전압 생성부 342: 하위 레벨 전압 생성부
351: 상위 비트 디코더 352: 하위 비트 디코더
361: 제 1 앰프부 362: 제 2 앰프부
541: 상위 레벨 전압 생성부 542: 하위 레벨 전압 생성부
551: 상위 비트 디코더 552: 하위 비트 디코더
560: 쵸핑 앰프부
본 발명은 디지털 아날로그 컨버터, 디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그 컨버터를 구비하는 디스플레이 패널 드라이버에 관한 것으로서, 특히 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버팅 기술에 관한 것이다.
디스플레이 장치는 디스플레이 장치로 입력되는 디지털 데이터에 상응하는 화면을 표시하기 위해서 디지털 아날로그 컨버터를 필요로 한다. 즉, 디지털 데이터를 아날로그 데이터 전압으로 변환하고, 아날로그 데이터 전압을 디스플레이 패 널에 인가함으로써, 디지털 데이터에 상응하는 화면이 디스플레이 패널에 표시된다.
도 1은 디스플레이 장치의 개략적인 구성을 나타내는 도면이다.
도 1에 도시된 디스플레이 장치는 디스플레이 패널(110), 다수의 디지털 아날로그 컨버터(DAC: Digital Analog Converter)들을 포함하는 소스 드라이버(120) 및 스캔 컨트롤러(130)를 구비한다. 한편, 저항 스트링(String)을 이용하는 저항 스트링 컨버터, 커패시터의 충전과 전하 분배를 이용하는 커패시터 컨버터, 저항 스트링 컨버터의 구성과 커패시터 컨버터의 구성을 결합한 컨버터 등이 디지털 아날로그 컨버터(DAC)로서 사용된다.
도 2는 도 1에서의 디지털 아날로그 컨버터(DAC)를 예시하는 도면이다.
도 2에는 레벨 전압 생성부(240), 디코더(250) 및 앰프부(260)가 도시되어 있다. 레벨 전압 생성부(240)는 다수의 레벨 전압들(V1, V2, V3, ..., Vn)을 생성하여 디코더(250)로 출력한다. 디코더(250)는 다수의 레벨 전압들(V1, V2, V3, ..., Vn) 중에서 디지털 데이터(Din)에 상응하는 레벨 전압을 출력한다. 앰프부(260)는 디코더(250)로부터 입력되는 레벨 전압을 증폭, 버퍼링 또는 샘플링 앤 홀딩(sampling and holding)해서 아날로그 데이터 전압(Vout)으로서 출력한다.
한편, 디지털 데이터의 비트수가 커질수록 화면의 해상도(resolution)가 높아진다. 그런데, 디스플레이 장치는 고해상도(high resolution)의 화면을 표시하기 위해서 비트수가 큰 디지털 데이터를 처리할 수 있는 구성 요소를 구비하여야 한다. 즉, 고해상도의 화면을 표시하기 위해서 디지털 데이터의 비트수를 크게 할수 록, 디스플레이 장치에 구비되는 디지털 아날로그 컨버터의 칩 사이즈(chip size)가 커지게 된다. 예를 들어, 디지털 데이터의 비트수가 m 비트 증가하면, 디지털 아날로그 컨버터의 칩 사이즈는 대략 2m 배 증가하게 된다. 반도체 칩의 고집적화 경향에 부응하기 위해서, 디지털 아날로그 컨버터의 칩 사이즈를 줄이기 위한 다양한 방안들이 제안되고 있다.
본 발명은 적은 칩 사이즈를 요구하며 저전력을 소모하는 디지털 아날로그 컨버터 및 디지털 아날로그 컨버팅 방법을 제공하고자 한다. 또한, 본 발명은 상기 디지털 아날로그 컨버터를 구비하는 디스플레이 패널 드라이버를 제공하고자 한다.
n 비트 데이터에 상응하는 아날로그 데이터 전압을 출력하는 디지털 아날로그 컨버터에 있어서, 본 발명에 따른 디지털 아날로그 컨버터는 상기 n 비트 데이터의 상위 x 비트에 상응하는 상위 비트 전압 및 상기 n 비트 데이터의 하위 y 비트에 상응하는 하위 비트 전압을 입력받아 상기 아날로그 데이터 전압을 출력하는 쵸핑 앰프(chopping amp)부;를 구비한다. 상기 쵸핑 앰프부는, 비반전 모드시 상기 상위 비트 전압으로 충전되는 샘플 홀드 커패시터; 및 상기 비반전 모드시 상기 상위 비트 전압을 상기 샘플 홀드 커패시터에 공급하고, 반전 모드시 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압을 상기 아날로그 데이터 전압으로서 출력하는 쵸핑 앰프;를 구비한다.
상기 쵸핑 앰프는, 상기 비반전 모드시 상기 상위 비트 전압을 입력받는 제 1 입력 단자; 상기 샘플 홀드 커패시터의 제 1 단자에 연결되는 제 2 입력 단자; 및 상기 반전 모드시 상기 아날로그 데이터 전압을 출력하는 출력 단자;를 구비할 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 비반전 모드시 상기 제 1 입력 단자는 정극성 단자이고 상기 제 2 입력 단자는 부극성 단자이며, 상기 반전 모드시 상기 제 1 입력 단자는 부극성 단자이고 상기 제 2 입력 단자는 정극성 단자이다.
본 발명에서, 상기 쵸핑 앰프가 상기 비반전 모드 및 상기 반전 모드로 교대로 동작함으로써, 상기 쵸핑 앰프의 오프셋(offset)이 제거될 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 디지털 아날로그 컨버터는, 상기 상위 비트 전압을 상기 제 1 입력 단자로 전달하는 상위 비트 스위치; 상기 하위 비트 전압 또는 기준 전압을 상기 샘플 홀드 커패시터의 제 2 단자에 전달하는 하위 비트 스위치; 상기 제 1 입력 단자와 상기 출력 단자를 연결하는 제 1 피드백 스위치; 및 상기 제 2 입력 단자와 상기 출력 단자를 연결하는 제 2 피드백 스위치;를 더 구비할 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 상위 비트 스위치는, 상기 비반전 모드시에 온(on)되고, 상기 반전 모드시에 오프(off)된다. 상기 하위 비트 스위치는, 상기 비반전 모드시에 상기 기준 전압을 전달하고, 상기 반전 모드시에 상기 하위 비트 전압을 전달한다. 상기 제 1 피드백 스위치는, 상기 비반전 모드시에 오프(off)되고, 상기 반전 모드시에 온(on)된다. 상기 제 2 피드백 스위치는, 상기 비반전 모드시에 온(on)되고, 상기 반전 모드시에 오프(off)된다.
본 발명의 어느 한 실시예에 있어서, 상기 반전 모드시, 상기 샘플 홀드 커패시터의 제 2 단자의 전위는 상기 하위 비트 전압의 전위이고, 상기 샘플 홀드 커패시터의 제 1 단자의 전위는 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압의 전위이다.
본 발명의 어느 한 실시예에 있어서, 본 발명에 따른 디지털 아날로그 컨버터는, 입력되는 다수의 상위 레벨 전압들 중에서 상기 상위 x 비트에 상응하는 상위 레벨 전압을 상기 상위 비트 전압으로서 출력하는 상위 비트 디코더; 및 입력되는 다수의 하위 레벨 전압들 중에서 상기 하위 y 비트에 상응하는 하위 레벨 전압을 상기 하위 비트 전압으로서 출력하는 하위 비트 디코더;를 더 구비할 수 있다. 이 경우에 x + y = n (x, y, n은 자연수)이다. 또한, 본 발명에 따른 디지털 아날로그 컨버터는, 제 1 상위 기준 전압과 제 2 상위 기준 전압의 전압 차이를 분배해서 상기 다수의 상위 레벨 전압들을 출력하는 상위 레벨 전압 생성부; 및 제 1 하위 기준 전압과 제 2 하위 기준 전압의 전압 차이를 분배해서 상기 다수의 하위 레벨 전압들을 출력하는 하위 레벨 전압 생성부;를 더 구비할 수 있다. 상기 상위 레벨 전압 생성부는 x 개의 저항들로 이루어진 저항 스트링을 구비할 수 있고, 상기 하위 레벨 전압 생성부는 y 개의 저항들로 이루어진 저항 스트링을 구비할 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 제 2 상위 기준 전압의 전위는 상기 제 2 하위 기준 전압의 전위와 같다.
본 발명의 바람직한 실시예에 따른 디지털 아날로그 컨버터는 디스플레이 장치에 구비되는 디스플레이 패널 드라이버에 적용될 수 있다. 이 경우, 디스플레이 패널에 대한 스캔 동작에서, 상기 스캔 동작의 1 라인 구간은 상기 비반전 모드로 동작하는 구간과 상기 반전 모드로 동작하는 구간으로 구분될 수 있다. 상기 스캔 동작의 1 라인 구간은, 상기 비반전 모드로 동작하는 제 1 구간과 상기 반전 모드로 동작하는 제 2 구간으로 이루어질 수 있다.
또한, 샘플 홀드 커패시터 및 비반전 모드와 반전 모드로 교대로 동작하는 쵸핑 앰프(chopping amp)를 사용하여, n 비트 데이터를 아날로그 데이터 전압으로 변환하는 디지털 아날로그 컨버팅 방법에 있어서, 본 발명에 따른 디지털 아날로그 컨버팅 방법은, 상기 n 비트 데이터의 상위 x 비트에 상응하는 상위 비트 전압 및 상기 n 비트 데이터의 하위 y 비트에 상응하는 하위 비트 전압을 생성하는 단계; 상기 비반전 모드시, 상기 쵸핑 앰프의 제 1 입력 단자에 상기 상위 비트 전압을 입력하여, 제 1 단자가 상기 쵸핑 앰프의 제 2 입력 단자에 연결된 상기 샘플 홀드 커패시터를 상기 상위 비트 전압으로 충전시키는 단계; 및 상기 반전 모드시, 상기 하위 비트 전압을 상기 샘플 홀드 커패시터의 제 2 단자에 공급하고, 상기 쵸핑 앰프의 출력 단자와 상기 쵸핑 앰프의 제 1 입력 단자를 연결시켜, 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압을 상기 아날로그 데이터 전압으로서 출력하는 단계;를 구비한다.
본 발명의 어느 한 실시예에 있어서, 상기 비반전 모드시에, 상기 샘플 홀드 커패시터의 제 2 단자의 전위는 기준 전압의 전위이고, 상기 샘플 홀드 커패시터의 제 1 단자의 전위는 상기 상위 비트 전압의 전위이다.
본 발명의 어느 한 실시예에 있어서, 상기 반전 모드시에, 상기 샘플 홀드 커패시터의 제 2 단자의 전위는 상기 하위 비트 전압의 전위이고, 상기 샘플 홀드 커패시터의 제 1 단자의 전위는 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압의 전위이다.
본 발명의 어느 한 실시예에 있어서, 상기 상위 비트 전압은, 제 1 상위 기준 전압과 제 2 상위 기준 전압의 전압 차이를 분배해서 생성되는 다수의 상위 레벨 전압들 중에서 상기 상위 x 비트에 상응하는 상위 레벨 전압이다. 상기 하위 비트 전압은, 제 1 하위 기준 전압과 제 2 하위 기준 전압의 전압 차이를 분배해서 생성되는 다수의 하위 레벨 전압들 중에서 상기 하위 y 비트에 상응하는 하위 레벨 전압이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명을 설명하기에 앞서, 먼저 도 3에 대하여 살펴 본다.
도 3은 2 개의 앰프부를 구비하는 디지털 아날로그 컨버터를 나타내는 도면이다. 즉, 도 3은 본 발명과 비교되는 디지털 아날로그 컨버터를 나타내는 도면이다.
도 3에는 상위 레벨 전압 생성부(341), 하위 레벨 전압 생성부(342), 상위 비트 디코더(351), 하위 비트 디코더(352), 제 1 앰프부(361) 및 제 2 앰프부(362)가 도시되어 있다.
상위 레벨 전압 생성부(341)는 제 1 상위 기준 전압(VH1)과 제 2 상위 기준 전압(VH2)의 전압 차이를 분배해서 다수의 상위 레벨 전압들(V11, V12, ..., V1x)을 생성한다. 하위 레벨 전압 생성부(342)는 제 1 하위 기준 전압(VL1)과 제 2 하위 기준 전압(VL2)의 전압 차이를 분배해서 다수의 하위 레벨 전압들(V21, V22, ..., V2y)을 생성한다.
도 3에 도시된 디지털 아날로그 컨버터로 입력되는 디지털 데이터는 상위 x 비트(Din_UB)와 하위 y 비트(Din_LB)로 나뉘어 상위 비트 디코더(351)와 하위 비트 디코더(352)로 각각 입력된다. 상위 비트 디코더(351)는 다수의 상위 레벨 전압들(V11, V12, ..., V1x) 중에서 상위 x 비트(Din_UB)에 상응하는 상위 레벨 전압을 상위 비트 전압(V_UB)으로서 출력한다. 하위 비트 디코더(352)는 다수의 하위 레벨 전압들(V21, V22, ..., V2y) 중에서 하위 y 비트(Din_LB)에 상응하는 하위 레벨 전압을 하위 비트 전압(V_LB)으로서 출력한다.
n 비트 데이터를 아날로그 데이터 전압으로 변환하는 경우에, 2n 개의 저항을 구비하는 레벨 전압 생성부 1 개 및 2n-to-1 디코더 1 개를 사용하는 디지털 아날로그 컨버터에 비해서, 도 3에서와 같이 2n/2 개의 저항을 구비하는 레벨 전압 생성부 2 개(341, 342) 및 2n/2-to-1 디코더 2 개(351, 352)를 사용하는 디지털 아날 로그 컨버터는 적은 칩 사이즈를 요구한다. 그만큼 디지털 아날로그 컨버터의 칩 사이즈를 줄일 수 있다. 도 3에서 x = y = n/2 으로 설정할 수 있다.
도 3에 도시된 디지털 아날로그 컨버터는 2 개의 앰프부(361, 362)를 구비한다. 각각의 앰프부(361, 362)는 앰프(AMP), 상위 커패시터(C_U), 하위 커패시터(C_L), 상위 스위치(S_U), 하위 스위치(S_L), 피드백 스위치(S_fb) 및 초기화 스위치(S_ini)를 구비한다. 이하에서, 도 4를 참조하여 도 3에 도시된 디지털 아날로그 컨버터의 동작을 설명한다.
도 4는 도 3에 도시된 디지털 아날로그 컨버터의 동작 타이밍을 나타내는 도면이다. 도 4에서 1 라인 구간은, 예컨대, 디스플레이 패널의 1 게이트 라인을 스캔(scan)하는 구간으로 볼 수 있다.
첫번째 1 라인 구간에서, 샘플(SAMPLE) 모드로 동작하는 제 1 앰프부(361)에서는 상위 커패시터(C_U)가 상위 비트 전압(V_UB)으로 충전된다. 홀드(HOLD) 모드로 동작하는 제 2 앰프부(362)에서는 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)이 더해져서 아날로그 데이터 전압 V_out2이 출력된다.
두번째 1 라인 구간에서, 샘플(SAMPLE) 모드로 동작하는 제 2 앰프부(362)에서는 상위 커패시터(C_U)가 상위 비트 전압(V_UB)으로 충전된다. 홀드(HOLD) 모드로 동작하는 제 1 앰프부(361)에서는 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)이 더해져서 아날로그 데이터 전압 V_out1이 출력된다.
도 4에서 보듯이, 세번째 1 라인 구간 및 네번째 1 라인 구간에서도 샘플(SAMPLE) 모드와 홀드(HOLD) 모드가 교대로 반복된다. 이와 같이, 도 3에 도시된 디지털 아날로그 컨버터에서는, 제 1 앰프부(361)와 제 2 앰프부(362)가 샘플(SAMPLE) 모드와 홀드(HOLD) 모드를 교대로 반복한다. 각각의 앰프부(361, 362)가 1 라인 구간에서 샘플(SAMPLE) 모드와 홀드(HOLD) 모드 모두를 수행할 수 없기 때문에, 도 3에 도시된 디지털 아날로그 컨버터는 2 개의 앰프부(361, 362)를 필요로 한다. 그만큼 디지털 아날로그 컨버터의 칩 사이즈가 커지게 된다. 이와 달리, 본 발명에 따른 디지털 아날로그 컨버터는 1 개의 쵸핑 앰프(chopping amp)부를 필요로 한다. 이하에서는, 도 5a 내지 도 6을 참조하여 본 발명에 따른 디지털 아날로그 컨버터를 자세하게 설명한다.
도 5a는 본 발명의 바람직한 실시예에 따른 디지털 아날로그 컨버터를 나타내는 도면이고, 도 5b는 도 5a에 도시된 디지털 아날로그 컨버터가 비반전(Non-inverting) 모드로 동작하는 경우를 나타내며, 도 5c는 도 5a에 도시된 디지털 아날로그 컨버터가 반전(Inverting) 모드로 동작하는 경우를 나타낸다.
도 5a 내지 도 5c에는 상위 레벨 전압 생성부(541), 하위 레벨 전압 생성부(542), 상위 비트 디코더(551), 하위 비트 디코더(552) 및 쵸핑 앰프부(560)가 도시되어 있다.
상위 레벨 전압 생성부(541)는 제 1 상위 기준 전압(VH1)과 제 2 상위 기준 전압(VH2)의 전압 차이를 분배해서 다수의 상위 레벨 전압들(V11, V12, ..., V1x)을 생성한다. 하위 레벨 전압 생성부(542)는 제 1 하위 기준 전압(VL1)과 제 2 하위 기준 전압(VL2)의 전압 차이를 분배해서 다수의 하위 레벨 전압들(V21, V22, ..., V2y)을 생성한다. 도 5a 내지 도 5c에서, 제 2 상위 기준 전압(VH2)의 전위는 제 2 하위 기준 전압(VL2)의 전위와 동일하게 설정될 수 있다. 예컨대, 제 2 상위 기준 전압(VH2)의 전위 및 제 2 하위 기준 전압(VL2)의 전위는 기준 전압(VG)의 전위로 설정될 수 있다. 도 5a 내지 도 5c에서, 상위 레벨 전압 생성부(541)는 x 개의 저항들로 이루어진 저항 스트링을 구비하고, 하위 레벨 전압 생성부(542)는 y 개의 저항들로 이루어진 저항 스트링을 구비한다.
도 5a 내지 도 5c에 도시된 디지털 아날로그 컨버터로 입력되는 n 비트 데이터는 상위 x 비트(Din_UB)와 하위 y 비트(Din_LB)로 나뉘어 상위 비트 디코더(551)와 하위 비트 디코더(552)로 각각 입력된다. 앞서 설명하였듯이, n 비트 데이터를 아날로그 데이터 전압(V_out)으로 변환하는 경우에, 디지털 아날로그 컨버터의 칩 사이즈를 줄이기 위해서, n 비트 데이터를 2n 개의 저항을 구비하는 레벨 전압 생성부 1 개 및 2n-to-1 디코더 1 개를 사용하여 디코딩하지 않고, n 비트 데이터를 상위 x 비트(Din_UB)와 하위 y 비트(Din_LB)로 나누어 디코딩한다. 여기서, x + y = n (x, y, n은 자연수)이며, x = y = n/2 으로 설정할 수 있다. 다만, 본 발명의 다른 실시예에서는 x ≠ y ≠ n/2 으로 설정할 수도 있다.
상위 비트 디코더(551)는 다수의 상위 레벨 전압들(V11, V12, ..., V1x) 중에서 상위 x 비트(Din_UB)에 상응하는 상위 레벨 전압을 상위 비트 전압(V_UB)으로서 출력한다. 하위 비트 디코더(552)는 다수의 하위 레벨 전압들(V21, V22, ..., V2y) 중에서 하위 y 비트(Din_LB)에 상응하는 하위 레벨 전압을 하위 비트 전압(V_LB)으로서 출력한다.
쵸핑 앰프(chopping amp)부(560)는 n 비트 데이터의 상위 x 비트(Din_UB)에 상응하는 상위 비트 전압(V_UB) 및 n 비트 데이터의 하위 y 비트(Din_LB)에 상응하는 하위 비트 전압(V_LB)을 입력받아 아날로그 데이터 전압(V_out)을 출력하는 역할을 담당한다. 이를 위해서, 쵸핑 앰프부(560)는 샘플 홀드 커패시터(S_SH)와 쵸핑 앰프(AMP_chop)를 구비한다. 도 5에 도시된 쵸핑 앰프부(560)는, 샘플 홀드 커패시터(S_SH)와 쵸핑 앰프(AMP_chop)의 동작을 제어하기 위해서, 상위 비트 스위치(S_UB), 하위 비트 스위치(S_LB), 제 1 피드백 스위치(S_FB1) 및 제 2 피드백 스위치(S_FB2)를 더 구비한다.
쵸핑 앰프(AMP_chop)는 제 1 입력 단자(T1), 제 2 입력 단자(T2) 및 아날로그 데이터 전압(V_out)을 출력하는 출력 단자를 구비한다. 그리고, 본 발명에서의 쵸핑 앰프(AMP_chop)는 1 라인 구간에서 비반전(Non-inverting) 모드와 반전(Inverting) 모드로 교대로 동작한다.
도 5b를 참조하여, 비반전(Non-inverting) 모드를 살펴본다.
비반전 모드시, 쵸핑 앰프(AMP_chop)의 제 1 입력 단자(T1)는 정극성(+) 단자이고, 쵸핑 앰프(AMP_chop)의 제 2 입력 단자(T2)는 부극성(-) 단자이다. 비반전 모드시, 상위 비트 스위치(S_UB)는 온(on)되고, 하위 비트 스위치(S_LB)는 기준 전압(VG)을 전달하고, 제 1 피드백 스위치(S_FB1)는 오프(off)되며, 제 2 피드백 스위치(S_FB2)는 온(on)된다.
상위 비트 전압(V_UB)이 상위 비트 스위치(S_UB)를 통해서 쵸핑 앰프(AMP_chop)의 제 1 입력 단자(T1)에 입력되면, 쵸핑 앰프(AMP_chop)의 제 2 입 력 단자(T2)에 연결된 샘플 홀드 커패시터(C_SH)의 제 1 단자에는, 쵸핑 앰프(AMP_chop)의 가상 단락(virtual short) 특성상, 상위 비트 전압(V_UB)이 공급된다. 즉, 비반전 모드시, 샘플 홀드 커패시터(C_SH)의 제 1 단자에는 상위 비트 전압(V_UB)이 공급되고 샘플 홀드 커패시터(C_SH)의 제 2 단자로는 기준 전압(VG)이 전달되므로, 샘플 홀드 커패시터(C_SH)는 상위 비트 전압(V_UB)으로 충전된다. 이 때, 샘플 홀드 커패시터(C_SH)의 제 2 단자의 전위는 기준 전압(VG)의 전위이고, 샘플 홀드 커패시터(C_SH)의 제 1 단자의 전위(Vc)는 상위 비트 전압(V_UB)의 전위이다. 한편, 비반전 모드에서, 상위 비트 전압(V_UB)이 제 2 피드백 스위치(S_FB2)를 통해서 우선적으로 출력될 수 있다.
도 5c를 참조하여, 반전(Inverting) 모드를 살펴본다.
반전 모드시, 쵸핑 앰프(AMP_chop)의 제 1 입력 단자(T1)는 부극성(-) 단자이고, 쵸핑 앰프(AMP_chop)의 제 2 입력 단자(T2)는 정극성(+) 단자이다. 반전 모드시, 상위 비트 스위치(S_UB)는 오프(off)되고, 하위 비트 스위치(S_LB)는 하위 비트 전압(V_LB)을 전달하고, 제 1 피드백 스위치(S_FB1)는 온(on)되며, 제 2 피드백 스위치(S_FB2)는 오프(off)된다.
하위 비트 전압(V_LB)이 하위 비트 스위치(S_LB)를 통해서 샘플 홀드 커패시터(C_SH)의 제 2 단자에 전달되면, 이미 상위 비트 전압(V_UB)으로 충전되어 있던 샘플 홀드 커패시터(C_SH)에서는 전압 부스팅(boosting)이 발생한다. 결과적으로, 샘플 홀드 커패시터(C_SH)의 제 1 단자의 전위(Vc)는 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)을 더한 전압의 전위로 된다. 즉, 반전 모드시, 샘플 홀드 커패시 터(C_SH)의 제 2 단자의 전위는 하위 비트 전압(V_LB)의 전위이고, 샘플 홀드 커패시터(C_SH)의 제 1 단자의 전위(Vc)는 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)을 더한 전압의 전위이다. 반전 모드에서 제 1 피드백 스위치(S_FB1)가 쵸핑 앰프(AMP_chop)의 제 1 입력 단자(T1)와 쵸핑 앰프(AMP_chop)의 출력 단자를 연결하므로, 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)을 더한 전압이 아날로그 데이터 전압(V_out)으로서 출력된다.
종합적으로 설명하자면, 쵸핑 앰프부(560)는, 비반전 모드에서 상위 비트 전압(V_UB)을 출력하고, 반전 모드에서 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)을 더한 전압을 출력할 수 있다.
도 6은 도 5a에 도시된 디지털 아날로그 컨버터의 동작 타이밍을 나타내는 도면이다.
본 발명의 바람직한 실시예에 따른 디지털 아날로그 컨버터에서, 쵸핑 앰프부(560)는 1 라인 구간에서 샘플(SAMPLE) 모드와 홀드(HOLD) 모드로 교대로 동작한다. 구체적으로, 쵸핑 앰프(AMP_chop)는 1 라인 구간에서 비반전(Non-inverting) 모드와 반전(Inverting) 모드로 교대로 동작한다. 각 라인 구간의 홀드(HOLD) 모드에서 쵸핑 앰프부(560)는 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)을 더한 전압을 아날로그 데이터 전압(V_out)으로서 출력한다.
이와 같이, 본 발명에 따른 디지털 아날로그 컨버터에서는 쵸핑 앰프부(560)가 1 라인 구간에서 샘플(SAMPLE) 모드와 홀드(HOLD) 모드 모두를 수행할 수 있기 때문에, 1 개의 쵸핑 앰프부를 사용하여 디지털 아날로그 컨버터를 구현할 수 있 다. 2 개의 앰프부를 필요로 하는 디지털 아날로그 컨버터에 비해서, 본 발명에 따른 디지털 아날로그 컨버터는 상대적으로 적은 칩 사이즈를 요구한다. 또한, 2 개의 앰프부를 사용하지 않고 1 개의 쵸핑 앰프부를 사용하므로, 본 발명에 따른 디지털 아날로그 컨버터는 상대적으로 저전력을 소모한다.
한편, 대개의 앰프(AMP)는 그 자체의 오프셋(offset)을 가지게 마련이다. 그런데, 본 발명에서는 쵸핑 앰프(AMP_chop)가 비반전(Non-inverting) 모드 및 반전(Inverting) 모드로 교대로 동작하므로, 아날로그 데이터 전압(V_out)을 출력함에 있어서 쵸핑 앰프(AMP_chop)의 오프셋(offset)을 제거할 수 있다.
본 발명에 따른 디지털 아날로그 컨버터는 디스플레이 장치에 구비되는 디스플레이 패널 드라이버(예컨대, 도 1에서의 소스 드라이버 120)에 적용될 수 있다. 이 경우, 디스플레이 패널(예컨대, 도 1에서의 110)에 대한 스캔(scan) 동작에서, 스캔 동작의 1 라인 구간(예컨대, 디스플레이 패널의 1 게이트 라인을 스캔하는 구간)은 비반전(Non-inverting) 모드로 동작하는 구간과 반전(Inverting) 모드로 동작하는 구간으로 구분될 수 있다. 즉, 도 6에서 보듯이, 스캔 동작의 1 라인 구간은 비반전(Non-inverting) 모드로 동작하는 제 1 구간과 반전(Inverting) 모드로 동작하는 제 2 구간으로 이루어질 수 있다.
이상에서는 장치 발명의 측면에서 본 발명을 설명하였으나, 본 발명은 다음과 같이 방법 발명의 측면에서 파악될 수도 있다. 즉, 샘플 홀드 커패시터(C_SH) 및 비반전 모드와 반전 모드로 교대로 동작하는 쵸핑 앰프(AMP_chop)를 사용하여, n 비트 데이터를 아날로그 데이터 전압(V_out)으로 변환하는 디지털 아날로그 컨버 팅 방법에 있어서, 본 발명에 따른 디지털 아날로그 컨버팅 방법은 다음과 같은 단계를 구비한다.
어느 일 단계에서, n 비트 데이터의 상위 x 비트(Din_UB)에 상응하는 상위 비트 전압(V_UB) 및 n 비트 데이터의 하위 y 비트(Din_LB)에 상응하는 하위 비트 전압(V_LB)을 생성한다. 상위 비트 전압(V_UB)은, 제 1 상위 기준 전압(VH1)과 제 2 상위 기준 전압(VH2)의 전압 차이를 분배해서 생성되는 다수의 상위 레벨 전압들(V11, V12, ..., V1x) 중에서 상위 x 비트(Din_UB)에 상응하는 상위 레벨 전압이다. 하위 비트 전압(V_LB)은, 제 1 하위 기준 전압(VL1)과 제 2 하위 기준 전압(VL2)의 전압 차이를 분배해서 생성되는 다수의 하위 레벨 전압들(V21, V22, ..., V2y) 중에서 하위 y 비트(Din_LB)에 상응하는 하위 레벨 전압이다.
다른 일 단계에서, 비반전(Non-inverting) 모드시, 쵸핑 앰프(AMP_chop)의 제 1 입력 단자(T1)에 상위 비트 전압(V_UB)을 입력하여, 제 1 단자가 쵸핑 앰프(AMP_chop)의 제 2 입력 단자(T2)에 연결된 샘플 홀드 커패시터(C_SH)를 상위 비트 전압(V_UB)으로 충전시킨다. 비반전 모드시에, 샘플 홀드 커패시터(C_SH)의 제 2 단자의 전위는 기준 전압(VG)의 전위이고, 샘플 홀드 커패시터(C_SH)의 제 1 단자의 전위(Vc)는 상위 비트 전압(V_UB)의 전위이다.
또 다른 일 단계에서, 반전(Inverting) 모드시, 하위 비트 전압(V_LB)을 샘플 홀드 커패시터(C_SH)의 제 2 단자에 공급하고, 쵸핑 앰프(AMP_chop)의 출력 단자와 쵸핑 앰프(AMP_chop)의 제 1 입력 단자(T1)를 연결시켜, 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)을 더한 전압을 아날로그 데이터 전압(V_out)으로 서 출력한다. 반전 모드시에, 샘플 홀드 커패시터(C_SH)의 제 2 단자의 전위는 하위 비트 전압(V_LB)의 전위이고, 샘플 홀드 커패시터(C_SH)의 제 1 단자의 전위(Vc)는 상위 비트 전압(V_UB)과 하위 비트 전압(V_LB)을 더한 전압의 전위이다.
앞서 설명하였듯이, 쵸핑 앰프(AMP_chop)를 비반전 모드 및 반전 모드로 교대로 동작시킴으로써, 쵸핑 앰프(AMP_chop)의 오프셋(offset)을 제거할 수 있다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에는 다음과 같은 효과가 있다.
첫째, 2 개의 앰프부를 필요로 하는 디지털 아날로그 컨버터에 비해서, 본 발명에 따른 디지털 아날로그 컨버터는 상대적으로 적은 칩 사이즈를 요구한다.
둘째, 2 개의 앰프부를 사용하는 디지털 아날로그 컨버터에 비해서, 본 발명에 따른 디지털 아날로그 컨버터는 상대적으로 저전력을 소모한다.
셋째, 본 발명에서는 쵸핑 앰프가 비반전 모드 및 반전 모드로 교대로 동작하므로, 아날로그 데이터 전압을 출력함에 있어서 쵸핑 앰프의 오프셋을 제거할 수 있다.

Claims (23)

  1. n 비트 데이터에 상응하는 아날로그 데이터 전압을 출력하는 디지털 아날로그 컨버터에 있어서,
    상기 n 비트 데이터의 상위 x 비트에 상응하는 상위 비트 전압 및 상기 n 비트 데이터의 하위 y 비트에 상응하는 하위 비트 전압을 입력받아 상기 아날로그 데이터 전압을 출력하는 쵸핑 앰프(chopping amp)부;를 구비하고,
    상기 쵸핑 앰프부는,
    비반전 모드시 상기 상위 비트 전압으로 충전되는 샘플 홀드 커패시터; 및
    상기 비반전 모드시 상기 상위 비트 전압을 상기 샘플 홀드 커패시터에 공급하고, 반전 모드시 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압을 상기 아날로그 데이터 전압으로서 출력하는 쵸핑 앰프;
    를 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  2. 제 1 항에 있어서, 상기 쵸핑 앰프는,
    상기 비반전 모드시 상기 상위 비트 전압을 입력받는 제 1 입력 단자;
    상기 샘플 홀드 커패시터의 제 1 단자에 연결되는 제 2 입력 단자; 및
    상기 반전 모드시 상기 아날로그 데이터 전압을 출력하는 출력 단자;
    를 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  3. 제 2 항에 있어서,
    상기 비반전 모드시 상기 제 1 입력 단자는 정극성 단자이고 상기 제 2 입력 단자는 부극성 단자이며,
    상기 반전 모드시 상기 제 1 입력 단자는 부극성 단자이고 상기 제 2 입력 단자는 정극성 단자인 것
    을 특징으로 하는 디지털 아날로그 컨버터.
  4. 제 3 항에 있어서,
    상기 쵸핑 앰프가 상기 비반전 모드 및 상기 반전 모드로 교대로 동작함으로써, 상기 쵸핑 앰프의 오프셋(offset)이 제거되는 것을 특징으로 하는 디지털 아날로그 컨버터.
  5. 제 2 항에 있어서,
    상기 상위 비트 전압을 상기 제 1 입력 단자로 전달하는 상위 비트 스위치;
    상기 하위 비트 전압 또는 기준 전압을 상기 샘플 홀드 커패시터의 제 2 단자에 전달하는 하위 비트 스위치;
    상기 제 1 입력 단자와 상기 출력 단자를 연결하는 제 1 피드백 스위치; 및
    상기 제 2 입력 단자와 상기 출력 단자를 연결하는 제 2 피드백 스위치;
    를 더 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  6. 제 5 항에 있어서,
    상기 상위 비트 스위치는, 상기 비반전 모드시에 온(on)되고, 상기 반전 모드시에 오프(off)되는 것을 특징으로 하는 디지털 아날로그 컨버터.
  7. 제 5 항에 있어서,
    상기 하위 비트 스위치는,
    상기 비반전 모드시에 상기 기준 전압을 전달하고, 상기 반전 모드시에 상기 하위 비트 전압을 전달하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  8. 제 5 항에 있어서,
    상기 제 1 피드백 스위치는, 상기 비반전 모드시에 오프(off)되고, 상기 반전 모드시에 온(on)되는 것을 특징으로 하는 디지털 아날로그 컨버터.
  9. 제 5 항에 있어서,
    상기 제 2 피드백 스위치는, 상기 비반전 모드시에 온(on)되고, 상기 반전 모드시에 오프(off)되는 것을 특징으로 하는 디지털 아날로그 컨버터.
  10. 제 5 항에 있어서, 상기 반전 모드시,
    상기 샘플 홀드 커패시터의 제 2 단자의 전위는 상기 하위 비트 전압의 전위이고,
    상기 샘플 홀드 커패시터의 제 1 단자의 전위는 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압의 전위인 것
    을 특징으로 하는 디지털 아날로그 컨버터.
  11. 제 1 항에 있어서,
    입력되는 다수의 상위 레벨 전압들 중에서 상기 상위 x 비트에 상응하는 상위 레벨 전압을 상기 상위 비트 전압으로서 출력하는 상위 비트 디코더; 및
    입력되는 다수의 하위 레벨 전압들 중에서 상기 하위 y 비트에 상응하는 하위 레벨 전압을 상기 하위 비트 전압으로서 출력하는 하위 비트 디코더;
    를 더 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  12. 제 11 항에 있어서,
    x + y = n (x, y, n은 자연수)
    인 것을 특징으로 하는 디지털 아날로그 컨버터.
  13. 제 11 항에 있어서,
    제 1 상위 기준 전압과 제 2 상위 기준 전압의 전압 차이를 분배해서 상기 다수의 상위 레벨 전압들을 출력하는 상위 레벨 전압 생성부; 및
    제 1 하위 기준 전압과 제 2 하위 기준 전압의 전압 차이를 분배해서 상기 다수의 하위 레벨 전압들을 출력하는 하위 레벨 전압 생성부;
    를 더 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  14. 제 13 항에 있어서,
    상기 상위 레벨 전압 생성부는 x 개의 저항들로 이루어진 저항 스트링을 구비하고,
    상기 하위 레벨 전압 생성부는 y 개의 저항들로 이루어진 저항 스트링을 구비하는 것
    을 특징으로 하는 디지털 아날로그 컨버터.
  15. 제 13 항에 있어서,
    상기 제 2 상위 기준 전압의 전위는 상기 제 2 하위 기준 전압의 전위와 같은 것을 특징으로 하는 디지털 아날로그 컨버터.
  16. 제 1 항에 따른 디지털 아날로그 컨버터를 구비하며,
    디스플레이 패널에 대한 스캔 동작에서, 상기 스캔 동작의 1 라인 구간은 상기 비반전 모드로 동작하는 구간과 상기 반전 모드로 동작하는 구간으로 구분되는 것을 특징으로 하는 디스플레이 패널 드라이버.
  17. 제 16 항에 있어서,
    상기 스캔 동작의 1 라인 구간은, 상기 비반전 모드로 동작하는 제 1 구간과 상기 반전 모드로 동작하는 제 2 구간으로 이루어지는 것을 특징으로 하는 디스플레이 패널 드라이버.
  18. 샘플 홀드 커패시터 및 비반전 모드와 반전 모드로 교대로 동작하는 쵸핑 앰프(chopping amp)를 사용하여, n 비트 데이터를 아날로그 데이터 전압으로 변환하는 디지털 아날로그 컨버팅 방법에 있어서,
    상기 n 비트 데이터의 상위 x 비트에 상응하는 상위 비트 전압 및 상기 n 비트 데이터의 하위 y 비트에 상응하는 하위 비트 전압을 생성하는 단계;
    상기 비반전 모드시, 상기 쵸핑 앰프의 제 1 입력 단자에 상기 상위 비트 전압을 입력하여, 제 1 단자가 상기 쵸핑 앰프의 제 2 입력 단자에 연결된 상기 샘플 홀드 커패시터를 상기 상위 비트 전압으로 충전시키는 단계; 및
    상기 반전 모드시, 상기 하위 비트 전압을 상기 샘플 홀드 커패시터의 제 2 단자에 공급하고, 상기 쵸핑 앰프의 출력 단자와 상기 쵸핑 앰프의 제 1 입력 단자를 연결시켜, 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압을 상기 아날로그 데이터 전압으로서 출력하는 단계;
    를 구비하는 것을 특징으로 하는 디지털 아날로그 컨버팅 방법.
  19. 제 18 항에 있어서,
    상기 비반전 모드시에,
    상기 샘플 홀드 커패시터의 제 2 단자의 전위는 기준 전압의 전위이고, 상기 샘플 홀드 커패시터의 제 1 단자의 전위는 상기 상위 비트 전압의 전위인 것
    을 특징으로 하는 디지털 아날로그 컨버팅 방법.
  20. 제 18 항에 있어서,
    상기 반전 모드시에,
    상기 샘플 홀드 커패시터의 제 2 단자의 전위는 상기 하위 비트 전압의 전위이고, 상기 샘플 홀드 커패시터의 제 1 단자의 전위는 상기 상위 비트 전압과 상기 하위 비트 전압을 더한 전압의 전위인 것
    을 특징으로 하는 디지털 아날로그 컨버팅 방법.
  21. 제 18 항에 있어서,
    상기 쵸핑 앰프를 상기 비반전 모드 및 상기 반전 모드로 교대로 동작시킴으로써, 상기 쵸핑 앰프의 오프셋(offset)을 제거하는 것을 특징으로 하는 디지털 아날로그 컨버팅 방법.
  22. 제 18 항에 있어서,
    상기 상위 비트 전압은,
    제 1 상위 기준 전압과 제 2 상위 기준 전압의 전압 차이를 분배해서 생성되는 다수의 상위 레벨 전압들 중에서 상기 상위 x 비트에 상응하는 상위 레벨 전압인 것을 특징으로 하는 디지털 아날로그 컨버팅 방법.
  23. 제 18 항에 있어서,
    상기 하위 비트 전압은,
    제 1 하위 기준 전압과 제 2 하위 기준 전압의 전압 차이를 분배해서 생성되는 다수의 하위 레벨 전압들 중에서 상기 하위 y 비트에 상응하는 하위 레벨 전압인 것을 특징으로 하는 디지털 아날로그 컨버팅 방법.
KR1020070013800A 2007-02-09 2007-02-09 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버 KR100800494B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070013800A KR100800494B1 (ko) 2007-02-09 2007-02-09 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
US12/007,333 US7573411B2 (en) 2007-02-09 2008-01-09 Digital-to-analog converter, display panel driver having the same, and digital-to-analog converting method
CN2008100966524A CN101286743B (zh) 2007-02-09 2008-02-05 数模转换器、具有其的显示面板驱动器及数模转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013800A KR100800494B1 (ko) 2007-02-09 2007-02-09 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버

Publications (1)

Publication Number Publication Date
KR100800494B1 true KR100800494B1 (ko) 2008-02-04

Family

ID=39342181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013800A KR100800494B1 (ko) 2007-02-09 2007-02-09 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버

Country Status (3)

Country Link
US (1) US7573411B2 (ko)
KR (1) KR100800494B1 (ko)
CN (1) CN101286743B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581824B2 (en) 2009-02-13 2013-11-12 Samsung Electronics Co., Ltd Hybrid digital to analog converter, source driver, and liquid crystal display device
US8723851B2 (en) 2010-07-19 2014-05-13 Samsung Display Co., Ltd. Data drive circuit of flat panel display and driving method thereof
KR20170015712A (ko) * 2015-07-30 2017-02-09 삼성전자주식회사 디지털 아날로그 변환기

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
US8558852B2 (en) * 2006-11-30 2013-10-15 Seiko Epson Corporation Source driver, electro-optical device, and electronic instrument
KR20100076243A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 엘시디 소스 드라이버
KR101864834B1 (ko) 2011-09-21 2018-06-07 삼성전자주식회사 표시 장치 및 그것의 오프셋 제거 방법
JP6204033B2 (ja) * 2013-03-14 2017-09-27 シナプティクス・ジャパン合同会社 ドライバｉｃ
US8907830B2 (en) 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Digital-to-analog converter comprising slow converter section and fast converter section
WO2014156080A1 (ja) * 2013-03-28 2014-10-02 旭化成エレクトロニクス株式会社 デジタル－アナログ変換器及びデジタル－アナログ変換装置
JP6926546B2 (ja) * 2017-03-14 2021-08-25 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10496115B2 (en) 2017-07-03 2019-12-03 Macronix International Co., Ltd. Fast transient response voltage regulator with predictive loading
US10860043B2 (en) 2017-07-24 2020-12-08 Macronix International Co., Ltd. Fast transient response voltage regulator with pre-boosting
US10128865B1 (en) 2017-07-25 2018-11-13 Macronix International Co., Ltd. Two stage digital-to-analog converter
CN108566205A (zh) * 2018-04-19 2018-09-21 南通大学 一种基于fpga实现的d/a转换器
CN108551345A (zh) * 2018-04-19 2018-09-18 南通大学 一种多通道单选型d/a转换器
CN110164377B (zh) * 2018-08-30 2021-01-26 京东方科技集团股份有限公司 灰阶电压调节装置和方法、显示装置
CN111193512B (zh) * 2020-02-12 2022-08-23 广州慧智微电子股份有限公司 一种数模转换电路
CN114203085B (zh) * 2021-11-29 2023-03-24 北京奕斯伟计算技术股份有限公司 显示装置中的偏移电压的控制方法、显示装置及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600498A1 (en) 1992-12-02 1994-06-08 Nec Corporation Circuit for driving liquid crystal device
KR20010067146A (ko) * 1999-12-10 2001-07-12 양 딩유안 구동회로
KR20060066417A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 분할형 디지털/아날로그 컨버터 및 이를 구비하는 표시장치의 소스 드라이버
KR20060131341A (ko) * 2005-06-16 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 소스 드라이버 구동회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128638A (ja) 1993-11-04 1995-05-19 Hitachi Ltd 液晶表示駆動回路
US5650796A (en) * 1991-03-08 1997-07-22 Hitachi, Ltd. Matrix liquid crystal display having function to correct viewing angle
JPH05252032A (ja) * 1992-03-06 1993-09-28 Fujitsu Ltd Ｄａ変換装置
JP4108360B2 (ja) 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
US7605806B2 (en) * 2004-07-23 2009-10-20 Himax Technologies, Inc. Data driving system and method for eliminating offset
JP4049140B2 (ja) 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
JP2006279377A (ja) * 2005-03-29 2006-10-12 Handotai Rikougaku Kenkyu Center:Kk チョッパ増幅回路
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR100822801B1 (ko) * 2006-08-02 2008-04-18 삼성전자주식회사 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
KR100845746B1 (ko) * 2006-08-02 2008-07-11 삼성전자주식회사 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버
TWI352326B (en) * 2006-10-05 2011-11-11 Raydium Semiconductor Corp Apparatus and method for generating chopper-stabil
KR100814255B1 (ko) * 2006-12-22 2008-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600498A1 (en) 1992-12-02 1994-06-08 Nec Corporation Circuit for driving liquid crystal device
KR20010067146A (ko) * 1999-12-10 2001-07-12 양 딩유안 구동회로
KR20060066417A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 분할형 디지털/아날로그 컨버터 및 이를 구비하는 표시장치의 소스 드라이버
KR20060131341A (ko) * 2005-06-16 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 소스 드라이버 구동회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581824B2 (en) 2009-02-13 2013-11-12 Samsung Electronics Co., Ltd Hybrid digital to analog converter, source driver, and liquid crystal display device
US8723851B2 (en) 2010-07-19 2014-05-13 Samsung Display Co., Ltd. Data drive circuit of flat panel display and driving method thereof
KR20170015712A (ko) * 2015-07-30 2017-02-09 삼성전자주식회사 디지털 아날로그 변환기
KR102293056B1 (ko) 2015-07-30 2021-08-27 삼성전자주식회사 디지털 아날로그 변환기

Also Published As

Publication number Publication date
US7573411B2 (en) 2009-08-11
US20080191912A1 (en) 2008-08-14
CN101286743B (zh) 2013-11-06
CN101286743A (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
KR100800494B1 (ko) 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
JP3920123B2 (ja) Ｄ／ａ変換器及びデルタシグマ型ｄ／ａ変換器
KR20140109135A (ko) 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
US20080224773A1 (en) Digital input class-D amplifier
JP2009025802A5 (ko)
US20140062986A1 (en) Driving circuit chip and driving method for display
KR20080082815A (ko) 액정표시장치
KR20150101512A (ko) 소스 드라이버 및 이를 구비한 표시 장치
TWI415088B (zh) 用於液晶顯示裝置之源極驅動電路
CN108696251A (zh) 驱动电路及其使用的运算放大器电路
US7830290B2 (en) Switched capacitor digital-to-analog converter
TW201207807A (en) Source driver and display apparatus
CN101320962B (zh) 放大电路、数字模拟变换电路及显示装置
KR20090041989A (ko) 디스플레이 드라이버에 구비되는 버퍼 증폭기 및 그 버퍼증폭기를 이용한 구동 전압의 생성 방법
KR20170039438A (ko) 디스플레이 구동 회로
JP5108850B2 (ja) スイッチトキャパシタ回路
US7847713B2 (en) Algorithmic analog-to-digital converter
US7427880B2 (en) Sample/hold apparatus with small-sized capacitor and its driving method
JP2011166791A (ja) データドライバーのデジタルアナログ変換装置及びその変換方法
US8258865B2 (en) Signal generating apparatus and method thereof
CN110784669A (zh) 斜坡信号发生装置及使用其的cmos图像传感器
CN109672443B (zh) 数模转换器以及显示装置
JP2005010697A (ja) 表示装置
JP2017098689A (ja) アンプ及びアンプを含む表示ドライバ
KR100713995B1 (ko) Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13