[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003347612A - 電子デバイス及び電子機器 - Google Patents

電子デバイス及び電子機器

Info

Publication number
JP2003347612A
JP2003347612A JP2002085812A JP2002085812A JP2003347612A JP 2003347612 A JP2003347612 A JP 2003347612A JP 2002085812 A JP2002085812 A JP 2002085812A JP 2002085812 A JP2002085812 A JP 2002085812A JP 2003347612 A JP2003347612 A JP 2003347612A
Authority
JP
Japan
Prior art keywords
thin film
oxide
layer
perovskite
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002085812A
Other languages
English (en)
Other versions
JP4103421B2 (ja
Inventor
Setsuya Iwashita
節也 岩下
Amamitsu Higuchi
天光 樋口
Hiroshi Miyazawa
弘 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002085812A priority Critical patent/JP4103421B2/ja
Priority to US10/108,180 priority patent/US6849861B2/en
Publication of JP2003347612A publication Critical patent/JP2003347612A/ja
Priority to US11/008,761 priority patent/US20050096230A1/en
Application granted granted Critical
Publication of JP4103421B2 publication Critical patent/JP4103421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918—Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 【課題】 無機アモルファス層又は有機固体層の上にペ
ロブスカイト型酸化物薄膜を所望の方向にエピタキシャ
ル成長させて電子デバイスの高性能化を図るとともに、
更には、ＩＣと集積化させて高性能な電子デバイスを提
供する。 【解決手段】無機アモルファス層又は有機固体層２の上
に酸化物薄膜層３、４を形成し、更に、ペロブスカイト
型酸化物薄膜５をエピタキシャル成長させる。ここで前
記酸化物薄膜層３、４は酸化ストロンチウム、酸化マグ
ネシウム、酸化セリウム、酸化ジルコニウム、イットリ
ウム安定化酸化ジルコニウム、チタン酸ストロンチウム
のうち少なくとも一つであり得、また上記無機アモルフ
ァス層又は有機固体層２は酸化シリコンであり得、また
前記ペロブスカイト型酸化物薄膜５には、例えば圧電材
料又は強誘電体を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無機アモルファス
層又は有機固体層の上に酸化物薄膜層を介してエピタキ
シャル成長させたペロブスカイト型酸化物薄膜を用いた
電子デバイス、なかでも強誘電体素子、表面弾性波素
子、圧電素子、及びこの電子デバイスを備えた電子機器
に関するものである。
【０００２】
【従来の技術】従来、ペロブスカイト型酸化物薄膜をエ
ピタキシャル成長させようとする場合、エピタキシャル
成長させようとするペロブスカイト型酸化物との格子整
合性を考慮した単結晶基板、または結晶化されたバッフ
ァー層を用いるのが一般的である。例えば、ペロブスカ
イト型酸化物薄膜を用いた表面弾性波素子では、特開２
０００−２７８０８４号公報に記載されているように、
チタン酸ストロンチウム（以下「ＳｒＴｉＯ３」と表記
する。）の（１１０）配向単結晶基板上に高い電気機械
結合係数（以下k２と略す）を有するニオブ酸カリウム
（以下「ＫＮｂＯ３」と表記する。）薄膜をエピタキシ
ャル成長させ良好な特性を得ている。なお、特開平９−
１００１２５号公報に記載されているように、ＫＮｂＯ
３をアモルファス基板上に形成し（１１０）配向膜を得
ている例もある。
【０００３】一方、強誘電体メモリ装置やアクチュエー
タなどの圧電素子についても、特開平８−３３０５４０
号公報やＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７０，１３
７８−１３８０（１９９７）に記載されているように、
特性向上のため、結晶基板上にエピタキシャル成長ある
いは配向成長させた薄膜を用いてデバイスの作製が試み
られている。
【０００４】一般的に分極方向は材料によって決まって
いるため、デバイス特性をコントロールするには分極方
向をコントロールしたエピタキシャル膜が望ましい。ま
た、デバイス特性に対する粒界の影響を低減させるため
にも、エピタキシャル膜が有利である。更に、強誘電体
メモリ素子又はその集合体である強誘電体メモリセルア
レイを有する強誘電体メモリ装置においては今後極薄膜
化が要求されるが、リーク電流低減や角型性向上のため
にもエピタキシャル膜が有利である。単なる配向膜は、
これらの点でエピタキシャル膜に劣る。配向膜はエピタ
キシャル膜より緻密性が悪くまた面内配向も揃っておら
ず完全に結晶がコントロールされているわけではない。
従って近年デバイス作製においてペロブスカイト型酸化
物のエピタキシャル膜が重要視されるようになってきて
いる。
【０００５】
【発明が解決しようとする課題】しかし、従来のペロブ
スカイト型酸化物薄膜のエピタキシャル成長技術には、
以下のような問題点がある。
【０００６】まず、前述したように、ペロブスカイト型
酸化物薄膜をエピタキシャル成長させようとする場合、
ペロブスカイト型酸化物との格子整合性を考慮した単結
晶基板、または結晶化されたバッファー層を用いる必要
がある。単結晶基板としては、通常ＳｒＴｉＯ３などの
酸化物セラミックスが用いられるが、一般的に酸化物セ
ラミックス基板は高価であり、種類によっては３インチ
以上の大型基板の作製が困難である。一方、特開平８−
３３０５４０号公報に記載されているように安価で大口
径化に適しているシリコン基板上に結晶化されたバッフ
ァー層を介してペロブスカイト酸化物薄膜をエピタキシ
ャル成長している例もあるが、更に、進んで強誘電体メ
モリ装置や表面弾性波素子などを半導体素子上に集積し
て大容量化あるいは小型化しようとする場合、通常これ
らを半導体素子の酸化シリコンアモルファス層間絶縁膜
上に形成しなければならないため、アモルファス層上に
ペロブスカイト型酸化物薄膜をエピタキシャル成長させ
る技術が必要である。
【０００７】ペロブスカイト型酸化物薄膜をシリコン基
板上にエピタキシャル形成させる技術はコスト等の点で
非常に有意義であるが、それだけでは半導体素子との集
積化をなしえない。また、アクチュエータなどの圧電素
子を作製する場合にも、ペロブスカイト型酸化物薄膜を
酸化シリコンの熱酸化膜上に形成する必要があり、やは
りシリコン基板上にペロブスカイト型酸化物薄膜を形成
する技術だけでは無理がある。アモルファスの酸化シリ
コン膜上に白金などの結晶化膜を形成し、その上にペロ
ブスカイト型酸化物薄膜を形成する例もあるが、この場
合配向膜は得られてもエピタキシャル膜は得られない。
前述したように、デバイス特性に対しては、配向膜より
エピタキシャル膜のほうが有利である。従って、アモル
ファス層上にペロブスカイト型酸化物薄膜をエピタキシ
ャル成長させることができれば、半導体素子との集積化
が可能となりデバイスを高性能化できるばかりでなく、
基板が結晶であると否とに関わらず、すなわち任意の基
板上へのペロブスカイト型酸化物薄膜のエピタキシャル
成長が可能となり、応用範囲が飛躍的に広がる。基板と
してはペロブスカイト型酸化物薄膜が形成できる温度ま
で熱的に耐えられるものであれば何でも良いということ
になる。
【０００８】なお、特開平９−１００１２５号公報に記
載されているように、ＫＮｂＯ３をアモルファス基板上
に形成している例もあるが、やはり配向膜でありエピタ
キシャル膜を得るのは難しい。しかも所望の配向方向に
成長させることは困難である。
【０００９】本発明の目的は、以上に述べた問題点を解
決することであり、無機アモルファス層又は有機固体層
の上にペロブスカイト型酸化物薄膜を所望の方向にエピ
タキシャル成長させた電子デバイスを提供することであ
り、更には、この電子デバイスを備えた電子機器を提供
することである。
【００１０】
【課題を解決するための手段】本発明は、無機アモルフ
ァス層又は有機固体層と、該無機アモルファス層又は有
機固体層の上に形成した酸化物薄膜層と、更に該酸化物
薄膜層上にエピタキシャル成長させたペロブスカイト型
酸化物薄膜を含むことを特徴とする電子デバイスであ
る。上記構成によれば、無機アモルファス層又は有機固
体層を有する任意の基板を用いてそれらの層の上にペロ
ブスカイト型酸化物薄膜を所望の方向にエピタキシャル
成長させた電子デバイスを提供することができる。更に
はＩＣと集積化させて高性能な電子デバイスを提供する
ことができる。更には、これらのいずれかの電子デバイ
スを備えた電子機器を提供することができる。
【００１１】前記無機アモルファス層の例としては、酸
化シリコン（以下「ＳｉＯ２」と表記する。）、窒化ア
ルミニウム（以下「ＡｌＮ」と表記する。）、ガラス、
アモルファスシリコン等の層がある。その内でもＳｉＯ
２からなることが好ましい。本発明の電子デバイスは多
くの場合、シリコン基板上に形成されることが多く、そ
の場合該シリコン基板上にはＳｉＯ２を形成しやすく、
或いはこれが形成されていることが多いからである。
【００１２】前記有機固体層としては、尿素樹脂、メラ
ミン樹脂、フェノール樹脂、ポリイミド等の熱硬化性樹
脂、ポリエステル（例えばポリエチレンテレフタレー
ト）、ポリアミド、硬質ポリ塩化ビニル、ポリスチレン
等の熱可塑性樹脂を挙げることができる。
【００１３】前記酸化物薄膜層は酸化ストロンチウム
（以下「ＳｒＯ」と表記する。）、酸化マグネシウム
（以下「ＭｇＯ」と表記する。）、酸化セリウム（以下
「ＣｅＯ２」と表記する。）、酸化ジルコニウム（以下
「ＺｒＯ２」と表記する。）、イットリウム安定化酸化
ジルコニウム（以下「ＹＳＺ」と表記する。）、酸化バ
リウム（以下「ＢａＯ」と表記する。）、及び酸化カル
シウム（以下「ＣａＯ」と表記する。）のうち少なくと
も一つからなることが好ましい。これら酸化物はその上
に良質なペロブスカイト型酸化物薄膜を形成することが
できる。前記ペロブスカイト型酸化物薄膜は、ＫＮｂＯ
３、チタン酸バリウム（以下「ＢａＴｉＯ３」と表記す
る。）、ＰＺＴ、ＳｒＢｉ２Ｔａ２Ｏ９、Ｂｉ４Ｔｉ３
Ｏ１２、ルテニウム酸ストロンチウム（以下「ＳｒＲｕ
Ｏ３」と表記する。）、ＳｒＴｉＯ３、等がある。これ
らは、それ自体が圧電性、強誘電性、導電性を持ち、更
にその薄膜上に圧電性、強誘電性、導電性等の機能を持
った層を形成する中間層としての性質等を示すものであ
ることが好ましい。例えば、ＳｒＴｉＯ３は、その上に
圧電性、強誘電性、導電性等の機能を持った層を形成す
る中間層としての性質を有する。特に、本発明は、前記
ペロブスカイト型酸化物薄膜が圧電性示すものであるこ
とを特徴とする電子デバイスを提供する。尚、本発明に
おいて、電子デバイスは、圧電素子、表面弾性波素子、
表面弾性波発振器、強誘電体メモリ素子、強誘電体メモ
リセルアレイを有する強誘電体メモリ装置等を包含す
る。
【００１４】
【発明の実施の形態】以下に示す実施形態１〜４は、本
発明の電子デバイスの例であり、実施形態５は本発明の
電子機器の例である。 〔実施形態１〕図１は本発明の実施形態１における表面
弾性波素子１０の断面構造を示す図である。この素子
は、基板１と、基板１の上に形成された無機アモルファ
ス層２と、無機アモルファス層２の上に形成された酸化
物薄膜層３と、酸化物薄膜層３の上にエピタキシャル成
長により形成されたペロブスカイト型酸化物層４と、ペ
ロブスカイト型酸化物層４の上にエピタキシャル成長に
より形成されたペロブスカイト型酸化物層から成る圧電
薄膜５と、圧電薄膜５の上に形成された保護層としての
酸化物または窒化物からなる薄膜６と、保護層としての
薄膜６の上に形成された電極７とで構成される。
【００１５】基板１は、シリコン単結晶、シリコン単結
晶とその上に形成されたダイヤモンド多結晶薄膜からな
るもの等から構成され得る。無機アモルファス層２は、
ＳｉＯ２、ＡｌＮ等から構成され得る。これら無機アモ
ルファス層の厚さは、５〜５０nmが好ましい。基板の高
い音速を利用するためである。これら無機アモルファス
層は、レーザーアブレーション法、ＣＶＤ法等の方法で
形成することができる。例えば、レーザーアブレーショ
ン法でＳｉＯ２を形成する場合、酸素分圧１．３Ｐａ
（１×１０−２Ｔｏｒｒ），基板温度を室温（２０℃）
〜３００℃とする。ＡｌＮを形成する場合は、Ｎ２を利
用する。
【００１６】酸化物薄膜層３は、ＳｒＯ、ＭｇＯ、Ｃｅ
Ｏ２、ＺｒＯ２、ＹＳＺ、ＢａＯ、ＣａＯ等から形成さ
れ得る。これら酸化物薄膜層の厚さは、１〜５０nmが好
ましい。１nmより小さいと、その上に良好なエピタキシ
ャル成長をさせることが困難となるからである。一方、
この上に形成されるペロブスカイト型酸化物層４がエピ
タキシャル成長すればよいので、５０nmを超えて厚くす
る必要はない。更に好ましくは１〜５nmである。これら
酸化物薄膜層は、レーザーアブレーション法等の方法で
形成することができる。例えば、ＳｒＯをレーザーアブ
レーション法で形成する場合、酸素分圧１．３×１０−
４Ｐａ（１×１０−６Ｔｏｒｒ），基板温度２００℃で
イオンビームでアシストしながら成膜することができ
る。酸化物薄膜層４は、ＳｒＴｉＯ３、ＳｒＲｕＯ３等
から形成され得る。これら酸化物薄膜層の厚さは、１nm
以上が好ましい。１nmより小さいと、その上に良好なエ
ピタキシャル成長をさせることが困難となるからであ
る。このペロブスカイト型酸化物薄膜は、レーザーアブ
レーション法等の方法で形成することができる。例え
ば、この薄膜は、レーザーアブレーション法の場合、酸
素分圧１．３Ｐａ（１×１０−２Ｔｏｒｒ）、基板温度
５００〜６５０℃で形成することができる。
【００１７】ペロブスカイト型酸化物層から成る圧電薄
膜５は、ＫＮｂＯ３、ＰＺＴ、ＢａＴｉＯ３、等から構
成され得る。これらペロブスカイト型酸化物層から成る
圧電薄膜の厚さは、１μｍ以上が好ましい。高い電気機
械結合係数を引き出すことができるからである。これら
ペロブスカイト型酸化物層から成る圧電薄膜は、レーザ
ーアブレーション法、ＣＶＤ法、スパッタ法、ゾルゲル
法等の方法で形成することができる。例えば、ＫＮｂＯ
３ 薄膜をレーザーアブレーション法で形成する場合、
基板温度５００〜６５０℃、酸素分圧１．３Ｐａ（１×
１０−２Ｔｏｒｒ）とするのがよい。
【００１８】保護層としての酸化物または窒化物からな
る薄膜６は、ＳｉＯ２、ＡｌＮ等から構成され得る。こ
れら保護層としての酸化物または窒化物からなる薄膜
は、レーザーアブレーション法、ＣＶＤ法等の方法で形
成することができる。例えば、レーザーアブレーション
法でＳｉＯ２を形成する場合、酸素分圧１．３Ｐａ（１
×１０−２Ｔｏｒｒ）、基板温度を室温（２０℃）〜３
００℃とする。ＡｌＮを形成する場合は、Ｎ２を利用す
る。
【００１９】電極７は、アルミニウム、銅、Ａｌ−Ｃｕ
−Ｓｉ合金等から構成され得る。これら電極は、スパッ
タ法、蒸着法等の方法で形成することができる。
【００２０】〔実施形態２〕図２は本実施形態２におけ
る強誘電体メモリ装置２０００を模式的に示す平面図で
ある。また、図３は図２のＡ−Ａに沿った一部分を模式
的に示す断面図である。これら図において、１００はマ
トリックス状のメモリセルアレイ、２００はメモリセル
を選択するＭＯＳトランジスタを含む周辺回路である。
周辺回路２００の最上部は保護層を兼ねた層間絶縁膜の
アモルファス層２０１である。２１は酸化物薄膜層、２
２は酸化物薄膜層２１の上にエピタキシャル成長させた
ペロブスカイト型酸化物薄膜である第１信号電極、３１
は第１信号電極２２の上にエピタキシャル成長させたペ
ロブスカイト型酸化物薄膜である強誘電体薄膜、２３は
強誘電体薄膜３１の上に形成された第２信号電極、３２
は強誘電体薄膜３１及び第２信号電極２３の上に形成さ
れた保護層である。
【００２１】前記周辺回路２００は、本質的に単結晶シ
リコン基板、及びその上に形成されるＩＣ等から構成さ
れる。アモルファス層２０１は、ＳｉＯ２から構成され
得る。このアモルファス層２０１は、ＣＶＤ法、レーザ
ーアブレーション法等の方法で形成することができる。
例えば、レーザーアブレーション法でＳｉＯ２を形成す
る場合、酸素分圧１．３Ｐａ（１×１０−２Ｔｏｒ
ｒ）、基板温度を室温（２０℃）〜３００℃とする。Ａ
ｌＮを形成する場合は、Ｎ２を利用する。
【００２２】酸化物薄膜層２１は、ＳｒＯ、ＭｇＯ、Ｃ
ｅＯ２、ＺｒＯ２、ＹＳＺ、ＢａＯ、ＣａＯ等から形成
され得る。これら酸化物薄膜層の厚さは、１〜５０nmが
好ましい。この上にペロブスカイト型酸化物層２２を良
好にエピタキシャル成長させるためには１nm以上である
ことが望ましい。一方、この層の上に形成されるペロブ
スカイト型酸化物層２２がエピタキシャル成長すればよ
いの で、５０nmを超えて厚くする必要はない。更に好
ましくは、１〜５nmである。これら酸化物薄膜層は、レ
ーザーアブレーション法、等の方法で形成することがで
きる。例えば、ＳｒＯを形成する場合、酸素分圧１．３
×１０−４Ｐａ（１×１０−６Ｔｏｒｒ），基板温度２
００℃でイオンビームでアシストしながら成膜すること
ができる。
【００２３】ペロブスカイト型酸化物薄膜である第１信
号電極２２は、ＳｒＲｕＯ３等から構成され得る。これ
らペロブスカイト型酸化物薄膜２２の厚さは、電極とし
て機能すればよいので、約１００nm程度でよい。これら
ペロブスカイト型酸化物層から成る酸化物電極層２２
は、レーザーアブレーション法等の方法で形成すること
ができる。例えば、レーザーアブレーション法を用いた
場合、基板温度５００〜６５０℃、酸素分圧１．３Ｐａ
（１×１０−２Ｔｏｒｒ）で、これらペロブスカイト型
酸化物層を作製することができる。
【００２４】ペロブスカイト型酸化物薄膜である強誘電
体薄膜３１は、ＢａＴｉＯ３、ＰＺＴ、ＳｒＢｉ２Ｔａ
２Ｏ９、Ｂｉ４Ｔｉ３Ｏ１２等から構成され得る。これ
らペロブスカイト型酸化物薄膜３１の厚さは、１０〜２
００nmが好ましい。これらペロブスカイト型酸化物層か
ら成る強誘電体薄膜は、レーザーアブレーション法等の
方法で形成することができる。例えば、ＢａＴｉＯ３の
場合、レーザーアブレーション法では基板温度５００〜
６５０℃、酸素分圧１．３Ｐａ（１×１０−２Ｔｏｒ
ｒ）でこれを形成することができる。
【００２５】電極２３は、ＳｒＲｕＯ３、Ｐｔ、Ｉｒ、
Ａｌ、Ｃｕ等から構成され得る。これら電極は、レーザ
ーアブレーション法、スパッタ法、蒸着法等の方法で形
成することができる。
【００２６】強誘電体薄膜３１及び第２信号電極２３の
上に形成された保護層３２は、ＳｉＯ２から構成され得
る。これら保護層としての酸化物または窒化物からなる
薄膜は、レーザーアブレーション法、ＣＶＤ法等の方法
で形成することができる。
【００２７】〔実施形態３〕図４は本実施形態３の表面
弾性波（以下「ＳＡＷ」と表記する。）発振器３０００
を模式的に示す断面図である。このＳＡＷ発振器は、Ｍ
ＯＳトランジスタを含む発振回路３００とＳＡＷ共振子
３０１からなる。発振回路３００の最上層部は保護層を
兼ねた層間絶縁膜の無機アモルファス層３０３である。
３１０は、この無機アモルファス層３０３の上に形成さ
れた酸化物薄膜層、３１１は酸化物薄膜層３１０の上に
エピタキシャル成長させたペロブスカイト型酸化物薄
膜、３１２はペロブスカイト型酸化物薄膜３１１の上に
エピタキシャル成長させたペロブスカイト型酸化物圧電
薄膜、３１３は圧電薄膜３１２の上に形成した保護層で
ある薄膜、３１４は保護層３１３の上に形成された電極
である。
【００２８】前記発振回路３００は、本質的に単結晶シ
リコン基板、及びその上に形成されたＩＣ等から構成さ
れる。アモルファス層３０３は、ＳｉＯ２、ＡｌＮ、等
から構成され得る。これらアモルファス層３０３は、レ
ーザーアブレーション法、ＣＶＤ法等の方法で形成する
ことができる。例えば、レーザーアブレーション法でＳ
ｉＯ２を形成する場合、酸素分圧１．３Ｐａ（１×１０
−２Ｔｏｒｒ）、基板温度を室温（２０℃）〜３００℃
とする。ＡｌＮを形成する場合は、Ｎ２を利用する。
【００２９】酸化物薄膜層３１０は、ＳｒＯ、ＭｇＯ、
ＣｅＯ２、ＺｒＯ２、ＹＳＺ、ＢａＯ、ＣａＯ等から形
成され得る。これら酸化物薄膜層は、レーザーアブレー
ション法等の方法で形成することができる。例えば、Ｓ
ｒＯをレーザーアブレーション法で形成する場合、酸素
分圧１．３×１０−４Ｐａ（１×１０−６Ｔｏｒｒ），
基板温度２００℃でイオンビームでアシストしながら成
膜することができる。
【００３０】ペロブスカイト型酸化物薄膜３１１は、Ｓ
ｒＴｉＯ３等から構成され得る。このペロブスカイト型
酸化物薄膜３１１は、その上にペロブスカイト型酸化物
圧電薄膜をエピタキシャル成長させるために必要なもの
である。このペロブスカイト型酸化物薄膜３１１の厚さ
は、厚い方が好ましい。電磁波の漏洩防止と、音速を速
くするためである。このペロブスカイト型酸化物薄膜
は、レーザーアブレーション法等の方法で形成すること
ができる。例えば、この薄膜は、レーザーアブレーショ
ン法の場合、酸素分圧１．３Ｐａ（１×１０−２Ｔｏｒ
ｒ）、基板温度５００〜６５０℃で形成することができ
る。
【００３１】ペロブスカイト型酸化物圧電薄膜３１２
は、ＫＮｂＯ３ 、ＰＺＴ、ＢａＴｉＯ３等から構成さ
れ得る。これらペロブスカイト型酸化物圧電薄膜３１２
の厚さは、１μｍ以上が好ましい。高い電気機械結合係
数を引き出すためである。これらペロブスカイト型酸化
物圧電薄膜３１２は、レーザーアブレーション法、ＣＶ
Ｄ法、スパッタ法、ゾルゲル法等の方法で形成すること
ができる。例えば、これらの薄膜は、レーザーアブレー
ション法の場合、酸素分圧１．３Ｐａ（１×１０−２Ｔ
ｏｒｒ）、基板温度５００〜６５０℃で形成することが
できる。
【００３２】薄膜圧電薄膜３１２の上に形成された保護
層３１３は、ＳｉＯ２、ＡｌＮ等から構成され得る。こ
れら保護層としての酸化物または窒化物からなる薄膜
は、レーザーアブレーション法、ＣＶＤ法等の方法で形
成することができる。例えば、レーザーアブレーション
法でＳｉＯ２を形成する場合、酸素分圧１．３Ｐａ（１
×１０−２Ｔｏｒｒ）、基板温度を室温（２０℃）〜３
００℃とする。ＡｌＮを形成する場合は、Ｎ２を利用す
る。
【００３３】電極３１４は、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ−
Ｓｉ合金、ＳｒＲｕＯ３等から構成されるＩＤＴ電極で
ある。これら電極は、スパッタ法、蒸着法、レーザーア
ブレーション法等の方法で形成することができる。
【００３４】〔実施形態４〕図５は本実施形態４の圧電
素子を模式的に示す断面図である。この図において、４
０１は基板、４０２は基板４０１の上に形成されたアモ
ルファス層、４０３はアモルファス層４０２の上に形成
された酸化物層、４０４は酸化物層４０３の上にエピタ
キシャル成長させた下部電極としてのペロブスカイト酸
化物層、４０５は下部電極４０４の上にエピタキシャル
成長させたペロブスカイト型酸化物圧電薄膜層、４０６
は圧電薄膜層４０５の上に形成された上部電極である。
【００３５】前記基板４０１は、シリコン単結晶から構
成される。アモルファス層４０２は、ＳｉＯ２等から構
成され得る。これらアモルファス層４０２は、熱酸化
法、ＣＶＤ法、レーザーアブレーション法等の方法で形
成することができる。
【００３６】酸化物薄膜層４０３は、ＳｒＯ、ＭｇＯ、
ＣｅＯ２、ＺｒＯ２、ＹＳＺ、ＢａＯ、ＣａＯ等から形
成され得る。これら酸化物薄膜層は、レーザーアブレー
ション法等の方法で形成することができる。例えば、Ｓ
ｒＯを形成する場合、レーザーアブレーション法では、
酸素分圧１．３×１０−４Ｐａ（１×１０−６Ｔｏｒ
ｒ），基板温度２００℃でイオンビームをアシストしな
がら成膜することができる。
【００３７】下部電極としてのペロブスカイト型酸化物
薄膜４０４は、ＳｒＲｕＯ３、Ｎｂ等の不純物を含有さ
せて導体化したＳｒＴｉＯ３等から構成され得る。これ
ら下部電極としてのペロブスカイト型酸化物薄膜は、レ
ーザーアブレーション法等の方法で形成することができ
る。例えば、これらの薄膜は、レーザーアブレーション
法の場合、酸素分圧１．３Ｐａ（１×１０−２Ｔｏｒ
ｒ）、基板温度５００〜６５０℃で形成することができ
る。
【００３８】ペロブスカイト型酸化物圧電薄膜４０５
は、ＢａＴｉＯ３、ＰＺＴ、ＳｒＢｉ２Ｔａ２Ｏ９、Ｂ
ｉ４Ｔｉ３Ｏ１２等から構成され得る。これらペロブス
カイト型酸化物圧電薄膜４０５は、レーザーアブレーシ
ョン法、ＣＶＤ法、スパッタ法、ゾルゲル法等の方法で
形成することができる。
【００３９】上部電極４０６は、Ａｌ、Ｐｔ、Ｉｒ又は
ＳｒＲｕＯ３等のペロブスカイト型酸化物等から構成さ
れ得る。これら電極は、スパッタ法、蒸着法、レーザー
アブレーション法等の方法で形成することができる。
【００４０】〔実施形態５〕次に、上記実施の形態２の
強誘電体メモリ装置を備えた電子機器の例について説明
する。図６（ａ）は、携帯電話の一例を示した斜視図で
ある。図６（ａ）において、符号１０００は携帯電話本
体を示し、その内部には上記強誘電体メモリ装置を用い
たメモリ部１００１が設けられている。
【００４１】図６（ｂ）は、腕時計型電子機器の一例を
示した斜視図である。図６（ｂ）において、符号１１０
０は時計本体を示し、その内部には上記強誘電体メモリ
装置を用いたメモリ部１１０１が設けられている。
【００４２】図６（ｃ）は、ワープロ、パソコンなどの
携帯型情報処理装置の一例を示した斜視図である。図６
（ｃ）において、符号１２００は情報処理装置、符号１
２０２はキーボードなどの入力部、符号１２０４は情報
処理装置本体を示し、その内部には上記強誘電体メモリ
装置を用いたメモリ部１２０６が設けられている。
【００４３】また、他の電子機器の例としては、図示し
ていないものの、例えばカードに上記強誘電体メモリ装
置を用いたメモリ部が設けられた、いわゆるＩＣカード
にも適用可能である。
【００４４】図６（ａ）〜（ｃ）に示す（ＩＣカードを
含む）電子機器は、上記実施の形態で示した強誘電体メ
モリ装置を備えているので、信頼性の高い、小型の電子
機器を実現することができる。
【００４５】なお、本発明の技術範囲は、上記実施の形
態に限定されるものではなく、本発明の趣旨を逸脱しな
い範囲において種々の変更を加えることが可能である。
【００４６】例えば、上記の強誘電体メモリ装置は、一
個のＭＯＳトランジスタと一個のキャパシタで構成され
る、いわゆる１Ｔ１Ｃ型メモリセルや、二個のＭＯＳト
ランジスタと二個のキャパシタで構成される、いわゆる
２Ｔ２Ｃ型メモリセルにも適用可能である。
【００４７】
【実施例】以下、本発明を実施例に従って詳細に説明す
る。 （実施例１）図１は本発明の実施例１における表面弾性
波素子１０の断面構造を示す図である。この素子１０
は、基板１とアモルファス層２と酸化物薄膜層３、４と
圧電薄膜５と保護層としての酸化物または窒化物からな
る薄膜６と電極７で構成される。
【００４８】上記構成からなる本発明の表面弾性波素子
の作製プロセスを具体的に示す。基板１としてはシリコ
ン基板上に２０μｍの厚さのダイヤモンド多結晶薄膜を
形成したものを用いる。まず、該基板１上にレーザーア
ブレーション法を用いてＳｉＯ２アモルファス層２を形
成する。次にアモルファス層２上に酸化物薄膜層３とし
てここではＣｅＯ２薄膜をイオンビームアシストを用
い、同様にレーザーアブレーション法を用いて形成す
る。０．０１３Ｐａ（１０−４Ｔｏｒｒ）の酸素プラズ
マ中で基板温度５００℃で成膜したところ、（１００）
配向のＣｅＯ２薄膜が形成された。Ｘ線回折の極点図に
よりＣｅＯ２薄膜の面内配向を調べたところ、面内も配
向していることが確認された。すなわち、ＳｉＯ２アモ
ルファス層２上に（１００）配向のＣｅＯ２薄膜がエピ
タキシャル成長していることが確認された。更に、Ｃｅ
Ｏ２酸化物薄膜層３上に酸化物薄膜層４であるＳｒＴｉ
Ｏ３薄膜を同じくレーザーアブレーション法を用いて形
成した。なお、レーザーアブレーション装置は複数のタ
ーゲットを装着することが可能であり、同一チャンバー
中で連続的に、いくつかの異なる材料を成膜することが
可能である。０．０１３Ｐａ（１０−４Ｔｏｒｒ）の酸
素プラズマ中、基板温度６００℃で成膜したところ、
（１００）配向のＣｅＯ２薄膜上に（１１０）配向のペ
ロブスカイト型酸化物ＳｒＴｉＯ３薄膜がエピタキシャ
ル成長することが確認された。この配向関係は螢石型構
造のＣｅＯ２とペロブスカイト構造のＳｒＴｉＯ３との
結晶格子及び格子定数の関係によるものと考えられる。
【００４９】次にＫＮｂＯ３圧電薄膜５をやはりレーザ
ーアブレーション法を用いて同一チャンバー中で連続的
に形成した。このとき、Ｋが蒸発しやすいので、ターゲ
ット組成はＫリッチにするとよい。０．０１３Ｐａ（１
０−４Ｔｏｒｒ）の酸素プラズマ中、基板温度６００℃
で成膜したところ、（１１０）配向のＳｒＴｉＯ３エピ
タキシャル薄膜上に（０１０）配向のＫＮｂＯ３薄膜５
がエピタキシャル成長していることが確認された。Ｓｒ
ＴｉＯ３とＫＮｂＯ３は同じペロブスカイト構造である
が、この配向関係は格子定数の関係によるものであり、
特開平１０−６５４８８号公報に記載されているものと
同じであった。
【００５０】以上のように、シリコン基板上に２０μｍ
の厚さのダイヤモンド多結晶薄膜を形成した基板１上に
ＳｉＯ２アモルファス層２を形成することにより酸化物
薄膜層３のＣｅＯ２薄膜と酸化物薄膜層４のＳｒＴｉＯ
３薄膜をそれぞれ（１００）配向、（１１０）配向にエ
ピタキシャル成長させることができ、更に、ＳｒＴｉＯ
３薄膜を（１１０）配向させることによりその上に形成
するＫＮｂＯ３薄膜を（０１０）配向にエピタキシャル
成長させることができた。ＫＮｂＯ３の＜０１０＞方向
は分極軸方向である。なお、前記基板１上にＳｉＯ２ア
モルファス層２を介さずに直接ＣｅＯ２薄膜から形成し
ようとすると格子ミスマッチのためＣｅＯ２薄膜、Ｓｒ
ＴｉＯ３薄膜、ＫＮｂＯ３薄膜ともすべて多結晶薄膜に
なってしまい、後述するように所望の特性が得られなか
った。また、前記基板１上に直接ＫＮｂＯ３薄膜を形成
した場合にも格子ミスマッチのためＫＮｂＯ３薄膜は多
結晶になってしまい、後述するように所望の特性が得ら
れなかった。
【００５１】従って、上記構成によりはじめて高品質な
ＫＮｂＯ３圧電薄膜５をエピタキシャル成長させること
ができた。なお、ここでは、アモルファス層として酸化
シリコンを用いたが、ＡｌＮを用いても同様な効果が得
られる。酸化物薄膜層３としてＣｅＯ２薄膜を用いた
が、ＺｒＯ２薄膜、またはＹＳＺ薄膜を用いても同様な
効果が得られる。また、酸化物薄膜層３にＳｒＯ、Ｃａ
Ｏ、ＢａＯあるいはＭｇＯを用いれば、ＳｒＯやＭｇＯ
等は（１００）配向、その上の酸化物薄膜層４（ＳｒＴ
ｉＯ３薄膜）も（１００）配向、その上の圧電薄膜５
（ＫＮｂＯ３薄膜）は（００１）配向の各エピタキシャ
ル薄膜が得られ、上記構成とは違った配向を得ることも
可能である。
【００５２】次に、ＫＮｂＯ３薄膜５上に同じくレーザ
ーアブレーション法を用いて保護層の酸化物または窒化
物からなる薄膜６としてＳｉＯ２アモルファス薄膜を、
同一チャンバー中で連続的に形成する。ＫＮｂＯ３のＫ
が水分と反応しやすく経時変化を起こすため、保護層６
が必要である。また、ＳｉＯ２は温度係数の符号がＫＮ
ｂＯ３と逆のため温度特性をコントロールする役割も果
たす。ＳｉＯ２と同様な役割を果たす材料としてＡｌＮ
があり、従ってＡｌＮ薄膜を保護層として用いても良
い。
【００５３】最後に、ＳｉＯ２上にアルミニウム薄膜を
形成し、パターニングしてＩＤＴ電極７を形成して図１
に示すような表面弾性波素子が作製される。
【００５４】さて、ここで基板１としてシリコン基板上
にダイヤモンド多結晶薄膜を形成したものを用いたの
は、ダイヤモンドが既存の材料の中で一番音速が速い材
料であり、今後要求される表面弾性波素子のＧＨｚ帯へ
の高周波化に最も適しているためである。一方、圧電薄
膜５としてＫＮｂＯ３を用いたのは、電気機械結合係数
ｋ２が５０％以上と非常に高い値を示し高性能化が期待
されるためである。
【００５５】作製した表面弾性波（以下ＳＡＷ）素子の
特性を評価したところ、１０％以上のｋ２が再現性よく
得られた。ただし、ｋ２の値はＫＮｂＯ３薄膜５の品質
及び膜厚に依存するため、酸化物薄膜層３、４を含め高
品質な膜を得る成膜技術と膜厚の適正が必要である。一
方、音速に関しては、基板の影響を受け、１００００ｍ
／ｓを超える音速の速いセザワ波の励起も確認された。
すなわち、ＧＨｚ帯の高周波化が通常のフォトリソグラ
フィプロセスで可能になる。
【００５６】なお、比較として基板１上にＳｉＯ２アモ
ルファス層２を介さずに直接ＣｅＯ２薄膜から形成した
もの、あるいは基板１上に直接ＫＮｂＯ３薄膜を形成し
たものは、どちらもｋ２の値は１％前後であり、エピタ
キシャル成長させたものと比較するとかなり劣ってい
た。
【００５７】また、実施例１では基板１としてシリコン
基板上にダイヤモンド多結晶薄膜を形成したものを用い
たが、酸化物層３、４、圧電薄膜５をエピタキシャル成
長できる基板温度まで耐えられるものであり、また所望
の音速に合うものであれば、この基板はどんな材料であ
っても良い。また圧電薄膜５としてＫＮｂＯ３を用いた
が、これに限るものではない。また、各薄膜の材料、作
製方法及び作製条件もこれに限るものではない。
【００５８】（実施例２）図２は本発明の実施例２にお
ける強誘電体メモリ装置（本発明の電子デバイスの一種
である。）を模式的に示す平面図である。また、図３は
図２のＡ−Ａに沿った一部分を模式的に示す断面図であ
る。
【００５９】本発明の強誘電体メモリ装置は、集積度に
優れたマトリックス状のメモリセルアレイ１００を有す
るものであって、メモリセルを選択するＭＯＳトランジ
スタを含む周辺回路２００上にメモリセルアレイ１００
を形成した構造であった。周辺回路２００は、メモリセ
ルに対して選択的に情報の書き込みもしくは読み出しを
行なうための各種回路を含んでいた。図３に示すよう
に、メモリセルアレイ１００は周辺回路２００上に接し
て形成された。ここで周辺回路２００の最上層部は保護
層を兼ねた層間絶縁膜のＳｉＯ２アモルファス層であっ
た。従って、メモリセルアレイ１００をＳｉＯ２アモル
ファス層上に形成しなければならないが、メモリセルア
レイを用いた強誘電体メモリ装置ではＰ−Ｖ特性におい
て優れた角型性が要求されるため、強誘電体薄膜３１を
エピタキシャル成長させる必要がある。なお、図２にお
いて第１信号電極２２と第２信号電極２３の間には強誘
電体薄膜３１が配置されている。
【００６０】図３を用いて具体的なメモリセルアレイ１
００の製造プロセスを示す。最上層部がＳｉＯ２アモル
ファス層で終端されている周辺回路２００の上に、まず
酸化物薄膜層２１としてＳｒＯ薄膜をイオンビームアシ
ストを用いたレーザーアブレーション法を用いて形成し
た。このとき、ＳｒＯはＸ線回折より、（１００）配向
のエピタキシャル薄膜であることが確認された。次に第
１信号電極２２として導電性を有するペロブスカイト型
酸化物のＳｒＲｕＯ３薄膜を同様にレーザーアブレーシ
ョン法を用いて形成した。やはり、ＳｒＲｕＯ３も擬立
方晶（１００）配向のエピタキシャル薄膜であることが
確認された。次にこれを図２に示すように所定の形状に
パターニングし、続いて強誘電体薄膜３１としてＢａＴ
ｉＯ３を同様にレーザーアブレーション法を用いて形成
する。ここでＳｒＲｕＯ３上のＢａＴｉＯ３は（００
１）配向のエピタキシャル薄膜であることが確認され
た。続いて第２信号電極２３として、第１信号電極２２
と同様ＳｒＲｕＯ３を形成し、更に、これを所定の形状
にパターニングした。最後に第２信号電極２３が形成さ
れた強誘電体薄膜３１上に、例えば、ＳｉＯ２ やＡｌ
Ｎ等の絶縁膜からなる保護層３２を形成した。
【００６１】メモリセルを用いた強誘電体メモリ装置と
しては、メモリセルアレイと周辺回路を平面的に分離し
て配置する構造もあるが、本構造の方が大容量の集積化
に優れている。
【００６２】ここでメモリセルにおける書き込み、読み
出し動作の一例について述べる。まず、読み出し動作に
おいては、選択セルに読み出し電圧Ｖ０が印加される。
これは同時に‘０’の書き込み動作を兼ねている。この
とき、選択されたビット線を流れる電流またはビット線
をハイインピーダンスにしたときの電位をセンスアンプ
にて読み出す。このとき、非選択セルには、読み出し時
のクロストークを防ぐため所定の電圧が印加される。書
き込み動作においては、‘１’の書き込みの場合は、選
択セルに電圧―Ｖ０が印加される。‘０’の書き込みの
場合は、選択セルの分極を反転させない電圧が印加さ
れ、読み出し動作時に書き込まれた‘０’状態を保持す
る。このとき、非選択セルのキャパシタには、書き込み
時のクロストークを防ぐため、所定の電圧が印加され
る。
【００６３】なお、ここで用いた材料、成膜方法、作製
プロセスなどはこれに限るものではない。ここでは、ア
モルファス層として酸化シリコン（ＳｉＯ２ ）を用い
たが、ＡｌＮ、ガラスを用いても同様な効果が得られ
る。酸化物薄膜層３としてＳｒＯ薄膜を用いたが、Ｃｅ
Ｏ２薄膜、ＺｒＯ２薄膜、ＭｇＯ薄膜、ＣａＯ薄膜、Ｂ
ａＯ薄膜、又はＹＳＺ薄膜を用いても同様な効果が得ら
れる。
【００６４】（実施例３）図４は本発明の実施例３にお
けるＳＡＷ発振器を模式的に示す断面図である。このＳ
ＡＷ発振器は、ＭＯＳトランジスタを含む発振回路３０
０とＳＡＷ共振子３０１からなる。３１０は酸化物薄膜
層、３１１はペロブスカイト型酸化物、３１２は圧電薄
膜、３１３は保護層である薄膜、３１４は電極である。
発振回路３００の最上層部は保護層を兼ねた層間絶縁膜
のＳｉＯ２アモルファス層３０３である。従って、ＳＡ
Ｗ共振子３０１をＳｉＯ２アモルファス層３０３上に形
成しなければならないが、良好な特性を有するＳＡＷ共
振子３０１を得るためには圧電薄膜３１２をエピタキシ
ャル成長させる必要がある。
【００６５】図４を用いてＳＡＷ共振子３０１の製造プ
ロセスを示すが、実施例１に示したものと同様である。
最上層部がＳｉＯ２アモルファス層３０３で終端されて
いる発振回路３００上にまず酸化物層３１０としてＳｒ
Ｏ薄膜を形成した。実施例１に示したように、このとき
ＳｒＯは（１００）配向のエピタキシャル薄膜であっ
た。更に、ＳｒＯ酸化物薄膜層３１０上に酸化物薄膜層
３１１であるＳｒＴｉＯ３薄膜を形成した。（１００）
配向のＳｒＯ薄膜上には（１００）配向のＳｒＴｉＯ３
薄膜がエピタキシャル成長した。次にＫＮｂＯ３圧電薄
膜３１２を形成した。（１００）配向のＳｒＴｉＯ３エ
ピタキシャル薄膜上には（００１）配向のＫＮｂＯ３薄
膜３１２がエピタキシャル成長した。ＫＮｂＯ３薄膜３
１２上に保護層の酸化物または窒化物からなる薄膜３１
３を形成した。最後に、保護層３１３上にアルミニウム
薄膜を形成し、パターニングして電極３１４を形成して
図４に示すようなＳＡＷ発振器を作製した。
【００６６】作製したＳＡＷ共振子３０１の特性を評価
したところ、１０％以上のｋ２が再現性よく得られた。
ただし、ｋ２の値はＫＮｂＯ３薄膜３１２の品質及び膜
厚に依存するため、酸化物薄膜層３１０、３１１を含め
高品質な膜を得る成膜技術と膜厚の適正が必要である。
【００６７】通常ＳＡＷ発振器はＳＡＷ共振子と発振回
路がパッケージ内で別々に配置され平面的に分離された
構造になっているが、本発明の構造によれば従来に比べ
超小型で高性能なＳＡＷ発振器が得られる。
【００６８】なお、ここでは圧電薄膜３１２としてＫＮ
ｂＯ３を用いたが、これに限られない。
【００６９】（実施例４）図５は本発明の実施例４であ
る圧電素子を模式的に示す断面図である。この図におい
て、４０１はシリコン単結晶基板、４０２はＳｉＯ２
アモルファス層、４０３は酸化物層、４０４は下部電極
としてのペロブスカイト酸化物層、４０５はペロブスカ
イト型酸化物圧電薄膜層、４０６は上部電極である。図
５を用いて具体的な作製プロセスを示す。
【００７０】まず、Ｓｉ（１１０）単結晶基板４０１の
表面に熱酸化でＳｉＯ２アモルファス層４０２を形成す
る。次にＳｒＯ酸化物層４０３を形成し、続いて下部電
極４０４としてペロブスカイト型酸化物のＳｒＲｕＯ３
薄膜を形成する。更に、その上に圧電薄膜４０５として
ＢａＴｉＯ３を、上部電極４０６としてＳｒＲｕＯ３薄
膜を連続的に形成する。そしてＳｉ（１１０）単結晶基
板４０１の裏側をエッチングしキャビティを形成する。
このとき、ＳｉＯ２アモルファス層４０２はエッチング
ストッパーの役割を果たす。以上により図５に示すよう
な圧電素子が形成されるが、上記ＳｒＯ、下部電極Ｓｒ
ＲｕＯ３、圧電薄膜ＢａＴｉＯ３、上部電極ＳｒＲｕＯ
３はそれぞれエピタキシャル薄膜であり、配向方向はそ
れぞれ（１００）、擬立方晶（１００）、（００１）、
擬立方晶（１００）であった。
【００７１】本素子の性能指数を評価したところ、多結
晶ＢａＴｉＯ３圧電薄膜を用いた場合より、性能指数
（圧電定数×ヤング率）が５０％向上した。
【００７２】なお、下部電極、圧電薄膜、上部電極の材
料は上記のものに限られない。また酸化物層４０３はＭ
ｇＯ、ＣａＯ又はＢａＯでもよく、またＣｅＯ２、Ｚｒ
Ｏ２、ＹＳＺをもちいれば圧電薄膜４０５の配向方向を
変えることもでき、特性をコントロールすることができ
る。また、ＳｉＯ２アモルファス層４０２に代えて、有
機固体層を用いることができる。例えば、メラミン樹脂
層やポリイミド前駆体液を基板に塗布硬化させたり、ナ
イロン６６やポリエチレンテレフタレートフィルムを熱
接着したりして有機固体層を形成することができる。そ
の上の酸化物層４０３、その上のペロブスカイト酸化物
薄膜層４０４、その上のＢａＴｉＯ３薄膜４０５、上部
電極４０６は、いずれも、イオンビームでアシストしな
がら基板温度２００〜３５０℃で、レーザーアブレーシ
ョン法により形成又は成長させるとよい。
【００７３】
【発明の効果】以上に述べたように本発明によれば、任
意の無機アモルファス層又は有機固体層と、該無機アモ
ルファス層又は有機固体層の上に形成した酸化物薄膜層
と、更に、該酸化物薄膜層上にエピタキシャル成長させ
たペロブスカイト型酸化物薄膜を含むことにより、無機
アモルファス層又は有機固体層を含む任意の基板を用い
て、これら無機アモルファス層又は有機固体層の上にペ
ロブスカイト型酸化物薄膜を所望の方向にエピタキシャ
ル成長させた電子デバイスを提供することができる。更
には、本発明によれば、この電子デバイスをＩＣと集積
化させて高性能な電子デバイス、例えばＳＡＷ素子、強
誘電体メモリ装置、圧電素子などを提供することができ
る。更には、本発明によれば、上記いずれかの電子デバ
イスを備えた高性能の電子機器が提供される。
【図面の簡単な説明】
【図１】本発明の実施例１における表面弾性波素子の断
面構造を示す図である。
【図２】本発明の実施例２における強誘電体メモリ装置
を模式的に示す平面図である。
【図３】図２のＡ−Ａに沿った一部分を模式的に示す断
面図である。
【図４】本発明の実施例３におけるＳＡＷ発振器を模式
的に示す断面図である。
【図５】本発明の実施例４における圧電素子を模式的に
示す断面図である。
【図６】本発明電子デバイスを備えた強誘電体メモリ装
置を備えた電子機器の一例を示す図であり、（ａ）は携
帯電話、（ｂ）は腕時計型電子機器、（ｃ）は携帯情報
処理装置のそれぞれ斜視図である。
【符号の説明】
１ 基板 ２、２０１、３０３、４０２ 無機アモルファス層 ３、４、２１ 酸化物薄膜層 ５ 圧電薄膜 ６、３２ 保護層 ７ 電極 ２２ 第１信号電極 ２３ 第２信号電極 ３１ 強誘電体薄膜 １００ メモリセルアレイ ２００ 周辺回路 ３００ 発振回路 ３０１ 表面弾性波（ＳＡＷ）共振子 ３１０、３１１、４０３ 酸化物層 ３１２、４０５ 圧電薄膜 ３１３ 保護層 ４０１ 基板 ４０４ 下部電極 ４０６ 上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｈ 9/17 Ｈ０１Ｌ 41/18 １０１Ｚ 9/25 27/10 ４４４Ｃ 41/08 Ｃ (72)発明者 宮澤 弘 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F083 AD14 JA13 JA14 JA15 JA45 PR22 PR25 5J097 AA06 BB01 EE10 FF02 FF03 FF05 FF07 HA03 HA07 KK09 5J108 AA00 BB00 EE03 EE04 EE07 JJ04 KK01

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】無機アモルファス層と該アモルファス層上
    に形成した酸化物薄膜層と、更に該酸化物薄膜層上にエ
    ピタキシャル成長させたペロブスカイト型酸化物薄膜を
    含むことを特徴とする電子デバイス。
  2. 【請求項２】前記酸化物薄膜層が酸化ストロンチウム、
    酸化バリウム、酸化カルシウム、酸化マグネシウム、酸
    化セリウム、酸化ジルコニウム、イットリウム安定化酸
    化ジルコニウムのうち少なくとも一つからなることを特
    徴とする請求項１に記載の電子デバイス。
  3. 【請求項３】前記ペロブスカイト型酸化物薄膜が圧電性
    を示すものであることを特徴とする請求項１に記載の電
    子デバイス。
  4. 【請求項４】前記無機アモルファス層が酸化シリコンか
    らなることを特徴とする請求項１に記載の電子デバイ
    ス。
  5. 【請求項５】前記無機アモルファス層が酸化シリコンか
    らなり、前記酸化物薄膜層が酸化ストロンチウム、酸化
    バリウム、酸化カルシウム、酸化マグネシウム、酸化セ
    リウム、酸化ジルコニウム、イットリウム安定化酸化ジ
    ルコニウムのうち少なくとも一つからなることを特徴と
    する請求項１に記載の電子デバイス。
  6. 【請求項６】前記無機アモルファス層が酸化シリコンか
    らなり、前記ペロブスカイト型酸化物薄膜が圧電性を示
    すものであることを特徴とする請求項１に記載の電子デ
    バイス。
  7. 【請求項７】有機固体層と、該有機固体層の上に形成し
    た酸化物薄膜層と、該酸化物薄膜層上にエピタキシャル
    成長させたペロブスカイト型酸化物薄膜とを含むことを
    特徴とする電子デバイス。
  8. 【請求項８】前記酸化物薄膜層が酸化ストロンチウム、
    酸化バリウム、酸化カルシウム、酸化マグネシウム、酸
    化セリウム、酸化ジルコニウム、イットリウム安定化酸
    化ジルコニウムのうち少なくとも一つからなることを特
    徴とする請求項７に記載の電子デバイス。
  9. 【請求項９】前記ペロブスカイト型酸化物薄膜が圧電性
    を示すものであることを特徴とする請求項７に記載の電
    子デバイス。
  10. 【請求項１０】請求項１〜９の何れか１項に記載の電子
    デバイスを備えたことを特徴とする電子機器。
JP2002085812A 2001-03-28 2002-03-26 電子デバイス及び電子機器 Expired - Fee Related JP4103421B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002085812A JP4103421B2 (ja) 2001-03-28 2002-03-26 電子デバイス及び電子機器
US10/108,180 US6849861B2 (en) 2001-03-28 2002-03-27 Electronic device and electronic apparatus
US11/008,761 US20050096230A1 (en) 2001-03-28 2004-12-08 Electronic device and electronic apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001093924 2001-03-28
JP2001-93924 2002-03-19
JP2002-76695 2002-03-19
JP2002076695 2002-03-19
JP2002085812A JP4103421B2 (ja) 2001-03-28 2002-03-26 電子デバイス及び電子機器

Publications (2)

Publication Number Publication Date
JP2003347612A true JP2003347612A (ja) 2003-12-05
JP4103421B2 JP4103421B2 (ja) 2008-06-18

Family

ID=27346385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002085812A Expired - Fee Related JP4103421B2 (ja) 2001-03-28 2002-03-26 電子デバイス及び電子機器

Country Status (2)

Country Link
US (2) US6849861B2 (ja)
JP (1) JP4103421B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079993A (ja) * 2003-09-01 2005-03-24 Seiko Epson Corp 薄膜圧電共振器
JP2007300071A (ja) * 2006-04-03 2007-11-15 Canon Inc 圧電素子及びその製造方法、電子デバイス、インクジェット装置
JP2011528878A (ja) * 2008-07-23 2011-11-24 エムエスゲー リトグラス アクチエンゲゼルシャフト 電子音響部品に誘電体層を形成する方法および電子音響部品
JP2012159374A (ja) * 2011-01-31 2012-08-23 Iwate Industrial Research Center 圧力センサ素子
WO2013018604A1 (ja) * 2011-07-29 2013-02-07 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
CN103765768A (zh) * 2011-08-26 2014-04-30 株式会社村田制作所 压电器件以及压电器件的制造方法
JP2015529963A (ja) * 2012-08-03 2015-10-08 Tdk株式会社 圧電素子、圧電アクチュエータ、ハードディスクドライブ、インクジェットプリンタ装置、及び圧電センサ
US10954591B2 (en) 2009-07-23 2021-03-23 Msg Lithoglas Ag Method for producing a structured coating on a substrate, coated substrate, and semi-finished product having a coated substrate

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092900B2 (ja) * 2000-11-22 2008-05-28 住友電気工業株式会社 圧電体薄膜を形成したダイヤモンド基板およびその製造方法
JP4103421B2 (ja) * 2001-03-28 2008-06-18 セイコーエプソン株式会社 電子デバイス及び電子機器
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
US7268472B2 (en) * 2002-11-11 2007-09-11 Seiko Epson Corporation Piezoelectric device, liquid jetting head, ferroelectric device, electronic device and methods for manufacturing these devices
JP4120589B2 (ja) * 2004-01-13 2008-07-16 セイコーエプソン株式会社 磁気抵抗効果素子及び磁気メモリ装置
US7332851B2 (en) * 2004-09-29 2008-02-19 Ngk Insulators, Ltd. Piezoelectric/electrostrictive film type device and method of manufacturing the same
JP4424288B2 (ja) * 2004-12-20 2010-03-03 セイコーエプソン株式会社 弾性表面波装置の製造方法および弾性表面波装置
CN100505532C (zh) * 2004-12-20 2009-06-24 精工爱普生株式会社 表面声波装置的制造方法及表面声波装置
JP4033205B2 (ja) * 2004-12-21 2008-01-16 セイコーエプソン株式会社 弾性表面波装置及び弾性表面波装置の製造方法
CN100474769C (zh) * 2004-12-21 2009-04-01 精工爱普生株式会社 表面声波器件和表面声波器件的制造方法
DE102005014160A1 (de) * 2005-03-29 2006-10-12 Siemens Ag Verfahren zum Herstellen eines polykristallinen Keramikfilms auf einem Substrat, Kondensatorstruktur mit dem Keramikfilm und Verwendung der Kondensatorstruktur
JP4462432B2 (ja) * 2005-08-16 2010-05-12 セイコーエプソン株式会社 ターゲット
JP4328981B2 (ja) * 2007-01-25 2009-09-09 セイコーエプソン株式会社 圧電振動子の製造方法
US7602105B2 (en) * 2007-04-24 2009-10-13 Uchicago Argonne, Llc Piezoelectrically actuated ultrananocrystalline diamond tip array integrated with ferroelectric or phase change media for high-density memory
US9434642B2 (en) * 2007-05-21 2016-09-06 Corning Incorporated Mechanically flexible and durable substrates
WO2013029609A2 (de) * 2011-08-31 2013-03-07 Helmholtz-Zentrum Dresden - Rossendorf E.V. Trägermaterial für elektrisch polarisierbare biomaterialien, polyelektrolytmaterialien, atome, ionen und moleküle; dessen herstellung und verwendung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155566A (en) * 1990-03-27 1992-10-13 Kabushiki Kaisha Toshiba Organic thin film element
US5274249A (en) * 1991-12-20 1993-12-28 University Of Maryland Superconducting field effect devices with thin channel layer
JP3537459B2 (ja) * 1993-03-05 2004-06-14 本田技研工業株式会社 車両用ドア
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
JP3047316B2 (ja) * 1994-11-11 2000-05-29 富士ゼロックス株式会社 エピタキシャル強誘電体薄膜素子およびその作製方法
JPH08330540A (ja) 1995-06-01 1996-12-13 Sony Corp 酸化物積層構造
JPH09100125A (ja) 1995-07-28 1997-04-15 Yamamura Glass Co Ltd ニオブ酸カリウム薄膜及びその製造方法並びに該薄膜を用いた光学素子
US5912068A (en) * 1996-12-05 1999-06-15 The Regents Of The University Of California Epitaxial oxides on amorphous SiO2 on single crystal silicon
JP4053647B2 (ja) * 1997-02-27 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
US6078717A (en) * 1997-07-22 2000-06-20 Fuji Xerox Co., Ltd. Opical waveguide device
JP3630934B2 (ja) * 1997-08-29 2005-03-23 三洋電機株式会社 テクスチャ記録方法
US6069368A (en) * 1997-12-15 2000-05-30 Texas Instruments Incorporated Method for growing high-quality crystalline Si quantum wells for RTD structures
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
US6278138B1 (en) * 1998-08-28 2001-08-21 Sony Corporation Silicon-based functional matrix substrate and optical integrated oxide device
JP2000305117A (ja) * 1999-02-19 2000-11-02 Fuji Xerox Co Ltd 光デバイス、光デバイスの駆動方法、及び光デバイスの製造方法
JP4186300B2 (ja) 1999-03-24 2008-11-26 ヤマハ株式会社 弾性表面波素子
JP2000278085A (ja) * 1999-03-24 2000-10-06 Yamaha Corp 弾性表面波素子
JP3401558B2 (ja) * 1999-12-14 2003-04-28 独立行政法人産業技術総合研究所 エピタキシャル複合構造体およびこのものを利用した素子
US6493497B1 (en) * 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6834803B2 (en) * 2000-12-15 2004-12-28 Symbol Technologies, Inc. Ink-spread compensated bar code symbology and compensation methods
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP4103421B2 (ja) * 2001-03-28 2008-06-18 セイコーエプソン株式会社 電子デバイス及び電子機器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079993A (ja) * 2003-09-01 2005-03-24 Seiko Epson Corp 薄膜圧電共振器
JP2007300071A (ja) * 2006-04-03 2007-11-15 Canon Inc 圧電素子及びその製造方法、電子デバイス、インクジェット装置
JP2011528878A (ja) * 2008-07-23 2011-11-24 エムエスゲー リトグラス アクチエンゲゼルシャフト 電子音響部品に誘電体層を形成する方法および電子音響部品
US8659206B2 (en) 2008-07-23 2014-02-25 Msg Lithoglas Ag Method for producing a dielectric layer in an electroacoustic component, and electroacoustic component
US10954591B2 (en) 2009-07-23 2021-03-23 Msg Lithoglas Ag Method for producing a structured coating on a substrate, coated substrate, and semi-finished product having a coated substrate
JP2012159374A (ja) * 2011-01-31 2012-08-23 Iwate Industrial Research Center 圧力センサ素子
KR101635151B1 (ko) 2011-07-29 2016-06-30 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스 및 압전 디바이스의 제조방법
CN103718457A (zh) * 2011-07-29 2014-04-09 株式会社村田制作所 压电器件及压电器件的制造方法
JPWO2013018604A1 (ja) * 2011-07-29 2015-03-05 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
KR20140040252A (ko) * 2011-07-29 2014-04-02 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스 및 압전 디바이스의 제조방법
US9577178B2 (en) 2011-07-29 2017-02-21 Murata Manufacturing Co., Ltd. Piezoelectric device and method for producing piezoelectric device
WO2013018604A1 (ja) * 2011-07-29 2013-02-07 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
CN103765768A (zh) * 2011-08-26 2014-04-30 株式会社村田制作所 压电器件以及压电器件的制造方法
JPWO2013031617A1 (ja) * 2011-08-26 2015-03-23 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
US9570668B2 (en) 2011-08-26 2017-02-14 Murata Manufacturing Co., Ltd. Piezoelectric device and method for manufacturing piezoelectric device
JP2015529963A (ja) * 2012-08-03 2015-10-08 Tdk株式会社 圧電素子、圧電アクチュエータ、ハードディスクドライブ、インクジェットプリンタ装置、及び圧電センサ

Also Published As

Publication number Publication date
US20050096230A1 (en) 2005-05-05
US20020149019A1 (en) 2002-10-17
JP4103421B2 (ja) 2008-06-18
US6849861B2 (en) 2005-02-01

Similar Documents

Publication Publication Date Title
JP4103421B2 (ja) 電子デバイス及び電子機器
JP3040483B2 (ja) ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
JP4282245B2 (ja) 容量素子及びその製造方法並びに半導体装置
JP3645338B2 (ja) 不揮発性半導体記憶装置
US20220181541A1 (en) Film structure, piezoelectric film and superconductor film
WO2004042836A1 (ja) 薄膜積層体、その薄膜積層体を用いた電子装置、及びアクチュエータ、並びにアクチュエータの製造方法
JP4256670B2 (ja) 容量素子、半導体装置およびその製造方法
JPH10313097A (ja) 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
JP2004128492A (ja) 圧電体薄膜素子およびそれを用いたアクチュエータ、インクジェットヘッドならびにインクジェット記録装置
JP2001189430A (ja) 強誘電体キャパシタ
US7674634B2 (en) Method of producing semiconductor device
JP4300740B2 (ja) 強誘電体メモリ素子及びそれを備えた電子機器
US7105880B2 (en) Electronic device and method of fabricating the same
JP3514207B2 (ja) 強誘電体薄膜素子ならびにセンサ、および強誘電体薄膜素子の製造方法
JP2001085624A (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP2005294308A (ja) 強誘電体膜を含んだ電子素子とその製造方法
JP2003158309A (ja) 圧電振動素子、容量素子、及び記憶装置
US6917062B2 (en) Ferroelectric memory device
JP2003347613A (ja) 圧電体薄膜素子
JP2009071144A (ja) 強誘電体メモリの製造方法
US6930339B2 (en) Ferroelectric memory and electronic apparatus
JP4507491B2 (ja) 薄膜及び素子
JP2002359353A (ja) 強誘電体メモリ及び電子機器
JPH11274419A (ja) 薄膜キャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees