JP2003271263A - 情報処理装置、時刻情報制御方法 - Google Patents
情報処理装置、時刻情報制御方法Info
- Publication number
- JP2003271263A JP2003271263A JP2002072801A JP2002072801A JP2003271263A JP 2003271263 A JP2003271263 A JP 2003271263A JP 2002072801 A JP2002072801 A JP 2002072801A JP 2002072801 A JP2002072801 A JP 2002072801A JP 2003271263 A JP2003271263 A JP 2003271263A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- power
- time
- rtc
- time information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】低消費電力を実現すると共に、性能低下を招く
ことなく時刻に関する処理を実行可能にする。 【解決手段】ＣＰＵ１０は、時刻情報を生成する内部Ｒ
ＴＣ１０ａが内蔵されている。また、ＣＰＵ１０の外部
にも外部ＲＴＣ１４が設けられている。外部ＲＴＣ１４
にはＣＰＵ１０への電力供給が停止されている間にも電
源部１８から電力供給され、常時、時刻情報がバックア
ップされている。ＣＰＵ１０は、電源バックアップされ
ていない状態から起動された時に、外部ＲＴＣ１４から
の時刻情報を読み出して内部ＲＴＣ１０ａにセットし、
その後は、内部ＲＴＣ１０ａにより生成される時刻情報
を用いて時刻に関する処理を実行する。
ことなく時刻に関する処理を実行可能にする。 【解決手段】ＣＰＵ１０は、時刻情報を生成する内部Ｒ
ＴＣ１０ａが内蔵されている。また、ＣＰＵ１０の外部
にも外部ＲＴＣ１４が設けられている。外部ＲＴＣ１４
にはＣＰＵ１０への電力供給が停止されている間にも電
源部１８から電力供給され、常時、時刻情報がバックア
ップされている。ＣＰＵ１０は、電源バックアップされ
ていない状態から起動された時に、外部ＲＴＣ１４から
の時刻情報を読み出して内部ＲＴＣ１０ａにセットし、
その後は、内部ＲＴＣ１０ａにより生成される時刻情報
を用いて時刻に関する処理を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、時刻情報を生成す
るＲＴＣ（リアルタイムクロック）などの時計手段を有
する情報処理装置、時刻情報制御方法に関する。
るＲＴＣ（リアルタイムクロック）などの時計手段を有
する情報処理装置、時刻情報制御方法に関する。
【０００２】
【従来の技術】一般に、情報処理装置において、時刻に
関係する処理はＲＴＣ（リアルタイムクロック）から時
刻情報を取得することで行っている。情報処理装置にお
いて、ＲＴＣは、ＣＰＵに内蔵されている場合、あるい
はＲＴＣ−ＩＣとしてＣＰＵの外部に設けられている場
合がある。
関係する処理はＲＴＣ（リアルタイムクロック）から時
刻情報を取得することで行っている。情報処理装置にお
いて、ＲＴＣは、ＣＰＵに内蔵されている場合、あるい
はＲＴＣ−ＩＣとしてＣＰＵの外部に設けられている場
合がある。
【０００３】情報処理装置が例えばＰＤＡ（personal d
igital assistant）として構成される場合、電源オンさ
れてから起動完了されるまでに要する時間を短縮するた
めに、動作停止時（サスペンド状態）においてもＣＰＵ
に対して所定の電力を供給し続けている。従って、内蔵
されたＲＴＣについてもバックアップが継続されるため
に、この構成の場合には、ＣＰＵに内蔵されたＲＴＣが
用いられる。
igital assistant）として構成される場合、電源オンさ
れてから起動完了されるまでに要する時間を短縮するた
めに、動作停止時（サスペンド状態）においてもＣＰＵ
に対して所定の電力を供給し続けている。従って、内蔵
されたＲＴＣについてもバックアップが継続されるため
に、この構成の場合には、ＣＰＵに内蔵されたＲＴＣが
用いられる。
【０００４】しかし、ＣＰＵに対する電力の供給を続け
る場合には、ＲＴＣのバックアップ以外の機能、例えば
サスペンドからの復帰のサポート、メインメモリのバッ
クアップ機能、Ｉ／Ｏバッファの電源兼用等も同時に実
現しているために、ＲＴＣ−ＩＣをバックアップするた
めに必要な電力と比較して、消費電力が大きくなってし
まう。
る場合には、ＲＴＣのバックアップ以外の機能、例えば
サスペンドからの復帰のサポート、メインメモリのバッ
クアップ機能、Ｉ／Ｏバッファの電源兼用等も同時に実
現しているために、ＲＴＣ−ＩＣをバックアップするた
めに必要な電力と比較して、消費電力が大きくなってし
まう。
【０００５】一方、ＲＴＣ−ＩＣを使用すれば、低消費
電力、精度保証が容易（振動子内蔵タイプ等）である。
しかし、ＲＴＣ−ＩＣのインタフェースがシリアルであ
るため、アクセススピードが遅いという問題があった。
このため、画面上にリアルタイムで時刻を表示する用途
など、ＲＴＣに対するアクセスが頻繁に発生する処理を
実行する場合、システム全体のパフォーマンスに悪影響
を及ぼすおそれがある。
電力、精度保証が容易（振動子内蔵タイプ等）である。
しかし、ＲＴＣ−ＩＣのインタフェースがシリアルであ
るため、アクセススピードが遅いという問題があった。
このため、画面上にリアルタイムで時刻を表示する用途
など、ＲＴＣに対するアクセスが頻繁に発生する処理を
実行する場合、システム全体のパフォーマンスに悪影響
を及ぼすおそれがある。
【０００６】
【発明が解決しようとする課題】このように従来の情報
処理装置では、ＣＰＵに内蔵されたＲＴＣを使用する場
合には、ＣＰＵに対して電力を供給し続けなければなら
ないため、消費電力を低下させることが困難となってい
た。また、ＲＴＣ−ＩＣを使用する場合には、低消費電
力を実現できるものの、アクセススピードが遅いために
システムの性能低下を招く恐れがあった。
処理装置では、ＣＰＵに内蔵されたＲＴＣを使用する場
合には、ＣＰＵに対して電力を供給し続けなければなら
ないため、消費電力を低下させることが困難となってい
た。また、ＲＴＣ−ＩＣを使用する場合には、低消費電
力を実現できるものの、アクセススピードが遅いために
システムの性能低下を招く恐れがあった。
【０００７】本発明は前記のような事情を考慮してなさ
れたもので、低消費電力を実現すると共に、性能低下を
招くことなく時刻に関する処理を実行することが可能な
情報処理装置、時刻情報制御方法を提供することを目的
とする。
れたもので、低消費電力を実現すると共に、性能低下を
招くことなく時刻に関する処理を実行することが可能な
情報処理装置、時刻情報制御方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は、時刻情報を生
成する第１の時計手段が内蔵されたＣＰＵと、前記ＣＰ
Ｕへの電力供給が停止されている間にも電力供給される
第２の時計手段と、前記ＣＰＵの起動時に、前記第２の
時計手段からの時刻情報をもとに、前記第１の時計手段
により生成される時刻情報を設定する時刻設定手段とを
具備し、前記ＣＰＵは起動された後、前記第１の時計手
段により生成される時刻情報を用いて処理を実行するこ
とを特徴とする。
成する第１の時計手段が内蔵されたＣＰＵと、前記ＣＰ
Ｕへの電力供給が停止されている間にも電力供給される
第２の時計手段と、前記ＣＰＵの起動時に、前記第２の
時計手段からの時刻情報をもとに、前記第１の時計手段
により生成される時刻情報を設定する時刻設定手段とを
具備し、前記ＣＰＵは起動された後、前記第１の時計手
段により生成される時刻情報を用いて処理を実行するこ
とを特徴とする。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本実施形態に係わる
情報処理装置の構成を示すブロック図である。本実施形
態における情報処理装置は、例えばＣＤ−ＲＯＭ、ＤＶ
Ｄ、磁気ディスク等の記録媒体に記録されたプログラム
を読み込み、このプログラムによって動作が制御される
コンピュータによって実現される。また、本実施形態に
おける情報処理装置は、電池により駆動される小型で携
帯可能に構成されたＰＤＡ（personal digital assista
nt）などの携帯端末である。
施の形態について説明する。図１は本実施形態に係わる
情報処理装置の構成を示すブロック図である。本実施形
態における情報処理装置は、例えばＣＤ−ＲＯＭ、ＤＶ
Ｄ、磁気ディスク等の記録媒体に記録されたプログラム
を読み込み、このプログラムによって動作が制御される
コンピュータによって実現される。また、本実施形態に
おける情報処理装置は、電池により駆動される小型で携
帯可能に構成されたＰＤＡ（personal digital assista
nt）などの携帯端末である。
【００１０】図１に示すように、本実施形態における情
報処理装置は、ＣＰＵ１０、ＲＯＭ１２、外部ＲＴＣ１
４、ＳＤＲＡＭ１６、電源部１８（電源制御部２０、電
池２２）、保護部２４が設けられている。なお、図１
は、本実施形態におけるＲＴＣに対する時刻情報制御方
法を説明するための情報処理装置を構成する主要な構成
部分のみを示すもので、ＰＤＡとして機能させるための
他の構成、例えば入力装置、表示装置、通信装置などが
省略されているものとする。
報処理装置は、ＣＰＵ１０、ＲＯＭ１２、外部ＲＴＣ１
４、ＳＤＲＡＭ１６、電源部１８（電源制御部２０、電
池２２）、保護部２４が設けられている。なお、図１
は、本実施形態におけるＲＴＣに対する時刻情報制御方
法を説明するための情報処理装置を構成する主要な構成
部分のみを示すもので、ＰＤＡとして機能させるための
他の構成、例えば入力装置、表示装置、通信装置などが
省略されているものとする。
【００１１】ＣＰＵ１０は、情報処理装置全体の制御を
司るもので、ＲＯＭ１２やＳＤＲＡＭ１６に記憶された
プログラムを実行することで各種の機能を実現する。Ｃ
ＰＵ１０は、ＲＯＭ１２に記憶されたＲＴＣ管理プログ
ラム１２ａを実行することで、ＣＰＵ１０に内蔵された
内部ＲＴＣ１０ａと、ＣＰＵ１０の外部に設けられた外
部ＲＴＣ１４に対する管理を行う。
司るもので、ＲＯＭ１２やＳＤＲＡＭ１６に記憶された
プログラムを実行することで各種の機能を実現する。Ｃ
ＰＵ１０は、ＲＯＭ１２に記憶されたＲＴＣ管理プログ
ラム１２ａを実行することで、ＣＰＵ１０に内蔵された
内部ＲＴＣ１０ａと、ＣＰＵ１０の外部に設けられた外
部ＲＴＣ１４に対する管理を行う。
【００１２】ＲＯＭ１２は、ＣＰＵ１０によって実行さ
れるプログラムや各種データが記憶されるもので、プロ
グラムとしては例えばＲＴＣ管理プログラム１２ａが記
憶される。
れるプログラムや各種データが記憶されるもので、プロ
グラムとしては例えばＲＴＣ管理プログラム１２ａが記
憶される。
【００１３】外部ＲＴＣ１４は、ＲＴＣ−ＩＣにより実
現されたもので時刻情報を生成する。外部ＲＴＣ１４
は、振動子が内蔵されたタイプであり、この振動子をも
とに生成されるクロック信号を、保護部２４を通じてＣ
ＰＵ１０に対して供給する。外部ＲＴＣ１４は、常時、
電源部１８から電源供給されており、ＣＰＵ１０に対す
る電源供給がオフされている時の時刻情報のバックアッ
プとして使用される（なお、電源部１８からではなく、
別途、電池により電力供給される構成でも良い）。外部
ＲＴＣ１４は、ＣＰＵ１０の電源立ち上げ時のみアクセ
スされる。外部ＲＴＣ１４による時刻のバックアップに
要する電力量は、内部ＲＴＣ１０ａにより時刻をバック
アップするためにＣＰＵ１０に電力を供給する場合と比
較して大幅に少ない。
現されたもので時刻情報を生成する。外部ＲＴＣ１４
は、振動子が内蔵されたタイプであり、この振動子をも
とに生成されるクロック信号を、保護部２４を通じてＣ
ＰＵ１０に対して供給する。外部ＲＴＣ１４は、常時、
電源部１８から電源供給されており、ＣＰＵ１０に対す
る電源供給がオフされている時の時刻情報のバックアッ
プとして使用される（なお、電源部１８からではなく、
別途、電池により電力供給される構成でも良い）。外部
ＲＴＣ１４は、ＣＰＵ１０の電源立ち上げ時のみアクセ
スされる。外部ＲＴＣ１４による時刻のバックアップに
要する電力量は、内部ＲＴＣ１０ａにより時刻をバック
アップするためにＣＰＵ１０に電力を供給する場合と比
較して大幅に少ない。
【００１４】ＳＤＲＡＭ１６は、メインメモリとして使
用されるもので、ＣＰＵ１０によって実行されるプログ
ラムや各種データが記憶される。電源オフされて再起動
に要する時間を短縮させる省電力モード（第１のモー
ド）に移行（サスペンド）された場合には、電源部１８
により電力が供給されてバックアップされる。この時、
ＳＤＲＡＭ１６は、ＣＰＵ１０への電力供給が停止され
ている場合には、電源制御部２０の制御によってリフレ
ッシュ動作を行う。
用されるもので、ＣＰＵ１０によって実行されるプログ
ラムや各種データが記憶される。電源オフされて再起動
に要する時間を短縮させる省電力モード（第１のモー
ド）に移行（サスペンド）された場合には、電源部１８
により電力が供給されてバックアップされる。この時、
ＳＤＲＡＭ１６は、ＣＰＵ１０への電力供給が停止され
ている場合には、電源制御部２０の制御によってリフレ
ッシュ動作を行う。
【００１５】電源部１８は、各部に対して電力供給を行
うもので、電源制御部２０、電池２２を含んでいる。電
源制御部２０は、電池３６により提供される電力を、各
種状態に応じて各部に供給するための制御を行う。電源
制御部２０は、後述するように（図２）、各部への電力
供給を個々に制御することができる。また、電源制御部
２０は、ＣＰＵ１０に対して電力供給を行っていない時
に、リフレッシュが必要なメモリに対してメモリバック
アップが必要な場合にはＣＰＵ１０に代わってリフレッ
シュを制御する機能を持ち、ＳＤＲＡＭ１６のリフレッ
シュを制御するための端子（ＣＫＥ）と接続されてい
る。
うもので、電源制御部２０、電池２２を含んでいる。電
源制御部２０は、電池３６により提供される電力を、各
種状態に応じて各部に供給するための制御を行う。電源
制御部２０は、後述するように（図２）、各部への電力
供給を個々に制御することができる。また、電源制御部
２０は、ＣＰＵ１０に対して電力供給を行っていない時
に、リフレッシュが必要なメモリに対してメモリバック
アップが必要な場合にはＣＰＵ１０に代わってリフレッ
シュを制御する機能を持ち、ＳＤＲＡＭ１６のリフレッ
シュを制御するための端子（ＣＫＥ）と接続されてい
る。
【００１６】保護部２４は、外部ＲＴＣ１４からＣＰＵ
１０へのクロック信号を、ＣＰＵ１０に電力が供給され
ている場合には供給し、ＣＰＵ１０に電力が供給されて
いない場合には供給しないようにして、ＣＰＵ１０に障
害が発生しないようにするための回路である。保護部２
４は、例えばオープンドレイバッファやプラーク抵抗な
どにより構成される。
１０へのクロック信号を、ＣＰＵ１０に電力が供給され
ている場合には供給し、ＣＰＵ１０に電力が供給されて
いない場合には供給しないようにして、ＣＰＵ１０に障
害が発生しないようにするための回路である。保護部２
４は、例えばオープンドレイバッファやプラーク抵抗な
どにより構成される。
【００１７】次に、本実施形態の情報処理装置における
電源部１８による電源制御について説明する。図２
（ａ）は、電源部１８からの各部に対する電力供給の概
略を示す図である。図２（ａ）に示すように、電源部１
８（電源制御部２０）は、各部（外部ＲＴＣ１４、ＣＰ
Ｕ１０及びＲＯＭ１２、ＳＤＲＡＭ１６）への電力供給
を個々に制御することができる。図２においては、外部
ＲＴＣ１４に対する電力供給を電源（１）、ＣＰＵ１０
及びＲＯＭ１２に対する電力供給を電源（２）、ＳＤＲ
ＡＭ１６に対する電力供給を電源（３）として示してい
る。
電源部１８による電源制御について説明する。図２
（ａ）は、電源部１８からの各部に対する電力供給の概
略を示す図である。図２（ａ）に示すように、電源部１
８（電源制御部２０）は、各部（外部ＲＴＣ１４、ＣＰ
Ｕ１０及びＲＯＭ１２、ＳＤＲＡＭ１６）への電力供給
を個々に制御することができる。図２においては、外部
ＲＴＣ１４に対する電力供給を電源（１）、ＣＰＵ１０
及びＲＯＭ１２に対する電力供給を電源（２）、ＳＤＲ
ＡＭ１６に対する電力供給を電源（３）として示してい
る。
【００１８】電源部１８は、装置の電源スイッチがオン
され、通常動作状態となった場合には、図２（ｂ）に示
すように、各部に対してそれぞれ必要な電力を供給する
（電源（１）（２）（３））。
され、通常動作状態となった場合には、図２（ｂ）に示
すように、各部に対してそれぞれ必要な電力を供給する
（電源（１）（２）（３））。
【００１９】また、装置の電源スイッチがオフされ、再
起動に要する時間を短縮させる省電力モード（第１のモ
ード）となった場合には、電源部１８は、メモリバック
アップのためにＳＤＲＡＭ１６に対して電力を供給する
と共に（電源（３））、ＣＰＵ１０及びＲＯＭ１２に対
する電力供給（電源（２））を停止する。
起動に要する時間を短縮させる省電力モード（第１のモ
ード）となった場合には、電源部１８は、メモリバック
アップのためにＳＤＲＡＭ１６に対して電力を供給する
と共に（電源（３））、ＣＰＵ１０及びＲＯＭ１２に対
する電力供給（電源（２））を停止する。
【００２０】また、時刻情報のバックアップに要する消
費電力を低減させるモード（第２のモード）時には、電
源部１８は、ＳＤＲＡＭ１６に対する電力供給も停止
し、外部ＲＴＣ１４に対する電力供給（電源（１））の
みを継続して行う。
費電力を低減させるモード（第２のモード）時には、電
源部１８は、ＳＤＲＡＭ１６に対する電力供給も停止
し、外部ＲＴＣ１４に対する電力供給（電源（１））の
みを継続して行う。
【００２１】次に、内部ＲＴＣ１０ａと外部ＲＴＣ１４
を利用した時刻情報制御方法について、図３に示すフロ
ーチャートを参照しながら説明する。情報処理装置は、
電池２２がセットされて電源の供給が可能な状態になる
と、電源制御部２０の制御により外部ＲＴＣ１４に対す
る電力供給を開始する。これにより、外部ＲＴＣ１４は
時刻情報の生成を開始する。当初は、例えば、図２に示
す外部ＲＴＣ１４にのみ電源供給されている状態（第２
のモード）にあるものとする。すなわち、外部ＲＴＣ１
４にのみ電力が供給されて時刻情報がバックアップされ
ている。
を利用した時刻情報制御方法について、図３に示すフロ
ーチャートを参照しながら説明する。情報処理装置は、
電池２２がセットされて電源の供給が可能な状態になる
と、電源制御部２０の制御により外部ＲＴＣ１４に対す
る電力供給を開始する。これにより、外部ＲＴＣ１４は
時刻情報の生成を開始する。当初は、例えば、図２に示
す外部ＲＴＣ１４にのみ電源供給されている状態（第２
のモード）にあるものとする。すなわち、外部ＲＴＣ１
４にのみ電力が供給されて時刻情報がバックアップされ
ている。
【００２２】ここで、装置の電源スイッチがオンされる
と、ＣＰＵ１０は、動作を開始し、ＲＯＭ１２に格納さ
れたＲＴＣ管理プログラム１２ａを起動する（ステップ
Ａ１）。まず、ＣＰＵ１０は、外部ＲＴＣ１４にアクセ
スして、外部ＲＴＣ１４により生成されている時刻情報
を読み出す（ステップＡ２）。
と、ＣＰＵ１０は、動作を開始し、ＲＯＭ１２に格納さ
れたＲＴＣ管理プログラム１２ａを起動する（ステップ
Ａ１）。まず、ＣＰＵ１０は、外部ＲＴＣ１４にアクセ
スして、外部ＲＴＣ１４により生成されている時刻情報
を読み出す（ステップＡ２）。
【００２３】ＣＰＵ１０は、外部ＲＴＣ１４から読み出
した時刻情報により、内部ＲＴＣ１０ａの時刻情報をセ
ットする（ステップＡ３）。これにより、外部ＲＴＣ１
４と内部ＲＴＣ１０ａとが同じ時刻情報にセットされ
る。この時、ＣＰＵ１０に対しては電源部１８により電
力が供給されているため（電源（２））、外部ＲＴＣ１
４からのクロック信号が保護部２４を通じてＣＰＵ１０
に供給されて、このクロック信号により内部ＲＴＣ１０
ａにおいて時刻情報が生成される。すなわち、外部ＲＴ
Ｃ１４と内部ＲＴＣ１０ａとが同じクロック信号により
動作することで、２つのＲＴＣに時刻のずれが生じない
ようになっている。
した時刻情報により、内部ＲＴＣ１０ａの時刻情報をセ
ットする（ステップＡ３）。これにより、外部ＲＴＣ１
４と内部ＲＴＣ１０ａとが同じ時刻情報にセットされ
る。この時、ＣＰＵ１０に対しては電源部１８により電
力が供給されているため（電源（２））、外部ＲＴＣ１
４からのクロック信号が保護部２４を通じてＣＰＵ１０
に供給されて、このクロック信号により内部ＲＴＣ１０
ａにおいて時刻情報が生成される。すなわち、外部ＲＴ
Ｃ１４と内部ＲＴＣ１０ａとが同じクロック信号により
動作することで、２つのＲＴＣに時刻のずれが生じない
ようになっている。
【００２４】ところで、通常動作時において、ＣＰＵ１
０は、時刻情報を用いた処理の実行要求があった場合
（ステップＡ４）、内部ＲＴＣ１０ａが生成する時刻情
報を用いて処理を実行する（ステップＡ５）。すなわ
ち、通常動作時はアクセススピードが遅い外部ＲＴＣ１
４ではなく、内部ＲＴＣ１０ａを用いることで、画面上
にリアルタイムで時刻を表示するといったアクセスが頻
繁に発生する場合であっても、システム全体のパフォー
マンスに悪影響を及ぼすことがない。
０は、時刻情報を用いた処理の実行要求があった場合
（ステップＡ４）、内部ＲＴＣ１０ａが生成する時刻情
報を用いて処理を実行する（ステップＡ５）。すなわ
ち、通常動作時はアクセススピードが遅い外部ＲＴＣ１
４ではなく、内部ＲＴＣ１０ａを用いることで、画面上
にリアルタイムで時刻を表示するといったアクセスが頻
繁に発生する場合であっても、システム全体のパフォー
マンスに悪影響を及ぼすことがない。
【００２５】また、ＣＰＵ１０は、時刻情報を変更する
処理の実行要求があった場合（ステップＡ６）、内部Ｒ
ＴＣ１０ａと外部ＲＴＣ１４の両方に対して時刻情報を
更新する（ステップＡ７）。ここでは、同じタイミング
で両方の時刻情報を更新しても良いし、内部ＲＴＣ１０
ａに対して時刻情報を更新した後、内部ＲＴＣ１０ａの
時刻情報をもとに外部ＲＴＣ１４の時刻情報を更新して
内部ＲＴＣ１０ａと同一となるようにしても良い。
処理の実行要求があった場合（ステップＡ６）、内部Ｒ
ＴＣ１０ａと外部ＲＴＣ１４の両方に対して時刻情報を
更新する（ステップＡ７）。ここでは、同じタイミング
で両方の時刻情報を更新しても良いし、内部ＲＴＣ１０
ａに対して時刻情報を更新した後、内部ＲＴＣ１０ａの
時刻情報をもとに外部ＲＴＣ１４の時刻情報を更新して
内部ＲＴＣ１０ａと同一となるようにしても良い。
【００２６】こうして、通常動作時では、時刻に関する
処理を実行する場合には内部ＲＴＣ１０ａを利用し、時
計情報を変更する場合には内部ＲＴＣ１０ａと外部ＲＴ
Ｃ１４の両方に対して更新を行う。また、内部ＲＴＣ１
０ａと外部ＲＴＣ１４とは同一のクロック信号によって
動作されているため、内部ＲＴＣ１０ａと外部ＲＴＣ１
４との間で時刻のずれが発生しない。
処理を実行する場合には内部ＲＴＣ１０ａを利用し、時
計情報を変更する場合には内部ＲＴＣ１０ａと外部ＲＴ
Ｃ１４の両方に対して更新を行う。また、内部ＲＴＣ１
０ａと外部ＲＴＣ１４とは同一のクロック信号によって
動作されているため、内部ＲＴＣ１０ａと外部ＲＴＣ１
４との間で時刻のずれが発生しない。
【００２７】そして、電源スイッチがオフされて通常動
作を終了した後（ステップＡ８）、外部ＲＴＣ１４にの
み電力が供給されて時刻情報をバックアップする状態と
なる。この時、外部ＲＴＣ１４は、通常動作中の内部Ｒ
ＴＣ１０ａの時刻情報とずれがない状態でバックアップ
が継続されることになる。
作を終了した後（ステップＡ８）、外部ＲＴＣ１４にの
み電力が供給されて時刻情報をバックアップする状態と
なる。この時、外部ＲＴＣ１４は、通常動作中の内部Ｒ
ＴＣ１０ａの時刻情報とずれがない状態でバックアップ
が継続されることになる。
【００２８】なお、前述した説明では、外部ＲＴＣ１４
にのみ電源供給されている状態（第２のモード）におい
て電源オンされた場合について説明しているが、省電力
モード（第１のモード）でメモリバックアップされた状
態で動作が停止されている場合も同様にして、ＣＰＵ１
０の起動時に外部ＲＴＣ１４にアクセスし、内部ＲＴＣ
１０ａに外部ＲＴＣ１４の時刻情報をセットすること
で、通常動作時には内部ＲＴＣ１０ａを用いた処理が実
行可能となる。省電力モードでは、メモリバックアップ
のための電力消費があるために、外部ＲＴＣ１４にのみ
電力供給して時刻をバックアップしている場合と比較し
て消費電力が大きくなるが、起動時間を短縮することが
できる。
にのみ電源供給されている状態（第２のモード）におい
て電源オンされた場合について説明しているが、省電力
モード（第１のモード）でメモリバックアップされた状
態で動作が停止されている場合も同様にして、ＣＰＵ１
０の起動時に外部ＲＴＣ１４にアクセスし、内部ＲＴＣ
１０ａに外部ＲＴＣ１４の時刻情報をセットすること
で、通常動作時には内部ＲＴＣ１０ａを用いた処理が実
行可能となる。省電力モードでは、メモリバックアップ
のための電力消費があるために、外部ＲＴＣ１４にのみ
電力供給して時刻をバックアップしている場合と比較し
て消費電力が大きくなるが、起動時間を短縮することが
できる。
【００２９】また、電源制御部２０は、ＣＰＵ１０に対
して電力供給を行っていない時に、ＳＤＲＡＭ１６に対
してメモリバックアップが必要な場合には（第１のモー
ド）、ＣＰＵ１０に代わってＳＤＲＡＭ１６におけるリ
フレッシュ動作を制御する。これにより、ＣＰＵ１０に
対する電力供給を止めてもＳＤＲＡＭ１６のバックアッ
プが可能となり、省電力化を図ることができる。
して電力供給を行っていない時に、ＳＤＲＡＭ１６に対
してメモリバックアップが必要な場合には（第１のモー
ド）、ＣＰＵ１０に代わってＳＤＲＡＭ１６におけるリ
フレッシュ動作を制御する。これにより、ＣＰＵ１０に
対する電力供給を止めてもＳＤＲＡＭ１６のバックアッ
プが可能となり、省電力化を図ることができる。
【００３０】また、本願発明は、前述した実施形態に限
定されるものではなく、実施段階ではその要旨を逸脱し
ない範囲で種々に変形することが可能である。更に、前
記実施形態には種々の段階の発明が含まれており、開示
される複数の構成要件における適宜な組み合わせにより
種々の発明が抽出され得る。例えば、実施形態に示され
る全構成要件から幾つかの構成要件が削除されても効果
が得られる場合には、この構成要件が削除された構成が
発明として抽出され得る。
定されるものではなく、実施段階ではその要旨を逸脱し
ない範囲で種々に変形することが可能である。更に、前
記実施形態には種々の段階の発明が含まれており、開示
される複数の構成要件における適宜な組み合わせにより
種々の発明が抽出され得る。例えば、実施形態に示され
る全構成要件から幾つかの構成要件が削除されても効果
が得られる場合には、この構成要件が削除された構成が
発明として抽出され得る。
【００３１】
【発明の効果】以上詳述したように本発明によれば、Ｃ
ＰＵへの電力供給が停止されている間にも電力供給され
る第２の時計手段によって時刻情報がバックアップさ
れ、ＣＰＵが起動される時に、第２の時計手段により生
成される時刻情報を第１の時計手段に設定し、ＣＰＵが
起動された後、ＣＰＵに内蔵された第１の時計手段によ
って生成される時計情報を用いて処理を実行するので、
低消費電力を実現すると共に、性能低下を招くことなく
時刻に関する処理を実行することができる。
ＰＵへの電力供給が停止されている間にも電力供給され
る第２の時計手段によって時刻情報がバックアップさ
れ、ＣＰＵが起動される時に、第２の時計手段により生
成される時刻情報を第１の時計手段に設定し、ＣＰＵが
起動された後、ＣＰＵに内蔵された第１の時計手段によ
って生成される時計情報を用いて処理を実行するので、
低消費電力を実現すると共に、性能低下を招くことなく
時刻に関する処理を実行することができる。
【図１】本実施形態に係わる情報処理装置の構成を示す
ブロック図。
ブロック図。
【図２】電源部１８からの各部に対する電力供給の概略
を説明するための図。
を説明するための図。
【図３】内部ＲＴＣ１０ａと外部ＲＴＣ１４を利用した
時刻情報制御方法について説明するためのフローチャー
ト。
時刻情報制御方法について説明するためのフローチャー
ト。
１０…ＣＰＵ
１０ａ…内部ＲＴＣ
１２…ＲＯＭ
１２ａ…ＲＴＣ管理プログラム
１４…外部ＲＴＣ
１６…ＳＤＲＡＭ
１８…電源部
２０…電源制御部
２２…電池
２４…保護部
Claims (6)
- 【請求項１】 時刻情報を生成する第１の時計手段が内
蔵されたＣＰＵと、 前記ＣＰＵへの電力供給が停止されている間にも電力供
給される第２の時計手段と、 前記ＣＰＵの起動時に、前記第２の時計手段からの時刻
情報をもとに、前記第１の時計手段により生成される時
刻情報を設定する時刻設定手段とを具備し、 前記ＣＰＵは起動された後、前記第１の時計手段により
生成される時刻情報を用いて処理を実行することを特徴
とする情報処理装置。 - 【請求項２】 前記第１の時計手段と前記第２の時計手
段は、同一のクロックで動作させることを特徴とする請
求項１記載の情報処理装置。 - 【請求項３】 時刻情報に対する変更要求があった場合
に、前記第１の時計手段と前記第２の時計手段の両方に
対して時刻情報を変更する変更手段を具備したことを特
徴とする請求項１記載の情報処理装置。 - 【請求項４】 動作停止時における、 再起動に要する時間を短縮させる第１のモード時には、
前記第２の時計手段と共に再起動に要する時間を短縮す
るために電力バックアップが必要な部分に対して電力供
給し、 消費電力を低減させる第２のモード時には、前記第２の
時計手段に対してのみ電力供給する電源制御手段を具備
したことを特徴とする請求項１記載の情報処理装置。 - 【請求項５】 前記電源制御手段は、前記ＣＰＵに対し
て電力供給をしていない動作停止時に、リフレッシュが
必要なメモリに対して、リフレッシュ動作を制御する制
御手段を具備したことを特徴とする請求項１記載の情報
処理装置。 - 【請求項６】 時刻情報を生成する第１の時計手段が内
蔵されたＣＰＵと、前記ＣＰＵへの電力供給が停止され
ている間にも電力供給される第２の時計手段とを設け、
前記ＣＰＵの起動時に、前記第２の時計手段からの時刻
情報をもとに、前記第１の時計手段により生成される時
刻情報を設定し、前記ＣＰＵが起動された後、前記第１
の時計手段により生成される時刻情報を用いて処理を実
行させることを特徴とする時刻情報制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072801A JP2003271263A (ja) | 2002-03-15 | 2002-03-15 | 情報処理装置、時刻情報制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072801A JP2003271263A (ja) | 2002-03-15 | 2002-03-15 | 情報処理装置、時刻情報制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003271263A true JP2003271263A (ja) | 2003-09-26 |
Family
ID=29202695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002072801A Pending JP2003271263A (ja) | 2002-03-15 | 2002-03-15 | 情報処理装置、時刻情報制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003271263A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006172030A (ja) * | 2004-12-15 | 2006-06-29 | Meidensha Corp | ディジタル処理装置における時刻データ取得方法 |
| CN100334521C (zh) * | 2004-02-28 | 2007-08-29 | 鸿富锦精密工业（深圳）有限公司 | 时钟管理系统及方法 |
| JP2008117006A (ja) * | 2006-10-31 | 2008-05-22 | Toshiba Corp | 情報処理装置、および日時情報変更方法 |
| CN100451915C (zh) * | 2005-05-27 | 2009-01-14 | 佛山市顺德区顺达电脑厂有限公司 | 内部时钟与实时时钟同步的系统与方法 |
| JP2012226677A (ja) * | 2011-04-22 | 2012-11-15 | Lenovo Singapore Pte Ltd | コンピュータがウエイク・アップする方法およびコンピュータ |
| JP2013125505A (ja) * | 2011-12-16 | 2013-06-24 | Canon Inc | 電子機器及びその制御方法、並びにプログラム |
| WO2013161438A1 (ja) * | 2012-04-27 | 2013-10-31 | ソニー株式会社 | 情報処理装置、情報処理方法及びプログラム |
| JP2014147808A (ja) * | 2014-03-28 | 2014-08-21 | Universal Entertainment Corp | 遊技機 |
-
2002
- 2002-03-15 JP JP2002072801A patent/JP2003271263A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100334521C (zh) * | 2004-02-28 | 2007-08-29 | 鸿富锦精密工业（深圳）有限公司 | 时钟管理系统及方法 |
| JP2006172030A (ja) * | 2004-12-15 | 2006-06-29 | Meidensha Corp | ディジタル処理装置における時刻データ取得方法 |
| CN100451915C (zh) * | 2005-05-27 | 2009-01-14 | 佛山市顺德区顺达电脑厂有限公司 | 内部时钟与实时时钟同步的系统与方法 |
| JP2008117006A (ja) * | 2006-10-31 | 2008-05-22 | Toshiba Corp | 情報処理装置、および日時情報変更方法 |
| JP2012226677A (ja) * | 2011-04-22 | 2012-11-15 | Lenovo Singapore Pte Ltd | コンピュータがウエイク・アップする方法およびコンピュータ |
| JP2013125505A (ja) * | 2011-12-16 | 2013-06-24 | Canon Inc | 電子機器及びその制御方法、並びにプログラム |
| WO2013161438A1 (ja) * | 2012-04-27 | 2013-10-31 | ソニー株式会社 | 情報処理装置、情報処理方法及びプログラム |
| JP2014147808A (ja) * | 2014-03-28 | 2014-08-21 | Universal Entertainment Corp | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4175838B2 (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
| TW525051B (en) | A method and apparatus to power up an integrated device from a low power state | |
| US8161306B2 (en) | Method and apparatus for facilitating device hibernation | |
| JP2006107127A (ja) | 半導体集積回路装置 | |
| CN110277069B (zh) | 一种电视屏幕背光控制方法、装置及电视 | |
| JPH1097353A (ja) | コンピュータシステム及び同システムに適用するレジューム処理方法 | |
| JPH077317B2 (ja) | システム再起動装置 | |
| US8204367B2 (en) | DVD recorder and PVR instant on architecture | |
| JP5610566B2 (ja) | 半導体装置及びデータ処理システム | |
| JP2002109490A (ja) | メモリカードおよびクロック制御回路 | |
| JP2001222346A (ja) | コンピュータ、コンピュータシステム、および省電力制御方法 | |
| US20080065917A1 (en) | Information Processing Apparatus and Resume Control Method | |
| WO2002003182A2 (en) | A method and apparatus for power management | |
| JPH10207588A (ja) | 情報処理装置 | |
| JP2003271263A (ja) | 情報処理装置、時刻情報制御方法 | |
| JP2004021603A (ja) | 電子機器およびサスペンド／レジューム方法 | |
| JP2010128770A (ja) | 回路システム、回路ブロック、および電子機器 | |
| JP4746404B2 (ja) | 情報処理装置およびレジューム制御方法 | |
| JP2007006107A (ja) | 情報処理装置および録画制御方法 | |
| JPH06230845A (ja) | レジューム方式 | |
| JP4389308B2 (ja) | メモリの制御装置および制御方法 | |
| JP2011013836A (ja) | メモリ配置管理装置及びマイクロプロセッサ | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| JPH10149236A (ja) | ハイバーネーションリカバリー方法 | |
| JP2006185352A (ja) | 外部記憶制御装置およびそのためのプログラム |