JP2003258553A

JP2003258553A - 発振回路

Info

Publication number: JP2003258553A
Application number: JP2002053248A
Authority: JP
Inventors: Takakimi Fukushima; 崇仁福島
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】発振周波数の電圧変動が小さく抑えられると
ともに位相ノイズ特性の良好な発振信号が出力される発
振回路を提供する。【解決手段】ＭＯＳキャパシタ１＿１，１＿２，１＿
３のゲート電圧をメモリブロック５でグラウンドレベル
と電源電圧レベルに切り替えて、キャパシタ２＿１，２
＿２，２＿３を選択して、ＶＣＸＯ１００の発振周波数
を調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャパシタが接続
されそのキャパシタの値に応じて発振周波数が調整され
る発振回路に関する。

【０００２】

【従来の技術】通信機器や映像機器の分野においては、
安定した発振周波数で且つ低位相ノイズの発振信号を出
力する発振器が要求される。このような要求に対応した
ものとして、電圧制御水晶発振器（ＶＣＸＯ：Ｖｏｌｔ
ａｇｅＣｏｎｔｒｏｌｌｅｄＸ’ｔａｌＯｓｃｉｌ
ｌａｔｏｒ）や温度補償型発振器（ＴＣＸＯ：Ｔｅｍｐ
ｅｒａｔｕｒｅＣｏｍｐｅｎｓａｔｉｏｎＸ’ｔａ
ｌＯｓｃｉｌｌａｔｏｒ）が広く用いられている。

【０００３】図４は、電圧制御水晶発振器（ＶＣＸＯ）
の回路図である。

【０００４】図４に示す電圧制御水晶発振器１００（以
下、ＶＣＸＯ１００と記述する）には、圧電素子として
の水晶振動子１１が備えられている。

【０００５】また、ＶＣＸＯ１００には、入力側が水晶
振動子１１の一端に接続されるとともに出力側がダンビ
ング抵抗１２を介して水晶振動子１１の他端に接続され
たインバータ１３と、そのインバータ１３の両端に接続
されたフィードバック用の抵抗１４と、そのインバータ
１３の出力側に直列に接続されたインバータ１５および
発振信号Ｑｏｕｔを出力する出力端子１６とが備えられ
ている。尚、インバータ１３，１５はＣＭＯＳプロセス
で形成されている。

【０００６】また、ＶＣＸＯ１００には、水晶振動子１
１の一端とグラウンドＧＮＤとの間に直列に接続され
た、インバータ１３を構成するトランジスタのゲート側
のＤＣ成分をカットするキャパシタ１７＿１および容量
可変ダイオード１８＿１が備えられている。さらに、こ
のＶＣＸＯ１００には、水晶振動子１１の他端とグラウ
ンドＧＮＤとの間に直列に接続された、上記トランジス
タのドレイン側のＤＣ成分をカットするキャパシタ１７
＿２および容量可変ダイオード１８＿２が備えられてい
る。

【０００７】また、ＶＣＸＯ１００には、キャパシタ１
７＿１，容量可変ダイオード１８＿１の接続点とキャパ
シタ１７＿２，容量可変ダイオード１８＿２の接続点と
の間に直列に接続された抵抗１９＿１，１９＿２と、そ
れら抵抗１９＿１，１９＿２の接続点に接続された制御
端子４が備えられている。制御端子４には、発振信号Ｑ
ｏｕｔの周波数を制御するための制御用の電圧Ｖｃ（Ｄ
Ｃ電圧）が印加される。

【０００８】このように構成されたＶＣＸＯ１００に電
源が投入されると発振動作が開始する。発振動作が定常
状態に達すると、水晶振動子１１のもつ固有の共振周波
数となる。当然ながら、水晶振動子１１側から見た負荷
容量の変化によって共振周波数も変化する（負荷容量を
大きくすると発振周波数は低くなり、負荷容量を小さく
すると発振周波数は高くなる）。このＶＣＸＯ１００に
は、印加される電圧Ｖｃの大きさに応じて容量が変化す
る容量可変ダイオード１８＿１，１８＿２が備えられて
いるため、制御端子４に所望の電圧Ｖｃを印加して、容
量可変ダイオード１８＿１，１８＿２の容量値を変化さ
せることにより所望の発振周波数を有する発振信号Ｑｏ
ｕｔを得ることができる。詳細には、電圧Ｖｃを大きく
すると容量可変ダイオード１８＿１，１８＿２の容量値
が小さくなるため、高い発振周波数を有する発振信号Ｑ
ｏｕｔが得られ、逆に電圧Ｖｃを小さくすると容量可変
ダイオード１８＿１，１８＿２の容量値が大きくなるた
め、低い発振周波数を有する発振信号Ｑｏｕｔが得られ
る。尚、キャパシタ１７＿１，１７＿２は、容量可変ダ
イオード１８＿１，１８＿２に印加される電圧Ｖｃが、
水晶振動子１１，ダンピング抵抗１２，フィードバック
用抵抗１４，インバータ１３からなる発振ループに印加
されると発振が不安定になるのを避けるために、その電
圧Ｖｃをカットするためのものである。ここで、水晶振
動子１１に対する容量は、容量可変ダイオード１８＿１
とキャパシタ１７＿１の合成容量、容量可変ダイオード
１８＿２とキャパシタ１７＿２の合成容量、発振アンプ
であるインバータ１３の寄生容量、水晶振動子１１用の
接続パッド容量、および公称周波数調整用容量の総和と
なる。

【０００９】図５は、温度補償型発振器（ＴＣＸＯ）の
回路図である。

【００１０】尚、図４に示すＶＣＸＯ１００の構成要素
と同じ構成要素には同一の符号を付して説明する。

【００１１】図５に示す温度補償型発振器２００（以
下、ＴＣＸＯ２００と記述する）には、前述したＶＣＸ
Ｏ１００と、温度センサ２１と、メモリブロック２２
と、温度補償回路２３とが備えられている。温度センサ
２１は、周囲の温度を検出し、検出した温度情報Ｔを温
度補償回路２３に向けて出力する。メモリブロック２２
には、図示しないＣＰＵから制御端子２４，２５を経由
して制御信号Ａ，Ｂが入力され、これにより水晶振動子
１１固有の温度特性（一次や三次の傾斜カーブ）を補償
するためのデータやオフセットデータが格納される。温
度補償回路２３には、温度センサ２１からの温度情報Ｔ
と、制御端子４からの電圧Ｖｃと、メモリブロック２２
からの温度特性データｄ１，ｄ３およびオフセットデー
タｏｆｆｓｅｔが入力される。温度補償回路２３は、こ
れらのデータに基づいて、最終的に温度情報Ｔに応じた
制御電圧Ｖｃｏｎｔを生成する。このようにして温度補
償された制御電圧Ｖｃｏｎｔで発振周波数を制御するこ
とにより、水晶振動子１１がもつ固有の温度特性による
影響を小さく抑えることができる。

【００１２】上述したＶＣＸＯ１００やＴＣＸＯ２００
等の発振器は、出荷時に、発振周波数の初期値を調整す
る必要がある。調整を行なわない場合、水晶振動子に代
表される圧電素子のもつバラツキとそれ以外の素子のバ
ラツキが複合し、公称値との誤差は無視できないものに
なってしまう。即ち、発振器が持つ周波数可変範囲の大
半を誤差分が占めることとなり、周波数可変範囲が狭く
なってしまう。尚、発振器を構成する部品としては、圧
電素子、増幅器、温度補償機能等の回路群、コンデン
サ、および抵抗類が必要とされる（近年、圧電素子以外
の素子はＩＣ化されつつある）。また、初期値調整を行
なうための部品（回路やコンデンサ、抵抗、記憶素子な
ど）も当然必要となる。初期値調整の方式としては、い
くつかの方式が知られている。最も一般的な方式は、特
開２００１−１７７３４４号公報等に提案されている容
量アレイ方式である。

【００１３】図６は、従来の、容量アレイ方式を採用し
た、ＶＣＸＯの発振周波数を調整するための発振回路を
示す図である。

【００１４】図６に示す発振回路３００には、ＶＣＸＯ
を構成する水晶振動子１１，ダンビング抵抗１２，イン
バータ１３，１５，フィードバック用の抵抗１４，出力
端子１６と、メモリブロック３１および制御端子３２，
３３と、メモリブロック３４および制御端子３５，３６
と、キャパシタ４１，４２，４３，４４，４５，４６か
らなる容量アレイ４０と、トランジスタ５１，５２，５
３，５４，５５，５６からなるトランジスタスイッチ群
５０とが備えられている。

【００１５】キャパシタ４１，４４は１ｐＦの容量値を
有し、キャパシタ４２，４５は２ｐＦの容量値を有し、
キャパシタ４３，４６は４ｐＦの容量値を有する。ま
た、メモリブロック３１，３４には、水晶振動子１１の
発振周波数を調整するための調整データが格納されてい
る。

【００１６】この発振回路３００では、図示しないＣＰ
Ｕからの制御信号Ａ，Ｂ，Ｃ，Ｄに応じて出力されるメ
モリブロック３１，３４からの信号ＶＣＡＰＧ１，ＶＣ
ＡＰＧ２，ＶＣＡＰＧ４の論理に応じてトランジスタ５
１，５２，５３，５４，５５，５６をオン，オフさせる
ことで、キャパシタ４１，４２，４３，４４，４５，４
６を選択して発振用負荷容量を調整することにより、公
称初期値の調整が行なわれる。

【００１７】

【発明が解決しようとする課題】しかし、上述した発振
回路３００は、発振用負荷容量の調整にあたり、トラン
ジスタをオン，オフさせてキャパシタを選択するもので
あるため、トランジスタのゲートに印加される電圧変動
に応じてそのトランジスタのオン抵抗値も変動する。す
ると、キャパシタに充電される電荷の量も変動すること
となり、従ってキャパシタの見かけ上の容量値の変動を
招くこととなる。

【００１８】この問題を解決するために、トランジスタ
のゲートに印加される電圧を安定化するためのレギュレ
ータを備え、その安定化された電圧をトランジスタのゲ
ートに印加することが考えられる。しかし、レギュレー
タから発生する雑音がトランジスタに伝搬すると、発振
回路の位相ノイズ特性が悪化するという問題が発生す
る。

【００１９】本発明は、上記事情に鑑み、発振周波数調
整用の電圧変動が小さく抑えられるとともに位相ノイズ
特性の良好な発振信号が出力される発振回路を提供する
ことを目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成する本発
明の発振回路は、キャパシタが接続されそのキャパシタ
の値に応じて発振周波数が調整される発振回路におい
て、ＭＯＳキャパシタと、上記ＭＯＳキャパシタのゲー
ト電圧を切り替えるゲート電圧切替回路とを備えたこと
を特徴とする。

【００２１】従来の発振回路は、発振用負荷容量の調整
にあたり、トランジスタをオン，オフさせてキャパシタ
を選択するものであるため、トランジスタのオン抵抗値
の変動に伴い、キャパシタの見かけ上の容量値の変動を
招くこととなる。ここで、ＭＯＳキャパシタのゲート電
圧をグラウンドレベルまたは電源電圧レベルのみで制御
すると、以下に説明するように、電圧変動に伴うキャパ
シタの見かけ上の容量値の変動を小さく抑えることがで
きる。

【００２２】図１は、ＭＯＳキャパシタと、そのＭＯＳ
キャパシタにより選択されるキャパシタを示す図、図２
は、図１に示すＭＯＳキャパシタの、ゲート電圧に対す
る容量値を示すグラフである。

【００２３】図１には、ＭＯＳキャパシタ１と、そのＭ
ＯＳキャパシタ１のゲートに接続された発振周波数調整
用のキャパシタ２が示されている。ＭＯＳキャパシタ１
のゲートには、抵抗３を経由して制御端子４から制御用
の電圧Ｖｃが印加される。

【００２４】ここで、ＭＯＳキャパシタ１のゲートに電
源電圧レベル（例えば３Ｖ〜５Ｖ程度）が印加される
と、ＭＯＳキャパシタ１の容量値は、図２に示すように
最大（ここでは９ｐＦ）となる。この時、ゲート直下に
はチャネルが形成されるため、ゲート酸化膜による容量
が見えていることになる。電源電圧付近の電圧領域にお
ける容量値は一定であり、電圧変動の影響を受けにくい
電圧領域であるといえる。

【００２５】逆に、ＭＯＳキャパシタ１のゲートにグラ
ウンドレベルが印加されると、容量値は最小（ここでは
３．５ｐＦ）になる。これはＭＯＳキャパシタ１のしき
い値（Ｖｔ）に依存する。グラウンドレベルの変動はほ
とんど無いので、容量の、電圧変動に対する変化はほと
んどゼロと考えられる。本発明は、このようなＭＯＳキ
ャパシタの特性に着目してなされたものである。

【００２６】本発明の発振回路は、接続されたキャパシ
タの値に応じて発振周波数を調整するにあたり、ＭＯＳ
キャパシタのゲート電圧をグラウンドレベルと電源電圧
レベルに切り替えて、キャパシタを選択することによ
り、電圧変動に伴うキャパシタの見かけ上の容量値の変
動を小さく抑えることができる。また、電圧変動を抑え
るためのレギュレータは不要であり、従ってレギュレー
タから発生する雑音に起因して発振回路の位相ノイズ特
性が悪化するということはなく、位相ノイズ特性の良好
な発振信号を出力することができる。

【００２７】ここで、上記ＭＯＳキャパシタとそのＭＯ
Ｓキャパシタのゲートに接続された固定容量のキャパシ
タとのペアが相互に並列に複数ペア配置され、上記ゲー
ト電圧切替回路は、上記複数ペアのＭＯＳキャパシタの
ゲート電圧を切り替えるものであることが好ましい。

【００２８】このような構成を採用すると、発振周波数
を精度よく調整することができるとともに、電圧変動に
伴うキャパシタの見かけ上の容量値の変動をさらに小さ
く抑えることができる。

【００２９】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００３０】図３は、本発明の一実施形態の発振回路の
回路図である。

【００３１】図３に示す発振回路１０には、前述した図
４に示すＶＣＸＯ１００が備えられている。

【００３２】また、この発振回路１０には、ＭＯＳキャ
パシタ１＿１とそのＭＯＳキャパシタ１＿１のゲートに
接続された固定容量のキャパシタ２＿１との第１ペア、
ＭＯＳキャパシタ１＿２とそのＭＯＳキャパシタ１＿２
のゲートに接続された固定容量のキャパシタ２＿２との
第２ペア、およびＭＯＳキャパシタ１＿３とそのＭＯＳ
キャパシタ１＿３のゲートに接続された固定容量のキャ
パシタ２＿３との第３ペアが相互に並列に配置されてい
る。

【００３３】さらに、この発振回路１０には、ＭＯＳキ
ャパシタ１＿１，１＿２，１＿３のゲート電圧を切り替
えるメモリブロック５（本発明にいうゲート電圧切替回
路の一例に相当）が備えられている。メモリブロック５
には、調整データが格納される。調整データの格納にあ
たっては、ＶＣＸＯ１００の発振周波数を測定した上で
決定する（格納される調整データは、公称周波数との周
波数差分から必要な調整容量値を割り出すことで決ま
る）。メモリブロック５に調整データを格納するには、
図示しないＣＰＵから制御端子６，７を経由してシリア
ルデータＡ，Ｂを入力することにより行なわれる。

【００３４】次に、発振回路１０の動作について説明す
る。この発振回路１０に電源が投入されると、ＶＣＸＯ
１００の発振動作が開始する。発振動作が定常状態に達
すると、水晶振動子１１のもつ固有の共振周波数で発振
するが、制御端子４に所定の電圧Ｖｃが印加された場合
は、容量可変ダイオード１８＿１，１８＿２の、電圧Ｖ
ｃの大きさに応じて変化した容量値も加味された発振周
波数を有する発振信号Ｑｏｕｔが、出力端子１６から出
力される。

【００３５】ここで、上述したＶＣＸＯ１００やＴＣＸ
Ｏを用いる通信や映像関係のシステムでは、データ通信
時等で生じる周波数誤差を補正する為にＡＦＣ（Ａｕｔ
ｏｍａｔｉｃＦｒｅｑｕｅｎｃｙＣｏｎｔｒｏｌ）
回路が使用される。このＡＦＣ回路によりＶＣＸＯ１０
０等の発振器の周波数の電圧制御が行なわれる。各シス
テムにおいては、必要な周波数調整範囲を満たすよう
に、発振器の周波数の可変範囲が設計される。ところ
が、水晶振動子やＩＣの製造バラツキが複合化される
と、公称周波数のズレが大きくなるおそれがある。これ
を解消するために、発振器の組立後に容量調整を行なう
必要がある。

【００３６】従来の発振回路は、接続されたキャパシタ
の値に応じて発振周波数を調整するにあたり、トランジ
スタをオン，オフさせてキャパシタを選択するものであ
るため、電源電圧変動時のゲート電圧の変動による、ト
ランジスタのオン抵抗値の変動に伴い、キャパシタの見
かけ上の容量値の変動を招くこととなる。本実施形態で
は、接続されたキャパシタ２＿１，２＿２，２＿３の値
に応じて発振周波数を調整するにあたり、ＭＯＳキャパ
シタ１＿１，１＿２，１＿３のゲート電圧をＭＯＳキャ
パシタの容量が電圧変動の影響を受けにくいグラウンド
レベルと電源電圧レベルに切り替えて（図２参照）、キ
ャパシタ２＿１，２＿２，２＿３を選択するものである
ため、電圧変動に伴うキャパシタ２＿１，２＿２，２＿
３の見かけ上の容量値の変動を小さく抑えることができ
る。

【００３７】ここで、ＭＯＳキャパシタ１＿１、１＿
２、１＿３それぞれの容量値をゲート電圧が電源電圧レ
ベルのときに１ｐＦ、２ｐＦ、４ｐＦに設定されている
ものとする。このとき、ゲート電圧をグラウンドレベル
に切り替えたときには、ＭＯＳキャパシタの容量はそれ
ぞれほぼ０．４ｐＦ、０．８ｐＦ、１．６ｐＦとなる。
キャパシタ２＿１、２＿２、２＿３それぞれの容量値を
ペアとなるＭＯＳキャパシタ１＿１、１＿２、１＿３そ
れぞれの容量値より１桁大きくとるものとすると、ＭＯ
Ｓキャパシタ１＿１とキャパシタ２＿１の第１のペアの
合成容量は、ＭＯＳキャパシタのゲート電圧が電源電圧
のときにはほぼ１ｐＦ、ゲート電圧がグラウンドレベル
のときにはほぼ０．４ｐＦとなる。ＭＯＳキャパシタ１
＿２とキャパシタ２＿２の第２のペアの合成容量は、Ｍ
ＯＳキャパシタのゲート電圧が電源電圧のときにはほぼ
２ｐＦ、ゲート電圧がグラウンドレベルのときにはほぼ
０．８ｐＦとなる。また、ＭＯＳキャパシタ１＿３とキ
ャパシタ２＿３の第３のペアの合成容量は、ＭＯＳキャ
パシタのゲート電圧が電源電圧のときにはほぼ４ｐＦ、
ゲート電圧がグラウンドレベルのときにはほぼ１．６ｐ
Ｆとなる。従って、メモリブロック５からの信号の論理
の組合せにより、２．８（＝０．４＋０．８＋１．６）
ｐＦから７ｐＦまでの８ステップの容量値を切り替える
ことができる。

【００３８】また、電圧変動を抑えるためのレギュレー
タは不要であり、従ってレギュレータから発生する雑音
に起因して発振回路の位相ノイズ特性が悪化するという
ことはなく、またレギュレータを形成するための回路面
積の増大もなく、位相ノイズ特性の良好な発振信号Ｑｏ
ｕｔを出力することができる。

【００３９】尚、本実施形態では、ＶＣＸＯの例で説明
したがＴＣＸＯでもよく、さらにこれらＶＣＸＯやＴＣ
ＸＯに限られるものでもなく、本発明は、キャパシタが
接続されそのキャパシタの値に応じて発振周波数が調整
される発振回路であればよい。

【００４０】また、調整用回路はドレイン側だけでな
く、ゲート側にも付加することも可能である。

【００４１】

【発明の効果】以上説明したように、本発明によれば、
発振周波数の電圧変動が小さく抑えられるとともに位相
ノイズ特性の良好な発振信号が出力される発振回路を提
供することができる。

【図面の簡単な説明】

【図１】ＭＯＳキャパシタと、そのＭＯＳキャパシタに
より選択されるキャパシタを示す図である。

【図２】図１に示すＭＯＳキャパシタの、ゲート電圧に
対する容量値を示すグラフである。

【図３】本発明の一実施形態の発振回路の回路図であ
る。

【図４】電圧制御水晶発振器（ＶＣＸＯ）の回路図であ
る。

【図５】温度補償型発振器（ＴＣＸＯ）の回路図であ
る。

【図６】従来の、容量アレイ方式を採用した、ＶＣＸＯ
の発振周波数を調整するための発振回路を示す図であ
る。

【符号の説明】

１，１＿１，１＿２，１＿３ＭＯＳキャパシタ２，２＿１，２＿２，２＿３，１７＿１，１７＿２キ
ャパシタ３，３＿１，３＿２，３＿３，１２，１４，１９＿１，
１９＿２抵抗４，６，７制御端子５メモリブロック１０発振回路１１水晶振動子１３，１５インバータ１６出力端子１８＿１，１８＿２容量可変ダイオード１００ＶＣＸＯ２００ＴＣＸＯ３００従来型容量アレイ方式ＶＣＸＯ

Claims

【特許請求の範囲】

【請求項１】キャパシタが接続され該キャパシタの値
に応じて発振周波数が調整される発振回路において、ＭＯＳキャパシタと、前記ＭＯＳキャパシタのゲート電圧を切り替えるゲート
電圧切替回路とを備えたことを特徴とする発振回路。
【請求項２】前記ＭＯＳキャパシタと該ＭＯＳキャパ
シタのゲートに接続された固定容量のキャパシタとのペ
アが相互に並列に複数ペア配置され、前記ゲート電圧切替回路は、前記複数ペアのＭＯＳキャ
パシタのゲート電圧を切り替えるものであることを特徴
とする請求項１記載の発振回路。