JP2003257002A - 電流ドライバ回路 - Google Patents
電流ドライバ回路Info
- Publication number
- JP2003257002A JP2003257002A JP2002054361A JP2002054361A JP2003257002A JP 2003257002 A JP2003257002 A JP 2003257002A JP 2002054361 A JP2002054361 A JP 2002054361A JP 2002054361 A JP2002054361 A JP 2002054361A JP 2003257002 A JP2003257002 A JP 2003257002A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching transistor
- impedance
- resistor
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Digital Magnetic Recording (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ドライバとライトヘッド、ライトヘッドとレ
シーバのインピーダンスマッチングを取り、高速転送レ
ートで書き込んだ場合でも、正確には書き込むことがで
きる電流ドライバ回路を得る。 【解決手段】 Ｔｒ１〜Ｔｒ４と、Ｒ１、Ｒ２およびラ
イトヘッドＷＨからなるＨ型ブリッジ回路を備え、ライ
トヘッドＷＨと、Ｔｒ１およびＲ１、またはＴｒ２およ
びＲ２からなる電流掃き出し回路の出力インピーダンス
とのインピーダンスマッチングを取ると共に、ライトヘ
ッドＷＨと、Ｔｒ３およびＲ１、またはＴｒ４およびＲ
２からなる電流吸い込み回路の入力インピーダンスとの
インピーダンスマッチングを取るようにしたものであ
る。
シーバのインピーダンスマッチングを取り、高速転送レ
ートで書き込んだ場合でも、正確には書き込むことがで
きる電流ドライバ回路を得る。 【解決手段】 Ｔｒ１〜Ｔｒ４と、Ｒ１、Ｒ２およびラ
イトヘッドＷＨからなるＨ型ブリッジ回路を備え、ライ
トヘッドＷＨと、Ｔｒ１およびＲ１、またはＴｒ２およ
びＲ２からなる電流掃き出し回路の出力インピーダンス
とのインピーダンスマッチングを取ると共に、ライトヘ
ッドＷＨと、Ｔｒ３およびＲ１、またはＴｒ４およびＲ
２からなる電流吸い込み回路の入力インピーダンスとの
インピーダンスマッチングを取るようにしたものであ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、磁気記憶装置
（ＨＤＤ：ハードディスクドライブ、ＦＤＤ：フレキシ
ブルディスクドライブ等）向けプリアンプにおける、磁
気ディスクに信号を書き込む電流ドライバ回路に関する
ものである。
（ＨＤＤ：ハードディスクドライブ、ＦＤＤ：フレキシ
ブルディスクドライブ等）向けプリアンプにおける、磁
気ディスクに信号を書き込む電流ドライバ回路に関する
ものである。
【０００２】
【従来の技術】図９は従来の電流ドライバ回路を示す回
路図であり、図において、Ｔｒ１，Ｔｒ２はＰｍｏｓト
ランジスタ、Ｔｒ３〜Ｔｒ８はＮｍｏｓトランジスタ、
ＷＨはライトヘッド、ＣＳは電流源である。図１０は電
流ドライバ回路の動作を示すタイミングチャートであ
る。
路図であり、図において、Ｔｒ１，Ｔｒ２はＰｍｏｓト
ランジスタ、Ｔｒ３〜Ｔｒ８はＮｍｏｓトランジスタ、
ＷＨはライトヘッド、ＣＳは電流源である。図１０は電
流ドライバ回路の動作を示すタイミングチャートであ
る。
【０００３】次に動作について説明する。ＨＤＤ等の磁
気ディスクに信号を書き込む電流ドライバとしての例を
図９に示す。Ｔｒ１，Ｔｒ２はスイッチとして動作し、
端子ＡがＬの時、Ｔｒ１がオンし、端子ＢがＬの時、Ｔ
ｒ２がオンする。Ｔｒ３，Ｔｒ４は、Ｔｒ７と共にカレ
ントミラー回路を構成し、Ｔｒ８の端子にＶｈ２が供給
されれば電流源回路として動作し、それぞれＴｒ５，Ｔ
ｒ６がオンする時、動作する。Ｔｒ５，Ｔｒ６のオンオ
フにより、Ｔｒ３，Ｔｒ４は電流源のスイッチングを行
う。端子Ａ〜Ｄは、図１０で示されたようなタイミング
チャートで入力され、期間ＡではＴｒ１とＴｒ４とがオ
ンするため、ライトヘッドＷＨに図の右方向へ磁気ディ
スクに磁気信号を書き込むための電流（ライト電流）が
流れ、期間ＢではＴｒ２とＴｒ３とがオンするため、左
方向へライト電流が流れる。ライトヘッドＷＨは、磁気
ディスクに磁気信号を書き込むためのコイルで、このコ
イルに電流を流すことにより磁場が発生する。ライトヘ
ッドＷＨは、磁気ディスクに接近して配置されており、
電流が流れた時に発生する磁場によって磁気ディスクに
信号を書き込む。Ｔｒ１，Ｔｒ２は、電流の掃き出し側
で、以下、ドライバと呼ぶ。一方、Ｔｒ３，Ｔｒ４は、
電流の吸い込み側で、以下、レシーバと呼ぶ。電流ドラ
イバおよび電流レシーバは、ＩＣ内部にあり、ＩＣのピ
ンによって外部素子と接続される。ＩＣのピンとライト
ヘッドＷＨとは、インターコネクトを介して接続され
る。
気ディスクに信号を書き込む電流ドライバとしての例を
図９に示す。Ｔｒ１，Ｔｒ２はスイッチとして動作し、
端子ＡがＬの時、Ｔｒ１がオンし、端子ＢがＬの時、Ｔ
ｒ２がオンする。Ｔｒ３，Ｔｒ４は、Ｔｒ７と共にカレ
ントミラー回路を構成し、Ｔｒ８の端子にＶｈ２が供給
されれば電流源回路として動作し、それぞれＴｒ５，Ｔ
ｒ６がオンする時、動作する。Ｔｒ５，Ｔｒ６のオンオ
フにより、Ｔｒ３，Ｔｒ４は電流源のスイッチングを行
う。端子Ａ〜Ｄは、図１０で示されたようなタイミング
チャートで入力され、期間ＡではＴｒ１とＴｒ４とがオ
ンするため、ライトヘッドＷＨに図の右方向へ磁気ディ
スクに磁気信号を書き込むための電流（ライト電流）が
流れ、期間ＢではＴｒ２とＴｒ３とがオンするため、左
方向へライト電流が流れる。ライトヘッドＷＨは、磁気
ディスクに磁気信号を書き込むためのコイルで、このコ
イルに電流を流すことにより磁場が発生する。ライトヘ
ッドＷＨは、磁気ディスクに接近して配置されており、
電流が流れた時に発生する磁場によって磁気ディスクに
信号を書き込む。Ｔｒ１，Ｔｒ２は、電流の掃き出し側
で、以下、ドライバと呼ぶ。一方、Ｔｒ３，Ｔｒ４は、
電流の吸い込み側で、以下、レシーバと呼ぶ。電流ドラ
イバおよび電流レシーバは、ＩＣ内部にあり、ＩＣのピ
ンによって外部素子と接続される。ＩＣのピンとライト
ヘッドＷＨとは、インターコネクトを介して接続され
る。
【０００４】近年、ＨＤＤ等の転送レートはますます上
昇しており、磁気ディスクに磁気信号を高転送レートで
書き込むには、磁界を生成するライト電流の向きを素早
く切り替える必要がある。ライト電流の立上り時間・立
下り時間（Ｔｒ・Ｔｆ）を早めることが転送レートの高
速化を可能にする。動作周波数の向上に伴って電流方向
を切り替える際、一時的に電流駆動能力を増大させて、
Ｔｒ・Ｔｆを早める工夫等がなされているが、ライトヘ
ッドＷＨとＩＣピンとのインピーダンスマッチングが取
れていない状態では、ＩＣで駆動する電流のエネルギー
（電力）が完全に消費されず、余ったエネルギーは反射
成分として入力側に送り返される。この反射成分による
跳ね返りをアンダーシュートと呼んでいる。図１１はア
ンダーシュートの現象を示す波形図であり、このアンダ
ーシュートが一定上のレベルになると、磁気ディスクに
磁気信号を書き込むのに十分な磁界が得られず、その結
果、その箇所の信号を読み取る際に、エラーになってし
まう可能性が高い。今後の高転送レート化を実現するた
めには、この反射の問題を克服する必要があり、インピ
ーダンスマッチングが取れたライトドライバが必要にな
ってくる。
昇しており、磁気ディスクに磁気信号を高転送レートで
書き込むには、磁界を生成するライト電流の向きを素早
く切り替える必要がある。ライト電流の立上り時間・立
下り時間（Ｔｒ・Ｔｆ）を早めることが転送レートの高
速化を可能にする。動作周波数の向上に伴って電流方向
を切り替える際、一時的に電流駆動能力を増大させて、
Ｔｒ・Ｔｆを早める工夫等がなされているが、ライトヘ
ッドＷＨとＩＣピンとのインピーダンスマッチングが取
れていない状態では、ＩＣで駆動する電流のエネルギー
（電力）が完全に消費されず、余ったエネルギーは反射
成分として入力側に送り返される。この反射成分による
跳ね返りをアンダーシュートと呼んでいる。図１１はア
ンダーシュートの現象を示す波形図であり、このアンダ
ーシュートが一定上のレベルになると、磁気ディスクに
磁気信号を書き込むのに十分な磁界が得られず、その結
果、その箇所の信号を読み取る際に、エラーになってし
まう可能性が高い。今後の高転送レート化を実現するた
めには、この反射の問題を克服する必要があり、インピ
ーダンスマッチングが取れたライトドライバが必要にな
ってくる。
【０００５】図９に示した従来の回路では、ソースフォ
ロワ、ライトヘッドＷＨ、電流源の経路で電流が流れ
る。ＭＯＳトランジスタスイッチの出力インピーダンス
は、１√（（１／（２βＩｄ））で、電流源の出力イン
ピーダンスは、１／（λＩｄ）で、プロセス・バイアス
条件にもよるが、一般的に前者に比べて後者の方が桁違
いに大きい。以下、ソースフォロワと電流源との出力イ
ンピーダンスの具体値について示す。ソースフォロワの
出力抵抗をＲｏｕｔ（ＳＦ）、電流源の出力抵抗をＲｏ
ｕｔ（ＣＳ）とする。 Ｒｏｕｔ（ＳＦ）＝√（１／（２β・Ｉｗｃ）） ＝√（１／（２ｋ・（Ｗ／Ｌ）・Ｉｗｃ）） ｋ＝μｎ・Ｃｏｘ＝μｎ・εｏｘ／ｔｏｘ ０．２５μｍプロセスで、酸化膜圧ｔｏｘ＝６ｎｍ、電
子の移動度μｎ＝０．０５［ｍ２／（Ｖ・ｓ）］とす
る。ＳｉＯ２の誘電率εｏｘ＝３４．５［ｐＦ／ｍ］よ
り、ｋ＝２９０［μＡ／Ｖ２］。（ゲート幅）／（ゲー
ト長）＝Ｗ／Ｌ＝５００μｍ／０．２５μｍ＝２００
０、ライト電流Ｉｗｃ＝５０ｍＡならば、Ｒｏｕｔ（Ｓ
Ｆ）＝４．２Ω。 Ｒｏｕｔ（ＣＳ）＝１／（λＩｗｃ） λ＝（１／２Ｌ）√（（２εｓ）／（ｑ・Ｎｉｍｐ・
（Ｖｄｓ−Ｖｅｆｆ＋φｏ））） シリコンの誘電率εｓ＝Ｋｓεｏ＝１０４［ｐＦ／ｍ］
で、ビルトインポテンシャルφｏ＝０．９Ｖ、ソース−
ドレイン間電圧Ｖｄｓ＝２Ｖ、Ｖｅｆｆ＝Ｖｇｓ−Ｖｔ
ｈ＝０．５Ｖ、不純物の密度Ｎｉｍｐ＝１×１０
２３［個／ｍ３］とすれば、λ＝０．１５［１／Ｖ］。
よって、Ｒｏｕｔ（ＣＳ）＝１３３Ωとなり、Ｒｏｕｔ
（ＳＦ）≪Ｒｏｕｔ（ＣＳ）。
ロワ、ライトヘッドＷＨ、電流源の経路で電流が流れ
る。ＭＯＳトランジスタスイッチの出力インピーダンス
は、１√（（１／（２βＩｄ））で、電流源の出力イン
ピーダンスは、１／（λＩｄ）で、プロセス・バイアス
条件にもよるが、一般的に前者に比べて後者の方が桁違
いに大きい。以下、ソースフォロワと電流源との出力イ
ンピーダンスの具体値について示す。ソースフォロワの
出力抵抗をＲｏｕｔ（ＳＦ）、電流源の出力抵抗をＲｏ
ｕｔ（ＣＳ）とする。 Ｒｏｕｔ（ＳＦ）＝√（１／（２β・Ｉｗｃ）） ＝√（１／（２ｋ・（Ｗ／Ｌ）・Ｉｗｃ）） ｋ＝μｎ・Ｃｏｘ＝μｎ・εｏｘ／ｔｏｘ ０．２５μｍプロセスで、酸化膜圧ｔｏｘ＝６ｎｍ、電
子の移動度μｎ＝０．０５［ｍ２／（Ｖ・ｓ）］とす
る。ＳｉＯ２の誘電率εｏｘ＝３４．５［ｐＦ／ｍ］よ
り、ｋ＝２９０［μＡ／Ｖ２］。（ゲート幅）／（ゲー
ト長）＝Ｗ／Ｌ＝５００μｍ／０．２５μｍ＝２００
０、ライト電流Ｉｗｃ＝５０ｍＡならば、Ｒｏｕｔ（Ｓ
Ｆ）＝４．２Ω。 Ｒｏｕｔ（ＣＳ）＝１／（λＩｗｃ） λ＝（１／２Ｌ）√（（２εｓ）／（ｑ・Ｎｉｍｐ・
（Ｖｄｓ−Ｖｅｆｆ＋φｏ））） シリコンの誘電率εｓ＝Ｋｓεｏ＝１０４［ｐＦ／ｍ］
で、ビルトインポテンシャルφｏ＝０．９Ｖ、ソース−
ドレイン間電圧Ｖｄｓ＝２Ｖ、Ｖｅｆｆ＝Ｖｇｓ−Ｖｔ
ｈ＝０．５Ｖ、不純物の密度Ｎｉｍｐ＝１×１０
２３［個／ｍ３］とすれば、λ＝０．１５［１／Ｖ］。
よって、Ｒｏｕｔ（ＣＳ）＝１３３Ωとなり、Ｒｏｕｔ
（ＳＦ）≪Ｒｏｕｔ（ＣＳ）。
【０００６】
【発明が解決しようとする課題】従来の電流ドライバ回
路は以上のように構成されているので、ＭＯＳトランジ
スタスイッチと電流源とではインピーダンスが異なるた
め、ＭＯＳトランジスタスイッチとライトヘッドＷＨ、
ライトヘッドＷＨと電流源の両方の接続点でインピーダ
ンスマッチングすることは難しく、その結果、高速転送
レートで書き込む場合には、アンダーシュートが生じ、
正確に書き込むことができないなどの課題があった。
路は以上のように構成されているので、ＭＯＳトランジ
スタスイッチと電流源とではインピーダンスが異なるた
め、ＭＯＳトランジスタスイッチとライトヘッドＷＨ、
ライトヘッドＷＨと電流源の両方の接続点でインピーダ
ンスマッチングすることは難しく、その結果、高速転送
レートで書き込む場合には、アンダーシュートが生じ、
正確に書き込むことができないなどの課題があった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、ドライバとライトヘッド、ライト
ヘッドとレシーバのインピーダンスマッチングを取り、
高速転送レートで書き込んだ場合でも、正確に書き込む
ことができる電流ドライバ回路を得ることを目的とす
る。
めになされたもので、ドライバとライトヘッド、ライト
ヘッドとレシーバのインピーダンスマッチングを取り、
高速転送レートで書き込んだ場合でも、正確に書き込む
ことができる電流ドライバ回路を得ることを目的とす
る。
【０００８】
【課題を解決するための手段】この発明に係る電流ドラ
イバ回路は、第１から第４のスイッチングトランジスタ
と、第１、第２の抵抗およびインダクタンス素子からな
るＨ型ブリッジ回路を備え、インダクタンス素子と、第
１のスイッチングトランジスタおよび第１の抵抗、また
は第２のスイッチングトランジスタおよび第２の抵抗か
らなる電流掃き出し回路の出力インピーダンスとのイン
ピーダンスマッチングを取ると共に、インダクタンス素
子と、第３のスイッチングトランジスタおよび第１の抵
抗、または第４のスイッチングトランジスタおよび第２
の抵抗からなる電流吸い込み回路の入力インピーダンス
とのインピーダンスマッチングを取るようにしたもので
ある。
イバ回路は、第１から第４のスイッチングトランジスタ
と、第１、第２の抵抗およびインダクタンス素子からな
るＨ型ブリッジ回路を備え、インダクタンス素子と、第
１のスイッチングトランジスタおよび第１の抵抗、また
は第２のスイッチングトランジスタおよび第２の抵抗か
らなる電流掃き出し回路の出力インピーダンスとのイン
ピーダンスマッチングを取ると共に、インダクタンス素
子と、第３のスイッチングトランジスタおよび第１の抵
抗、または第４のスイッチングトランジスタおよび第２
の抵抗からなる電流吸い込み回路の入力インピーダンス
とのインピーダンスマッチングを取るようにしたもので
ある。
【０００９】この発明に係る電流ドライバ回路は、スイ
ッチングトランジスタの耐圧を保護するゲート接地トラ
ンジスタを備えるようにしたものである。
ッチングトランジスタの耐圧を保護するゲート接地トラ
ンジスタを備えるようにしたものである。
【００１０】この発明に係る電流ドライバ回路は、イン
ダクタンス素子に流す電流の切り替え時にのみパルス電
流をインダクタンス素子に供給する電流源を備えるよう
にしたものである。
ダクタンス素子に流す電流の切り替え時にのみパルス電
流をインダクタンス素子に供給する電流源を備えるよう
にしたものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による電
流ドライバ回路を示す回路図であり、図において、Ｔｒ
１，Ｔｒ２はＰｍｏｓトランジスタ（第１、第２のスイ
ッチングトランジスタ）、Ｔｒ３，Ｔｒ４はＮｍｏｓト
ランジスタ（第３、第４のスイッチングトランジス
タ）、ＷＨはライトヘッド（インダクタンス素子）、Ｒ
１，Ｒ２は抵抗（第１、第２の抵抗）であり、以上によ
り、Ｈ型ブリッジ回路を構成する。Ｖｏは電源、Ｖ１，
Ｖ２はトラッキング電源、Ｒｖ１，Ｒｖ２はトラッキン
グ電源Ｖ１，Ｖ２の出力抵抗である。図２は電流ドライ
バ回路の動作を示すタイミングチャートである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による電
流ドライバ回路を示す回路図であり、図において、Ｔｒ
１，Ｔｒ２はＰｍｏｓトランジスタ（第１、第２のスイ
ッチングトランジスタ）、Ｔｒ３，Ｔｒ４はＮｍｏｓト
ランジスタ（第３、第４のスイッチングトランジス
タ）、ＷＨはライトヘッド（インダクタンス素子）、Ｒ
１，Ｒ２は抵抗（第１、第２の抵抗）であり、以上によ
り、Ｈ型ブリッジ回路を構成する。Ｖｏは電源、Ｖ１，
Ｖ２はトラッキング電源、Ｒｖ１，Ｒｖ２はトラッキン
グ電源Ｖ１，Ｖ２の出力抵抗である。図２は電流ドライ
バ回路の動作を示すタイミングチャートである。
【００１２】次に動作について説明する。図１におい
て、ライトヘッドＷＨにライト電流を流すのだが、端子
Ａ，Ｂに電圧を与えることでＴｒ１，Ｔｒ２を、端子
Ｃ，Ｄに電圧を与えることでＴｒ３，Ｔｒ４をスイッチ
ングする。ライト電流を右向きに流す時は、Ｔｒ１とＴ
ｒ４とがオンし、左向きに流す時は、Ｔｒ２とＴｒ３と
がオンする。Ｔｒをオンさせる時、端子Ａ，Ｂには、Ｔ
ｒ１，Ｔｒ２を線形領域までチャネルを強く反転させる
のに十分低い電圧Ｖｌ１が、端子Ｃ，Ｄには、Ｔｒ３，
Ｔｒ４を線形領域まで強くチャネルを反転させるのに十
分高い電圧Ｖｈ２が与えられる。トラッキング電源Ｖ
１，Ｖ２は、ライトヘッドＷＨに流す電流値に応じた電
圧を出力する。テブナンの定理に基づくトラッキング電
源Ｖ１，Ｖ２の出力抵抗をＲｖ１，Ｒｖ２、Ｔｒ１（Ｔ
ｒ２）とＴｒ４（Ｔｒ３）とのドレイン−ソース間電圧
をＶｄｓ１，Ｖｄｓ４とすれば、ライト電流Ｉｗｃは以
下の式（１）で与えられる。 Ｉｗｃ＝（Ｖ１＋Ｖ２−Ｖｄｓ１−Ｖｄｓ４） ／（２Ｒｈ＋Ｒｖ１＋Ｒｖ２＋Ｒｗｈ） （１） ＲｗｈはライトヘッドＷＨの抵抗値である。Ｔｒ１とＴ
ｒ４とが線形領域にあって、Ｖｄｓが十分に小さな範囲
では、線形領域のドレイン電流の式、 Ｉｄ＝（ｋ／２）・（Ｗ／Ｌ）（２（Ｖｇｓ−Ｖｔ）Ｖｄｓ−Ｖｄｓ２） （２） の二次の項を無視して、次の抵抗値を持つ抵抗素子と等
価と見なせる。 Ｒｏｎ＝Ｖｄｓ／Ｉｄ＝ｋ（Ｗ／Ｌ）（１／（Ｖｇｓ−Ｖｔ）） （３） 以下、線形領域にあって、二次の項を無視したトランジ
スタＴｒＸの等価抵抗値をＲｏｎ（ＴｒＸ）と表す。Ｔ
ｒ１，Ｔｒ４を（３）の値を持つ抵抗と等価であると見
なすと、（１）のライト電流は、 Ｉｗｃ＝（Ｖ１＋Ｖ２）／（２Ｒｈ＋Ｒｖ１＋Ｒｖ２＋Ｒｗｈ ＋Ｒｏｎ（Ｔｒ１）＋Ｒｏｎ（Ｔｒ４）） （４） となる。トラッキング電源Ｖ１，Ｖ２の出力インピーダ
ンスをＺｖ１，Ｚｖ２とすれば、ドライバ側の出力イン
ピーダンスＺ１は、 Ｚ１＝Ｚｖ１＋Ｒｈ＋Ｒｏｎ（Ｔｒ１） （５） で、レシーバ側の入力インピーダンスＺ２は、 Ｚ２＝Ｚｖ２＋Ｒｈ＋Ｒｏｎ（Ｔｒ４） （６） であるから、Ｔｒ１（Ｔｒ２），Ｔｒ４（Ｔｒ３）の
（ゲート幅）／（ゲート長）＝Ｗ／Ｌを適当な値にし、
Ｒｈ，Ｒｖ１，Ｒｖ２を調整することで、ライトヘッド
ＷＨの出力インピーダンスＺｗｈと、ドライバ側の出力
インピーダンスＺ１およびレシーバ側の入力インピーダ
ンスＺ２とのインピーダンスマッチングを取ることがで
きる。
て、ライトヘッドＷＨにライト電流を流すのだが、端子
Ａ，Ｂに電圧を与えることでＴｒ１，Ｔｒ２を、端子
Ｃ，Ｄに電圧を与えることでＴｒ３，Ｔｒ４をスイッチ
ングする。ライト電流を右向きに流す時は、Ｔｒ１とＴ
ｒ４とがオンし、左向きに流す時は、Ｔｒ２とＴｒ３と
がオンする。Ｔｒをオンさせる時、端子Ａ，Ｂには、Ｔ
ｒ１，Ｔｒ２を線形領域までチャネルを強く反転させる
のに十分低い電圧Ｖｌ１が、端子Ｃ，Ｄには、Ｔｒ３，
Ｔｒ４を線形領域まで強くチャネルを反転させるのに十
分高い電圧Ｖｈ２が与えられる。トラッキング電源Ｖ
１，Ｖ２は、ライトヘッドＷＨに流す電流値に応じた電
圧を出力する。テブナンの定理に基づくトラッキング電
源Ｖ１，Ｖ２の出力抵抗をＲｖ１，Ｒｖ２、Ｔｒ１（Ｔ
ｒ２）とＴｒ４（Ｔｒ３）とのドレイン−ソース間電圧
をＶｄｓ１，Ｖｄｓ４とすれば、ライト電流Ｉｗｃは以
下の式（１）で与えられる。 Ｉｗｃ＝（Ｖ１＋Ｖ２−Ｖｄｓ１−Ｖｄｓ４） ／（２Ｒｈ＋Ｒｖ１＋Ｒｖ２＋Ｒｗｈ） （１） ＲｗｈはライトヘッドＷＨの抵抗値である。Ｔｒ１とＴ
ｒ４とが線形領域にあって、Ｖｄｓが十分に小さな範囲
では、線形領域のドレイン電流の式、 Ｉｄ＝（ｋ／２）・（Ｗ／Ｌ）（２（Ｖｇｓ−Ｖｔ）Ｖｄｓ−Ｖｄｓ２） （２） の二次の項を無視して、次の抵抗値を持つ抵抗素子と等
価と見なせる。 Ｒｏｎ＝Ｖｄｓ／Ｉｄ＝ｋ（Ｗ／Ｌ）（１／（Ｖｇｓ−Ｖｔ）） （３） 以下、線形領域にあって、二次の項を無視したトランジ
スタＴｒＸの等価抵抗値をＲｏｎ（ＴｒＸ）と表す。Ｔ
ｒ１，Ｔｒ４を（３）の値を持つ抵抗と等価であると見
なすと、（１）のライト電流は、 Ｉｗｃ＝（Ｖ１＋Ｖ２）／（２Ｒｈ＋Ｒｖ１＋Ｒｖ２＋Ｒｗｈ ＋Ｒｏｎ（Ｔｒ１）＋Ｒｏｎ（Ｔｒ４）） （４） となる。トラッキング電源Ｖ１，Ｖ２の出力インピーダ
ンスをＺｖ１，Ｚｖ２とすれば、ドライバ側の出力イン
ピーダンスＺ１は、 Ｚ１＝Ｚｖ１＋Ｒｈ＋Ｒｏｎ（Ｔｒ１） （５） で、レシーバ側の入力インピーダンスＺ２は、 Ｚ２＝Ｚｖ２＋Ｒｈ＋Ｒｏｎ（Ｔｒ４） （６） であるから、Ｔｒ１（Ｔｒ２），Ｔｒ４（Ｔｒ３）の
（ゲート幅）／（ゲート長）＝Ｗ／Ｌを適当な値にし、
Ｒｈ，Ｒｖ１，Ｒｖ２を調整することで、ライトヘッド
ＷＨの出力インピーダンスＺｗｈと、ドライバ側の出力
インピーダンスＺ１およびレシーバ側の入力インピーダ
ンスＺ２とのインピーダンスマッチングを取ることがで
きる。
【００１３】実施の形態２．図３はこの発明の実施の形
態２による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ５，Ｔｒ８，Ｔｒ９はＮｍｏｓトランジス
タ、Ｔｒ６，Ｔｒ９，Ｔｒ１０はＰｍｏｓトランジス
タ、ＣＳ１，ＣＳ２は電流源、Ｒ３，Ｒ４は抵抗であ
る。その他の構成については図１と同一である。
態２による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ５，Ｔｒ８，Ｔｒ９はＮｍｏｓトランジス
タ、Ｔｒ６，Ｔｒ９，Ｔｒ１０はＰｍｏｓトランジス
タ、ＣＳ１，ＣＳ２は電流源、Ｒ３，Ｒ４は抵抗であ
る。その他の構成については図１と同一である。
【００１４】次に動作について説明する。図３におい
て、Ｔｒ９とＴｒ１０は、ゲートとドレインとがショー
トされたダイオード接続である。Ｔｒ７のゲートにはＴ
ｒ１，Ｔｒ２がオンする時のゲート電圧Ｖｌ１が与えら
れ、Ｔｒ８のゲートにはＴｒ３，Ｔｒ４がオンする時の
ゲート電圧Ｖｈ２が与えられており、伴に線形領域でオ
ンしている。Ｔｒ５は、ドレインが高電位側の電源Ｖｃ
ｃに、ゲートがＴｒ９のゲートとドレインが接続された
ノードに、ソースがＴｒ１，Ｔｒ２のソースに接続され
ている。Ｔｒ６は、ドレインが低電位側の電源Ｖｅｅ
に、ゲートがＴｒ１０のゲートとドレインが接続された
ノードに、ソースがＴｒ３，Ｔｒ４のソースに接続され
ている。電流源ＣＳ１は、ダイオード接続されたＴｒ９
に定電流Ｉｒｅｆを供給し、電流源ＣＳ２は、ダイオー
ド接続されたＴｒ１０から定電流Ｉｒｅｆを吸い込む。
抵抗Ｒ３は、一方の端子がＴｒ７のドレインに、他方の
端子が電源Ｖｏに接続されており、抵抗Ｒ４は、一方の
端子がＴｒ８のドレインに、他方の端子が電源Ｖｏに接
続されている。図３にあるように、電流源ＣＳ１からＴ
ｒ９，Ｔｒ７，Ｒ３に電流を流すことで、電圧Ｖｒｅｆ
ｐは、 Ｖｒｅｆｐ＝Ｒ３・Ｉｒｅｆ＋Ｖｄｓ７＋Ｖｇｓ９ になる。同様に電圧Ｉｒｅｆｎは、 Ｖｒｅｆｎ＝Ｒ４・Ｉｒｅｆ＋Ｖｄｓ８＋Ｖｇｓ１０ になる。Ｔｒ１とＴｒ４とがオンしている時、ライト電
流Ｉｗｃは、 Ｉｗｃ＝（Ｖｒｅｆｐ＋Ｖｒｅｆｎ−Ｖｇｓ５−Ｖｄｓ１ −Ｖｄｓ４−Ｖｇｓ６）／（２Ｒｈ＋Ｒｗｈ） ＝（（Ｒ３＋Ｒ４）・Ｉｒｅｆ＋Ｖｄｓ７＋Ｖｄｓ８＋Ｖｇｓ９ ＋Ｖｇｓ１０−Ｖｇｓ５−Ｖｄｓ１−Ｖｄｓ４−Ｖｇｓ６）） ／（２Ｒｈ＋Ｒｗｈ） Ｖｄｓ１＝Ｖｄｓ７，Ｖｄｓ４＝Ｖｄｓ８，Ｖｇｓ６＝
Ｖｇｓ１０，Ｖｇｓ５＝Ｖｇｓ９ならば、 Ｉｗｃ＝（（Ｒ３＋Ｒ４）／（２Ｒｈ＋Ｒｗｈ））・Ｉ
ｒｅｆ となる。この場合、Ｔｒ５のソース端子、Ｔｒ６のソー
ス端子電圧が、図１のトラッキング電源Ｖ１，Ｖ２に相
当し、トラッキング電源Ｖ１，Ｖ２の出力インピーダン
スＲｖ１，Ｒｖ２は、ソースフォロワの出力インピーダ
ンスであるから、 Ｚｖ２＝１／√（１／（２・β（Ｔｒ６）・Ｉｗｃ） ここで、β（Ｔｒ５）は、Ｔｒ５のβという意味。式
（５）より、ドライバ側の出力インピーダンスは、 Ｚ１＝Ｒｈ＋Ｒｏｎ（Ｔｒ１）＋Ｚｖ１ となり、レシーバ側の入力インピーダンスは、 Ｚ２＝Ｒｈ＋Ｒｏｎ（Ｔｒ４）＋Ｚｖ２ となる。Ｒｈ，Ｔｒ１（Ｔｒ２），Ｔｒ４（Ｔｒ３），
Ｚｖ１，Ｚｖ２を適当な値にすることで、Ｚ１＝Ｚ２＝
Ｚｗｈ／２となり、ドライバとライトヘッドＷＨ、ライ
トヘッドＷＨとレシーバとのインピーダンスマッチング
を取ることができる。
て、Ｔｒ９とＴｒ１０は、ゲートとドレインとがショー
トされたダイオード接続である。Ｔｒ７のゲートにはＴ
ｒ１，Ｔｒ２がオンする時のゲート電圧Ｖｌ１が与えら
れ、Ｔｒ８のゲートにはＴｒ３，Ｔｒ４がオンする時の
ゲート電圧Ｖｈ２が与えられており、伴に線形領域でオ
ンしている。Ｔｒ５は、ドレインが高電位側の電源Ｖｃ
ｃに、ゲートがＴｒ９のゲートとドレインが接続された
ノードに、ソースがＴｒ１，Ｔｒ２のソースに接続され
ている。Ｔｒ６は、ドレインが低電位側の電源Ｖｅｅ
に、ゲートがＴｒ１０のゲートとドレインが接続された
ノードに、ソースがＴｒ３，Ｔｒ４のソースに接続され
ている。電流源ＣＳ１は、ダイオード接続されたＴｒ９
に定電流Ｉｒｅｆを供給し、電流源ＣＳ２は、ダイオー
ド接続されたＴｒ１０から定電流Ｉｒｅｆを吸い込む。
抵抗Ｒ３は、一方の端子がＴｒ７のドレインに、他方の
端子が電源Ｖｏに接続されており、抵抗Ｒ４は、一方の
端子がＴｒ８のドレインに、他方の端子が電源Ｖｏに接
続されている。図３にあるように、電流源ＣＳ１からＴ
ｒ９，Ｔｒ７，Ｒ３に電流を流すことで、電圧Ｖｒｅｆ
ｐは、 Ｖｒｅｆｐ＝Ｒ３・Ｉｒｅｆ＋Ｖｄｓ７＋Ｖｇｓ９ になる。同様に電圧Ｉｒｅｆｎは、 Ｖｒｅｆｎ＝Ｒ４・Ｉｒｅｆ＋Ｖｄｓ８＋Ｖｇｓ１０ になる。Ｔｒ１とＴｒ４とがオンしている時、ライト電
流Ｉｗｃは、 Ｉｗｃ＝（Ｖｒｅｆｐ＋Ｖｒｅｆｎ−Ｖｇｓ５−Ｖｄｓ１ −Ｖｄｓ４−Ｖｇｓ６）／（２Ｒｈ＋Ｒｗｈ） ＝（（Ｒ３＋Ｒ４）・Ｉｒｅｆ＋Ｖｄｓ７＋Ｖｄｓ８＋Ｖｇｓ９ ＋Ｖｇｓ１０−Ｖｇｓ５−Ｖｄｓ１−Ｖｄｓ４−Ｖｇｓ６）） ／（２Ｒｈ＋Ｒｗｈ） Ｖｄｓ１＝Ｖｄｓ７，Ｖｄｓ４＝Ｖｄｓ８，Ｖｇｓ６＝
Ｖｇｓ１０，Ｖｇｓ５＝Ｖｇｓ９ならば、 Ｉｗｃ＝（（Ｒ３＋Ｒ４）／（２Ｒｈ＋Ｒｗｈ））・Ｉ
ｒｅｆ となる。この場合、Ｔｒ５のソース端子、Ｔｒ６のソー
ス端子電圧が、図１のトラッキング電源Ｖ１，Ｖ２に相
当し、トラッキング電源Ｖ１，Ｖ２の出力インピーダン
スＲｖ１，Ｒｖ２は、ソースフォロワの出力インピーダ
ンスであるから、 Ｚｖ２＝１／√（１／（２・β（Ｔｒ６）・Ｉｗｃ） ここで、β（Ｔｒ５）は、Ｔｒ５のβという意味。式
（５）より、ドライバ側の出力インピーダンスは、 Ｚ１＝Ｒｈ＋Ｒｏｎ（Ｔｒ１）＋Ｚｖ１ となり、レシーバ側の入力インピーダンスは、 Ｚ２＝Ｒｈ＋Ｒｏｎ（Ｔｒ４）＋Ｚｖ２ となる。Ｒｈ，Ｔｒ１（Ｔｒ２），Ｔｒ４（Ｔｒ３），
Ｚｖ１，Ｚｖ２を適当な値にすることで、Ｚ１＝Ｚ２＝
Ｚｗｈ／２となり、ドライバとライトヘッドＷＨ、ライ
トヘッドＷＨとレシーバとのインピーダンスマッチング
を取ることができる。
【００１５】実施の形態３．図４はこの発明の実施の形
態３による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ１１，Ｔｒ１２，Ｔｒ１５はＰｍｏｓトラ
ンジスタ（ゲート接地トランジスタ）、Ｔｒ１３，Ｔｒ
１４，Ｔｒ１６はＮｍｏｓトランジスタ（ゲート接地ト
ランジスタ）は抵抗である。その他の構成については図
３と同一である。
態３による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ１１，Ｔｒ１２，Ｔｒ１５はＰｍｏｓトラ
ンジスタ（ゲート接地トランジスタ）、Ｔｒ１３，Ｔｒ
１４，Ｔｒ１６はＮｍｏｓトランジスタ（ゲート接地ト
ランジスタ）は抵抗である。その他の構成については図
３と同一である。
【００１６】次に動作について説明する。周波数成分ｆ
の信号に対するライトヘッドＷＨのインダクタンス成分
Ｌのインピーダンスは、２πｆＬとなり、周波数が高い
ほどインピーダンスは高くなる。ライト電流の方向を高
速に変化させる際、ライト電流は非常に小さな時定数で
変化しようとするため、ライトヘッドＷＨのインピーダ
ンスは非常に大きくなる。図５はフライバック電圧の現
象を示す波形図であり、その結果、電流変化時は、図５
に示すようなフライバック電圧と呼ばれる大きな電圧が
ライトヘッドＷＨ間に印加されることになる。フライバ
ック電圧は、抵抗Ｒｈを介してスイッチングトランジス
タにも印加されるため、ｍｏｓトランジスタのＢＶｄｓ
の値によっては、保護トランジスタが必要になる。図４
は、Ｔｒ１〜Ｔｒ４のドレイン−ソース間電圧を抑える
ために、Ｔｒ１１〜Ｔｒ１４を追加したものである。Ｔ
ｒ１５，Ｔｒ１６は、ＩｒｅｆとＩｗｃとの電位関係を
対象にするために追加したものである。Ｔｒ１１，Ｔｒ
１２，Ｔｒ１５のゲート電位が同じＶ３で、Ｔｒ１３，
Ｔｒ１４，Ｔｒ１６のゲート電位が同じＶ４である。ラ
イト電流の関係は、実施の形態１と同じで、Ｔｒ１とＴ
ｒ４とがオンしている時、 Ｉｗｃ＝（Ｖｒｅｆｐ＋Ｖｒｅｆｎ−Ｖｇｓ５−Ｖｄｓ１ −Ｖｄｓ４−Ｖｇｓ６−Ｖｄｓ１１−Ｖｄｓ１４）／（２Ｒｈ＋Ｒｗｈ） ＝（（Ｒ３＋Ｒ４）・Ｉｒｅｆ＋Ｖｄｓ７＋Ｖｄｓ８＋Ｖｇｓ９ ＋Ｖｇｓ１０−Ｖｇｓ５−Ｖｄｓ１−Ｖｄｓ４−Ｖｇｓ６ −Ｖｄｓ１１−Ｖｄｓ１４＋Ｖｄｓ１５＋Ｖｄｓ１６）） ／（２Ｒｈ＋Ｒｗｈ） Ｖｄｓ１＝Ｖｄｓ７，Ｖｄｓ４＝Ｖｄｓ８，Ｖｇｓ６＝
Ｖｇｓ１０，Ｖｇｓ５＝Ｖｇｓ９，Ｖｄｓ１１＝Ｖｄｓ
１５，Ｖｄｓ１４＝Ｖｄｓ１６ならば、 Ｉｗｃ＝（（Ｒ３＋Ｒ４）／（２Ｒｈ＋Ｒｗｈ））・Ｉ
ｒｅｆ となる。 ドライバ側の出力インピーダンスは、 Ｚ１＝Ｒｈ＋Ｒｏｎ（Ｔｒ１）＋Ｒｏｎ（Ｔｒ１１）＋
Ｚｖ１ となり、レシーバ側の入力インピーダンスは、 Ｚ２＝Ｒｈ＋Ｒｏｎ（Ｔｒ４）＋Ｒｏｎ（Ｔｒ１４）＋
Ｚｖ２ となる。 Ｒｈ，Ｔｒ１（Ｔｒ２），Ｔｒ４（Ｔｒ３），Ｔｒ１１
（Ｔｒ１２），Ｔｒ１４（Ｔｒ１３），Ｚｖ１，Ｚｖ２
を適当な値にすることで、Ｚ１＝Ｚ２＝Ｚｗｈ／２とな
り、ドライバとライトヘッドＷＨ、ライトヘッドＷＨと
レシーバとのインピーダンスマッチングを取ることがで
きる。
の信号に対するライトヘッドＷＨのインダクタンス成分
Ｌのインピーダンスは、２πｆＬとなり、周波数が高い
ほどインピーダンスは高くなる。ライト電流の方向を高
速に変化させる際、ライト電流は非常に小さな時定数で
変化しようとするため、ライトヘッドＷＨのインピーダ
ンスは非常に大きくなる。図５はフライバック電圧の現
象を示す波形図であり、その結果、電流変化時は、図５
に示すようなフライバック電圧と呼ばれる大きな電圧が
ライトヘッドＷＨ間に印加されることになる。フライバ
ック電圧は、抵抗Ｒｈを介してスイッチングトランジス
タにも印加されるため、ｍｏｓトランジスタのＢＶｄｓ
の値によっては、保護トランジスタが必要になる。図４
は、Ｔｒ１〜Ｔｒ４のドレイン−ソース間電圧を抑える
ために、Ｔｒ１１〜Ｔｒ１４を追加したものである。Ｔ
ｒ１５，Ｔｒ１６は、ＩｒｅｆとＩｗｃとの電位関係を
対象にするために追加したものである。Ｔｒ１１，Ｔｒ
１２，Ｔｒ１５のゲート電位が同じＶ３で、Ｔｒ１３，
Ｔｒ１４，Ｔｒ１６のゲート電位が同じＶ４である。ラ
イト電流の関係は、実施の形態１と同じで、Ｔｒ１とＴ
ｒ４とがオンしている時、 Ｉｗｃ＝（Ｖｒｅｆｐ＋Ｖｒｅｆｎ−Ｖｇｓ５−Ｖｄｓ１ −Ｖｄｓ４−Ｖｇｓ６−Ｖｄｓ１１−Ｖｄｓ１４）／（２Ｒｈ＋Ｒｗｈ） ＝（（Ｒ３＋Ｒ４）・Ｉｒｅｆ＋Ｖｄｓ７＋Ｖｄｓ８＋Ｖｇｓ９ ＋Ｖｇｓ１０−Ｖｇｓ５−Ｖｄｓ１−Ｖｄｓ４−Ｖｇｓ６ −Ｖｄｓ１１−Ｖｄｓ１４＋Ｖｄｓ１５＋Ｖｄｓ１６）） ／（２Ｒｈ＋Ｒｗｈ） Ｖｄｓ１＝Ｖｄｓ７，Ｖｄｓ４＝Ｖｄｓ８，Ｖｇｓ６＝
Ｖｇｓ１０，Ｖｇｓ５＝Ｖｇｓ９，Ｖｄｓ１１＝Ｖｄｓ
１５，Ｖｄｓ１４＝Ｖｄｓ１６ならば、 Ｉｗｃ＝（（Ｒ３＋Ｒ４）／（２Ｒｈ＋Ｒｗｈ））・Ｉ
ｒｅｆ となる。 ドライバ側の出力インピーダンスは、 Ｚ１＝Ｒｈ＋Ｒｏｎ（Ｔｒ１）＋Ｒｏｎ（Ｔｒ１１）＋
Ｚｖ１ となり、レシーバ側の入力インピーダンスは、 Ｚ２＝Ｒｈ＋Ｒｏｎ（Ｔｒ４）＋Ｒｏｎ（Ｔｒ１４）＋
Ｚｖ２ となる。 Ｒｈ，Ｔｒ１（Ｔｒ２），Ｔｒ４（Ｔｒ３），Ｔｒ１１
（Ｔｒ１２），Ｔｒ１４（Ｔｒ１３），Ｚｖ１，Ｚｖ２
を適当な値にすることで、Ｚ１＝Ｚ２＝Ｚｗｈ／２とな
り、ドライバとライトヘッドＷＨ、ライトヘッドＷＨと
レシーバとのインピーダンスマッチングを取ることがで
きる。
【００１７】実施の形態４．図６はこの発明の実施の形
態４による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ１７，Ｔｒ１８，Ｔｒ２１，Ｔｒ２２，Ｔ
ｒ２５，Ｔｒ２７はＰｍｏｓトランジスタ、Ｔｒ１９，
Ｔｒ２０，Ｔｒ２３，Ｔｒ２４，Ｔｒ２６，Ｔｒ２８は
Ｎｍｏｓトランジスタ、ＣＳ３，ＣＳ４は電流源であ
る。その他の構成については図３と同一である。図７は
電流ドライバ回路の動作を示すタイミングチャートであ
る。
態４による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ１７，Ｔｒ１８，Ｔｒ２１，Ｔｒ２２，Ｔ
ｒ２５，Ｔｒ２７はＰｍｏｓトランジスタ、Ｔｒ１９，
Ｔｒ２０，Ｔｒ２３，Ｔｒ２４，Ｔｒ２６，Ｔｒ２８は
Ｎｍｏｓトランジスタ、ＣＳ３，ＣＳ４は電流源であ
る。その他の構成については図３と同一である。図７は
電流ドライバ回路の動作を示すタイミングチャートであ
る。
【００１８】次に動作について説明する。図６は、ライ
ト電流の切り替え時間（Ｔｒ・Ｔｆ）を早める目的で、
ライト電流を切り替える時のみ動作する電流源回路を追
加したものである。Ｔｒ２５は、ダイオード接続で、Ｔ
ｒ１７，Ｔｒ１８，Ｔｒ２５のゲート電位を共通にして
カレントミラーを構成する。Ｔｒ２７は線形領域で常に
オンしておき、抵抗素子と等価とみなせる。Ｔｒ２１と
Ｔｒ２２とを図７に示したタイミングチャートのよう
に、電流切り替え時の短い時間だけオンさせ、Ｔｒ２１
がオンしている時はＴｒ１７の電流源が、Ｔｒ２２がオ
ンしている時はＴｒ１８の電流源が電流方向を素早く切
り替えるためのパルス電流（ブースト電流）を供給す
る。低電位側も同様に、Ｔｒ２６は、ダイオード接続
で、Ｔｒ１９，Ｔｒ２０，Ｔｒ２６のゲート電位を共通
にしてカレントミラーを構成する。Ｔｒ２８は線形領域
で常にオンしておき、Ｔｒ２３とＴｒ２４とを図７に示
したタイミングチャートのように、電流切り替え時の短
い時間だけオンさせ、ブースト電流を吸い込む。その結
果、ブーストを追加する前に比べて電流の切り替え時間
（Ｔｒ・Ｔｆ）が早くなり、高速転送レートのライト電
流駆動が可能になる。Ｒｈの値にもよるが、前述のよう
にカレントミラー回路の出力インピーダンスは、ソース
フォロワの出力インピーダンスに比べて非常に大きいた
め、インピーダンスマッチングが取れた状態は保たれ
る。
ト電流の切り替え時間（Ｔｒ・Ｔｆ）を早める目的で、
ライト電流を切り替える時のみ動作する電流源回路を追
加したものである。Ｔｒ２５は、ダイオード接続で、Ｔ
ｒ１７，Ｔｒ１８，Ｔｒ２５のゲート電位を共通にして
カレントミラーを構成する。Ｔｒ２７は線形領域で常に
オンしておき、抵抗素子と等価とみなせる。Ｔｒ２１と
Ｔｒ２２とを図７に示したタイミングチャートのよう
に、電流切り替え時の短い時間だけオンさせ、Ｔｒ２１
がオンしている時はＴｒ１７の電流源が、Ｔｒ２２がオ
ンしている時はＴｒ１８の電流源が電流方向を素早く切
り替えるためのパルス電流（ブースト電流）を供給す
る。低電位側も同様に、Ｔｒ２６は、ダイオード接続
で、Ｔｒ１９，Ｔｒ２０，Ｔｒ２６のゲート電位を共通
にしてカレントミラーを構成する。Ｔｒ２８は線形領域
で常にオンしておき、Ｔｒ２３とＴｒ２４とを図７に示
したタイミングチャートのように、電流切り替え時の短
い時間だけオンさせ、ブースト電流を吸い込む。その結
果、ブーストを追加する前に比べて電流の切り替え時間
（Ｔｒ・Ｔｆ）が早くなり、高速転送レートのライト電
流駆動が可能になる。Ｒｈの値にもよるが、前述のよう
にカレントミラー回路の出力インピーダンスは、ソース
フォロワの出力インピーダンスに比べて非常に大きいた
め、インピーダンスマッチングが取れた状態は保たれ
る。
【００１９】実施の形態５．図８はこの発明の実施の形
態５による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ２９，Ｔｒ３０はＰｍｏｓトランジスタ
（ゲート接地トランジスタ）、Ｔｒ３１，Ｔｒ３２はＮ
ｍｏｓトランジスタ（ゲート接地トランジスタ）、Ｖｇ
１，Ｖｇ２は電源である。その他の構成については図６
と同一である。
態５による電流ドライバ回路を示す回路図であり、図に
おいて、Ｔｒ２９，Ｔｒ３０はＰｍｏｓトランジスタ
（ゲート接地トランジスタ）、Ｔｒ３１，Ｔｒ３２はＮ
ｍｏｓトランジスタ（ゲート接地トランジスタ）、Ｖｇ
１，Ｖｇ２は電源である。その他の構成については図６
と同一である。
【００２０】次に動作について説明する。図８は図６に
示した回路において、フライバック電圧からＴｒ１７〜
Ｔｒ２０を保護するために、Ｔｒ２９〜Ｔｒ３２を追加
したものである。ライトヘッドＷＨ端子間に、ドレイン
が接続されているため、Ｔｒ２９〜Ｔｒ３２の出力抵抗
は電流源回路とほぼ同じで、ソースフォロワの出力イン
ピーダンスに比べて非常に大きい。そのため、インピー
ダンスマッチングに影響は小さい。
示した回路において、フライバック電圧からＴｒ１７〜
Ｔｒ２０を保護するために、Ｔｒ２９〜Ｔｒ３２を追加
したものである。ライトヘッドＷＨ端子間に、ドレイン
が接続されているため、Ｔｒ２９〜Ｔｒ３２の出力抵抗
は電流源回路とほぼ同じで、ソースフォロワの出力イン
ピーダンスに比べて非常に大きい。そのため、インピー
ダンスマッチングに影響は小さい。
【００２１】
【発明の効果】以上のように、この発明によれば、第１
から第４のスイッチングトランジスタと、第１、第２の
抵抗およびインダクタンス素子からなるＨ型ブリッジ回
路を備え、インダクタンス素子と、第１のスイッチング
トランジスタおよび第１の抵抗、または第２のスイッチ
ングトランジスタおよび第２の抵抗からなる電流掃き出
し回路の出力インピーダンスとのインピーダンスマッチ
ングを取ると共に、インダクタンス素子と、第３のスイ
ッチングトランジスタおよび第１の抵抗、または第４の
スイッチングトランジスタおよび第２の抵抗からなる電
流吸い込み回路の入力インピーダンスとのインピーダン
スマッチングを取るように構成したので、インダクタン
ス素子に流す電流を高速に切り替え、高速転送レートで
書き込んだ場合でも、アンダーシュートを防ぎ、正確に
書き込むことができる効果がある。
から第４のスイッチングトランジスタと、第１、第２の
抵抗およびインダクタンス素子からなるＨ型ブリッジ回
路を備え、インダクタンス素子と、第１のスイッチング
トランジスタおよび第１の抵抗、または第２のスイッチ
ングトランジスタおよび第２の抵抗からなる電流掃き出
し回路の出力インピーダンスとのインピーダンスマッチ
ングを取ると共に、インダクタンス素子と、第３のスイ
ッチングトランジスタおよび第１の抵抗、または第４の
スイッチングトランジスタおよび第２の抵抗からなる電
流吸い込み回路の入力インピーダンスとのインピーダン
スマッチングを取るように構成したので、インダクタン
ス素子に流す電流を高速に切り替え、高速転送レートで
書き込んだ場合でも、アンダーシュートを防ぎ、正確に
書き込むことができる効果がある。
【００２２】この発明によれば、スイッチングトランジ
スタの耐圧を保護するゲート接地トランジスタを備える
ように構成したので、フライバック電圧からスイッチン
グトランジスタを保護することができる効果がある。
スタの耐圧を保護するゲート接地トランジスタを備える
ように構成したので、フライバック電圧からスイッチン
グトランジスタを保護することができる効果がある。
【００２３】この発明によれば、インダクタンス素子に
流す電流の切り替え時にのみパルス電流をインダクタン
ス素子に供給する電流源を備えるように構成したので、
電流の切り替え時間を早くすることができ、さらに、高
速転送レートで書き込むことができる効果がある。
流す電流の切り替え時にのみパルス電流をインダクタン
ス素子に供給する電流源を備えるように構成したので、
電流の切り替え時間を早くすることができ、さらに、高
速転送レートで書き込むことができる効果がある。
【図１】 この発明の実施の形態１による電流ドライバ
回路を示す回路図である。
回路を示す回路図である。
【図２】 電流ドライバ回路の動作を示すタイミングチ
ャートである。
ャートである。
【図３】 この発明の実施の形態２による電流ドライバ
回路を示す回路図である。
回路を示す回路図である。
【図４】 この発明の実施の形態３による電流ドライバ
回路を示す回路図である。
回路を示す回路図である。
【図５】 フライバック電圧の現象を示す波形図であ
る。
る。
【図６】 この発明の実施の形態４による電流ドライバ
回路を示す回路図である。
回路を示す回路図である。
【図７】 電流ドライバ回路の動作を示すタイミングチ
ャートである。
ャートである。
【図８】 この発明の実施の形態５による電流ドライバ
回路を示す回路図である。
回路を示す回路図である。
【図９】 従来の電流ドライバ回路を示す回路図であ
る。
る。
【図１０】 電流ドライバ回路の動作を示すタイミング
チャートである。
チャートである。
【図１１】 アンダーシュートの現象を示す波形図であ
る。
る。
ＣＳ１〜ＣＳ４ 電流源、Ｒ１ 抵抗（第１の抵抗）、
Ｒ２ 抵抗（第２の抵抗）、Ｒ３，Ｒ４ 抵抗、Ｒｖ
１，Ｒｖ２ 出力抵抗、Ｔｒ１ Ｐｍｏｓトランジスタ
（第１のスイッチングトランジスタ）、Ｔｒ２ Ｐｍｏ
ｓトランジスタ（第２のスイッチングトランジスタ）、
Ｔｒ３ Ｎｍｏｓトランジスタ（第３のスイッチングト
ランジスタ）、Ｔｒ４ Ｎｍｏｓトランジスタ（第４の
スイッチングトランジスタ）、Ｔｒ５，Ｔｒ８，Ｔｒ
９，Ｔｒ１９，Ｔｒ２０，Ｔｒ２３，Ｔｒ２４，Ｔｒ２
６，Ｔｒ２８ Ｎｍｏｓトランジスタ、Ｔｒ６，Ｔｒ
９，Ｔｒ１０，Ｔｒ１７，Ｔｒ１８，Ｔｒ２１，Ｔｒ２
２，Ｔｒ２５，Ｔｒ２７ Ｐｍｏｓトランジスタ、Ｔｒ
１１，Ｔｒ１２，Ｔｒ１５，Ｔｒ２９，Ｔｒ３０ Ｐｍ
ｏｓトランジスタ（ゲート接地トランジスタ）、Ｔｒ１
３，Ｔｒ１４，Ｔｒ１６，Ｔｒ３１，Ｔｒ３２ Ｎｍｏ
ｓトランジスタ（ゲート接地トランジスタ）、Ｖ１，Ｖ
２ トラッキング電源、Ｖｇ１，Ｖｇ２，Ｖｏ 電源、
ＷＨ ライトヘッド（インダクタンス素子）。
Ｒ２ 抵抗（第２の抵抗）、Ｒ３，Ｒ４ 抵抗、Ｒｖ
１，Ｒｖ２ 出力抵抗、Ｔｒ１ Ｐｍｏｓトランジスタ
（第１のスイッチングトランジスタ）、Ｔｒ２ Ｐｍｏ
ｓトランジスタ（第２のスイッチングトランジスタ）、
Ｔｒ３ Ｎｍｏｓトランジスタ（第３のスイッチングト
ランジスタ）、Ｔｒ４ Ｎｍｏｓトランジスタ（第４の
スイッチングトランジスタ）、Ｔｒ５，Ｔｒ８，Ｔｒ
９，Ｔｒ１９，Ｔｒ２０，Ｔｒ２３，Ｔｒ２４，Ｔｒ２
６，Ｔｒ２８ Ｎｍｏｓトランジスタ、Ｔｒ６，Ｔｒ
９，Ｔｒ１０，Ｔｒ１７，Ｔｒ１８，Ｔｒ２１，Ｔｒ２
２，Ｔｒ２５，Ｔｒ２７ Ｐｍｏｓトランジスタ、Ｔｒ
１１，Ｔｒ１２，Ｔｒ１５，Ｔｒ２９，Ｔｒ３０ Ｐｍ
ｏｓトランジスタ（ゲート接地トランジスタ）、Ｔｒ１
３，Ｔｒ１４，Ｔｒ１６，Ｔｒ３１，Ｔｒ３２ Ｎｍｏ
ｓトランジスタ（ゲート接地トランジスタ）、Ｖ１，Ｖ
２ トラッキング電源、Ｖｇ１，Ｖｇ２，Ｖｏ 電源、
ＷＨ ライトヘッド（インダクタンス素子）。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5D031 AA04 CC06 HH07 HH11
5J055 AX22 AX32 BX16 CX00 DX22
DX56 DX74 EX07 EY01 EY05
EY21 EZ03 EZ04 EZ07 EZ18
EZ21 GX01 GX04 GX05
Claims (3)
- 【請求項１】 一端が高電位電源に接続され、他端が第
１の抵抗の一端に接続された第１のスイッチングトラン
ジスタと、 一端が高電位電源に接続され、他端が第２の抵抗の一端
に接続された第２のスイッチングトランジスタと、 一端が低電位電源に接続され、他端が上記第１の抵抗の
一端に接続された第３のスイッチングトランジスタと、 一端が低電位電源に接続され、他端が上記第２の抵抗の
一端に接続された第４のスイッチングトランジスタと、 上記第１の抵抗の他端と上記第２の抵抗の他端との間に
接続されたインダクタンス素子とを備え、 上記インダクタンス素子と、上記第１のスイッチングト
ランジスタおよび上記第１の抵抗、または上記第２のス
イッチングトランジスタおよび上記第２の抵抗からなる
電流掃き出し回路の出力インピーダンスとのインピーダ
ンスマッチングを取ると共に、 上記インダクタンス素子と、上記第３のスイッチングト
ランジスタおよび上記第１の抵抗、または上記第４のス
イッチングトランジスタおよび上記第２の抵抗からなる
電流吸い込み回路の入力インピーダンスとのインピーダ
ンスマッチングを取ることを特徴とする電流ドライバ回
路。 - 【請求項２】 スイッチングトランジスタの耐圧を保護
するゲート接地トランジスタを備えたことを特徴とする
請求項１記載の電流ドライバ回路。 - 【請求項３】 インダクタンス素子に流す電流の切り替
え時にのみパルス電流をそのインダクタンス素子に供給
する電流源を備えたことを特徴とする請求項１記載の電
流ドライバ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054361A JP2003257002A (ja) | 2002-02-28 | 2002-02-28 | 電流ドライバ回路 |
| US10/212,702 US6683487B2 (en) | 2002-02-28 | 2002-08-07 | Current driver circuit for supplying write current to a write head while changing a flow direction of the write current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054361A JP2003257002A (ja) | 2002-02-28 | 2002-02-28 | 電流ドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003257002A true JP2003257002A (ja) | 2003-09-12 |
Family
ID=27750964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054361A Pending JP2003257002A (ja) | 2002-02-28 | 2002-02-28 | 電流ドライバ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6683487B2 (ja) |
| JP (1) | JP2003257002A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008123667A (ja) * | 2006-11-14 | 2008-05-29 | Hitachi Global Storage Technologies Netherlands Bv | ディスク・ドライブ・システム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7206155B2 (en) * | 2003-10-29 | 2007-04-17 | Texas Instruments Incorporated | High-speed, low power preamplifier write driver |
| US7292074B2 (en) * | 2004-01-08 | 2007-11-06 | Texas Instruments Incorporated | Write driver with continuous impedance match and improved common mode symmetry |
| US7365928B2 (en) * | 2004-04-14 | 2008-04-29 | Stmicroelectronics, Inc. | Write driver with improved boosting circuit and interconnect impedance matching |
| US7375909B2 (en) * | 2004-04-14 | 2008-05-20 | Stmicroelectronics, Inc. | Write driver with power optimization and interconnect impedance matching |
| TWI328350B (en) * | 2004-08-04 | 2010-08-01 | Delta Electronics Inc | Method for a driving circuit |
| US8638130B1 (en) * | 2010-02-17 | 2014-01-28 | Entropic Communications, Inc. | Low headroom line driver |
| US8941417B2 (en) * | 2013-02-28 | 2015-01-27 | Texas Instruments Incorporated | Output driver for energy recovery from inductor based sensor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07244807A (ja) | 1994-03-04 | 1995-09-19 | Hitachi Ltd | 半導体集積回路、及び磁気ディスク装置 |
| JP3613595B2 (ja) | 1996-02-14 | 2005-01-26 | 株式会社ルネサステクノロジ | 磁気ヘッド駆動回路 |
| DE19725835A1 (de) * | 1997-06-18 | 1999-01-21 | Siemens Ag | Integrierte Vollbrückenschaltung mit vier Transistoren |
| US6052017A (en) | 1997-06-30 | 2000-04-18 | Stmicroelectronics, Inc. | Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like |
| JPH11149605A (ja) | 1997-09-12 | 1999-06-02 | St Microelectron Inc | コンピュータディスクドライブ等に関連する書込ヘッドのコイルにおける迅速な磁束反転を可能とする方法及び回路 |
| JPH11330937A (ja) * | 1998-05-13 | 1999-11-30 | Rohm Co Ltd | 信号伝達装置 |
| US6121800A (en) * | 1998-07-07 | 2000-09-19 | Lucent Technologies, Inc. | Impedance matched, voltage-mode H-bridge write drivers |
| JP2000331308A (ja) | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 磁気ヘッド駆動回路 |
| US6236246B1 (en) * | 1999-07-19 | 2001-05-22 | Lucent Technologies Inc. | Voltage-mode boosting circuit for write driver |
| US6252450B1 (en) * | 1999-09-09 | 2001-06-26 | Stmicroelectronics, Inc. | Circuit and method for writing to a memory disk |
| US6512646B1 (en) * | 1999-10-20 | 2003-01-28 | Agere Systems Inc. | Impedance-matched write circuit |
| US6466388B1 (en) * | 2000-11-17 | 2002-10-15 | Texas Instruments Incorporated | Overshoot control for voltage source/impedanced based write coil driver |
| US6373298B1 (en) * | 2001-01-30 | 2002-04-16 | Texas Instruments Incorporated | Enhanced voltage drive circuit for HDD write driver |
-
2002
- 2002-02-28 JP JP2002054361A patent/JP2003257002A/ja active Pending
- 2002-08-07 US US10/212,702 patent/US6683487B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008123667A (ja) * | 2006-11-14 | 2008-05-29 | Hitachi Global Storage Technologies Netherlands Bv | ディスク・ドライブ・システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6683487B2 (en) | 2004-01-27 |
| US20030160640A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5352688B2 (ja) | 半導体装置、表示装置及び電子機器 | |
| JP3515025B2 (ja) | 半導体装置 | |
| TW421737B (en) | Reference voltage generation circuit | |
| US20030038672A1 (en) | Current bandgap voltage reference circuits and related methods | |
| JP2002043908A (ja) | 低歪サンプルおよびホールド回路 | |
| JPH0746106A (ja) | パワーオン信号発生回路 | |
| JP5008367B2 (ja) | 電圧発生装置 | |
| US8547159B2 (en) | Constant Vgs analog switch | |
| JP2003257002A (ja) | 電流ドライバ回路 | |
| JPH05205490A (ja) | 行デコーダ | |
| CN109643729B (zh) | 用于pga或pgia的低电容开关 | |
| JP3278673B2 (ja) | 定電圧発生回路 | |
| US20020109548A1 (en) | Power amplifying circuit | |
| JP2004129276A (ja) | トラックアンドホールド回路 | |
| US10097084B2 (en) | Low voltage switch control | |
| EP0864158A1 (en) | Power supply independent current source for flash eprom erasure | |
| JP2012109018A (ja) | 電圧発生装置 | |
| JP6302639B2 (ja) | 電流監視回路 | |
| TWI493564B (zh) | 基極驅動電流感測放大器及其操作方法 | |
| CN113054620A (zh) | 一种低功耗芯片的欠压保护电路 | |
| US7659756B2 (en) | MOSFET transistor amplifier with controlled output current | |
| US6958872B1 (en) | Method and apparatus for measuring an output signal of a floating transducer | |
| WO2022118588A1 (ja) | 記憶素子への通過電流を制御する半導体装置 | |
| JP3052818B2 (ja) | 定電流回路 | |
| JP2806654B2 (ja) | バイアス回路 |