JP2003100868A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003100868A JP2003100868A JP2001297040A JP2001297040A JP2003100868A JP 2003100868 A JP2003100868 A JP 2003100868A JP 2001297040 A JP2001297040 A JP 2001297040A JP 2001297040 A JP2001297040 A JP 2001297040A JP 2003100868 A JP2003100868 A JP 2003100868A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- nitrogen
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
により形成した、シリコン窒化膜からなるゲート側壁絶
縁膜のエッチングレートを、自然酸化膜のエッチングレ
ートよりも十分に遅くし、ゲート側壁絶縁膜の薄膜化を
招くことなく、自然酸化膜を除去すること。 【解決手段】シリコン窒化膜33からなるゲート側壁絶
縁膜の側面における窒素密度を1×1014cm-2以上5
×1015cm-2以下に設定し、かつHFを用いたウエッ
トエッチングにより自然酸化膜を除去する。
Description
らなる部材を含む半導体装置およびその製造方法に係わ
り、特にシリコン窒化膜からなる部材の側面におけるエ
ッチングレートをシリコン酸化膜のエッチングレートよ
りも遅くなるように制御した半導体装置およびその製造
方法に関する。
るために、多層配線が多く用いられている。この種の多
層配線においては、集積度の高い配線を実現するため
に、上下に隣接する配線層のみでなく、2層以上離れた
層を直接接続する技術が用いられている。
プラグと、2層以上離れた配線間に存在する配線(中間
配線)とは絶縁されている必要がある。このため、2層
以上離れた層を直接接続する多層配線においては、層間
の合わせずれによって上記プラグが埋め込まれた接続孔
が中間配線にかからないように、通常、十分な余裕をと
った設計がなされている。
成するために、配線に対して自己整合的にプラグを形成
する方法(SAC(Self-Aligned Contact)プロセス)
が行われている。この方法を以下図5に従って説明す
る。
線81上に第1の層間絶縁膜としてのシリコン酸化膜8
2を形成し、その後シリコン窒化膜82上に第2の配線
83および第1のシリコン窒化膜84を形成する。
線83および第1のシリコン窒化膜84の側壁に第2の
シリコン窒化膜(側壁絶縁膜)85を形成し、続いて第
2の層間絶縁膜としてのシリコン酸化膜86を全面に堆
積し、その後シリコン酸化膜86上にフォトレジストか
らなるコンタクトパターン87を形成する。
法を用い、シリコン酸化物のエッチングレートがシリコ
ン窒化物のそれよりも速くなる条件で、図5(c)に示
すように、コンタクトパターン87をマスクにして、シ
リコン酸化膜86,81をシリコン窒化膜84,85に
対して選択的にエッチングし、第1の配線81に達する
接続孔88を自己整合的に開口する。
クトパターン87を剥離する。
線、および第3の配線と第1の配線81を接続するプラ
グ(第3の配線・プラグ)89となる金属膜を、接続孔
88の内部およびシリコン酸化膜86上に堆積し、その
後上記金属膜をパターニングすることで、第3の配線・
プラグ89を形成する。
ッチング工程において、シリコン窒化膜84,85が第
2の配線83のマスクとして働いているので、コンタク
トパターン87がずれても第2の配線83はエッチング
されない。したがって、接続孔88と第2の配線83と
の間に余裕を持たせる必要がない。すなわち、図に示し
た2つの第2の配線83の間の距離を広くする必要はな
い。
85の成膜方法としては、CVD法特にLP−CVD法
が好ましい。シリコン窒化物を堆積する方法としては他
に、PE−CVD法も一般的であるが、第2の配線83
の側面における段差被覆性の点でLP−CVD法に大き
く劣る。
とNH3 を原料ガスとして用いるLP−CVD法では、
700℃以上の高温熱工程を必要とする。このため、こ
れ以前に形成する配線材料はAlなどの低融点の材料で
は無く、W等の高融点の材料が必要とされる。
ては、図6に示すように、バリアメタル膜94で第1の
配線81を構成する金属と不純物拡散層90との反応を
防止することができないため、不純物拡散層90と第1
の配線81との間のコンタクト抵抗上昇や、リーク電流
増大などの問題が生じる。なお、図6において、91は
シリコン基板、92は素子分離絶縁膜(STI)、93
は層間絶縁膜、94はバリアメタル膜をそれぞれ示して
いる。
としてSi2 Cl6 (HCD)を用いることが提案され
ている。このガス系を用いれば、650℃以下の成膜温
度でも、シリコン窒化膜を堆積することができる。
P−CVD法により形成したシリコン窒化膜は、LSI
の製造工程において多用されるHFを含む液(HF溶
液)によるエッチングレートが速い。
う、HF溶液による自然酸化膜の除去工程において、シ
リコン窒化膜84,85がエッチングされ、シリコン窒
化膜84,85の薄膜化もしくは消滅が生じる。その結
果、第3の配線・プラグ89と第2の配線83との間の
絶縁を保つことが困難になるという問題が生じる。
ACプロセスにおいては、段差被覆性、成膜温度の観点
から、配線を覆うシリコン窒化膜の形成方法として、原
料ガスとしてHCDを用いたLP−CVD法が採用され
ている。
は、自然酸化膜の除去に用いるHF溶液によるエッチン
グレートが速い。そのため、側壁絶縁膜としてのシリコ
ン窒化膜が露出した状態で、自然酸化膜の除去を行う工
程で、シリコン窒化膜の薄膜化もしくは消滅が生じる。
その結果、第1の配線と第3の配線とを繋げるプラグ
と、第2の配線との間の絶縁を保つことが困難になると
いう問題が生じている。
ので、その目的とするところは、HFによる薄膜化や消
滅を防止できる、シリコン窒化膜からなる絶縁部材を備
えた半導体装置およびその製造方法を提供することにあ
る。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明に係る半導体装置は、基板と、前記基板上に形成さ
れ、側面の少なくとも一部が露出し、シリコン窒化膜か
らなる部材であって、該部材を前記側面を含む表面層と
該表面層よりも深い層との二つに分けた場合、前記表面
層における窒素の体積密度が深さ方向に分布を有し、か
つ前記表面層よりも深い層における窒素の体積密度が深
さ方向に実質的に一定であり、かつ前記表面層における
窒素の体積密度から、前記表面層よりも深い層における
窒素の体積密度を引いて得られる、前記表面層における
窒素の体積密度分布を、前記表面層の深さ方向に積分し
て得られる前記表面層の面密度が、1×1014cm-2以
上5×1015cm-2以下である部材とを備えていること
を特徴とする。
部材の側面の露出部分の窒素密度を1×1014cm-2以
上5×1015cm-2以下に設定することにより、上記露
出分におけるHFによるエッチング耐性を高くでき、こ
れによりHFによる薄膜化や消滅を防止できる、シリコ
ン窒化膜からなる部材を備えた半導体装置およびその製
造方法を実現できるようになる。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
の実施の形態(以下、実施形態という)を説明する。
ースとして625℃のLP−CVD法で堆積したシリコ
ン窒化膜を、HFを0.25%含む液でウエットエッチ
ングした場合、シリコン窒化膜のエッチングレートは、
堆積直後では熱酸化で形成されたシリコン酸化膜のそれ
とほぼ等しく、また900℃、20秒のN2 中RTAを
行った後でも熱酸化膜に対するエッチングレート比は、
0.45倍程度である。
上記シリコン窒化膜に所定量の窒素を導入することによ
り、エッチングレートを十分に低下させることが可能で
あることが明らかになった。
5℃のLP−CVD法で堆積したシリコン窒化膜に窒素
イオンを注入し、900℃、20秒のN2 中RTAを施
して得られたサンプルを0.25%HF水溶液でエッチ
ングした場合の、窒素イオンのドーズ量とシリコン窒化
膜のエッチングレートとの関係を示す図である。参考の
ため、図1には、窒素イオンを導入していないシリコン
窒化膜のエッチングレートも載せてある。
14以上5×1015cm-2以下の窒素濃度になるように窒
素イオンを注入すると、エッチングレートは遅くなる。
1×1016cm-2の窒素濃度でエッチングレートは逆に
早くなっているが、これは物理的なストレスによりシリ
コン窒化膜の構造が乱されたためと解釈される。
イオンの指向性が極めて高いため、シリコン窒化膜の側
面には窒素を効率よく導入することができない。また、
シリコン窒化膜に物理的なダメージを与えやすい。側壁
部分に効率よく窒素を導入するためには、指向性の低い
窒素を含む粒子を用いることが必要である。
用い、シリコン窒化膜の側面表面に窒素を効率よく導入
する方法として、窒素を含むプラズマを用いる方法が考
えられる。
のと同様の方法で、接続孔88を開口した後、図2に示
すように、例えば、100mTorr程度の圧力下でN
2 またはNH3 などの窒素を含むガスに500W程度の
高周波を印加して発生させた窒素を含むプラズマ1中
に、シリコン窒化膜85が形成された基板を曝する。
た側面には、イオン注入では困難である、窒素濃度が1
×1014〜5×1015cm-2という高濃度窒素層2を形
成することができる。高濃度窒素層2はシリコン窒化膜
85の露出した上面にも形成される。また、図におい
て、3は上記プラズマ処理によりシリコン酸化膜82の
上面表面および側壁表面(接続孔側面)に形成された高
濃度窒素層3(表面層)を示している。
窒化膜85の深さ方向の窒素濃度(cm-3)はほぼ一定
となりる。何故なら、高濃度窒素層2よりも下の部分の
シリコン窒化膜85には、プラズマドーピングによる窒
素添加がほとんど無く、シリコン窒化膜本来が持ってい
る窒素しか実質的に無いからである。
リコン窒化膜85には、プラズマドーピングによる窒素
添加がほとんどないことから、高濃度窒素層2よりも下
の部分のシリコン窒化膜85の窒素濃度(cm-3)は、
高濃度窒素層2のそれよりも低くなる。
高濃度窒素層2が形成されたシリコン窒化膜85(シリ
コン窒化膜からなる部材)を高濃度窒素層2とそれより
も深い層との二つに分けた場合、高濃度窒素層2におけ
る窒素の体積密度が深さ方向に分布を有し、かつ高濃度
窒素層2よりも深い層における窒素の体積密度が深さ方
向に実質的に一定であり、かつ高濃度窒素層2における
窒素の体積密度から、高濃度窒素層2よりも深い層にお
ける窒素の体積密度を引いて得られる、高濃度窒素層2
における窒素の体積密度分布を、高濃度窒素層2の深さ
方向に積分して得られる高濃度窒素層2の面密度が、1
×1014cm-2以上5×1015cm-2以下となることが
分かった。
て600℃程度の比較的低い温度で30分〜60分程度
の加熱を行うか、あるいは800℃程度の温度で20〜
30秒程度の短時間の加熱を行うことで、更に効率よく
窒素を導入することができるようになる。
マ処理によりシリコン窒化膜85の露出面に高濃度窒素
層2を形成することにより、例えば自然酸化膜等の除去
を目的とする洗浄を行うために、HFを用いたウエット
エッチングを行っても、第2の配線83の側壁を覆うシ
リコン窒化膜85の薄膜化を防止でき、第3の配線・プ
ラグ89と第2の配線83との間の絶縁を保つことがで
きるようになる。
発明の第2の実施形態に係る半導体装置の製造工程を示
す断面図である。
基板21上にSiO2 などからなる厚さ5nm程度のゲ
ート絶縁膜22、シリコンまたはシリコンゲルマニウム
からなる厚さ70nmの半導体膜にB、As、P等の導
電性不純物を1×1020cm -3以上添加してなる低抵抗
の半導体膜23、厚さ5nm程度の薄いW窒化膜24、
W膜25、厚さ200nm程度のシリコン窒化膜26を
順次形成し、その後シリコン窒化膜26上にゲートパタ
ーンを有するフォトレジストパターン27を形成する。
シリコン基板21の代わりに、SOI基板や、シリコン
ゲルマを含む基板を用いても良い。半導体膜23の結晶
構造は例えば多結晶である。
ジストパターン27をマスクにしてしシリコン窒化膜2
6をRIE法にてエッチングし、フォトレジストパター
ン27のパターンをシリコン窒化膜26に転写する。こ
の結果、シリコン窒化膜26からなるハードマスクが得
られる。
ジストパターン27を剥離した後、100mTorr程
度の圧力下でN2 またはNH3 などの窒素を含むガスに
500W程度の高周波を印加して発生させた窒素を含む
プラズマ中に、シリコン窒化膜26が形成されたシリコ
ン基板21を曝し、シリコン窒化膜26の表面に面密度
で1×1014〜5×1015cm-2の窒素濃度を有する高
濃度窒素層28を形成する。高濃度窒素層28が形成さ
れていない部分のシリコン窒化膜26の窒素濃度は1×
1014よりも低い値となる。
度窒素層29が形成されるが、高濃度窒素層29はこの
後行われるRIE等の工程に影響を与えずに同工程時に
除去される。
応じて、600℃程度の比較的低い温度で30分〜60
分程度の加熱を行うか、あるいは800℃程度の温度で
20〜30秒程度の短時間の加熱を行うことで、更に効
率よく窒素を導入することができる。
濃度窒素層28が形成されたシリコン窒化膜26(ハー
ドマスク)をマスクにして、W膜25、W窒化膜24お
よび半導体膜23をRIE法によりエッチングし、W膜
25、W窒化膜24および半導体膜23からなるゲート
電極30を形成する。このとき、W膜25の表面に形成
された高濃度窒素層29は除去される。
開示されている方法を用いて、H2とH2 Oの混合雰囲
気中で800℃程度の加熱処理を行い、図3(e)に示
すように、W膜25およびW窒化膜24を酸化せずに半
導体膜23の側面(ゲート側壁)を酸化し、酸化膜31
を形成する。このようにゲート側壁を酸化し、ゲート絶
縁膜22に接する部分の酸化膜厚を厚くすることによ
り、ゲート絶縁膜22の信頼性を向上することができ
る。
極30等をマスクにして不純物イオンを基板表面に注入
し、ソース・ドレインエクステンションを構成する不純
物拡散層32を自己整合的に形成する。
程において、HFを含む溶液でウェットエッチングある
いはウェットクリーニングを行っても、高濃度窒素層2
9が形成されているので、ハードマスク26の厚さや幅
が減ることは無い。
極30等を含むゲート部を覆うように厚さ50nm程度
のシリコン窒化膜33を全面に堆積する。
窒化膜33の全面をRIE法にてエッチングし、ゲート
電極30およびシリコン窒化膜26の側壁にシリコン窒
化膜33を選択的に残置させる。このとき、シリコン窒
化膜(ハードマスク)26の上面に形成された高濃度窒
素層28は除去される。
Torr程度の圧力下でN2 またはNH3 などの窒素を
含むガスに500W程度の高周波を印加して発生させた
窒素を含むプラズマに曝し、シリコン窒化膜(ゲート側
壁絶縁膜)33およびシリコン窒化膜26(ハードマス
ク)の表面に面密度で1×1014〜5×1015cm-2の
窒素濃度を有する高濃度窒素層34を形成する。
て、後600℃程度の比較的低い温度で30分〜60分
程度の加熱を行うか、あるいは800℃程度の温度で2
0秒〜30秒程度の短時間の加熱を行うことで、更に効
率よく窒素を導入することができる。
ッチングあるいはウェットクリーニングを行う工程が続
くが、シリコン窒化膜(ゲート側壁絶縁膜)35および
シリコン窒化膜(ハードマスク)26はそれらの表面に
形成された高濃度窒素層34によって薄膜化や消滅が防
止され、その結果としてゲート電極30と次工程で形成
するソース/ドレイン電極との絶縁を保つことができる
ようになる。
るものではない。例えば、上記実施形態では、SACプ
ロセスやゲートプロセス中に使用するシリコン窒化膜の
場合について説明したが、他のプロセス中に使用するシ
リコン窒化膜に対しても本発明は適用可能である。ま
た、シリコン窒化膜の成膜温度は、700℃以下の低温
であることが好ましい。このような低温の成膜温度は、
原料ガスとしてHCDを用いたLP−CVD法を用いる
ことにより容易に実現できる。
からなる絶縁部材の露出した側面に所定量の窒素を導入
する方法として、窒素を含むプラズマ中に曝す方法、す
なわち窒素の運動量分布が異方的にならないような環境
下に、シリコン窒化膜からなる絶縁部材を曝したが、他
の方法を用いて導入して良い。例えば斜めイオン注入を
用いた方法が可能である。
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題の欄
で述べた課題を解決できる場合には、この構成要件が削
除された構成が発明として抽出され得る。
で、種々変形して実施できる。
Fによる薄膜化や消滅を防止できる、シリコン窒化膜か
らなる絶縁部材を備えた半導体装置およびその製造方法
を実現できるようになる。
堆積したシリコン窒化膜に窒素イオンを注入し、RTA
を施して得られたサンプルをHF水溶液でエッチングし
た場合の窒素イオンのドーズ量とエッチングレートとの
関係を示す図
造工程を示す断面図
造工程を示す断面図
図
Claims (9)
- 【請求項1】 基板と、前記基板上に形成され、側面の少なくとも一部
が露出し、シリコン窒化膜からなる部材であって、該部
材を前記側面を含む表面層と該表面層よりも深い層との
二つに分けた場合、 前記表面層における窒素の体積密度が深さ方向に分布を
有し、かつ前記表面層よりも深い層における窒素の体積
密度が深さ方向に実質的に一定であり、かつ前記表面層
における窒素の体積密度から、前記表面層よりも深い層
における窒素の体積密度を引いて得られる、前記表面層
における窒素の体積密度分布を、前記表面層の深さ方向
に積分して得られる前記表面層の面密度が、1×1014
cm-2以上5×1015cm-2以下である部材とを具備し
てなることを特徴とする半導体装置。 - 【請求項2】前記部材は、電極の側壁に形成されたシリ
コン窒化膜からなる部材、またはシリコン窒化膜からな
るマスクであることを特徴とする請求項1に記載の半導
体装置。 - 【請求項3】基板上にシリコン窒化膜を形成する工程
と、 前記シリコン窒化膜をエッチングし、側面の少なくとも
一部が露出した、前記シリコン窒化膜からなる部材を形
成する工程と、 前記部材の露出した側面に所定量の窒素を導入する工程
と、 前記部材を含む領域上の酸化膜を除去する工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項4】前記所定量は、1×1014cm-2以上5×
1015cm-2以下であることを特徴とする請求項3に記
載の半導体装置の製造方法。 - 【請求項5】前記基板上に前記シリコン窒化膜を形成す
る工程において、前記シリコン窒化膜の成膜法としてL
P−CVD法を用いることを特徴とする請求項3または
4に記載の半導体装置の製造方法。 - 【請求項6】前記基板上に前記シリコン窒化膜を形成す
る工程において、シリコン原料としてヘキサクロロジシ
ランを含むものを用いることを特徴とする請求項5に記
載の半導体装置の製造方法。 - 【請求項7】前記部材の露出した側面に所定量の窒素を
導入する工程において、前記部材が形成された前記基板
を窒素を含むプラズマに曝すことを特徴とする請求項3
ないし6のいずれか1項に記載の半導体装置の製造方
法。 - 【請求項8】前記部材を含む領域上の酸化膜を除去する
工程において、前記部材が形成された前記基板をHFを
含む液中に浸すか、またはHFを含む雰囲気に曝すこと
を特徴とする請求項3ないし7のいずれか1項に記載の
半導体装置の製造方法。 - 【請求項9】前記部材は、ゲート電極の側壁に形成され
たシリコン窒化膜からなるスペーサ、またはシリコン窒
化膜からなるマスクであることを特徴とする請求項3な
いし8のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001297040A JP4170612B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001297040A JP4170612B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100868A true JP2003100868A (ja) | 2003-04-04 |
JP4170612B2 JP4170612B2 (ja) | 2008-10-22 |
Family
ID=19118183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001297040A Expired - Lifetime JP4170612B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4170612B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088238A (ja) * | 2005-09-22 | 2007-04-05 | Tokyo Electron Ltd | 半導体装置の製造方法およびシリコン窒化膜またはシリコン酸化膜の表面処理方法 |
US7566654B2 (en) | 2006-10-11 | 2009-07-28 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device including interconnections having a smaller width |
US7961257B2 (en) | 2005-09-28 | 2011-06-14 | Sony Corporation | Color adjusting apparatus, display apparatus, printing apparatus, image processing apparatus, color adjustment method, GUI display method, and program |
-
2001
- 2001-09-27 JP JP2001297040A patent/JP4170612B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088238A (ja) * | 2005-09-22 | 2007-04-05 | Tokyo Electron Ltd | 半導体装置の製造方法およびシリコン窒化膜またはシリコン酸化膜の表面処理方法 |
US7961257B2 (en) | 2005-09-28 | 2011-06-14 | Sony Corporation | Color adjusting apparatus, display apparatus, printing apparatus, image processing apparatus, color adjustment method, GUI display method, and program |
US7566654B2 (en) | 2006-10-11 | 2009-07-28 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device including interconnections having a smaller width |
Also Published As
Publication number | Publication date |
---|---|
JP4170612B2 (ja) | 2008-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0646956B1 (en) | Method of formation of a trench isolation structure in an integrated circuit | |
US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
EP0736897B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
US6285073B1 (en) | Contact structure and method of formation | |
US5455194A (en) | Encapsulation method for localized oxidation of silicon with trench isolation | |
US20020006715A1 (en) | Method for forming an extended metal gate using a damascene process | |
US5374583A (en) | Technology for local oxidation of silicon | |
EP1164636B1 (en) | Method to form self aligned, L-shaped sidewall spacers | |
EP0113517A2 (en) | Method for forming an isolation region | |
JP2004153236A (ja) | 半導体素子の素子分離膜形成方法 | |
US20020053709A1 (en) | Semiconductor device and fabrication method thereof | |
US5371036A (en) | Locos technology with narrow silicon trench | |
JPH11145273A (ja) | 半導体装置の製造方法 | |
US6849521B2 (en) | Method for manufacturing a semiconductor device | |
JPS63288043A (ja) | 側面隔離素子の分離方法 | |
JP3039978B2 (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
JP2003078041A (ja) | 半導体記憶装置及びその製造方法 | |
JP2003100868A (ja) | 半導体装置およびその製造方法 | |
JP2001118919A (ja) | 半導体装置およびその製造方法 | |
US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
JP2000208612A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
JPH10242264A (ja) | 半導体装置の製造方法 | |
US6887767B2 (en) | Method for manufacturing semiconductor device | |
JP2009152392A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002100670A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080605 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4170612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140815 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |