JP2003156418A - 分析用試料の作製方法および分析方法並びにその分析用試料 - Google Patents
分析用試料の作製方法および分析方法並びにその分析用試料Info
- Publication number
- JP2003156418A JP2003156418A JP2001359002A JP2001359002A JP2003156418A JP 2003156418 A JP2003156418 A JP 2003156418A JP 2001359002 A JP2001359002 A JP 2001359002A JP 2001359002 A JP2001359002 A JP 2001359002A JP 2003156418 A JP2003156418 A JP 2003156418A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- element forming
- semiconductor substrate
- analysis
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/25—Tubes for localised analysis using electron or ion beams
- H01J2237/2505—Tubes for localised analysis using electron or ion beams characterised by their application
- H01J2237/2511—Auger spectrometers
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体装置において発生した不良個所のう
ち、特に半導体基板の表面近傍に位置する不良箇所につ
いて、この部分の詳細な情報を得ることができる試料を
作製する分析用試料の作製方法を提供する。 【解決手段】 不良の発生したウェハまたはチップに対
して、半導体基板を除去することにより、素子形成部に
おける半導体基板と接していた基板側の面５３ａを露出
する。収束イオンビームを照射することで素子形成部の
一断面５３ｃを露出する。さらに、マイクロプローバを
試料２に接着させて、不良の原因と考えられる異物を含
む試料２を素子形成部から切り離す。取出された試料２
を分析用支持台２５上に移動させて、たとえばタングス
テン膜２６を形成することによって試料２を分析用支持
台２５に固定する。
ち、特に半導体基板の表面近傍に位置する不良箇所につ
いて、この部分の詳細な情報を得ることができる試料を
作製する分析用試料の作製方法を提供する。 【解決手段】 不良の発生したウェハまたはチップに対
して、半導体基板を除去することにより、素子形成部に
おける半導体基板と接していた基板側の面５３ａを露出
する。収束イオンビームを照射することで素子形成部の
一断面５３ｃを露出する。さらに、マイクロプローバを
試料２に接着させて、不良の原因と考えられる異物を含
む試料２を素子形成部から切り離す。取出された試料２
を分析用支持台２５上に移動させて、たとえばタングス
テン膜２６を形成することによって試料２を分析用支持
台２５に固定する。
Description
【０００１】
【発明の属する技術分野】本発明は、分析用試料の作製
方法および分析方法並びにその分析用試料に関し、特
に、半導体装置の不良箇所を調査するための試料を作製
する分析用試料の作製方法と、その作製方法によって得
られた試料を分析する分析方法と、そのような作製方法
によって得られる分析用試料とに関するものである。
方法および分析方法並びにその分析用試料に関し、特
に、半導体装置の不良箇所を調査するための試料を作製
する分析用試料の作製方法と、その作製方法によって得
られた試料を分析する分析方法と、そのような作製方法
によって得られる分析用試料とに関するものである。
【０００２】
【従来の技術】半導体装置の製造工程の途中において不
良が発生した場合や、市場に出まわった半導体装置に不
良が生じた場合には、その不良の原因を究明するために
不良解析が行われる。
良が発生した場合や、市場に出まわった半導体装置に不
良が生じた場合には、その不良の原因を究明するために
不良解析が行われる。
【０００３】たとえば、文献１（特開平５−５２５７１
号公報）、文献２（特開平１１−２５８１３０号公
報）、文献３（特開平１１−１０８８１３号公報）およ
び文献４（T.Ohnishi,et.al.,“A New Focused-Ion-Bea
m Microsampling Technique forTEM Observation of Si
te-specific Area's”, Proc.25th Int.Symp.for Testi
ng and Failure Analysis(1999)p.449.）には、透過型
電子顕微鏡（TransmissionElectron Microscope、以下
「ＴＥＭ」と記す。）等を用いた不良解析に用いる物理
分析用試料の作製方法として、マイクロサンプリング法
を用いた試料の作製方法とその試料の構造が示されてい
る。
号公報）、文献２（特開平１１−２５８１３０号公
報）、文献３（特開平１１−１０８８１３号公報）およ
び文献４（T.Ohnishi,et.al.,“A New Focused-Ion-Bea
m Microsampling Technique forTEM Observation of Si
te-specific Area's”, Proc.25th Int.Symp.for Testi
ng and Failure Analysis(1999)p.449.）には、透過型
電子顕微鏡（TransmissionElectron Microscope、以下
「ＴＥＭ」と記す。）等を用いた不良解析に用いる物理
分析用試料の作製方法として、マイクロサンプリング法
を用いた試料の作製方法とその試料の構造が示されてい
る。
【０００４】また、文献５（R.J.Young,et.al.,“High-
Yield and High-Throughput TEM Sampling Preparation
Using Focused Ion Beam Automation”, Proc.24th In
t.Symp.for Testing and Failure Analysis(1998)p.32
9.）には、不良解析に用いる物理分析用試料の作製方法
として、ピックアップ法を用いた試料の作製方法とその
試料の構造が示されている。
Yield and High-Throughput TEM Sampling Preparation
Using Focused Ion Beam Automation”, Proc.24th In
t.Symp.for Testing and Failure Analysis(1998)p.32
9.）には、不良解析に用いる物理分析用試料の作製方法
として、ピックアップ法を用いた試料の作製方法とその
試料の構造が示されている。
【０００５】さらに、文献６（P.Malberti,et.al.,“A
new Back-Etch for Silicon Devices”, Proc.21st In
t.Symp.for Testing and Failure Analysis(1995)p.25
7.）および文献７（D.Corum,et.al.,“Practical Appli
cations of backside SiliconEtching”, Proc.21st In
t.Symp.for Testing and Failure Analysis(1995)p.26
3.）には、シリコンデバイスにおけるシリコン基板をエ
ッチングにより除去し、露出したデバイスの裏面から走
査型電子顕微鏡（Scanning Electron Microscope、以下
「ＳＥＭ」と記す。）等によって不良解析を行う手法が
開示されている。
new Back-Etch for Silicon Devices”, Proc.21st In
t.Symp.for Testing and Failure Analysis(1995)p.25
7.）および文献７（D.Corum,et.al.,“Practical Appli
cations of backside SiliconEtching”, Proc.21st In
t.Symp.for Testing and Failure Analysis(1995)p.26
3.）には、シリコンデバイスにおけるシリコン基板をエ
ッチングにより除去し、露出したデバイスの裏面から走
査型電子顕微鏡（Scanning Electron Microscope、以下
「ＳＥＭ」と記す。）等によって不良解析を行う手法が
開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の不良解析のための試料作製方法では次のような
問題があった。文献１〜文献５にそれぞれ示された方法
では、半導体装置の表面から不良箇所を含むように試料
が抽出されることになる。半導体装置の多くは多層配線
構造が採用されている。
た従来の不良解析のための試料作製方法では次のような
問題があった。文献１〜文献５にそれぞれ示された方法
では、半導体装置の表面から不良箇所を含むように試料
が抽出されることになる。半導体装置の多くは多層配線
構造が採用されている。
【０００７】このため、シリコン基板の表面近傍に存在
する異物や欠陥などの不良箇所を重点的に調査しなけれ
ばならない場合には、ＳＥＭや走査型イオン顕微鏡（Sc
anning Ion Microscope、以下「ＳＩＭ」と記す。）を
用いて見定めようとするために、最上層に位置する配線
から１層づつ配線を除去することによって、目的とする
不良箇所の部分を露出しなければならなかった。
する異物や欠陥などの不良箇所を重点的に調査しなけれ
ばならない場合には、ＳＥＭや走査型イオン顕微鏡（Sc
anning Ion Microscope、以下「ＳＩＭ」と記す。）を
用いて見定めようとするために、最上層に位置する配線
から１層づつ配線を除去することによって、目的とする
不良箇所の部分を露出しなければならなかった。
【０００８】配線を除去するためには、エッチャントに
対する配線のエッチングレートからエッチング時間を算
出するなどの除去のための条件出しがあらかじめ必要に
なる。また、配線の除去そのものにも時間を要すること
になる。
対する配線のエッチングレートからエッチング時間を算
出するなどの除去のための条件出しがあらかじめ必要に
なる。また、配線の除去そのものにも時間を要すること
になる。
【０００９】このため、不良箇所を観察することできる
ようになるまでに、多くの時間と労力を費やさなければ
ならないという問題があった。
ようになるまでに、多くの時間と労力を費やさなければ
ならないという問題があった。
【００１０】また、文献６および文献７にそれぞれ示さ
れた手法では、半導体装置の裏面からの観察しか行うこ
とができない。このため、不良箇所の３次元構造など不
良箇所の詳細な構造や組成等に関する情報を得られない
という問題があった。
れた手法では、半導体装置の裏面からの観察しか行うこ
とができない。このため、不良箇所の３次元構造など不
良箇所の詳細な構造や組成等に関する情報を得られない
という問題があった。
【００１１】本発明は、上記問題点を解決するためにな
されたものであり、１つの目的は、半導体装置において
発生した不良箇所のうち、特に半導体基板の表面近傍に
位置する不良箇所について、この部分の詳細な情報を得
ることができる試料を作製する分析用試料の作製方法を
提供することであり、他の目的は、その作製方法によっ
て得られた試料を分析する分析方法を提供することであ
り、さらに他の目的は、そのような作製方法によって得
られる分析用試料を提供することである。
されたものであり、１つの目的は、半導体装置において
発生した不良箇所のうち、特に半導体基板の表面近傍に
位置する不良箇所について、この部分の詳細な情報を得
ることができる試料を作製する分析用試料の作製方法を
提供することであり、他の目的は、その作製方法によっ
て得られた試料を分析する分析方法を提供することであ
り、さらに他の目的は、そのような作製方法によって得
られる分析用試料を提供することである。
【００１２】
【課題を解決するための手段】本発明の一つの局面にお
ける分析用試料の作製方法は、半導体基板とこの半導体
基板上に形成された素子形成部とを含む半導体装置にお
いて発生した不良を分析するための試料を作製する分析
用試料の作製方法であって、以下の工程を備えている。
半導体基板を除去して素子形成部における半導体基板と
接していた基板側の面を露出する。素子形成部の断面が
露出するように露出した基板側の面から試料本体を抽出
する。抽出された試料本体の基板側の面と対向する側の
面を試料支持部に固定することにより試料本体を試料支
持部に設置する。
ける分析用試料の作製方法は、半導体基板とこの半導体
基板上に形成された素子形成部とを含む半導体装置にお
いて発生した不良を分析するための試料を作製する分析
用試料の作製方法であって、以下の工程を備えている。
半導体基板を除去して素子形成部における半導体基板と
接していた基板側の面を露出する。素子形成部の断面が
露出するように露出した基板側の面から試料本体を抽出
する。抽出された試料本体の基板側の面と対向する側の
面を試料支持部に固定することにより試料本体を試料支
持部に設置する。
【００１３】この分析用試料の作製方法によれば、素子
形成部における半導体基板と接していた基板側の面が露
出されるとともに素子形成部の断面も露出されること
で、特に、半導体基板の表面近傍に位置する不良箇所
を、上層に位置する複数の配線を順次除去することなく
容易に観察評価することができる。
形成部における半導体基板と接していた基板側の面が露
出されるとともに素子形成部の断面も露出されること
で、特に、半導体基板の表面近傍に位置する不良箇所
を、上層に位置する複数の配線を順次除去することなく
容易に観察評価することができる。
【００１４】また、基板側の面を露出する工程と試料本
体を抽出工程との間に、露出した基板側の面上に保護膜
を形成する工程を備えていることが好ましい。
体を抽出工程との間に、露出した基板側の面上に保護膜
を形成する工程を備えていることが好ましい。
【００１５】この場合には、試料本体を収束イオンビー
ムによって切り離す際に、露出した基板側の面にダメー
ジを与えることなく切り離すことができる。
ムによって切り離す際に、露出した基板側の面にダメー
ジを与えることなく切り離すことができる。
【００１６】さらに、具体的に試料本体を試料支持部に
設置する工程では、試料支持部の一例としてメッシュ状
支持部が用いられることが好ましい。
設置する工程では、試料支持部の一例としてメッシュ状
支持部が用いられることが好ましい。
【００１７】なお、試料本体を抽出する工程では、試料
本体はミクロンオーダの大きさにて抽出されることが好
ましく、これにより、不良箇所を含む試料を容易に扱う
ことができるとともに比較的容易に分析することができ
る。
本体はミクロンオーダの大きさにて抽出されることが好
ましく、これにより、不良箇所を含む試料を容易に扱う
ことができるとともに比較的容易に分析することができ
る。
【００１８】本発明の他の局面における分析方法は、半
導体基板とこの半導体基板上に形成された素子形成部と
を含む半導体装置において発生した不良箇所を分析する
ための分析方法であって、素子形成部における断面およ
び半導体基板と接していた基板側の面が露出するように
抽出されて試料支持部に設置された試料本体に対し、露
出した面にエッチングを施しながら所定のエッチング時
間ごとに新たに露出する面における構成元素に関する情
報を順次取得する。
導体基板とこの半導体基板上に形成された素子形成部と
を含む半導体装置において発生した不良箇所を分析する
ための分析方法であって、素子形成部における断面およ
び半導体基板と接していた基板側の面が露出するように
抽出されて試料支持部に設置された試料本体に対し、露
出した面にエッチングを施しながら所定のエッチング時
間ごとに新たに露出する面における構成元素に関する情
報を順次取得する。
【００１９】この方法によれば、露出した面にエッチン
グを施しながら所定のエッチング時間ごとに新たに露出
する面に対して構成元素に関する情報が得られて、これ
らの構成元素に関する情報をつなげることによって不良
箇所の三次元構造に関する情報が得られる。
グを施しながら所定のエッチング時間ごとに新たに露出
する面に対して構成元素に関する情報が得られて、これ
らの構成元素に関する情報をつなげることによって不良
箇所の三次元構造に関する情報が得られる。
【００２０】より具体的に、構成元素に関する情報はオ
ージェ電子分光法によって得られることが好ましい。
ージェ電子分光法によって得られることが好ましい。
【００２１】これにより、比較的容易に元素に関する情
報が得られる。本発明のさらに他の局面における分析用
試料は、半導体基板と、この半導体基板上に形成された
素子形成部とを含む半導体装置において発生した不良を
分析するために抽出された分析用試料であって、半導体
装置のうちの素子形成部から抽出され、素子形成部の断
面および半導体基板と接していた基板側の面が露出され
た試料本体を備えている。
報が得られる。本発明のさらに他の局面における分析用
試料は、半導体基板と、この半導体基板上に形成された
素子形成部とを含む半導体装置において発生した不良を
分析するために抽出された分析用試料であって、半導体
装置のうちの素子形成部から抽出され、素子形成部の断
面および半導体基板と接していた基板側の面が露出され
た試料本体を備えている。
【００２２】この構造によれば、上述したように、特
に、半導体基板の表面近傍に位置する不良箇所を、上層
に位置する複数の配線を順次除去することなく観察評価
することができ、不良箇所の３次元構造に関する情報を
容易に得ることができる。
に、半導体基板の表面近傍に位置する不良箇所を、上層
に位置する複数の配線を順次除去することなく観察評価
することができ、不良箇所の３次元構造に関する情報を
容易に得ることができる。
【００２３】また、試料本体の基板側の面上に保護膜が
形成されていることが好ましい。この場合には、上述し
たように、試料本体を収束イオンビームによって切り離
す際に、露出した基板側の面にダメージを与えることな
く切り離すことができるので、試料の不良箇所を良好に
観測することができる。
形成されていることが好ましい。この場合には、上述し
たように、試料本体を収束イオンビームによって切り離
す際に、露出した基板側の面にダメージを与えることな
く切り離すことができるので、試料の不良箇所を良好に
観測することができる。
【００２４】なお、そのような試料本体はミクロンオー
ダの大きさであることが好ましく、これにより、上述し
たように、不良箇所を含む試料を容易に扱うことができ
るとともに比較的容易に分析することができる。
ダの大きさであることが好ましく、これにより、上述し
たように、不良箇所を含む試料を容易に扱うことができ
るとともに比較的容易に分析することができる。
【００２５】
【発明の実施の形態】実施の形態１
本発明の実施の形態１に係る分析用試料の作製方法につ
いて説明する。まず、図１に示すように、不良の発生し
たウェハ５１またはチップ５２を用意する。特にモール
ドされた半導体装置の場合には、あらかじめモールド樹
脂を除去してチップ５２を抽出しておくことが望まし
い。
いて説明する。まず、図１に示すように、不良の発生し
たウェハ５１またはチップ５２を用意する。特にモール
ドされた半導体装置の場合には、あらかじめモールド樹
脂を除去してチップ５２を抽出しておくことが望まし
い。
【００２６】次に、図２に示すように、半導体基板５１
の素子が形成されている部分（素子形成部）５３が位置
する側とは反対側の裏面から機械的研磨を施すことによ
り、半導体基板５１の厚さを約３０μｍ程度にする。こ
のとき、半導体基板５１の全面に機械的研磨処理を施し
てもよい。また、不良箇所を含む特定の部分だけに機械
的研磨処理を施してもよい。
の素子が形成されている部分（素子形成部）５３が位置
する側とは反対側の裏面から機械的研磨を施すことによ
り、半導体基板５１の厚さを約３０μｍ程度にする。こ
のとき、半導体基板５１の全面に機械的研磨処理を施し
てもよい。また、不良箇所を含む特定の部分だけに機械
的研磨処理を施してもよい。
【００２７】なお、研磨されて薄くなる試料をあらかじ
め補強しておくために、適当な接着材により素子形成部
５３の表側に金属板等を張り付けてもよい。
め補強しておくために、適当な接着材により素子形成部
５３の表側に金属板等を張り付けてもよい。
【００２８】次に、図３に示すように、残っている半導
体基板５１の部分を適当なエッチング液を用いて除去す
る。たとえば、半導体基板５１がシリコン基板の場合に
は、文献６または文献７に挙げられている、たとえばテ
トラメチルアンモニウムハイドロオキサイド（TetraMet
hyl-Ammonium Hydroxide）のような強アルカリ溶液を用
いて除去することができる。
体基板５１の部分を適当なエッチング液を用いて除去す
る。たとえば、半導体基板５１がシリコン基板の場合に
は、文献６または文献７に挙げられている、たとえばテ
トラメチルアンモニウムハイドロオキサイド（TetraMet
hyl-Ammonium Hydroxide）のような強アルカリ溶液を用
いて除去することができる。
【００２９】これにより、図４に示すように、素子形成
部５３では半導体基板５１と接していた基板側の面５３
ａが露出することになる。次に、この素子形成部５３を
収束イオンビーム装置（図示せず）内に導入する。そし
て、素子形成部５３において不良箇所が存在する部分Ａ
に対して、図５に示すように、収束イオンビーム２１を
照射する。
部５３では半導体基板５１と接していた基板側の面５３
ａが露出することになる。次に、この素子形成部５３を
収束イオンビーム装置（図示せず）内に導入する。そし
て、素子形成部５３において不良箇所が存在する部分Ａ
に対して、図５に示すように、収束イオンビーム２１を
照射する。
【００３０】収束イオンビーム２１を照射することで露
出した素子形成部５３の一断面Ｂには、図６に示すよう
に、たとえば、ゲート電極６、コンタクトホール８ａ〜
８ｃにそれぞれ形成されたプラグ４ａ〜４ｃ、プラグ４
ａとプラグ４ｃとに接続された配線５ａ、プラグ４ｂに
接続された配線５ｂおよびプラグ４ｃに接続された配線
５ｃ等を含む素子の断面５３ｃが露出する。さらに、ゲ
ート電極６とプラグ４ａとの間には不良の原因と考えら
れる異物３が露出する。
出した素子形成部５３の一断面Ｂには、図６に示すよう
に、たとえば、ゲート電極６、コンタクトホール８ａ〜
８ｃにそれぞれ形成されたプラグ４ａ〜４ｃ、プラグ４
ａとプラグ４ｃとに接続された配線５ａ、プラグ４ｂに
接続された配線５ｂおよびプラグ４ｃに接続された配線
５ｃ等を含む素子の断面５３ｃが露出する。さらに、ゲ
ート電極６とプラグ４ａとの間には不良の原因と考えら
れる異物３が露出する。
【００３１】次に、図７に示すように、収束イオンビー
ム２１を照射することによって不良の原因と考えられる
異物３を含む試料２を素子形成部５３から切り離す。こ
のとき、図８および図９に示すように、あらかじめマイ
クロプローバ２２を試料２に接触させた状態でタングス
テン膜２３を形成して、マイクロプローバ２２を試料２
２に接着させておく。これにより、素子形成部５３から
切り離された試料２を容易に取出すことができる。な
お、試料を切り離す際に、素子形成部５３を貫通するよ
うに収束イオンビームを照射するようにしてもよい。
ム２１を照射することによって不良の原因と考えられる
異物３を含む試料２を素子形成部５３から切り離す。こ
のとき、図８および図９に示すように、あらかじめマイ
クロプローバ２２を試料２に接触させた状態でタングス
テン膜２３を形成して、マイクロプローバ２２を試料２
２に接着させておく。これにより、素子形成部５３から
切り離された試料２を容易に取出すことができる。な
お、試料を切り離す際に、素子形成部５３を貫通するよ
うに収束イオンビームを照射するようにしてもよい。
【００３２】切り離された試料の２の大きさはミクロン
オーダであることが好ましく、これにより、不良箇所を
含む試料を容易に扱うことができるとともに比較的容易
に分析することができる。なお、この明細書でいうミク
ロンオーダとは、不良箇所の大きさにも依存するが、不
良箇所とその周辺部分を含む数十μｍ程度までの大きさ
をいう。
オーダであることが好ましく、これにより、不良箇所を
含む試料を容易に扱うことができるとともに比較的容易
に分析することができる。なお、この明細書でいうミク
ロンオーダとは、不良箇所の大きさにも依存するが、不
良箇所とその周辺部分を含む数十μｍ程度までの大きさ
をいう。
【００３３】なお、マイクロプローバ２２は収束イオン
ビーム装置内に既設のものである。また、タングステン
膜２３は、収束イオンビーム装置内にタングステンヘキ
サカーボニル[Ｗ（ＣＯ）6）]ガスを流しながら、収束
イオンビームとしてＧａ+イオンを照射することで形成
される。
ビーム装置内に既設のものである。また、タングステン
膜２３は、収束イオンビーム装置内にタングステンヘキ
サカーボニル[Ｗ（ＣＯ）6）]ガスを流しながら、収束
イオンビームとしてＧａ+イオンを照射することで形成
される。
【００３４】次に、取出された試料２を分析用支持台２
上に移動させて、たとえばタングステン膜２３を形成す
ることによって試料２を分析用支持台２に固定する。次
に、収束イオンビーム装置内に既設のエッチング機能を
用いてマイクロプローバ２２を試料２から切り離す。
上に移動させて、たとえばタングステン膜２３を形成す
ることによって試料２を分析用支持台２に固定する。次
に、収束イオンビーム装置内に既設のエッチング機能を
用いてマイクロプローバ２２を試料２から切り離す。
【００３５】これにより、図１０に示すように、分析用
支持台２に固定された試料２が得られる。その後、分析
用支持台２に固定された試料２が適当な分析装置内に導
入されて不良解析が行われることになる。
支持台２に固定された試料２が得られる。その後、分析
用支持台２に固定された試料２が適当な分析装置内に導
入されて不良解析が行われることになる。
【００３６】このようにして作製された試料２において
は、図１０に示すように、素子形成部５３において半導
体基板５１と接していた基板側の面５３ａが露出すると
ともに、素子形成部５３の断面５３ｃも露出している。
は、図１０に示すように、素子形成部５３において半導
体基板５１と接していた基板側の面５３ａが露出すると
ともに、素子形成部５３の断面５３ｃも露出している。
【００３７】これにより、たとえばゲート電極６付近の
比較的半導体基板５１の表面近傍に存在する不良の原因
とされる異物等に対して、ゲート電極の上方に位置する
複数の配線を順次除去することなく観察評価することが
できる。この評価の一例については後で詳しく説明す
る。
比較的半導体基板５１の表面近傍に存在する不良の原因
とされる異物等に対して、ゲート電極の上方に位置する
複数の配線を順次除去することなく観察評価することが
できる。この評価の一例については後で詳しく説明す
る。
【００３８】なお、図５に示す工程において説明したよ
うに、収束イオンビーム２１は素子形成部５３の不良箇
所が存在する部分Ａに対して照射される。図１１または
図１２に示すように、その不良箇所としての異物３が存
在する部分は、しみやパターン欠陥として観測される。
このようなしみやパターン欠陥は、たとえばＳＥＭ観察
の際に加速電圧をやや上げる（たとえば２０ＫＶ）こと
で、容易に観測することができる。また、素子形成部５
３の基板側の面５３ａ面をフッ酸によりエッチングを施
して、素子形成部５３の内部情報を得やすくすることも
望ましい。このようにして、不良箇所を容易に発見する
ことができて、その不良箇所を含むように試料２を作製
することができる。
うに、収束イオンビーム２１は素子形成部５３の不良箇
所が存在する部分Ａに対して照射される。図１１または
図１２に示すように、その不良箇所としての異物３が存
在する部分は、しみやパターン欠陥として観測される。
このようなしみやパターン欠陥は、たとえばＳＥＭ観察
の際に加速電圧をやや上げる（たとえば２０ＫＶ）こと
で、容易に観測することができる。また、素子形成部５
３の基板側の面５３ａ面をフッ酸によりエッチングを施
して、素子形成部５３の内部情報を得やすくすることも
望ましい。このようにして、不良箇所を容易に発見する
ことができて、その不良箇所を含むように試料２を作製
することができる。
【００３９】次に、分析用試料の作製方法の一変形例に
ついて説明する。上述したように、図５に示す工程にお
いて、素子形成部５３の不良箇所が存在する部分Ａに対
して収束イオンビーム２１が照射される。収束イオンビ
ームが素子形成部５３に照射されることで、基板側の面
５３ａにダメージが生じることがことがある。
ついて説明する。上述したように、図５に示す工程にお
いて、素子形成部５３の不良箇所が存在する部分Ａに対
して収束イオンビーム２１が照射される。収束イオンビ
ームが素子形成部５３に照射されることで、基板側の面
５３ａにダメージが生じることがことがある。
【００４０】そこで、図１３に示すように、基板側の面
５３ａが露出した後にプラズマ成膜装置により、基板側
の面５３ａ上にハイドロカーボン系の膜２４を形成す
る。その後、図１４に示すように、ハイドロカーボン系
の膜２４が形成された状態で収束イオンビーム２１を照
射することによって、素子形成部５３の断面５３ｃを露
出する。その後、上述した方法と同様の方法を経て、図
１５に示すように、ハイドロカーボン系の膜２４が基板
側の面５３ａの上に形成された分析用試料２が得られ
る。
５３ａが露出した後にプラズマ成膜装置により、基板側
の面５３ａ上にハイドロカーボン系の膜２４を形成す
る。その後、図１４に示すように、ハイドロカーボン系
の膜２４が形成された状態で収束イオンビーム２１を照
射することによって、素子形成部５３の断面５３ｃを露
出する。その後、上述した方法と同様の方法を経て、図
１５に示すように、ハイドロカーボン系の膜２４が基板
側の面５３ａの上に形成された分析用試料２が得られ
る。
【００４１】この方法では、ハイドロカーボン系の膜２
４が基板側の面５３ａの上に形成されていることで、収
束イオンビーム２１を照射する際のダメージが基板側の
面５３ａに及ぶのが阻止されて、分析用試料２の不良箇
所を良好に観測することができる。
４が基板側の面５３ａの上に形成されていることで、収
束イオンビーム２１を照射する際のダメージが基板側の
面５３ａに及ぶのが阻止されて、分析用試料２の不良箇
所を良好に観測することができる。
【００４２】次に、分析用試料の作製方法の他の変形例
について説明する。まず、上述した図７に示された試料
２を素子形成部５３から切り離す工程の後に、図１６に
示すように、収束イオンビーム装置内に設けられている
絶縁性のマイクロプローバ２７を試料２に接触させる。
このマイクロプローバ２７に作用する静電気力により、
試料２がマイクロプローバ２７に付着する。そして、付
着した試料２をマイクロプローバ２７によって取出す。
について説明する。まず、上述した図７に示された試料
２を素子形成部５３から切り離す工程の後に、図１６に
示すように、収束イオンビーム装置内に設けられている
絶縁性のマイクロプローバ２７を試料２に接触させる。
このマイクロプローバ２７に作用する静電気力により、
試料２がマイクロプローバ２７に付着する。そして、付
着した試料２をマイクロプローバ２７によって取出す。
【００４３】次に、図１７に示すように、取出された試
料２を分析試料保持用メッシュ２８に付着させる。分析
試料保持用メッシュ２８はたとえば銅などの金属グリッ
ドから形成され、その表面には膜厚約１０ｎｍ程度のカ
ーボンなどの有機薄膜が形成されている。その分析試料
保持用メッシュ２８の間隔は約５０μｍから５００μｍ
程度のものが好ましい。
料２を分析試料保持用メッシュ２８に付着させる。分析
試料保持用メッシュ２８はたとえば銅などの金属グリッ
ドから形成され、その表面には膜厚約１０ｎｍ程度のカ
ーボンなどの有機薄膜が形成されている。その分析試料
保持用メッシュ２８の間隔は約５０μｍから５００μｍ
程度のものが好ましい。
【００４４】なお、収束イオンビーム２１によるダメー
ジを防止するために、上述した図１３および図１４に示
す工程と同様の工程を経て、ハイドロカーボンの膜を形
成してもよい。この場合には、図１８に示すように、基
板側の面にハイドロカーボン膜２４が形成された試料が
得られる。
ジを防止するために、上述した図１３および図１４に示
す工程と同様の工程を経て、ハイドロカーボンの膜を形
成してもよい。この場合には、図１８に示すように、基
板側の面にハイドロカーボン膜２４が形成された試料が
得られる。
【００４５】実施の形態２
本発明の実施の形態２として、前述した方法によって作
製された試料の分析方法の一例について説明する。
製された試料の分析方法の一例について説明する。
【００４６】前述した方法によって作製された試料を、
たとえばオージェ電子分光装置内に導入する。そして、
図１９に示すように、導入された試料２に対してアルゴ
ンイオン等の不活性イオン流２９を照射する。不活性イ
オン流２９が試料２に照射されることで、露出した試料
２の断面にはスパッタリングが施されることになる。ま
た、露出した断面からは素子形成部５３を構成する元素
に基づくオージェ電子が放出されることになる。
たとえばオージェ電子分光装置内に導入する。そして、
図１９に示すように、導入された試料２に対してアルゴ
ンイオン等の不活性イオン流２９を照射する。不活性イ
オン流２９が試料２に照射されることで、露出した試料
２の断面にはスパッタリングが施されることになる。ま
た、露出した断面からは素子形成部５３を構成する元素
に基づくオージェ電子が放出されることになる。
【００４７】次に、このようにして観測されるオージェ
電子の一例について説明する。まず、図２０では、ある
時刻ｔにおけるプラグ４ａ〜４ｃを構成するたとえばタ
ングステンに基づくオージェ電子を観測することによっ
て得られたオージェ電子のパターン１４ａ〜１４ｃがそ
れぞれ示されてれる。図２１では、ある時刻ｔにおける
配線５ａ、５ｃを構成するたとえばアルミニウムに基づ
くオージェ電子を観測することによって得られたオージ
ェ電子のパターン１５ａ、１５ｃがそれぞれ示されてい
る。
電子の一例について説明する。まず、図２０では、ある
時刻ｔにおけるプラグ４ａ〜４ｃを構成するたとえばタ
ングステンに基づくオージェ電子を観測することによっ
て得られたオージェ電子のパターン１４ａ〜１４ｃがそ
れぞれ示されてれる。図２１では、ある時刻ｔにおける
配線５ａ、５ｃを構成するたとえばアルミニウムに基づ
くオージェ電子を観測することによって得られたオージ
ェ電子のパターン１５ａ、１５ｃがそれぞれ示されてい
る。
【００４８】図２２では、ある時刻ｔにおけるゲート電
極６を構成するたとえばシリコンに基づくオージェ電子
を観測することによって得られたオージェ電子のパター
ン１６が示されている。図２３では、ある時刻ｔにおけ
る不良の原因とされる異物３を構成するたとえばＦｅ等
に基づくオージェ電子を観測することによって得られた
オージェ電子のパターン１３が示されている。
極６を構成するたとえばシリコンに基づくオージェ電子
を観測することによって得られたオージェ電子のパター
ン１６が示されている。図２３では、ある時刻ｔにおけ
る不良の原因とされる異物３を構成するたとえばＦｅ等
に基づくオージェ電子を観測することによって得られた
オージェ電子のパターン１３が示されている。
【００４９】このようにして、ある時刻ｔにおいて特定
の元素に基づくオージェ電子の２次元マップを観測する
ことで、ある時刻ｔにおける試料２の露出面を構成する
元素に関する情報が得られることになる。
の元素に基づくオージェ電子の２次元マップを観測する
ことで、ある時刻ｔにおける試料２の露出面を構成する
元素に関する情報が得られることになる。
【００５０】さらに、露出した試料２の断面には時間と
ともにスパッタリングが施されるため、試料２において
は常に新しい面が露出することになる。これにより、ス
パッタリングを時間Δｔ施した後に露出している面のオ
ージェ電子のパターンを、時刻ｔにおける場合と同様に
観測することによってオージェ電子のパターンが観測さ
れる。
ともにスパッタリングが施されるため、試料２において
は常に新しい面が露出することになる。これにより、ス
パッタリングを時間Δｔ施した後に露出している面のオ
ージェ電子のパターンを、時刻ｔにおける場合と同様に
観測することによってオージェ電子のパターンが観測さ
れる。
【００５１】まず、図２４では、時刻ｔ＋Δｔにおける
プラグ４ａ〜４ｃを構成するタングステンに基づくオー
ジェ電子を観測することによって得られたオージェ電子
のパターン１４ａｔ〜１４ｃｔがそれぞれ示されてい
る。図２５では、時刻ｔ＋Δｔにおける配線５ａ、５ｃ
を構成するアルミニウムに基づくオージェ電子を観測す
ることによって得られたオージェ電子のパターン１５ａ
ｔ、１５ｃｔがそれぞれ示されている。
プラグ４ａ〜４ｃを構成するタングステンに基づくオー
ジェ電子を観測することによって得られたオージェ電子
のパターン１４ａｔ〜１４ｃｔがそれぞれ示されてい
る。図２５では、時刻ｔ＋Δｔにおける配線５ａ、５ｃ
を構成するアルミニウムに基づくオージェ電子を観測す
ることによって得られたオージェ電子のパターン１５ａ
ｔ、１５ｃｔがそれぞれ示されている。
【００５２】図２６では、時刻ｔ＋Δｔにおけるゲート
電極６を構成するシリコンに基づくオージェ電子を観測
することによって得られたオージェ電子のパターン１６
ｔが示されている。図２７では、時刻ｔ＋Δｔにおける
異物３を構成するＦｅ等に基づくオージェ電子を観測す
ることによって得られたオージェ電子のパターン１３ｔ
が示されている。
電極６を構成するシリコンに基づくオージェ電子を観測
することによって得られたオージェ電子のパターン１６
ｔが示されている。図２７では、時刻ｔ＋Δｔにおける
異物３を構成するＦｅ等に基づくオージェ電子を観測す
ることによって得られたオージェ電子のパターン１３ｔ
が示されている。
【００５３】このようにして、時々刻々露出する試料の
断面におけるオージェ電子を一定時間ごとに観測して、
これらのオージェ電子のパターンをつなぎ合わせること
によって、不良箇所を含む試料２の３次元構造に関する
情報が得られることになる。このようにして、不良発生
の原因をつきとめるための有益な情報を得ることが可能
になる。
断面におけるオージェ電子を一定時間ごとに観測して、
これらのオージェ電子のパターンをつなぎ合わせること
によって、不良箇所を含む試料２の３次元構造に関する
情報が得られることになる。このようにして、不良発生
の原因をつきとめるための有益な情報を得ることが可能
になる。
【００５４】なお、試料２が分析試料保持用メッシュ２
８に固定された場合にも、図２８に示すように、不活性
イオン流２９を試料２に照射することによって、不良箇
所の構成元素に関する３次元情報を得ることができる。
８に固定された場合にも、図２８に示すように、不活性
イオン流２９を試料２に照射することによって、不良箇
所の構成元素に関する３次元情報を得ることができる。
【００５５】上記分析法では、オージェ電子分光法に得
られる不良箇所を含む試料の構成元素に関する情報に基
づき、試料の３次元構造に関する情報を得る場合を例に
挙げて説明した。この他に、試料２についてＴＥＭによ
り構造を解析することも可能である。特に、試料２が試
料台に固定された場合には、収束イオンビーム装置内に
おいて、ＴＥＭ用の試料として必要に応じてさらに試料
を薄くすることもできる。
られる不良箇所を含む試料の構成元素に関する情報に基
づき、試料の３次元構造に関する情報を得る場合を例に
挙げて説明した。この他に、試料２についてＴＥＭによ
り構造を解析することも可能である。特に、試料２が試
料台に固定された場合には、収束イオンビーム装置内に
おいて、ＴＥＭ用の試料として必要に応じてさらに試料
を薄くすることもできる。
【００５６】また、エネルギー分散型Ｘ線分析ＥＤＸ
（Energy Dipsersive X-ray）を併用することにより、
不良箇所の微小部分の構成元素を分析することもでき
る。さらに、電子エネルギー損失分光ＥＥＬＳ（Electr
on Energy Loss Spectrscopy）によっても、微小領域の
元素分析等を行うことができる。
（Energy Dipsersive X-ray）を併用することにより、
不良箇所の微小部分の構成元素を分析することもでき
る。さらに、電子エネルギー損失分光ＥＥＬＳ（Electr
on Energy Loss Spectrscopy）によっても、微小領域の
元素分析等を行うことができる。
【００５７】あるいは、二次イオン質量分析ＳＩＭＳ
（Secondery Ion Mass Spectroscopy）により、不良箇
所とされる異物等の元素分析を行うこともできる。ま
た、走査型プローブ顕微鏡ＳＰＭ（Scanning Probe Mic
roscope）を用いて、不良箇所の原子状態や電子状態を
観察することもできる。
（Secondery Ion Mass Spectroscopy）により、不良箇
所とされる異物等の元素分析を行うこともできる。ま
た、走査型プローブ顕微鏡ＳＰＭ（Scanning Probe Mic
roscope）を用いて、不良箇所の原子状態や電子状態を
観察することもできる。
【００５８】以上説明したように、上述した試料の作製
方法では、素子形成部５３における半導体基板と接して
いた基板側の面５３ａを露出するとともに素子形成部５
３の断面５３ｃが露出することで、特に、半導体基板の
表面近傍に位置する不良箇所を、上層に位置する複数の
配線を順次除去することなく容易に観察評価することが
でき、たとえば不良箇所の構成元素の３次元情報を得る
ことができる。
方法では、素子形成部５３における半導体基板と接して
いた基板側の面５３ａを露出するとともに素子形成部５
３の断面５３ｃが露出することで、特に、半導体基板の
表面近傍に位置する不良箇所を、上層に位置する複数の
配線を順次除去することなく容易に観察評価することが
でき、たとえば不良箇所の構成元素の３次元情報を得る
ことができる。
【００５９】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【００６０】
【発明の効果】本発明の一つの局面における分析用試料
の作製方法によれば、素子形成部における半導体基板と
接していた基板側の面が露出されるとともに素子形成部
の断面も露出されることで、特に、半導体基板の表面近
傍に位置する不良箇所を、上層に位置する複数の配線を
順次除去することなく容易に観察評価することができ
る。
の作製方法によれば、素子形成部における半導体基板と
接していた基板側の面が露出されるとともに素子形成部
の断面も露出されることで、特に、半導体基板の表面近
傍に位置する不良箇所を、上層に位置する複数の配線を
順次除去することなく容易に観察評価することができ
る。
【００６１】また、基板側の面を露出する工程と試料本
体を抽出工程との間に、露出した基板側の面上に保護膜
を形成する工程を備えていることが好ましく、この場合
には、試料本体を収束イオンビームによって切り離す際
に、露出した基板側の面にダメージを与えることなく切
り離すことができる。
体を抽出工程との間に、露出した基板側の面上に保護膜
を形成する工程を備えていることが好ましく、この場合
には、試料本体を収束イオンビームによって切り離す際
に、露出した基板側の面にダメージを与えることなく切
り離すことができる。
【００６２】さらに、具体的に試料本体を試料支持部に
設置する工程では、試料支持部の一例としてメッシュ状
支持部が用いられることが好ましい。
設置する工程では、試料支持部の一例としてメッシュ状
支持部が用いられることが好ましい。
【００６３】本発明の他の局面における分析方法によれ
ば、露出した面にエッチングを施しながら所定のエッチ
ング時間ごとに新たに露出する面に対して構成元素に関
する情報が得られて、これらの構成元素に関する情報を
つなげることによって不良箇所の三次元構造に関する情
報が得られる。
ば、露出した面にエッチングを施しながら所定のエッチ
ング時間ごとに新たに露出する面に対して構成元素に関
する情報が得られて、これらの構成元素に関する情報を
つなげることによって不良箇所の三次元構造に関する情
報が得られる。
【００６４】より具体的に、構成元素に関する情報はオ
ージェ電子分光法によって得られることが好ましく、こ
れにより、比較的容易に元素に関する情報が得られる。
ージェ電子分光法によって得られることが好ましく、こ
れにより、比較的容易に元素に関する情報が得られる。
【００６５】本発明のさらに他の局面における分析用試
料によれば、半導体基板の表面近傍に位置する不良箇所
を、上層に位置する複数の配線を順次除去することなく
観察評価することができ、不良箇所の３次元構造に関す
る情報を容易に得ることができる。
料によれば、半導体基板の表面近傍に位置する不良箇所
を、上層に位置する複数の配線を順次除去することなく
観察評価することができ、不良箇所の３次元構造に関す
る情報を容易に得ることができる。
【００６６】また、試料本体の基板側の面上に保護膜が
形成されていることが好ましく、この場合には、試料本
体を収束イオンビームによって切り離す際に、露出した
基板側の面にダメージを与えることなく切り離すことが
できるので、試料の不良箇所を良好に観測することがで
きる。
形成されていることが好ましく、この場合には、試料本
体を収束イオンビームによって切り離す際に、露出した
基板側の面にダメージを与えることなく切り離すことが
できるので、試料の不良箇所を良好に観測することがで
きる。
【図１】 本発明の実施の形態１に係る分析用試料の作
製方法の一工程を示す斜視図である。
製方法の一工程を示す斜視図である。
【図２】 同実施の形態において、図１に示す工程の後
に行われる工程を示す側面図である。
に行われる工程を示す側面図である。
【図３】 同実施の形態において、図２に示す工程の後
に行われる工程を示す側面図である。
に行われる工程を示す側面図である。
【図４】 同実施の形態において、図３に示す工程の後
に行われる工程を示す部分斜視図である。
に行われる工程を示す部分斜視図である。
【図５】 同実施の形態において、図４に示す工程の後
に行われる工程を示す部分斜視図である。
に行われる工程を示す部分斜視図である。
【図６】 同実施の形態において、図５に示す工程にお
いて露出した素子形成部の一断面図である。
いて露出した素子形成部の一断面図である。
【図７】 同実施の形態において、図５に示す工程の後
に行われる工程を示す部分斜視図である。
に行われる工程を示す部分斜視図である。
【図８】 同実施の形態において、図７に示す工程の後
に行われる工程を示す一断面図である。
に行われる工程を示す一断面図である。
【図９】 同実施の形態において、図８に示す工程を示
す部分斜視図である。
す部分斜視図である。
【図１０】 同実施の形態において、図９に示す工程の
後に行われる工程を示す部分斜視図である。
後に行われる工程を示す部分斜視図である。
【図１１】 同実施の形態において、不良箇所を含む基
板側の面を示す一模式平面図である。
板側の面を示す一模式平面図である。
【図１２】 同実施の形態において、不良箇所を含む基
板側の面を示す他の模式平面図である。
板側の面を示す他の模式平面図である。
【図１３】 同実施の形態において、一変形例に係る試
料作製方法の一工程を示す部分斜視図である。
料作製方法の一工程を示す部分斜視図である。
【図１４】 同実施の形態において、図１３に示す工程
の後に行われる工程を示す部分斜視図である。
の後に行われる工程を示す部分斜視図である。
【図１５】 同実施の形態において、図１４に示す工程
の後に行われる工程を示す部分斜視図である。
の後に行われる工程を示す部分斜視図である。
【図１６】 同実施の形態において、他の変形例に係る
試料作製方法の一工程を示す部分斜視図である。
試料作製方法の一工程を示す部分斜視図である。
【図１７】 同実施の形態において、図１６に示す工程
の後に行われる工程を示す部分斜視図である。
の後に行われる工程を示す部分斜視図である。
【図１８】 同実施の形態において、さらに他の変形例
に係る試料作製方法の一工程を示す部分斜視図である。
に係る試料作製方法の一工程を示す部分斜視図である。
【図１９】 本発明の実施の形態２に係る分析方法を示
す斜視図である。
す斜視図である。
【図２０】 同実施の形態において、オージェ電子のパ
ターンを示す第１の図である。
ターンを示す第１の図である。
【図２１】 同実施の形態において、オージェ電子のパ
ターンを示す第２の図である。
ターンを示す第２の図である。
【図２２】 同実施の形態において、オージェ電子のパ
ターンを示す第３の図である。
ターンを示す第３の図である。
【図２３】 同実施の形態において、オージェ電子のパ
ターンを示す第４の図である。
ターンを示す第４の図である。
【図２４】 同実施の形態において、オージェ電子のパ
ターンを示す第５の図である。
ターンを示す第５の図である。
【図２５】 同実施の形態において、オージェ電子のパ
ターンを示す第６の図である。
ターンを示す第６の図である。
【図２６】 同実施の形態において、オージェ電子のパ
ターンを示す第７の図である。
ターンを示す第７の図である。
【図２７】 同実施の形態において、オージェ電子のパ
ターンを示す第８の図である。
ターンを示す第８の図である。
【図２８】 同実施の形態において、分析方法を示す他
の斜視図である。
の斜視図である。
２ 試料、３ 異物、４ａ〜４ｃ プラグ、５ａ〜５ｃ
配線、６ ゲート電極、７ 素子分離絶縁膜、８ａ〜
８ｃ コンタクトホール、２１ 収束イオンビーム、２
２ プローバ、２３ タングステン膜、２４ ハイドロ
カーボンの膜、２５ 試料台、２６ タングステン膜、
２７ プローバ、２８ メッシュ、２９不活性イオン
流、５１ 半導体基板、５２ 半導体チップ、５３ 素
子形成部、５３ａ 基板側の面、５３ 表面、５３ｃ
断面。
配線、６ ゲート電極、７ 素子分離絶縁膜、８ａ〜
８ｃ コンタクトホール、２１ 収束イオンビーム、２
２ プローバ、２３ タングステン膜、２４ ハイドロ
カーボンの膜、２５ 試料台、２６ タングステン膜、
２７ プローバ、２８ メッシュ、２９不活性イオン
流、５１ 半導体基板、５２ 半導体チップ、５３ 素
子形成部、５３ａ 基板側の面、５３ 表面、５３ｃ
断面。
Claims (7)
- 【請求項１】 半導体基板とこの半導体基板上に形成さ
れた素子形成部とを含む半導体装置において発生した不
良を分析するための試料を作製する分析用試料の作製方
法であって、 前記半導体基板を除去して前記素子形成部における前記
半導体基板と接していた基板側の面を露出する工程と、 前記素子形成部の断面が露出するように露出した前記基
板側の面から試料本体を抽出する工程と、 抽出された前記試料本体の前記基板側の面と対向する側
の面を試料支持部に固定することにより前記試料本体を
前記試料支持部に設置する工程とを備えた、分析用試料
の作製方法。 - 【請求項２】 前記基板側の面を露出する工程と前記試
料本体を抽出工程との間に、露出した前記基板側の面上
に保護膜を形成する工程を備えた、請求項１記載の分析
用試料の作製方法。 - 【請求項３】 前記試料本体を前記試料支持部に設置す
る工程では、前記試料支持部としてメッシュ状支持部が
用いられる、請求項１または２に記載の分析用試料の作
製方法。 - 【請求項４】 半導体基板とこの半導体基板上に形成さ
れた素子形成部とを含む半導体装置において発生した不
良箇所を分析するための分析方法であって、 前記素子形成部における断面および前記半導体基板と接
していた基板側の面が露出するように抽出されて試料支
持部に設置された試料本体に対し、露出した面にエッチ
ングを施しながら所定のエッチング時間ごとに新たに露
出する面における構成元素に関する情報を順次取得す
る、分析方法。 - 【請求項５】 前記構成元素に関する情報はオージェ電
子分光法によって得られる、請求項４記載の分析方法。 - 【請求項６】 半導体基板と、この半導体基板上に形成
された素子形成部とを含む半導体装置において発生した
不良を分析するために抽出された分析用試料であって、 前記半導体装置のうちの前記素子形成部から抽出され、
前記素子形成部の断面および前記半導体基板と接してい
た基板側の面が露出された試料本体を備えた、分析用試
料。 - 【請求項７】 前記試料本体の前記基板側の面上に保護
膜が形成された、請求項６記載の分析用試料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359002A JP2003156418A (ja) | 2001-11-26 | 2001-11-26 | 分析用試料の作製方法および分析方法並びにその分析用試料 |
| US10/176,658 US6826971B2 (en) | 2001-11-26 | 2002-06-24 | Fabrication method for sample to be analyzed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359002A JP2003156418A (ja) | 2001-11-26 | 2001-11-26 | 分析用試料の作製方法および分析方法並びにその分析用試料 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003156418A true JP2003156418A (ja) | 2003-05-30 |
Family
ID=19170081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359002A Pending JP2003156418A (ja) | 2001-11-26 | 2001-11-26 | 分析用試料の作製方法および分析方法並びにその分析用試料 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6826971B2 (ja) |
| JP (1) | JP2003156418A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004191358A (ja) * | 2002-11-27 | 2004-07-08 | Seiko Instruments Inc | 複合荷電粒子ビームによる試料作製方法および装置 |
| JP2006073604A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体評価方法及び半導体評価装置 |
| JP2007108105A (ja) * | 2005-10-17 | 2007-04-26 | Renesas Technology Corp | 電子顕微鏡用試料作製方法、集束イオンビーム装置および試料支持台 |
| JP2009288029A (ja) * | 2008-05-28 | 2009-12-10 | Toyota Motor Corp | 試料作成方法とその方法を実施するための冶具 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004245660A (ja) * | 2003-02-13 | 2004-09-02 | Seiko Instruments Inc | 小片試料の作製とその壁面の観察方法及びそのシステム |
| US20060219919A1 (en) * | 2003-11-11 | 2006-10-05 | Moore Thomas M | TEM sample holder and method of forming same |
| US7195932B1 (en) * | 2004-08-09 | 2007-03-27 | Altera Corporation | Enhancement of grain structure for tungsten contracts |
| US7461479B2 (en) * | 2005-06-01 | 2008-12-09 | Gaudet Sr Donald J | Plant protection system |
| GB2438241A (en) * | 2006-05-16 | 2007-11-21 | Secretary Trade Ind Brit | Machining of microstructures |
| CN104658968B (zh) * | 2013-11-21 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种改善半导体样品定点研磨过程中平坦性的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2713923B2 (ja) * | 1987-10-07 | 1998-02-16 | 株式会社日立製作所 | 集束イオンビームを用いたデバイス加工方法 |
| JP2774884B2 (ja) | 1991-08-22 | 1998-07-09 | 株式会社日立製作所 | 試料の分離方法及びこの分離方法で得た分離試料の分析方法 |
| JPH11108813A (ja) | 1997-10-03 | 1999-04-23 | Hitachi Ltd | 試料作製方法および装置 |
| JP3965761B2 (ja) | 1998-03-10 | 2007-08-29 | 株式会社日立製作所 | 試料作製装置および試料作製方法 |
| US6281025B1 (en) * | 1999-09-30 | 2001-08-28 | Advanced Micro Devices, Inc. | Substrate removal as a function of SIMS analysis |
| US6420722B2 (en) * | 2000-05-22 | 2002-07-16 | Omniprobe, Inc. | Method for sample separation and lift-out with one cut |
| JP2002072455A (ja) * | 2000-08-30 | 2002-03-12 | Nikon Corp | レチクルの修正方法 |
| DE10045041A1 (de) * | 2000-09-12 | 2002-03-21 | Advanced Micro Devices Inc | Verbessertes Verfahren zur Probenpräparation für Elektronenmikroskopie |
| JP4178741B2 (ja) * | 2000-11-02 | 2008-11-12 | 株式会社日立製作所 | 荷電粒子線装置および試料作製装置 |
-
2001
- 2001-11-26 JP JP2001359002A patent/JP2003156418A/ja active Pending
-
2002
- 2002-06-24 US US10/176,658 patent/US6826971B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004191358A (ja) * | 2002-11-27 | 2004-07-08 | Seiko Instruments Inc | 複合荷電粒子ビームによる試料作製方法および装置 |
| JP2006073604A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体評価方法及び半導体評価装置 |
| JP2007108105A (ja) * | 2005-10-17 | 2007-04-26 | Renesas Technology Corp | 電子顕微鏡用試料作製方法、集束イオンビーム装置および試料支持台 |
| JP4699168B2 (ja) * | 2005-10-17 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 電子顕微鏡用試料の作製方法 |
| JP2009288029A (ja) * | 2008-05-28 | 2009-12-10 | Toyota Motor Corp | 試料作成方法とその方法を実施するための冶具 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6826971B2 (en) | 2004-12-07 |
| US20030097888A1 (en) | 2003-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525087B2 (en) | Method for creating observational sample | |
| Stevie et al. | Applications of focused ion beams in microelectronics production, design and development | |
| JP2012073069A (ja) | 半導体デバイス基板の欠陥部観察用試料の作製方法 | |
| JP6396038B2 (ja) | 高スループットのサンプル作製のためのナノマニピュレータに対する複数のサンプルの付着 | |
| US7345289B2 (en) | Sample support prepared by semiconductor silicon process technique | |
| JP2003156418A (ja) | 分析用試料の作製方法および分析方法並びにその分析用試料 | |
| JP2001127125A (ja) | 半導体デバイスパターンの欠陥検査・不良解析方法、半導体デバイスパターンの欠陥検査・不良解析システム、および、半導体デバイスパターンの検査装置 | |
| KR100889921B1 (ko) | 투과 전자현미경용 시편 제조방법 | |
| US6723650B1 (en) | TEM sample preparation using transparent defect protective coating | |
| US7115865B2 (en) | Method of applying micro-protection in defect analysis | |
| US7053383B2 (en) | Method and apparatus for rapid sample preparation in a focused ion beam microscope | |
| US7394075B1 (en) | Preparation of integrated circuit device samples for observation and analysis | |
| US7355176B2 (en) | Method of forming TEM specimen and related protection layer | |
| CN110504181B (zh) | 正交通孔链测试结构开路失效的分析方法 | |
| US7049157B2 (en) | Calibration standard for critical dimension verification of sub-tenth micron integrated circuit technology | |
| KR20030045417A (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
| KR100620728B1 (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
| KR100655581B1 (ko) | 투과 전자현미경 분석용 시편의 코팅 장치 및 이를 이용한시편 코팅 방법 | |
| KR100778860B1 (ko) | 반도체 소자의 불량분석 방법 | |
| KR20050112261A (ko) | 투과전자현미경 분석용 시편의 제작 방법. | |
| KR20050033699A (ko) | 투과전자현미경 분석용 시편의 제작 방법 | |
| JP2004328003A (ja) | 基板抽出方法及びそれを用いた電子部品製造方法 | |
| JP2005017196A (ja) | 透過型電子顕微鏡用試料の解析方法および透過型電子顕微鏡用試料 | |
| KR20040031279A (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
| KR100676613B1 (ko) | 파라핀을 이용한 반도체 시편 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051129 |