[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110504181B - 正交通孔链测试结构开路失效的分析方法 - Google Patents

正交通孔链测试结构开路失效的分析方法 Download PDF

Info

Publication number
CN110504181B
CN110504181B CN201910788061.1A CN201910788061A CN110504181B CN 110504181 B CN110504181 B CN 110504181B CN 201910788061 A CN201910788061 A CN 201910788061A CN 110504181 B CN110504181 B CN 110504181B
Authority
CN
China
Prior art keywords
failure
layer
metal interconnection
interconnection layer
hole chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910788061.1A
Other languages
English (en)
Other versions
CN110504181A (zh
Inventor
周文婷
高金德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910788061.1A priority Critical patent/CN110504181B/zh
Publication of CN110504181A publication Critical patent/CN110504181A/zh
Application granted granted Critical
Publication of CN110504181B publication Critical patent/CN110504181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种正交通孔链测试结构开路失效的分析方法，先电性验证哪条正交通孔链出现开路情况，逐层研磨至失效位置上层介质层；将开路正交通孔链一端接地，使其处于接地状态，该通孔链另一端处于悬空状态，另一条相邻正常的通孔链处于悬空状态，在失效点处上层金属互联层会出现明暗差别的电压衬度图像，观察失效点处上层金属互联层上表面是否有失效点；在确定的上层金属互联层失效点处的x方向与失效区域相似结构处，利用聚焦离子束去层直至看见下层金属互联层结构，去层区域中与失效点X方向所对应的下层金属互联层所在位置即为失效点下层金属互联层位置，从而确定TEM的制样位置。本发明能够精确定位电路中开路失效模式的异常位置。

Description

正交通孔链测试结构开路失效的分析方法
技术领域
本发明涉及半导体失效分析领域，特别是涉及一种正交通孔链测试结构开路失效的分析方法，属于精确定位失效点的方法。
背景技术
半导体的失效分析流程为先电性验证失效模式，采用电性手段和物性手段进行失效定位，从而找到根本原因。失效分析定位是在一个厘米或毫米量级的芯片上，找到纳米级别的失效点，这无异于大海捞针。因此会设计一些测试结构用来监控工艺缺陷，帮助线上解决工艺问题，促进研发进程。
由于常规通孔链失效位置处上层结构-通孔/接触孔-下层结构位于同一截面。因此，针对常规通孔链的开路失效的定位手段是逐层研磨并利用二次电子的被动电压衬度(Passive Voltage Contrast,PVC)与主动电压衬度(Active Voltage Contrast,AVC)或电子束吸收电流(Electron Beam Absorbed Current,EBAC)等手段来精确定位异常位置。常规通孔链结构参见图1所示，其中，标号1表示上层金属互联层，标号7表示下层金属互联层，黑色的圆点表示通孔(下同)，Pad1、Pad2表示焊盘1、焊盘2。
但随着测试结构的复杂化，如三维立体的正交通孔链，利用常规的定位分析手段无法判断下层金属互联层和通孔的所在位置，从而无法精确地定到失效位置。
图2是一种正交通孔链的测试结构，其中，标号1表示上层金属互联层，标号7表示下层金属互联层(图2中下层金属互联层7为由粗实线表示的垂直方向的长方形，仅示意性的标注了部分标号，未全部标注标号7)； Pad1-Pad4表示焊盘1-焊盘4(下同)；黑色的圆点表示通孔(下同)。对图 2所示正交通孔链的测试结构开路问题，如果用现有技术无法解决的原因在于：
1、被动电压衬度(PVC)定位：适用于开路失效以及接触孔级别的短路失效。只能定位到上层金属互联层的失效点，对于复杂结构无法判断下一层通孔及金属互联层的位置，从而无法确定失效点。
2、使用纳米探针台(Nano-probe)的主动电压衬度(AVC)/电子束吸收电流(EBAC)功能定位：对于测试结构需要在相应上层金属层或焊盘利用聚焦离子束去层(FIBmilling)出窗口且不能损伤测试结构，过程复杂，并且由于测试结构复杂和上层金属互联层的干扰，无法判断下一层通孔及金属互联层的位置，从而无法确定失效点。
发明内容
本发明要解决的技术问题是提供一种正交通孔链测试结构开路失效的分析方法，能够精确定位电路开路失效模式的异常位置，使得后续的TEM (透射电子显微镜)分析得以进行，进而找到失效原因。
为解决上述技术问题，本发明的正交通孔链测试结构开路失效的分析方法，包括如下步骤：
步骤1、先电性验证哪条正交通孔链出现开路情况，逐层研磨至失效位置上层介质层；
步骤2、将开路正交通孔链一端接地，使其处于接地状态，该通孔链另一端处于悬空状态，另一条相邻正常的通孔链处于悬空状态，在失效点处上层金属互联层会出现明暗差别的电压衬度图像，观察失效点处上层金属互联层上表面是否有失效点，若有，则执行步骤4；若没有，则失效点在下方通孔及下层金属互联层处，执行步骤3；
步骤3、在步骤2确定的上层金属互联层失效点处的X方向与失效区域图案不同列且结构一致处，利用聚焦离子束去层直至看见下层金属互联层结构，去层区域中与失效点X方向所对应的下层金属互联层所在位置即为失效点位置，从而确定TEM的制样位置；
步骤4、通过截面TEM，确定导致金属开路的失效机理。
采用本发明的方法可使正交通孔链测试结构的开路失效模式的失效分析成为可能，进而查找到这一类型失效模式的失效原因，辅助推动在线工艺的改善，进而提升产品良率。
本发明的方法不仅适用于硅片(Wafer)的前段工艺制程，比如第一金属互联层-接触孔-栅极或第一金属互联层-接触孔-有源区，也适用于硅片的后段工艺制程，比如上层金属互联层-通孔-下层金属互联层。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是常规通孔链测试结构示意图；
图2是正交通孔链的测试结构示意图；
图3是上层金属互联层实际电压衬度对比效果图；
图4是上层金属互联层上表面失效效果图；
图5是下层金属互联层或通孔失效效果图(一)；
图6是下层金属互联层或通孔失效效果图(二)；
图7是去层窗口确认相似位置下层金属互联层所在位置示意图；
图8是确认失效位置下层金属互联层所在位置示意图。
具体实施方式
所述正交通孔链测试结构开路失效的分析方法，是结合电压衬度对比 (VC)、聚焦离子束(FIB)去层等方法，精确地定位到前后段开路的位置。在下面的实施例中，以后段的上层金属互联层-通孔-下层金属互联层的正交通孔链为例，具体说明正交通孔链测试结构开路失效的分析方法实施过程：
步骤一、先电性验证哪条正交通孔链出现开路情况，逐层研磨至失效位置上层介质层(IMD)。
步骤二、结合图3所示，将开路正交通孔链一端接地，使其处于接地状态，该通孔链另一端处于悬空状态，另一条相邻正常的通孔链处于悬空状态，在失效点处上层金属互联层会出现明暗差别的电压衬度图像(图3 中，标号5表示上层金属互联层接地，标号6表示下层金属互联层悬空)，结合图4所示，观察开路失效点9处上层金属互联层上表面是否有开路失效点，若有，则进行步骤4；若没有，则失效点在下方通孔及下层金属互联层处，结合图5和图6进行步骤三(图5、6中，标号10表示上层金属互联层悬空、标号11、12表示开路失效点)。
步骤三、在步骤二确定的上层金属互联层开路失效点9处的X方向与失效区域图案不同列且结构一致处，利用聚焦离子束去层直至看见下层金属互联层结构，去层区域中与开路失效点X方向所对应的下层金属互联层所在位置即为失效点下层金属互联层位置(如图7)，从而确定透射电子显微镜的制样位置(如图8)。图7、8中，标号2表示去层窗口，3表示失效确认位置、4表示被去除的上层金属互联层，8表示透射电子显微镜制样位置。
所述与失效区域图案不同列且结构一致处，是指不同列，距离失效点处5～10μm，结构面积2～4μm×6～8μm的位置。
所述利用聚焦离子束去层时采用的电压为30kV，电流为90pA～0.46nA。具体情况视金属材质、金属厚度而定。
步骤四、通过截面TEM，确定导致金属开路的失效机理。
正交通孔链开路失效，使用常规方法(PVC定位技术，SEM检查失效位置等方式)无法定位下层结构(下层金属层/栅极/有源区)所在位置，采用所述正交通孔链结构开路失效的分析方法，利用PVC与聚焦离子束去层窗口的方法确认下层金属互联层位置，能够实现失效点的精确定位。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种正交通孔链测试结构开路失效的分析方法，其特征在于，包括如下步骤：
步骤1、先电性验证哪条正交通孔链出现开路情况，逐层研磨至失效位置上层介质层；
步骤2、将开路正交通孔链一端接地，使其处于接地状态，该通孔链另一端处于悬空状态，另一条相邻正常的通孔链处于悬空状态，在失效点处上层金属互联层会出现明暗差别的电压衬度图像，观察失效点处上层金属互联层上表面是否有失效点，若有，则执行步骤4；若没有，则失效点在下方通孔及下层金属互联层处，执行步骤3；
步骤3、在步骤2确定的上层金属互联层失效点处的X 方向与失效区域图案不同列且结构一致处，利用聚焦离子束去层直至看见下层金属互联层结构，去层区域中与失效点X方向所对应的下层金属互联层所在位置即为失效点下层金属互联层位置，从而确定透射电子显微镜的制样位置；
步骤4、通过截面透射电子显微镜，确定导致金属开路的失效机理。
2.如权利要求1所述的方法，其特征在于：步骤3所述失效区域图案不同列且结构一致处，是指在步骤2确定的上层金属互联层失效点处的X方向不同列的位置，距离失效点处5～10μm，结构面积2～4μm×6～8μm的位置。
3.如权利要求1所述的方法，其特征在于：步骤3所述利用聚焦离子束去层时采用的电压为30kV，电流为90pA～0.46nA。
CN201910788061.1A 2019-08-26 2019-08-26 正交通孔链测试结构开路失效的分析方法 Active CN110504181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910788061.1A CN110504181B (zh) 2019-08-26 2019-08-26 正交通孔链测试结构开路失效的分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910788061.1A CN110504181B (zh) 2019-08-26 2019-08-26 正交通孔链测试结构开路失效的分析方法

Publications (2)

Publication Number Publication Date
CN110504181A CN110504181A (zh) 2019-11-26
CN110504181B true CN110504181B (zh) 2022-03-18

Family

ID=68589401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910788061.1A Active CN110504181B (zh) 2019-08-26 2019-08-26 正交通孔链测试结构开路失效的分析方法

Country Status (1)

Country Link
CN (1) CN110504181B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112305407B (zh) * 2020-10-21 2024-06-11 上海华力集成电路制造有限公司 定位测试结构失效位置和原因的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786436B1 (en) * 2006-12-22 2010-08-31 Dcg Systems, Inc. FIB based open via analysis and repair
CN104332420A (zh) * 2013-07-22 2015-02-04 中芯国际集成电路制造(上海)有限公司 用于多晶硅层的失效点定位的方法
CN104425305A (zh) * 2013-09-11 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种测试结构失效分析方法
CN206574678U (zh) * 2017-03-15 2017-10-20 中芯国际集成电路制造（天津）有限公司 半导体可靠性测试结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236080B (en) * 2004-08-09 2005-07-11 Powerchip Semiconductor Corp An analysis method
TWI255339B (en) * 2004-12-23 2006-05-21 Powerchip Semiconductor Corp Method of applying micro-protection in defect analysis
CN102386167B (zh) * 2010-09-03 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件结构
CN103576039B (zh) * 2012-07-20 2016-12-21 上海华虹宏力半导体制造有限公司 找到连接孔顶部开路的方法
CN105097583B (zh) * 2014-05-09 2018-02-13 中芯国际集成电路制造(北京)有限公司 一种半导体结构失效分析方法
CN107346751B (zh) * 2016-05-05 2020-03-10 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
CN109216220B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 半导体器件的缺陷结构定位方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786436B1 (en) * 2006-12-22 2010-08-31 Dcg Systems, Inc. FIB based open via analysis and repair
CN104332420A (zh) * 2013-07-22 2015-02-04 中芯国际集成电路制造(上海)有限公司 用于多晶硅层的失效点定位的方法
CN104425305A (zh) * 2013-09-11 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种测试结构失效分析方法
CN206574678U (zh) * 2017-03-15 2017-10-20 中芯国际集成电路制造（天津）有限公司 半导体可靠性测试结构

Also Published As

Publication number Publication date
CN110504181A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
US11315756B2 (en) Fiducial design for tilted or glancing mill operations with a charged particle beam
JP5619959B2 (ja) 微小構造欠陥の検出
Zhou et al. Characterization of contact module failure mechanisms for SOI technology using E-beam inspection and in-line TEM
KR19980079829A (ko) 기판을 통한 플립 칩 집적회로의 검사 방법
CN116298810B (zh) 一种高阶芯片的失效分析方法
CN106298565B (zh) 半导体测试结构的制备方法以及测试方法
CN109946586B (zh) 芯片电连接缺陷的检测方法
CN110504181B (zh) 正交通孔链测试结构开路失效的分析方法
CN109342920A (zh) 集成电路芯片失效点定位方法
CN107993953A (zh) 一种精确定位电迁移测试中空洞位置的方法
US6826971B2 (en) Fabrication method for sample to be analyzed
CN109712904A (zh) 半导体器件接触孔开路检测结构及开路检测方法
JP2001305194A (ja) 半導体装置およびそのショート欠陥箇所の検出方法
CN115497846A (zh) 芯片损伤位置定位方法
CN114496989B (zh) 测试结构、测试结构形成方法及工作方法
US11852674B2 (en) Method for locating open circuit failure point of test structure
Maitra et al. Microstructural Investigation and Serial Section Tomography on ASIC Chips for Assurance Through Reverse Engineering Applications
KR100778860B1 (ko) 반도체 소자의 불량분석 방법
Hendricks et al. Characterization of a new automated electron-beam wafer inspection system
KR100668219B1 (ko) 스캔 전자 현미경을 이용한 결함 분석 방법
Hua et al. Failure analysis of contamination and gate/tunnel oxide failure in wafer fabrication
Jacobs et al. Fault isolation approaches for nanoscale TSV interconnects in 3D heterogenous integration
KR100641990B1 (ko) 명시야 관찰 장치를 이용한 홀 낫-오픈 검사 방법
Donnet et al. FIB applications for semiconductor device failure analysis
CN118641936A (zh) 一种应用于高端芯片失效分析的缺陷定位方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant