JP2003150079A - エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法 - Google Patents
エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法Info
- Publication number
- JP2003150079A JP2003150079A JP2001342896A JP2001342896A JP2003150079A JP 2003150079 A JP2003150079 A JP 2003150079A JP 2001342896 A JP2001342896 A JP 2001342896A JP 2001342896 A JP2001342896 A JP 2001342896A JP 2003150079 A JP2003150079 A JP 2003150079A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- region
- thin film
- flattening
- peripheral drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005401 electroluminescence Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000002093 peripheral effect Effects 0.000 claims abstract description 82
- 239000010408 film Substances 0.000 claims description 57
- 239000010409 thin film Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 周辺駆動回路上の寄生容量を減らし、周辺駆
動回路の駆動能力の低下を抑制した有機ＥＬ表示装置を
提供する。 【解決手段】 画素トランジスタ及び駆動回路トランジ
スタ上を平坦化する平坦化膜と、有機ＥＬ素子を駆動す
るための陰極とを有する有機ＥＬ表示装置において、周
辺駆動回路領域上に有機ＥＬ素子の陰極と平坦化膜の両
方を配置し、周辺駆動回路上の平坦化膜と表示画面領域
上の平坦化膜を分離するか、または周辺駆動回路上に有
機ＥＬ素子の陰極と平坦化膜の両方を配置しないように
する。これにより、周辺駆動回路上の寄生容量を減らす
ことができ、周辺駆動回路の駆動能力の低下を抑制でき
る。
動回路の駆動能力の低下を抑制した有機ＥＬ表示装置を
提供する。 【解決手段】 画素トランジスタ及び駆動回路トランジ
スタ上を平坦化する平坦化膜と、有機ＥＬ素子を駆動す
るための陰極とを有する有機ＥＬ表示装置において、周
辺駆動回路領域上に有機ＥＬ素子の陰極と平坦化膜の両
方を配置し、周辺駆動回路上の平坦化膜と表示画面領域
上の平坦化膜を分離するか、または周辺駆動回路上に有
機ＥＬ素子の陰極と平坦化膜の両方を配置しないように
する。これにより、周辺駆動回路上の寄生容量を減らす
ことができ、周辺駆動回路の駆動能力の低下を抑制でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、エレクトロルミネ
ッセンス素子及び薄膜トランジスタを備えたエレクトロ
ルミネッセンス表示装置に関するものであり、特にポリ
シリコン薄膜トランジスタを用いた周辺駆動回路を内蔵
した薄膜トランジスタアレイ及びアクティブマトリック
ス型エレクトロルミネッセンス表示装置に関するもので
ある。
ッセンス素子及び薄膜トランジスタを備えたエレクトロ
ルミネッセンス表示装置に関するものであり、特にポリ
シリコン薄膜トランジスタを用いた周辺駆動回路を内蔵
した薄膜トランジスタアレイ及びアクティブマトリック
ス型エレクトロルミネッセンス表示装置に関するもので
ある。
【０００２】
【従来の技術】近年、エレクトロルミネッセンス（Ｅｌ
ｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下、ＥＬと
称する。）素子を用いたＥＬ表示装置が、ＣＲＴやＬＣ
Ｄに代わる表示装置として注目されている。特に、ＥＬ
素子を駆動させるスイッチング素子として薄膜トランジ
スタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以
下ＴＦＴと称する。）を用いたアクティブマトリックス
型ＥＬ表示装置の開発が活発に進めらている。
ｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下、ＥＬと
称する。）素子を用いたＥＬ表示装置が、ＣＲＴやＬＣ
Ｄに代わる表示装置として注目されている。特に、ＥＬ
素子を駆動させるスイッチング素子として薄膜トランジ
スタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以
下ＴＦＴと称する。）を用いたアクティブマトリックス
型ＥＬ表示装置の開発が活発に進めらている。
【０００３】図３に一般的な従来の有機ＥＬ表示装置の
構成図の一例を示す。同図中、１はゲート信号線、２は
ソース信号線、３は駆動電源線で、ゲート信号線１とソ
ース信号線２及び駆動電源線３が交差する表示画面領域
１１にはマトリックス状に画素トランジスタ４ａ及び４
ｂと図中には示していないが蓄積容量等が配置されてい
る。また、表示画面領域１１の周辺には、ゲート線駆動
回路７及びソース線駆動回路８が配置されている。
構成図の一例を示す。同図中、１はゲート信号線、２は
ソース信号線、３は駆動電源線で、ゲート信号線１とソ
ース信号線２及び駆動電源線３が交差する表示画面領域
１１にはマトリックス状に画素トランジスタ４ａ及び４
ｂと図中には示していないが蓄積容量等が配置されてい
る。また、表示画面領域１１の周辺には、ゲート線駆動
回路７及びソース線駆動回路８が配置されている。
【０００４】まず、表示画面領域１１について説明す
る。１表示画素には、スイッチング素子である画素トラ
ンジスタ４ａと、有機ＥＬ素子を駆動する画素トランジ
スタ４ｂとが備えられている。スイッチング素子である
画素トランジスタ４ａはソース信号線２と有機ＥＬ素子
を駆動する画素トランジスタ４ｂに接続され、有機ＥＬ
素子を駆動する画素トランジスタ４ｂは有機ＥＬ素子を
駆動する駆動電源線３と後述の有機ＥＬ素子５の陽極５
ａに接続されている。また、画素トランジスタ４ａ及び
４ｂ上の表示画素領域１１には、開口率を向上させるた
めに表面を平坦にする平坦化膜６が全面に設けられてい
る。
る。１表示画素には、スイッチング素子である画素トラ
ンジスタ４ａと、有機ＥＬ素子を駆動する画素トランジ
スタ４ｂとが備えられている。スイッチング素子である
画素トランジスタ４ａはソース信号線２と有機ＥＬ素子
を駆動する画素トランジスタ４ｂに接続され、有機ＥＬ
素子を駆動する画素トランジスタ４ｂは有機ＥＬ素子を
駆動する駆動電源線３と後述の有機ＥＬ素子５の陽極５
ａに接続されている。また、画素トランジスタ４ａ及び
４ｂ上の表示画素領域１１には、開口率を向上させるた
めに表面を平坦にする平坦化膜６が全面に設けられてい
る。
【０００５】次に、有機ＥＬ素子について説明する。有
機ＥＬ素子５は、平坦化膜６上に設けられたＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）からなる透明電極
（有機ＥＬ素子の陽極）５ａ、ホール輸送層，発光層、
電子輸送層（図示せず）及び陰極５ｂから構成される。
有機ＥＬ素子５は、陽極５ａから注入されたホールと陰
極５ｂから注入された電子が発光層内部で再結合し、発
光層を形成する有機分子を励起する。この励起されたエ
ネルギーが放射される過程で発光層から光が放たれ、こ
の光が陽極５ａから絶縁性基板を介して外部へ放出さ
れ、発光されるものである。有機ＥＬ素子５の陽極５ａ
は各画素毎に形成され、陰極５ｂは表示画面領域１１と
後述の周辺駆動回路領域１２を含む有機ＥＬ表示基板の
全面に形成されている。
機ＥＬ素子５は、平坦化膜６上に設けられたＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）からなる透明電極
（有機ＥＬ素子の陽極）５ａ、ホール輸送層，発光層、
電子輸送層（図示せず）及び陰極５ｂから構成される。
有機ＥＬ素子５は、陽極５ａから注入されたホールと陰
極５ｂから注入された電子が発光層内部で再結合し、発
光層を形成する有機分子を励起する。この励起されたエ
ネルギーが放射される過程で発光層から光が放たれ、こ
の光が陽極５ａから絶縁性基板を介して外部へ放出さ
れ、発光されるものである。有機ＥＬ素子５の陽極５ａ
は各画素毎に形成され、陰極５ｂは表示画面領域１１と
後述の周辺駆動回路領域１２を含む有機ＥＬ表示基板の
全面に形成されている。
【０００６】次に、周辺駆動回路領域１２について説明
する。周辺駆動回路領域１２は、ゲート線駆動回路７と
ソース線駆動回路８で構成され、それぞれＣＭＯＳトラ
ンジスタの組み合わせで構成されている。ゲート線駆動
回路７（回路は一部のみ図示）はゲート信号線１に接続
されているが、ここではゲート線駆動回路７の内部構成
等の説明は省略する。一方、ソース線駆動回路８はソー
ス信号線２に接続されている。ソース信号線２は、ソー
ス信号書き込みトランジスタであるトランスファゲート
トランジスタ９ａに接続され、シフトレジスタ部９ｂか
らの制御信号により、トランスファゲートトランジスタ
９ａが動作し、信号配線１０からのソース信号がソース
信号線２に書き込まれる構成になっている。信号配線１
０は白黒表示パネルでは図３に示したように１本である
が、カラー表示パネルではＲ，Ｇ，Ｂの３色に対応した
３本の信号配線が必要である。一方、周辺駆動回路領域
１２には、前述の平坦化膜６は配置しない。これは、平
坦化膜６が周辺駆動回路上の全面に存在すると、平坦化
膜６を通して有機ＥＬ素子５に水分が進入し、有機ＥＬ
素子５が劣化するためである。
する。周辺駆動回路領域１２は、ゲート線駆動回路７と
ソース線駆動回路８で構成され、それぞれＣＭＯＳトラ
ンジスタの組み合わせで構成されている。ゲート線駆動
回路７（回路は一部のみ図示）はゲート信号線１に接続
されているが、ここではゲート線駆動回路７の内部構成
等の説明は省略する。一方、ソース線駆動回路８はソー
ス信号線２に接続されている。ソース信号線２は、ソー
ス信号書き込みトランジスタであるトランスファゲート
トランジスタ９ａに接続され、シフトレジスタ部９ｂか
らの制御信号により、トランスファゲートトランジスタ
９ａが動作し、信号配線１０からのソース信号がソース
信号線２に書き込まれる構成になっている。信号配線１
０は白黒表示パネルでは図３に示したように１本である
が、カラー表示パネルではＲ，Ｇ，Ｂの３色に対応した
３本の信号配線が必要である。一方、周辺駆動回路領域
１２には、前述の平坦化膜６は配置しない。これは、平
坦化膜６が周辺駆動回路上の全面に存在すると、平坦化
膜６を通して有機ＥＬ素子５に水分が進入し、有機ＥＬ
素子５が劣化するためである。
【０００７】以上のような薄膜トランジスタ回路基板に
周辺部材を加えて、有機ＥＬ表示装置が構成される。
周辺部材を加えて、有機ＥＬ表示装置が構成される。
【０００８】
【発明が解決しようとする課題】しかしながら、前記の
ような有機ＥＬ表示装置では、周辺駆動回路領域に有機
ＥＬ素子の陰極が全面に配置されるが、一方で平坦化膜
は配置されない構成となっている。従って、周辺駆動回
路上を覆う有機ＥＬ素子の陰極によって周辺駆動回路上
の寄生容量が増大し、周辺駆動回路の駆動能力が著しく
減少してしまう。
ような有機ＥＬ表示装置では、周辺駆動回路領域に有機
ＥＬ素子の陰極が全面に配置されるが、一方で平坦化膜
は配置されない構成となっている。従って、周辺駆動回
路上を覆う有機ＥＬ素子の陰極によって周辺駆動回路上
の寄生容量が増大し、周辺駆動回路の駆動能力が著しく
減少してしまう。
【０００９】そこで、本発明は、周辺駆動回路領域上に
有機ＥＬ素子の陰極と平坦化膜の両方を配置して、周辺
駆動回路上と表示画面領域上の平坦化膜を分離するか、
有機ＥＬ素子の陰極と平坦化膜の両方を配置しないよう
にすることによって、周辺駆動回路上の寄生容量を減ら
し、周辺駆動回路の駆動能力の低下を抑制できる有機Ｅ
Ｌ表示装置を提供することを目的とする。
有機ＥＬ素子の陰極と平坦化膜の両方を配置して、周辺
駆動回路上と表示画面領域上の平坦化膜を分離するか、
有機ＥＬ素子の陰極と平坦化膜の両方を配置しないよう
にすることによって、周辺駆動回路上の寄生容量を減ら
し、周辺駆動回路の駆動能力の低下を抑制できる有機Ｅ
Ｌ表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に、本発明の請求項１記載のＥＬ表示装置は、絶縁性基
板上に、陰極，発光層及び陽極を備えたエレクトロルミ
ネッセンス素子と、前記エレクトロルミネッセンス素子
に信号を供給する第１の薄膜トランジスタ群を備えた表
示画素領域と、前記表示画素領域の周辺に前記第１の薄
膜トランジスタ群を駆動する第２の薄膜トランジスタ群
を備えた周辺駆動回路領域と、前記第１及び第２の薄膜
トランジスタ群上を平坦化する平坦化膜とを備えたエレ
クトロルミネッセンス表示装置であって、前記表示画素
領域には前記平坦化膜と前記陰極の両方が設けられてお
り、前記周辺駆動回路領域には前記平坦化膜と前記陰極
の両方が設けられていないことを特徴とする。また、本
発明の請求項２記載のＥＬ表示装置の製造方法は、絶縁
性基板上に、陰極、発光層および陽極を備えたエレクト
ロルミネッセンス素子と、前記エレクトロルミネッセン
ス素子に信号を供給する第１の薄膜トランジスタ群を備
えた表示画素領域と、前記表示画素領域の周辺に前記第
１の薄膜トランジスタ群を駆動する第２の薄膜トランジ
スタ群を備えた周辺駆動回路領域と、前記第１及び第２
の薄膜トランジスタ群上を平坦化する平坦化膜とを具備
するエレクトロルミネッセンス表示装置の製造方法であ
って、前記表示画素領域および前記周辺駆動領域のう
ち、前記表示画素領域にのみ、前記平坦化膜と前記陰極
の両方を設けることを特徴とする。本発明によれば、周
辺駆動回路上に陰極と平坦化膜の両方を形成しないこと
で周辺駆動回路上の寄生容量が減り、周辺駆動回路の駆
動能力の低下を抑制することできる。
に、本発明の請求項１記載のＥＬ表示装置は、絶縁性基
板上に、陰極，発光層及び陽極を備えたエレクトロルミ
ネッセンス素子と、前記エレクトロルミネッセンス素子
に信号を供給する第１の薄膜トランジスタ群を備えた表
示画素領域と、前記表示画素領域の周辺に前記第１の薄
膜トランジスタ群を駆動する第２の薄膜トランジスタ群
を備えた周辺駆動回路領域と、前記第１及び第２の薄膜
トランジスタ群上を平坦化する平坦化膜とを備えたエレ
クトロルミネッセンス表示装置であって、前記表示画素
領域には前記平坦化膜と前記陰極の両方が設けられてお
り、前記周辺駆動回路領域には前記平坦化膜と前記陰極
の両方が設けられていないことを特徴とする。また、本
発明の請求項２記載のＥＬ表示装置の製造方法は、絶縁
性基板上に、陰極、発光層および陽極を備えたエレクト
ロルミネッセンス素子と、前記エレクトロルミネッセン
ス素子に信号を供給する第１の薄膜トランジスタ群を備
えた表示画素領域と、前記表示画素領域の周辺に前記第
１の薄膜トランジスタ群を駆動する第２の薄膜トランジ
スタ群を備えた周辺駆動回路領域と、前記第１及び第２
の薄膜トランジスタ群上を平坦化する平坦化膜とを具備
するエレクトロルミネッセンス表示装置の製造方法であ
って、前記表示画素領域および前記周辺駆動領域のう
ち、前記表示画素領域にのみ、前記平坦化膜と前記陰極
の両方を設けることを特徴とする。本発明によれば、周
辺駆動回路上に陰極と平坦化膜の両方を形成しないこと
で周辺駆動回路上の寄生容量が減り、周辺駆動回路の駆
動能力の低下を抑制することできる。
【００１１】本発明の請求項３記載のＥＬ表示装置は、
絶縁性基板上に、陰極，発光層及び陽極を備えたエレク
トロルミネッセンス素子と、前記エレクトロルミネッセ
ンス素子に信号を供給する第１の薄膜トランジスタ群を
備えた表示画素領域と、前記表示画素領域の周辺に前記
第１の薄膜トランジスタ群を駆動する第２の薄膜トラン
ジスタ群を備えた周辺駆動回路領域と、前記第１及び第
２の薄膜トランジスタ群上を平坦化する平坦化膜とを備
えたエレクトロルミネッセンス表示装置であって、前記
表示画素領域及び前記周辺駆動回路領域には前記平坦化
膜と前記陰極の両方が設けられ、前記表示画素領域上の
平坦化膜と前記周辺駆動回路領域上の平坦化膜は前記表
示画素領域と前記周辺駆動回路領域との間で分離されて
いることを特徴とする。また、本発明の請求項４記載の
ＥＬ表示装置の製造方法は、絶縁性基板上に、陰極、発
光層および陽極を備えたエレクトロルミネッセンス素子
と、前記エレクトロルミネッセンス素子に信号を供給す
る第１の薄膜トランジスタ群を備えた表示画素領域と、
前記表示画素領域の周辺に前記第１の薄膜トランジスタ
群を駆動する第２の薄膜トランジスタ群を備えた周辺駆
動回路領域と、前記第１及び第２の薄膜トランジスタ群
上を平坦化する平坦化膜とを具備するエレクトロルミネ
ッセンス表示装置の製造方法であって、前記表示画素領
域及び前記周辺駆動回路領域には前記平坦化膜と前記陰
極の両方を、前記平坦化膜が前記表示画素領域と前記周
辺駆動回路領域との間で分離されるように設けることを
特徴とする。本発明によれば、周辺駆動回路上に陰極と
平坦化膜の両方を形成することで周辺駆動回路上の寄生
容量が減り、周辺駆動回路の駆動能力の低下を抑制する
ことできる。
絶縁性基板上に、陰極，発光層及び陽極を備えたエレク
トロルミネッセンス素子と、前記エレクトロルミネッセ
ンス素子に信号を供給する第１の薄膜トランジスタ群を
備えた表示画素領域と、前記表示画素領域の周辺に前記
第１の薄膜トランジスタ群を駆動する第２の薄膜トラン
ジスタ群を備えた周辺駆動回路領域と、前記第１及び第
２の薄膜トランジスタ群上を平坦化する平坦化膜とを備
えたエレクトロルミネッセンス表示装置であって、前記
表示画素領域及び前記周辺駆動回路領域には前記平坦化
膜と前記陰極の両方が設けられ、前記表示画素領域上の
平坦化膜と前記周辺駆動回路領域上の平坦化膜は前記表
示画素領域と前記周辺駆動回路領域との間で分離されて
いることを特徴とする。また、本発明の請求項４記載の
ＥＬ表示装置の製造方法は、絶縁性基板上に、陰極、発
光層および陽極を備えたエレクトロルミネッセンス素子
と、前記エレクトロルミネッセンス素子に信号を供給す
る第１の薄膜トランジスタ群を備えた表示画素領域と、
前記表示画素領域の周辺に前記第１の薄膜トランジスタ
群を駆動する第２の薄膜トランジスタ群を備えた周辺駆
動回路領域と、前記第１及び第２の薄膜トランジスタ群
上を平坦化する平坦化膜とを具備するエレクトロルミネ
ッセンス表示装置の製造方法であって、前記表示画素領
域及び前記周辺駆動回路領域には前記平坦化膜と前記陰
極の両方を、前記平坦化膜が前記表示画素領域と前記周
辺駆動回路領域との間で分離されるように設けることを
特徴とする。本発明によれば、周辺駆動回路上に陰極と
平坦化膜の両方を形成することで周辺駆動回路上の寄生
容量が減り、周辺駆動回路の駆動能力の低下を抑制する
ことできる。
【００１２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図１及び図２を用いて説明する。図１及び図２は、
それぞれ（実施の形態１）及び（実施の形態２）を説明
するための有機ＥＬ表示装置の簡単な構成図であり、全
図を通して同一符号は同一対象物を示すものとする。
いて図１及び図２を用いて説明する。図１及び図２は、
それぞれ（実施の形態１）及び（実施の形態２）を説明
するための有機ＥＬ表示装置の簡単な構成図であり、全
図を通して同一符号は同一対象物を示すものとする。
【００１３】（実施の形態１）以下に、本発明の一実施
例として請求項１に記載された発明の実施の形態につい
て説明する。
例として請求項１に記載された発明の実施の形態につい
て説明する。
【００１４】図１は本発明の有機ＥＬ表示装置の簡単な
構成図である。なお、本発明の表示画面領域１１の画素
トランジスタ４ａ及び４ｂの構成や、周辺駆動回路領域
１２のＣＭＯＳトランジスタの構成については、従来の
構成と同じであるので、説明は省略する。
構成図である。なお、本発明の表示画面領域１１の画素
トランジスタ４ａ及び４ｂの構成や、周辺駆動回路領域
１２のＣＭＯＳトランジスタの構成については、従来の
構成と同じであるので、説明は省略する。
【００１５】有機ＥＬ表示装置は、絶縁性基板上に、画
素トランジスタ４ａ及び４ｂからなる表示画面領域１１
と、画素トランジスタ４ａ及び４ｂを駆動する、ＣＭＯ
Ｓトランジスタで構成されたゲート線駆動回路７及びソ
ース線駆動回路８からなる周辺駆動回路領域１２とで構
成されている。画素トランジスタ４ａ及び４ｂは、ゲー
ト線駆動回路７に接続されたゲート信号線１、ソース線
駆動回路８に接続されたソース信号線２及び有機ＥＬ素
子５を駆動するための駆動電源線３の交差部に配置さ
れ、画素トランジスタ４ａ及び４ｂ上には平坦化膜６を
介して有機ＥＬ素子５がマトリックス状に配置されてい
る。有機ＥＬ素子５は、平坦化膜６上に設けられたＩＴ
Ｏ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）からなる透
明電極（有機ＥＬ素子の陽極）５ａ、ホール輸送層，発
光層、電子輸送層（図示せず）及び陰極５ｂから構成さ
れる。有機ＥＬ素子５の陽極５ａは各画素毎に形成さ
れ、陰極５ｂは画素領域全面に形成されている。
素トランジスタ４ａ及び４ｂからなる表示画面領域１１
と、画素トランジスタ４ａ及び４ｂを駆動する、ＣＭＯ
Ｓトランジスタで構成されたゲート線駆動回路７及びソ
ース線駆動回路８からなる周辺駆動回路領域１２とで構
成されている。画素トランジスタ４ａ及び４ｂは、ゲー
ト線駆動回路７に接続されたゲート信号線１、ソース線
駆動回路８に接続されたソース信号線２及び有機ＥＬ素
子５を駆動するための駆動電源線３の交差部に配置さ
れ、画素トランジスタ４ａ及び４ｂ上には平坦化膜６を
介して有機ＥＬ素子５がマトリックス状に配置されてい
る。有機ＥＬ素子５は、平坦化膜６上に設けられたＩＴ
Ｏ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）からなる透
明電極（有機ＥＬ素子の陽極）５ａ、ホール輸送層，発
光層、電子輸送層（図示せず）及び陰極５ｂから構成さ
れる。有機ＥＬ素子５の陽極５ａは各画素毎に形成さ
れ、陰極５ｂは画素領域全面に形成されている。
【００１６】次に、平坦化膜６と有機ＥＬ素子５の陰極
５ｂの配置について説明する。平坦化膜６は、表示画面
領域１１には全面に形成し、周辺駆動回路領域１２には
形成しない。具体的には、例えば、平坦化膜を全面に塗
布した後、露光・現像することにより、周辺駆動回路領
域１２のみ除去する。一方、有機ＥＬ素子の陰極５ｂに
ついても、表示画面領域１１には全面に形成し、周辺駆
動回路領域１２には形成しない。陰極５ｂは、周辺駆動
回路領域１２をマスキングしたメタルマスク等を用いる
ことにより、表示画面領域１１上にのみ蒸着法等にて形
成する。
５ｂの配置について説明する。平坦化膜６は、表示画面
領域１１には全面に形成し、周辺駆動回路領域１２には
形成しない。具体的には、例えば、平坦化膜を全面に塗
布した後、露光・現像することにより、周辺駆動回路領
域１２のみ除去する。一方、有機ＥＬ素子の陰極５ｂに
ついても、表示画面領域１１には全面に形成し、周辺駆
動回路領域１２には形成しない。陰極５ｂは、周辺駆動
回路領域１２をマスキングしたメタルマスク等を用いる
ことにより、表示画面領域１１上にのみ蒸着法等にて形
成する。
【００１７】このように、周辺駆動回路領域１２上に有
機ＥＬ素子の陰極と平坦化膜の両方を配置しないように
することによって、周辺駆動回路上の寄生容量を減らす
ことができ、周辺駆動回路の駆動能力の低下を抑制でき
る。
機ＥＬ素子の陰極と平坦化膜の両方を配置しないように
することによって、周辺駆動回路上の寄生容量を減らす
ことができ、周辺駆動回路の駆動能力の低下を抑制でき
る。
【００１８】なお、上述に実施の形態において、周辺駆
動回路領域１２とは表示画面領域１１の画素トランジス
タ４ａ及び４ｂに信号を供給するためのゲート線駆動回
路７、ソース線駆動回路８及び外部回路（図示せず）か
らゲート線駆動回路７及びソース線駆動回路８へ信号を
供給するためのバス配線部から構成される領域のことを
いう。また、表示画面領域１１とは、ゲート信号線１、
ソース信号線２及び駆動電源線３の交差部にマトリック
ス状に配置された画素トランジスタ４ａ及び４ｂから構
成される領域のことをいう。
動回路領域１２とは表示画面領域１１の画素トランジス
タ４ａ及び４ｂに信号を供給するためのゲート線駆動回
路７、ソース線駆動回路８及び外部回路（図示せず）か
らゲート線駆動回路７及びソース線駆動回路８へ信号を
供給するためのバス配線部から構成される領域のことを
いう。また、表示画面領域１１とは、ゲート信号線１、
ソース信号線２及び駆動電源線３の交差部にマトリック
ス状に配置された画素トランジスタ４ａ及び４ｂから構
成される領域のことをいう。
【００１９】また、有機ＥＬ素子５の陰極５ｂ及び平坦
化膜６の端面は、周辺駆動回路領域１２と表示画面領域
１２の間のどの位置に形成されてもよく、周辺駆動回路
領域１２にさえ形成されていなければよい。
化膜６の端面は、周辺駆動回路領域１２と表示画面領域
１２の間のどの位置に形成されてもよく、周辺駆動回路
領域１２にさえ形成されていなければよい。
【００２０】（実施の形態２）以下に、本発明の一実施
例として請求項２に記載された発明の実施の形態につい
て説明する。
例として請求項２に記載された発明の実施の形態につい
て説明する。
【００２１】図２は本発明の有機ＥＬ表示装置の簡単な
構成図である。なお、本発明の表示画面領域の画素トラ
ンジスタの構成や、周辺駆動回路領域の薄膜トランジス
タの構成については、従来の構成及び実施の形態１と同
じであるので、説明は省略する。
構成図である。なお、本発明の表示画面領域の画素トラ
ンジスタの構成や、周辺駆動回路領域の薄膜トランジス
タの構成については、従来の構成及び実施の形態１と同
じであるので、説明は省略する。
【００２２】有機ＥＬ表示装置における表示画素領域１
１と周辺駆動回路領域１２及びそれらを構成するトラン
ジスタ４ａ，４ｂ，９の配置については、実施の形態１
と同様であるが、平坦化膜６と有機ＥＬ素子５の陰極５
ｂの配置が異なる。平坦化膜６は、表示画面領域１１に
全面に形成し、周辺駆動回路領域１２にも全面に形成す
る。ただし、表示画面領域１１の平坦化膜６と周辺駆動
回路領域１２の平坦化膜６は、表示画面領域１１と周辺
駆動回路領域１２の間で分離する。これは、前述のよう
に平坦化膜６が周辺駆動回路領域１２と表示画素領域１
１の全面に分離されずに存在すると、平坦化膜６を通し
て有機ＥＬ素子５に水分が進入し、有機ＥＬ素子５が劣
化するためである。本発明のように、平坦化膜６を表示
画面領域１１と周辺駆動回路領域１２の間で分離してお
けば、周辺駆動回路領域１２上に平坦化膜が存在して
も、有機ＥＬ素子５が劣化することはない。一方、有機
ＥＬ素子の陰極５ｂについても、表示画面領域１１に全
面に形成し、周辺駆動回路領域１２にも全面に形成す
る。
１と周辺駆動回路領域１２及びそれらを構成するトラン
ジスタ４ａ，４ｂ，９の配置については、実施の形態１
と同様であるが、平坦化膜６と有機ＥＬ素子５の陰極５
ｂの配置が異なる。平坦化膜６は、表示画面領域１１に
全面に形成し、周辺駆動回路領域１２にも全面に形成す
る。ただし、表示画面領域１１の平坦化膜６と周辺駆動
回路領域１２の平坦化膜６は、表示画面領域１１と周辺
駆動回路領域１２の間で分離する。これは、前述のよう
に平坦化膜６が周辺駆動回路領域１２と表示画素領域１
１の全面に分離されずに存在すると、平坦化膜６を通し
て有機ＥＬ素子５に水分が進入し、有機ＥＬ素子５が劣
化するためである。本発明のように、平坦化膜６を表示
画面領域１１と周辺駆動回路領域１２の間で分離してお
けば、周辺駆動回路領域１２上に平坦化膜が存在して
も、有機ＥＬ素子５が劣化することはない。一方、有機
ＥＬ素子の陰極５ｂについても、表示画面領域１１に全
面に形成し、周辺駆動回路領域１２にも全面に形成す
る。
【００２３】このように、周辺駆動回路領域上に平坦化
膜を配置した上で有機ＥＬ素子の陰極を配置するように
することによって、周辺駆動回路上に有機ＥＬ素子の陰
極を配置しても寄生容量が増加することなく、周辺駆動
回路の駆動能力は低下しない。
膜を配置した上で有機ＥＬ素子の陰極を配置するように
することによって、周辺駆動回路上に有機ＥＬ素子の陰
極を配置しても寄生容量が増加することなく、周辺駆動
回路の駆動能力は低下しない。
【００２４】なお、上述に実施の形態において、周辺駆
動回路領域１２とは表示画面領域１１の画素トランジス
タ４ａ及び４ｂに信号を供給するためのゲート線駆動回
路７、ソース線駆動回路８及び外部回路（図示せず）か
らゲート線駆動回路７及びソース線駆動回路８へ信号を
供給するためのバス配線部から構成される領域のことを
いう。また、表示画面領域１１は、ゲート信号線１、ソ
ース信号線２及び駆動電源線３の交差部にマトリックス
状に配置された画素トランジスタ４ａ及び４ｂから構成
される領域のことをいう。また、有機ＥＬ素子５の陰極
５ｂ及び平坦化膜６の端面は、周辺駆動回路領域を完全
に覆う形であれば、どの位置に形成されていてもかまわ
ない。
動回路領域１２とは表示画面領域１１の画素トランジス
タ４ａ及び４ｂに信号を供給するためのゲート線駆動回
路７、ソース線駆動回路８及び外部回路（図示せず）か
らゲート線駆動回路７及びソース線駆動回路８へ信号を
供給するためのバス配線部から構成される領域のことを
いう。また、表示画面領域１１は、ゲート信号線１、ソ
ース信号線２及び駆動電源線３の交差部にマトリックス
状に配置された画素トランジスタ４ａ及び４ｂから構成
される領域のことをいう。また、有機ＥＬ素子５の陰極
５ｂ及び平坦化膜６の端面は、周辺駆動回路領域を完全
に覆う形であれば、どの位置に形成されていてもかまわ
ない。
【００２５】
【発明の効果】以上のように、本発明の有機ＥＬ表示装
置によれば、周辺駆動回路領域上に有機ＥＬ素子の陰極
と平坦化膜の両方を配置して、周辺駆動回路上の平坦化
膜と表示画面領域上の平坦化膜とを分離するか、有機Ｅ
Ｌ素子の陰極と平坦化膜の両方を配置しないようにする
ことによって、周辺駆動回路上の寄生容量が減少し、周
辺駆動回路の駆動能力の低下を抑制できた。
置によれば、周辺駆動回路領域上に有機ＥＬ素子の陰極
と平坦化膜の両方を配置して、周辺駆動回路上の平坦化
膜と表示画面領域上の平坦化膜とを分離するか、有機Ｅ
Ｌ素子の陰極と平坦化膜の両方を配置しないようにする
ことによって、周辺駆動回路上の寄生容量が減少し、周
辺駆動回路の駆動能力の低下を抑制できた。
【図１】本発明の（実施の形態１）を説明する有機ＥＬ
表示装置の構成図
表示装置の構成図
【図２】本発明の（実施の形態２）を説明する有機ＥＬ
表示装置の構成図
表示装置の構成図
【図３】従来の有機ＥＬ表示装置を説明する構成図
１ ゲート信号線
２ ソース信号線
３ 駆動電源線
４ａ、４ｂ 画素トランジスタ
５ 有機ＥＬ素子
５ａ 陽極
５ｂ 陰極
６ 平坦化膜
７ ゲート線駆動回路
８ ソース線駆動回路
９ａ トランスファーゲートトランジスタ
９ｂ シフトレジスタ部
１０ 信号配線
１１ 表示画面領域
１２ 周辺駆動回路領域
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 3K007 AB05 AB17 AB18 BA06 BB07
CB01 DA01 DB03 EB00 FA01
GA04
5C094 AA21 AA53 BA03 BA27 CA19
DA13 DB04 EA04 FB01 FB20
GB01
5G435 AA16 BB05 CC09 EE12 KK05
Claims (4)
- 【請求項１】絶縁性基板上に、陰極、発光層および陽極
を備えたエレクトロルミネッセンス素子と、前記エレク
トロルミネッセンス素子に信号を供給する第１の薄膜ト
ランジスタ群を備えた表示画素領域と、前記表示画素領
域の周辺に前記第１の薄膜トランジスタ群を駆動する第
２の薄膜トランジスタ群を備えた周辺駆動回路領域と、
前記第１及び第２の薄膜トランジスタ群上を平坦化する
平坦化膜とを具備するエレクトロルミネッセンス表示装
置であって、 前記表示画素領域には前記平坦化膜と前記陰極の両方が
設けられており、前記周辺駆動回路領域には前記平坦化
膜と前記陰極の両方が設けられていないことを特徴とす
るエレクトロルミネッセンス表示装置。 - 【請求項２】絶縁性基板上に、陰極、発光層および陽極
を備えたエレクトロルミネッセンス素子と、前記エレク
トロルミネッセンス素子に信号を供給する第１の薄膜ト
ランジスタ群を備えた表示画素領域と、前記表示画素領
域の周辺に前記第１の薄膜トランジスタ群を駆動する第
２の薄膜トランジスタ群を備えた周辺駆動回路領域と、
前記第１及び第２の薄膜トランジスタ群上を平坦化する
平坦化膜とを具備するエレクトロルミネッセンス表示装
置の製造方法であって、 前記表示画素領域および前記周辺駆動領域のうち、前記
表示画素領域にのみ、前記平坦化膜と前記陰極の両方を
設けることを特徴とするエレクトロルミネッセンス表示
装置の製造方法。 - 【請求項３】絶縁性基板上に、陰極、発光層および陽極
を備えたエレクトロルミネッセンス素子と、前記エレク
トロルミネッセンス素子に信号を供給する第１の薄膜ト
ランジスタ群を備えた表示画素領域と、前記表示画素領
域の周辺に前記第１の薄膜トランジスタ群を駆動する第
２の薄膜トランジスタ群を備えた周辺駆動回路領域と、
前記第１及び第２の薄膜トランジスタ群上を平坦化する
平坦化膜とを具備するエレクトロルミネッセンス表示装
置であって、 前記表示画素領域及び前記周辺駆動回路領域には前記平
坦化膜と前記陰極の両方が設けられ、前記表示画素領域
上の平坦化膜と前記周辺駆動回路領域上の平坦化膜は前
記表示画素領域と前記周辺駆動回路領域との間で分離さ
れていることを特徴とするエレクトロルミネッセンス表
示装置。 - 【請求項４】絶縁性基板上に、陰極、発光層および陽極
を備えたエレクトロルミネッセンス素子と、前記エレク
トロルミネッセンス素子に信号を供給する第１の薄膜ト
ランジスタ群を備えた表示画素領域と、前記表示画素領
域の周辺に前記第１の薄膜トランジスタ群を駆動する第
２の薄膜トランジスタ群を備えた周辺駆動回路領域と、
前記第１及び第２の薄膜トランジスタ群上を平坦化する
平坦化膜とを具備するエレクトロルミネッセンス表示装
置の製造方法であって、 前記表示画素領域及び前記周辺駆動回路領域には前記平
坦化膜と前記陰極の両方を、前記平坦化膜が前記表示画
素領域と前記周辺駆動回路領域との間で分離されるよう
に設けることを特徴とするエレクトロルミネッセンス表
示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342896A JP4103373B2 (ja) | 2001-11-08 | 2001-11-08 | エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342896A JP4103373B2 (ja) | 2001-11-08 | 2001-11-08 | エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150079A true JP2003150079A (ja) | 2003-05-21 |
| JP4103373B2 JP4103373B2 (ja) | 2008-06-18 |
Family
ID=19156676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001342896A Expired - Lifetime JP4103373B2 (ja) | 2001-11-08 | 2001-11-08 | エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103373B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164818A (ja) * | 2003-12-01 | 2005-06-23 | Mitsubishi Electric Corp | 表示装置 |
| JP2006054111A (ja) * | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
| JP2006066871A (ja) * | 2004-07-27 | 2006-03-09 | Seiko Epson Corp | 発光装置、画像形成装置および表示装置 |
| US7397491B2 (en) | 2004-07-27 | 2008-07-08 | Seiko Epson Corporation | Light-emitting device and image forming apparatus |
| JP2008283222A (ja) * | 2008-08-25 | 2008-11-20 | Sony Corp | 表示装置 |
| JP2012124175A (ja) * | 2004-03-16 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2014239062A (ja) * | 2004-10-01 | 2014-12-18 | 株式会社半導体エネルギー研究所 | 発光装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1124604A (ja) * | 1997-07-02 | 1999-01-29 | Seiko Epson Corp | 表示装置 |
| JPH1165487A (ja) * | 1997-08-21 | 1999-03-05 | Seiko Epson Corp | アクティブマトリクス型表示装置 |
| JP2000223715A (ja) * | 1998-11-25 | 2000-08-11 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法およびアクティブマトリクス基板の作製方法 |
| JP2000231346A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP2001109398A (ja) * | 1999-10-04 | 2001-04-20 | Sanyo Electric Co Ltd | 表示装置 |
-
2001
- 2001-11-08 JP JP2001342896A patent/JP4103373B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1124604A (ja) * | 1997-07-02 | 1999-01-29 | Seiko Epson Corp | 表示装置 |
| JPH1165487A (ja) * | 1997-08-21 | 1999-03-05 | Seiko Epson Corp | アクティブマトリクス型表示装置 |
| JP2000223715A (ja) * | 1998-11-25 | 2000-08-11 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法およびアクティブマトリクス基板の作製方法 |
| JP2000231346A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP2001109398A (ja) * | 1999-10-04 | 2001-04-20 | Sanyo Electric Co Ltd | 表示装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164818A (ja) * | 2003-12-01 | 2005-06-23 | Mitsubishi Electric Corp | 表示装置 |
| JP2012124175A (ja) * | 2004-03-16 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US7663655B2 (en) | 2004-07-27 | 2010-02-16 | Seiko Epson Corporation | Light-emitting device and image forming apparatus |
| JP2006066871A (ja) * | 2004-07-27 | 2006-03-09 | Seiko Epson Corp | 発光装置、画像形成装置および表示装置 |
| US7397491B2 (en) | 2004-07-27 | 2008-07-08 | Seiko Epson Corporation | Light-emitting device and image forming apparatus |
| US8080936B2 (en) | 2004-08-12 | 2011-12-20 | Sony Corporation | Display device with improved moisture prevention |
| JP2006054111A (ja) * | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
| KR101244039B1 (ko) * | 2004-08-12 | 2013-03-14 | 소니 주식회사 | 표시 장치 |
| US8421349B2 (en) | 2004-08-12 | 2013-04-16 | Sony Corporation | Display device with improved moisture prevention |
| JP2014239062A (ja) * | 2004-10-01 | 2014-12-18 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US9887294B2 (en) | 2004-10-01 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| US10333003B2 (en) | 2004-10-01 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP2008283222A (ja) * | 2008-08-25 | 2008-11-20 | Sony Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4103373B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064482B2 (en) | Organic electroluminescent display panel device and method of fabricating the same | |
| US6781320B2 (en) | Active matrix organic electroluminescence display device | |
| US7626199B2 (en) | Organic light emitting diode display | |
| US6933574B2 (en) | Organic electroluminescent display device and method of fabricating the same | |
| US7105999B2 (en) | Organic electroluminescent display device and method of fabricating the same | |
| US20040056591A1 (en) | Organic electroluminescent display and method of manufacturing the same | |
| CN110112183A (zh) | 双面显示面板及其制备方法 | |
| JP2000227771A (ja) | カラーｅｌ表示装置 | |
| KR100453634B1 (ko) | 능동행렬 유기전기발광소자 | |
| JP2000227770A (ja) | カラーｅｌ表示装置 | |
| KR100453635B1 (ko) | 능동행렬 유기전기발광소자 | |
| US11568821B2 (en) | Array substrate and method for manufacturing same and method for controlling same, and display apparatus | |
| KR20000035710A (ko) | 액티브형 전자 발광 표시 장치 | |
| JP2005518557A (ja) | アクティブマトリックス型有機電界発光表示装置及びその製造方法 | |
| US7135817B2 (en) | Organic electroluminescence panel and method for manufacturing the same | |
| KR100936908B1 (ko) | 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법 | |
| KR100453633B1 (ko) | 능동행렬 유기 전기발광소자 및 그의 제조 방법 | |
| US20040012870A1 (en) | Organic EL panel | |
| JP2001109398A (ja) | 表示装置 | |
| JP4549827B2 (ja) | 有機電界発光表示装置 | |
| KR100739065B1 (ko) | 유기 발광 표시장치 및 이의 제조 방법 | |
| JP4103373B2 (ja) | エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法 | |
| US20210335890A1 (en) | Oled pixel structure and oled display panel | |
| KR20020043324A (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| KR100899158B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4103373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |