[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003142628A - Wiring board - Google Patents

Wiring board

Info

Publication number
JP2003142628A
JP2003142628A JP2001343105A JP2001343105A JP2003142628A JP 2003142628 A JP2003142628 A JP 2003142628A JP 2001343105 A JP2001343105 A JP 2001343105A JP 2001343105 A JP2001343105 A JP 2001343105A JP 2003142628 A JP2003142628 A JP 2003142628A
Authority
JP
Japan
Prior art keywords
core
substrate
ceramic
chip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001343105A
Other languages
Japanese (ja)
Inventor
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001343105A priority Critical patent/JP2003142628A/en
Publication of JP2003142628A publication Critical patent/JP2003142628A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board where deformation due to heat is hard to occur in an IC loading board after an IC chip is loaded on the surface of the board in the wiring board where electronic parts are stored in the board. SOLUTION: The wiring board 10 is provided with a board surface 102 having a loading region 105 where the IC chip IC 1 is a loaded, and a board backside 103. The board 10 also has a ceramic core board 111 which is formed of ceramic, and has a through hole 115 just below the loading region 105. Electronic parts 121 are stored in the through hole 115, and the hole is filled with a filling material 129. A resin insulating layer 141 is formed on the surface 112 of a core, and an IC connection terminal 107 is formed in the loading region 105.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ICチップを搭載
する配線基板に関し、特に、基板内部に電子部品が収容
された配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which an IC chip is mounted, and more particularly to a wiring board in which electronic components are housed inside the board.

【0002】[0002]

【従来の技術】従来より、ICチップを搭載するための
配線基板において、基板内部に電子部品を収容したもの
が知られている。例えば、図4に概略を示す配線基板9
01を挙げることができる。この配線基板901は、I
CチップICを搭載する搭載領域905を有する基板表
面902と、マザーボード等の他の基板に接続される基
板裏面903とを有する略板形状である。基板表面90
2の搭載領域905には、ICチップICの端子と接続
されるハンダバンプ(IC接続端子)907が形成さ
れ、一方、基板裏面903には、他の基板の端子と接続
される接続パッド(裏面接続端子)909が形成されて
いる。
2. Description of the Related Art Conventionally, a wiring board on which an IC chip is mounted is known in which electronic parts are housed inside the board. For example, a wiring board 9 schematically shown in FIG.
01 can be mentioned. This wiring board 901 is
It is a substantially plate shape having a substrate front surface 902 having a mounting area 905 for mounting a C chip IC and a substrate back surface 903 connected to another substrate such as a mother board. Substrate surface 90
In the mounting region 905 of No. 2, solder bumps (IC connection terminals) 907 connected to the terminals of the IC chip IC are formed. On the other hand, on the back surface 903 of the substrate, connection pads (back surface connection) connected to terminals of another board. Terminal) 909 is formed.

【0003】配線基板901の内部を見ると、この配線
基板901は、その中心に樹脂製のコア基板911を備
える。そして、コア基板911の両面には、複数の樹脂
絶縁層912,913,914,915がそれぞれ積層
されている。このうち、コア基板911には、搭載領域
905の直下に大きな貫通孔921が形成されている。
そして、この貫通孔921には、チップコンデンサ(電
子部品)923が複数収容され、貫通孔921とチップ
コンデンサ923の隙間は、樹脂からなる充填材925
により埋められている。このようにチップコンデンサ9
23を基板内部に収容することで、ICチップICとチ
ップコンデンサ923とを低抵抗、低インダクタンスで
接続することができる。また、ICチップICとチップ
コンデンサ923との間で進入するノイズを極めて小さ
く抑えることができる。
Looking inside the wiring board 901, the wiring board 901 is provided with a resin core board 911 at the center thereof. A plurality of resin insulation layers 912, 913, 914, 915 are laminated on both surfaces of the core substrate 911. Of these, a large through hole 921 is formed in the core substrate 911 immediately below the mounting region 905.
A plurality of chip capacitors (electronic components) 923 are accommodated in the through hole 921, and a gap between the through hole 921 and the chip capacitor 923 is filled with a resin filler 925.
Buried by. In this way the chip capacitor 9
By housing 23 inside the substrate, the IC chip IC and the chip capacitor 923 can be connected with low resistance and low inductance. In addition, noise that enters between the IC chip IC and the chip capacitor 923 can be suppressed to an extremely small level.

【0004】また、コア基板911のコア表面917及
びコア裏面918には、配線層(図示しない)がそれぞ
れ形成されている。さらに、コア基板911の内部に
は、コア表面917とコア裏面918に形成された配線
層同士を接続するスルーホール導体(図示しない)が形
成されている。コア基板911の両面に積層された樹脂
絶縁層912,913,914,915の各層間には、
配線層(図示しない)がそれぞれ形成されている。ま
た、樹脂絶縁層912,913,914,915には、
ビア導体(図示しない)なども形成されている。
Wiring layers (not shown) are formed on the core front surface 917 and the core back surface 918 of the core substrate 911, respectively. Furthermore, inside the core substrate 911, through-hole conductors (not shown) that connect the wiring layers formed on the core front surface 917 and the core back surface 918 are formed. Between the resin insulation layers 912, 913, 914, 915 laminated on both surfaces of the core substrate 911,
Wiring layers (not shown) are formed respectively. In addition, the resin insulation layers 912, 913, 914, 915 include
Via conductors (not shown) and the like are also formed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うな配線基板901にICチップICを搭載したIC搭
載基板は、熱により反りなどの変形を生じやすく、IC
チップICにクラックが入りやすい。特に、コア基板9
11のうち、ICチップICを搭載する搭載領域205
の直下の部分に、電子部品923を収容する大きな貫通
孔921が形成されていると、IC搭載基板に変形が生
じやすく、ICチップICにクラックが入りやすい。ま
た、この傾向は、電子部品923を収容する貫通孔92
1が大きくなるほど顕著に現れる傾向にある。このよう
な問題が生じるのは、ICチップICの熱膨張率(例え
ば、熱膨張率4)と、樹脂製のコア基板911の熱膨張
率(例えば、熱膨張率20)との差が大きいためである
と考えられる。
However, an IC mounting board in which an IC chip IC is mounted on such a wiring board 901 is apt to be deformed by warping or the like because of heat.
The chip IC is easily cracked. In particular, the core substrate 9
Mounting area 205 for mounting IC chip IC out of 11
If a large through-hole 921 that accommodates the electronic component 923 is formed in a portion immediately below, the IC mounting board is likely to be deformed and the IC chip IC is easily cracked. In addition, this tendency is due to the through hole 92 that houses the electronic component 923.
The larger 1 is, the more prominent the tendency is. Such a problem occurs because the difference between the coefficient of thermal expansion of the IC chip IC (for example, coefficient of thermal expansion 4) and the coefficient of thermal expansion of the resin core substrate 911 (for example, coefficient of thermal expansion 20) is large. Is considered to be.

【0006】本発明は、かかる現状に鑑みてなされたも
のであって、基板内部に電子部品が収容された配線基板
において、基板表面にICチップを搭載した後に、IC
搭載基板に熱による変形が生じにくい配線基板を提供す
ることを目的とする。
The present invention has been made in view of the above circumstances, and in a wiring board in which electronic components are housed inside the board, after mounting an IC chip on the surface of the board,
An object of the present invention is to provide a wiring board in which the mounting board is less likely to be deformed by heat.

【0007】[0007]

【課題を解決するための手段、作用及び効果】その解決
手段は、ICチップを搭載する搭載領域を有する基板表
面と、基板裏面とを備える配線基板であって、セラミッ
クからなり、コア表面とコア裏面とを有するセラミック
コア基板であって、上記搭載領域の直下に形成され、上
記コア表面とコア裏面との間を貫通する貫通孔を有する
セラミックコア基板と、上記貫通孔内に収容された電子
部品と、上記貫通孔と電子部品との隙間を埋める充填材
と、上記コア表面上に形成され、上記基板表面をなす樹
脂絶縁層と、上記基板表面の搭載領域に形成され、上記
ICチップの端子と接続される複数のIC接続端子と、
を備える配線基板である。
[Means for Solving the Problems, Actions and Effects] A means for solving the problem is a wiring board having a substrate front surface having a mounting area for mounting an IC chip and a substrate back surface, which is made of ceramic and has a core surface and a core. A ceramic core substrate having a back surface, the ceramic core substrate having a through hole formed directly below the mounting region and penetrating between the core front surface and the core back surface, and an electron housed in the through hole. A component, a filling material that fills a gap between the through hole and the electronic component, a resin insulating layer that is formed on the core surface and forms the surface of the substrate, and a mounting area on the surface of the substrate. A plurality of IC connection terminals connected to the terminals,
It is a wiring board provided with.

【0008】前述したように、コア基板が樹脂製である
と、コア基板とICチップとの熱膨張率の差が大きくな
るため、ICチップを搭載したIC搭載基板では、熱応
力により反り等の変形が生じやすい。特に、コア基板に
電子部品を収容するような大きな貫通孔があると、この
変形が大きくなり、ICチップにクラックが入ることが
あるなど、信頼性に劣る。これに対し、本発明では、コ
ア基板をセラミック製としているので、セラミックコア
基板とICチップとの熱膨張率の差を小さくすることが
でき、ICチップを搭載してもIC搭載基板に熱による
反り等の変形が生じにくくなる。さらに、セラミックコ
ア基板のうち搭載領域の直下の部分に、大きな貫通孔が
あるにも拘わらず、熱による反り等の変形が小さく信頼
性が高い。なお、基板内部に収容される電子部品は、受
動部品でも能動部品でも良く、例えば、チップコンデン
サや電源モジュールなどが挙げられる。
As described above, when the core substrate is made of resin, the difference in the coefficient of thermal expansion between the core substrate and the IC chip becomes large, so that the IC mounted substrate on which the IC chip is mounted is warped due to thermal stress. Deformation is likely to occur. In particular, if the core substrate has a large through hole for accommodating an electronic component, this deformation becomes large and the IC chip may be cracked, resulting in poor reliability. On the other hand, in the present invention, since the core substrate is made of ceramic, it is possible to reduce the difference in the coefficient of thermal expansion between the ceramic core substrate and the IC chip, and even if the IC chip is mounted, the IC mounting substrate is affected by heat. Deformation such as warpage is less likely to occur. Further, although the ceramic core substrate has a large through hole in the portion directly below the mounting area, the deformation such as warpage due to heat is small and the reliability is high. The electronic components housed inside the substrate may be passive components or active components, and examples thereof include a chip capacitor and a power supply module.

【0009】また、他の解決手段は、ICチップを搭載
する搭載領域を有する基板表面と、基板裏面とを備える
配線基板であって、セラミックからなり、コア表面とコ
ア裏面とを有するセラミックコア基板であって、上記搭
載領域の直下に形成され、上記コア表面またはコア裏面
に開口する凹所を有するセラミックコア基板と、上記凹
所内に収容された電子部品と、上記凹所と電子部品との
隙間を埋める充填材と、上記コア表面上に形成され、上
記基板表面をなす樹脂絶縁層と、上記基板表面の搭載領
域に形成され、上記ICチップの端子と接続される複数
のIC接続端子と、を備える配線基板である。
Another solution is a wiring board having a substrate front surface having a mounting area for mounting an IC chip and a substrate back surface, which is made of ceramic and has a core front surface and a core back surface. The ceramic core substrate having a recess formed directly below the mounting region and opening on the core front surface or the core back surface, an electronic component housed in the recess, and the recess and the electronic component A filler for filling the gap, a resin insulating layer formed on the surface of the core and forming the surface of the substrate, and a plurality of IC connection terminals formed in a mounting region on the surface of the substrate and connected to terminals of the IC chip. And a wiring board including.

【0010】コア基板が樹脂製であると、コア基板とI
Cチップとの熱膨張率の差が大きくなるため、IC搭載
基板では、熱応力により反り等の変形が生じやすい。特
に、コア基板に電子部品を収容するような大きな凹部が
あると、この変形が大きくなり、ICチップにクラック
が入ることがあるなど、信頼性に劣る。これに対し、本
発明では、コア基板をセラミック製としているので、セ
ラミックコア基板とICチップとの熱膨張率の差を小さ
くすることができ、ICチップを搭載してもIC搭載基
板に熱による反り等の変形が生じにくくなる。さらに、
セラミックコア基板のうち搭載領域の直下の部分に、大
きな凹部があるにも拘わらず、熱による反り等の変形が
小さく信頼性が高い。
When the core substrate is made of resin, the core substrate and the I
Since the difference in the coefficient of thermal expansion from that of the C chip is large, the IC mounting substrate is likely to be deformed such as warped due to thermal stress. In particular, if the core substrate has a large recess for accommodating an electronic component, this deformation becomes large, and the IC chip may be cracked, resulting in poor reliability. On the other hand, in the present invention, since the core substrate is made of ceramic, it is possible to reduce the difference in the coefficient of thermal expansion between the ceramic core substrate and the IC chip, and even if the IC chip is mounted, the IC mounting substrate is affected by heat. Deformation such as warpage is less likely to occur. further,
Although the ceramic core substrate has a large recess immediately below the mounting area, it is highly reliable because of little deformation such as warpage due to heat.

【0011】さらに、上記のいずれかに記載の配線基板
であって、前記セラミックコア基板は、低温焼成セラミ
ックからなり、上記セラミックコア基板の前記コア表
面、前記コア裏面またはコア内部に形成された導体は、
Au、AgまたはCuを主成分とする配線基板とすると
良い。
Further, in the wiring board according to any one of the above, the ceramic core substrate is made of low temperature fired ceramic, and a conductor formed on the core front surface, the core back surface or the inside of the ceramic core substrate. Is
A wiring board containing Au, Ag, or Cu as a main component is preferable.

【0012】例えば、アルミナからなるセラミックコア
基板に導体を形成する場合には、一般にMoやWが用い
られる。しかし、これらの金属は、抵抗が高くなる、誘
電率が高いことにより伝送損失が大きくなる、などの問
題がある。これに対し、本発明のように、セラミックコ
ア基板を低温焼成セラミック、より具体的には、110
0℃以下で焼成するセラミックからなるものとすれば、
コア基板に形成する導体(例えば、配線層、スルーホー
ル導体、ビア導体など)を、Auか、Agか、Cuを主
成分としたものにできる。このため、コア基板をセラミ
ック製としながらも、樹脂製のコア基板の場合と同程度
に導電性等を向上させることができる。
For example, when a conductor is formed on a ceramic core substrate made of alumina, Mo or W is generally used. However, these metals have problems such as high resistance and high transmission loss due to high dielectric constant. On the other hand, as in the present invention, the ceramic core substrate is made of low temperature fired ceramic, more specifically, 110
If it consists of a ceramic that is fired at 0 ° C or below,
The conductor (eg, wiring layer, through-hole conductor, via conductor, etc.) formed on the core substrate can be made of Au, Ag, or Cu as a main component. Therefore, while the core substrate is made of ceramic, the conductivity and the like can be improved to the same extent as in the case of the resin-made core substrate.

【0013】[0013]

【発明の実施の形態】(実施形態1)以下、本発明の実
施の形態を、図面を参照しつつ説明する。本実施形態1
の配線基板101の断面図を図1に示す。この配線基板
101は、30mm×30mm×1mmの略板形状であ
り、ICチップIC1を搭載する搭載領域105を有す
る基板表面102と、マザーボード(他の基板)に接続
される基板裏面103とを有する。ICチップIC1の
搭載領域105は、10mm×10mmの矩形状領域で
ある。この搭載領域105には、フリップチップ型のI
CチップIC1の端子と接続されるハンダバンプ(IC
接続端子)107が多数形成されている。一方、基板裏
面103には、マザーボードの端子と接続される接続パ
ッド(裏面接続端子)109が多数形成されている。
BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) Hereinafter, embodiments of the present invention will be described with reference to the drawings. Embodiment 1
A cross-sectional view of the wiring board 101 is shown in FIG. The wiring board 101 has a substantially plate shape of 30 mm × 30 mm × 1 mm, and has a board front surface 102 having a mounting area 105 on which the IC chip IC1 is mounted, and a board back surface 103 connected to a mother board (another board). . The mounting area 105 of the IC chip IC1 is a rectangular area of 10 mm × 10 mm. In this mounting area 105, a flip chip type I
Solder bumps (IC
A large number of connection terminals) 107 are formed. On the other hand, on the back surface 103 of the substrate, a large number of connection pads (back surface connection terminals) 109 connected to the terminals of the motherboard are formed.

【0014】配線基板101の内部を見ると、この配線
基板101は、その中心にセラミックからなる厚さ80
0μmの多層のセラミックコア基板111を備える。具
体的には、このセラミックは、1100℃以下で焼成す
る低温焼成セラミックであり、さらに詳細に言うと、焼
成後のセラミックは、ワラストナイト(結晶)とホウ酸
ガラスからなる。そして、セラミックコア基板111の
コア表面112上には、エポキシ樹脂を主成分とする表
面側樹脂絶縁層141が積層され、一方、コア裏面11
3上にも、同じくエポキシ樹脂を主成分とする裏面側樹
脂絶縁層143が積層されている。
Looking inside the wiring board 101, the wiring board 101 has a thickness 80 made of ceramic in the center thereof.
A 0 μm multilayer ceramic core substrate 111 is provided. Specifically, this ceramic is a low temperature fired ceramic fired at 1100 ° C. or lower, and more specifically, the fired ceramic is composed of wollastonite (crystal) and borate glass. Then, on the core front surface 112 of the ceramic core substrate 111, the front surface side resin insulating layer 141 having an epoxy resin as a main component is laminated, while the core rear surface 11
A backside resin insulating layer 143, which also contains an epoxy resin as a main component, is laminated on the surface 3.

【0015】このうちセラミックコア基板111には、
ICチップIC1の搭載領域105の直下に、10mm
×10mmの平面視矩形状の大きな貫通孔115が形成
されている。そして、この貫通孔115には、複数のチ
ップコンデンサ(電子部品)121が収容されている。
これらのチップコンデンサ121は、その表面と裏面に
それぞれ端子123,125を有する。そして、これら
の端子123,125は、コア表面112及びコア裏面
113にそれぞれ露出している。貫通孔115とチップ
コンデンサ121の隙間は、エポキシ樹脂を主成分とす
る充填材129によって埋められ、セラミックコア基板
111とチップコンデンサ121とが互いに固着され、
一体化されている。
Of these, the ceramic core substrate 111 is
10 mm directly below the mounting area 105 of the IC chip IC1
A large through hole 115 having a rectangular shape in a plan view of 10 mm is formed. A plurality of chip capacitors (electronic components) 121 are housed in the through hole 115.
These chip capacitors 121 have terminals 123 and 125 on their front and back surfaces, respectively. The terminals 123 and 125 are exposed on the core front surface 112 and the core back surface 113, respectively. The gap between the through hole 115 and the chip capacitor 121 is filled with a filler 129 containing epoxy resin as a main component, and the ceramic core substrate 111 and the chip capacitor 121 are fixed to each other.
It is integrated.

【0016】また、コア表面112上及びコア裏面11
3上には、配線やパッドを有する配線層131,133
がそれぞれ形成されている。また、セラミックコア基板
111の内部には、これらの配線層131,133同士
を接続するスルーホール導体135が多数形成されてい
る。これら配線層131,133及びスルーホール導体
135は、セラミックコア基板111が低温焼成セラミ
ックからなることを利用し、いずれもCuを主成分とし
ている。このため、セラミックに導体を形成するときに
よく用いられるMoやWなどに比べ、導電性が高いなど
の利点がある。
Further, on the core front surface 112 and the core back surface 11
3 has wiring layers 131 and 133 having wirings and pads.
Are formed respectively. In addition, a large number of through-hole conductors 135 that connect these wiring layers 131 and 133 to each other are formed inside the ceramic core substrate 111. The wiring layers 131 and 133 and the through-hole conductor 135 utilize the fact that the ceramic core substrate 111 is made of low-temperature fired ceramic, and all have Cu as a main component. Therefore, there is an advantage that the conductivity is higher than that of Mo or W that is often used when forming a conductor on ceramics.

【0017】表面側樹脂絶縁層141には、所定の位置
に多数の開口142が形成されている。そして、これら
の開口142には、配線層131あるいはチップコンデ
ンサ121の表面側の端子123と接続する前述のハン
ダバンプ107がそれぞれ形成されている。また、裏面
側樹脂絶縁層143にも、所定の位置に多数の開口14
4が形成されている。そして、これらの開口144に
は、配線層133に含まれる前述の接続パッド109、
あるいは、チップコンデンサ121の裏面側の端子12
5の一部が接続パッド109として露出している。
A large number of openings 142 are formed at predetermined positions in the surface side resin insulation layer 141. Then, the above-mentioned solder bumps 107 that are connected to the wiring layer 131 or the terminals 123 on the front surface side of the chip capacitor 121 are formed in these openings 142, respectively. In addition, a large number of openings 14 are also formed at predetermined positions in the back side resin insulation layer 143.
4 are formed. Then, in the openings 144, the above-described connection pads 109 included in the wiring layer 133,
Alternatively, the terminal 12 on the back side of the chip capacitor 121
Part 5 is exposed as the connection pad 109.

【0018】このような配線基板101は、ハンダバン
プ(IC接続端子)107と接続パッド(裏面接続端
子)109がそれぞれ導通しているので、マザーボード
からICチップIC1へ電源電位や接地電位を供給する
ことができる。また、両者の間で信号を伝送することが
できる。さらに、配線基板101内にチップコンデンサ
121が収容されているので、ICチップIC1とチッ
プコンデンサ121とが低抵抗、低インダクタンスで接
続される。さらに、ICチップIC1とチップコンデン
サ121との間で進入するノイズを極めて小さく抑える
ことができる。
In such a wiring board 101, the solder bumps (IC connection terminals) 107 and the connection pads (rear surface connection terminals) 109 are electrically connected to each other, so that a power supply potential and a ground potential are supplied from the mother board to the IC chip IC1. You can Moreover, a signal can be transmitted between the two. Furthermore, since the chip capacitor 121 is housed in the wiring board 101, the IC chip IC1 and the chip capacitor 121 are connected with low resistance and low inductance. Further, noise that enters between the IC chip IC1 and the chip capacitor 121 can be suppressed to an extremely small level.

【0019】以上で説明したように、この配線基板10
1は、コア基板がセラミックコア基板111であるの
で、セラミックコア基板111(熱膨張率5.3)とI
CチップIC1(熱膨張率4)の熱膨張率の差を小さく
することができ、ICチップIC1を搭載してもIC搭
載基板に熱による反り等の変形が生じにくい。さらに、
セラミックコア基板111のうち搭載領域105の直下
の部分に、チップコンデンサ121収容用の大きな貫通
孔115が形成されているにも拘わらず、熱による変形
が小さく信頼性が高い。またさらに、本実施形態1で
は、セラミックコア基板111が低温焼成セラミックか
らなるので、これを利用し、セラミックコア基板111
に形成する導体(配線層131,133、スルーホール
導体135)の主成分をCuとしてある。このため、コ
ア基板をセラミック製としながらも、樹脂製のコア基板
の場合と同程度に導電性などを向上させることができ
る。
As described above, this wiring board 10
In No. 1, since the core substrate is the ceramic core substrate 111, the ceramic core substrate 111 (coefficient of thermal expansion 5.3) and I
The difference in the coefficient of thermal expansion of the C chip IC1 (coefficient of thermal expansion 4) can be reduced, and even if the IC chip IC1 is mounted, deformation such as warpage due to heat does not easily occur in the IC mounting substrate. further,
Although the ceramic core substrate 111 has a large through hole 115 for accommodating the chip capacitor 121 in a portion immediately below the mounting region 105, it is highly resistant to deformation due to heat and has high reliability. Furthermore, in the first embodiment, since the ceramic core substrate 111 is made of low-temperature fired ceramic, this is used to make use of the ceramic core substrate 111.
The main component of the conductors (wiring layers 131 and 133 and the through-hole conductor 135) formed in the above is Cu. Therefore, while the core substrate is made of ceramic, the conductivity and the like can be improved to the same extent as in the case of the resin-made core substrate.

【0020】次いで、上記配線基板101の製造方法に
ついて説明する。まず、セラミックコア基板111を形
成する。即ち、セラミックコア基板111に対応する複
数のセラミックグリーンシートを用意し、各セラミック
グリーンシートに対して、貫通孔115に対応する孔や
スルーホール導体135を形成するための孔を、パンチ
ングにより穿孔する。そして、各セラミックグリーシー
トを位置合わせをして積層する。その後、この積層体に
Cuペーストを塗布し、スルーホール導体用の孔に未焼
成のスルーホール導体135を充填形成すると共に、積
層体の表面及び裏面に、未焼成の配線層131,133
を印刷形成する。次に、この積層体を低温焼成して、セ
ラミックコア基板111とする。
Next, a method of manufacturing the wiring board 101 will be described. First, the ceramic core substrate 111 is formed. That is, a plurality of ceramic green sheets corresponding to the ceramic core substrate 111 are prepared, and holes corresponding to the through holes 115 and holes for forming the through-hole conductor 135 are punched in each ceramic green sheet by punching. . Then, the respective ceramic green sheets are aligned and laminated. Then, a Cu paste is applied to this laminated body to fill and form unfired through-hole conductors 135 in the holes for through-hole conductors, and unfired wiring layers 131 and 133 are formed on the front and back surfaces of the laminated body.
To print. Next, this laminated body is fired at a low temperature to obtain a ceramic core substrate 111.

【0021】次に、セラミックコア基板111の貫通孔
115内に、チップコンデンサ121を位置合わせをし
て配置する。そして、貫通孔115とチップコンデンサ
121の隙間にエポキシ樹脂を主成分とする絶縁性の樹
脂ペーストを充填して、硬化させる。これにより、セラ
ミックコア基板111とチップコンデンサ121とが充
填材129を介して互いに固着され一体化する。次に、
コア表面112上及びコア裏面113上に、公知の手法
により、開口142を有する表面側樹脂絶縁層141及
び開口144を有する裏面側樹脂絶縁層143を形成す
る。次に、表面側樹脂絶縁層141の各開口142内に
ハンダペーストを印刷し、その後、ハンダペーストを溶
解させ、ハンダバンプ107を形成する。以上のように
すれば、上記の配線基板101が完成する。
Next, the chip capacitors 121 are aligned and arranged in the through holes 115 of the ceramic core substrate 111. Then, an insulating resin paste containing an epoxy resin as a main component is filled in the gap between the through hole 115 and the chip capacitor 121 and cured. As a result, the ceramic core substrate 111 and the chip capacitor 121 are fixed and integrated with each other via the filler 129. next,
A front surface side resin insulation layer 141 having an opening 142 and a back surface side resin insulation layer 143 having an opening 144 are formed on the core front surface 112 and the core back surface 113 by a known method. Next, solder paste is printed in each opening 142 of the front-side resin insulation layer 141, and then the solder paste is melted to form solder bumps 107. With the above, the wiring board 101 is completed.

【0022】(実施形態2)次いで、第2の実施の形態
について、図2を参照しつつ説明する。なお、上記実施
形態1と同様な部分の説明は、省略または簡略化する。
本実施形態2の配線基板201の断面図を図2に示す。
この配線基板201は、30mm×30mm×0.9m
mの略板形状であり、ICチップIC2を搭載する搭載
領域205を有する基板表面202と、マザーボードに
接続される基板裏面203とを有する。搭載領域205
は、10mm×10mmの矩形状領域である。この搭載
領域205には、フリップチップ型のICチップIC2
の端子と接続されるハンダバンプ(IC接続端子)20
7が多数形成されている。一方、基板裏面203には、
マザーボードの端子と接続される接続パッド(裏面接続
端子)209が多数形成されている。
(Second Embodiment) Next, a second embodiment will be described with reference to FIG. The description of the same parts as those in the first embodiment will be omitted or simplified.
A cross-sectional view of the wiring board 201 according to the second exemplary embodiment is shown in FIG.
This wiring board 201 is 30 mm × 30 mm × 0.9 m
It has a substantially plate shape of m, and has a substrate front surface 202 having a mounting region 205 on which the IC chip IC2 is mounted, and a substrate rear surface 203 connected to a mother board. Mounting area 205
Is a rectangular area of 10 mm × 10 mm. In this mounting area 205, a flip chip type IC chip IC2
Solder bump (IC connection terminal) 20 connected to the terminal of
Many 7 are formed. On the other hand, on the back surface 203 of the substrate,
A large number of connection pads (back surface connection terminals) 209 connected to the terminals of the motherboard are formed.

【0023】配線基板201の内部を見ると、この配線
基板201は、上記実施形態1と同様のセラミックから
なり、厚さ800μmの多層のセラミックコア基板21
1を備える。そして、セラミックコア基板211のコア
表面212上には、2層の表面側樹脂絶縁層241,2
42が積層されている。一方、コア裏面213上には、
樹脂絶縁層が形成されていない。従って、コア裏面21
3は、基板裏面203でもある。
Looking inside the wiring board 201, the wiring board 201 is made of the same ceramic as in the first embodiment, and has a multilayer ceramic core substrate 21 of 800 μm in thickness.
1 is provided. Then, on the core surface 212 of the ceramic core substrate 211, two surface-side resin insulating layers 241 and 2 are formed.
42 are stacked. On the other hand, on the core back surface 213,
The resin insulation layer is not formed. Therefore, the core back surface 21
3 is also the back surface 203 of the substrate.

【0024】このうちセラミックコア基板211には、
ICチップIC2の搭載領域205の直下に、コア表面
212に開口する10mm×10mm×0.6mmの大
きな凹部215が形成されている。そして、この凹部2
15には、複数のチップコンデンサ(電子部品)221
が収容されている。これらのチップコンデンサ221
は、その表面と裏面にそれぞれ端子223,225を有
する。そして、これらの端子223,225のうち、表
面側の端子223は、コア表面212に露出している。
一方、裏面側の端子225は、凹部215の底面に形成
されたコンデンサ用パッド217に接続されている。凹
部215とチップコンデンサ221の隙間は、上記実施
形態1と同様な充填材229によって埋められている。
Of these, the ceramic core substrate 211 is
Immediately below the mounting area 205 of the IC chip IC2, a large recess 215 of 10 mm × 10 mm × 0.6 mm that opens to the core surface 212 is formed. And this recess 2
A plurality of chip capacitors (electronic parts) 221
Is housed. These chip capacitors 221
Has terminals 223 and 225 on its front and back surfaces, respectively. Of the terminals 223 and 225, the surface-side terminal 223 is exposed on the core surface 212.
On the other hand, the terminal 225 on the back surface side is connected to the capacitor pad 217 formed on the bottom surface of the recess 215. The gap between the recess 215 and the chip capacitor 221 is filled with the same filling material 229 as in the first embodiment.

【0025】また、コア表面212上には、配線やパッ
ドを有する配線層231が形成されている。一方、コア
裏面212(基板裏面203)上には、前述の接続パッ
ド209が形成されている。また、セラミックコア基板
211の内部には、コア表面212の配線層231と接
続パッド209とを接続する、あるいは、凹部215の
底面のコンデンサ用パッド217と接続パッド209と
を接続するスルーホール導体235が多数形成されてい
る。これら配線層231、コンデンサ用パッド217、
接続パッド209、スルーホール導体235は、いずれ
もCuを主成分としているので、導電性が高いなどの利
点がある。
A wiring layer 231 having wirings and pads is formed on the core surface 212. On the other hand, the aforementioned connection pads 209 are formed on the core back surface 212 (substrate back surface 203). Further, inside the ceramic core substrate 211, a through-hole conductor 235 that connects the wiring layer 231 on the core surface 212 and the connection pad 209, or connects the capacitor pad 217 and the connection pad 209 on the bottom surface of the recess 215. Are formed in large numbers. These wiring layer 231, capacitor pad 217,
Since both the connection pad 209 and the through-hole conductor 235 have Cu as a main component, they have advantages such as high conductivity.

【0026】2層の表面側樹脂絶縁層241,242の
層間には、配線やパッドを有する配線層243が形成さ
れている。また、基板裏面203側の表面側樹脂絶縁層
241には、これを貫通し、一方で表面側樹脂絶縁層2
41,242の層間の配線層243と接続し、他方でコ
ア表面212上の配線層231あるいはチップコンデン
サ221の表面側の端子223と接続するビア導体24
5が所定の位置に多数形成されている。また、基板表面
202側の表面側樹脂絶縁層242には、所定の位置に
多数の開口247が形成されている。そして、これらの
開口247には、表面側樹脂絶縁層241,242の層
間の配線層243と接続する前述のハンダバンプ207
が形成されている。
A wiring layer 243 having wirings and pads is formed between the two front surface side resin insulating layers 241 and 242. Further, it penetrates through the front surface side resin insulation layer 241 on the substrate back surface 203 side, while the front surface side resin insulation layer 2 is formed.
The via conductor 24 connected to the wiring layer 243 between the layers 41 and 242 and connected to the wiring layer 231 on the core surface 212 or the terminal 223 on the surface side of the chip capacitor 221 on the other hand.
A large number of 5 are formed at predetermined positions. Further, a large number of openings 247 are formed at predetermined positions in the surface side resin insulating layer 242 on the substrate surface 202 side. Then, in the openings 247, the solder bumps 207 described above that are connected to the wiring layer 243 between the surface-side resin insulating layers 241 and 242 are connected.
Are formed.

【0027】このような配線基板201は、コア基板が
セラミックコア基板211であるので、セラミックコア
基板211(熱膨張率5.3)とICチップIC2(熱
膨張率4)の熱膨張率の差を小さくすることができ、I
CチップIC2を搭載してもIC搭載基板に熱による変
形が生じにくい。さらに、セラミックコア基板211の
うち搭載領域205の直下の部分に、チップコンデンサ
221収容用の大きな凹部215が形成されているにも
拘わらず、熱による変形が小さく信頼性が高い。またさ
らに、本実施形態2では、セラミックコア基板211が
低温焼成セラミックからなるので、セラミックコア基板
211に形成する導体(配線層231、コンデンサ用パ
ッド217、接続パッド209、スルーホール導体23
5)の主成分をCuとしてある。このため、コア基板を
セラミック製としながらも、樹脂製のコア基板の場合と
同程度に導電性などを向上させることができる。
In such a wiring board 201, since the core board is the ceramic core board 211, the difference in the coefficient of thermal expansion between the ceramic core board 211 (coefficient of thermal expansion 5.3) and the IC chip IC2 (coefficient of thermal expansion 4). Can be reduced to I
Even if the C chip IC2 is mounted, the IC mounting substrate is less likely to be deformed by heat. Further, despite the large recess 215 for accommodating the chip capacitor 221, which is formed immediately below the mounting region 205 in the ceramic core substrate 211, the deformation due to heat is small and the reliability is high. Furthermore, in the second embodiment, since the ceramic core substrate 211 is made of low temperature fired ceramic, conductors (wiring layer 231, capacitor pads 217, connection pads 209, through hole conductors 23 formed on the ceramic core substrate 211 are formed.
The main component of 5) is Cu. Therefore, while the core substrate is made of ceramic, the conductivity and the like can be improved to the same extent as in the case of the resin-made core substrate.

【0028】次いで、上記配線基板201の製造方法に
ついて説明する。まず、セラミックコア基板211を形
成する。即ち、セラミックコア基板211に対応する複
数のセラミックグリーンシートを用意し、凹部215に
対応する孔や、スルーホール導体235を形成するため
の孔をパンチングにより穿孔する。そして、各セラミッ
クグリーシートを位置合わせをして積層する。その後、
この積層体にCuペーストを塗布し、スルーホール導体
235用の孔に未焼成のスルーホール導体235を充填
形成すると共に、積層体の表面及び裏面に、未焼成の配
線層231及び接続パッド209を印刷形成する。ま
た、積層体の凹部の底面に未焼成のコンデンサ用パッド
217を印刷形成する。次に、この積層体を低温焼成し
て、セラミックコア基板211とする。
Next, a method of manufacturing the wiring board 201 will be described. First, the ceramic core substrate 211 is formed. That is, a plurality of ceramic green sheets corresponding to the ceramic core substrate 211 are prepared, and holes corresponding to the recesses 215 and holes for forming the through-hole conductor 235 are punched. Then, the respective ceramic green sheets are aligned and laminated. afterwards,
Cu paste is applied to this laminated body to fill the holes for the through-hole conductors 235 with the unfired through-hole conductors 235, and the unfired wiring layers 231 and the connection pads 209 are formed on the front and back surfaces of the laminated body. Print and form. Further, an unfired capacitor pad 217 is formed by printing on the bottom surface of the recess of the laminated body. Next, this laminated body is fired at a low temperature to obtain a ceramic core substrate 211.

【0029】次に、セラミックコア基板211の凹部2
15内に、チップコンデンサ221を収容し、チップコ
ンデンサの裏面側の端子225と、凹部215の底面の
コンデンサ用パッド217とをハンダ固着する。その
後、凹部215とチップコンデンサ221の隙間に樹脂
ペーストを充填して、硬化させる。次に、コア表面21
2上に、公知の手法により、表面側樹脂絶縁層241を
形成する。その後、この表面側絶縁層241に、公知の
手法により、ビア導体245及び配線層243を形成す
る。次に、この表面側樹脂絶縁層241上に、さらに、
開口247を有する表面側樹脂絶縁層242を形成す
る。その後、表面側樹脂絶縁層242の各開口247内
にハンダペーストを印刷し、ハンダバンプ207を形成
すれば、上記の配線基板201が完成する。
Next, the concave portion 2 of the ceramic core substrate 211
The chip capacitor 221 is housed in the connector 15, and the terminal 225 on the back surface side of the chip capacitor and the capacitor pad 217 on the bottom surface of the recess 215 are fixed by soldering. After that, a resin paste is filled in the gap between the recess 215 and the chip capacitor 221, and is cured. Next, the core surface 21
The surface-side resin insulation layer 241 is formed on the surface 2 by a known method. After that, the via conductor 245 and the wiring layer 243 are formed on the front surface side insulating layer 241 by a known method. Next, on the surface-side resin insulation layer 241, further,
A surface side resin insulating layer 242 having an opening 247 is formed. Then, a solder paste is printed in each opening 247 of the front-side resin insulation layer 242 to form solder bumps 207, whereby the wiring board 201 is completed.

【0030】(実施形態3)次いで、第3の実施の形態
について、図3を参照しつつ説明する。なお、上記各実
施形態1,2と同様な部分の説明は、省略または簡略化
する。本実施形態3の配線基板301の断面図を図3に
示す。この配線基板301は、30mm×30mm×1
mmの略板形状であり、ICチップIC3を搭載する搭
載領域305を有する基板表面302と、マザーボード
に接続される基板裏面303とを有する。搭載領域30
5は、10mm×10mmの矩形状領域である。この搭
載領域305には、フリップチップ型のICチップIC
3の端子と接続されるハンダバンプ(IC接続端子)3
07が多数形成されている。一方、基板裏面303に
は、マザーボードの端子と接続される接続パッド(裏面
接続端子)309が多数形成されている。
(Third Embodiment) Next, a third embodiment will be described with reference to FIG. The description of the same parts as those in the first and second embodiments will be omitted or simplified. A cross-sectional view of the wiring board 301 of the third exemplary embodiment is shown in FIG. This wiring board 301 is 30 mm x 30 mm x 1
It has a substantially plate shape of mm, and has a substrate front surface 302 having a mounting region 305 on which the IC chip IC3 is mounted, and a substrate back surface 303 connected to a mother board. Mounting area 30
5 is a rectangular area of 10 mm × 10 mm. In this mounting area 305, a flip chip type IC chip IC
Solder bump (IC connection terminal) 3 connected to the terminal 3
Many 07 are formed. On the other hand, on the back surface 303 of the substrate, a large number of connection pads (back surface connection terminals) 309 connected to the terminals of the motherboard are formed.

【0031】配線基板301の内部を見ると、この配線
基板301は、その中心に上記実施形態1と同様のセラ
ミックからなり、厚さ800μmの多層のセラミックコ
ア基板311を備える。そして、セラミックコア基板3
11のコア表面312上には、表面側樹脂絶縁層341
が積層されている。一方、コア裏面213上には、2層
の裏面側樹脂絶縁層343,344が積層されている。
Looking inside the wiring board 301, the wiring board 301 is provided with a multilayer ceramic core board 311 made of the same ceramic as that of the first embodiment and having a thickness of 800 μm in the center thereof. And the ceramic core substrate 3
On the core surface 312 of No. 11, the surface side resin insulation layer 341
Are stacked. On the other hand, on the core back surface 213, two back surface side resin insulating layers 343 and 344 are laminated.

【0032】このうちセラミックコア基板311には、
ICチップIC3の搭載領域305の直下に、コア裏面
313に開口する10mm×10mm×0.6mmの大
きな凹部315が形成されている。そして、この凹部3
15内には、複数のチップコンデンサ(電子部品)32
1が収容されている。これらのチップコンデンサ321
は、その表面にのみ端子323を有するものである。そ
して、この端子223は、凹部315の底面に形成され
たコンデンサ用パッド317に接続されている。凹部3
15とチップコンデンサ321の隙間は、上記実施形態
1と同様な充填材329によって埋められている。
Of these, the ceramic core substrate 311 includes
Immediately below the mounting area 305 of the IC chip IC3, a large recess 315 of 10 mm × 10 mm × 0.6 mm that opens to the core back surface 313 is formed. And this recess 3
A plurality of chip capacitors (electronic parts) 32
1 is housed. These chip capacitors 321
Has a terminal 323 only on its surface. The terminal 223 is connected to the capacitor pad 317 formed on the bottom surface of the recess 315. Recess 3
The gap between 15 and the chip capacitor 321 is filled with the same filling material 329 as in the first embodiment.

【0033】また、コア表面312上及びコア裏面31
3上には、配線やパッドを有する配線層331,333
がそれぞれ形成されている。また、セラミックコア基板
311の内部には、コア表面312の配線層331とコ
ア裏面313の配線層333とを接続する、あるいは、
コア表面312の配線層331とコンデンサ用接続パッ
ド317とを接続するスルーホール導体335が多数形
成されている。これら配線層331,333、コンデン
サ用パッド317、スルーホール導体335は、いずれ
もCuを主成分としているので、導電性が高いなどの利
点がある。
Further, on the core front surface 312 and the core back surface 31.
3 has wiring layers 331 and 333 having wirings and pads.
Are formed respectively. Further, inside the ceramic core substrate 311, the wiring layer 331 on the core front surface 312 and the wiring layer 333 on the core back surface 313 are connected, or
A large number of through-hole conductors 335 that connect the wiring layer 331 on the core surface 312 and the capacitor connection pads 317 are formed. Since each of the wiring layers 331 and 333, the capacitor pad 317, and the through-hole conductor 335 contains Cu as a main component, it has advantages such as high conductivity.

【0034】表面側樹脂絶縁層341には、所定の位置
に多数の開口342が形成されている。そして、これら
の開口342には、コア表面312の配線層331と接
続する前述のハンダバンプ307が形成されている。一
方、2層の裏面側樹脂絶縁層343,344の層間に
は、配線や前述の接続パッド309を含む配線層345
が形成されている。また、基板表面302側の裏面側樹
脂絶縁層343には、これを貫通し、一方でコア裏面3
13上の配線層333と接続し、他方で裏面側樹脂絶縁
層343,344の層間の配線層345と接続するビア
導体347が所定の位置に多数形成されている。また、
基板裏面303側の裏面側樹脂絶縁層344には、所定
の位置に多数の開口348が形成されている。そして、
これらの開口348には、接続パッド309が露出して
いる。
A large number of openings 342 are formed at predetermined positions in the surface side resin insulation layer 341. Then, the above-mentioned solder bumps 307 connected to the wiring layer 331 on the core surface 312 are formed in these openings 342. On the other hand, a wiring layer 345 including wiring and the above-described connection pad 309 is provided between the two back surface side resin insulating layers 343 and 344.
Are formed. In addition, the back surface side resin insulating layer 343 on the substrate front surface 302 side penetrates through this, while the core back surface 3
A large number of via conductors 347 that are connected to the wiring layer 333 on 13 and the other side are connected to the wiring layer 345 between the back surface side resin insulating layers 343 and 344 are formed at predetermined positions. Also,
A large number of openings 348 are formed at predetermined positions in the backside resin insulation layer 344 on the side of the backside 303 of the substrate. And
The connection pads 309 are exposed in these openings 348.

【0035】このような配線基板301は、コア基板が
セラミックコア基板311であるので、セラミックコア
基板311(熱膨張率5.3)とICチップIC3(熱
膨張率4)の熱膨張率の差を小さくすることができ、I
CチップIC3を搭載してもIC搭載基板に熱による変
形が生じにくい。さらに、セラミックコア基板311に
チップコンデンサ321用の大きな凹部315が形成さ
れているにも拘わらず、熱による変形が小さく信頼性が
高い。またさらに、本実施形態3では、セラミックコア
基板311が低温焼成セラミックからなるので、セラミ
ックコア基板311に形成する導体(配線層331,3
33、コンデンサ用パッド317、スルーホール導体3
35)の主成分をCuとしてある。このため、コア基板
をセラミック製としながらも、樹脂製のコア基板の場合
と同程度に導電性などを向上させることができる。
Since the core substrate of such a wiring substrate 301 is the ceramic core substrate 311, the difference in the coefficient of thermal expansion between the ceramic core substrate 311 (coefficient of thermal expansion 5.3) and the IC chip IC3 (coefficient of thermal expansion 4). Can be reduced to I
Even if the C chip IC3 is mounted, the IC mounting substrate is less likely to be deformed by heat. Furthermore, despite the large recess 315 for the chip capacitor 321 formed in the ceramic core substrate 311, the deformation due to heat is small and the reliability is high. Furthermore, in the third embodiment, since the ceramic core substrate 311 is made of low-temperature fired ceramic, conductors (wiring layers 331, 3) formed on the ceramic core substrate 311.
33, capacitor pad 317, through-hole conductor 3
The main component of 35) is Cu. Therefore, while the core substrate is made of ceramic, the conductivity and the like can be improved to the same extent as in the case of the resin-made core substrate.

【0036】次いで、上記配線基板301の製造方法に
ついて説明する。まず、セラミックコア基板311を、
上記実施形態2と同様にして形成する。次に、セラミッ
クコア基板311の凹部315内に、上記実施形態2と
同様に、チップコンデンサ321を収容、ハンダ接続
し、樹脂ペーストを充填して、硬化させる。次に、コア
表面312上に、公知の手法により、開口342を有す
る表面側樹脂絶縁層341を形成する。一方、コア裏面
313上にも、裏面側樹脂絶縁層343を形成する。そ
の後、この裏面側樹脂絶縁層343に、公知の手法によ
り、ビア導体347及び配線層345を形成する。次
に、この裏面側樹脂絶縁層343上に、さらに、開口3
48を有する裏面側樹脂絶縁層344を形成する。その
後、表面側樹脂絶縁層341の各開口342内に、ハン
ダバンプ307を形成すれば、上記の配線基板301が
完成する。
Next, a method of manufacturing the wiring board 301 will be described. First, the ceramic core substrate 311
It is formed similarly to the second embodiment. Next, in the recess 315 of the ceramic core substrate 311, the chip capacitor 321 is housed, soldered, filled with a resin paste, and hardened as in the second embodiment. Next, the surface-side resin insulation layer 341 having the opening 342 is formed on the core surface 312 by a known method. On the other hand, the back surface side resin insulating layer 343 is also formed on the core back surface 313. After that, the via conductor 347 and the wiring layer 345 are formed on the back surface side resin insulating layer 343 by a known method. Next, the opening 3 is further formed on the back surface side resin insulating layer 343.
A backside resin insulation layer 344 having 48 is formed. Then, the solder bumps 307 are formed in the openings 342 of the front surface side resin insulating layer 341, whereby the wiring board 301 is completed.

【0037】以上において、本発明を実施形態に即して
説明したが、本発明は上記各実施形態1〜3に限定され
るものではなく、その要旨を逸脱しない範囲で、適宜変
更して適用できることはいうまでもない。例えば、上記
各実施形態1〜3では、セラミックコア基板111,2
11,311の貫通孔115や凹所215,315内
に、チップコンデンサ121,221,321を収容し
たが、電源モジュールなど、チップコンデンサ以外の電
子部品を収容することもできる。
Although the present invention has been described with reference to the embodiments, the present invention is not limited to the above-described first to third embodiments, and is appropriately modified and applied without departing from the scope of the invention. It goes without saying that you can do it. For example, in the above-described first to third embodiments, the ceramic core substrates 111 and 211 are used.
Although the chip capacitors 121, 221, and 321 are housed in the through holes 115 of the 11, 311 and the recesses 215 and 315, electronic components other than the chip capacitors, such as a power supply module, may be housed.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1に係る配線基板の断面図である。FIG. 1 is a cross-sectional view of a wiring board according to a first embodiment.

【図2】実施形態2に係る配線基板の断面図である。FIG. 2 is a cross-sectional view of a wiring board according to a second embodiment.

【図3】実施形態3に係る配線基板の断面図である。FIG. 3 is a sectional view of a wiring board according to a third embodiment.

【図4】従来技術に係る配線基板の概略を示す説明図で
ある。
FIG. 4 is an explanatory diagram showing an outline of a wiring board according to a conventional technique.

【符号の説明】[Explanation of symbols]

101,201,301 配線基板 102,202,302 基板表面 103,203,303 基板裏面 105,205,305 搭載領域 107,207,307 ハンダバンプ(IC接続端
子) 111,211,311 セラミックコア基板 112,212,312 コア表面 113,213,313 コア裏面 115 貫通孔 121,221,321 チップコンデンサ(電子部
品) 129,229,329 充填材 141,241,242,341 表面側樹脂絶縁層
(樹脂絶縁層) 215,315 凹部 IC1,IC2,IC3 ICチップ
101, 201, 301 Wiring boards 102, 202, 302 Board surfaces 103, 203, 303 Board back surfaces 105, 205, 305 Mounting areas 107, 207, 307 Solder bumps (IC connection terminals) 111, 211, 311 Ceramic core boards 112, 212 , 312 Core surface 113, 213, 313 Core back surface 115 Through holes 121, 221, 321 Chip capacitors (electronic parts) 129, 229, 329 Fillers 141, 241, 242, 341 Surface side resin insulation layer (resin insulation layer) 215 , 315 Recessed IC1, IC2, IC3 IC chip

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E336 AA04 AA07 AA08 AA13 BB02 BB03 BB15 BB18 BC02 BC26 BC34 CC32 CC43 CC51 CC58 GG01 GG16 5E346 AA06 AA12 AA15 AA26 AA35 AA43 AA60 BB01 BB16 CC08 CC32 CC38 CC39 CC40 DD03 DD34 EE31 FF01 FF45 GG03 GG09 GG19 GG28 GG40 HH11   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5E336 AA04 AA07 AA08 AA13 BB02                       BB03 BB15 BB18 BC02 BC26                       BC34 CC32 CC43 CC51 CC58                       GG01 GG16                 5E346 AA06 AA12 AA15 AA26 AA35                       AA43 AA60 BB01 BB16 CC08                       CC32 CC38 CC39 CC40 DD03                       DD34 EE31 FF01 FF45 GG03                       GG09 GG19 GG28 GG40 HH11

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】ICチップを搭載する搭載領域を有する基
板表面と、基板裏面とを備える配線基板であって、 セラミックからなり、コア表面とコア裏面とを有するセ
ラミックコア基板であって、上記搭載領域の直下に形成
され、上記コア表面とコア裏面との間を貫通する貫通孔
を有するセラミックコア基板と、 上記貫通孔内に収容された電子部品と、 上記貫通孔と電子部品との隙間を埋める充填材と、 上記コア表面上に形成され、上記基板表面をなす樹脂絶
縁層と、 上記基板表面の搭載領域に形成され、上記ICチップの
端子と接続される複数のIC接続端子と、を備える配線
基板。
1. A wiring board comprising a substrate front surface having a mounting area for mounting an IC chip and a substrate back surface, the ceramic core substrate being made of ceramic and having a core front surface and a core back surface. A ceramic core substrate formed immediately below the region and having a through hole penetrating between the core front surface and the core back surface, an electronic component housed in the through hole, and a gap between the through hole and the electronic component. A filling material to be filled, a resin insulating layer formed on the surface of the core and forming the surface of the substrate, and a plurality of IC connection terminals formed in a mounting region on the surface of the substrate and connected to terminals of the IC chip. A wiring board provided.
【請求項2】ICチップを搭載する搭載領域を有する基
板表面と、基板裏面とを備える配線基板であって、 セラミックからなり、コア表面とコア裏面とを有するセ
ラミックコア基板であって、上記搭載領域の直下に形成
され、上記コア表面またはコア裏面に開口する凹所を有
するセラミックコア基板と、 上記凹所内に収容された電子部品と、 上記凹所と電子部品との隙間を埋める充填材と、 上記コア表面上に形成され、上記基板表面をなす樹脂絶
縁層と、 上記基板表面の搭載領域に形成され、上記ICチップの
端子と接続される複数のIC接続端子と、を備える配線
基板。
2. A wiring board comprising a substrate front surface having a mounting area for mounting an IC chip and a substrate back surface, the ceramic core substrate being made of ceramic and having a core front surface and a core back surface. A ceramic core substrate formed immediately below the region and having a recess opening on the core front surface or the core back surface, an electronic component housed in the recess, and a filler filling a gap between the recess and the electronic component. A wiring board comprising: a resin insulating layer formed on the surface of the core and forming the surface of the substrate; and a plurality of IC connection terminals formed in a mounting region on the surface of the substrate and connected to terminals of the IC chip.
【請求項3】請求項1または請求項2に記載の配線基板
であって、 前記セラミックコア基板は、低温焼成セラミックからな
り、 上記セラミックコア基板の前記コア表面、前記コア裏面
またはコア内部に形成された導体は、Au、Agまたは
Cuを主成分とする配線基板。
3. The wiring board according to claim 1, wherein the ceramic core substrate is made of low temperature fired ceramic, and is formed on the core front surface, the core back surface, or inside the core of the ceramic core substrate. The conductor is a wiring board whose main component is Au, Ag or Cu.
JP2001343105A 2001-11-08 2001-11-08 Wiring board Pending JP2003142628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001343105A JP2003142628A (en) 2001-11-08 2001-11-08 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001343105A JP2003142628A (en) 2001-11-08 2001-11-08 Wiring board

Publications (1)

Publication Number Publication Date
JP2003142628A true JP2003142628A (en) 2003-05-16

Family

ID=19156852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001343105A Pending JP2003142628A (en) 2001-11-08 2001-11-08 Wiring board

Country Status (1)

Country Link
JP (1) JP2003142628A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019935A (en) * 2003-06-02 2005-01-20 Hitachi Aic Inc Wiring board with non-through conduction hole
EP1505858A2 (en) * 2003-07-22 2005-02-09 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof
JP2005129899A (en) * 2003-08-28 2005-05-19 Kyocera Corp Wiring board and semiconductor device
JP2007027255A (en) * 2005-07-13 2007-02-01 Fujitsu Ltd Semiconductor mounting substrate and its manufacturing method
JP2008244030A (en) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd Wiring board incorporating capacitor
US7732712B2 (en) 2005-06-02 2010-06-08 Shinko Electric Industries Co., Ltd. Wiring board and method for manufacturing the same
JP2015119159A (en) * 2013-12-17 2015-06-25 サムソン エレクトロ−メカニックス カンパニーリミテッド. Capacitor built-in substrate and method of manufacturing the same
JP2016139770A (en) * 2015-01-29 2016-08-04 京セラ株式会社 Wiring board, electronic apparatus, and electronic module
WO2017064791A1 (en) * 2015-10-15 2017-04-20 ルネサスエレクトロニクス株式会社 Semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019935A (en) * 2003-06-02 2005-01-20 Hitachi Aic Inc Wiring board with non-through conduction hole
EP1505858A2 (en) * 2003-07-22 2005-02-09 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof
EP1505858A3 (en) * 2003-07-22 2008-04-23 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof
US8003438B2 (en) * 2003-07-22 2011-08-23 Panasonic Corporation Circuit module and manufacturing method thereof
JP2005129899A (en) * 2003-08-28 2005-05-19 Kyocera Corp Wiring board and semiconductor device
US7732712B2 (en) 2005-06-02 2010-06-08 Shinko Electric Industries Co., Ltd. Wiring board and method for manufacturing the same
JP2007027255A (en) * 2005-07-13 2007-02-01 Fujitsu Ltd Semiconductor mounting substrate and its manufacturing method
JP2008244030A (en) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd Wiring board incorporating capacitor
JP2015119159A (en) * 2013-12-17 2015-06-25 サムソン エレクトロ−メカニックス カンパニーリミテッド. Capacitor built-in substrate and method of manufacturing the same
JP2016139770A (en) * 2015-01-29 2016-08-04 京セラ株式会社 Wiring board, electronic apparatus, and electronic module
WO2017064791A1 (en) * 2015-10-15 2017-04-20 ルネサスエレクトロニクス株式会社 Semiconductor device
US10396044B2 (en) 2015-10-15 2019-08-27 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US8238109B2 (en) Flex-rigid wiring board and electronic device
US7985926B2 (en) Printed circuit board and electronic component device
JP2009004744A (en) Printed-circuit board
SG92715A1 (en) Electronic package for electronic components and method of making same
JPH06291216A (en) Substrate and ceramic package
JP4218434B2 (en) Electronic equipment
JP4028749B2 (en) Wiring board
JPWO2018216801A1 (en) Electronic component mounting board, electronic device and electronic module
JP5462450B2 (en) Component built-in printed wiring board and method for manufacturing component built-in printed wiring board
US20110174526A1 (en) Circuit module
JP2002313996A (en) Substrate for semiconductor package, and its manufacturing method
JP2003142628A (en) Wiring board
KR101555403B1 (en) Wiring board
JP2002289747A (en) Ceramic substrate, composite substrate and manufacturing method of the ceramic substrate
JP2007305692A (en) Electronic component, method for manufacturing the same, substrate including built-in electronic component, and method for manufacturing the same
JP2006344789A (en) Electronic circuit module and semiconductor package
CN112543546B (en) Circuit board with heat dissipation structure and manufacturing method thereof
JP5544280B2 (en) Wiring board
JP2722451B2 (en) Semiconductor device
JP4372407B2 (en) Multilayer printed wiring board
JP2007049764A (en) Surface-mounted piezoelectric oscillator unit
JP2002043500A (en) Wiring board
JP2002329803A (en) Electronic circuit module and its manufacturing method
JPH10215048A (en) Printed wiring board and mounting structure of printed wiring board
CN220307461U (en) Circuit board and combined circuit board